JP2001088342A - 記録装置および記録方法 - Google Patents
記録装置および記録方法Info
- Publication number
- JP2001088342A JP2001088342A JP26551899A JP26551899A JP2001088342A JP 2001088342 A JP2001088342 A JP 2001088342A JP 26551899 A JP26551899 A JP 26551899A JP 26551899 A JP26551899 A JP 26551899A JP 2001088342 A JP2001088342 A JP 2001088342A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- pixel
- recording
- correction data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
- G06K15/1242—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line
- G06K15/1247—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line using an array of light sources, e.g. a linear array
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1204—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers involving the fast moving of an optical beam in the main scanning direction
- G06K15/1209—Intensity control of the optical beam
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
(57)【要約】
【課題】 光量補正の分解能を高めて光量ムラを無く
し、画像品質を向上させること。 【解決手段】 各発光素子の発光特性を画素単位で補正
する画素補正データを複数ライン分用意し、これら複数
ライン分の画素補正データに基づいて、各発光素子の発
光駆動時間を変調する。
し、画像品質を向上させること。 【解決手段】 各発光素子の発光特性を画素単位で補正
する画素補正データを複数ライン分用意し、これら複数
ライン分の画素補正データに基づいて、各発光素子の発
光駆動時間を変調する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の記録素子が
ライン状に形成された記録素子アレイを用いて記録媒体
に記録を行う記録装置および記録方法に関する。
ライン状に形成された記録素子アレイを用いて記録媒体
に記録を行う記録装置および記録方法に関する。
【０００２】
【従来の技術】従来、記録ヘッドを用いて記録媒体に画
像を形成する記録装置として、例えば、記録ヘッドとし
てＬＥＤアレイを用いて、電子写真方式によって感光体
上に潜像を作成して記録を行う装置がある。
像を形成する記録装置として、例えば、記録ヘッドとし
てＬＥＤアレイを用いて、電子写真方式によって感光体
上に潜像を作成して記録を行う装置がある。
【０００３】このＬＥＤアレイには、自己走査型ＬＥＤ
アレイ（以下、ＳＬＥＤアレイという）がある。このＳ
ＬＥＤアレイは、特開平１−２３８９６２号公報、特開
平２−２０８０６７号公報、特開平２−２１２１７０号
公報、特開平３−２０４５７号公報、特開平３−１９４
９７８号公報、特開平４−５８７２号公報、特開平４−
２３３６７号公報、特開平４−２９６５７９号公報、特
開平５−８４９７１号公報、ジャパンハードコピー’９
１（Ａ−１７）駆動回路を集積した光プリンタ用発光素
子アレイの提案、電子情報通信学会（’９０．３．５）
ＰＮＰＮサイリスタ構造を用いた自己走査型発光素子
（ＳＬＥＤ）の提案等において紹介されており、記録用
発光素子として注目されている。
アレイ（以下、ＳＬＥＤアレイという）がある。このＳ
ＬＥＤアレイは、特開平１−２３８９６２号公報、特開
平２−２０８０６７号公報、特開平２−２１２１７０号
公報、特開平３−２０４５７号公報、特開平３−１９４
９７８号公報、特開平４−５８７２号公報、特開平４−
２３３６７号公報、特開平４−２９６５７９号公報、特
開平５−８４９７１号公報、ジャパンハードコピー’９
１（Ａ−１７）駆動回路を集積した光プリンタ用発光素
子アレイの提案、電子情報通信学会（’９０．３．５）
ＰＮＰＮサイリスタ構造を用いた自己走査型発光素子
（ＳＬＥＤ）の提案等において紹介されており、記録用
発光素子として注目されている。
【０００４】図１３は、ＳＬＥＤアレイの１例を示す。
図１４は、ＳＬＥＤアレイを駆動制御するための各種信
号のタイミングを示す。ここでは、全素子を点灯する場
合を例に挙げて説明する。
図１４は、ＳＬＥＤアレイを駆動制御するための各種信
号のタイミングを示す。ここでは、全素子を点灯する場
合を例に挙げて説明する。
【０００５】図１３において、ＶＧＡは、ＳＬＥＤアレ
イの電源電圧に当たり、ΦＳにカスケードに接続されて
いるダイオードＤに抵抗ｒを介して接続されている。
イの電源電圧に当たり、ΦＳにカスケードに接続されて
いるダイオードＤに抵抗ｒを介して接続されている。
【０００６】ＳＬＥＤアレイは、転送用サイリスタＤ
１’〜Ｄ５’がアレイ状に配列したものと、発光用サイ
リスタＤ１〜Ｄ５がアレイ状に配列されたものとからな
る。転送用および発光用サイリスタのゲートは接続さ
れ、１番目のサイリスタのゲートはΦＳ（スタートパル
ス）の信号入力部に接続され、２番目のサイリスタのゲ
ートはΦＳの端子に接続されたダイオードＤのカソード
に接続され、３番目のサイリスタのゲートは次のダイオ
ードのカソードに接続され、というようにして構成され
ている。
１’〜Ｄ５’がアレイ状に配列したものと、発光用サイ
リスタＤ１〜Ｄ５がアレイ状に配列されたものとからな
る。転送用および発光用サイリスタのゲートは接続さ
れ、１番目のサイリスタのゲートはΦＳ（スタートパル
ス）の信号入力部に接続され、２番目のサイリスタのゲ
ートはΦＳの端子に接続されたダイオードＤのカソード
に接続され、３番目のサイリスタのゲートは次のダイオ
ードのカソードに接続され、というようにして構成され
ている。
【０００７】図１４のタイミングチャートに従って、転
送および発光について説明する。
送および発光について説明する。
【０００８】転送のスタートは、ΦＳを０Ｖから５Ｖに
変化させることによって始まる。ΦＳが５Ｖになること
により、Ｖａ＝５Ｖ，Ｖｂ＝３．７Ｖ（ダイオードの順
方向電圧降下を１．３Ｖとする），Ｖｃ＝２．４Ｖ，Ｖ
ｄ＝１．１Ｖ，Ｖｅ以降は０Ｖとなり、転送用サイリス
タＤ１’とＤ２’のゲート信号０Ｖからそれぞれ５Ｖ，
３．７Ｖと変化する。
変化させることによって始まる。ΦＳが５Ｖになること
により、Ｖａ＝５Ｖ，Ｖｂ＝３．７Ｖ（ダイオードの順
方向電圧降下を１．３Ｖとする），Ｖｃ＝２．４Ｖ，Ｖ
ｄ＝１．１Ｖ，Ｖｅ以降は０Ｖとなり、転送用サイリス
タＤ１’とＤ２’のゲート信号０Ｖからそれぞれ５Ｖ，
３．７Ｖと変化する。
【０００９】この状態でΦ１を５Ｖから０Ｖにすること
により、Ｄ１’の転送用サイリスタのそれぞれの電位は
アノード：５Ｖ、カソード：０Ｖ、ゲート：３．７Ｖと
なり、サイリスタのＯＮ条件となり、転送用サイリスタ
Ｄ１’がオン（ＯＮ）する状態でΦＳを０Ｖに変えても
サイリスタＤ１’がＯＮしているため、Ｖａ≒５Ｖとな
る（理由：ΦＳは抵抗（図示せず）を介してパルスが印
加されている。サイリスタはＯＮすると、アノードとゲ
ートとの間の電位がほぼ等しくなる。）。このため、Φ
Ｓを０Ｖにしても１番目のサイリスタのＯＮ条件が保持
され、１番目のシフト動作が完了する。
により、Ｄ１’の転送用サイリスタのそれぞれの電位は
アノード：５Ｖ、カソード：０Ｖ、ゲート：３．７Ｖと
なり、サイリスタのＯＮ条件となり、転送用サイリスタ
Ｄ１’がオン（ＯＮ）する状態でΦＳを０Ｖに変えても
サイリスタＤ１’がＯＮしているため、Ｖａ≒５Ｖとな
る（理由：ΦＳは抵抗（図示せず）を介してパルスが印
加されている。サイリスタはＯＮすると、アノードとゲ
ートとの間の電位がほぼ等しくなる。）。このため、Φ
Ｓを０Ｖにしても１番目のサイリスタのＯＮ条件が保持
され、１番目のシフト動作が完了する。
【００１０】この状態で発光用サイリスタのΦＩ信号を
５Ｖから０Ｖにすると、転送用サイリスタがＯＮした条
件と同じになるため、発光用サイリスタＤ１がＯＮし
て、１番目のＬＥＤが点灯することになる。１番目のＬ
ＥＤはΦＩを５Ｖに戻すことにより、発光用サイリスタ
のアノード・カソード間の電位差が無くなり、サイリス
タの最低保持電流を流せなくなるため、発光用サイリス
タＤ１はＯＦＦする。
５Ｖから０Ｖにすると、転送用サイリスタがＯＮした条
件と同じになるため、発光用サイリスタＤ１がＯＮし
て、１番目のＬＥＤが点灯することになる。１番目のＬ
ＥＤはΦＩを５Ｖに戻すことにより、発光用サイリスタ
のアノード・カソード間の電位差が無くなり、サイリス
タの最低保持電流を流せなくなるため、発光用サイリス
タＤ１はＯＦＦする。
【００１１】次に、転送用サイリスタＤ１’からＤ２’
への転送条件について説明する。
への転送条件について説明する。
【００１２】発光用サイリスタＤ１がＯＦＦしても、Φ
１が０Ｖのままなので、転送用サイリスタＤ１’はＯＮ
のままであり、転送用サイリスタＤ１’のゲート電圧Ｖ
ａ≒５Ｖとなり、Ｖｂ＝３．７Ｖとなる。この状態で、
Φ２を５Ｖから０Ｖに変化させることにより、転送用サ
イリスタＤ２’の電位は、アノード：５Ｖ、カソード：
０Ｖ、ゲート：３．７Ｖとなり、転送用サイリスタＤ
２’はＯＮする。
１が０Ｖのままなので、転送用サイリスタＤ１’はＯＮ
のままであり、転送用サイリスタＤ１’のゲート電圧Ｖ
ａ≒５Ｖとなり、Ｖｂ＝３．７Ｖとなる。この状態で、
Φ２を５Ｖから０Ｖに変化させることにより、転送用サ
イリスタＤ２’の電位は、アノード：５Ｖ、カソード：
０Ｖ、ゲート：３．７Ｖとなり、転送用サイリスタＤ
２’はＯＮする。
【００１３】転送用サイリスタＤ２’がＯＮした後、Φ
１を０Ｖから５Ｖに変えることにより、転送用サイリス
タＤ１’は発光用サイリスタＤ１がＯＦＦしたのと同様
に、ＯＦＦする。このようにして、転送用サイリスタの
ＯＮ状態は、Ｄ１’からＤ２’に移る。そして、ΦＩを
５ＶからＯＶにすることにより、発光用サイリスタＤ２
がＯＮして発光する。
１を０Ｖから５Ｖに変えることにより、転送用サイリス
タＤ１’は発光用サイリスタＤ１がＯＦＦしたのと同様
に、ＯＦＦする。このようにして、転送用サイリスタの
ＯＮ状態は、Ｄ１’からＤ２’に移る。そして、ΦＩを
５ＶからＯＶにすることにより、発光用サイリスタＤ２
がＯＮして発光する。
【００１４】転送用サイリスタがＯＮしている発光用サ
イリスタのみ発光できる理由は、転送用サイリスタがＯ
Ｎしていない場合、ＯＮしているサイリスタの隣のサイ
リスタを除いてゲート電圧がＯＶであるためサイリスタ
のＯＮ条件とならない。隣のサイリスタについても、発
光用サイリスタがＯＮすることにより、ΦＩの電位は
３．４Ｖ（発光用サイリスタの順方向電圧降下分）とな
るため、隣のサイリスタは、ゲート・カソード間の電位
差がないため、ＯＮすることができない。
イリスタのみ発光できる理由は、転送用サイリスタがＯ
Ｎしていない場合、ＯＮしているサイリスタの隣のサイ
リスタを除いてゲート電圧がＯＶであるためサイリスタ
のＯＮ条件とならない。隣のサイリスタについても、発
光用サイリスタがＯＮすることにより、ΦＩの電位は
３．４Ｖ（発光用サイリスタの順方向電圧降下分）とな
るため、隣のサイリスタは、ゲート・カソード間の電位
差がないため、ＯＮすることができない。
【００１５】なお、ΦＩを０Ｖにすることにより、発光
用サイリスタがＯＮとなり、発光すると述べたが、実際
のプリント動作においては当然、そのタイミングで実際
に発光させるか、させないかを画像データに対応させて
制御する必要がある。図１４において、画像データ、Φ
Ｄは、その制御を示す信号で、ＳＬＥＤアレイのΦＩ端
子には、外部においてΦＩと画像信号との論理和をと
り、画像データが０Ｖの場合のみ、実際にＳＬＥＤアレ
イのΦＩ端子が０Ｖになって発光し、画像データが５Ｖ
の場合はＳＬＥＤのΦＩ端子が５Ｖのままとなって発光
しない。
用サイリスタがＯＮとなり、発光すると述べたが、実際
のプリント動作においては当然、そのタイミングで実際
に発光させるか、させないかを画像データに対応させて
制御する必要がある。図１４において、画像データ、Φ
Ｄは、その制御を示す信号で、ＳＬＥＤアレイのΦＩ端
子には、外部においてΦＩと画像信号との論理和をと
り、画像データが０Ｖの場合のみ、実際にＳＬＥＤアレ
イのΦＩ端子が０Ｖになって発光し、画像データが５Ｖ
の場合はＳＬＥＤのΦＩ端子が５Ｖのままとなって発光
しない。
【００１６】ＳＬＥＤアレイを構成する１個のチップ
（ＳＬＥＤチップ）は、例えば１２８個の発光用サイリ
スタを有し、転送用サイリスタにより選択的に順次点灯
制御される。
（ＳＬＥＤチップ）は、例えば１２８個の発光用サイリ
スタを有し、転送用サイリスタにより選択的に順次点灯
制御される。
【００１７】図１５は、発光用サイリスタ（発光素子）
の駆動時の等価回路を示す。
の駆動時の等価回路を示す。
【００１８】駆動電流は電源電圧から発光用サイリスタ
の発光ダイオード部の順方向電圧降下分を差し引いた電
圧を外部の電流制限抵抗値およびサイリスタ内部抵抗値
の和で割ったものとなる。
の発光ダイオード部の順方向電圧降下分を差し引いた電
圧を外部の電流制限抵抗値およびサイリスタ内部抵抗値
の和で割ったものとなる。
【００１９】従って、１つのＳＬＥＤチップ内でも、各
発光素子の順方向電圧降下量および内部抵抗値がばらつ
けば、その分、駆動電流も変動することとなる。ただ
し、１個のＳＬＥＤチップにおける順方向電圧降下量、
内部抵抗値の発光素子間のバラツキは、ＳＬＥＤチップ
間の順方向電圧降下量平均値、内部抵抗平均値のバラツ
キに比べれば、一般的に低くなる。このバラツキの様子
を、図１６および図１７に示す。
発光素子の順方向電圧降下量および内部抵抗値がばらつ
けば、その分、駆動電流も変動することとなる。ただ
し、１個のＳＬＥＤチップにおける順方向電圧降下量、
内部抵抗値の発光素子間のバラツキは、ＳＬＥＤチップ
間の順方向電圧降下量平均値、内部抵抗平均値のバラツ
キに比べれば、一般的に低くなる。このバラツキの様子
を、図１６および図１７に示す。
【００２０】図１６は、複数個のＳＬＥＤチップのそれ
ぞれのΦＩを駆動するドライバーの出力に全て同一のＲ
ａΩの電流制限抵抗をつけた場合の各画素の駆動電流を
示す。横軸が各チップの各発光画素の並びを示し、縦軸
はそれらに対応した駆動電流である。
ぞれのΦＩを駆動するドライバーの出力に全て同一のＲ
ａΩの電流制限抵抗をつけた場合の各画素の駆動電流を
示す。横軸が各チップの各発光画素の並びを示し、縦軸
はそれらに対応した駆動電流である。
【００２１】図１７は、各ＳＬＥＤチップの各発光素子
の電流制限抵抗の逆数と駆動電流の関係を示す。
の電流制限抵抗の逆数と駆動電流の関係を示す。
【００２２】一方、ＳＬＥＤチップの駆動電流と発光量
との関係も同様に、１つのＳＬＥＤチップ内における各
画素間でのバラツキは、ＳＬＥＤチップ間の平均値のバ
ラツキよりも一般に低くなる。このバラツキの様子を、
図１８および図１９に示す。
との関係も同様に、１つのＳＬＥＤチップ内における各
画素間でのバラツキは、ＳＬＥＤチップ間の平均値のバ
ラツキよりも一般に低くなる。このバラツキの様子を、
図１８および図１９に示す。
【００２３】図１８は、複数のＳＬＥＤチップのそれぞ
れのΦＩを理想的な定電流回路（電流値Ｉａ）で駆動し
た場合の各発光素子の発光量を示す。横軸が各チップの
各発光素子の並びを示し、縦軸はそれらに対応した発光
量を示す。
れのΦＩを理想的な定電流回路（電流値Ｉａ）で駆動し
た場合の各発光素子の発光量を示す。横軸が各チップの
各発光素子の並びを示し、縦軸はそれらに対応した発光
量を示す。
【００２４】図１９は、各ＳＬＥＤチップの各発光素子
の駆動電流と発光量との関係を示す。
の駆動電流と発光量との関係を示す。
【００２５】これにより、１つのＬＥＤヘッドに搭載さ
れる各ＳＬＥＤチップには、それぞれの平均駆動電流対
平均光量、および平均駆動電流対外部抵抗値の関係にし
たがって、まず、所定の目標平均光量Ｌ目標が得られる
平均駆動電流が演算され、次に、その平均駆動電流が得
られるような外部抵抗値が演算され、２４系列、９６系
列等の市販の公称抵抗値から最近接のものが選択され実
装される。
れる各ＳＬＥＤチップには、それぞれの平均駆動電流対
平均光量、および平均駆動電流対外部抵抗値の関係にし
たがって、まず、所定の目標平均光量Ｌ目標が得られる
平均駆動電流が演算され、次に、その平均駆動電流が得
られるような外部抵抗値が演算され、２４系列、９６系
列等の市販の公称抵抗値から最近接のものが選択され実
装される。
【００２６】これによって、各ＳＬＥＤチップ間で平均
光量の差が所定の範囲内に抑えられたＬＥＤヘッドが作
成されることとなる。この様子を図２０および図２１に
示す。
光量の差が所定の範囲内に抑えられたＬＥＤヘッドが作
成されることとなる。この様子を図２０および図２１に
示す。
【００２７】
【発明が解決しようとする課題】以上のように、各ＳＬ
ＥＤチップの平均光量は精密に均一化され、ヘッド全体
でほぼ均一な露光が行われる。
ＥＤチップの平均光量は精密に均一化され、ヘッド全体
でほぼ均一な露光が行われる。
【００２８】しかしながら、ＳＬＥＤチップは内部の配
線インピーダンス、熱抵抗の物理的なアンバランスや、
エッチングなどの半導体製造プロセス上の問題に起因す
るチップ内の諸物理特性分布により、各チップ共通のチ
ップ内発光むら、すなわち光量ムラが発生する場合があ
る。
線インピーダンス、熱抵抗の物理的なアンバランスや、
エッチングなどの半導体製造プロセス上の問題に起因す
るチップ内の諸物理特性分布により、各チップ共通のチ
ップ内発光むら、すなわち光量ムラが発生する場合があ
る。
【００２９】このようなチップ内光量ムラに対して、１
画素の発光時間を各発光素子の発光特性（光量ムラ）に
合わせて、適当に変調し、均一な露光を確保するという
光量補正が行われている。
画素の発光時間を各発光素子の発光特性（光量ムラ）に
合わせて、適当に変調し、均一な露光を確保するという
光量補正が行われている。
【００３０】ここで、従来における光量補正の１例とし
て、ＳＬＥＤチップに共通のチップ内発光むらに対する
光量補正を、図２２〜図２４に基づいて説明する。
て、ＳＬＥＤチップに共通のチップ内発光むらに対する
光量補正を、図２２〜図２４に基づいて説明する。
【００３１】図２２は、各ＳＬＥＤチップが、独立して
同時走査が可能な例である。
同時走査が可能な例である。
【００３２】３０１は、５６個の各ＳＬＥＤチップ２０
０の画像データを記憶するメモリである。ＳＬＥＤチッ
プ２００は、各チップが１画素目の発光点から１２８画
素目までの発光点を順次選択しながら動作するため、こ
のメモリ３０１は、毎回、５６個のチップ分の画像デー
タをラッチする。
０の画像データを記憶するメモリである。ＳＬＥＤチッ
プ２００は、各チップが１画素目の発光点から１２８画
素目までの発光点を順次選択しながら動作するため、こ
のメモリ３０１は、毎回、５６個のチップ分の画像デー
タをラッチする。
【００３３】３０２は、入力側が５６ビットメモリ３０
１に接続され、出力側が各ＳＬＥＤチップに接続された
ゲート回路である。
１に接続され、出力側が各ＳＬＥＤチップに接続された
ゲート回路である。
【００３４】このゲート回路３０２は、５６チップの各
画像データ（２値駆動の場合は、５６ビット）を入力
し、ΦＩ駆動タイミング信号とＡＮＤをとり、画像デー
タがＯＮのチップのみ、そのチップの駆動出力にΦＩの
駆動信号を出力する。
画像データ（２値駆動の場合は、５６ビット）を入力
し、ΦＩ駆動タイミング信号とＡＮＤをとり、画像デー
タがＯＮのチップのみ、そのチップの駆動出力にΦＩの
駆動信号を出力する。
【００３５】画像データがＯＦＦのチップについては、
そのチップの駆動出力を発光しないレベル（ＳＬＥＤチ
ップの場合は、ハイレベル＝Ｈ）に固定したままであ
る。
そのチップの駆動出力を発光しないレベル（ＳＬＥＤチ
ップの場合は、ハイレベル＝Ｈ）に固定したままであ
る。
【００３６】各ＳＬＥＤチップ２００には、１２８個の
発光素子があり、１画素目から１２８画素目まで順次、
この動作を繰り返すことになる。なお、各チップの発光
画素の選択走査は、前述したように、ΦＳ、Φ１、Φ２
によって全チップ共通に直接制御される。
発光素子があり、１画素目から１２８画素目まで順次、
この動作を繰り返すことになる。なお、各チップの発光
画素の選択走査は、前述したように、ΦＳ、Φ１、Φ２
によって全チップ共通に直接制御される。
【００３７】そして、各発光素子の駆動時間は、５６チ
ップ共通のΦＩによって規定される。ΦＳ，Φ１，Φ２
も全チップ共通のタイミングとすれば、全チップ同時に
１ビットから１２８ビットまで走査する。
ップ共通のΦＩによって規定される。ΦＳ，Φ１，Φ２
も全チップ共通のタイミングとすれば、全チップ同時に
１ビットから１２８ビットまで走査する。
【００３８】従って、１ビット目から１２８ビット目ま
でチップ内の傾向性光量ムラに対応して、各発光素子の
発光期間となるΦＩのＬ期間の長さを変調することによ
り、傾向性光量ムラが補正されることになる。
でチップ内の傾向性光量ムラに対応して、各発光素子の
発光期間となるΦＩのＬ期間の長さを変調することによ
り、傾向性光量ムラが補正されることになる。
【００３９】図２３（ａ）は、各発光素子毎の補正デー
タ、および、該補正データに基づいて算出された各発光
素子の発光時間を示す。図２３（ｂ）は、算出された発
光時間に基づいて制御される各発光素子に対する駆動波
形を示す。
タ、および、該補正データに基づいて算出された各発光
素子の発光時間を示す。図２３（ｂ）は、算出された発
光時間に基づいて制御される各発光素子に対する駆動波
形を示す。
【００４０】図２４は、各発光素子を駆動制御する補正
用の発光制御信号ΦＩを作成するための従来の制御シス
テムを示す。
用の発光制御信号ΦＩを作成するための従来の制御シス
テムを示す。
【００４１】図２４の制御システム３５０において、ま
ず、画素番号を指定するための画素番号指定カウンタ３
５１から画素番号を補正値メモリ３５２に出力する。こ
の画像番号指定カウンタ３５１は、各走査ラインにおい
て、０から１２７まで発光点の移動毎にカウントアップ
される。０のときは、補正値メモリ３５２から＋３の補
正値Ｋが読み出される。
ず、画素番号を指定するための画素番号指定カウンタ３
５１から画素番号を補正値メモリ３５２に出力する。こ
の画像番号指定カウンタ３５１は、各走査ラインにおい
て、０から１２７まで発光点の移動毎にカウントアップ
される。０のときは、補正値メモリ３５２から＋３の補
正値Ｋが読み出される。
【００４２】そして、この補正値メモリ３５２から読み
出された補正値Ｋは、減算器３５４によって、発光時間
の基準値を示す設定レジスタ３５３の値である発光時間
基準値Ｓから差し引かれる。ここでは、発光時間基準値
Ｓは３２であるため、補正値Ｋが３のときは、発光時間
基準値Ｓ−補正値Ｋ＝３２−３＝２９となる。
出された補正値Ｋは、減算器３５４によって、発光時間
の基準値を示す設定レジスタ３５３の値である発光時間
基準値Ｓから差し引かれる。ここでは、発光時間基準値
Ｓは３２であるため、補正値Ｋが３のときは、発光時間
基準値Ｓ−補正値Ｋ＝３２−３＝２９となる。
【００４３】一方、発光駆動信号発生用の６ｂｉｔカウ
ンタ３５５が発光点移動と共に、０からカウントアップ
される。この６ｂｉｔカウンタ３５５は、画像形成装置
の制御システムの基本クロックをアレイヘッド内に入力
したクロック又はアレイヘッド内に備える発振器(図示
せず)から供給され、６ビットのカウンタ３５５が１周
する６４カウントで１回の発光点移動が行われるよう
に、ここでは論理設計されている。
ンタ３５５が発光点移動と共に、０からカウントアップ
される。この６ｂｉｔカウンタ３５５は、画像形成装置
の制御システムの基本クロックをアレイヘッド内に入力
したクロック又はアレイヘッド内に備える発振器(図示
せず)から供給され、６ビットのカウンタ３５５が１周
する６４カウントで１回の発光点移動が行われるよう
に、ここでは論理設計されている。
【００４４】この６ｂｉｔカウンタ３５５の値と、引き
算されたカウンタロード値（＝発光時間基準値Ｓ−補正
値Ｋ）とが、逐次、比較器３５６によって比較される。
この比較により、前者≧後者、例えば前例では２９以上
になった期間のみ発光制御信号ΦＩがローレベル（＝
Ｌ）となり、図２３（ｂ）に示すような発光駆動が行わ
れる。以下、２番目の発光素子以降も同様にして、補正
値Ｋに応じて、発光時間の補正が実行される。
算されたカウンタロード値（＝発光時間基準値Ｓ−補正
値Ｋ）とが、逐次、比較器３５６によって比較される。
この比較により、前者≧後者、例えば前例では２９以上
になった期間のみ発光制御信号ΦＩがローレベル（＝
Ｌ）となり、図２３（ｂ）に示すような発光駆動が行わ
れる。以下、２番目の発光素子以降も同様にして、補正
値Ｋに応じて、発光時間の補正が実行される。
【００４５】しかしながら、このような各発光タイミン
グ毎の発光デューティ補正では、その発光デューティ補
正回路のもつシステムクロックによって、その最小補正
の分解能が決まってしまう。
グ毎の発光デューティ補正では、その発光デューティ補
正回路のもつシステムクロックによって、その最小補正
の分解能が決まってしまう。
【００４６】例えば、図２５に示すような出力波形にお
いて、１発光繰り返し周期が１．１μｓ、その中の実際
の発光期間（ΦＩ＝Ｌ）が７００ｎｓ程度の場合、図２
４に示す制御システムの基本となるシステムクロックが
４５ＭＨＺとすると、発光期間の変調分解能は２２ｎｓ
となり、１補正単位で３％（＝２２／７００）程度の発
光量変化がおきる。
いて、１発光繰り返し周期が１．１μｓ、その中の実際
の発光期間（ΦＩ＝Ｌ）が７００ｎｓ程度の場合、図２
４に示す制御システムの基本となるシステムクロックが
４５ＭＨＺとすると、発光期間の変調分解能は２２ｎｓ
となり、１補正単位で３％（＝２２／７００）程度の発
光量変化がおきる。
【００４７】このような光量補正の分解能では、画像形
成条件によっては十分に満足できる補正を行うことがで
きない。
成条件によっては十分に満足できる補正を行うことがで
きない。
【００４８】そこで、本発明では、システムクロックを
変更することなく、光量補正の分解能を高めて光量ムラ
を無くし、画像品質を向上させることが可能な記録装置
および記録方法を提供することにある。
変更することなく、光量補正の分解能を高めて光量ムラ
を無くし、画像品質を向上させることが可能な記録装置
および記録方法を提供することにある。
【００４９】
【課題を解決するための手段】本発明は、記録ヘッドを
用いて記録媒体に記録を行う記録装置であって、前記記
録ヘッドは、複数個の記録素子が所定の方向に沿って１
列に配列された記録素子アレイを少なくとも１つ有し、
前記記録素子アレイを構成する各記録素子の記録駆動特
性を画像データの画素単位で補正する画素補正データを
含み、該画素補正データが前記画像データの複数ライン
分に対応して構成された駆動補正テーブルと、前記複数
ライン分の画素補正データからなる駆動補正テーブルに
基づいて、前記記録素子アレイの各記録素子の記録駆動
時間を画素単位で変調する駆動制御手段とを具えること
によって、記録装置を構成する。
用いて記録媒体に記録を行う記録装置であって、前記記
録ヘッドは、複数個の記録素子が所定の方向に沿って１
列に配列された記録素子アレイを少なくとも１つ有し、
前記記録素子アレイを構成する各記録素子の記録駆動特
性を画像データの画素単位で補正する画素補正データを
含み、該画素補正データが前記画像データの複数ライン
分に対応して構成された駆動補正テーブルと、前記複数
ライン分の画素補正データからなる駆動補正テーブルに
基づいて、前記記録素子アレイの各記録素子の記録駆動
時間を画素単位で変調する駆動制御手段とを具えること
によって、記録装置を構成する。
【００５０】ここで、前記駆動制御手段は、前記複数ラ
イン分の画素補正データからなる駆動補正テーブルを記
憶する補正メモリと、前記補正メモリに記憶された前記
画素補正データの補正画素番号を指定する補正画素指定
手段と、前記補正メモリに記憶された前記画素補正デー
タの補正列を指定する補正列指定手段と、前記補正画素
番号および前記補正列が指定された各ライン毎の画素補
正データを用いて、前記記録素子アレイの各記録素子の
記録駆動時間を画素単位で算出する駆動時間算出手段と
を含むことができる。
イン分の画素補正データからなる駆動補正テーブルを記
憶する補正メモリと、前記補正メモリに記憶された前記
画素補正データの補正画素番号を指定する補正画素指定
手段と、前記補正メモリに記憶された前記画素補正デー
タの補正列を指定する補正列指定手段と、前記補正画素
番号および前記補正列が指定された各ライン毎の画素補
正データを用いて、前記記録素子アレイの各記録素子の
記録駆動時間を画素単位で算出する駆動時間算出手段と
を含むことができる。
【００５１】本発明は、記録媒体の移動方向に対して直
交する主走査方向に配置された記録ヘッドを用いて電子
写真式によって記録を行う記録装置であって、前記記録
ヘッドは、複数個の記録素子が前記主走査方向に沿って
１列に配列された記録素子アレイを少なくとも１つ有
し、前記記録素子アレイを構成する各記録素子の発光特
性を画像データの画素単位で補正する画素補正データを
含み、該画素補正データが前記画像データの複数ライン
分に対応して構成された光量補正テーブルと、前記複数
ライン分の画素補正データからなる光量補正テーブルに
基づいて、前記記録素子アレイの各記録素子の発光駆動
時間を画素単位で変調する駆動制御手段とを具えること
によって、記録装置を構成する。
交する主走査方向に配置された記録ヘッドを用いて電子
写真式によって記録を行う記録装置であって、前記記録
ヘッドは、複数個の記録素子が前記主走査方向に沿って
１列に配列された記録素子アレイを少なくとも１つ有
し、前記記録素子アレイを構成する各記録素子の発光特
性を画像データの画素単位で補正する画素補正データを
含み、該画素補正データが前記画像データの複数ライン
分に対応して構成された光量補正テーブルと、前記複数
ライン分の画素補正データからなる光量補正テーブルに
基づいて、前記記録素子アレイの各記録素子の発光駆動
時間を画素単位で変調する駆動制御手段とを具えること
によって、記録装置を構成する。
【００５２】ここで、前記駆動制御手段は、前記複数ラ
イン分の画素補正データからなる光量補正テーブルを記
憶する補正メモリと、前記補正メモリに記憶された前記
画素補正データの補正画素番号を指定する補正画素指定
手段と、前記補正メモリに記憶された前記画素補正デー
タの補正列を指定する補正列指定手段と、前記補正画素
番号および前記補正列が指定された各ライン毎の画素補
正データに基づいて、前記記録素子アレイの各記録素子
の発光駆動時間を画素単位で算出する駆動時間算出手段
とを含むことができる。
イン分の画素補正データからなる光量補正テーブルを記
憶する補正メモリと、前記補正メモリに記憶された前記
画素補正データの補正画素番号を指定する補正画素指定
手段と、前記補正メモリに記憶された前記画素補正デー
タの補正列を指定する補正列指定手段と、前記補正画素
番号および前記補正列が指定された各ライン毎の画素補
正データに基づいて、前記記録素子アレイの各記録素子
の発光駆動時間を画素単位で算出する駆動時間算出手段
とを含むことができる。
【００５３】前記記録素子アレイは、複数個のＬＥＤ素
子が前記主走査方向に沿って１列に配列されたＬＥＤア
レイによって構成することができる。
子が前記主走査方向に沿って１列に配列されたＬＥＤア
レイによって構成することができる。
【００５４】本発明は、複数個の記録素子が所定の方向
に沿って１列に配列された記録素子アレイが少なくとも
１つ設けられた記録ヘッドを用いて、記録媒体に記録を
行う記録方法であって、前記記録素子アレイを構成する
各記録素子の記録駆動特性を画像データの画素単位で補
正する画素補正データを含み、該画素補正データが前記
画像データの複数ライン分に対応して構成された駆動補
正テーブルを作成する工程と、前記複数ライン分の画素
補正データからなる駆動補正テーブルに基づいて、前記
記録素子アレイの各記録素子の記録駆動時間を画素単位
で変調する駆動制御工程とを具えることによって、記録
方法を提供する。
に沿って１列に配列された記録素子アレイが少なくとも
１つ設けられた記録ヘッドを用いて、記録媒体に記録を
行う記録方法であって、前記記録素子アレイを構成する
各記録素子の記録駆動特性を画像データの画素単位で補
正する画素補正データを含み、該画素補正データが前記
画像データの複数ライン分に対応して構成された駆動補
正テーブルを作成する工程と、前記複数ライン分の画素
補正データからなる駆動補正テーブルに基づいて、前記
記録素子アレイの各記録素子の記録駆動時間を画素単位
で変調する駆動制御工程とを具えることによって、記録
方法を提供する。
【００５５】本発明は、複数個の記録素子が所定の方向
に沿って１列に配列された記録素子アレイが少なくとも
１つ設けられた記録ヘッドを用い、コンピュータによっ
て記録媒体に記録制御を行うためのプログラムを記録し
た媒体であって、該制御プログラムはコンピュータに、
前記記録素子アレイを構成する各記録素子の記録駆動特
性を画像データの画素単位で補正する画素補正データを
含み、該画素補正データが前記画像データの複数ライン
分に対応して構成された駆動補正テーブルを作成させ、
前記複数ライン分の画素補正データからなる駆動補正テ
ーブルに基づいて、前記記録素子アレイの各記録素子の
記録駆動時間を画素単位で変調させることによって、記
録制御プログラムを記録した媒体を提供する。
に沿って１列に配列された記録素子アレイが少なくとも
１つ設けられた記録ヘッドを用い、コンピュータによっ
て記録媒体に記録制御を行うためのプログラムを記録し
た媒体であって、該制御プログラムはコンピュータに、
前記記録素子アレイを構成する各記録素子の記録駆動特
性を画像データの画素単位で補正する画素補正データを
含み、該画素補正データが前記画像データの複数ライン
分に対応して構成された駆動補正テーブルを作成させ、
前記複数ライン分の画素補正データからなる駆動補正テ
ーブルに基づいて、前記記録素子アレイの各記録素子の
記録駆動時間を画素単位で変調させることによって、記
録制御プログラムを記録した媒体を提供する。
【００５６】
【発明の実施の形態】［概要］まず、本発明の概要につ
いて説明する。
いて説明する。
【００５７】図６は、本発明に適用可能な記録ヘッドと
してのＳＬＥＤアレイヘッド１００の構成を示す。な
お、このヘッドの回路構成およびその動作は、前述した
図１３および図１４と同様であり、その説明は省略す
る。
してのＳＬＥＤアレイヘッド１００の構成を示す。な
お、このヘッドの回路構成およびその動作は、前述した
図１３および図１４と同様であり、その説明は省略す
る。
【００５８】２００は、ＳＬＥＤ半導体チップ（以下、
ＳＬＥＤチップという）である。１個のＳＬＥＤチップ
２００には、図１３に示したような複数個の発光サイリ
スタが直線状に形成されている。ここでは、例として、
１２８個の発光サイリスタが形成されているものとす
る。
ＳＬＥＤチップという）である。１個のＳＬＥＤチップ
２００には、図１３に示したような複数個の発光サイリ
スタが直線状に形成されている。ここでは、例として、
１２８個の発光サイリスタが形成されているものとす
る。
【００５９】２１２は、ＳＬＥＤチップ２００を搭載す
るべース基板であり、ガラスエポキシ材、セラミック材
などのプリント配線板によって作製される。このベース
基板２１２上には、複数個のＳＬＥＤチップ２００が主
走査方向Ｘに沿って直線状に配設されている。ここで
は、例として、５６個のＳＬＥＤチップ２００が設けら
れているものとする。
るべース基板であり、ガラスエポキシ材、セラミック材
などのプリント配線板によって作製される。このベース
基板２１２上には、複数個のＳＬＥＤチップ２００が主
走査方向Ｘに沿って直線状に配設されている。ここで
は、例として、５６個のＳＬＥＤチップ２００が設けら
れているものとする。
【００６０】２１３は、外部からの制御信号、電源を受
けとるコネクタである。２１４は、外部からの制御信号
を受け取り、ＳＬＥＤチップ２００の点灯制御信号を発
生する点灯制御回路（ドライバーＩＣ）である。２１５
は、ドライバＩＣ２１４からの出力信号Φ１，Φ２，Φ
Ｓ，ΦＩおよび負極側電源入力（本例では、ＧＮＤ）を
それぞれ、ＳＬＥＤチップ２００に接続するためのボン
ディングワイヤである。２１６は、べース基板に引かれ
た正極側電源パターン（本例では、＋５Ｖ）。２１７
は、べース基板に引かれた正極側電源パターンとＳＬＥ
Ｄチップ２１１の裏面電極との間の電気的導電をとり、
かつ、接着固定するための銀ペーストである。
けとるコネクタである。２１４は、外部からの制御信号
を受け取り、ＳＬＥＤチップ２００の点灯制御信号を発
生する点灯制御回路（ドライバーＩＣ）である。２１５
は、ドライバＩＣ２１４からの出力信号Φ１，Φ２，Φ
Ｓ，ΦＩおよび負極側電源入力（本例では、ＧＮＤ）を
それぞれ、ＳＬＥＤチップ２００に接続するためのボン
ディングワイヤである。２１６は、べース基板に引かれ
た正極側電源パターン（本例では、＋５Ｖ）。２１７
は、べース基板に引かれた正極側電源パターンとＳＬＥ
Ｄチップ２１１の裏面電極との間の電気的導電をとり、
かつ、接着固定するための銀ペーストである。
【００６１】図７は、ＳＬＥＤチップ２００の内部構成
を示す。
を示す。
【００６２】チップ端部の入力側には、ボンディングワ
イヤ２１５と接続するためのボンディングパッド２０１
が設けられている。このボンディングパッド２０１を介
して、信号Φ１，Φ２，ΦＳ，ΦＩ，ＶＧＡが入力され
る。また、チップ端部の出力側には、発光部（すなわ
ち、図１３の発光用サイリスタ）２０２が設けられてい
る。
イヤ２１５と接続するためのボンディングパッド２０１
が設けられている。このボンディングパッド２０１を介
して、信号Φ１，Φ２，ΦＳ，ΦＩ，ＶＧＡが入力され
る。また、チップ端部の出力側には、発光部（すなわ
ち、図１３の発光用サイリスタ）２０２が設けられてい
る。
【００６３】そして、このようなＳＬＥＤチップ２００
を搭載したＳＬＥＤアレイヘッド１００においては、図
８に示すような共通の発光むらがしばしぱ発生する。チ
ップ端部で急峻に発光量が低下している原因としては、
ＳＬＥＤチップ２００の熱抵抗がチップ端部になるにつ
れ急激に上昇し、昇温によって発光効率が低下すること
に起因するからである。
を搭載したＳＬＥＤアレイヘッド１００においては、図
８に示すような共通の発光むらがしばしぱ発生する。チ
ップ端部で急峻に発光量が低下している原因としては、
ＳＬＥＤチップ２００の熱抵抗がチップ端部になるにつ
れ急激に上昇し、昇温によって発光効率が低下すること
に起因するからである。
【００６４】ＳＬＥＤチップ２００の中央から両端にゆ
るやかに発光量が低下しているのは、図７に示すように
チップ中央部に配置された駆動信号ΦＩ入力用のボンデ
ィングパッド２１５から、駆動電流の導通路となるアル
ミ配線パターンのインピーダンスがチップの両周辺部に
向かって伸びていることに起因する。
るやかに発光量が低下しているのは、図７に示すように
チップ中央部に配置された駆動信号ΦＩ入力用のボンデ
ィングパッド２１５から、駆動電流の導通路となるアル
ミ配線パターンのインピーダンスがチップの両周辺部に
向かって伸びていることに起因する。
【００６５】さらに、各ワイヤーボンディング周辺部で
光量が若干下がっているのは、このワイヤーボンディン
グ周辺部はアルミ配線の面積が他に比べて少ないため
に、その周辺部はより多くのアルミをパターンエッチン
グ時にエッチングすることになり、エッチングレートが
相対的に低下し、これにより、発光部のアルミ配線幅が
ごくわずかながら太ることになり、膜内発光部からの発
光に対する開口面積が下がることに起因する。
光量が若干下がっているのは、このワイヤーボンディン
グ周辺部はアルミ配線の面積が他に比べて少ないため
に、その周辺部はより多くのアルミをパターンエッチン
グ時にエッチングすることになり、エッチングレートが
相対的に低下し、これにより、発光部のアルミ配線幅が
ごくわずかながら太ることになり、膜内発光部からの発
光に対する開口面積が下がることに起因する。
【００６６】また、以上のようなチップ間で共通な傾向
をもつ光量ムラ以外にも、ランダムに発生する光量ムラ
もちろん発生することがある。
をもつ光量ムラ以外にも、ランダムに発生する光量ムラ
もちろん発生することがある。
【００６７】そこで、本発明では、以上述べたような光
量ムラを解決するための手段を提供する。すなわち、各
チップ内の発光部２０２の発光特性を画素単位で補正す
る画素補正データを画像データの複数ライン分用意し、
この複数ライン分の画素補正データからなる光量補正テ
ーブルに基づいて、各チップ内の発光部２０２の発光駆
動時間を画素単位で変調するような制御処理を実行する
ことを特徴とするものである。
量ムラを解決するための手段を提供する。すなわち、各
チップ内の発光部２０２の発光特性を画素単位で補正す
る画素補正データを画像データの複数ライン分用意し、
この複数ライン分の画素補正データからなる光量補正テ
ーブルに基づいて、各チップ内の発光部２０２の発光駆
動時間を画素単位で変調するような制御処理を実行する
ことを特徴とするものである。
【００６８】［具体例］以下、具体例を挙げて説明す
る。
る。
【００６９】（システム構成）まず、本システムの全体
構成を、図１および図２に基づいて説明する。
構成を、図１および図２に基づいて説明する。
【００７０】図１は、本システムの概略構成を示す。本
例では、発光部２０２の発光駆動時間を画素単位で変調
するための制御部４００がもうけられている。この制御
部４００から発光駆動時間が変調された発光制御信号Φ
Ｉが出力される。
例では、発光部２０２の発光駆動時間を画素単位で変調
するための制御部４００がもうけられている。この制御
部４００から発光駆動時間が変調された発光制御信号Φ
Ｉが出力される。
【００７１】発光制御信号ΦＩは、コネクタ部３０３、
ゲート回路３０２を介して各ＳＬＥＤチップ２００（図
７参照）に入力される。なお、このゲート回路３０２お
よび５６ビットメモリ３０１の構成は、前述した図２２
と同様であるため、ここでの説明は省略する。
ゲート回路３０２を介して各ＳＬＥＤチップ２００（図
７参照）に入力される。なお、このゲート回路３０２お
よび５６ビットメモリ３０１の構成は、前述した図２２
と同様であるため、ここでの説明は省略する。
【００７２】ここで、５６ビットメモリ３０１には、画
像データ６００の１ライン分のデータのみが順次入力さ
れるものとする。
像データ６００の１ライン分のデータのみが順次入力さ
れるものとする。
【００７３】５６ビットメモリ３０１には、アドレス１
に、１チップ目１ビット，２チップ目１ビット，…，５
６チップ目１ビットの合計５６個の画像データ６００の
１ライン分データが記憶され、また、アドレス２に、１
チップ目２ビット，２チップ目２ビット，…，５６チッ
プ目２ビットの合計５６個の１ライン分データが記憶さ
れ、以下同様にして、アドレス１２６までに各１ライン
分データが記憶されているものとする。
に、１チップ目１ビット，２チップ目１ビット，…，５
６チップ目１ビットの合計５６個の画像データ６００の
１ライン分データが記憶され、また、アドレス２に、１
チップ目２ビット，２チップ目２ビット，…，５６チッ
プ目２ビットの合計５６個の１ライン分データが記憶さ
れ、以下同様にして、アドレス１２６までに各１ライン
分データが記憶されているものとする。
【００７４】図２は、各発光部２０２を駆動制御する補
正用の発光制御信号ΦＩを作成する制御部４００の構成
を示す。
正用の発光制御信号ΦＩを作成する制御部４００の構成
を示す。
【００７５】４０１は、複数ライン分の画素補正データ
５０１，５０２からなる光量補正テーブル５００を記憶
する補正メモリである。
５０１，５０２からなる光量補正テーブル５００を記憶
する補正メモリである。
【００７６】４０２は、補正メモリ４０１に記憶された
画素補正データ５０１，５０２の補正列（２ｎ，２ｎ＋
１）を指定する補正列指定カウンタである。
画素補正データ５０１，５０２の補正列（２ｎ，２ｎ＋
１）を指定する補正列指定カウンタである。
【００７７】光量補正テーブル５００は、図３に示すよ
うに、補正例２ｎに対応した３，３，２，２，２，０，
…，の画素補正データ５０１と、補正列２ｎ＋１に対応
した３，２，２，１，０，２…，の画素補正データ５０
２とから構成される。
うに、補正例２ｎに対応した３，３，２，２，２，０，
…，の画素補正データ５０１と、補正列２ｎ＋１に対応
した３，２，２，１，０，２…，の画素補正データ５０
２とから構成される。
【００７８】なお、画素番号指定カウンタ３５１、発光
時間基準値設定レジスタ３５３、減算器３５４、６ｂｉ
ｔカウンタ３５４、比較器３５６の構成は、前述した図
２４と基本的に同一であるため、ここでの説明は省略す
る。
時間基準値設定レジスタ３５３、減算器３５４、６ｂｉ
ｔカウンタ３５４、比較器３５６の構成は、前述した図
２４と基本的に同一であるため、ここでの説明は省略す
る。
【００７９】（システム動作）以下、本システムの動作
について説明する。
について説明する。
【００８０】（発光駆動時間の制御）まず、発光制御信
号ΦＩの発光駆動時間を制御する処理を、図２に基づい
て説明する。
号ΦＩの発光駆動時間を制御する処理を、図２に基づい
て説明する。
【００８１】補正値メモリ３５２から所望とする画素補
正データを取り出すために、画素番号指定カウンタ３５
１から画素番号が、補正列指定カウンタ４０２から補正
列がそれぞれ出力される。画像番号指定カウンタ３５１
は、各走査ラインにおいて、０から１２７まで発光点の
移動毎にカウントアップされる。
正データを取り出すために、画素番号指定カウンタ３５
１から画素番号が、補正列指定カウンタ４０２から補正
列がそれぞれ出力される。画像番号指定カウンタ３５１
は、各走査ラインにおいて、０から１２７まで発光点の
移動毎にカウントアップされる。
【００８２】画素番号および補正列に基づいて補正値メ
モリ３５２から読み出された補正値Ｋが、発光時間の基
準値を示す設定レジスタ３５３の値である発光時間基準
値Ｓから差し引かれる。発光時間基準値Ｓを３２とする
と、補正値Ｋが３のときは、発光時間基準値Ｓ−補正値
Ｋ＝３２−３＝２９となる。
モリ３５２から読み出された補正値Ｋが、発光時間の基
準値を示す設定レジスタ３５３の値である発光時間基準
値Ｓから差し引かれる。発光時間基準値Ｓを３２とする
と、補正値Ｋが３のときは、発光時間基準値Ｓ−補正値
Ｋ＝３２−３＝２９となる。
【００８３】一方、発光駆動信号発生用の６ｂｉｔカウ
ンタ３５４が発光点移動と共に、０からカウントアップ
される。この６ｂｉｔカウンタ３５４は、画像形成装置
の制御システムの基本クロックをアレイヘッド内に入力
したクロック又はアレイヘッド内に備える発振器(図示
せず)から供給され、６ビットのカウンタ３５４が１周
する６４カウントで１回の発光点移動が行われるよう
に、ここでは論理設計されている。
ンタ３５４が発光点移動と共に、０からカウントアップ
される。この６ｂｉｔカウンタ３５４は、画像形成装置
の制御システムの基本クロックをアレイヘッド内に入力
したクロック又はアレイヘッド内に備える発振器(図示
せず)から供給され、６ビットのカウンタ３５４が１周
する６４カウントで１回の発光点移動が行われるよう
に、ここでは論理設計されている。
【００８４】この６ｂｉｔカウンタ３５４の値と、引き
算されたカウンタロード値（＝発光時間基準値Ｓ−補正
値Ｋ）とが、逐次、比較器３５５によって比較される。
この比較により、前者≧後者、例えば前例では２９以上
になった期間のみ発光制御信号ΦＩがローレベル（＝
Ｌ）となり、前述した図２３（ｂ）に示すような発光駆
動が行われる。以下、２番目の発光素子以降も同様にし
て、補正値Ｋに応じて、発光時間の補正が実行される。
算されたカウンタロード値（＝発光時間基準値Ｓ−補正
値Ｋ）とが、逐次、比較器３５５によって比較される。
この比較により、前者≧後者、例えば前例では２９以上
になった期間のみ発光制御信号ΦＩがローレベル（＝
Ｌ）となり、前述した図２３（ｂ）に示すような発光駆
動が行われる。以下、２番目の発光素子以降も同様にし
て、補正値Ｋに応じて、発光時間の補正が実行される。
【００８５】（画像データの補正処理）次に、発光駆動
時間が制御された発光制御信号ΦＩを用いて、実際の画
像データを補正する処理を、図４および図５に基づいて
説明する。
時間が制御された発光制御信号ΦＩを用いて、実際の画
像データを補正する処理を、図４および図５に基づいて
説明する。
【００８６】図４は、補正値メモリ３５２から所望とす
る画素補正データ５０１，５０２を取り出し、画像デー
タ６００に補正する処理を示す。
る画素補正データ５０１，５０２を取り出し、画像デー
タ６００に補正する処理を示す。
【００８７】補正例として、例えば、ｎ＝０のときを考
える。このとき、補正列は、０（＝２ｎ）と、１（＝２
ｎ＋１）となる。補正列０は画像データ６００の偶数ラ
インに相当し、補正列１は画像データ６００の奇数ライ
ンに相当する。
える。このとき、補正列は、０（＝２ｎ）と、１（＝２
ｎ＋１）となる。補正列０は画像データ６００の偶数ラ
インに相当し、補正列１は画像データ６００の奇数ライ
ンに相当する。
【００８８】そこで、光量補正テーブル５００におい
て、まず、画像データ６００の偶数ラインに相当する画
素補正データ５０１に注目する。
て、まず、画像データ６００の偶数ラインに相当する画
素補正データ５０１に注目する。
【００８９】そして、偶数ラインに相当する補正列０の
１画素目の補正値３を取り出す。この取り出した補正値
３を、５６ビットメモリ３０１に記憶された１ライン分
の１画素目のデータに対して処理する。例えば、１ライ
ン分のデータが、１チップ目１ビット，２チップ目１ビ
ット，…，５６チップ目１ビットのデータであるとする
と、この１画素目のデータ全てに対して、補正値３を用
いて補正を行う。
１画素目の補正値３を取り出す。この取り出した補正値
３を、５６ビットメモリ３０１に記憶された１ライン分
の１画素目のデータに対して処理する。例えば、１ライ
ン分のデータが、１チップ目１ビット，２チップ目１ビ
ット，…，５６チップ目１ビットのデータであるとする
と、この１画素目のデータ全てに対して、補正値３を用
いて補正を行う。
【００９０】次に、偶数ラインに相当する補正列０の２
画素目の補正値３を取り出す。この２画素目の補正値３
を用いて、５６ビットメモリ３０１に記憶された１ライ
ン分の２画素目のデータである、１チップ目２ビット，
２チップ目２ビット，…，５６チップ目２ビットのデー
タ全てに対して補正を行う。
画素目の補正値３を取り出す。この２画素目の補正値３
を用いて、５６ビットメモリ３０１に記憶された１ライ
ン分の２画素目のデータである、１チップ目２ビット，
２チップ目２ビット，…，５６チップ目２ビットのデー
タ全てに対して補正を行う。
【００９１】以下、同様にして補正を行っていき、偶数
ラインに相当する補正列０の最後の１２８画素目の補正
値２を取り出す。この１２８画素目の補正値２を用い
て、５６ビットメモリ３０１に記憶された１ライン分の
１２８画素目のデータである、１チップ目１２８ビッ
ト，２チップ目１２８ビット，…，５６チップ目１２８
ビットのデータ全てに対して補正を行う。これにより、
偶数ラインに相当する補正列０の補正が全て終了する。
ラインに相当する補正列０の最後の１２８画素目の補正
値２を取り出す。この１２８画素目の補正値２を用い
て、５６ビットメモリ３０１に記憶された１ライン分の
１２８画素目のデータである、１チップ目１２８ビッ
ト，２チップ目１２８ビット，…，５６チップ目１２８
ビットのデータ全てに対して補正を行う。これにより、
偶数ラインに相当する補正列０の補正が全て終了する。
【００９２】次に、画像データ６００の奇数ラインに相
当する補正列１の補正を同様にして行う。すなわち、光
量補正テーブル５００において、まず、奇数ラインに相
当する画素補正データ５０２に注目する。
当する補正列１の補正を同様にして行う。すなわち、光
量補正テーブル５００において、まず、奇数ラインに相
当する画素補正データ５０２に注目する。
【００９３】そして、奇数ラインに相当する補正列１の
１画素目の補正値３を取り出して、５６ビットメモリ３
０１に記憶された１ライン分の１画素目のデータであ
る、１チップ目１ビット，２チップ目１ビット，…，５
６チップ目１ビットのデータ全てに対して補正を行う。
１画素目の補正値３を取り出して、５６ビットメモリ３
０１に記憶された１ライン分の１画素目のデータであ
る、１チップ目１ビット，２チップ目１ビット，…，５
６チップ目１ビットのデータ全てに対して補正を行う。
【００９４】次に、奇数ラインに相当する補正列１の２
画素目の補正値２を取り出して、５６ビットメモリ３０
１に記憶された１ライン分の２画素目のデータである、
１チップ目２ビット，２チップ目２ビット，…，５６チ
ップ目２ビットのデータ全てに対して補正を行う。
画素目の補正値２を取り出して、５６ビットメモリ３０
１に記憶された１ライン分の２画素目のデータである、
１チップ目２ビット，２チップ目２ビット，…，５６チ
ップ目２ビットのデータ全てに対して補正を行う。
【００９５】以下、同様にして補正を行っていき、奇数
ラインに相当する補正列１の最後の１２８画素目の補正
値４を取り出す。この１２８画素目の補正値４を用い
て、５６ビットメモリ３０１に記憶された１ライン分の
１２８画素目のデータである、１チップ目１２８ビッ
ト，２チップ目１２８ビット，…，５６チップ目１２８
ビットのデータ全てに対して補正を行う。これにより、
奇数ラインに相当する補正列１の補正が全て終了する。
ラインに相当する補正列１の最後の１２８画素目の補正
値４を取り出す。この１２８画素目の補正値４を用い
て、５６ビットメモリ３０１に記憶された１ライン分の
１２８画素目のデータである、１チップ目１２８ビッ
ト，２チップ目１２８ビット，…，５６チップ目１２８
ビットのデータ全てに対して補正を行う。これにより、
奇数ラインに相当する補正列１の補正が全て終了する。
【００９６】以上の補正処理は、ｎ＝０の場合の例であ
るが、ｎ＝１，２，…（ただし、ｎは画像領域分の数に
相当する）というように増加させた場合でも、図５に示
すように、画像データ６００の偶数ライン、奇数ライン
を交互に補正することが可能である。
るが、ｎ＝１，２，…（ただし、ｎは画像領域分の数に
相当する）というように増加させた場合でも、図５に示
すように、画像データ６００の偶数ライン、奇数ライン
を交互に補正することが可能である。
【００９７】（補正分解能）次に、発光制御信号ΦＩの
発光駆動時間の補正分解能を、図３に基づいて説明す
る。
発光駆動時間の補正分解能を、図３に基づいて説明す
る。
【００９８】図３の仮想平均値５１０は、光量補正テー
ブル５００の画素補正データ５０１と画素補正データ５
０２との平均値を示すものである。この仮想平均値５１
０は、実際の補正処理に用いられる値ではないが、補正
分解能の考え方の面で参考となる値である。
ブル５００の画素補正データ５０１と画素補正データ５
０２との平均値を示すものである。この仮想平均値５１
０は、実際の補正処理に用いられる値ではないが、補正
分解能の考え方の面で参考となる値である。
【００９９】例えば、補正値として１画素目では、仮想
平均値は３で、このときの発光時間パルス数は３５パル
スである。前述した図２５を参照して、システムクロッ
クの分解能が２２ｎｓとすると、発光時間は、３５×２
２＝７７０ｎｓとなる。
平均値は３で、このときの発光時間パルス数は３５パル
スである。前述した図２５を参照して、システムクロッ
クの分解能が２２ｎｓとすると、発光時間は、３５×２
２＝７７０ｎｓとなる。
【０１００】また、２画素目では、仮想平均値は２．５
であり、発光時間パルス数は３４．５パルスであるた
め、発光時間は、３４．５×２２＝７５９ｎｓとなる。
従って、補正分解能は、 ７７０−７５９ｎｓ＝１１ｎｓ（０．５パルス分） …（１） となる。
であり、発光時間パルス数は３４．５パルスであるた
め、発光時間は、３４．５×２２＝７５９ｎｓとなる。
従って、補正分解能は、 ７７０−７５９ｎｓ＝１１ｎｓ（０．５パルス分） …（１） となる。
【０１０１】これに対して、前述した従来例では、図２
３に示したように、１画素目での発光時間は３５パルス
×２２＝７７０ｎｓであり、２画素目での発光時間は３
４パルス×２２＝７４８ｎｓである。従って、補正分解
能は、 ７７０−７４８ｎｓ＝２２ｎｓ（１パルス分） …（２） となる。
３に示したように、１画素目での発光時間は３５パルス
×２２＝７７０ｎｓであり、２画素目での発光時間は３
４パルス×２２＝７４８ｎｓである。従って、補正分解
能は、 ７７０−７４８ｎｓ＝２２ｎｓ（１パルス分） …（２） となる。
【０１０２】（１）式、（２）式を比較してわかるよう
に、本発明による補正分解能が、従来例に比べて半減
（１／２）していることがわかる。
に、本発明による補正分解能が、従来例に比べて半減
（１／２）していることがわかる。
【０１０３】上述したように、画像データの複数ライン
のうち、偶数ラインについては２ｎ列の補正値を用い、
奇数ラインについては２ｎ＋１列の補正値を用いて、各
発光素子の発光時間の補正を２ライン毎に繰り返して行
うことにより、補正値の最小分解能は２ラインで１回だ
け１クロック変調を行う場合の０．５クロックと実質的
にみなすことができ、これにより、よりなめらかで、細
かい補正を行うことが可能となる。
のうち、偶数ラインについては２ｎ列の補正値を用い、
奇数ラインについては２ｎ＋１列の補正値を用いて、各
発光素子の発光時間の補正を２ライン毎に繰り返して行
うことにより、補正値の最小分解能は２ラインで１回だ
け１クロック変調を行う場合の０．５クロックと実質的
にみなすことができ、これにより、よりなめらかで、細
かい補正を行うことが可能となる。
【０１０４】本例では、２ライン補正データを持つ例を
示したが、さらに多くの補正データを備えることによ
り、より分解能の高い補正を行うことが可能である。
示したが、さらに多くの補正データを備えることによ
り、より分解能の高い補正を行うことが可能である。
【０１０５】なお、図８に示した光量ムラの基準とな
る”光量”とは、１ビットから１２８ビットまでの各ビ
ットの光量を示すが、この光量は、製造されるチップの
全体としての各ビット平均値を想定してもよい。この場
合には、記録ヘッドによらず、常に一定のパターンの補
正テーブルを備えることになる。
る”光量”とは、１ビットから１２８ビットまでの各ビ
ットの光量を示すが、この光量は、製造されるチップの
全体としての各ビット平均値を想定してもよい。この場
合には、記録ヘッドによらず、常に一定のパターンの補
正テーブルを備えることになる。
【０１０６】また、光量は、１つのウエハから取れる全
チップにおける各ビット平均を想定してもよい。この場
合には、所定のウエハロットのチップから作製された記
録ヘッド毎に最適な補正テーブルを設定することができ
る。
チップにおける各ビット平均を想定してもよい。この場
合には、所定のウエハロットのチップから作製された記
録ヘッド毎に最適な補正テーブルを設定することができ
る。
【０１０７】また、１つの記録ヘッド毎の全チップにお
ける各ビット平均を想定してもよい。この場合には、記
録ヘッド毎により最適な補正テーブルを設定することが
できる。
ける各ビット平均を想定してもよい。この場合には、記
録ヘッド毎により最適な補正テーブルを設定することが
できる。
【０１０８】（実験例）次に、光量ムラに対する光量補
正の実験例を、図９〜図１１に基づいて説明する。ここ
では、従来例と比較して述べる。
正の実験例を、図９〜図１１に基づいて説明する。ここ
では、従来例と比較して述べる。
【０１０９】図１１は、従来の光量補正テーブル６００
を示す。ビット番号は、図８の画素番号に対応する。光
量は、各ビット単位で検出される。補正値は、図２３の
補正値に対応する。
を示す。ビット番号は、図８の画素番号に対応する。光
量は、各ビット単位で検出される。補正値は、図２３の
補正値に対応する。
【０１１０】そして、１周期を６４カウント、デフォル
トの発光時間を３２カウントとし、１から１２８ビット
の全平均光量（＝９５．１２５）に対する各ビットの光
量の比率に従って、理想的な発光カウント値を線形計算
し、個の値を四捨五入により整数としての実カウント値
を決定する。しかし、このような補正の仕方では、原理
的に３２カウントの中央値に対して、１カウント刻みで
補正値を決定せざるを得ず、原理的に１／３２×ｎのス
テップ比でしか、補正ができない。
トの発光時間を３２カウントとし、１から１２８ビット
の全平均光量（＝９５．１２５）に対する各ビットの光
量の比率に従って、理想的な発光カウント値を線形計算
し、個の値を四捨五入により整数としての実カウント値
を決定する。しかし、このような補正の仕方では、原理
的に３２カウントの中央値に対して、１カウント刻みで
補正値を決定せざるを得ず、原理的に１／３２×ｎのス
テップ比でしか、補正ができない。
【０１１１】図１２は、各ビットの光量が１クロック分
のステップ変動（変動量＝約３．１％）をしている箇所
があることがわかる。光量変動と出力画像との関係によ
っては、出力画像にスジなどの影響が発生する。
のステップ変動（変動量＝約３．１％）をしている箇所
があることがわかる。光量変動と出力画像との関係によ
っては、出力画像にスジなどの影響が発生する。
【０１１２】図９は、本発明に基づく、副走査方向Ｙに
２列分の補正値を備えた補正テーブル６１０の例を示
す。
２列分の補正値を備えた補正テーブル６１０の例を示
す。
【０１１３】ΦＩの周期、発光時間デフォルト値は、従
来と同じで、それぞれ６４カウント、３２カウントであ
る。２ｎ補正値、２ｎ＋１補正値は、図３の補正値に対
応する。
来と同じで、それぞれ６４カウント、３２カウントであ
る。２ｎ補正値、２ｎ＋１補正値は、図３の補正値に対
応する。
【０１１４】そして、連続する２ｎ，２ｎ＋１ライン毎
に補正テーブルを切り替えて使用し、２ライン（偶数、
奇数ライン）で平均的に補正を行うことにより、実質的
に０．５クロック刻みの補正を実現することができる。
に補正テーブルを切り替えて使用し、２ライン（偶数、
奇数ライン）で平均的に補正を行うことにより、実質的
に０．５クロック刻みの補正を実現することができる。
【０１１５】図１０は、補正値の２列平均値と、補正後
の残留光量誤差（％）とをグラフ化したものである。前
述した従来例の図１２と比較して、変動量は１．５％と
減少していることがわかり、これにより、従来のように
出力画像にスジなどの影響が発生するようなこともな
い。
の残留光量誤差（％）とをグラフ化したものである。前
述した従来例の図１２と比較して、変動量は１．５％と
減少していることがわかり、これにより、従来のように
出力画像にスジなどの影響が発生するようなこともな
い。
【０１１６】なお、本発明に係る発光素子の発光時間の
制御方法は、電子写真式の記録装置の記録ヘッドのみな
らず、他のヘッド、例えばインクジェット式の記録ヘッ
ドの駆動制御に適用できるものである。
制御方法は、電子写真式の記録装置の記録ヘッドのみな
らず、他のヘッド、例えばインクジェット式の記録ヘッ
ドの駆動制御に適用できるものである。
【０１１７】また、本発明は、複数の機器（例えば、ホ
ストコンピュータ、インターフェース機器、リーダ、プ
リンタなど）から構成されるシステムに適用しても、１
つの機器（例えば、複写機、ファクシミリ装置）からな
る装置に適用してもよい。
ストコンピュータ、インターフェース機器、リーダ、プ
リンタなど）から構成されるシステムに適用しても、１
つの機器（例えば、複写機、ファクシミリ装置）からな
る装置に適用してもよい。
【０１１８】また、本発明は、システム或いは装置にプ
ログラムを供給することによって達成される場合にも適
用できることはいうまでもない。そして、本発明を達成
するためのソフトウェアによって表されるプログラムを
格納した記憶媒体を、システム或いは装置に供給し、そ
のシステム或いは装置のコンピュータ（又はＣＰＵやＭ
ＰＵ）が記憶媒体に格納されたプログラムコードを読出
し実行することによっても、本発明の効果を享受するこ
とが可能となる。
ログラムを供給することによって達成される場合にも適
用できることはいうまでもない。そして、本発明を達成
するためのソフトウェアによって表されるプログラムを
格納した記憶媒体を、システム或いは装置に供給し、そ
のシステム或いは装置のコンピュータ（又はＣＰＵやＭ
ＰＵ）が記憶媒体に格納されたプログラムコードを読出
し実行することによっても、本発明の効果を享受するこ
とが可能となる。
【０１１９】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。
【０１２０】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク、ハードディス
ク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ
−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭ
（マスクＲＯＭ、フラッシュＥＥＰＲＯＭなど）などを
用いることができる。
体としては、例えば、フロッピディスク、ハードディス
ク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ
−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭ
（マスクＲＯＭ、フラッシュＥＥＰＲＯＭなど）などを
用いることができる。
【０１２１】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼動しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼動しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
【０１２２】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張ポー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵなどが実際の処理の一部または全部を行
い、その処理によって前述した実施形態の機能が実現さ
れる場合も含まれることは言うまでもない。
ラムコードが、コンピュータに挿入された機能拡張ポー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵなどが実際の処理の一部または全部を行
い、その処理によって前述した実施形態の機能が実現さ
れる場合も含まれることは言うまでもない。
【０１２３】
【発明の効果】以上説明したように、本発明によれば、
記録ヘッドの各発光素子の発光特性を画素単位で補正す
る画素補正データを、画像データの複数ライン分備えた
光量補正テーブルを作成し、この複数ライン分の画素補
正テーブルを有する光量補正テーブルに基づいて、各発
光素子の発光駆動時間を画素単位で変調するようにした
ので、各発光素子の光量補正分解能は発光時間制御回路
のシステムクロック周期に限定されず、より高分解能で
光量補正を行うことが可能となり、しかも、補正レベル
の変化点や過補正部等でみられる濃度の不連続性、違和
感を緩和することが可能となり、これにより、一段とな
めらかで、高精細な出力画像を作成することができる。
記録ヘッドの各発光素子の発光特性を画素単位で補正す
る画素補正データを、画像データの複数ライン分備えた
光量補正テーブルを作成し、この複数ライン分の画素補
正テーブルを有する光量補正テーブルに基づいて、各発
光素子の発光駆動時間を画素単位で変調するようにした
ので、各発光素子の光量補正分解能は発光時間制御回路
のシステムクロック周期に限定されず、より高分解能で
光量補正を行うことが可能となり、しかも、補正レベル
の変化点や過補正部等でみられる濃度の不連続性、違和
感を緩和することが可能となり、これにより、一段とな
めらかで、高精細な出力画像を作成することができる。
【図１】本発明の実施の形態である記録装置の光量制御
系の構成を示すブロック図である。
系の構成を示すブロック図である。
【図２】光量制御部の内部構成を示すブロック図であ
る。
る。
【図３】補正データの構成を示す説明図である。
【図４】光量の補正処理を示す説明図である。
【図５】画像データの転送処理を示す説明図である。
【図６】記録ヘッドの構成を示す斜視図である。
【図７】ＳＬＥＤチップの内部構成を示す構成図であ
る。
る。
【図８】チップ内の光量ムラを示す説明図である。
【図９】本発明の補正テーブルを示す説明図である。
【図１０】図９の補正データをグラフ化して示す波形図
である。
である。
【図１１】従来の補正テーブルを示す説明図である。
【図１２】図１１の補正データをグラフ化して示す波形
図である。
図である。
【図１３】駆動回路の構成を示す回路図である。
【図１４】駆動回路に入力される各種信号を示す波形図
である。
である。
【図１５】発光サイリスタの等価回路を示す回路図であ
る。
る。
【図１６】チップに対する駆動電流の変化を示す特性図
である。
である。
【図１７】電流制限抵抗に対する駆動電流の変化を示す
特性図である。
特性図である。
【図１８】チップに対する発光量の変化を示す特性図で
ある。
ある。
【図１９】駆動電流に対する発光量の変化を示す特性図
である。
である。
【図２０】平均駆動電流に対する平均光量の変化を示す
特性図である。
特性図である。
【図２１】外部抵抗値に対する平均駆動電流の変化を示
す特性図である。
す特性図である。
【図２２】従来における記録装置の光量制御系の構成を
示すブロック図である。
示すブロック図である。
【図２３】従来の補正データの構成を示す説明図であ
る。
る。
【図２４】従来の光量制御部の内部構成を示すブロック
図である。
図である。
【図２５】発光期間を示す波形図である。
１００ ＳＬＥＤアレイヘッド ２００ ＳＬＥＤチップ ３０１ ５６ビットメモリ ３０２ ゲート回路 ３５１ 画素番号指定カウンタ ３５２ 補正値メモリ ３５３ 発光時間基準値設定レジスタ ３５４ 減算器 ３５５ ６ｂｉｔカウンタ ３５６ 比較器 ４００ 制御部 ４０１ 補正値メモリ ４０２ 補正列指定カウンタ ５００ 光量補正テーブル ５０１，５０２ 画素補正データ ５１０ 仮想平均値 ６００ 画像データ
Claims (15)
- 【請求項１】 記録ヘッドを用いて記録媒体に記録を行
う記録装置であって、 前記記録ヘッドは、複数個の記録素子が所定の方向に沿
って１列に配列された記録素子アレイを少なくとも１つ
有し、 前記記録素子アレイを構成する各記録素子の記録駆動特
性を画像データの画素単位で補正する画素補正データを
含み、該画素補正データが前記画像データの複数ライン
分に対応して構成された駆動補正テーブルと、 前記複数ライン分の画素補正データからなる駆動補正テ
ーブルに基づいて、前記記録素子アレイの各記録素子の
記録駆動時間を画素単位で変調する駆動制御手段とを具
えたことを特徴とする記録装置。 - 【請求項２】 前記駆動制御手段は、 前記複数ライン分の画素補正データからなる駆動補正テ
ーブルを記憶する補正メモリと、 前記補正メモリに記憶された前記画素補正データの補正
画素番号を指定する補正画素指定手段と、 前記補正メモリに記憶された前記画素補正データの補正
列を指定する補正列指定手段と、 前記補正画素番号および前記補正列が指定された各ライ
ン毎の画素補正データを用いて、前記記録素子アレイの
各記録素子の記録駆動時間を画素単位で算出する駆動時
間算出手段とを含むことを特徴とする請求項１記載の記
録装置。 - 【請求項３】 記録媒体の移動方向に対して直交する主
走査方向に配置された記録ヘッドを用いて電子写真式に
よって記録を行う記録装置であって、 前記記録ヘッドは、複数個の記録素子が前記主走査方向
に沿って１列に配列された記録素子アレイを少なくとも
１つ有し、 前記記録素子アレイを構成する各記録素子の発光特性を
画像データの画素単位で補正する画素補正データを含
み、該画素補正データが前記画像データの複数ライン分
に対応して構成された光量補正テーブルと、 前記複数ライン分の画素補正データからなる光量補正テ
ーブルに基づいて、前記記録素子アレイの各記録素子の
発光駆動時間を画素単位で変調する駆動制御手段とを具
えたことを特徴とする記録装置。 - 【請求項４】 前記駆動制御手段は、 前記複数ライン分の画素補正データからなる光量補正テ
ーブルを記憶する補正メモリと、 前記補正メモリに記憶された前記画素補正データの補正
画素番号を指定する補正画素指定手段と、 前記補正メモリに記憶された前記画素補正データの補正
列を指定する補正列指定手段と、 前記補正画素番号および前記補正列が指定された各ライ
ン毎の画素補正データに基づいて、前記記録素子アレイ
の各記録素子の発光駆動時間を画素単位で算出する駆動
時間算出手段とを含むことを特徴とする請求項３記載の
記録装置。 - 【請求項５】 前記記録素子アレイは、複数個のＬＥＤ
素子が前記主走査方向に沿って１列に配列されたＬＥＤ
アレイが少なくとも１つ設けられたことを特徴とする請
求項３又は４記載の記録装置。 - 【請求項６】 複数個の記録素子が所定の方向に沿って
１列に配列された記録素子アレイが少なくとも１つ設け
られた記録ヘッドを用いて、記録媒体に記録を行う記録
方法であって、 前記記録素子アレイを構成する各記録素子の記録駆動特
性を画像データの画素単位で補正する画素補正データを
含み、該画素補正データが前記画像データの複数ライン
分に対応して構成された駆動補正テーブルを作成する工
程と、 前記複数ライン分の画素補正データからなる駆動補正テ
ーブルに基づいて、前記記録素子アレイの各記録素子の
記録駆動時間を画素単位で変調する駆動制御工程とを具
えたことを特徴とする記録方法。 - 【請求項７】 前記駆動制御工程は、 前記複数ライン分の画素補正データからなる駆動補正テ
ーブルを補正メモリに記憶する工程と、 前記補正メモリに記憶された前記画素補正データの補正
画素番号を指定する補正画素指定工程と、 前記補正メモリに記憶された前記画素補正データの補正
列を指定する補正列指定工程と、 前記補正画素番号および前記補正列が指定された各ライ
ン毎の画素補正データに基づいて、前記記録素子アレイ
の各記録素子の記録駆動時間を画素単位で算出する駆動
時間算出工程とを含むことを特徴とする請求項６記載の
記録方法。 - 【請求項８】 複数個の記録素子が主走査方向に沿って
１列に配列された記録素子アレイが少なくとも１つ設け
られた記録ヘッドを用いて、前記主走査方向と直交する
方向に移動する記録媒体に電子写真方式によって記録を
行う記録方法であって、 前記記録素子アレイを構成する各記録素子の発光特性を
画像データの画素単位で補正する画素補正データを含
み、該画素補正データが前記画像データの複数ライン分
に対応して構成された光量補正テーブルを作成する工程
と、 前記複数ライン分の画素補正データからなる光量補正テ
ーブルに基づいて、前記記録素子アレイの各記録素子の
発光駆動時間を画素単位で変調する駆動制御工程とを具
えたことを特徴とする記録方法。 - 【請求項９】 前記駆動制御工程は、 前記複数ライン分の画素補正データからなる光量補正テ
ーブルを補正メモリに記憶する工程と、 前記補正メモリに記憶された前記画素補正データの補正
画素番号を指定する補正画素指定工程と、 前記補正メモリに記憶された前記画素補正データの補正
列を指定する補正列指定工程と、 前記補正画素番号および前記補正列が指定された各ライ
ン毎の画素補正データに基づいて、前記記録素子アレイ
の各記録素子の発光駆動時間を画素単位で算出する駆動
時間算出工程とを含むことを特徴とする請求項８記載の
記録方法。 - 【請求項１０】 前記記録素子アレイは、複数個のＬＥ
Ｄ素子が前記主走査方向に沿って１列に配列されたＬＥ
Ｄアレイが少なくとも１つ設けられたことを特徴とする
請求項８又は９記載の記録方法。 - 【請求項１１】 複数個の記録素子が所定の方向に沿っ
て１列に配列された記録素子アレイが少なくとも１つ設
けられた記録ヘッドを用い、コンピュータによって記録
媒体に記録制御を行うためのプログラムを記録した媒体
であって、 該制御プログラムはコンピュータに、 前記記録素子アレイを構成する各記録素子の記録駆動特
性を画像データの画素単位で補正する画素補正データを
含み、該画素補正データが前記画像データの複数ライン
分に対応して構成された駆動補正テーブルを作成させ、 前記複数ライン分の画素補正データからなる駆動補正テ
ーブルに基づいて、前記記録素子アレイの各記録素子の
記録駆動時間を画素単位で変調させることを特徴とする
記録制御プログラムを記録した媒体。 - 【請求項１２】 前記複数ライン分の画素補正データか
らなる駆動補正テーブルを補正メモリに記憶させ、 前記補正メモリに記憶させた前記画素補正データの補正
画素番号を指定させ、 前記補正メモリに記憶させた前記画素補正データの補正
列を指定させ、 前記補正画素番号および前記補正列が指定された各ライ
ン毎の画素補正データに基づいて、前記記録素子アレイ
の各記録素子の記録駆動時間を画素単位で算出させるこ
とを特徴とする請求項１１記載の記録制御プログラムを
記録した媒体。 - 【請求項１３】 複数個の記録素子が主走査方向に沿っ
て１列に配列された記録素子アレイが少なくとも１つ設
けられた記録ヘッドを用いて、コンピュータによって前
記主走査方向と直交する方向に移動する記録媒体に電子
写真方式によって記録制御を行うためのプログラムを記
録した媒体であって、 該制御プログラムはコンピュータに、 前記記録素子アレイを構成する各記録素子の発光特性を
画像データの画素単位で補正する画素補正データを含
み、該画素補正データが前記画像データの複数ライン分
に対応して構成された光量補正テーブルを作成させ、 前記複数ライン分の画素補正データからなる光量補正テ
ーブルに基づいて、前記記録素子アレイの各記録素子の
発光駆動時間を画素単位で変調させることを特徴とする
記録制御プログラムを記録した媒体。 - 【請求項１４】 前記複数ライン分の画素補正データか
らなる光量補正テーブルを補正メモリに記憶させ、 前記補正メモリに記憶させた前記画素補正データの補正
画素番号を指定させ、 前記補正メモリに記憶させた前記画素補正データの補正
列を指定させ、 前記補正画素番号および前記補正列が指定された各ライ
ン毎の画素補正データに基づいて、前記記録素子アレイ
の各記録素子の発光駆動時間を画素単位で算出させるこ
とを特徴とする請求項１３記載の記録制御プログラムを
記録した媒体。 - 【請求項１５】 前記記録素子アレイは、複数個のＬＥ
Ｄ素子が前記主走査方向に沿って１列に配列されたＬＥ
Ｄアレイが少なくとも１つ設けられたことを特徴とする
請求項１３又は１４記載の記録制御プログラムを記録し
た媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26551899A JP4693199B2 (ja) | 1999-09-20 | 1999-09-20 | 記録装置 |
| US09/666,271 US6972784B1 (en) | 1999-09-20 | 2000-09-20 | Recording control apparatus and recording control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26551899A JP4693199B2 (ja) | 1999-09-20 | 1999-09-20 | 記録装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010239101A Division JP4912496B2 (ja) | 2010-10-25 | 2010-10-25 | 記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001088342A true JP2001088342A (ja) | 2001-04-03 |
| JP4693199B2 JP4693199B2 (ja) | 2011-06-01 |
Family
ID=17418270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26551899A Expired - Fee Related JP4693199B2 (ja) | 1999-09-20 | 1999-09-20 | 記録装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6972784B1 (ja) |
| JP (1) | JP4693199B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259724A (ja) * | 2003-02-24 | 2004-09-16 | Nippon Sheet Glass Co Ltd | 発光素子／受光素子アレイおよび光書込みヘッド |
| JP2007203601A (ja) * | 2006-02-02 | 2007-08-16 | Seiko Epson Corp | 発光装置、電子機器および画像処理装置 |
| JP2015139894A (ja) * | 2014-01-27 | 2015-08-03 | 富士ゼロックス株式会社 | 光走査ヘッド、画像処理装置、光量補正制御プログラム |
| JP2021041595A (ja) * | 2019-09-10 | 2021-03-18 | キヤノン株式会社 | 駆動装置および記録装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010162778A (ja) * | 2009-01-16 | 2010-07-29 | Fuji Xerox Co Ltd | 露光装置、画像形成装置及び露光制御プログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63227359A (ja) * | 1987-03-18 | 1988-09-21 | Oki Electric Ind Co Ltd | 光記録ヘツド |
| JPH11240201A (ja) * | 1998-02-25 | 1999-09-07 | Oki Data Corp | ノンインパクトプリンタ |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4596995A (en) * | 1983-06-24 | 1986-06-24 | Canon Kabushiki Kaisha | Dot printer having means for correcting intensity variations |
| EP0917213A1 (en) | 1988-03-18 | 1999-05-19 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting element array |
| JP2577034B2 (ja) | 1988-03-18 | 1997-01-29 | 日本板硝子株式会社 | 自己走査形発光素子アレイおよびその駆動方法 |
| JP2784052B2 (ja) | 1988-10-19 | 1998-08-06 | 日本板硝子株式会社 | 自己走査型発光素子アレイおよびその駆動方法 |
| JP2784025B2 (ja) | 1989-02-07 | 1998-08-06 | 日本板硝子株式会社 | 光走査装置 |
| JPH068500B2 (ja) | 1989-06-15 | 1994-02-02 | 株式会社ライムズ | アルミナ被覆Ａ▲ｌ▼・Ａ▲ｌ▼合金部材の製造方法 |
| JP2769023B2 (ja) | 1990-04-23 | 1998-06-25 | 日本板硝子株式会社 | 発光メモリ素子アレイ、及びそれを用いた受光・発光モジュール |
| DE69033837T2 (de) | 1989-07-25 | 2002-05-29 | Nippon Sheet Glass Co., Ltd. | Lichtemittierende Vorrichtung |
| JP2807910B2 (ja) | 1989-12-22 | 1998-10-08 | 日本板硝子株式会社 | 発光素子アレイ |
| US5255013A (en) * | 1990-11-07 | 1993-10-19 | Eastman Kodak Company | Multiple address grey level LED printing with binary architectured printhead |
| JP2683781B2 (ja) | 1990-05-14 | 1997-12-03 | 日本板硝子株式会社 | 発光装置 |
| JP2722780B2 (ja) | 1990-05-22 | 1998-03-09 | 日産自動車株式会社 | 摩擦車式無段変速機 |
| JP2846135B2 (ja) | 1991-03-26 | 1999-01-13 | 日本板硝子株式会社 | 発光素子アレイの駆動方法 |
| US5581295A (en) * | 1992-11-27 | 1996-12-03 | Eastman Kodak Company | Method and apparatus for resequencing image data for a printhead |
| JPH0837598A (ja) * | 1994-07-22 | 1996-02-06 | Minolta Co Ltd | 画像形成装置 |
| JPH09200522A (ja) * | 1996-01-18 | 1997-07-31 | Canon Inc | 画像処理装置およびその方法 |
| JPH11157129A (ja) * | 1997-11-28 | 1999-06-15 | Konica Corp | 画像形成装置 |
| US6452696B1 (en) * | 1998-05-01 | 2002-09-17 | Zbe Incorporated | Method and apparatus for controlling multiple light sources in a digital printer |
-
1999
- 1999-09-20 JP JP26551899A patent/JP4693199B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-20 US US09/666,271 patent/US6972784B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63227359A (ja) * | 1987-03-18 | 1988-09-21 | Oki Electric Ind Co Ltd | 光記録ヘツド |
| JPH11240201A (ja) * | 1998-02-25 | 1999-09-07 | Oki Data Corp | ノンインパクトプリンタ |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259724A (ja) * | 2003-02-24 | 2004-09-16 | Nippon Sheet Glass Co Ltd | 発光素子／受光素子アレイおよび光書込みヘッド |
| JP4631248B2 (ja) * | 2003-02-24 | 2011-02-16 | 富士ゼロックス株式会社 | 光書込みヘッド、光プリンタおよび光量補正方法 |
| JP2007203601A (ja) * | 2006-02-02 | 2007-08-16 | Seiko Epson Corp | 発光装置、電子機器および画像処理装置 |
| JP4497098B2 (ja) * | 2006-02-02 | 2010-07-07 | セイコーエプソン株式会社 | 発光装置および電子機器 |
| JP2015139894A (ja) * | 2014-01-27 | 2015-08-03 | 富士ゼロックス株式会社 | 光走査ヘッド、画像処理装置、光量補正制御プログラム |
| JP2021041595A (ja) * | 2019-09-10 | 2021-03-18 | キヤノン株式会社 | 駆動装置および記録装置 |
| JP7410676B2 (ja) | 2019-09-10 | 2024-01-10 | キヤノン株式会社 | 駆動装置および記録装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6972784B1 (en) | 2005-12-06 |
| JP4693199B2 (ja) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7330204B2 (en) | Self-scanning light-emitting element array and driving method of the same | |
| KR100781910B1 (ko) | 광 프린터 헤드의 점등 방법 | |
| KR100702352B1 (ko) | 자기 주사형 발광 장치 | |
| JP4693199B2 (ja) | 記録装置 | |
| KR100810451B1 (ko) | 광 기록 헤드 및 광점열 어긋남 보정 방법 | |
| JP4912496B2 (ja) | 記録装置 | |
| EP0960738B1 (en) | Semiconductor-chip control apparatus and control method and image recording apparatus and its control method | |
| US20140285118A1 (en) | Light emitting apparatus capable of suppressing noise | |
| US6061078A (en) | Non-impact printer apparatus and method of printing with improved control of emitter pulsewidth modulation duration | |
| JP2005059356A (ja) | 発光装置および画像形成装置 | |
| JP3387803B2 (ja) | Ｌｅｄアレー駆動装置 | |
| EP1347446B1 (en) | Image recording apparatus and image recording method using diffraction grating type light modulator | |
| US5341195A (en) | Electrophotographic printer using electroluminescent imaging head | |
| US7242416B2 (en) | Optical head | |
| JP3604474B2 (ja) | 自己走査型発光装置 | |
| JPH10258545A (ja) | 発光素子アレイ制御ユニットおよびその制御方法 | |
| JPH11192744A (ja) | Ｌｅｄアレイ駆動装置および方法 | |
| JP3862457B2 (ja) | 画像形成装置および方法並びにアレーヘッド | |
| JPH09141932A (ja) | 記録ヘッド | |
| JP2003127458A (ja) | Ｌｅｄアレー装置 | |
| JPH0557955A (ja) | ラインプリンタ | |
| JP2001310499A (ja) | Ｌｅｄアレー装置およびこの装置を搭載した画像形成装置 | |
| JP4158308B2 (ja) | 自己走査型発光装置 | |
| EP0630148A1 (en) | Recording module | |
| JPH06297769A (ja) | Ｌｅｄプリントヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100723 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20101027 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101027 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110218 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |