JP5333569B2 - 発光ダイオード制御装置 - Google Patents
発光ダイオード制御装置 Download PDFInfo
- Publication number
- JP5333569B2 JP5333569B2 JP2011270877A JP2011270877A JP5333569B2 JP 5333569 B2 JP5333569 B2 JP 5333569B2 JP 2011270877 A JP2011270877 A JP 2011270877A JP 2011270877 A JP2011270877 A JP 2011270877A JP 5333569 B2 JP5333569 B2 JP 5333569B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- light emitting
- emitting diode
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Led Devices (AREA)
Description
特許文献1のLED表示装置は、複数のLED(以下、発光ダイオードという)が行列状に配列されたパネルと、複数の発光ダイオードとライン線で接続されたコモンドライバと、複数の発光ダイオードとロー線で接続された定電流ドライバ(定電流源)と、を有する(図1を参照)。
ライン線およびロー線により選択された発光ダイオードには、コモンドライバから電源電圧が供給され、定電流ドライバにより予め設定された定電流が流される。
そのため、たとえば定電流源に接続した発光ダイオードに、デューティに応じて通電することで、発光ダイオードは、そのデューティに応じた輝度で発光できる。
また、複数の発光ダイオードが直列に接続された場合、その複数の発光ダイオードには、それら複数の発光ダイオードで生じる順方向の降下電圧の和以上の電圧を印加する必要がある。
そのため、ある発光ダイオードでは順方向の降下電圧が小さくなり、他の発光ダイオードでは順方向の降下電圧が大きくなる。
そして、実際に使用した発光ダイオードの順方向降下電圧が小さい場合、発光ダイオードには、不必要に大きい電圧が印加されることになる。
また、この不必要に大きな電圧により、必要以上に余分な電力が消費される。LED表示装置には、余分な熱が発生する。
下記式1は、余分な電力の演算式である。式1において、P(Loss)は余分な消費電力、Vf(max)は製造ばらつきなどによる発光ダイオードの順方向降下電圧の最大値、Vf(min)は発光ダイオードの順方向降下電圧の最小値、Nは直列に接続される発光ダイオードの個数、Iは発光ダイオードに流す電流値である。
なお、本発明は、以下の実施形態に限定されない。また、以下の実施形態は、適宜組み合わせてもよい。
図1は、本発明の第1実施形態に係る発光ダイオード制御装置10の概略ブロック図である。図1の発光ダイオード制御装置10は、集積回路11、電源12、および複数、たとえばn個の発光ダイオード13a(1)〜13a(n)、13b(1)〜13b(n)、13c(1)〜13c(n)を有する。ここで、nは1以上の自然数である。
なお、転送データ入力端子26、転送クロック入力端子27、転送データ出力端子28、転送クロック出力端子29は、一対の端子で構成され、一対の端子に差動信号が入力されてもよい。
発光ダイオード列14aは、列の上端のアノードがアノード端子23に接続され、列の下端のカソードがカソード端子24aに接続される。
発光ダイオード列14bは、列の上端のアノードがアノード端子23に接続され、列の下端のカソードがカソード端子24bに接続される。
発光ダイオード列14cは、列の上端のアノードがアノード端子23に接続され、列の下端のカソードがカソード端子24cに接続される。
また、発光ダイオード列14a、14b、14cを総称して、発光ダイオード列14と記載する。
また、カソード端子24a、24b、24cを総称して、カソード端子24と記載する。
また、各発光ダイオード列14の発光ダイオード13の個数nは、発光ダイオード列14a、14b、14cの間で同じでも、異なっていてもよい。
カソード端子24は、1つ、2つまたは4つ以上であってもよい。
そして、1つのアノード端子23と1つのカソード端子24との間に接続される発光ダイオード列14の本数は、2本以上でもよい。
また、3個のカソード端子24の一部に発光ダイオード列14が接続され、残りのカソード端子24に発光ダイオード列14が接続されていなくてもよい。
内部電源電圧Vddは、DAコンバータ32、電流源回路34、出力電圧制御部35、調整電圧検出回路36、および下限電圧検出回路37、データインタフェイス部(I/F部)41、表示タイミング制御部42、発振器43、リセット回路44へ供給される。
m個の抵抗素子52−1〜52−mは、直列に接続される。また、m個の抵抗素子52−1〜52−mの全体は、電圧生成回路51に接続される。
電圧生成回路51および複数の抵抗素子52の間の複数のノードN1〜Nmは、m個のトランジスタ53−1〜53−mのソースに接続される。
m個のトランジスタ53−1〜53−mのゲートは、セレクタ54に接続される。
m個のトランジスタ53−1〜53−mのドレインは、ノードNoutとして1つに接続される。ノードNoutの電圧レベルが、DAコンバータ32の出力信号S32の電圧レベルとなる。
直列に接続されたm個の抵抗素子52−1〜52−mは、抵抗値の比率で基準電圧V51を分圧する。これにより、複数のノードN2〜Nmは、基準電圧V51を分圧した電圧になる。
また、セレクタ54には、制御値D35が入力される。制御値D35は、後述するように出力電圧制御部35が生成したアノード電圧VAの指令値である。
セレクタ54は、制御値D35に応じて、複数のトランジスタ53−1〜53−mの内の1つをオン状態に制御し、且つ残りのすべてのトランジスタ53−1〜53−mをオフ状態に制御する。セレクタ54は、複数のノードN1〜Nmから1つのノードを選択する。
これにより、DAコンバータ32は、制御値D35に基づいてセレクタ54が選択したノードの電圧を、アナログ電圧として出力する。このアナログ電圧は、参照電圧Vrefとして電圧源回路33に入力される。
トランジスタ62のドレインは電源端子21に接続され、ソースはコイル63の一方の端子とダイオード66のカソードとに接続される。
ダイオード66のアノードは、グランド端子22に接続される。
コイル63の他方の端子は、アノード端子23に接続される。
コンデンサ64は、アノード端子23とグランド端子22との間に接続される。
2つの分圧用抵抗素子65−1、65−2は、互いに直列に接続される。また、その全体は、アノード端子23とグランド端子22との間に接続される。
スイッチング制御回路61は、トランジスタ62のゲートを制御する。
そして、たとえばDAコンバータ32の出力信号S32の電圧(参照電圧Vref)より分圧電圧V65が低い場合、アノード端子23に供給される電流が増えるように、トランジスタ62のON/OFFのデューティ比を制御する。
一方、DAコンバータ32の出力信号S32の電圧(参照電圧Vref)より分圧電圧V65が高い場合、アノード端子23に供給される電流が減るように、トランジスタ62のON/OFFのデューティ比を制御する。
そして、電圧源回路33は、下記式2のアノード電圧VAを、アノード端子23へ出力する。下記式2において、R1は、分圧用抵抗素子65−1の抵抗値、R2は分圧用抵抗素子65−2の抵抗値、V65は分圧電圧V65である。
電流源回路34は、3つのカソード端子24a、24b、24cと、表示タイミング制御部42とに接続される。
すなわち、電流源回路34は、オン・オフ機能付きの電流源回路34である。なお、電流出力トランジスタ72〜74は、カソード端子24と同数であればよい。
オン・トランジスタ75−1〜75−3のソースは、ダイオードとして機能するトランジスタ71のベースの接続されたノードN71に接続される。
また、オフ・トランジスタ76−1〜76−3は、それぞれのドレインがトランジスタ72〜74のベースに接続されたノードN72、N73、N74に接続され、ソースはグランド端子22に接続される。
これにより、トランジスタ72とトランジスタ71とのカレントミラー回路が形成される。
そして、トランジスタ72のコレクタおよびカソード端子24aには、ダイオードとして機能するトランジスタ71のコレクタ電流Irefと同じ電流Ia、またはコレクタ電流Irefを逓倍した電流Iaが流れる。
このプルダウンにより、トランジスタ72はオフ状態になる。
また、トランジスタ72のコレクタおよびカソード端子24aには、電流Iaが流れない。
このように定電流源回路34は、3組のカレントミラーとして構成される定電流源34a、34b、34cとして機能する。
図4には、図1中の調整電圧検出回路(VH_DTCT)36、下限電圧検出回路(VL_DTCT)37、出力電圧制御部(VA_CTRL)35が描画されている。
コンパレータ82−1〜82−3の反転入力端子は、電圧生成回路81に共通に接続される。非反転入力端子は、別々のカソード端子24a〜24cに接続される。
コンパレータ82−1〜82−3は、それぞれに入力されるカソード電圧VKa〜VKcが調整基準電圧V81より高い場合、ハイレベルの信号を出力し、低い場合、ローレベルの信号を出力する。
アンド回路83は、3個のコンパレータ82−1〜82−3のすべての出力信号がハイレベルである場合、ハイレベルの信号を出力し、それ以外の場合、ローレベルの信号を出力する。
また、調整電圧検出回路36は、3つのカソード電圧VKa〜VKcのいずれか1つでも調整基準電圧V81(たとえば1.1V)より低い場合、ローレベルの信号S36を出力する。
通電時の電流源回路34の制御端子の電圧V72〜V74は、たとえば0.7V程度である。
また、調整基準電圧V81はたとえば約1.1Vである。
この場合、電圧生成回路91は、たとえば0.9Vの下限基準電圧V91を生成すればよい。
コンパレータ92−1〜92−3の非反転入力端子は、電圧生成回路91に共通に接続される。反転入力端子はそれぞれ、カソード端子24a〜24cに接続される。
コンパレータ92−1〜92−3はそれぞれ、カソード電圧VKa〜VKcが下限基準電圧V91より低い場合、ハイレベルの信号を出力し、高い場合、ローレベルの信号を出力する。
オア回路93は、3個のコンパレータ92のすべての出力信号がローレベルである場合、ローレベルの信号を出力し、それ以外の場合、ハイレベルの信号を出力する。
また、下限電圧検出回路37は、3つのカソード電圧VKa〜VKcのすべてが下限基準電圧V91(たとえば0.9V)より高い場合、ローレベルの信号S37を出力する。
標準値レジスタ101に記憶される制御値は、すべての発光ダイオード列14に対して、発光に必要となる電流Ia〜Icを流すことができるアノード電圧VAに対応する値とされる。
特に、標準値レジスタ101に記憶される制御値は、発光ダイオード13の製造ばらつき、環境温度(または動作温度範囲)により降下電圧が変動したとしても、発光に必要となる電流Ia〜Icを流すことができるアノード電圧VAに対応する値とされればよい。
そして、具体的にはたとえば、標準値レジスタ101は、3列の発光ダイオード列14に発生する最大の電圧降下に、電流源回路34の制御端子の電圧V72〜V74を加えたアノード電圧VAに対応する制御値を記憶すればよい。
なお、このアノード電圧VAにさらに電圧マージンを加えた電圧に対応する制御値を、標準値レジスタ101に記憶させてもよい。
式3において、Vf(max)は製造ばらつきや環境温度(動作温度範囲)を考慮した発光ダイオード13の降下電圧の最大値、nは直列に接続された発光ダイオード13の個数、Vf(total)は1つの発光ダイオード列14に発生する最大の電圧降下である。
よって、アップダウンカウンタ102の出力値が、出力電圧制御部35が出力する制御値D35となる。
また、下限電圧検出回路37からのアップ入力Uがハイレベルになると、アップダウンカウンタ102は、クロック信号S42Eに同期して制御値を上げる。
図5(A)は調整電圧検出回路36の検出信号S36の信号波形、図5(B)は下限電圧検出回路37の検出信号S37の波形、図5(C)はアップダウンカウンタ102に入力されるクロック信号S42Eの波形、図5(D)はアップダウンカウンタ102が出力する制御値D35に対応する波形である。
また、図5(B)の下限電圧検出回路37の検出信号S37がハイレベルである期間では、図5(C)クロック信号S42Eが入力される度に、図5(D)のアップダウンカウンタ102の制御値D35が1ステップずつ増える。
なお、1ステップの幅は、1でも、2以上でもよい。
また、クロック信号S42Eの周期を適切に設定することで、このフィードバック制御系が発振しないようにできる。
図6(A)は表示タイミング制御部42がアップダウンカウンタ35へ出力するスタート信号S42Dの波形、図6(B)はアップダウンカウンタ102が出力する制御値D35に対応する波形、図6(C)はアノード電圧VAの波形、図6(D)は調整電圧検出回路36の検出信号S36の波形、図6(E)は下限電圧検出回路37の検出信号S37の波形である。
そして、図6のタイミングチャートは、発光ダイオード13を一定の輝度で発光させるための点灯制御を開始したときのタイミングチャートである。
スタート信号S42Dが入力されると、アップダウンカウンタ102は、図6(B)に示すように、DAコンバータ32へ制御値D35を出力する。この発光開始時の制御値D35は、標準値レジスタ101に記憶された制御値D35である。
DAコンバータ32は、制御値D35に対応するアナログ電圧を出力する。電圧源回路33は、このアナログ電圧を参照電圧Vrefとして、図6(C)に示すように参照電圧に対応するアノード電圧VAを生成する。
電流源回路34は、定電流オン・オフ信号S42a〜S42cの入力により、オン・トランジスタ75−1〜75−3がオン状態となり且つオフ・トランジスタ76−1〜76−3がオフ状態になる。電流源回路34に3組のカレントミラー回路が構成され、電流源回路34は、通電可能状態となる。
これにより、3列の発光ダイオード列14には、電流Ia〜Icが流れる。複数の発光ダイオード13は、発光する。
これにより、電流源回路34のオン・トランジスタ75−1〜75−3はオフ状態になり、且つオフ・トランジスタ76−1〜76−3はオン状態になる。電流源回路34には、カレントミラー回路が形成されなくなる。
そのため、3列の発光ダイオード列14にはアノード電圧VAが印加されているが、複数の発光ダイオード13には電流が流れなくなる。複数の発光ダイオード13は、消灯する。
これにより、複数の発光ダイオード13は、制御期間毎に、Dutyに対応した期間で発光する。その結果、複数の発光ダイオード13は、制御期間毎に通電電流がPWM(Pulse Width Modulation)制御され、デューティ(Duty)に対応した輝度で発光する。
なお、複数の発光ダイオード13は、発光ダイオード列14a〜14c毎に発光が制御される。このときのデューティ(Duty)の情報は、たとえば図1中のデータインタフェイス部41が、図示外の他の発光ダイオード制御装置10から転送データとして受信すればよい。
制御値D35が減ると、図6(C)に示すように、電圧源回路33が生成するアノード電圧VAも、それに応じて下がる。
この制御により、カソード電圧VKa〜VKcは、そのすべてがたとえば1.1V以上になってしまわないように制御される。
したがって、カソード電圧VKa〜VKcと、電流源回路34の制御端子の電圧V72〜V73との電位差は、小さくなる。
制御値D35が増えると、図6(C)に示すように、電圧源回路33が生成するアノード電圧VAもそれに応じて上がる。
このアノード電圧VAの制御により、カソード電圧VKa〜VKcは、そのいずれもがたとえば0.9V以下にならないように制御される。
したがって、カソード電圧VKa〜VKcと、電流源回路34の制御端子の電圧V72〜V73との電位差として、最小限の電位差を確保できる。
その結果、発光ダイオード列14a〜14cには電流Ia、Ib、Icが流れ、発光ダイオード列14a〜14cは所望の輝度で発光できる。
したがって、第1実施形態では、複数の発光ダイオード13の特性に製造ばらつきが生じたとしても、実際に使用される複数の発光ダイオード13の組み合わせに応じて決まる順方向降下電圧に合わせて、アノード電圧VAを下げることができる。
すなわち、第1実施形態では、カソード電圧VKa〜VKcのすべてが調整基準電圧V81以上であると調整電圧検出回路36により検出されないように、アノード電圧VAを下げることができる。
そして、第1実施形態では、電流源回路34の制御端子の電圧V72〜V74とカソード電圧VKa〜VKcとの電位差を小さくして無駄な電力消費を抑え、しかも、その消費電力が抑制された制御の下で、複数の発光ダイオード13を所望の輝度で発光させることができる。
したがって、第1実施形態の電圧源回路33は、下限電圧検出回路37により検出されるカソード電圧VKa〜VKcと、電流源回路34の制御端子の電圧V72〜V74との間に電位差が確保できる範囲で、ノード電圧VAを調整できる。
そのため、第1実施形態では、発光ダイオード13に流れる電流Ia〜Icを確保でき、発光ダイオード13の輝度が不足しないようにできる。
また、第1実施形態では、製造ばらつきや温度変動などにより発光ダイオード13の降下電圧が一定しないにもかかわらず、電流源回路34での無駄な電力ロスを最小限に抑えることができる。
また、第1実施形態では、制御値D35は、クロック信号S42Eに同期してデジタル的に更新される。そのため、第1実施形態では、アナログフィードバック制御の場合のように、アノード電圧VAが発振して振動しないように、または不安定にならないようにできる。
これに対して、本実施形態と異なり、たとえば発光ダイオード13の電流Iaをモニタしてアノード電圧VAを制御する場合には、アノード電圧VAが必要な電圧になるまでに時間がかかってしまう。そのため、この制御方式では、迅速に点灯し、また迅速に消灯することができない。
なお、第1実施形態では、発光ダイオード列14a〜14cの表示を、データに応じて変更することができる。
図7は、本発明の第2実施形態に係る発光ダイオード制御装置10の概略ブロック図である。図7の発光ダイオード制御装置10は、図1の発光ダイオード制御装置10と比べた場合、異常電圧検出回路111が追加されている点で異なる。
異常電圧検出回路(VHMAX_DTCT)111は、電圧生成回路112、3個のコンパレータ113−1、113−2、113−3およびオア回路114を有する。
高輝度緑色発光ダイオードの降下電圧Vfと、高輝度青色発光ダイオードの降下電圧Vfとの電圧差は、たとえば約1.5Vである。
そのため、3列の発光ダイオード列14において、赤色発光ダイオード、青色発光ダイオードおよび緑色発光ダイオードを2つずつ直列に接続可能な仕様とする場合、3列の発光ダイオード列14の間での降下電圧差として、最低限3Vの電圧差を許容できるようにする必要がある。
また、電流源回路34には、たとえば約1.0Vの電圧が必要である。
したがって、このような仕様の場合、異常検出電圧V112はたとえば4.0V以上とする必要がある。
コンパレータ113−1〜113−3は、カソード端子24a〜24cの電圧が異常検出電圧V112より高い場合、ハイレベルの信号を出力し、低い場合、ローレベルの信号を出力する。
オア回路114の出力信号S114は、3個のコンパレータ113−1〜113−3のすべての出力信号がローレベルである場合、ローレベルとなり、それ以外の場合、ハイレベルとなる。
また、異常電圧検出回路111は、3つのカソード電圧VKa〜VKcのすべてが異常検出電圧V112(たとえば4.0V)より低い場合、ローレベルの信号S111を出力する。
アンド回路104の2つの入力端子の一方は、反転入力端子である。
そして、アンド回路104の反転入力端子には、異常電圧検出回路111が接続される。他方の入力端子には、下限電圧検出回路37が接続される。また、アンド回路104は、アップダウンカウンタ102のアップ入力Uに接続される。
また、異常電圧検出回路111の出力信号がハイレベルである場合、アンド回路104は、アップダウンカウンタ102のアップ入力Uをローレベルに維持する。たとえば下限電圧検出回路37が3つのカソード電圧VKa〜VKcのいずれか1つが低いことを検出していたとしても、アンド回路104の出力信号S114は、強制的にローレベルに制御される。
その結果、アップダウンカウンタ102のアップ入力Uは、ローレベルに維持される。クロック信号S42Eが入力されても、アップダウンカウンタ102は、制御値D35をカウントアップしない。アップダウンカウンタ102が出力する制御値D35は増えなくなり、アノード電圧VAおよびカソード電圧VKa〜VKcも増えなくなる。
たとえば3つのカソード端子24a〜24cに接続されていた3列の発光ダイオード列14a〜14cの一部が外れた場合、または一部の発光ダイオード列14a〜14cに断線などの不具合が発生した場合、下限電圧検出回路37がこれを検出して制御値D35が増える。
この検出の結果、制御値D35の増加にしたがってアノード電圧VAが上昇し、残りの正常な発光ダイオード列14a、14b、14cのカソード電圧VKa〜VKcも上昇する。カソード電圧VKa〜VKcは、高い電圧になる。
そして、正常な発光ダイオード列14のカソード電圧VKa〜VKcがたとえば4.0Vを超えると、異常電圧検出回路111が異常を検出する。
その後は、制御値D35が増えなくなる。また、アノード電圧VAおよびカソード電圧VKa〜も、それ以上に増えなくなる。
図9は、本発明の第3実施形態に係る発光ダイオード制御装置10の要部の概略ブロック図である。
図9に示す第3実施形態に係る発光ダイオード制御装置10は、図1の発光ダイオード制御装置10と比べた場合、出力電圧制御部35に、加算器(ADDR)121およびセレクタ(SEL)122が追加されている点で異なる。
したがって、この実施形態では、セレクタ123が選択した値が、出力電圧制御部35の制御値D35となる。
図9では、発光ダイオード制御装置10は、各種の信号端子21〜29、電源回路31、発光ダイオード列14a〜14c、データインタフェイス部41、リセット回路44、発振器43、及び電流源回路34などが省略して、または簡略化して描画されている。
出力段回路126は、たとえばFET(Field Effect Transistor)、コイル、整流ダイオードなどで構成すればよい。
階調データレジスタ128は、たとえばデータインタフェイス部41が受信した階調データを格納する。階調データは、たとえば36ビットであればよい。
階調コントロール回路127は、階調コントロールタイミングクロック信号GTCLKが入力される度に、階調データレジスタ128の値に応じたDutyで、複数の発光ダイオード13を発光させる。
なお、階調コントロールタイミングクロック信号GTCLKは、たとえば図6の制御期間毎の開始タイミングを設定するための信号である。階調コントロールタイミングクロック信号GTCLKは、たとえば図示外のコントローラにより生成されて階調コントロール回路127へ供給されればよい。
図10(A)は階調コントロール回路127に入力される階調コントロールタイミングクロック信号GTCLKの波形、図10(B)は階調コントロール回路127からセレクタ122へ出力される切替信号S127Fの波形、図10(C)はアノード電圧VAの波形、図10(D)はカソード電圧VKaの波形、図10(E)は発光ダイオード13a(1)〜13a(n)のオン・オフの制御状態を示す波形、図10(F)は発光ダイオード13a(1)〜13a(n)の電流Iaの波形である。
そして、セレクタ122は、制御値D102の換わりに加算値D121を選択し、DAコンバータ32へ供給する。
DAコンバータ32は、加算値D121に対応するアナログ電圧Vrefを生成する。
スイッチング式電圧コントローラ125は、出力電圧VAの検出電圧V65とアナログ電圧Vrefとの電位差に応じたスイッチング動作を実行する。
出力段回路126は、コンデンサ64を充電する。
これにより、図10(C)に示すように、アノード電圧VAは、制御値D102に応じた電圧から加算値D121に応じた電圧まで上昇する。また、図10(D)に示すように、カソード電圧VKaも、アノード電圧VAとともに上昇する。カソード電圧VKaおよびアノード電圧VAはプレブーストされる。
これにより、図10(E)に示すように、発光ダイオード13の制御状態は、オフ状態からオン状態へ切り替わる。
この時点では既に、複数の発光ダイオード13には、加算値D121に応じた高いアノード電圧VAが印加されている。
そのため、図10(F)に示すように、複数の発光ダイオード13には、発光ダイオード13の制御状態をオン状態へ切り替えた直後から、電流源回路34に引き込ませる電流Ia(、Ib、Ic)が流れる。
これにより、セレクタ122は、加算値D121の換わりに制御値D102を選択し、DAコンバータ32へ供給する。
DAコンバータ32は、制御値D102に対応するアナログ電圧を生成する。
スイッチング式電圧コントローラ125は、アノード電圧VAの検出電圧V65とアナログ電圧Vrefとの電位差に応じたスイッチング動作を実行する。
出力段回路126は、制御値D102に応じた電圧までコンデンサ64を充電しようとする。
また、コンデンサ64の蓄積電荷は、発光ダイオード13の発光により消費される。
これにより、図10(C)に示すように、アノード電圧VAは、加算値D121に応じた電圧から、制御値D102に応じた電圧まで降下する。
また、図10(D)に示すように、カソード電圧VKaもアノード電圧VAとともに降下する。
これは、スイッチング式電圧コントローラ125および出力段回路126を有する電圧源回路33がコンデンサ64を充電する電流よりも、複数の発光ダイオード13の突入電流が大きくなるからである。
また、スイッチング式電圧コントローラ125および出力段回路126に、制御の応答遅れなどが存在して、瞬時的に不足電流を補うことができないからである。
そのため、カソード電圧VKaが一時的に低下したとしても、カソード電圧VKa、VKb、VKcは、電流源回路34の制御端子の電圧V72、V73、V74以下にならない。
したがって、図10(F)に示すように、発光ダイオード13の制御状態をオフ状態からオン状態へ切り替えた直後から、発光ダイオード13には、電流源回路34が引き込む電流Ia、Ib、Icが流れる。
そのため、図1の発光ダイオード制御装置10では、発光ダイオード13の制御状態をオフ状態からオン状態へ切り替えた直後に、カソード電圧VKa、VKb、VKcが電流源回路34の制御端子N72、V73、V74の電圧以下まで低下する虞がある。
この場合、発光ダイオード13には、電流源回路34に設定した電流Ia、Ib、Icが流れない。
以下、これについて詳しく説明する。
図11(A)は制御値D102に基づくアノード電圧VAの波形、図11(B)はカソード電圧VKaの波形、図11(C)は発光ダイオード13a(1)〜13a(n)のオン・オフの制御状態を示す波形、図11(D)は発光ダイオード13の電流Iaの波形である。
しかも、図1の発光ダイオード制御装置10では、一時的に低下したカソード電圧VKaは、電流源回路34の制御端子の電圧V72より低い電圧まで降下してしまう。
そのため、図11(D)に示すように、発光ダイオード13の制御状態をオフ状態からオン状態へ切り替えたとしても、カソード電圧VKaが電流源回路34の制御端子N72の電圧以上に戻るまでの期間Aでは、発光ダイオード13に設定電流Iaが流れない。
その結果、1制御期間当たりでの発光ダイオード13の発光光量は減る。また、発光ダイオード13は所望の輝度で発光できない。
したがって、第3実施形態では、発光ダイオード13がオフ状態からオン状態へ切り替わっても、カソード電圧VKa、VKb、VKcが電流源回路34の制御端子の電圧V72、V73、V74以下まで低下してしまうことはなく、正しい輝度で発光ダイオード13を発光させることができる。
そのため、第3実施形態では、たとえばDAコンバータ32へ供給する指令値D35を定常的に上げる必要はない。DAコンバータ32へ供給する定常的な指令値D35は、無駄な電力を効果的に削減できるアノード電圧VAに対応する値とすることができる。
また、第3実施形態では、突入電流でも電圧変動がし難くなるように、コンデンサ64の容量を増やす必要もない。そして、第3実施形態では、容量が小さいコンデンサ64を使用して、コストダウンや省スペース化を図れる。また、第3実施形態では、電源側の図示外のコンデンサの容量を下げることができ、また、応答スピードの低い安価な電源12を使用できる。
図12は、本発明の第4実施形態に係る発光ダイオード制御装置10の要部の概略ブロック図である。
図12に示す第4実施形態に係る発光ダイオード制御装置10は、図9の発光ダイオード制御装置10と比べた場合、出力電圧制御部35が、1つの加算器(ADDR)の換わりに、第1〜第x(xは自然数)までの複数の加算器(ADDR)121−1〜121−p(pは自然数)を有する点で異なる。
なお、加算器121−1〜121−pに設定される値は、すべてが異なっていても、一部が同じでもよい。
これにより、たとえばDAコンバータ32へ供給される指令値D35は、段階的に増加し、また段階的に減少する。
そのため、アノード電圧VAは、ゆっくりと増減する。また、アノード電圧VAがランプ波形になり、アノード電圧VAやカソード電圧VKaを変化させる場合にこれらに含まれる高周波成分(または高調波成分)を抑えることができる。
その結果、調整電圧検出回路36、下限電圧検出回路37または異常電圧検出回路111は、カソード電圧VKa、VKb、VKcに高周波成分(または高調波成分)が含まれて歪んでいたとしても、誤った検出をし難くなる。
また、このように指令値D35を時間をかけて段階的に変化させることで、電源側の図示外のコンデンサを小さくできる。電源側のコンデンサとして、応答速度が遅い安価なものを使用することができる。
また、階調コントロール回路127は、下限電圧検出回路37により検出されなくなるまで、セレクタ122か選択する加算器を、加算器121−1〜121−pの間で切り替えることができる。
これにより、発光ダイオード13を周期的に点灯開始させる期間においても、アノード電圧VAは、カソード電圧VKaが電流源回路34の制御端子の電圧V72を割り込まない最低限の電圧になる。その結果、無駄な電力消費を抑えることができる。
これにより、セレクタ122がいずれかの加算値D121(1)〜D121(p)を選択してアノード電圧VAを上げた状態で、階調コントロール回路127は、電流源回路34による発光ダイオード13への電流供給を開始させることができる。
したがって、発光ダイオード13の点灯開始時の突入電流によりアノード電圧VAが低下したとしても、カソード電圧VKa〜VKcは、電流源回路34の制御端子の電圧V72〜V74より低くならない。
その結果、第4実施形態では、電流源回路34による発光ダイオード13への電流供給を開始した直後から、発光ダイオード13に電流Ia〜Icを流して発光させることができる。
図13は、本発明の第5実施形態に係る発光ダイオード制御装置10の要部の概略ブロック図である。
図13に示す第5実施形態に係る発光ダイオード制御装置10は、図7の発光ダイオード制御装置10と比べた場合、異常電圧検出回路111がデータインタフェイス部41に接続されている点で異なる。
データインタフェイス部41は、nビットのシフトレジスタ(SHIFT_REG)131、セレクタ(SEL)132、出力回路133、およびクロックバッファ(CLK_BUFF)134を有する。
シフトレジスタ131および異常電圧検出回路111は、セレクタ132に接続される。
セレクタ132は、出力回路133に接続される。
出力回路133は、転送データ出力端子(SOUT)28に接続される。
転送クロック入力端子27は、クロックバッファ134に接続される。
クロックバッファ134は、転送クロック出力端子(SCKOUT)29に接続される。
また、シフトレジスタ131は、記憶するqビットのデータの最上位ビットMSBのデータDOFLをセレクタ132へ出力する。
また、シフトレジスタ131は、転送クロック入力端子27から転送クロック信号が入力されると、転送データ入力端子26から入力されるデータをラッチする。ラッチ動作後のシフトレジスタ131は、ラッチ動作前に記憶していた複数ビットのデータを下位ビットから上位ビットへビットシフトし、ラッチしたデータを最下位ビットLSBとして記憶する。
具体的には、セレクタ132は、異常電圧検出信号S111がローレベルである場合、シフトレジスタ131の出力データDOFLを選択して出力回路133へ出力する。
また、セレクタ132は、異常電圧検出信号S111がハイレベルである場合、異常電圧検出信号S111の電圧レベルを選択して出力回路133へ出力する。
したがって、異常電圧検出回路111が異常を検出しない通常の状態では、異常電圧検出信号S111はローレベルとなる。この場合、シフトレジスタ131の出力データDOFLが出力回路133へ供給される。出力回路133は、転送クロック信号が入力されると、出力データDOFLをラッチして転送データ出力端子28へ出力する。
このため、転送クロック信号の入力によりシフトレジスタ131に記憶されなくなったオーバーフローデータの信号が、転送データ出力端子28から出力される。
このため、転送データ出力端子28からは、ハイレベルの信号が出力される。
図15の発光システム1は、複数の発光ダイオード列14、r台の発光ダイオード制御装置10、コントローラ(CTRL)2、および電源12を有する。複数の発光ダイオード列14により表示部4が形成される。ここで、rは自然数である。
なお、表示部4は、たとえばビルの外壁や、建物内の広場などに設置されればよい。表示部4は、RGB(Red−Green−Blue)によるフルカラー画像などを表示し、メッセージボードなどとして利用できる。
なお、図15とは異なり、たとえば、1つの発光ダイオード列14に対して、複数の発光ダイオード制御装置10を接続してもよい。これにより、1つの発光ダイオード列14に対して複数の発光ダイオード制御装置10から電流を供給して、大電流を流すことができる。
この他にもたとえば、1つの発光ダイオード制御装置10のアノード端子23に、他の発光ダイオード制御装置10の発光ダイオード列14のアノードを接続してもよい。
具体的には、コントローラ2の転送データ出力端子(SOUT)28および転送クロック出力端子(SCKOUT)29は、信号ケーブル3により、1台目の発光ダイオード制御装置10の転送データ入力端子(SIN)26および転送クロック入力端子(SCKIN)27に接続される。
1台目の発光ダイオード制御装置10の転送データ出力端子(SOUT)28および転送クロック出力端子(SCKOUT)29は、信号ケーブル3により、2台目の発光ダイオード制御装置10の転送データ入力端子(SIN)26および転送クロック入力端子(SCKIN)27に接続される。
また、r台目の最後の発光ダイオード制御装置10の転送データ出力端子(SOUT)28および転送クロック出力端子(SCKOUT)29は、信号ケーブル3により、コントローラ2の転送データ入力端子26(SIN)および転送クロック入力端子(SCKIN)27に接続される。
具体的には、コントローラ2がシリアル出力した転送データは、1台目の発光ダイオード制御装置10のシフトレジスタ131、2台目の発光ダイオード制御装置10のシフトレジスタ131、・・・、最後のr台目の発光ダイオード制御装置10のシフトレジスタ131で転送されて、コントローラ2へ戻る。
そして、発光ダイオード制御装置10のシフトレジスタ131がqビットである場合、q×r個のクロックパルスの後に、コントローラ2がシリアル出力した転送データは、コントローラ2へ戻る。
そのため、コントローラ2へ戻るq×rビットのデータのうち、最初のqビット以降の値は、ハイレベルの値(たとえば1)へ変更される。
したがって、コントローラ2は、自らが転送したq×rビットのデータと、受信したq×rビットのデータとを比較することで、直列に接続されたr台の発光ダイオード制御装置10の2台目に異常が発生したことを容易に認識できる。
そのため、コントローラ2は、検出した異常に応じた表示制御などの例外処理などを実行できる。
この他にもたとえば、図16に示すように、r台のすべての発光ダイオード制御装置10の転送クロック出力端子(SCKIN)29は、コントローラ2の転送クロック出力端子(SCKOUT)29に接続されてもよい。
さらに他にもたとえば、r台の発光ダイオード制御装置10は、複数台ずつにグループ化され、各グループの1台目の発光ダイオード制御装置10の転送クロック入力端子27が図16のようにコントローラ2の転送クロック出力端子29に接続され、且つ、グループ内の2台目以降の発光ダイオード制御装置10の転送クロック入力端子27が図15のようにグループ内の前段の発光ダイオード制御装置10の転送クロック出力端子29に接続されてもよい。
しかも、各発光ダイオード制御装置10は、異常電圧検出回路111が異常(発光ダイオード列14の外れや断線)を検出した場合、これを示すデータを、データインタフェイス部41から他の発光ダイオード制御装置10およびコントローラ2へ送信する。
したがって、各発光ダイオード制御装置10およびコントローラ2は、他の発光ダイオード制御装置10から通知された異常情報に基づいて異常の発生を検知し、任意の異常時シーケンスなどを実行できる。
これにより、異常電圧検出回路111が異常、たとえば発光ダイオード列14の外れや断線を検出した場合、データインタフェイス部41は、異常を示す信号SOUTを、他の発光ダイオード制御装置10およびコントローラ2へ送信できる。
このようにアップダウンカウンタ102の制御値D102が最大値になった場合、または制御値D102が予め設定された上限値に達した場合に、出力電圧制御部35が異常検出信号S35を生成してデータインタフェイス部41のセレクタ132へ出力することにより、データインタフェイス部41は、すべての発光ダイオード列14に異常が発生している場合でも、その異常を示す信号SOUTを、他の発光ダイオード制御装置10およびコントローラ2へ送信できる。
すなわち、出力電圧制御部35は、一部の発光ダイオード列14に異常、たとえば発光ダイオード列14の外れや断線が発生している場合だけでなく、すべての発光ダイオード列14に異常が発生している場合にも異常を検出し、データインタフェイス部41は、その異常を他の発光ダイオード制御装置10およびコントローラ2へ通知できる。
図18は、図1の発光ダイオード制御装置10を、電源系を中心に書き直した概略ブロック図である。
図18の概略ブロック図では、図1の発光ダイオード制御装置10は、集積回路11の各種の信号端子21〜29、発光ダイオード列14の数、DAコンバータ32、出力電圧制御部35、調整電圧検出回路36、下限電圧検出回路37、リセット回路44、発振器43などが省略されて描画されている。
データインタフェイス部41は、インプットバッファ(IN_BUFF)141、階調データレジスタ(GR_REG)128、アウトプットバッファ(OUT_BUFF)143を有する。
表示タイミング制御部42は、階調コントロール回路(GR_CTRL)127を有する。
リニアレギュレータ145が生成したレギュレータ電圧Vregは、内部電源電圧Vddとして、データインタフェイス部41、LEDドライバ部144(表示タイミング制御部42および電流源回路34)、DAコンバータ32、出力電圧制御部35、調整電圧検出回路36、下限電圧検出回路37、リセット回路44、発振器43に供給される。
よって、発光ダイオード制御装置10の集積回路11中の電圧源回路33以外の内部回路は、レギュレータ電圧Vregで動作する。
そのため、集積回路11中の電圧源回路33以外の内部回路が消費する電力は、下記式4になる。
式4において、Pは消費電力、Vccは集積回路11へ供給される電源電圧、I(sum)は集積回路11中の電圧源回路33以外の内部回路で消費する電流の合計値である。
そして、集積回路11中の電圧源回路33以外の内部回路がたとえば5Vの電圧で動作可能である場合、それ以上の電圧供給により消費される電力は、無駄に消費される電力である。
しかも、無駄に消費される電力は集積回路11の内部で消費され、集積回路11のパッケージが加熱される。
その結果、集積回路11内の図示外の保護回路が頻繁に作動する。
なお、発光ダイオード制御装置10では、集積回路11の保護回路は、たとえば電圧源回路33の出力段回路126などに、温度センサとともに設けられる。
この場合、集積回路11のパッケージが発熱すると、保護回路が作動し、発光ダイオード13に流す電流が制限されることになる。
図19の発光ダイオード制御装置10は、図18の発光ダイオード制御装置10と比べた場合、切替参照電圧発生回路151、切替コンパレータ152、切替スイッチ(SW)153を有する点で異なる。
切替コンパレータ152の非反転入力端子には、電圧源回路33が接続される。
切替コンパレータ152は、切替スイッチ153に接続される。
切替スイッチ153には、電圧源回路33、電源端子21およびリニアレギュレータ145が接続される。
切替参照電圧V151は、リニアレギュレータ145へ供給する電圧を、電圧源回路33のアノード電圧VAと、電源端子21の電源電圧Vccとの間で切り替える判断をするための参照電圧である。
このため、切替参照電圧V151は、たとえば集積回路11中の電圧源回路33以外の内部回路が動作に必要とする電圧以上の電圧であればよい。たとえば、切替参照電圧V151は、リニアレギュレータ145が生成する内部電源電圧Vdd(たとえば7V)と同じであればよい。
具体的には、切替参照電圧V151よりアノード電圧VAが低い場合、切替信号S152はローレベルとなる。また、切替参照電圧V151よりアノード電圧VAが高い場合、切替信号S152はハイレベルとなる。
具体的には、切替信号S152がローレベルである場合、切替スイッチ153は電源端子12を選択してリニアレギュレータ145に接続する。
この場合、電源電圧Vccがリニアレギュレータ145へ供給される。そして、電源電圧Vccから生成したレギュレータ電圧Vregが、集積回路11中の電圧源回路33以外の内部回路へ供給される。
また、切替信号S152がハイレベルである場合、切替スイッチ153は、電圧源回路33を選択してリニアレギュレータ145に接続する。
この場合、アノード電圧VAが、リニアレギュレータ145へ供給される。そして、アノード電圧VAから生成したレギュレータ電圧Vregが、集積回路11中の電圧源回路33以外の内部回路へ供給される。
図19の集積回路11に電源12が接続されると、集積回路11の内部回路は、動作し始める。たとえば電圧源回路33は、電源電圧Vccからアノード電圧VAを生成する。
ただし、電圧源回路33はスイッチング動作によりコンデンサ64を充電するので、アノード電圧VAは、電源12が投入されて直ちに所望の電圧になるのではなく、暫く時間が経過してから所望の電圧になる。
そして、切替コンパレータ152はローレベルの出力信号S152を出力する。切替スイッチ153は電源端子21を選択する。
その結果、電源電圧Vccがリニアレギュレータ145へ供給される。そして、電源電圧Vccから生成したレギュレータ電圧Vregが、集積回路11中の電圧源回路33以外の内部回路へ供給される。
この場合、集積回路11中の電圧源回路33以外の内部回路が消費する電力は、上記式4で計算される電力になる。
これにより、切替コンパレータ152の出力信号S152は、ローレベルからハイレベルへ切り替わる。切替スイッチ153は電圧源回路33を選択する。
その結果、電圧源回路33のアノード電圧VAから生成したレギュレータ電圧Vregが、集積回路11中の電圧源回路33以外の内部回路へ供給される。
そして、アノード電圧VAは、電源電圧Vccに基づいて電圧源回路33が生成する電圧であり、電源電圧Vccより低い。
この他にもたとえば、切替スイッチ153は、集積回路11中の電圧源回路33以外の内部回路へ供給するレギュレータ電圧を切り替えてもよい。
第6実施形態の変形例に係る発光ダイオード制御装置10は、図19の発光ダイオード制御装置10と比べた場合、リニアレギュレータ145の換わりに、起動リニアレギュレータ(Vcc_LRGTR)161、および常用リニアレギュレータ(VA_LRGTR)162を有する点で異なる。
常用リニアレギュレータ162は、電圧源回路33に接続される。常用リニアレギュレータ162は、アノード電圧VAに基づいて常用電源電圧Vreg2を生成する。
なお、起動リニアレギュレータ161および常用リニアレギュレータ162は、同じ電圧レベルのレギュレータ電圧を生成しても、異なる電圧レベルのレギュレータ電圧を生成してもよい。
切替スイッチ153は、起動リニアレギュレータ161、常用リニアレギュレータ162、および集積回路11中の電圧源回路33以外の内部回路と接続される。切替スイッチ153は、起動用電源電圧Vreg1および常用電源電圧Vreg2の一方を選択し、集積回路11中の電圧源回路33以外の内部回路へ供給する。
また、起動してから時間が経過すると、切替スイッチ153は、常用電源電圧Vreg2を選択し、集積回路11中の電圧源回路33以外の内部回路へ供給する。
その結果、図20の構成でも、電力消費を削減できる。
したがって、データインタフェイス部41およびLEDドライバ部144を、集積回路11を起動した後の定常状態でも、電源電圧Vccに基づいて生成したレギュレータ電圧で動作させ続けた場合と比べて、集積回路11の消費電力を削減できる。
図21は、本発明の第8実施形態に係る発光ダイオード制御装置10の概略ブロック図である。図21の発光ダイオード制御装置10は、図1の発光ダイオード制御装置10と比べた場合、出力電流Ia〜Icの電流値を制御するために、電流レジスタ(C_REG)171、および電流コントローラ(C_CTRL)172が追加されている点で異なる。
電流レジスタ171は、データインタフェイス部41が受信したデータを、出力電流Ia〜Icの設定値として記憶する。
電流レジスタ171は、たとえば7ビット、またはたとえば21ビットのデータを記憶すればよい。
電流コントローラ172は、定電流源34a〜34cに流れる電流Ia〜Icを変更する。
また、電流コントローラ172は、電流レジスタ171に記憶された値に応じて、定電流源34a〜34cに流れる電流Ia〜Icを変更する。
これにより、第8実施形態では、複数の発光ダイオード13の明るさを、データインタフェイス部41が受信したデータに応じて変更することができる。
また、第8実施形態では、複数の発光ダイオード列14a〜14cの間で明るさにばらつきがある場合、このばらつきを抑えて明るさを統一することができる。
なお、電流レジスタ171が複数個設けられ、その複数の電流レジスタ171の1つをセレクタで選択して電流コントローラ172に接続するようにしてもよい。
13・・・発光ダイオード、
32・・・DAコンバータ(電圧制御回路の一部)、
33・・・電圧源回路、
34・・・電流源回路、
35・・・出力電圧生成部(電圧制御回路の一部)、
36・・・調整電圧検出回路(第1の電圧検出回路)、
37・・・下限電圧検出回路(第2の電圧検出回路)、
41・・・データインタフェイス部、
42・・・表示タイミング制御部(発光制御部)、
72,73,74・・・電流出力トランジスタ(電流検出素子)、
82−1,82−2,82−3・・・コンパレータ(検出回路)、
92−1,92−2,92−3・・・コンパレータ(検出回路)、
102・・・アップダウンカウンタ(制御値生成部)、
111・・・異常電圧検出回路(第3の電圧検出回路)、
121・・・加算器(加算部)、
122・・・セレクタ
Claims (3)
- 発光ダイオードのアノードに電圧を供給するための電圧源回路と、
発光ダイオードのカソードに選択的に電流を供給する電流源回路と、
上記電流源回路に接続された発光ダイオードのカソード電圧と第1の基準電圧とを比較する第1の電圧検出回路と、
上記カソード電圧と上記第1の基準電圧よりも低い第2の基準電圧とを比較する第2の電圧検出回路と、
上記電圧源回路が供給する電圧の電圧値を制御する電圧制御回路と、
を含み、
上記電圧制御回路は、上記電圧源回路が供給する電圧が上記第1の基準電圧と上記第2の基準電圧との間になるように、上記電圧源回路を制御し、
上記電圧源回路は、上記発光ダイオードの点灯が開始されるときに、予め設定された供給電圧よりも所定の値だけ高い電圧を上記発光ダイオードのアノードに供給し、上記発光ダイオードの点灯開始から所定の時間が経過すると、上記予め設定された供給電圧を上記発光ダイオードのアノードに供給し、
その後、上記供給電圧が上記電圧検出回路の検出結果に応じて調整される、
発光ダイオード制御装置。 - 上記電圧制御回路が、上記電圧源回路から供給される供給電圧の電圧値を制御する制御値を上記電圧源回路に供給する制御値供給回路を含み、
上記制御値供給回路が、上記電圧検出回路の検出結果に応じた第1の値と上記第1の値と所定の値だけ異なる第2の値とを生成する制御値生成回路と、上記第1の値又は上記第2の値を上記制御値として選択的に出力するセレクタとを含む、
請求項1に記載の発光ダイオード制御装置。 - 上記制御値生成回路が、上記第1の値に所定の値を加算して上記第2の値を生成する加算器を含む、
請求項2に記載の発光ダイオード制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011270877A JP5333569B2 (ja) | 2011-12-12 | 2011-12-12 | 発光ダイオード制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011270877A JP5333569B2 (ja) | 2011-12-12 | 2011-12-12 | 発光ダイオード制御装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009019934A Division JP4918929B2 (ja) | 2009-01-30 | 2009-01-30 | 発光ダイオード制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012060164A JP2012060164A (ja) | 2012-03-22 |
JP5333569B2 true JP5333569B2 (ja) | 2013-11-06 |
Family
ID=46056798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011270877A Active JP5333569B2 (ja) | 2011-12-12 | 2011-12-12 | 発光ダイオード制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5333569B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62150892A (ja) * | 1985-12-25 | 1987-07-04 | Ricoh Co Ltd | 光量制御装置 |
JPH09292860A (ja) * | 1996-04-26 | 1997-11-11 | Texas Instr Japan Ltd | Ledランプ保護回路 |
JP3531661B2 (ja) * | 1997-08-29 | 2004-05-31 | シャープ株式会社 | 発光ダイオード駆動回路 |
JP4701473B2 (ja) * | 2000-04-24 | 2011-06-15 | 富士通株式会社 | 光出力制御回路 |
JP2001326569A (ja) * | 2000-05-16 | 2001-11-22 | Toshiba Corp | Led駆動回路及び光送信モジュール |
JP2007242886A (ja) * | 2006-03-08 | 2007-09-20 | Sony Corp | 発光素子駆動回路及びそれを備えた携帯装置 |
JP2008060253A (ja) * | 2006-08-30 | 2008-03-13 | Matsushita Electric Ind Co Ltd | 発光素子駆動装置および携帯情報端末 |
JP5046791B2 (ja) * | 2007-05-17 | 2012-10-10 | セイコーNpc株式会社 | Led駆動回路 |
-
2011
- 2011-12-12 JP JP2011270877A patent/JP5333569B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012060164A (ja) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4918929B2 (ja) | 発光ダイオード制御装置 | |
KR101517207B1 (ko) | 제어 장치 및 이를 이용하는 led 발광 장치 | |
CN108243542B (zh) | 发光控制电路、光源装置以及投射型影像显示装置 | |
US10187941B2 (en) | Light emitting device current regulator circuit and control method thereof | |
US7592755B2 (en) | Light source driving circuit | |
JP5584824B2 (ja) | Pwm信号生成回路及びプロセッサシステム | |
CN110392463B (zh) | 发光二极管驱动***及发光二极管驱动装置 | |
JP6542187B2 (ja) | 表示装置及びその駆動方法 | |
KR102130396B1 (ko) | 백라이트 유닛 및 그것을 포함하는 표시 장치 | |
JP2003288053A (ja) | 発光表示パネルの駆動方法および有機el表示装置 | |
JP7189804B2 (ja) | 発光素子駆動装置、発光素子駆動システム及び発光システム | |
KR102393410B1 (ko) | 전류 센서 및 그를 포함하는 유기전계발광 표시장치 | |
KR20100053345A (ko) | 유기발광 표시장치 | |
JP2010063332A (ja) | 負荷駆動装置 | |
WO2010061769A1 (ja) | Led駆動装置 | |
TWI430710B (zh) | 發光二極體之驅動電路及其方法 | |
US8169245B2 (en) | Duty transition control in pulse width modulation signaling | |
JP7410676B2 (ja) | 駆動装置および記録装置 | |
CN109686317B (zh) | 显示设备及其操作方法 | |
KR102306602B1 (ko) | 백라이트 유닛 및 이를 포함하는 표시장치 | |
CN111527537A (zh) | 具有发光二极管的显示屏 | |
JP5333569B2 (ja) | 発光ダイオード制御装置 | |
JP2010063340A (ja) | Led駆動装置 | |
JP2010062327A (ja) | 発光素子のドライブ回路 | |
KR100732851B1 (ko) | 전원 공급부 및 이를 이용한 유기전계발광 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5333569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |