CN111583978A - 半导体装置及存储器*** - Google Patents

半导体装置及存储器*** Download PDF

Info

Publication number
CN111583978A
CN111583978A CN201910729612.7A CN201910729612A CN111583978A CN 111583978 A CN111583978 A CN 111583978A CN 201910729612 A CN201910729612 A CN 201910729612A CN 111583978 A CN111583978 A CN 111583978A
Authority
CN
China
Prior art keywords
transistor
circuit
signal
semiconductor device
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910729612.7A
Other languages
English (en)
Other versions
CN111583978B (zh
Inventor
安田阳平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN111583978A publication Critical patent/CN111583978A/zh
Application granted granted Critical
Publication of CN111583978B publication Critical patent/CN111583978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45264—Complementary cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

一实施方式提供一种能够使差动放大电路的动作高速化的半导体装置及存储器***。根据一实施方式，提供一种具有第1差动放大电路的半导体装置。第1差动放大电路具有第1晶体管、第2晶体管、第3晶体管、第4晶体管、第5晶体管和第6晶体管。第2晶体管栅极及漏极侧连接于第1晶体管。第3晶体管经由第1晶体管或不经由第1晶体管而被二极管连接。第4晶体管经由第2晶体管或不经由第2晶体管而被二极管连接。第5晶体管和第3晶体管构成第1电流反射镜电路。第6晶体管与第3晶体管并联地连接于第1晶体管的漏极侧。第6晶体管和第5晶体管构成第2电流反射镜电路。

Description

半导体装置及存储器***
本申请以日本专利申请2019－27851号(申请日：2019年2月19日)为基础主张优先权，这里包含其全部内容。
技术领域
本实施方式涉及半导体装置及存储器***。
背景技术
在包括用构成差动对的一对晶体管分别接受输入信号及参照信号的差动放大电路的半导体装置中，使用电源电压将输入信号及参照信号的差放大而生成输出信号。此时，希望使差动放大电路的动作高速化。
发明内容
一实施方式提供一种能够使差动放大电路的动作高速化的半导体装置及存储器***。
根据一实施方式，提供一种具有第1差动放大电路的半导体装置。第1差动放大电路具有第1晶体管、第2晶体管、第3晶体管、第4晶体管、第5晶体管和第6晶体管。第2晶体管栅极及漏极侧连接于第1晶体管。第3晶体管经由第1晶体管或不经由第1晶体管而被二极管连接。第4晶体管经由第2晶体管或不经由第2晶体管而被二极管连接。第5晶体管和第3晶体管构成第1电流反射镜电路。第6晶体管与第3晶体管并联地连接于第1晶体管的漏极侧。第6晶体管和第5晶体管构成第2电流反射镜电路。
附图说明
图1是表示有关第1实施方式的半导体装置的结构的电路图。
图2是表示有关第1实施方式的半导体装置的动作的波形图。
图3是表示有关第1实施方式的变形例的半导体装置的结构的电路图。
图4是表示有关第2实施方式的半导体装置的结构的电路图。
图5是表示有关第2实施方式的半导体装置的动作的波形图。
图6是表示有关第3实施方式的半导体装置的结构的电路图。
图7是表示有关第4实施方式的半导体装置的结构的电路图。
图8是表示有关第5实施方式的半导体装置的结构的电路图。
图9是表示有关第6实施方式的半导体装置的结构的电路图。
图10是表示有关第7实施方式的半导体装置的结构的电路图。
图11是表示有关第8实施方式的半导体装置的结构的电路图。
图12是表示有关第9实施方式的半导体装置的结构的电路图。
图13是表示有关第10实施方式的半导体装置的结构的电路图。
图14是表示有关第11实施方式的半导体装置的结构的电路图。
图15是表示有关第12实施方式的半导体装置的结构的电路图。
图16是表示能够应用有关第1实施方式～第12实施方式及其变形例的半导体装置的存储器***的结构的框图。
具体实施方式
以下，参照附图详细地说明有关实施方式的半导体装置。另外，并不由该实施方式限定本发明。
(第1实施方式)
有关第1实施方式的半导体装置包括差动放大电路。差动放大电路分别用构成差动对的一对晶体管接受输入信号及参照信号。差动放大电路使用电源电压将输入信号及参照信号的差放大而生成输出信号。有时将包括差动放大电路的半导体装置作为半导体存储器的高速接口的接收器使用。此时，希望使差动放大电路的动作高速化。
例如，在差动放大电路中，通过与栅极及漏极交叉耦合连接着的2个晶体管分别并联连接着二极管连接的晶体管(二极管负载)的电路(交叉耦合电路)，能够抑制输出侧的2个节点的振幅。通过该结构，在高速动作时也能够在输出侧的2个节点在周期内完成充放电，能够抑制ISI(Inter Symbol Interference：符号间干扰)，能够使波形中的有效窗(Valid Window)的劣化变小。
此外，在差动放大电路中，有在输入信号侧和参照信号侧分别设置有辅助电路的结构，所述辅助电路在将二极管连接的晶体管和用栅极接受输入信号的晶体管纵联而成的结构的每一个上，并联连接着二极管连接的晶体管(二极管负载)。通过这些辅助电路，能够根据输入信号使电流反射镜的反射比变化，能够使差动放大电路高速地动作。即，能够通过辅助电路的效果使差动放大电路整体的增益增大，带来差动放大电路的高速化。
交叉耦合电路和辅助电路都有利于抑制差动放大电路的内部节点的振幅而使内部节点的充放电在较短的时间中完成。由此可以想到，通过使用交叉耦合电路和辅助电路的两者，能够构成高速地响应的差动放大电路。
但是，由于这些电路并联地连接着二极管连接的晶体管(二极管负载)，所以有时内部节点的振幅变得过小。例如，当输入信号成为H电平时，将内部节点充电的能力变强，所以有内部节点的信号振幅(H电平与L电平的差)变得过小的情况。即，如果内部节点的信号振幅变得过小，则差动放大电路的增益下降，反射目标的晶体管的偏差也将强化，有可能不能得到高速动作所需要的精度。因此，为了实现差动放大电路的高速动作而希望将内部节点的信号振幅控制为适当的大小。
所以，在第1实施方式中，在半导体装置的差动放大电路中，通过将交叉耦合电路与辅助电路组合并将二极管连接的晶体管(二极管负载)除去，内部节点的信号振幅的适当化及由此带来的差动放大电路的高速化。
具体而言，半导体装置1可以如图1所示那样构成。图1是表示半导体装置1的结构的图。
半导体装置1具有差动放大电路10。半导体装置1也可以将差动放大电路10作为单输入－单输出的差动放大电路使用。对于差动放大电路10，将输入信号VIN作为单输入而输入。差动放大电路10分别用构成差动对的一对晶体管Trin1、Trin2接受输入信号VIN及参照信号VREF。差动放大电路10使用电源电压VCCQ将输入信号VIN及参照信号VREF的差放大，生成输出信号OUT、OUTB。输出信号OUT和输出信号OUTB可以具有相互在逻辑上反转的电平。差动放大电路10将输出信号OUT作为单输出而输出。
差动放大电路10具有差动电路11、负载电路12、转送电路13、转送电路14、辅助电路AS1及辅助电路AS2。差动电路11配设在地电位与负载电路12之间。负载电路12配设在差动电路11与电源电位VCCQ之间。负载电路12由将2个晶体管的栅极及漏极交叉耦合连接的电路(交叉耦合电路)构成。辅助电路AS1配设在负载电路12与转送电路13之间。辅助电路AS2配设在负载电路12与转送电路14之间。
转送电路13具有晶体管Tr5。晶体管Tr5可以由PMOS晶体管构成。晶体管Tr5的栅极经由偏压线INB连接在辅助电路AS1上。晶体管Tr5的漏极连接在节点N20上，源极连接在电源电位VCCQ上。
转送电路14具有晶体管Tr13。晶体管Tr13可以由PMOS晶体管构成。晶体管Tr13的栅极经由偏压线REFB连接在辅助电路AS2上。晶体管Tr13的漏极连接在节点N20b上，源极连接在电源电位VCCQ上。
差动电路11具有晶体管Trin1、晶体管Trin2及电流源CS1。晶体管Trin1和晶体管Trin2构成差动对。晶体管Trin1和晶体管Trin2分别可以由NMOS晶体管构成。晶体管Trin1用栅极接受输入信号VIN，漏极电连接在节点N1上，源极电连接在电流源CS1的一端上。晶体管Trin2用栅极接受参照信号VREF，漏极电连接在节点N2上，源极电连接在电流源CS1的一端上。电流源CS1的另一端电连接在地电位上。
负载电路12具有晶体管Tr1、晶体管Tr2、晶体管Tr3、晶体管Tr4。晶体管Tr1及晶体管Tr2其栅极及漏极被相互交叉耦合连接。晶体管Tr3串联地连接在晶体管Tr1上，经由晶体管Tr1被二极管连接。晶体管Tr4串联地连接在晶体管Tr2上，经由晶体管Tr2被二极管连接。晶体管Tr1、晶体管Tr2、晶体管Tr3、晶体管Tr4分别可以由PMOS晶体管构成。
晶体管Tr1其栅极连接在晶体管Tr4的栅极及晶体管Tr2的漏极上，源极连接在晶体管Tr3的漏极上，漏极连接在节点N1上。
晶体管Tr2其栅极连接在晶体管Tr3的栅极及晶体管Tr1的漏极上，源极连接在晶体管Tr4的漏极上，漏极连接在节点N2上。
晶体管Tr3其栅极连接在晶体管Tr2的栅极及晶体管Tr1的漏极上，源极连接在电源电位VCCQ上，漏极连接在晶体管Tr1的源极上。晶体管Tr3其栅极经由晶体管Tr1连接在晶体管Tr3的漏极上并且经由节点N1连接在偏压线INB上，和晶体管Tr5形成电流反射镜电路。
晶体管Tr4其栅极连接在晶体管Tr1的栅极及晶体管Tr2的漏极上，源极连接在电源电位VCCQ上，漏极连接在晶体管Tr2的源极上。晶体管Tr4其栅极经由晶体管Tr2连接在晶体管Tr4的漏极上并且经由节点N2连接在偏压线REFB上，与晶体管Tr13形成电流反射镜电路。
辅助电路AS1具有晶体管Tr6及晶体管Tr7。晶体管Tr6及晶体管Tr7串联地连接在节点N1及电源电位VCCQ之间并且与晶体管Tr1、Tr3并联地连接。晶体管Tr6被二极管连接，和晶体管Tr5形成电流反射镜电路。晶体管Tr6其栅极连接在偏压线INB上，漏极连接在节点N1和晶体管Tr6的栅极上，源极连接在晶体管Tr7的漏极上。晶体管Tr7用栅极接受输入信号VIN，漏极连接在晶体管Tr6的源极上，源极连接在电源电位VCCQ上。
即，晶体管Tr3除了自身被二极管连接以外，还经由晶体管Tr6被二极管连接。由此，能够使晶体管Tr5的漏极电流相对于晶体管Tr3的漏极电流(从负载电路12侧向节点N1流入的电流)的反射比与晶体管Tr7由栅极接受到的输入信号VIN的电平对应而变化。
辅助电路AS2具有晶体管Tr8及晶体管Tr9。晶体管Tr8及晶体管Tr9串联地连接在节点N2及电源电位VCCQ之间并且与晶体管Tr2、Tr4并联地连接。晶体管Tr8被二极管连接，和晶体管Tr13形成电流反射镜电路。晶体管Tr8其栅极连接在偏压线REFB上，漏极连接在节点N2和晶体管Tr8的栅极上，源极连接在晶体管Tr9的漏极上。晶体管Tr9用栅极接受参照信号VREF，漏极连接在晶体管Tr8的源极上，源极连接在电源电位VCCQ上。
即，晶体管Tr4除了自身被二极管连接以外，经由晶体管Tr8被二极管连接。由此，能够使晶体管Tr13的漏极电流相对于晶体管Tr4的漏极电流(从负载电路12侧向节点N2流入的电流)的反射比与晶体管Tr9由栅极接受到的参照信号VREF的电平对应而变化。
这里，假如在图1所示的结构中，考虑在节点N1及电源电位VCCQ之间、相对于晶体管Tr1、T3的直接连接和晶体管Tr6、T7的直接连接并联地连接着二极管连接的晶体管(二极管负载)的结构。在该结构中，相对于图2所示的输入信号VIN，内部节点N1的电位即偏压线INB的信号电平VINB可以如图2的虚线表示那样变化。即，通过二极管连接的晶体管(二极管负载)的作用，将节点N1充电的能力变强，所以节点N1的信号振幅(H电平与L电平的差)有变得过小的趋向。由此，偏压线INB的信号振幅(内部节点N1的信号振幅)ΔVINB1有可能与输入信号振幅ΔVIN相比变得比较小，与此对应，输出信号振幅ΔOUT1有可能变得比较小。由此，差动放大电路10的增益有可能下降。
相对于此，在第1实施方式中，在图1所示的结构中，在节点N1及电源电位VCCQ之间，相对于晶体管Tr1、T3的直接连接和晶体管Tr6、T7的直接连接，没有并联地连接着二极管连接的晶体管(二极管负载)。由此，能够在避免节点N1被过度充电的同时，维持由交叉耦合电路(负载电路12)和辅助电路AS1、AS2带来的高速化的效果。由此，如图2所示，偏压线INB的信号振幅(内部节点N1的信号振幅)ΔVINB2与信号振幅VINB1相比能够变大，与此对应，能够使输出信号振幅ΔOUT2与输出信号振幅ΔOUT1相比变大。由此，能够增加差动放大电路10的增益。另外，图2是表示半导体装置1的动作的波形图。
如以上这样，在第1实施方式中，将交叉耦合电路与辅助电路组合并将二极管连接的晶体管(二极管负载)除去而构成半导体装置1中的差动放大电路10。由此，能够使内部节点N1的信号振幅适当，能够增加差动放大电路10的增益，所以能够使差动放大电路10的动作高速化。
另外，半导体装置1s也可以代替负载电路12(参照图1)而具有图3所示的负载电路12s。图3是表示有关第1实施方式的变形例的半导体装置1s的结构的电路图。负载电路12s具有晶体管Tr1、晶体管Tr2、晶体管Tr3、晶体管Tr4。晶体管Tr4及晶体管Tr3其栅极及漏极侧被相互交叉耦合连接。晶体管Tr3串联地连接在晶体管Tr1上，晶体管Tr4的栅极经由晶体管Tr1连接在晶体管Tr3的漏极上。晶体管Tr4串联地连接在晶体管Tr2上，晶体管Tr3的栅极经由晶体管Tr2连接在晶体管Tr4的漏极上。晶体管Tr1不经由晶体管Tr3而被二极管连接。晶体管Tr2不经由晶体管Tr4而被二极管连接。晶体管Tr1、晶体管Tr2、晶体管Tr3、晶体管Tr4分别可以由PMOS晶体管构成。通过这样的结构，也能够实现与第1实施方式同样的效果。
(第2实施方式)
接着，对有关第2实施方式的半导体装置进行说明。以下，以与第1实施方式不同的部分为中心进行说明。
在有关第1实施方式的半导体装置1中，通过将内部节点N1的信号振幅确保得较大而能够改善差动放大电路10的增益，但由此信号波形的数据部分的时间宽度变窄，有时间余裕(timing margin)受限制的情况。因此，为了高速地实现差动放大电路的更高速动作，希望使内部节点的信号振幅更适当化以便能够扩大时间余裕。
所以，在第2实施方式中，通过在半导体装置的差动放大电路中追加对辅助电路内的中间节点的电位进行调整的电位调整电路，实现由辅助电路进行的内部节点的信号振幅的调整的更适当化及由此带来的差动放大电路的更高速化。
具体而言，半导体装置1i可以如图4所示那样构成。图4是表示有关第2实施方式的半导体装置1i的结构的电路图。
半导体装置1i代替差动放大电路10(参照图1)而具有差动放大电路10i。差动放大电路10i还具有电位调整电路VA1及电位调整电路VA2。
电位调整电路VA1连接在节点N3上，构成为可调整节点N3的电位。电位调整电路VA1其控制节点连接在偏压线INB上，输入节点连接在电源电位VCCQ上，输出节点连接在节点N3上。由此，电位调整电路VA1能够根据偏压线INB的信号电平来调整节点N3的电位。节点N3是辅助电路AS1中的中间节点，连接在晶体管Tr7的漏极及晶体管Tr6的源极上。
电位调整电路VA1具有晶体管Tr10。晶体管Tr10与晶体管Tr7并联地连接于晶体管Tr6的源极。晶体管Tr10经由晶体管Tr6被二极管连接。晶体管Tr10其栅极连接在偏压线INB上，源极连接在电源电位VCCQ上，漏极连接在节点N3上。
即，晶体管Tr10经由偏压线INB及晶体管Tr6被二极管连接。由此，偏压线INB的信号振幅的抑制经由辅助电路AS1的中间节点N3的电位调整被间接地进行。因此，与将二极管连接的晶体管(二极管负载)与偏压线INB直接连接的情况(在图2中用虚线表示的情况)相比，能够将偏压线INB的信号振幅抑制得平缓。
电位调整电路VA2连接在节点N4上，构成为可调整节点N4的电位。电位调整电路VA2其控制节点连接在偏压线REFB上，输入节点连接在电源电位VCCQ上，输出节点连接在节点N4上。由此，电位调整电路VA2能够根据偏压线REFB的信号电平来调整节点N4的电位。节点N4是辅助电路AS2中的中间节点，连接在晶体管Tr9的漏极及晶体管Tr8的源极上。
电位调整电路VA2具有晶体管Tr11。晶体管Tr11与晶体管Tr9并联地连接于晶体管Tr8的源极。晶体管Tr11经由晶体管Tr8被二极管连接。晶体管Tr11其栅极连接在偏压线REFB上，源极连接在电源电位VCCQ上，漏极连接在节点N4上。
即，晶体管Tr11经由偏压线REFB及晶体管Tr8被二极管连接。由此，偏压线REFB的信号振幅的抑制经由辅助电路AS2的中间节点N4的电位调整被间接地进行。因此，相比将二极管连接的晶体管(二极管负载)与偏压线REFB直接连接的情况，能够将偏压线REFB的信号振幅抑制得平缓。
这里，考虑假如在图4所示的结构中、在节点N3上没有连接电位调整电路VA1的结构。在该结构中，如图5所示，在输入信号VIN以L→H→L变化的情况下，内部节点N1的电位即偏压线INB的信号电平VINB可以如图5的虚线所示那样变化。随着信号电平VINB的信号振幅ΔVINB2被确保得较大，节点N3的充电时间CT2容易变长，信号电平VINB以H→L→H变化时的用来判定L电平的时间余裕ΔTM2有变得比较窄的趋向。由此，输入信号VIN的高速化(高频率化)有可能被限制。
相对于此，在第2实施方式中，在图4所示的结构中，在节点N3上连接着电位调整电路VA1。由此，能够经由节点N3的电位调整将偏压线INB的信号振幅抑制得平缓。由此，如图5所示，能够将信号电平VINB的信号振幅ΔVINB3与信号振幅ΔVINB2相比抑制得平缓，能够使节点N3的充电时间CT3与充电时间CT2相比缩短，能够将信号电平VINB以H→L→H变化时的用来判定L电平的时间余裕ΔTM3与时间余裕ΔTM2相比确保得较宽。由此，能够容易地使输入信号VIN高速化(高频率化)。
如以上这样，在第2实施方式中，在半导体装置1i的差动放大电路10i中追加对辅助电路AS1内的中间节点N3的电位进行调整的电位调整电路。由此，能够经由中间节点N3的电位调整将内部节点N1的信号振幅抑制得平缓，能够使内部节点N1的信号振幅更适当化。结果，能够确保差动放大电路10i的动作的时间余裕，所以能够使差动放大电路10i的动作更高速化。
(第3实施方式)
接着，对有关第3实施方式的半导体装置进行说明。以下，以与第1实施方式及第2实施方式不同的部分为中心进行说明。
在差动放大电路中，有时因多个元件之间的制造过程偏差等造成信号的占空比脱离适当的范围。由此，DCD(Duty Cycle Distortion：占空比失真)增大，因为信号的设置时间及/或保持时间不满足被要求的规格等，有可能信号在输出目标的内部电路中不能适当地使用。
所以，在第3实施方式中，通过将半导体装置用极性相互反转的2个差动放大电路构成，实现信号的占空比的改善。
具体而言，半导体装置201可以如图6所示那样构成。图6是表示半导体装置201的结构的电路图。
半导体装置201通过使用极性被相互反转的2个差动放大电路，实现了单输入－单输出的电路。半导体装置201作为单输入而接受输入信号VIN，将输入信号VIN变换为2个差信号并放大，从放大后的2个差信号被合成后的信号生成输出信号OUT，作为单输出而输出。
半导体装置201具有差动放大电路210、差动放大电路220、电平转换器250及输出电路230。差动放大电路210及差动放大电路220在电平转换器250的输入侧相互并联地配设。电平转换器250配设在差动放大电路210及差动放大电路220与输出电路230之间。
差动放大电路210分别用构成差动对的一对晶体管Trin1、Trin2接受输入信号IN及参照信号VREF，使用电源电压VCCQ将输入信号IN及参照信号VREF的差放大，生成差信号VO10。
差动放大电路220由构成差动对的一对晶体管Trin3、Trin4分别接受输入信号IN及参照信号VREF，使用电源电压VCCQ将输入信号IN及参照信号VREF的差放大，生成差信号VO20。
电平转换器250从差动放大电路210接受差信号VO10，从差动放大电路220接受差信号VO20。电平转换器250使用电源电压VCCQ及电源电压VDDC，对差信号VO10及差信号VO20被合成后的信号的电平进行转换，向输出电路230转送。电源电压VDDC的电平与电源电压VCCQ的电平不同，例如可以设定为比电源电压VCCQ的电平低。电源电压VDDC例如是在半导体装置201的后级的动作中使用的电源电压。输出电路230使用电源电压VDDC，生成与被转送来的信号对应的输出信号OUT并输出。
差动放大电路210是从差动放大电路10(参照图1)将转送电路14省略而构成的。
差动放大电路220相对于差动放大电路210对称地(即，包含的元件的极性被反转)构成。
即，差动放大电路220具有差动电路21、负载电路22、转送电路23、辅助电路AS21及辅助电路AS22。差动电路21配设在电源电位VCCQ与负载电路22之间。负载电路22配设在差动电路21与地电位之间。负载电路22由将2个晶体管的栅极及漏极交叉耦合连接的电路(交叉耦合电路)构成。辅助电路AS21配设在负载电路22与转送电路23之间。辅助电路AS22相对于负载电路22配设在辅助电路AS21的相反侧。
转送电路23具有晶体管Tr25。晶体管Tr25可以由NMOS晶体管构成。晶体管Tr25其栅极经由偏压线NP连接在辅助电路AS21上。晶体管Tr25其漏极连接在节点N232上，源极连接在地电位上。
差动电路21具有晶体管Trin3、晶体管Trin4及电流源CS2。晶体管Trin3和晶体管Trin4构成差动对。晶体管Trin3和晶体管Trin4可以分别由PMOS晶体管构成。晶体管Trin3用栅极接受输入信号VIN，漏极被电连接在节点N21，源极被电连接在电流源CS2的一端。晶体管Trin4用栅极接受参照信号VREF，漏极被电连接在节点N22上，源极被电连接在电流源CS2的一端上。电流源CS2的另一端被电连接在电源电位VCCQ上。
负载电路22具有晶体管Tr21、晶体管Tr22、晶体管Tr23、晶体管Tr24。晶体管Tr21及晶体管Tr22其栅极及漏极被相互交叉耦合连接。晶体管Tr23被串联地连接在晶体管Tr21上，经由晶体管Tr21被二极管连接。晶体管Tr24被串联地连接在晶体管Tr22上，经由晶体管Tr22被二极管连接。晶体管Tr21、晶体管Tr22、晶体管Tr23、晶体管Tr24可以分别由NMOS晶体管构成。
晶体管Tr21其栅极连接在晶体管Tr24的栅极及晶体管Tr22的漏极上，源极连接在晶体管Tr23的漏极上，漏极连接在节点N21上。
晶体管Tr22其栅极连接在晶体管Tr23的栅极及晶体管Tr21的漏极上，源极连接在晶体管Tr24的漏极上，漏极连接在节点N22上。
晶体管Tr23其栅极连接在晶体管Tr22的栅极及晶体管Tr21的漏极上，源极连接在地电位上，漏极连接在晶体管Tr21的源极上。晶体管Tr23其栅极经由晶体管Tr21连接在晶体管Tr23的漏极上并且经由节点N21连接在偏压线NP上，和晶体管Tr25形成电流反射镜电路。
晶体管Tr24其栅极连接在晶体管Tr21的栅极及晶体管Tr22的漏极上，源极连接在地电位上，漏极连接在晶体管Tr22的源极上。晶体管Tr24其栅极经由晶体管Tr22连接在晶体管Tr24的漏极上并且连接在节点N22上。
辅助电路AS21具有晶体管Tr26及晶体管Tr27。晶体管Tr26及晶体管Tr27串联地连接在节点N21及地电位之间并且与晶体管Tr21、Tr23并联地连接。晶体管Tr26被二极管连接，和晶体管Tr25形成电流反射镜电路。晶体管Tr26其栅极连接在偏压线NP上，漏极连接在节点N21和晶体管Tr26的栅极上，源极连接在晶体管Tr27的漏极上。晶体管Tr27用栅极接受输入信号VIN，漏极连接在晶体管Tr26的源极上，源极连接在地电位上。
即，晶体管Tr23除了自身被二极管连接以外，经由晶体管Tr26被二极管连接。由此，能够使晶体管Tr25的漏极电流相对于晶体管Tr23的漏极电流(从负载电路22侧向节点N21流入的电流)的反射比根据晶体管Tr27由栅极接受输入信号VIN的电平而变化。
辅助电路AS22具有晶体管Tr28及晶体管Tr29。晶体管Tr28及晶体管Tr29串联地连接在节点N22及地电位之间并且与晶体管Tr22、Tr24并联地连接。晶体管Tr28被二极管连接，和晶体管Tr23形成电流反射镜电路。晶体管Tr28其栅极连接在偏压线REFB上，漏极连接在节点N22和晶体管Tr28的栅极上，源极连接在晶体管Tr29的漏极上。晶体管Tr29用栅极接受参照信号VREF，漏极连接在晶体管Tr28的源极上，源极连接在地电位上。
另外，电平转换器250具有多个逆变器IV5、IV6、IV7、IV8。逆变器IV5连接在输入节点和节点N231上，输出节点连接在逆变器IV6上。逆变器IV6其输入节点连接在逆变器IV5上，输出节点连接在输出电路230上。逆变器IV7其输入节点连接在节点N232上，输出节点连接在逆变器IV8上。逆变器IV8其输入节点连接在逆变器IV7上，输出节点连接在输出电路230上。逆变器IV5使用电源电压VCCQ动作，逆变器IV6～IV8使用电源电压VDDC动作。通过该结构，将差信号VO10及差信号VO20的电平分别转换并向输出电路30转送。
此外，输出电路230具有多个逆变器IV1、IV2。逆变器IV1其输入节点连接在电平转换器250上，输出节点连接在逆变器IV2上。逆变器IV2其输入节点连接在逆变器IV1上，输出节点连接在半导体装置201的输出节点Nout上。通过该结构，输出电路230根据差信号VO10及差信号VO20而生成输出信号OUT并输出。
如以上这样，在第3实施方式中，将半导体装置201用极性被相互反转的2个差动放大电路210、220构成。由此，能够抑制制造偏差等的影响，能够使输出信号的占空比包含在适当的范围(例如，占空比50％附近的范围)中，能够改善输出信号的占空比。
(第4实施方式)
接着，对有关第4实施方式的半导体装置进行说明。以下，以与第1实施方式～第3实施方式不同的部分为中心进行说明。
在图6所示的参照信号侧的辅助电路AS2、AS22中，相对于晶体管Tr8、Tr28，晶体管Tr9、Tr29作为与参照信号VREF对应的负载而辅助性地动作。辅助电路AS2、AS22即使省略晶体管Tr9、Tr29也能够动作。
基于这样的考虑，有关第4实施方式的半导体装置201i可以如图7所示那样构成。图7是表示有关第4实施方式的半导体装置201i的结构的电路图。半导体装置201i代替差动放大电路210及差动放大电路220(参照图6)而具有差动放大电路210i及差动放大电路220i。
差动放大电路210i作为参照信号侧的辅助电路而具有辅助电路AS2i。辅助电路AS2i是从辅助电路AS2(参照图6)中将晶体管Tr9省略而构成的。由此，能够使构成辅助电路AS2i的晶体管的总的尺寸(＝W×L，W：栅极宽度，L：栅极长)变小，所以能够缓和由辅助电路AS2i带来的内部节点N2的电位振幅的抑制效果。此外，由于能够使辅助电路AS2i的结构简略化，所以能够使电路面积变小(例如，能够使电路面积成为辅助电路AS2的1/20)。
差动放大电路220i作为参照信号侧的辅助电路而具有辅助电路AS22i。辅助电路AS22i是从辅助电路AS22(参照图6)中将晶体管Tr29省略而构成的。由此，能够使构成辅助电路AS22i的晶体管的总的尺寸变小，所以能够缓和由辅助电路AS22i带来的内部节点N2的电位振幅的抑制效果。此外，由于能够使辅助电路AS22i的结构简略化，所以能够使电路面积变小(例如，能够使电路面积成为辅助电路AS22的1/20)。
如以上这样，在第4实施方式中，能够使半导体装置201i的差动放大电路210i、220i中的参照信号侧的辅助电路AS12i、AS22i的结构简略化，能够使电路面积变小，所以能够容易地使半导体装置201i低成本化。
(第5实施方式)
接着，对有关第5实施方式的半导体装置进行说明。以下，以与第1实施方式～第4实施方式不同的部分为中心进行说明。
在图7所示的差动电路11、21中，有时根据输入信号VIN的极性而电流源CS1、CS2应流动的电流量变化。例如，如果输入信号VIN是H电平，则晶体管Trin1开启，晶体管Trin3关闭，所以与电流源CS1相比电流源CS2流过的电流可能变少。如果输入信号VIN是L电平，则晶体管Trin3开启，晶体管Trin1关闭，所以与电流源CS2相比电流源CS1流过的电流可能变少。即，能够根据输入信号VIN的极性来限制在各电流源CS1、CS2中应流过的电流量。
基于这样的考虑，有关第5实施方式的半导体装置201j可以如图8所示那样构成。图8是表示有关第5实施方式的半导体装置201j的结构的电路图。半导体装置201j代替差动放大电路210i及差动放大电路220i(参照图7)而具有差动放大电路210j及差动放大电路220j，还具有控制电路240j。
差动放大电路210j具有差动电路11j。差动电路11j具有可变电流电路CC1。可变电流电路CC1其输入节点连接在晶体管Trin1的源极和晶体管Trin2的源极上，输出节点连接在地电位上，控制节点连接在控制电路240j上。可变电流电路CC1根据从控制电路240j接受到的控制信号的电平，切换从输入节点向输出节点流过第1电流量的状态和流过比第1电流量多的第2电流量的状态。控制信号其电平根据输入信号VIN的极性而变化。
可变电流电路CC1具有电流源CS11、电流源CS12及晶体管Tr31。在地电位与晶体管Trin1、Trin2之间，电流源CS11与电流源CS12及晶体管Tr31的串联连接相互并联地连接着。电流源CS11及电流源CS12等价地可以将电流源CS1(参照图7)分割而构成。电流源CS11及电流源CS12可以以满足以下的数式1的方式构成。
I11+I12≒I1…数式1
在数式1中，I11、I12、I1分别表示电流源CS11流过的电流量、电流源CS12流过的电流量、电流源CS1(参照图7)流过的电流量。
电流源CS11其一端连接在晶体管Trin1的源极和晶体管Trin2的源极上，另一端连接在地电位上。晶体管Tr31可以由NMOS晶体管构成。晶体管Tr31其栅极连接在控制电路240j上，源极连接在电流源CS12的一端上，漏极连接在晶体管Trin1的源极和晶体管Trin2的源极上。电流源CS12的另一端连接在地电位上。
通过该结构，可变电流电路CC1能够根据控制信号的电平，切换从输入节点向输出节点流过电流量I11的状态和流过电流量I11+I12(>I11)的状态。
差动放大电路220j具有差动电路21j。差动电路21j具有可变电流电路CC2。可变电流电路CC2其输入节点连接在晶体管Trin3的源极和晶体管Trin4的源极上，输出节点连接在地电位上，控制节点连接在控制电路240j上。可变电流电路CC2根据从控制电路240j接受到的控制信号的电平，切换从输入节点向输出节点流过第3电流量的状态和流过比第3电流量多的第4电流量的状态。控制信号其电平根据输入信号VIN的极性而变化。
可变电流电路CC2具有电流源CS21、电流源CS22及晶体管Tr32。在地电位与晶体管Trin3、Trin4之间，相互并联地连接着电流源CS21与电流源CS22及晶体管Tr32的串联连接。电流源CS21及电流源CS22等价地可以将电流源CS2(参照图7)分割而构成。电流源CS21及电流源CS22可以以满足以下的数式2的方式构成。
I21+I22≒I2…数式2
在数式2中，I21、I22、I2分别表示电流源CS21流过的电流量、电流源CS22流过的电流量、电流源CS2(参照图7)流过的电流量。
电流源CS21其一端连接在晶体管Trin3的源极和晶体管Trin4的源极上，另一端连接在地电位上。晶体管Tr32可以由NMOS晶体管构成。晶体管Tr32其栅极连接在控制电路240j上，源极连接在电流源CS22的一端上，漏极连接在晶体管Trin3的源极和晶体管Trin4的源极上。电流源CS22的另一端连接在地电位上。
通过该结构，可变电流电路CC2能够根据控制信号的电平而切换从输入节点向输出节点流过电流量I21的状态和流过电流量I21+I22(>I21)的状态。
控制电路240j其输入节点连接在节点N231及节点N232上，输出节点连接在可变电流电路CC1的控制节点和可变电流电路CC2的控制节点上。控制电路240j从差动放大电路210j接受差信号VO10，从差动放大电路220j接受差信号VO20。控制电路240j根据将差信号VO10及差信号VO20合成后的信号，生成控制信号并向可变电流电路CC1及可变电流电路CC2供给。信号的电平根据输入信号VIN的电平而变化。控制信号的电平根据信号的电平而变化。因此，控制信号的电平根据输入信号VIN的电平而变化。
即，控制电路240j根据输入信号VIN的电平，分别对可变电流电路CC1及可变电流电路CC2的电流量进行控制。控制电路240j，当输入信号VIN处于第1电平时，设为可变电流电路CC1流过第1电流量的状态，设为可变电流电路CC2流过第4电流量的状态。控制电路240j，当输入信号VIN处于第2电平时，设为可变电流电路CC1流过第2电流量的状态，设为可变电流电路CC2流过第3电流量的状态。
控制电路240j具有逆变器IN10。逆变器IN10其输入节点连接在节点N231及节点N232上，输出节点连接在可变电流电路CC1的控制节点和可变电流电路CC2的控制节点上。逆变器IN10接受信号，使信号的电平在逻辑上反转，生成控制信号，向可变电流电路CC1及可变电流电路CC2分别供给。
例如，如果输入信号VIN变化为H电平，则信号变化为H电平，与此对应，控制电路240j将控制信号改变为L电平。由此，晶体管Tr31开启，可变电流电路CC1以电流量I11+I12流过电流，晶体管Tr32关闭，可变电流电路CC2以电流量I21流过电流。
或者，如果输入信号VIN变化为L电平，则信号变化为L电平，与此对应，控制电路240j将控制信号改变为H电平。由此，晶体管Tr32开启，可变电流电路CC2以电流量I21+I22流过电流，晶体管Tr31关闭，可变电流电路CC1以电流量I11流过电流。
如以上这样，在第5实施方式中，在半导体装置201j中，在差动电路11j、21j内设置可变电流电路CC1、CC2，根据输入信号VIN的极性而分别限制应流过的电流量。由此，能够减小半导体装置201j的消耗电流。
(第6实施方式)
接着，对有关第6实施方式的半导体装置进行说明。以下，以与第1实施方式～第5实施方式不同的部分为中心进行说明。
在图7所示的半导体装置201i中，通过将内部节点N1、N21的信号振幅确保得较大，能够改善差动放大电路210i、220i的增益，但由此，信号波形的数据部分的时间宽度变窄，有时间余裕被限制的情况。为了将时间余裕扩大，可以考虑经由辅助电路内的中间节点的电位调整来间接地调整内部节点N1、N21的电位是有效的。
基于这样的考虑，有关第6实施方式的半导体装置201k可以如图9所示那样构成。图9是表示有关第6实施方式的半导体装置201k的结构的电路图。半导体装置201k代替差动放大电路210i及差动放大电路220i(参照图7)而具有差动放大电路210k及差动放大电路220k。
差动放大电路210k还具有电位调整电路VA1。电位调整电路VA1连接在节点N3上，构成为能够调整节点N3的电位。电位调整电路VA1其控制节点连接在偏压线NN上，输入节点连接在电源电位VCCQ上，输出节点连接在节点N3上。由此，电位调整电路VA1能够根据偏压线NN的信号电平来调整节点N3的电位。节点N3是辅助电路AS1中的中间节点，连接在晶体管Tr7的漏极及晶体管Tr6的源极上。
电位调整电路VA1具有晶体管Tr10。晶体管Tr10与晶体管Tr7并联地连接于晶体管Tr6的源极。晶体管Tr10经由晶体管Tr6被二极管连接。晶体管Tr10其栅极连接在偏压线NN上，源极连接在电源电位VCCQ上，漏极连接在节点N3上。
即，晶体管Tr10经由偏压线NN及晶体管Tr6被二极管连接。由此，偏压线NN的信号振幅的抑制经由辅助电路AS1的中间节点N3的电位调整而间接地进行。因此，与将二极管连接的晶体管(二极管负载)直接连接到偏压线NN上的情况相比，能够将偏压线NN的信号振幅抑制得较平缓。
差动放大电路220k还具有电位调整电路VA21。电位调整电路VA21连接在节点N23上，构成为能够调整节点N23的电位。电位调整电路VA21其控制节点连接在偏压线NP上，输入节点连接在地电位上，输出节点连接在节点N23上。由此，电位调整电路VA21能够根据偏压线NP的信号电平来调整节点N23的电位。节点N23是辅助电路AS21中的中间节点，连接在晶体管Tr27的漏极及晶体管Tr26的源极上。
电位调整电路VA21具有晶体管Tr30。晶体管Tr30与晶体管Tr27并联地连接于晶体管Tr26的源极。晶体管Tr30经由晶体管Tr26被二极管连接。晶体管Tr30其栅极连接在偏压线NP上，源极连接在地电位上，漏极连接在节点N23上。
即，晶体管Tr30经由偏压线NP及晶体管Tr26被二极管连接。由此，偏压线NP的信号振幅的抑制经由辅助电路AS21的中间节点N23的电位调整间接地进行。因此，与将二极管连接的晶体管(二极管负载)直接连接到偏压线NP上的情况相比，能够将偏压线NP的信号振幅抑制得较平缓。
如以上这样，在第6实施方式中，在半导体装置的各差动放大电路210k、220k中，追加对辅助电路AS1、AS21内的中间节点N3、N23的电位进行调整的电位调整电路VA1、VA21。由此，能够经由中间节点N3、N23的电位调整间接地进行内部节点N1、N21的电位调整，所以能够进一步使内部节点N1、N21的信号振幅适当化。结果，能够确保差动放大电路210k、220k的动作的时间余裕，所以能够使差动放大电路210k、220k的动作高速化。
(第7实施方式)
接着，对有关第7实施方式的半导体装置进行说明。以下，对与第1实施方式～第6实施方式不同的部分为中心进行说明。
在图9所示的半导体装置201k中，从辅助电路AS1、AS21向转送电路13、23的信号转送经由对于偏压线NN、NP的电荷的充放电来进行。因此，如果将对于偏压线NN、NP的电荷的充放电加快，则能够期待从辅助电路AS1、AS21向转送电路13、23的信号转送的高速化。
基于这样的考虑，有关第7实施方式的半导体装置201n可以如图10所示那样构成。图10是表示有关第7实施方式的半导体装置201n的结构的电路图。半导体装置201n还具有反馈电路260n。反馈电路260n进行对于差动放大电路210k及差动放大电路220k的反馈控制。
反馈电路260n配设在从转送电路13向偏压线NN回馈的路径上，配设在从转送电路23向偏压线NP回馈的路径上。反馈电路260n具有逆变器IV20、耦合电容元件C1及耦合电容元件C2。
包括转送电路13→逆变器IV20→耦合电容元件C1→偏压线NN→转送电路13的循环构成用来进行对于差动放大电路210k的反馈控制的第1反馈循环。第1反馈循环是被耦合电容元件C1直流性地断路、即被直流切断的循环。因此，第1反馈控制可以在从转送电路13转送的差信号VO10的电平变迁的情况下有选择地进行。由此，能够在抑制对于偏压线NN的电位振幅的影响的同时，使偏压线NN的电位电平向H电平→L电平或L电平→H电平高速地变迁。
包括转送电路23→逆变器IV20→耦合电容元件C2→偏压线NP→转送电路23的循环构成用来进行对于差动放大电路220k的反馈控制的第2反馈循环。第2反馈循环是被耦合电容元件C2直流性地断路、即被直流切断的循环。因此，第2反馈控制可以在从转送电路23转送的差信号VO20的电平变迁的情况下有选择地进行。由此，能够在抑制对于偏压线NP的电位振幅的影响的同时，使偏压线NP的电位电平向H电平→L电平或L电平→H电平高速地变迁。
如以上这样，在第7实施方式中，在半导体装置201n中追加了进行对于差动放大电路210k及差动放大电路220k的反馈控制的反馈电路260n。由此，能够加快偏压线NN、NP的电位电平的变迁，能够使差动放大电路210k、220k的动作更高速化。
(第8实施方式)
接着，对有关第8实施方式的半导体装置进行说明。以下，对与第1实施方式～第7实施方式不同的部分为中心进行说明。
有用半导体存储器的高速接口接收器接收差动信号的情况。在由半导体装置接收差动信号的情况下，使半导体装置的差动放大电路全差动化是有效的。
基于这样的考虑，有关第8实施方式的半导体装置300可以如图11所示那样构成。图11是表示有关第8实施方式的半导体装置300的结构的电路图。
半导体装置300通过使用极性被相互反转的2个差动放大电路，实现了差动输入－差动输出的电路。半导体装置300作为差动输入而接受输入信号VIN及输入信号VINB，将输入信号VIN及输入信号VINB的各自放大，根据放大后的信号分别生成输出信号OUT及输出信号OUTB，作为差动输出而输出。
半导体装置300可以通过相对于图10所示的结构进行以下的变更而构成。差动放大电路210k、220k分别与图4所示的差动放大电路10i对应而构成，作为差动放大电路310、320。在输出信号(反转输出信号)OUTB侧追加与配置在输出信号(非反转输出信号)OUT侧的反馈电路260n、电平转换器250、输出电路230对应而分别构成的反馈电路360、电平转换器350、输出电路330。
差动放大电路310具有差动电路11、负载电路12、转送电路13、转送电路14、辅助电路AS1、辅助电路AS2、电位调整电路VA1及电位调整电路VA2。差动放大电路320具有差动电路21、负载电路22、转送电路23、转送电路24、辅助电路AS21、辅助电路AS22、电位调整电路VA21及电位调整电路VA22。关于各差动放大电路310、320中的各内部电路的结构及功能，除了在差动电路11、21中晶体管Trin1、Trin3用栅极接受输入信号(非反转输入信号)VIN、晶体管Trin2、Trin4用栅极接受输入信号(反转输入信号)VINB以外，与第1实施方式及第2实施方式是同样的。
反馈电路260n配设在从转送电路13向非反转侧的偏压线NN回馈的路径上，配设在从转送电路23向非反转侧的偏压线NP回馈的路径上。反馈电路360配设在从转送电路14向反转侧的偏压线NNB回馈的路径上，配设在从转送电路24向反转侧的偏压线NPB回馈的路径上。由此，能够将非反转侧的偏压线NN、NP和反转侧的偏压线NNB、NPB各自的电位电平的变迁加快，能够使差动放大电路310、320的动作在非反转侧及反转侧分别高速化。
如以上这样，在第8实施方式中，将半导体装置300中的各差动放大电路310、320全差动化，与此对应，在反转侧追加与非反转侧的电路对应的电路。由此，能够由半导体装置300实现差动输入－差动输出的电路。
(第9实施方式)
接着，对有关第9实施方式的半导体装置进行说明。以下，对与第1实施方式～第8实施方式不同的部分为中心进行说明。
在图11所示的半导体装置300中，有时差动输出分别受到噪声成分(例如电源噪声及/或共模噪声)的影响。为了抑制噪声成分的影响，对差动输出分别设置用来抑制噪声成分的电路是有效的。
基于这样的考虑，有关第9实施方式的半导体装置300i如图12所示，具有修正电路370i、380i。
修正电路370i连接在差动放大电路310中的非反转侧的偏压线NN和差动放大电路320中的反转侧的偏压线NPB上。修正电路370i具有晶体管Tr41及晶体管Tr42。晶体管Tr41可以由PMOS晶体管构成。晶体管Tr42可以由NMOS晶体管构成。晶体管Tr41其栅极连接在偏压线NN上，源极连接在电源电位VCCQ上，漏极连接在偏压线NPB上。晶体管Tr42其栅极连接在偏压线NPB上，源极连接在地电位上，漏极连接在偏压线NN上。由此，修正电路370i能够在非反转侧的偏压线NN与反转侧的偏压线NPB之间相互传递噪声成分。
修正电路380i连接在差动放大电路310中的反转侧的偏压线NNB和差动放大电路320中的非反转侧的偏压线NP上。修正电路380i具有晶体管Tr43及晶体管Tr44。晶体管Tr43可以由PMOS晶体管构成。晶体管Tr44可以由NMOS晶体管构成。晶体管Tr43其栅极连接在偏压线NNB上，源极连接在电源电位VCCQ上，漏极连接在偏压线NP上。晶体管Tr44其栅极连接在偏压线NP上，源极连接在地电位上，漏极连接在偏压线NNB上。由此，修正电路380i能够在反转侧的偏压线NNB与非反转侧的偏压线NP之间相互传递噪声成分。
通过修正电路370i及修正电路380i的动作，从转送电路13向电平转换器250转送的差信号VO10中包含的噪声成分和从转送电路23向电平转换器250转送的差信号VO20中包含的噪声成分可能成为相互反极性而接近的振幅。由此，电平转换器250可以将差信号VO10及差信号VO20合成而生成噪声成分被降低的信号。
同样，通过修正电路370i及修正电路380i的动作，从转送电路14向电平转换器350转送的差信号VO10B中包含的噪声成分和从转送电路24向电平转换器350转送的差信号VO20B中包含的噪声成分可能成为相互反极性而接近的振幅。由此，电平转换器350可以将差信号VO10B及差信号VO20B合成而生成噪声成分被降低的信号。
如以上这样，在第9实施方式中，在半导体装置300i中，在非反转侧的偏压线NN与反转侧的偏压线NPB之间设置修正电路370i，在反转侧的偏压线NNB与非反转侧的偏压线NP之间设置修正电路380i。由此，能够抑制半导体装置300i中的噪声成分(例如，电源噪声及/或共模噪声)的影响，能够提高半导体装置300i的噪声除去比(例如，PSRR(Power SupplyRejection Ratio：电源抑制比)及/或CMRR(Common Mode Rejection Ratio：共模抑制比))。
(第10实施方式)
接着，对有关第10实施方式的半导体装置进行说明。以下，对与第1实施方式～第9实施方式不同的部分为中心进行说明。
在图12所示的半导体装置300i中，通过将被修正为以反极性包含噪声成分的2个信号合成而降低了噪声成分，但通过取被修正为以同极性包含噪声成分的2个信号的差，也能够实现噪声成分的降低。
基于这样的考虑，有关第10实施方式的半导体装置300j如图13所示，具有修正电路370j、380j、电平转换器250j、350j及输出电路230j、330j。图13是表示有关第10实施方式的半导体装置300j的结构的电路图。
修正电路370j包括连接在电平转换器250j中的非反转侧的输入节点和差动放大电路320中的反转侧的偏压线NPB上的线。由此，修正电路370j能够在电平转换器250j中的非反转侧的输入节点与反转侧的偏压线NPB之间相互传递噪声成分。
修正电路380j包括连接在电平转换器350j中的反转侧的输入节点和差动放大电路320中的非反转侧的偏压线NP上的线。由此，修正电路380j能够在电平转换器350j中的反转侧的输入节点与非反转侧的偏压线NP之间相互传递噪声成分。
电平转换器250j与差动放大电路320共用转送电路23(晶体管Tr25)，由差动放大器构成。反馈电路260n连接在差动放大器中的输出节点与差动级－负载级之间。
电平转换器250j具有晶体管Tr25、晶体管Tr51、晶体管Tr52及晶体管Tr53。晶体管Tr25及晶体管Tr51构成差动级，晶体管Tr52及晶体管Tr53形成电流反射镜电路，构成负载级。晶体管Tr25、晶体管Tr51分别可以由NMOS晶体管构成。晶体管Tr52及晶体管Tr53分别可以由PMOS晶体管构成。晶体管Tr25的栅极作为差动级中的反转侧的输入节点发挥功能，晶体管Tr51的栅极作为差动级中的非反转侧的输入节点发挥功能。晶体管Tr25其栅极连接在偏压线NP上，漏极连接在晶体管Tr52的漏极上，源极连接在地电位上。晶体管Tr51其栅极经由修正电路370j连接在偏压线NPB上，漏极连接在耦合电容元件C2的一端上，源极连接在地电位上。晶体管Tr52其栅极连接在晶体管Tr52的漏极、晶体管Tr53的栅极和耦合电容元件C1的一端上，源极连接在电源电位VDDC上。晶体管Tr53其栅极连接在晶体管Tr52的漏极、晶体管Tr52的栅极和耦合电容元件C1的一端上，源极连接在电源电位VDDC上，漏极连接在电平转换器250j的输出节点上。电平转换器250j的输出节点连接在反馈电路260n的输入节点和输出电路230j的输入节点上。输出电路230j包括奇数个逆变器IV1～IV3的串联连接。
电平转换器350j与差动放大电路320共用转送电路24，由差动放大器构成。反馈电路360连接在差动放大器中的输出节点与差动级－负载级之间。
通过该结构，从非反转侧的偏压线NP向反转侧的输入节点转送的信号中包含的噪声成分和从反转侧的偏压线NPB向非反转侧的输入节点转送的信号中包含的噪声成分能够成为同极性、接近的振幅。由此，电平转换器250j可以取偏压线NP的信号与偏压线NPB的信号的差，对噪声成分被降低后的差信号进行电平转换。即，电平转换器250j通过不使信号在VCCQ区域中成为全摆幅(full swing)，而在向VDDC区域进行电平转换后成为全摆幅，能够进一步提高噪声除去比(例如，PSRR及/或CMRR)。
此外，电平转换器250j通过取偏压线NP的信号与偏压线NPB的信号的差，能够使信号的占空比包含在合适范围(例如50％附近的范围)。
电平转换器350j具有晶体管Tr23、晶体管Tr54、晶体管Tr55及晶体管Tr56。晶体管Tr23及晶体管Tr54构成差动级，晶体管Tr55及晶体管Tr56形成电流反射镜电路，构成负载级。晶体管Tr23、晶体管Tr54分别可以由PMOS晶体管构成。晶体管Tr55及晶体管Tr56分别可以由NMOS晶体管构成。晶体管Tr23的栅极作为差动级中的非反转侧的输入节点发挥功能，晶体管Tr54的栅极作为差动级中的反转侧的输入节点发挥功能。晶体管Tr23其栅极连接在偏压线NPB上，漏极连接在晶体管Tr55的漏极上，源极连接在地电位上。晶体管Tr54其栅极经由修正电路380j连接在偏压线NP上，漏极连接在耦合电容元件C4的一端上，源极连接在地电位上。晶体管Tr55其栅极连接在晶体管Tr55的漏极、晶体管Tr56的栅极和耦合电容元件C3的一端上，源极连接在电源电位VDDC上。晶体管Tr56其栅极连接在晶体管Tr55的漏极、晶体管Tr55的栅极和耦合电容元件C3的一端上，源极连接在电源电位VDDC上，漏极连接在电平转换器250j的输出节点上。电平转换器250j的输出节点连接在反馈电路360的输入节点和输出电路230j的输入节点上。反馈电路360包括逆变器IV30及耦合电容元件C3、C4。输出电路330j包括奇数个逆变器IV31～IV33的串联连接。
通过该结构，从反转侧的偏压线NPB向非反转侧的输入节点转送的信号中包含的噪声成分和从非反转侧的偏压线NPB向反转侧的输入节点转送的信号中包含的噪声成分能够成为同极性、接近的振幅。由此，电平转换器350j取偏压线NPB的信号与偏压线NP的信号的差，能够对噪声成分被降低后的差信号进行电平转换。即，电平转换器350j通过不使信号在VCCQ区域中成为全摆幅，而在向VDDC区域进行电平转换后成为全摆幅，能够进一步提高噪声除去比(例如，PSRR及/或CMRR)。
此外，电平转换器350j通过取偏压线NPB的信号与偏压线NP的信号的差，能够使信号的占空比包含在合适范围(例如50％附近的范围)。
如以上这样，在第10实施方式中，在半导体装置300j中，电平转换器250j、350j取被修正为以同极性包含噪声成分的2个信号的差。由此，能够进一步抑制半导体装置300i中的噪声成分的影响，能够进一步提高半导体装置300i的噪声除去比。
(第11实施方式)
接着，对有关第11实施方式的半导体装置进行说明。以下，对与第1实施方式～第10实施方式不同的部分为中心进行说明。
在图13所示的半导体装置300j中，通过取被修正为以同极性包含噪声成分的2个信号的差来降低噪声成分，但也可以对于相互反极性的差动放大电路310、320取2组修正为以同极性包含噪声成分的2个信号的差，在各组中将信号合成。
基于这样的考虑，有关第11实施方式的半导体装置300k如图14所示，具有修正电路371k、372k、381k、382k、连接电路391k、392k及电平转换器250k、350k。图14是表示有关第11实施方式的半导体装置300k的结构的电路图。
修正电路381k连接在差动放大电路310中的与非反转侧的偏压线NN反转侧的偏压线NNB上，并且与差动放大电路310共用转送电路13，由差动放大器构成。在修正电路381k中，从非反转侧的偏压线NN向反转侧的输入节点转送的信号中包含的噪声成分和从反转侧的偏压线NNB向非反转侧的输入节点转送的信号中包含的噪声成分能够成为同极性、接近的振幅。由此，修正电路381k取偏压线NN的信号与偏压线NNB的信号的差，将噪声成分被降低后的差信号VO381k向连接电路391k中的节点391k1供给。
修正电路372k连接在差动放大电路320中的非反转侧的偏压线NP和反转侧的偏压线NPB上，并且与差动放大电路320共用转送电路23，由差动放大器构成。在修正电路372k中，从非反转侧的偏压线NP向反转侧的输入节点转送的信号中包含的噪声成分和从反转侧的偏压线NPB向非反转侧的输入节点转送的信号中包含的噪声成分能够成为同极性、接近的振幅。由此，修正电路372k取偏压线NP的信号与偏压线NPB的信号的差，将噪声成分被降低后的差信号VO372k向连接电路392k中的节点392k2供给。
连接电路391k包括将修正电路381k(差动放大器)的输出节点、修正电路372k(差动放大器)的输出节点与电平转换器250k的输入节点相互连接的线。连接电路391k将经由节点391k1接受到的差信号VO381k与经由节点391k2接受到的差信号VO372k合成，将合成后的信号经由节点391k3向电平转换器250k供给。
电平转换器250k相对于电平转换器250(参照图6)，在节点391k3及逆变器IV5、IV7之间追加了逆变器IV41、IV42的串联连接。电平转换器250k对从连接电路391k接受到的信号进行电平转换，向输出电路230转送。
修正电路371k连接在差动放大电路310中的非反转侧的偏压线NN和反转侧的偏压线NNB上，并且与差动放大电路310共用转送电路14，由差动放大器构成。在修正电路371k中，从非反转侧的偏压线NN向反转侧的输入节点转送的信号中包含的噪声成分和从反转侧的偏压线NNB向非反转侧的输入节点转送的信号中包含的噪声成分能够成为同极性、接近的振幅。由此，修正电路371k取偏压线NN的信号与偏压线NNB的信号的差，将噪声成分被降低后的差信号VO371k向连接电路392k中的节点392k1供给。
修正电路382k连接在差动放大电路320中的非反转侧的偏压线NP和反转侧的偏压线NPB上，并且与差动放大电路320共用转送电路23，由差动放大器构成。在修正电路382k中，从非反转侧的偏压线NP向反转侧的输入节点转送的信号中包含的噪声成分和从反转侧的偏压线NPB向非反转侧的输入节点转送的信号中包含的噪声成分能够成为同极性、接近的振幅。由此，修正电路382k取偏压线NP的信号与偏压线NPB的信号的差，将噪声成分被降低后的差信号VO382k向连接电路392k中的节点392k2供给。
连接电路392k包括将修正电路371k(差动放大器)的输出节点、修正电路382k(差动放大器)的输出节点与电平转换器350k的输入节点相互连接的线。连接电路392k将经由节点392k1接受到的差信号VO371k与经由节点392k2接受到的差信号VO382k合成，将合成后的信号经由节点392k3向电平转换器350k供给。
电平转换器350k具有与电平转换器250k同样的结构。电平转换器350k对从连接电路392k接受到的信号进行电平转换，向输出电路330转送。
如以上这样，在第11实施方式中，在半导体装置300k中，修正电路371k、372k、381k、382k对于相互反极性的差动放大电路310、320取2组被修正为以同极性包含噪声成分的2个信号的差，生成2组的2个差信号。连接电路391k、392k在各组中将2个差信号合成。由此，能够进一步抑制半导体装置300i中的噪声成分的影响，能够提高半导体装置300i的噪声除去比。此外，能够抑制制造偏差等的影响，能够使输出信号的占空比包含在适当的范围(例如占空比50％附近的范围)，能够改善输出信号的占空比。
(第12实施方式)
接着，对有关第12实施方式的半导体装置进行说明。以下，对与第1实施方式～第11实施方式不同的部分为中心进行说明。
图13所示的半导体装置300k通过全差动化的结构来进行通过取被修正为以同极性包含噪声成分的2个信号的差而执行的噪声成分的降低，但该噪声成分的降低对于单端的结构也能够应用。
基于这样的考虑，有关第12实施方式的半导体装置400如图15所示那样构成。图15是表示有关第12实施方式的半导体装置400的结构的电路图。
半导体装置400相对于图10所示的结构，通过追加图14所示的修正电路372k、381k及连接电路391k、将电平转换器250用图14所示的电平转换器250k替换而构成。修正电路372k、381k、连接电路391k及电平转换器250k的动作与第11实施方式是同样的。
此外，半导体装置400与图14所示的结构相比，为对称性更高的结构，能够避免反转侧及非反转侧间的延迟差的影响而输出信号。
如以上这样，在第12实施方式中，在半导体装置400中，修正电路372k、381k对于相互反极性的差动放大电路310、320取被修正为以同极性包含噪声成分的2个信号的差，生成2个差信号。连接电路391k将2个差信号合成。由此，能够进一步抑制半导体装置400中的噪声成分的影响，能够提高半导体装置400的噪声除去比。此外，能够抑制制造偏差等的影响，能够将输出信号的占空比包含在适当的范围(例如占空比50％附近的范围)，能够改善输出信号的占空比。
接着，使用图16对应用了有关第1实施方式～第12实施方式的半导体装置的存储器***1000进行说明。图16是表示应用了有关第1实施方式～第12实施方式的半导体装置的存储器***1000的结构的图。
存储器***1000能够与主机2000连接，能够作为主机2000的外部存储介质发挥功能。主机2000例如是个人计算机，存储器***1000例如是SSD。存储器***1000具有控制器1100、半导体存储器1200及电源电路1300。控制器1100是作为硬件的电路，具有主机接口电路(主机I/F)1110、信号处理电路1120、存储器接口电路(存储器I/F)1130。电源电路1300生成多个种类的电源电压(例如，电源电压VCCQ、VDDC等)，向存储器***1000中的各部供给。
例如，半导体存储器1200作为接收器而具有半导体装置1b。存储器I/F1130从信号处理电路1120接受规定的信号，向半导体装置1b转送。半导体装置1b使用从电源电路1300接受到的电源(例如电源电压VCCQ、VDDC等)而动作，将从存储器I/F1130转送来的信号接收。半导体装置1b将接收到的信号向半导体存储器1200供给。
这样的信号例如也可以是写数据、参照电位、芯片选择信号(CE)、命令锁存使能信号(CLE)、地址锁存使能信号(ALE)、写使能信号(WE)、写保护信号(WP)等的单端信号。在此情况下，半导体装置1b采用有关第1实施方式～第7实施方式及第12实施方式的半导体装置的哪种都可以。
或者，这样的信号例如也可以是写时的数据选通信号(DQS/BDQS)、读使能信号(RE/BRE)等的差动信号。在此情况下，半导体装置1b采用有关第8实施方式～第11实施方式的半导体装置的哪种都可以。
存储器I/F1130作为接收器而具有半导体装置1a。半导体存储器1200将规定的信号向半导体装置1a转送。半导体装置1a使用从电源电路1300接受到的电源(例如，电源电压VCCQ、VDDC等)而动作，将从半导体存储器1200转送来的信号接收。半导体装置1a将接收到的信号向信号处理电路112供给。
这样的信号例如也可以是读数据、就绪/繁忙(ready/busy)信号(R/B)等的单端信号。在此情况下，半导体装置1a采用有关第1实施方式～第7实施方式及第12实施方式的半导体装置的哪种都可以。
或者，这样的信号例如也可以是读时的数据选通信号(DQS/BDQS)等的差动信号。在此情况下，半导体装置1a采用有关第8实施方式～第11实施方式的半导体装置的哪种都可以。
说明了本发明的几个实施方式，但这些实施方式是作为例子提示的，不是要限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种各样的省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明和其等价的范围中。
标号说明
1、1i、201、201i、201j、201k、201n、300、300i、300j、300k、400半导体装置；10、10i、210、220、210i、220i、210j、220j、210k、220k、310、320差动放大电路。

Claims (10)

1.一种半导体装置，
具备第1差动放大电路；
上述第1差动放大电路具有：
第1晶体管；
第2晶体管，栅极及漏极侧连接于上述第1晶体管；
第3晶体管，经由上述第1晶体管或不经由上述第1晶体管而被二极管连接；
第4晶体管，经由上述第2晶体管或不经由上述第2晶体管而被二极管连接；
第5晶体管，和上述第3晶体管构成第1电流反射镜电路；以及
第6晶体管，与上述第3晶体管并联地连接于上述第1晶体管的漏极侧，和上述第5晶体管构成第2电流反射镜电路。
2.如权利要求1所述的半导体装置，
上述第1差动放大电路还具有：
第7晶体管，与上述第6晶体管串联地连接，用栅极接受第1输入信号；以及
第8晶体管，与上述第4晶体管并联地连接于上述第2晶体管的漏极。
3.如权利要求2所述的半导体装置，
上述第1差动放大电路还具有第9晶体管，该第9晶体管和上述第7晶体管构成差动对，在源极侧与上述第8晶体管串联地连接，用栅极接受参照信号。
4.如权利要求2所述的半导体装置，
上述第1差动放大电路还具有第9晶体管，该第9晶体管和上述第7晶体管构成差动对，在源极侧与上述第8晶体管串联地连接，用栅极接受相对于上述第1输入信号在逻辑上被反转的第2输入信号。
5.如权利要求3或4所述的半导体装置，
还具有连接在上述第6晶体管的源极上的电位调整电路。
6.如权利要求5所述的半导体装置，
上述电位调整电路具有第10晶体管，该第10晶体管与上述第7晶体管并联地连接于上述第6晶体管的源极，经由上述第6晶体管被二极管连接。
7.如权利要求4所述的半导体装置，
上述第1差动放大电路还具有第11晶体管，该第11晶体管和上述第4晶体管构成第3电流反射镜电路，和上述第8晶体管构成第4电流反射镜电路；
上述第1差动放大电路根据经由上述第5晶体管转送来的信号而生成第1输出信号，根据经由上述第11晶体管转送来的信号而生成相对于上述第1输出信号在逻辑上被反转的第2输出信号。
8.如权利要求1所述的半导体装置，
上述第1差动放大电路还具有：
第1输入晶体管，连接在上述第1晶体管的漏极上，用栅极接受第1输入信号；
第2输入晶体管，连接在上述第2晶体管的漏极上，用栅极接受参照信号；以及
可变电流电路，连接在上述第1输入晶体管的源极和上述第2输入晶体管的源极上，根据上述第1输入信号的极性使电流量变化。
9.如权利要求1所述的半导体装置，
还具备与上述第1差动放大电路极性反转的第2差动放大电路；
上述第1差动放大电路具有：
第1输入晶体管，连接在上述第1晶体管的漏极上，用栅极接受第1输入信号；以及
第2输入晶体管，连接在上述第2晶体管的漏极上，用栅极接受参照信号；
上述第2差动放大电路具有：
第12晶体管；
第13晶体管，栅极及漏极交叉耦合连接于上述第12晶体管；
第14晶体管，经由上述第12晶体管被二极管连接；
第15晶体管，经由上述第13晶体管被二极管连接；
第16晶体管，和上述第14晶体管构成第3电流反射镜电路；
第17晶体管，与上述第14晶体管并联地连接于上述第12晶体管的漏极，和上述第16晶体管构成第4电流反射镜电路；
第3输入晶体管，连接在上述第12晶体管的漏极上，用栅极接受上述第1输入信号；以及
第4输入晶体管，连接在上述第13晶体管的漏极上，用栅极接受上述参照信号。
10.一种存储器***，其特征在于，
具备：
接收器，包括权利要求1～9中任一项所述的半导体装置；以及
半导体存储器，使用上述接收器动作。
CN201910729612.7A 2019-02-19 2019-08-08 半导体装置及存储器*** Active CN111583978B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019027851A JP2020136902A (ja) 2019-02-19 2019-02-19 半導体装置及びメモリシステム
JP2019-027851 2019-02-19

Publications (2)

Publication Number Publication Date
CN111583978A true CN111583978A (zh) 2020-08-25
CN111583978B CN111583978B (zh) 2023-09-01

Family

ID=72043702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910729612.7A Active CN111583978B (zh) 2019-02-19 2019-08-08 半导体装置及存储器***

Country Status (4)

Country Link
US (2) US10819295B2 (zh)
JP (1) JP2020136902A (zh)
CN (1) CN111583978B (zh)
TW (2) TWI794622B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057934A (ja) * 2018-10-02 2020-04-09 株式会社村田製作所 電力増幅回路
JP2020136902A (ja) * 2019-02-19 2020-08-31 キオクシア株式会社 半導体装置及びメモリシステム
US11381207B2 (en) * 2020-04-02 2022-07-05 Stmicroelectronics International N.V. Apparatus and method for an analog to digital converter
CN113364278B (zh) * 2020-04-08 2022-07-12 澜起电子科技(昆山)有限公司 开关电流源电路及开关电流源快速建立方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200501558A (en) * 2003-03-27 2005-01-01 Nec Electronics Corp Differential amplifier operable in wide range
US20060226877A1 (en) * 2005-04-07 2006-10-12 Nec Electronics Corporation Operational amplifier with less offset
US9355734B2 (en) * 2014-03-04 2016-05-31 Silicon Storage Technology, Inc. Sensing circuits for use in low power nanometer flash memory devices
CN108415505A (zh) * 2012-09-04 2018-08-17 瑞萨电子株式会社 差动输出电路及半导体器件
CN108447519A (zh) * 2017-02-16 2018-08-24 东芝存储器株式会社 半导体存储装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3464372B2 (ja) * 1997-11-19 2003-11-10 日本プレシジョン・サーキッツ株式会社 発振器
DE102005054216B4 (de) * 2004-11-25 2017-10-12 Infineon Technologies Ag Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe
JP4724670B2 (ja) 2007-01-22 2011-07-13 富士通株式会社 半導体集積回路装置
JP2011528870A (ja) 2008-07-18 2011-11-24 ペレグリン セミコンダクター コーポレーション 低ノイズ高効率バイアス生成回路及び方法
TWI405406B (zh) * 2010-08-20 2013-08-11 Ili Technology Corp Differential amplifier circuit
JP2012253404A (ja) 2011-05-31 2012-12-20 Renesas Electronics Corp 半導体装置
WO2013043738A1 (en) * 2011-09-19 2013-03-28 The Regents Of The University Of California Body voltage sensing based short pulse reading circuit
JP2015019158A (ja) * 2013-07-09 2015-01-29 株式会社東芝 半導体回路
US9634629B2 (en) 2014-07-31 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor amplifier circuit
US9571101B2 (en) 2015-05-27 2017-02-14 Kabushiki Kaisha Toshiba Semiconductor device
JP6782614B2 (ja) * 2016-11-21 2020-11-11 ラピスセミコンダクタ株式会社 出力回路及び液晶表示装置のデータドライバ
JP2020136902A (ja) * 2019-02-19 2020-08-31 キオクシア株式会社 半導体装置及びメモリシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200501558A (en) * 2003-03-27 2005-01-01 Nec Electronics Corp Differential amplifier operable in wide range
US20060226877A1 (en) * 2005-04-07 2006-10-12 Nec Electronics Corporation Operational amplifier with less offset
CN108415505A (zh) * 2012-09-04 2018-08-17 瑞萨电子株式会社 差动输出电路及半导体器件
US9355734B2 (en) * 2014-03-04 2016-05-31 Silicon Storage Technology, Inc. Sensing circuits for use in low power nanometer flash memory devices
CN108447519A (zh) * 2017-02-16 2018-08-24 东芝存储器株式会社 半导体存储装置

Also Published As

Publication number Publication date
CN111583978B (zh) 2023-09-01
JP2020136902A (ja) 2020-08-31
US20200412310A1 (en) 2020-12-31
US20200266783A1 (en) 2020-08-20
TWI794622B (zh) 2023-03-01
TW202109518A (zh) 2021-03-01
US11152902B2 (en) 2021-10-19
TW202032541A (zh) 2020-09-01
US10819295B2 (en) 2020-10-27
TWI702609B (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
CN111583978B (zh) 半导体装置及存储器***
US20120038611A1 (en) Level shifter circuit and display driver circuit
US8193849B2 (en) Generating a full rail signal
JPS61267414A (ja) 対称出力相補バツフア回路
KR100416625B1 (ko) 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼
JPH04229492A (ja) 入力緩衝回路を含む集積回路
JPH04219012A (ja) 半導体集積回路
US20080238547A1 (en) Offset canceling circuit and offset canceling method
US20060214717A1 (en) Low amplitude differential output circuit and serial transmission interface using the same
JP2007060344A (ja) レベルシフト回路
KR100656471B1 (ko) 입력 버퍼
US20070052466A1 (en) Flip-flop with improved operating speed
US8872562B2 (en) Semiconductor device
CN111583979B (zh) 半导体装置及存储器***
JP3852447B2 (ja) 出力回路及びそれを内蔵する半導体集積回路
US7898287B2 (en) Input buffer capable of reducing delay skew
US7948814B2 (en) Semiconductor memory device
JP2019161522A (ja) 半導体装置及びメモリシステム
TWI791184B (zh) 半導體積體電路
KR100365942B1 (ko) 데이타출력버퍼
JP2022096144A (ja) 半導体装置
JP2013073660A (ja) 半導体装置
JP2011090363A (ja) 定電圧発生回路及びそれを内蔵した半導体集積回路
JP2006004562A (ja) 入力バッファ回路
JP2012217065A (ja) 可変遅延回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: TOSHIBA MEMORY Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant