JP3920236B2 - 差動増幅器 - Google Patents
差動増幅器 Download PDFInfo
- Publication number
- JP3920236B2 JP3920236B2 JP2003087312A JP2003087312A JP3920236B2 JP 3920236 B2 JP3920236 B2 JP 3920236B2 JP 2003087312 A JP2003087312 A JP 2003087312A JP 2003087312 A JP2003087312 A JP 2003087312A JP 3920236 B2 JP3920236 B2 JP 3920236B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- channel mosfet
- input voltage
- control signal
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47K—SANITARY EQUIPMENT NOT OTHERWISE PROVIDED FOR; TOILET ACCESSORIES
- A47K3/00—Baths; Douches; Appurtenances therefor
- A47K3/10—Wave-producers or the like, e.g. with devices for admitting gas, e.g. air, in the bath-water
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Public Health (AREA)
- Epidemiology (AREA)
- General Health & Medical Sciences (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、差動増幅器に関する。
【０００２】
【従来の技術】
２つの入力信号の電位差に対応した出力信号を出力する差動増幅器は、集積回路に広く使用される回路の一つである。
【０００３】
ＬＳＩ（Large Scale Integrated circuit）に設けられる差動増幅器１００は、典型的には、図９に示されているように、ソースが互いに結合された一対のＰＭＯＳトランジスタ１０１、１０２と、ＰＭＯＳトランジスタ１０１、１０２のソースと電源電圧ＶＤＤを有する電源端子１０４との間に介設されたＰＭＯＳトランジスタ１０３とを含んで構成される。ＰＭＯＳトランジスタ１０１、１０２のゲートには、それぞれ、入力電圧ＶＩＮ＋、ＶＩＮ−が入力される。ＰＭＯＳトランジスタ１０３のゲートには、一定のバイアス電圧が印加され、ＰＭＯＳトランジスタ１０３は、ＰＭＯＳトランジスタ１０１、１０２のソースに、一定のバイアス電流ＩＢＩＡＳを供給する定電流源として機能する。
【０００４】
入力電圧ＶＩＮ＋が入力電圧ＶＩＮ−より低いと、バイアス電流ＩＢＩＡＳの実質的に全てがＰＭＯＳトランジスタ１０１に流れ、出力電流ＩＯＵＴ＋として取り出される。一方、入力電圧ＶＩＮ＋が入力電圧ＶＩＮ−より高いと、バイアス電流ＩＢＩＡＳの実質的に全てがＰＭＯＳトランジスタ１０２に流れ、出力電流ＩＯＵＴ−として取り出される。出力電流ＩＯＵＴ＋、ＩＯＵＴ−が負荷に流されることより、差動増幅器１００の出力が、電圧で取り出されることも可能である。
【０００５】
差動増幅器は、ＰＭＯＳトランジスタではなく、ＮＭＯＳトランジスタで構成されることも可能である。
【０００６】
このような差動増幅器を正常に動作させるためには、差動増幅器に入力される２つの入力電圧を、ある範囲に制限する必要がある。すなわち、２つの入力電圧は、接地電圧ＶＳＳと電源電圧ＶＤＤとの間の全範囲に及ぶことは許されない。例えば、図９に示されている差動増幅器１００の２つの入力電圧ＶＩＮ＋、ＶＩＮ−は、接地電圧ＶＳＳ以上、ＶＤＤ−（ＶＧＳ＋ＶＤＳ（ＳＡＴ））以下である必要がある。ここでＶＤＳ（ＳＡＴ）は、ＰＭＯＳトランジスタ１０３が５極管領域（飽和領域）で動作するときのＰＭＯＳトランジスタ１０３のドレイン−ソース間電圧であり、ＶＧＳは、ＰＭＯＳトランジスタ１０１（又はＰＭＯＳトランジスタ１０２）にバイアス電流ＩＢＩＡＳが流れたときの、ＰＭＯＳトランジスタ１０１（又はＰＭＯＳトランジスタ１０２）のゲート−ソース間電圧である。同様に、差動増幅器がＮＭＯＳトランジスタで構成される場合には、入力電圧ＶＩＮ＋、ＶＩＮ−は、ＶＳＳ＋（ＶＧＳ＋ＶＤＳ（ＳＡＴ））以上、ＶＤＤ以下である必要がある。差動増幅器の入力電圧に課せられる制限は、差動増幅器の設計の自由度を小さくし、好ましくない。
【０００７】
特許文献１は、差動増幅器の入力電圧の許容範囲を広げる技術を開示している。特許文献１に開示されている差動増幅器は、入力信号を受けるＰチャンネルトランジスタ対と、該入力信号を受けるＮチャンネルトランジスタ対と、これらのトランジスタ対の出力を合成する回路とを備えている。Ｐチャンネルトランジスタ対とＮチャンネルトランジスタ対とは、入力電圧の許容範囲が異なっている。従って、当該差動増幅器は、２つの入力電圧が、Ｐチャンネルトランジスタ対とＮチャンネルトランジスタ対との少なくとも一方が動作可能な電圧範囲にあれば、動作可能である。
【０００８】
差動増幅器は、２つの入力電圧の許容範囲が広い一方で、その消費電力が小さいことが望まれる。差動増幅器は、ＬＳＩにおいて多数使用され得るため、その消費電力が小さいことは、ＬＳＩの消費電力の低減に極めて有効である。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、入力電圧の許容範囲が広く、且つ、その消費電力が小さい差動増幅器を提供することにある。
【００１０】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１１】
本発明による差動増幅器（１０）は、第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）とを受ける第１トランジスタ対（１）と、第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）とを受け、且つ、第１トランジスタ対（１）と相補である第２トランジスタ対（２）と、制御信号（ＳＣ）に応答して第１トランジスタ対（１）と前記第２トランジスタ対（２）とのうちから選択された一のトランジスタ対を選択し、選択された前記一のトランジスタ対を活性化するバイアス回路（３）と、第１トランジスタ対（１）の出力と第２トランジスタ対（２）の出力とに応答して、出力信号（ＯＵＴ）を出力する出力回路（４）とを備えている。
【００１２】
第１トランジスタ対（１）と、それに相補の第２トランジスタ対（２）とは、その入力電圧の許容範囲が異なる。当該差動増幅器（１０）は、制御信号（ＳＣ）により、第１トランジスタ対（１）と、それに相補の第２トランジスタ対（２）とのうちの所望の一方を選択して第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）の差の増幅に使用することが可能であり、これにより、第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）との許容範囲を広げることが可能である。
【００１３】
その一方で、当該差動増幅器（１０）は、第１トランジスタ対（１）と、それに相補の第２トランジスタ対（２）とが排他的に使用されるため、その消費電力を減少することができる。
【００１４】
制御信号（ＳＣ）は、当該差動増幅器（１０）の外部から入力されることが可能であり、第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）とに応答して、制御信号（ＳＣ）を生成する制御信号生成回路（５）が差動増幅器（１０）に備えられることが可能である。制御信号生成回路（５）が差動増幅器（１０）に備えられることは、制御信号（ＳＣ）を外部から供給する必要をなくす点で好適である。
【００１５】
制御信号生成回路（５）は、第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）とに応答して、第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）との間の出力電圧（ＶＯ）を出力する第１回路（５１）と、出力電圧（ＶＯ）に応答して制御信号（ＳＣ）を生成する第２回路（５２、５３）とを含むことが好適である。第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）との間である出力電圧（ＶＯ）は、第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）とがとる範囲の指標として適切である。かかる出力電圧（ＶＯ）を使用することにより、活性化される該一のトランジスタ対を適切に選択することができる。
【００１６】
より好ましくは、第１回路（５１）が出力する出力電圧（ＶＯ）は、第１入力電圧（ＶＩＮ＋）と前記第２入力電圧（ＶＩＮ−）との同相成分である同相電圧（ＶＣＭ）に、実質的に一致することが好適である。
【００１７】
典型的には、差動増幅器（１０）の第１トランジスタ対（１）は、第１ＰチャンネルＭＯＳＦＥＴ（１１）と第２ＰチャンネルＭＯＳＦＥＴ（１２）とで構成され、第２トランジスタ対（２）は、第１ＮチャンネルＭＯＳＦＥＴ（２１）と第２ＮチャンネルＭＯＳＦＥＴ（２２）とで構成される。第１ＰチャンネルＭＯＳＦＥＴ（１１）のゲートには、第１入力電圧（ＶＩＮ＋）が入力され、第２ＰチャンネルＭＯＳＦＥＴ（１２）のゲートには、第２入力電圧（ＶＩＮ−）が入力される。第１ＰチャンネルＭＯＳＦＥＴ（１１）と第２ＰチャンネルＭＯＳＦＥＴ（１２）とは、それらのソースが互いに接続されている。第１ＮチャンネルＭＯＳＦＥＴ（２１）のゲートには、第１入力電圧（ＶＩＮ＋）が入力され、第２ＮチャンネルＭＯＳＦＥＴ（２２）のゲートには、第２入力電圧（ＶＩＮ−）が入力される。第１ＮチャンネルＭＯＳＦＥＴ（２１）と第２ＮチャンネルＭＯＳＦＥＴ（２２）とは、それらのソースが互いに接続されている。バイアス回路（３）は、制御信号（ＳＣ）に応答して、第１ＮチャンネルＭＯＳＦＥＴ（２１）及び第２ＮチャンネルＭＯＳＦＥＴ（２２）のソースと、第１ＰチャンネルＭＯＳＦＥＴ（１１）及び第２ＰチャンネルＭＯＳＦＥＴ（２２）のソースとのいずれか一方にバイアス電流を供給する。出力回路（４）は、第１ＰチャンネルＭＯＳＦＥＴ（１１）と第２ＰチャンネルＭＯＳＦＥＴ（１２）と第１ＮチャンネルＭＯＳＦＥＴ（２１）と第２ＮチャンネルＭＯＳＦＥＴ（２２）とのうちのいずれに電流が流れるかに応答して、出力信号（ＯＵＴ）を出力する。
【００１８】
バイアス回路（３）が、第１ＰチャンネルＭＯＳＦＥＴ（１１）及び第２ＰチャンネルＭＯＳＦＥＴ（１２）のソースに接続されたドレインと、電源電圧（ＶＤＤ）を有する電源線（６）に接続されたソースとを有する第３ＰチャンネルＭＯＳＦＥＴ（３１）を含む場合、バイアス回路（３）は、第３ＰチャンネルＭＯＳＦＥＴ（３１）のゲートと第１バイアス電圧（ＶＢＩＡＳ Ｐ）を有する第１バイアスバス（８）との間に介設され、制御信号（ＳＣ）に応答して動作する第１スイッチ素子（３２）と、第３ＰチャンネルＭＯＳＦＥＴ（３１）のゲートと電源線（６）との間に介設され、制御信号（ＳＣ）に応答して動作する第２スイッチ素子（３３）とを含み、第１スイッチ素子（３２）と第２スイッチ素子（３３）とは、制御信号（ＳＣ）に応答して、排他的にターンオンされることが好適である。第３ＰチャンネルＭＯＳＦＥＴ（３１）は、そのゲートに第１バイアス電圧（ＶＢＩＡＳ Ｐ）が供給されると、定電流源として機能する。
【００１９】
このようなバイアス回路（３）の構成は、第１トランジスタ対（１）が非活性であるときに、第３ＰチャンネルＭＯＳＦＥＴ（３１）のゲートの電圧を電源電圧（ＶＤＤ）に固定し、第１トランジスタ対（１）に不所望なバイアス電流が供給されることを防止する。
【００２０】
バイアス回路（３）が、更に、制御信号（ＳＣ）を反転して反転制御信号（ＳＣ）を出力するインバータ（３７）を含む場合には、第１スイッチ素子（３２）は、第１バイアスバス（８）に接続されたソースと、第３ＰチャンネルＭＯＳＦＥＴ（３１）のゲートに接続されたドレインと、制御信号（ＳＣ）を受けるゲートとを有する第４ＰチャンネルＭＯＳＦＥＴ（３２）からなり、第２スイッチ素子（３３）は、電源線（６）に接続されたソースと、第３ＰチャンネルＭＯＳＦＥＴ（３１）のゲートに接続されたドレインと、反転制御信号（ＳＣ）を受けるゲートとを有する第５ＰチャンネルＭＯＳＦＥＴ（３３）からなることが好適である。
【００２１】
かかる構成は、第１バイアスバス（８）と第３ＰチャンネルＭＯＳＦＥＴ（３１）のゲートとを電気的に接続するために、ソース及びドレインが互いに接続された一対のＰチャンネルＭＯＳＦＥＴ及びＮチャンネルＭＯＳＦＥＴからなるトランスファゲートを使用する必要をなくし、更に、電源線（６）と第３ＰチャンネルＭＯＳＦＥＴ（３１）のゲートとを電気的に接続するために、上記のトランスファゲートを使用する必要をなくす。かかる構成は、バイアス回路（３）を構成する素子の数を減少させる点で好適である。
【００２２】
同様に、バイアス回路（３）が、第１ＮチャンネルＭＯＳＦＥＴ（２１）及び第２ＮチャンネルＭＯＳＦＥＴ（２２）のソースに接続されたドレインと、接地電圧（ＶＳＳ）を有する接地線（７）に接続されたソースとを有する第３ＮチャンネルＭＯＳＦＥＴ（３４）を含む場合、バイアス回路（３）は、第３ＮチャンネルＭＯＳＦＥＴ（３４）のゲートと第２バイアス電圧（ＶＢＩＡＳ Ｎ）を有する第２バイアスバス（９）との間に介設され、制御信号（ＳＣ）に応答して動作する第３スイッチ素子（３５）と、第３ＮチャンネルＭＯＳＦＥＴ（３４）のゲートと接地線（７）との間に介設され、制御信号（ＳＣ）に応答して動作する第４スイッチ素子（３６）とを含み、第３スイッチ素子（３２）と第４スイッチ素子（３３）とは、制御信号（ＳＣ）に応答して、排他的にターンオンされることが好適である。第３ＮチャンネルＭＯＳＦＥＴ（３４）は、そのゲートに第２バイアス電圧（ＶＢＩＡＳ Ｎ）が供給されると、定電流源として機能する。
【００２３】
このようなバイアス回路（３）の構成は、第２トランジスタ対（２）が非活性であるときに、第３ＮチャンネルＭＯＳＦＥＴ（３４）のゲートの電圧を接地電圧（ＶＳＳ）に固定し、第２トランジスタ対（２）に不所望なバイアス電流が供給されることを防止する。
【００２４】
更に、バイアス回路（３）が、制御信号（ＳＣ）を反転して反転制御信号（ＳＣ）を出力するインバータ（３７）を含む場合には、第３スイッチ素子（３５）は、第２バイアスバス（９）に接続されたソースと、第３ＮチャンネルＭＯＳＦＥＴ（３４）のゲートに接続されたドレインと、制御信号（ＳＣ）を受けるゲートとを有する第４ＮチャンネルＭＯＳＦＥＴ（３５）からなり、第４スイッチ素子（３６）は、接地線（７）に接続されたソースと、第３ＮチャンネルＭＯＳＦＥＴ（３４）のゲートに接続されたドレインと、反転制御信号（ＳＣ）を受けるゲートとを有する第５ＮチャンネルＭＯＳＦＥＴ（３６）からなることが好適である。
【００２５】
かかる構成は、第２バイアスバス（９）と第３ＮチャンネルＭＯＳＦＥＴ（３４）のゲートとを電気的に接続するために、ソース及びドレインが互いに接続された一対のＰチャンネルＭＯＳＦＥＴ及びＮチャンネルＭＯＳＦＥＴからなるトランスファゲートを使用する必要をなくし、更に、電源線（６）と第３ＮチャンネルＭＯＳＦＥＴ（３４）のゲートとを電気的に接続するために、トランスファゲートを使用する必要をなくす。かかる構成は、バイアス回路（３）を構成する素子の数を有効に減少させる点で好適である。
【００２６】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明による差動増幅器の実施の一形態を説明する。
【００２７】
（実施の第１形態）
図１は、本発明による差動増幅器の実施の第１形態を示している。実施の第１形態の差動増幅器１０は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とを比較して出力電圧ＯＵＴを生成する回路である。図２に示されているように、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とは、同相電圧（common mode voltage）ＶＣＭを中心として小さい振幅で変動する一組の電圧である。正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−の振幅は、典型的には、１００〜４００ｍＶである。正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とは、その平均が同相電圧ＶＣＭに一致するように生成される。
【００２８】
図１に示されているように、差動増幅器１０は、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とバイアス回路３と出力回路４とを備えている。
【００２９】
ＰＭＯＳトランジスタ対１は、互いにソースが結合されたＰチャンネルＭＯＳトランジスタ（以下、単に、「ＰＭＯＳトランジスタ」という）１１、１２で構成されている。ＰＭＯＳトランジスタ１１のゲートには、正転入力電圧ＶＩＮ＋が入力され、ＰＭＯＳトランジスタ１２のゲートには、反転入力電圧ＶＩＮ−が入力される。ＰＭＯＳトランジスタ１１とＰＭＯＳトランジスタ１２とは、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに応答して、そのいずれか一方がオン状態になる。
【００３０】
ＮＭＯＳトランジスタ対２は、互いにソースが結合されたＮチャンネルＭＯＳトランジスタ（以下、単に、「ＮＭＯＳトランジスタ」という）２１、２２で構成されている。ＮＭＯＳトランジスタ２１とのゲートには、ＰＭＯＳトランジスタ１１のゲートと同じ正転入力電圧ＶＩＮ＋が入力される。ＮＭＯＳトランジスタ２２のゲートには、ＰＭＯＳトランジスタ１２のゲートと同じ反転入力電圧ＶＩＮ−が入力される。ＮＭＯＳトランジスタ２１とＮＭＯＳトランジスタ２２とは、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに応答して、そのいずれか一方がオン状態になる。
【００３１】
バイアス回路３は、ＰＭＯＳトランジスタ３１〜３３、ＮＭＯＳトランジスタ３４〜３６、及びＣＭＯＳインバータ３７で構成されている。バイアス回路３は、外部から供給される制御信号ＳＣに応答して、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とのいずれか一方を選択的に活性化する。制御信号ＳＣが”Ｌｏｗ”電圧（すなわち、接地電圧ＶＳＳ）にプルダウンされると、バイアス回路３は、ＰＭＯＳトランジスタ１１、１２のソースにバイアス電流を供給してＰＭＯＳトランジスタ対１を活性化する。一方、制御信号ＳＣが”Ｈｉｇｈ”電圧（すなわち、電源電圧ＶＤＤ）にプルアップされると、バイアス回路３は、ＮＭＯＳトランジスタ２１、２２のソースにバイアス電流を供給してＮＭＯＳトランジスタ対２を活性化する。
【００３２】
ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とのうち、バイアス回路３によって活性化された一のトランジスタ対は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との電圧に応答して、そのトランジスタ対が含む２つのＭＯＳトランジスタの一方から出力電流を出力する。より詳細には、ＰＭＯＳトランジスタ対１が活性化されているときには、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合にＰＭＯＳトランジスタ１２のドレインから出力電流が出力され、逆の場合にはＰＭＯＳトランジスタ１１のドレインから出力電流が出力される。ＮＭＯＳトランジスタ対２が活性化されているときには、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合にＮＭＯＳトランジスタ２１のドレインから出力電流が出力され、逆の場合にはＮＭＯＳトランジスタ２２のドレインから出力電流が出力される。
【００３３】
出力回路４は、カレントミラー４１〜４５と、出力インバータ４６とから構成される。出力回路４は、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とに含まれる４つのＭＯＳトランジスタのうち、いずれのＭＯＳトランジスタから出力電流が出力されているかに応答して、出力電圧ＯＵＴを生成する。出力回路４は、ＰＭＯＳトランジスタ１１又はＮＭＯＳトランジスタ２２から出力電流が出力されている場合に出力電圧ＯＵＴを”Ｌｏｗ”電圧にプルダウンし、ＰＭＯＳトランジスタ１２又はＮＭＯＳトランジスタ２１から出力電流が出力されている場合に出力電圧ＯＵＴを”Ｈｉｇｈ”電圧にプルアップする。即ち、出力回路４は、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合に出力電圧ＯＵＴを”Ｈｉｇｈ”電圧にプルアップし、逆の場合には、出力電圧ＯＵＴを”Ｌｏｗ”電圧にプルダウンすることになる。このように、出力電圧ＯＵＴは、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高いか低いかに応答して出力される。出力電圧ＯＵＴは、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とのいずれが活性化されているかには関係ない。
【００３４】
本実施の形態の差動増幅器１０は、制御信号ＳＣを適切に制御することにより、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに許容される範囲を広くすることができる。差動増幅器１０は、制御信号ＳＣを制御することにより、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２との所望の一方を選択的に活性化して出力電圧ＯＵＴを生成可能である。更に、既述のように、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とでは、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との電圧の許容範囲が異なっている。従って、本実施の形態の差動増幅器１０は、制御信号ＳＣによってＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とのうちの適切な一方を選択して出力電圧ＯＵＴを生成することにより、広い電圧範囲、即ち、接地電圧ＶＳＳから電源電圧ＶＤＤの範囲の正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに対応することが可能である。
【００３５】
その一方で、本実施の形態の差動増幅器１０は、消費電力を小さくすることができる。本実施の形態の差動増幅器１０は、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とは、排他的に活性化され、同時には活性化されない。従って、本実施の形態の差動増幅器１０は、ＰＭＯＳトランジスタ対とＮＭＯＳトランジスタ対との両方が常に活性化されている特許文献１の差動増幅器１０よりも消費電力を小さくすることができる。
【００３６】
以下では、バイアス回路３と出力回路４との構成が、より詳細に説明される。上述のように、バイアス回路３は、ＰＭＯＳトランジスタ３１、３２、３３と、ＮＭＯＳトランジスタ３４、３５、３６と、ＣＭＯＳインバータ３７とを含んでいる。ＣＭＯＳインバータ３７は、ＰＭＯＳトランジスタ３８とＮＭＯＳトランジスタ３９とを含んでいる。ＣＭＯＳインバータ３７は、制御信号ＳＣを反転して反転制御信号／ＳＣを生成する。
【００３７】
ＰＭＯＳトランジスタ３１は、ＰＭＯＳトランジスタ対１に一定のバイアス電流を供給する定電流源として機能する。ＰＭＯＳトランジスタ３１のソースは、電源電圧ＶＤＤを有する電源線６に接続され、ＰＭＯＳトランジスタ３１のドレインは、ＰＭＯＳトランジスタ対１に含まれるＰＭＯＳトランジスタ１１及び１２のソースに接続される。ＰＭＯＳトランジスタ３１のゲートは、ＰＭＯＳトランジスタ３２を介して、バイアス電圧ＶＢＩＡＳ Ｐを有する第１バイアスバス８に接続されている。バイアス電圧ＶＢＩＡＳ Ｐは、ＰＭＯＳトランジスタ３１がＰＭＯＳトランジスタ対１に所望のバイアス電流を供給するように定められる。バイアス電圧ＶＢＩＡＳ Ｐは、接地電圧ＶＳＳと電源電圧ＶＤＤとの間の電圧である。
【００３８】
ＰＭＯＳトランジスタ３２は、制御信号ＳＣに応答してＰＭＯＳトランジスタ３１のゲートを選択的に第１バイアスバス８に電気的に接続するスイッチ素子として機能する。ＰＭＯＳトランジスタ３２のソースは第１バイアスバス８に接続され、ドレインはＰＭＯＳトランジスタ３１のゲートに接続される。ＰＭＯＳトランジスタ３２のゲートには、制御信号ＳＣが入力される。
【００３９】
制御信号ＳＣが”Ｌｏｗ”電圧にプルダウンされると、ＰＭＯＳトランジスタ３２は、第１バイアスバス８をＰＭＯＳトランジスタ３１のゲートに電気的に接続してＰＭＯＳトランジスタ３１のゲートにバイアス電圧ＶＢＩＡＳ Ｐを供給する。バイアス電圧ＶＢＩＡＳ ＰがＰＭＯＳトランジスタ３１のゲートに供給されることにより、ＰＭＯＳトランジスタ対１にはバイアス電流が供給され、ＰＭＯＳトランジスタ対１が活性化される。
【００４０】
一方、制御信号ＳＣが”Ｈｉｇｈ”電圧にプルアップされると、ＰＭＯＳトランジスタ３２は、第１バイアスバス８をＰＭＯＳトランジスタ３１のゲートから電気的に切り離し、ＰＭＯＳトランジスタ３１をターンオフする。これにより、ＰＭＯＳトランジスタ対１へのバイアス電流の供給が遮断され、ＰＭＯＳトランジスタ対１が非活性化される。
【００４１】
ＰＭＯＳトランジスタ３３は、ＰＭＯＳトランジスタ対１が非活性にされるときに、ＰＭＯＳトランジスタ３１のゲートを電源線６に電気的に接続するスイッチ素子として機能する。ＰＭＯＳトランジスタ３３のソースは、電源線６に接続され、ドレインは、ＰＭＯＳトランジスタ３１のゲートに接続される。ＰＭＯＳトランジスタ３３のゲートには、ＣＭＯＳインバータ３７によって生成される反転制御信号／ＳＣが入力される。ＰＭＯＳトランジスタ対１を非活性にするために制御信号ＳＣが”Ｈｉｇｈ”電圧にプルアップされると、反転制御信号／ＳＣは”Ｌｏｗ”電圧にプルダウンされ、ＰＭＯＳトランジスタ３３はターンオンされる。ＰＭＯＳトランジスタ３３がターンオンすることにより、ＰＭＯＳトランジスタ３１のゲートは、電源線６に電気的に接続されて電源電圧ＶＤＤに固定される。これにより、不所望なバイアス電流がＰＭＯＳトランジスタ対１に供給されることが防がれる。
【００４２】
一方、ＮＭＯＳトランジスタ３４は、ＮＭＯＳトランジスタ対２に一定のバイアス電流を供給する定電流源として機能する。ＮＭＯＳトランジスタ３４のソースは、接地電圧ＶＳＳを有する接地線７に接続され、ＮＭＯＳトランジスタ３４のドレインは、ＮＭＯＳトランジスタ対１に含まれるＮＭＯＳトランジスタ２１及び２２のソースに接続される。ＮＭＯＳトランジスタ３４のゲートは、ＮＭＯＳトランジスタ３２を介して、バイアス電圧ＶＢＩＡＳ Ｎを有する第２バイアスバス９に接続されている。バイアス電圧ＶＢＩＡＳ Ｎは、ＮＭＯＳトランジスタ３４がＮＭＯＳトランジスタ対２に所望のバイアス電流を供給するように定められる。バイアス電圧ＶＢＩＡＳ Ｎは、接地電圧ＶＳＳと電源電圧ＶＤＤとの間の電圧である。
【００４３】
ＮＭＯＳトランジスタ３５は、制御信号ＳＣに応答して、ＮＭＯＳトランジスタ３４のゲートを、選択的に第２バイアスバス９に電気的に接続するスイッチ素子として機能する。ＮＭＯＳトランジスタ３５のソースは第２バイアスバス９に接続され、ドレインはＮＭＯＳトランジスタ３４のゲートに接続される。ＮＭＯＳトランジスタ３５のゲートには、制御信号ＳＣが入力される。
【００４４】
制御信号ＳＣが”Ｈｉｇｈ”電圧にプルアップされると、ＮＭＯＳトランジスタ３５は、第２バイアスバス９をＮＭＯＳトランジスタ３４のゲートに電気的に接続し、ＮＭＯＳトランジスタ３４のゲートにバイアス電圧ＶＢＩＡＳ Ｎを供給する。バイアス電圧ＶＢＩＡＳ ＮがＮＭＯＳトランジスタ３４のゲートに供給されることにより、ＮＭＯＳトランジスタ対２にはバイアス電流が供給され、ＮＭＯＳトランジスタ対２が活性化される。
【００４５】
一方、制御信号ＳＣが”Ｌｏｗ”電圧にプルダウンされると、ＮＭＯＳトランジスタ３５は、第２バイアスバス９をＮＭＯＳトランジスタ３４のゲートから電気的に切り離し、ＮＭＯＳトランジスタ３４をターンオフする。これにより、ＮＭＯＳトランジスタ対２へのバイアス電流の供給が遮断され、ＮＭＯＳトランジスタ対２が非活性化される。
【００４６】
ＮＭＯＳトランジスタ３６は、ＮＭＯＳトランジスタ対２が非活性にされるときに、ＮＭＯＳトランジスタ３４のゲートを接地線７に電気的に接続するスイッチ素子として機能する。ＮＭＯＳトランジスタ３６のソースは、接地線７に接続され、ドレインは、ＮＭＯＳトランジスタ３４のゲートに接続される。ＮＭＯＳトランジスタ３６のゲートには、ＣＭＯＳインバータ３７によって生成される反転制御信号／ＳＣが入力される。ＮＭＯＳトランジスタ対２を非活性にするために制御信号ＳＣが”Ｌｏｗ”電圧にプルダウンされると、反転制御信号／ＳＣは”Ｈｉｇｈ”電圧にプルアップされ、ＮＭＯＳトランジスタ３６はターンオンされる。ＮＭＯＳトランジスタ３６がターンオンすることにより、ＮＭＯＳトランジスタ３４のゲートは、接地線７に電気的に接続されて接地電圧ＶＳＳに固定される。これにより、不所望なバイアス電流がＮＭＯＳトランジスタ対２に供給されることが防がれる。
【００４７】
ＰＭＯＳトランジスタ３２とＮＭＯＳトランジスタ３５とが制御信号ＳＣによって駆動され、ＰＭＯＳトランジスタ３３とＮＭＯＳトランジスタ３６とが反転制御信号／ＳＣによって駆動される上述の構造は、バイアス回路３を構成するために必要な素子数が少ない点で好適である。
【００４８】
ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタは、一般に、そのゲートとソースとの間に、ある程度の電圧（ゲート−ソース間電圧）が生じる。ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタがトランスファゲートとして使用される場合、ゲート−ソース間電圧の発生は、ソースとドレインの電圧を不一致にし、動作の上で問題になる場合がある。ゲート−ソース間電圧が問題になる場合、トランスファゲートとしては、ソース及びドレインが互いに結合された一組のＮＭＯＳトランジスタ及びＰＭＯＳトランジスタが使用される。
【００４９】
しかし、本実施の形態のように、ＰＭＯＳトランジスタ３２が制御信号ＳＣによって駆動され、ＰＭＯＳトランジスタ３３が反転制御信号／ＳＣによって駆動される上述の構成は、ソース及びドレインが互いに結合された一組のＮＭＯＳトランジスタ及びＰＭＯＳトランジスタからなるトランスファゲートを使用することを不要にし、バイアス回路３を構成するために必要な素子数を有効に減少する。
【００５０】
同様に、ＮＭＯＳトランジスタ３５が制御信号ＳＣによって駆動され、ＮＭＯＳトランジスタ３６が反転制御信号／ＳＣによって駆動される上述の構成は、ソース及びドレインが互いに結合された一組のＮＭＯＳトランジスタ及びＰＭＯＳトランジスタからなるトランスファゲートを使用することを不要にし、バイアス回路３を構成するために必要な素子数を有効に減少する。
【００５１】
一方、出力回路４は、上述のように、カレントミラー４１〜４５と、出力インバータ４６とを備えている。
【００５２】
カレントミラー４１は、ＰＭＯＳトランジスタ４１ａ、４１ｂで構成されている。ＰＭＯＳトランジスタ４１ａ、４１ｂのソースは、いずれも、電源線６に接続されている。ＰＭＯＳトランジスタ４１ａ、４１ｂのゲートは、互いに接続され、且つ、ＰＭＯＳトランジスタ４１ａのドレインに接続されている。ＰＭＯＳトランジスタ４１ａのドレインは、カレントミラー４１の入力端子として機能し、ＰＭＯＳトランジスタ４１ｂのドレインは、カレントミラー４１の出力端子として機能する。
【００５３】
同様に、カレントミラー４３は、ＰＭＯＳトランジスタ４３ａ、４３ｂで構成され、カレントミラー４５は、ＰＭＯＳトランジスタ４５ａ、４５ｂで構成されている。カレントミラー４３、４５の構成は、カレントミラー４１の構成と同様である。ＰＭＯＳトランジスタ４３ａ、４５ａのドレインは、それぞれ、カレントミラー４３、４５の入力端子として機能し、ＰＭＯＳトランジスタ４３ｂ、４５ｂのドレインは、それぞれ、カレントミラー４３、４５の出力端子として機能する。
【００５４】
カレントミラー４２は、ＮＭＯＳトランジスタ４２ａ、４２ｂで構成されている。ＮＭＯＳトランジスタ４２ａ、４２ｂのソースは、いずれも、接地線７に接続されている。ＮＭＯＳトランジスタ４２ａ、４２ｂのゲートは、互いに接続され、且つ、ＮＭＯＳトランジスタ４２ａのドレインに接続されている。ＮＭＯＳトランジスタ４２ａのドレインは、カレントミラー４１の入力端子として機能する。ＮＭＯＳトランジスタ４２ｂのドレインは、カレントミラー４１の出力端子として機能する。
【００５５】
同様に、カレントミラー４４は、ＮＭＯＳトランジスタ４４ａ、４４ｂで構成されている。カレントミラー４４の構成は、カレントミラー４２の構成と同様である。ＮＭＯＳトランジスタ４４ａのドレインは、それぞれ、カレントミラー４４の入力端子として機能し、ＮＭＯＳトランジスタ４４ｂのドレインは、それぞれ、カレントミラー４４の出力端子として機能する。
【００５６】
出力インバータ４６は、ＰＭＯＳトランジスタ４６ａとＮＭＯＳトランジスタ４６ｂとで構成されている。ＰＭＯＳトランジスタ４６ａのソースは、電源線６に接続され、ＮＭＯＳトランジスタ４６ｂのソースは、接地線７に接続されている。ＰＭＯＳトランジスタ４６ａ及びＮＭＯＳトランジスタ４６ｂのゲートは、入力ノード４７に接続されている。ＰＭＯＳトランジスタ４６ａ及びＮＭＯＳトランジスタ４６ｂのドレインは、出力ノード４８に接続されている。出力インバータ４６は、入力ノード４７の電圧を反転して出力ノード４８に出力する。出力ノード４８の電圧が、差動増幅器１０の出力電圧ＯＵＴである。
【００５７】
カレントミラー４１のＰＭＯＳトランジスタ４１ａのドレインは、ＮＭＯＳトランジスタ対２のＮＭＯＳトランジスタ２１のドレインに接続され、カレントミラー４１のＰＭＯＳトランジスタ４１ｂのドレインからは、ＮＭＯＳトランジスタ２１を流れる電流に対応する電流が出力される。
【００５８】
カレントミラー４１のＰＭＯＳトランジスタ４１ｂのドレインと、ＰＭＯＳトランジスタ対１のＰＭＯＳトランジスタ１２のドレインとは、いずれも、カレントミラー４２のＮＭＯＳトランジスタ４２ａのドレインに接続されている。カレントミラー４１のＰＭＯＳトランジスタ４１ｂは、ＮＭＯＳトランジスタ２１に電流が流れるときのみにカレントミラー４２に電流を供給するので、カレントミラー４２には、ＰＭＯＳトランジスタ１２又はＮＭＯＳトランジスタ２１に電流が流れる場合、すなわち、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合に、電流が供給されることになる。カレントミラー４２に電流が供給されるか否かは、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とのいずれが活性化されるかに関係がない。
【００５９】
カレントミラー４２に電流が供給される場合、すなわち、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合、カレントミラー４２のＮＭＯＳトランジスタ４２ｂは、定電流源として機能する。一方、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも低い場合、ＮＭＯＳトランジスタ４２ｂは、ターンオフされ、入力ノード４７と接地線７とは、電気的に切り離される。
【００６０】
一方、カレントミラー４３のＰＭＯＳトランジスタ４３ａのドレインは、ＮＭＯＳトランジスタ対２のＮＭＯＳトランジスタ２２のドレインに接続され、カレントミラー４３のＰＭＯＳトランジスタ４３ｂのドレインからは、ＮＭＯＳトランジスタ２２を流れる電流に対応する電流が出力される。
【００６１】
カレントミラー４３のＰＭＯＳトランジスタ４３ｂのドレインと、ＰＭＯＳトランジスタ対１のＰＭＯＳトランジスタ１１のドレインとは、いずれも、カレントミラー４４のＮＭＯＳトランジスタ４４ａのドレインに接続されている。カレントミラー４３からカレントミラー４４には、ＮＭＯＳトランジスタ２２に電流が流れるときのみに電流が供給されるので、カレントミラー４４には、ＰＭＯＳトランジスタ１１又はＮＭＯＳトランジスタ２２に電流が流れる場合、すなわち、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも低い場合に、電流が入力されることになる。カレントミラー４４に電流が入力されるか否かは、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とのいずれが活性化されるかに関係がない。
【００６２】
カレントミラー４４に電流が入力される場合、すなわち、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも低い場合、カレントミラー４４のＮＭＯＳトランジスタ４４ｂは、定電流源として機能する。一方、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合、ＮＭＯＳトランジスタ４４ｂは、ターンオフされる。
【００６３】
カレントミラー４５のＰＭＯＳトランジスタ４５ａのドレインは、カレントミラー４４のＮＭＯＳトランジスタ４４ｂのドレインに接続されている。ＮＭＯＳトランジスタ４４ｂが定電流源として機能してカレントミラー４５のＰＭＯＳトランジスタ４５ａに電流を流す場合、すなわち、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも低い場合、カレントミラー４５のＰＭＯＳトランジスタ４５ｂは、定電流減として機能する。一方、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合、ＰＭＯＳトランジスタ４５ｂは、ターンオフされる。
【００６４】
カレントミラー４２のＮＭＯＳトランジスタ４２ｂのドレインと、カレントミラー４５のＰＭＯＳトランジスタ４５ｂのドレインとは、入力ノード４７に接続されている。入力ノード４７の電圧は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに基づいて定まる。上述のように、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合、ＮＭＯＳトランジスタ４２ｂは定電流源として機能しようとする一方でＰＭＯＳトランジスタ４５ｂはターンオフされ、従って、入力ノード４７は”Ｌｏｗ”電圧にプルダウンされる。一方、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも低い場合、ＮＭＯＳトランジスタ４２ｂはターンオフされる一方でＰＭＯＳトランジスタ４５ｂは定電流源として機能しようとし、従って、入力ノード４７は”Ｈｉｇｈ”電圧にプルアップされる。
【００６５】
上述のように、出力インバータ４７は、入力ノード４７の電圧を反転して出力電圧ＯＵＴを出力するから、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合、出力電圧ＯＵＴは、”Ｈｉｇｈ”電圧にプルアップされ、逆の場合、出力電圧ＯＵＴは、”Ｌｏｗ”電圧にプルダウンされることになる。
【００６６】
続いて、本実施の形態の差動増幅器１０の動作が説明される。
【００６７】
差動増幅器１０を動作させる前に、入力しようとする正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−の範囲に対応する制御信号ＳＣが外部から供給され、ＰＭＯＳトランジスタ対１及びＮＭＯＳトランジスタ対２のうちの一方が活性化される。制御信号ＳＣは、当該差動増幅器１０を内蔵するＬＳＩの外部パッドから供給される。
【００６８】
正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とが、接地電圧ＶＳＳに近い場合には、制御信号ＳＣが”Ｌｏｗ”電圧にされ、ＰＭＯＳトランジスタ対１が活性化される。制御信号ＳＣが”Ｌｏｗ”電圧にされると、ＰＭＯＳトランジスタ３２がターンオンされて、ＰＭＯＳトランジスタ３１にバイアス電圧ＶＢＩＡＳ Ｐが供給される。バイアス電圧ＶＢＩＡＳ Ｐが供給されると、ＰＭＯＳトランジスタ３１は、ＰＭＯＳトランジスタ対１にバイアス電流を供給してＰＭＯＳトランジスタ対１を活性化する。このとき、反転制御信号／ＳＣが”Ｈｉｇｈ”電圧にされることに応答して、ＮＭＯＳトランジスタ３６はターンオンされ、ＮＭＯＳトランジスタ３４のゲートが接地線７に接続される。これにより、ＮＭＯＳトランジスタ３４のゲートが接地電圧ＶＳＳに固定され、ＮＭＯＳトランジスタ対２が不所望に動作することが防がれる。
【００６９】
一方、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とが、電源電圧ＶＤＤに近い場合には、制御信号ＳＣが”Ｈｉｇｈ”電圧にされ、ＮＭＯＳトランジスタ対２が活性化される。制御信号ＳＣが”Ｈｉｇｈ”電圧にされると、ＮＭＯＳトランジスタ３５がターンオンされて、ＮＭＯＳトランジスタ３４にバイアス電圧ＶＢＩＡＳ Ｎが供給される。バイアス電圧ＶＢＩＡＳ Ｎが供給されると、ＮＭＯＳトランジスタ３４は、ＮＭＯＳトランジスタ対２にバイアス電流を供給してＮＭＯＳトランジスタ対２を活性化する。このとき、反転制御信号／ＳＣが”Ｌｏｗ”電圧にされることに応答して、ＰＭＯＳトランジスタ３３はターンオンされ、ＰＭＯＳトランジスタ３１のゲートが電源線６に接続される。これにより、ＰＭＯＳトランジスタ３１のゲートが電源電圧ＶＤＤに固定され、ＰＭＯＳトランジスタ対１が不所望に動作することが防がれる。
【００７０】
このように、ＰＭＯＳトランジスタ対１及びＮＭＯＳトランジスタ対２のうちの一方のみが活性化されることにより、当該差動増幅器１０の消費電力が低減される。
【００７１】
制御信号ＳＣの設定の後、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とが入力され、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とのうちのいずれが高いかに応じて出力回路４から出力電圧ＯＵＴが出力される。正転入力電圧ＶＩＮ ＋が反転入力電圧ＶＩＮ−よりも高い場合には、出力電圧ＯＵＴは”Ｈｉｇｈ”電圧にプルアップされ、逆の場合には、出力電圧ＯＵＴは”Ｌｏｗ”電圧にプルダウンされる。
【００７２】
出力電圧ＯＵＴは、ＰＭＯＳトランジスタ対１及びＮＭＯＳトランジスタ対２のうちいずれが活性化されるかには依存しない。例えば、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合を考える。ＰＭＯＳトランジスタ対１が活性化される場合には、ＰＭＯＳトランジスタ対１のＰＭＯＳトランジスタ１２に電流が流れ、ＰＭＯＳトランジスタ１２からカレントミラー４２に電流が流れ、カレントミラー４２のＮＭＯＳトランジスタ４２ｂがターンオンされる。従って、入力ノード４７が”Ｌｏｗ”電圧にプルダウンされ、従って、出力インバータ４６が出力する出力電圧ＯＵＴは、”Ｈｉｇｈ”電圧にプルアップされる。一方、ＮＭＯＳトランジスタ対１が活性化される場合には、ＮＭＯＳトランジスタ対１のＮＭＯＳトランジスタ２１に電流が流れ、ＮＭＯＳトランジスタ２１に接続されているカレントミラー４１からカレントミラー４２に電流が流れ、カレントミラー４２のＮＭＯＳトランジスタ４２ｂがターンオンされる。従って、ＰＭＯＳトランジスタ対１が活性化される場合と同様に、入力ノード４７が”Ｌｏｗ”電圧にプルダウンされ、出力電圧ＯＵＴは、”Ｈｉｇｈ”電圧にプルアップされる。正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも低い場合を考える。
【００７３】
このように、ＰＭＯＳトランジスタ対１及びＮＭＯＳトランジスタ対２のうちいずれが活性化されても、所望の出力電圧ＯＵＴが出力インバータ４６から出力される。
【００７４】
差動増幅器１０は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との同相成分、すなわち、同相電圧ＶＣＭが接地電圧ＶＳＳと電源電圧ＶＤＤの間のいずれの値であっても動作可能である。図３は、差動増幅器１０の遅延時間の、同相電圧ＶＣＭに対する依存性を示すグラフである。電源電圧ＶＤＤは、２．３Ｖである。ＰＭＯＳトランジスタ対１を活性化させることにより、差動増幅器１０は、同相電圧ＶＣＭが１．３Ｖ以下の場合に正常に動作する。一方、ＮＭＯＳトランジスタ対２を活性化させることにより、差動増幅器１０は、同相電圧ＶＣＭが０．９Ｖ以上の場合に正常に動作する。このように、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とを適切に選択して活性化することにより、差動増幅器１０は、０Ｖから電源電圧の２．３Ｖにわたる入力電圧範囲で動作可能である。
【００７５】
以上に説明されているように、本実施の形態の差動増幅器１０は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との許容範囲を広げながら、消費電力を低減することができる。
【００７６】
（実施の第２形態）
図４は、本発明による差動増幅器の実施の第２形態を示している。実施の第２形態の差動増幅器１０では、制御信号ＳＣが外部から入力されるのではなく、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに応答して制御信号ＳＣを生成する制御信号生成回路５が設けられる。
【００７７】
制御信号生成回路５は、図５に示されているように、同相電圧検出回路５１と基準電圧生成電源５２と比較器５３とを備えている。同相電圧検出回路５１は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに応答して、同相電圧ＶＣＭに実質的に同一な出力電圧ＶＯを生成する。基準電圧生成電源５２は、基準電圧ＶＲを生成する。基準電圧ＶＲは、接地電圧ＶＳＳと電源電圧ＶＤＤとの間の電圧であり、好ましくは、ＶＤＤ／２である。比較器５３は、出力電圧ＶＯと基準電圧ＶＲとを比較して制御信号ＳＣを出力する。比較器５３は、出力電圧ＶＯが基準電圧ＶＲより高い場合に、制御信号ＳＣを”Ｈｉｇｈ”電圧にプルアップし、低い場合には、制御信号ＳＣを”Ｌｏｗ”電圧にプルダウンする。従って、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とが比較的に低い場合には、ＰＭＯＳトランジスタ対１が活性化され、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とが比較的に高い場合には、ＮＭＯＳトランジスタ対２が活性化される。これにより、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに応じて選ばれた適切なトランジスタ対が活性化される。
【００７８】
同相電圧検出回路５１は、電流ＩＲを生成する定電流源５４と、ＮＭＯＳトランジスタ５５ａ、５５ｂと、ＰＭＯＳトランジスタ５６ａ、５６ｂと、ＮＭＯＳトランジスタ５７ａ、５７ｂとを備えている。
【００７９】
定電流源５４は、その一端が接地端子５８に接続され、電流ＩＲを接地端子５８に流し込む。
【００８０】
定電流源５４の他端は、ノード５９を介して、ＮＭＯＳトランジスタ５５ａ、５５ｂのソースに接続されている。ＮＭＯＳトランジスタ５５ａ、５５ｂのゲートには、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とが、それぞれ入力される。
【００８１】
ＮＭＯＳトランジスタ５５ａ、５５ｂのドレインは、ＰＭＯＳトランジスタ５６ａのドレインに接続されている。ＰＭＯＳトランジスタ５６ａは、ＰＭＯＳトランジスタ５６ｂとともに、カレントミラーを構成している。ＰＭＯＳトランジスタ５６ａ、５６ｂの特性は同一である。ＰＭＯＳトランジスタ５６ａ、５６ｂのソースは、電源電位ＶＤＤを有する電源線６０に接続され、ＰＭＯＳトランジスタ５６ａ、５６ｂのゲートは、互いに接続され、且つ、ＰＭＯＳトランジスタ５６ａのドレインに接続されている。
【００８２】
ＰＭＯＳトランジスタ５６ｂのドレインは、ＮＭＯＳトランジスタ５７ａ、５７ｂのドレインに接続されている。ＮＭＯＳトランジスタ５７ａ、５７ｂのソースは、ノード５９を介して定電流源５４に接続されている。
【００８３】
ＮＭＯＳトランジスタ５７ａ、５７ｂのドレインは、それらのゲートに接続され、ＮＭＯＳトランジスタ５７ａ、５７ｂのドレインとゲートとは同一の電圧に保たれる。ＮＭＯＳトランジスタ５７ａ、５７ｂのゲートの電圧が、同相電圧検出回路５１の出力電圧ＶＯである。
【００８４】
ＮＭＯＳトランジスタ５７ａ、５７ｂの特性は、ＮＭＯＳトランジスタ５５ａ、５５ｂの特性と実質的に同一である。
【００８５】
このような構成を有する同相電圧検出回路５１の出力電圧ＶＯは、おおむね、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との平均、即ち、同相電圧ＶＣＭに一致する。ＮＭＯＳトランジスタ５５ａ、５５ｂは、それぞれ、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに対応した電流Ｉ２，Ｉ３をノード５９に流し込む。ＰＭＯＳトランジスタ５６ａには、電流Ｉ２と電流Ｉ３との和と同一の大きさの電流ＩＲ／２が流れる。ＰＭＯＳトランジスタ５６ａ、５６ｂは、カレントミラーを構成するので、ＮＭＯＳトランジスタ５７ａ、５７ｂのドレインには、ＰＭＯＳトランジスタ５６ａを流れる電流と同一の大きさの電流ＩＲ／２が流れ込む。ＮＭＯＳトランジスタ５７ａ、５７ｂは、同一の特性を有しているので、ＮＭＯＳトランジスタ５７ａ、５７ｂには、同一の大きさの電流Ｉ１が流れる。ＮＭＯＳトランジスタ５７ａ、５７ｂを流れる電流の和は、ＮＭＯＳトランジスタ５５ａ、５５ｂを流れる電流の和に一致するので、電流Ｉ１は、電流Ｉ２，Ｉ３の平均に一致する。更に、ＮＭＯＳトランジスタ５７ａ、５７ｂの特性は、ＮＭＯＳトランジスタ５５ａ、５５ｂの特性と一致しているので、ＮＭＯＳトランジスタ５７ａ、５７ｂのゲートの電圧は、おおむね、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との平均の電圧、すなわち、同相電圧ＶＣＭになる。
【００８６】
より厳密には、同相電圧検出回路５１の出力電圧ＶＯは、下記式：
【数１】
で表現される。ここでＩ１は、ＮＭＯＳトランジスタ５７ａ、５７ｂを流れる電流であり、βは、ＮＭＯＳトランジスタ５５ａ、５５ｂ、５７ａ、５７ｂのゲート幅Ｗ、ゲート長Ｌ、移動度μ、及びゲート容量ＣＯを用いて、下記式：
【数２】
で表現される値である。
【００８７】
式（１）の第１項は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との平均、すなわち、同相電圧ＶＣＭである。式（１）の第２項は、ＭＯＳトランジスタの非線形性に起因して生じる同相電圧ＶＣＭからの誤差である。第２項の値は小さい。
【００８８】
式（１）に示されているように、出力電圧ＶＯは、厳密には同相電圧ＶＣＭと一致しない。しかし、出力電圧ＶＯは、少なくとも正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との間の電圧であり、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との電圧範囲を判断する指標として充分に機能する。
【００８９】
本実施の差動増幅器１０では、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とから、同相電圧ＶＣＭに実質的に一致する出力電圧ＶＯが生成され、出力電圧ＶＯに応答して制御信号ＳＣが生成される。これにより、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との電圧範囲に応じて制御信号ＳＣが生成され、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とのうちの適切な一方が、自動的に選択されて活性化される。
【００９０】
実施の第２形態において、同相電圧検出回路５１に大きな駆動能力が求められる場合には、図６に示されているように、ＮＭＯＳトランジスタ５７ａ、５７ｂのドレインとゲートとの間にバッファ６１が挿入されることが好適である。バッファ６１の入力は、ＮＭＯＳトランジスタ５７ａ、５７ｂのドレインに接続され、出力は、ＮＭＯＳトランジスタ５７ａ、５７ｂのゲート、すなわち、出力電圧ＶＯが出力される出力端子に接続される。
【００９１】
図５、又は図６の同相電圧検出回路５１の出力電圧ＶＯには、ノイズが発生し得る。このノイズによる誤動作を防止するために、比較器５３は、図７に示されているように、その入出力特性がヒステリシス（履歴特性）を持つように構成されることが好適である。すなわち、比較器５３は、比較器５３の入力電圧（すなわち、同相電圧検出回路５１の出力電圧ＶＯ）が増加するときには、比較器５３の入力電圧が閾値ＶＴ１を超えた時に制御信号ＳＣの電圧を”Ｌｏｗ”電圧から”Ｈｉｇｈ”電圧に遷移させるように構成される。更に、比較器５３は、比較器５３の入力電圧が減少するときには、比較器５３の入力電圧が閾値ＶＴ２（＜ＶＴ１）より小さくなった時に制御信号ＳＣの電圧を”Ｌｏｗ”電圧から”Ｈｉｇｈ”電圧に遷移させるように構成される。これにより、ノイズによって出力電圧ＶＯがふらついても、これによって制御信号ＳＣが不安定になることが防止される。
【００９２】
ノイズによる誤動作を防止する他の手段として、図８に示されているように、同相電圧検出回路５１と比較器５３との間にローパスフィルタ６２が挿入されることが可能である。ローパスフィルター６２は、典型的には、抵抗６２ａとキャパシタ６２ｂとで構成される。抵抗６２ａの第１端子は、同相電圧検出回路５１の出力端子に接続され、抵抗６２ａの第２端子は、比較器５３の入力端子に接続されている。キャパシタ６２ｂは、抵抗６２の第２端子と、接地電圧ＶＳＳを有する接地端子６３との間に介設されている。これにより、高周波のノイズが除去された出力電圧ＶＯが比較器５３に供給され、制御信号ＳＣが不安定になることが防止される。
【００９３】
【発明の効果】
本発明により、入力電圧の許容範囲が広く、且つ、その消費電力が小さい差動増幅器が提供される。
【図面の簡単な説明】
【図１】図１は、本発明による差動増幅器の実施の第１形態を示す。
【図２】図２は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との波形を示す。
【図３】図３は、実施の第１形態の差動増幅器の動作範囲を示すグラフである。
【図４】図４は、本発明による差動増幅器の実施の第２形態を示す。
【図５】図５は、実施の第２形態の差動増幅器に含まれる制御信号生成回路５を示す。
【図６】図６は、実施の第２形態の差動増幅器に含まれる制御信号生成回路５の変形例を示す。
【図７】図７は、実施の第２形態の差動増幅器に含まれる比較器５３の好適な入出力特性を示す。
【図８】図８は、実施の第２形態の差動増幅器に含まれる制御信号生成回路５の他の変形例を示す。
【図９】図９は、従来の差動増幅器を示す。
【符号の説明】
１：ＰＭＯＳトランジスタ対
２：ＮＭＯＳトランジスタ対
３：バイアス回路
４：出力回路
５：制御信号生成回路
６：電源線
７：接地線
８：第１バイアスバス
９：第２バイアスバス
１０：差動増幅器
１１、１２：ＰチャンネルＭＯＳトランジスタ（ＰＭＯＳトランジスタ）
２１、２２：ＮチャンネルＭＯＳトランジスタ（ＮＭＯＳトランジスタ）
３１〜３３：ＰＭＯＳトランジスタ
３４〜３６：ＮＭＯＳトランジスタ
３７：インバータ
３８：ＰＭＯＳトランジスタ
３９：ＮＭＯＳトランジスタ
４１〜４５：カレントミラー
４１ａ、４１ｂ、４３ａ、４３ｂ、４５ａ、４５ｂ：ＰＭＯＳトランジスタ
４２ａ、４２ｂ、４４ａ、４４ｂ：ＮＭＯＳトランジスタ
４６：出力インバータ
４６ａ：ＰＭＯＳトランジスタ
４６ｂ：ＮＭＯＳトランジスタ
５１：同相電圧検出回路
５２：基準電圧生成電源
５３：比較器
５４：定電流源
５５ａ、５５ｂ、５７ａ、５７ｂ：ＮＭＯＳトランジスタ
５６ａ、５６ｂ：ＰＭＯＳトランジスタ
５９：ノード
６０：電源線
６１：バッファ
６２：ローパスフィルタ
６２ａ：抵抗
６２ｂ：キャパシタ
【発明の属する技術分野】
本発明は、差動増幅器に関する。
【０００２】
【従来の技術】
２つの入力信号の電位差に対応した出力信号を出力する差動増幅器は、集積回路に広く使用される回路の一つである。
【０００３】
ＬＳＩ（Large Scale Integrated circuit）に設けられる差動増幅器１００は、典型的には、図９に示されているように、ソースが互いに結合された一対のＰＭＯＳトランジスタ１０１、１０２と、ＰＭＯＳトランジスタ１０１、１０２のソースと電源電圧ＶＤＤを有する電源端子１０４との間に介設されたＰＭＯＳトランジスタ１０３とを含んで構成される。ＰＭＯＳトランジスタ１０１、１０２のゲートには、それぞれ、入力電圧ＶＩＮ＋、ＶＩＮ−が入力される。ＰＭＯＳトランジスタ１０３のゲートには、一定のバイアス電圧が印加され、ＰＭＯＳトランジスタ１０３は、ＰＭＯＳトランジスタ１０１、１０２のソースに、一定のバイアス電流ＩＢＩＡＳを供給する定電流源として機能する。
【０００４】
入力電圧ＶＩＮ＋が入力電圧ＶＩＮ−より低いと、バイアス電流ＩＢＩＡＳの実質的に全てがＰＭＯＳトランジスタ１０１に流れ、出力電流ＩＯＵＴ＋として取り出される。一方、入力電圧ＶＩＮ＋が入力電圧ＶＩＮ−より高いと、バイアス電流ＩＢＩＡＳの実質的に全てがＰＭＯＳトランジスタ１０２に流れ、出力電流ＩＯＵＴ−として取り出される。出力電流ＩＯＵＴ＋、ＩＯＵＴ−が負荷に流されることより、差動増幅器１００の出力が、電圧で取り出されることも可能である。
【０００５】
差動増幅器は、ＰＭＯＳトランジスタではなく、ＮＭＯＳトランジスタで構成されることも可能である。
【０００６】
このような差動増幅器を正常に動作させるためには、差動増幅器に入力される２つの入力電圧を、ある範囲に制限する必要がある。すなわち、２つの入力電圧は、接地電圧ＶＳＳと電源電圧ＶＤＤとの間の全範囲に及ぶことは許されない。例えば、図９に示されている差動増幅器１００の２つの入力電圧ＶＩＮ＋、ＶＩＮ−は、接地電圧ＶＳＳ以上、ＶＤＤ−（ＶＧＳ＋ＶＤＳ（ＳＡＴ））以下である必要がある。ここでＶＤＳ（ＳＡＴ）は、ＰＭＯＳトランジスタ１０３が５極管領域（飽和領域）で動作するときのＰＭＯＳトランジスタ１０３のドレイン−ソース間電圧であり、ＶＧＳは、ＰＭＯＳトランジスタ１０１（又はＰＭＯＳトランジスタ１０２）にバイアス電流ＩＢＩＡＳが流れたときの、ＰＭＯＳトランジスタ１０１（又はＰＭＯＳトランジスタ１０２）のゲート−ソース間電圧である。同様に、差動増幅器がＮＭＯＳトランジスタで構成される場合には、入力電圧ＶＩＮ＋、ＶＩＮ−は、ＶＳＳ＋（ＶＧＳ＋ＶＤＳ（ＳＡＴ））以上、ＶＤＤ以下である必要がある。差動増幅器の入力電圧に課せられる制限は、差動増幅器の設計の自由度を小さくし、好ましくない。
【０００７】
特許文献１は、差動増幅器の入力電圧の許容範囲を広げる技術を開示している。特許文献１に開示されている差動増幅器は、入力信号を受けるＰチャンネルトランジスタ対と、該入力信号を受けるＮチャンネルトランジスタ対と、これらのトランジスタ対の出力を合成する回路とを備えている。Ｐチャンネルトランジスタ対とＮチャンネルトランジスタ対とは、入力電圧の許容範囲が異なっている。従って、当該差動増幅器は、２つの入力電圧が、Ｐチャンネルトランジスタ対とＮチャンネルトランジスタ対との少なくとも一方が動作可能な電圧範囲にあれば、動作可能である。
【０００８】
差動増幅器は、２つの入力電圧の許容範囲が広い一方で、その消費電力が小さいことが望まれる。差動増幅器は、ＬＳＩにおいて多数使用され得るため、その消費電力が小さいことは、ＬＳＩの消費電力の低減に極めて有効である。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、入力電圧の許容範囲が広く、且つ、その消費電力が小さい差動増幅器を提供することにある。
【００１０】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１１】
本発明による差動増幅器（１０）は、第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）とを受ける第１トランジスタ対（１）と、第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）とを受け、且つ、第１トランジスタ対（１）と相補である第２トランジスタ対（２）と、制御信号（ＳＣ）に応答して第１トランジスタ対（１）と前記第２トランジスタ対（２）とのうちから選択された一のトランジスタ対を選択し、選択された前記一のトランジスタ対を活性化するバイアス回路（３）と、第１トランジスタ対（１）の出力と第２トランジスタ対（２）の出力とに応答して、出力信号（ＯＵＴ）を出力する出力回路（４）とを備えている。
【００１２】
第１トランジスタ対（１）と、それに相補の第２トランジスタ対（２）とは、その入力電圧の許容範囲が異なる。当該差動増幅器（１０）は、制御信号（ＳＣ）により、第１トランジスタ対（１）と、それに相補の第２トランジスタ対（２）とのうちの所望の一方を選択して第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）の差の増幅に使用することが可能であり、これにより、第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）との許容範囲を広げることが可能である。
【００１３】
その一方で、当該差動増幅器（１０）は、第１トランジスタ対（１）と、それに相補の第２トランジスタ対（２）とが排他的に使用されるため、その消費電力を減少することができる。
【００１４】
制御信号（ＳＣ）は、当該差動増幅器（１０）の外部から入力されることが可能であり、第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）とに応答して、制御信号（ＳＣ）を生成する制御信号生成回路（５）が差動増幅器（１０）に備えられることが可能である。制御信号生成回路（５）が差動増幅器（１０）に備えられることは、制御信号（ＳＣ）を外部から供給する必要をなくす点で好適である。
【００１５】
制御信号生成回路（５）は、第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）とに応答して、第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）との間の出力電圧（ＶＯ）を出力する第１回路（５１）と、出力電圧（ＶＯ）に応答して制御信号（ＳＣ）を生成する第２回路（５２、５３）とを含むことが好適である。第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）との間である出力電圧（ＶＯ）は、第１入力電圧（ＶＩＮ＋）と第２入力電圧（ＶＩＮ−）とがとる範囲の指標として適切である。かかる出力電圧（ＶＯ）を使用することにより、活性化される該一のトランジスタ対を適切に選択することができる。
【００１６】
より好ましくは、第１回路（５１）が出力する出力電圧（ＶＯ）は、第１入力電圧（ＶＩＮ＋）と前記第２入力電圧（ＶＩＮ−）との同相成分である同相電圧（ＶＣＭ）に、実質的に一致することが好適である。
【００１７】
典型的には、差動増幅器（１０）の第１トランジスタ対（１）は、第１ＰチャンネルＭＯＳＦＥＴ（１１）と第２ＰチャンネルＭＯＳＦＥＴ（１２）とで構成され、第２トランジスタ対（２）は、第１ＮチャンネルＭＯＳＦＥＴ（２１）と第２ＮチャンネルＭＯＳＦＥＴ（２２）とで構成される。第１ＰチャンネルＭＯＳＦＥＴ（１１）のゲートには、第１入力電圧（ＶＩＮ＋）が入力され、第２ＰチャンネルＭＯＳＦＥＴ（１２）のゲートには、第２入力電圧（ＶＩＮ−）が入力される。第１ＰチャンネルＭＯＳＦＥＴ（１１）と第２ＰチャンネルＭＯＳＦＥＴ（１２）とは、それらのソースが互いに接続されている。第１ＮチャンネルＭＯＳＦＥＴ（２１）のゲートには、第１入力電圧（ＶＩＮ＋）が入力され、第２ＮチャンネルＭＯＳＦＥＴ（２２）のゲートには、第２入力電圧（ＶＩＮ−）が入力される。第１ＮチャンネルＭＯＳＦＥＴ（２１）と第２ＮチャンネルＭＯＳＦＥＴ（２２）とは、それらのソースが互いに接続されている。バイアス回路（３）は、制御信号（ＳＣ）に応答して、第１ＮチャンネルＭＯＳＦＥＴ（２１）及び第２ＮチャンネルＭＯＳＦＥＴ（２２）のソースと、第１ＰチャンネルＭＯＳＦＥＴ（１１）及び第２ＰチャンネルＭＯＳＦＥＴ（２２）のソースとのいずれか一方にバイアス電流を供給する。出力回路（４）は、第１ＰチャンネルＭＯＳＦＥＴ（１１）と第２ＰチャンネルＭＯＳＦＥＴ（１２）と第１ＮチャンネルＭＯＳＦＥＴ（２１）と第２ＮチャンネルＭＯＳＦＥＴ（２２）とのうちのいずれに電流が流れるかに応答して、出力信号（ＯＵＴ）を出力する。
【００１８】
バイアス回路（３）が、第１ＰチャンネルＭＯＳＦＥＴ（１１）及び第２ＰチャンネルＭＯＳＦＥＴ（１２）のソースに接続されたドレインと、電源電圧（ＶＤＤ）を有する電源線（６）に接続されたソースとを有する第３ＰチャンネルＭＯＳＦＥＴ（３１）を含む場合、バイアス回路（３）は、第３ＰチャンネルＭＯＳＦＥＴ（３１）のゲートと第１バイアス電圧（ＶＢＩＡＳ Ｐ）を有する第１バイアスバス（８）との間に介設され、制御信号（ＳＣ）に応答して動作する第１スイッチ素子（３２）と、第３ＰチャンネルＭＯＳＦＥＴ（３１）のゲートと電源線（６）との間に介設され、制御信号（ＳＣ）に応答して動作する第２スイッチ素子（３３）とを含み、第１スイッチ素子（３２）と第２スイッチ素子（３３）とは、制御信号（ＳＣ）に応答して、排他的にターンオンされることが好適である。第３ＰチャンネルＭＯＳＦＥＴ（３１）は、そのゲートに第１バイアス電圧（ＶＢＩＡＳ Ｐ）が供給されると、定電流源として機能する。
【００１９】
このようなバイアス回路（３）の構成は、第１トランジスタ対（１）が非活性であるときに、第３ＰチャンネルＭＯＳＦＥＴ（３１）のゲートの電圧を電源電圧（ＶＤＤ）に固定し、第１トランジスタ対（１）に不所望なバイアス電流が供給されることを防止する。
【００２０】
バイアス回路（３）が、更に、制御信号（ＳＣ）を反転して反転制御信号（ＳＣ）を出力するインバータ（３７）を含む場合には、第１スイッチ素子（３２）は、第１バイアスバス（８）に接続されたソースと、第３ＰチャンネルＭＯＳＦＥＴ（３１）のゲートに接続されたドレインと、制御信号（ＳＣ）を受けるゲートとを有する第４ＰチャンネルＭＯＳＦＥＴ（３２）からなり、第２スイッチ素子（３３）は、電源線（６）に接続されたソースと、第３ＰチャンネルＭＯＳＦＥＴ（３１）のゲートに接続されたドレインと、反転制御信号（ＳＣ）を受けるゲートとを有する第５ＰチャンネルＭＯＳＦＥＴ（３３）からなることが好適である。
【００２１】
かかる構成は、第１バイアスバス（８）と第３ＰチャンネルＭＯＳＦＥＴ（３１）のゲートとを電気的に接続するために、ソース及びドレインが互いに接続された一対のＰチャンネルＭＯＳＦＥＴ及びＮチャンネルＭＯＳＦＥＴからなるトランスファゲートを使用する必要をなくし、更に、電源線（６）と第３ＰチャンネルＭＯＳＦＥＴ（３１）のゲートとを電気的に接続するために、上記のトランスファゲートを使用する必要をなくす。かかる構成は、バイアス回路（３）を構成する素子の数を減少させる点で好適である。
【００２２】
同様に、バイアス回路（３）が、第１ＮチャンネルＭＯＳＦＥＴ（２１）及び第２ＮチャンネルＭＯＳＦＥＴ（２２）のソースに接続されたドレインと、接地電圧（ＶＳＳ）を有する接地線（７）に接続されたソースとを有する第３ＮチャンネルＭＯＳＦＥＴ（３４）を含む場合、バイアス回路（３）は、第３ＮチャンネルＭＯＳＦＥＴ（３４）のゲートと第２バイアス電圧（ＶＢＩＡＳ Ｎ）を有する第２バイアスバス（９）との間に介設され、制御信号（ＳＣ）に応答して動作する第３スイッチ素子（３５）と、第３ＮチャンネルＭＯＳＦＥＴ（３４）のゲートと接地線（７）との間に介設され、制御信号（ＳＣ）に応答して動作する第４スイッチ素子（３６）とを含み、第３スイッチ素子（３２）と第４スイッチ素子（３３）とは、制御信号（ＳＣ）に応答して、排他的にターンオンされることが好適である。第３ＮチャンネルＭＯＳＦＥＴ（３４）は、そのゲートに第２バイアス電圧（ＶＢＩＡＳ Ｎ）が供給されると、定電流源として機能する。
【００２３】
このようなバイアス回路（３）の構成は、第２トランジスタ対（２）が非活性であるときに、第３ＮチャンネルＭＯＳＦＥＴ（３４）のゲートの電圧を接地電圧（ＶＳＳ）に固定し、第２トランジスタ対（２）に不所望なバイアス電流が供給されることを防止する。
【００２４】
更に、バイアス回路（３）が、制御信号（ＳＣ）を反転して反転制御信号（ＳＣ）を出力するインバータ（３７）を含む場合には、第３スイッチ素子（３５）は、第２バイアスバス（９）に接続されたソースと、第３ＮチャンネルＭＯＳＦＥＴ（３４）のゲートに接続されたドレインと、制御信号（ＳＣ）を受けるゲートとを有する第４ＮチャンネルＭＯＳＦＥＴ（３５）からなり、第４スイッチ素子（３６）は、接地線（７）に接続されたソースと、第３ＮチャンネルＭＯＳＦＥＴ（３４）のゲートに接続されたドレインと、反転制御信号（ＳＣ）を受けるゲートとを有する第５ＮチャンネルＭＯＳＦＥＴ（３６）からなることが好適である。
【００２５】
かかる構成は、第２バイアスバス（９）と第３ＮチャンネルＭＯＳＦＥＴ（３４）のゲートとを電気的に接続するために、ソース及びドレインが互いに接続された一対のＰチャンネルＭＯＳＦＥＴ及びＮチャンネルＭＯＳＦＥＴからなるトランスファゲートを使用する必要をなくし、更に、電源線（６）と第３ＮチャンネルＭＯＳＦＥＴ（３４）のゲートとを電気的に接続するために、トランスファゲートを使用する必要をなくす。かかる構成は、バイアス回路（３）を構成する素子の数を有効に減少させる点で好適である。
【００２６】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明による差動増幅器の実施の一形態を説明する。
【００２７】
（実施の第１形態）
図１は、本発明による差動増幅器の実施の第１形態を示している。実施の第１形態の差動増幅器１０は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とを比較して出力電圧ＯＵＴを生成する回路である。図２に示されているように、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とは、同相電圧（common mode voltage）ＶＣＭを中心として小さい振幅で変動する一組の電圧である。正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−の振幅は、典型的には、１００〜４００ｍＶである。正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とは、その平均が同相電圧ＶＣＭに一致するように生成される。
【００２８】
図１に示されているように、差動増幅器１０は、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とバイアス回路３と出力回路４とを備えている。
【００２９】
ＰＭＯＳトランジスタ対１は、互いにソースが結合されたＰチャンネルＭＯＳトランジスタ（以下、単に、「ＰＭＯＳトランジスタ」という）１１、１２で構成されている。ＰＭＯＳトランジスタ１１のゲートには、正転入力電圧ＶＩＮ＋が入力され、ＰＭＯＳトランジスタ１２のゲートには、反転入力電圧ＶＩＮ−が入力される。ＰＭＯＳトランジスタ１１とＰＭＯＳトランジスタ１２とは、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに応答して、そのいずれか一方がオン状態になる。
【００３０】
ＮＭＯＳトランジスタ対２は、互いにソースが結合されたＮチャンネルＭＯＳトランジスタ（以下、単に、「ＮＭＯＳトランジスタ」という）２１、２２で構成されている。ＮＭＯＳトランジスタ２１とのゲートには、ＰＭＯＳトランジスタ１１のゲートと同じ正転入力電圧ＶＩＮ＋が入力される。ＮＭＯＳトランジスタ２２のゲートには、ＰＭＯＳトランジスタ１２のゲートと同じ反転入力電圧ＶＩＮ−が入力される。ＮＭＯＳトランジスタ２１とＮＭＯＳトランジスタ２２とは、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに応答して、そのいずれか一方がオン状態になる。
【００３１】
バイアス回路３は、ＰＭＯＳトランジスタ３１〜３３、ＮＭＯＳトランジスタ３４〜３６、及びＣＭＯＳインバータ３７で構成されている。バイアス回路３は、外部から供給される制御信号ＳＣに応答して、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とのいずれか一方を選択的に活性化する。制御信号ＳＣが”Ｌｏｗ”電圧（すなわち、接地電圧ＶＳＳ）にプルダウンされると、バイアス回路３は、ＰＭＯＳトランジスタ１１、１２のソースにバイアス電流を供給してＰＭＯＳトランジスタ対１を活性化する。一方、制御信号ＳＣが”Ｈｉｇｈ”電圧（すなわち、電源電圧ＶＤＤ）にプルアップされると、バイアス回路３は、ＮＭＯＳトランジスタ２１、２２のソースにバイアス電流を供給してＮＭＯＳトランジスタ対２を活性化する。
【００３２】
ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とのうち、バイアス回路３によって活性化された一のトランジスタ対は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との電圧に応答して、そのトランジスタ対が含む２つのＭＯＳトランジスタの一方から出力電流を出力する。より詳細には、ＰＭＯＳトランジスタ対１が活性化されているときには、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合にＰＭＯＳトランジスタ１２のドレインから出力電流が出力され、逆の場合にはＰＭＯＳトランジスタ１１のドレインから出力電流が出力される。ＮＭＯＳトランジスタ対２が活性化されているときには、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合にＮＭＯＳトランジスタ２１のドレインから出力電流が出力され、逆の場合にはＮＭＯＳトランジスタ２２のドレインから出力電流が出力される。
【００３３】
出力回路４は、カレントミラー４１〜４５と、出力インバータ４６とから構成される。出力回路４は、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とに含まれる４つのＭＯＳトランジスタのうち、いずれのＭＯＳトランジスタから出力電流が出力されているかに応答して、出力電圧ＯＵＴを生成する。出力回路４は、ＰＭＯＳトランジスタ１１又はＮＭＯＳトランジスタ２２から出力電流が出力されている場合に出力電圧ＯＵＴを”Ｌｏｗ”電圧にプルダウンし、ＰＭＯＳトランジスタ１２又はＮＭＯＳトランジスタ２１から出力電流が出力されている場合に出力電圧ＯＵＴを”Ｈｉｇｈ”電圧にプルアップする。即ち、出力回路４は、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合に出力電圧ＯＵＴを”Ｈｉｇｈ”電圧にプルアップし、逆の場合には、出力電圧ＯＵＴを”Ｌｏｗ”電圧にプルダウンすることになる。このように、出力電圧ＯＵＴは、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高いか低いかに応答して出力される。出力電圧ＯＵＴは、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とのいずれが活性化されているかには関係ない。
【００３４】
本実施の形態の差動増幅器１０は、制御信号ＳＣを適切に制御することにより、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに許容される範囲を広くすることができる。差動増幅器１０は、制御信号ＳＣを制御することにより、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２との所望の一方を選択的に活性化して出力電圧ＯＵＴを生成可能である。更に、既述のように、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とでは、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との電圧の許容範囲が異なっている。従って、本実施の形態の差動増幅器１０は、制御信号ＳＣによってＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とのうちの適切な一方を選択して出力電圧ＯＵＴを生成することにより、広い電圧範囲、即ち、接地電圧ＶＳＳから電源電圧ＶＤＤの範囲の正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに対応することが可能である。
【００３５】
その一方で、本実施の形態の差動増幅器１０は、消費電力を小さくすることができる。本実施の形態の差動増幅器１０は、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とは、排他的に活性化され、同時には活性化されない。従って、本実施の形態の差動増幅器１０は、ＰＭＯＳトランジスタ対とＮＭＯＳトランジスタ対との両方が常に活性化されている特許文献１の差動増幅器１０よりも消費電力を小さくすることができる。
【００３６】
以下では、バイアス回路３と出力回路４との構成が、より詳細に説明される。上述のように、バイアス回路３は、ＰＭＯＳトランジスタ３１、３２、３３と、ＮＭＯＳトランジスタ３４、３５、３６と、ＣＭＯＳインバータ３７とを含んでいる。ＣＭＯＳインバータ３７は、ＰＭＯＳトランジスタ３８とＮＭＯＳトランジスタ３９とを含んでいる。ＣＭＯＳインバータ３７は、制御信号ＳＣを反転して反転制御信号／ＳＣを生成する。
【００３７】
ＰＭＯＳトランジスタ３１は、ＰＭＯＳトランジスタ対１に一定のバイアス電流を供給する定電流源として機能する。ＰＭＯＳトランジスタ３１のソースは、電源電圧ＶＤＤを有する電源線６に接続され、ＰＭＯＳトランジスタ３１のドレインは、ＰＭＯＳトランジスタ対１に含まれるＰＭＯＳトランジスタ１１及び１２のソースに接続される。ＰＭＯＳトランジスタ３１のゲートは、ＰＭＯＳトランジスタ３２を介して、バイアス電圧ＶＢＩＡＳ Ｐを有する第１バイアスバス８に接続されている。バイアス電圧ＶＢＩＡＳ Ｐは、ＰＭＯＳトランジスタ３１がＰＭＯＳトランジスタ対１に所望のバイアス電流を供給するように定められる。バイアス電圧ＶＢＩＡＳ Ｐは、接地電圧ＶＳＳと電源電圧ＶＤＤとの間の電圧である。
【００３８】
ＰＭＯＳトランジスタ３２は、制御信号ＳＣに応答してＰＭＯＳトランジスタ３１のゲートを選択的に第１バイアスバス８に電気的に接続するスイッチ素子として機能する。ＰＭＯＳトランジスタ３２のソースは第１バイアスバス８に接続され、ドレインはＰＭＯＳトランジスタ３１のゲートに接続される。ＰＭＯＳトランジスタ３２のゲートには、制御信号ＳＣが入力される。
【００３９】
制御信号ＳＣが”Ｌｏｗ”電圧にプルダウンされると、ＰＭＯＳトランジスタ３２は、第１バイアスバス８をＰＭＯＳトランジスタ３１のゲートに電気的に接続してＰＭＯＳトランジスタ３１のゲートにバイアス電圧ＶＢＩＡＳ Ｐを供給する。バイアス電圧ＶＢＩＡＳ ＰがＰＭＯＳトランジスタ３１のゲートに供給されることにより、ＰＭＯＳトランジスタ対１にはバイアス電流が供給され、ＰＭＯＳトランジスタ対１が活性化される。
【００４０】
一方、制御信号ＳＣが”Ｈｉｇｈ”電圧にプルアップされると、ＰＭＯＳトランジスタ３２は、第１バイアスバス８をＰＭＯＳトランジスタ３１のゲートから電気的に切り離し、ＰＭＯＳトランジスタ３１をターンオフする。これにより、ＰＭＯＳトランジスタ対１へのバイアス電流の供給が遮断され、ＰＭＯＳトランジスタ対１が非活性化される。
【００４１】
ＰＭＯＳトランジスタ３３は、ＰＭＯＳトランジスタ対１が非活性にされるときに、ＰＭＯＳトランジスタ３１のゲートを電源線６に電気的に接続するスイッチ素子として機能する。ＰＭＯＳトランジスタ３３のソースは、電源線６に接続され、ドレインは、ＰＭＯＳトランジスタ３１のゲートに接続される。ＰＭＯＳトランジスタ３３のゲートには、ＣＭＯＳインバータ３７によって生成される反転制御信号／ＳＣが入力される。ＰＭＯＳトランジスタ対１を非活性にするために制御信号ＳＣが”Ｈｉｇｈ”電圧にプルアップされると、反転制御信号／ＳＣは”Ｌｏｗ”電圧にプルダウンされ、ＰＭＯＳトランジスタ３３はターンオンされる。ＰＭＯＳトランジスタ３３がターンオンすることにより、ＰＭＯＳトランジスタ３１のゲートは、電源線６に電気的に接続されて電源電圧ＶＤＤに固定される。これにより、不所望なバイアス電流がＰＭＯＳトランジスタ対１に供給されることが防がれる。
【００４２】
一方、ＮＭＯＳトランジスタ３４は、ＮＭＯＳトランジスタ対２に一定のバイアス電流を供給する定電流源として機能する。ＮＭＯＳトランジスタ３４のソースは、接地電圧ＶＳＳを有する接地線７に接続され、ＮＭＯＳトランジスタ３４のドレインは、ＮＭＯＳトランジスタ対１に含まれるＮＭＯＳトランジスタ２１及び２２のソースに接続される。ＮＭＯＳトランジスタ３４のゲートは、ＮＭＯＳトランジスタ３２を介して、バイアス電圧ＶＢＩＡＳ Ｎを有する第２バイアスバス９に接続されている。バイアス電圧ＶＢＩＡＳ Ｎは、ＮＭＯＳトランジスタ３４がＮＭＯＳトランジスタ対２に所望のバイアス電流を供給するように定められる。バイアス電圧ＶＢＩＡＳ Ｎは、接地電圧ＶＳＳと電源電圧ＶＤＤとの間の電圧である。
【００４３】
ＮＭＯＳトランジスタ３５は、制御信号ＳＣに応答して、ＮＭＯＳトランジスタ３４のゲートを、選択的に第２バイアスバス９に電気的に接続するスイッチ素子として機能する。ＮＭＯＳトランジスタ３５のソースは第２バイアスバス９に接続され、ドレインはＮＭＯＳトランジスタ３４のゲートに接続される。ＮＭＯＳトランジスタ３５のゲートには、制御信号ＳＣが入力される。
【００４４】
制御信号ＳＣが”Ｈｉｇｈ”電圧にプルアップされると、ＮＭＯＳトランジスタ３５は、第２バイアスバス９をＮＭＯＳトランジスタ３４のゲートに電気的に接続し、ＮＭＯＳトランジスタ３４のゲートにバイアス電圧ＶＢＩＡＳ Ｎを供給する。バイアス電圧ＶＢＩＡＳ ＮがＮＭＯＳトランジスタ３４のゲートに供給されることにより、ＮＭＯＳトランジスタ対２にはバイアス電流が供給され、ＮＭＯＳトランジスタ対２が活性化される。
【００４５】
一方、制御信号ＳＣが”Ｌｏｗ”電圧にプルダウンされると、ＮＭＯＳトランジスタ３５は、第２バイアスバス９をＮＭＯＳトランジスタ３４のゲートから電気的に切り離し、ＮＭＯＳトランジスタ３４をターンオフする。これにより、ＮＭＯＳトランジスタ対２へのバイアス電流の供給が遮断され、ＮＭＯＳトランジスタ対２が非活性化される。
【００４６】
ＮＭＯＳトランジスタ３６は、ＮＭＯＳトランジスタ対２が非活性にされるときに、ＮＭＯＳトランジスタ３４のゲートを接地線７に電気的に接続するスイッチ素子として機能する。ＮＭＯＳトランジスタ３６のソースは、接地線７に接続され、ドレインは、ＮＭＯＳトランジスタ３４のゲートに接続される。ＮＭＯＳトランジスタ３６のゲートには、ＣＭＯＳインバータ３７によって生成される反転制御信号／ＳＣが入力される。ＮＭＯＳトランジスタ対２を非活性にするために制御信号ＳＣが”Ｌｏｗ”電圧にプルダウンされると、反転制御信号／ＳＣは”Ｈｉｇｈ”電圧にプルアップされ、ＮＭＯＳトランジスタ３６はターンオンされる。ＮＭＯＳトランジスタ３６がターンオンすることにより、ＮＭＯＳトランジスタ３４のゲートは、接地線７に電気的に接続されて接地電圧ＶＳＳに固定される。これにより、不所望なバイアス電流がＮＭＯＳトランジスタ対２に供給されることが防がれる。
【００４７】
ＰＭＯＳトランジスタ３２とＮＭＯＳトランジスタ３５とが制御信号ＳＣによって駆動され、ＰＭＯＳトランジスタ３３とＮＭＯＳトランジスタ３６とが反転制御信号／ＳＣによって駆動される上述の構造は、バイアス回路３を構成するために必要な素子数が少ない点で好適である。
【００４８】
ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタは、一般に、そのゲートとソースとの間に、ある程度の電圧（ゲート−ソース間電圧）が生じる。ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタがトランスファゲートとして使用される場合、ゲート−ソース間電圧の発生は、ソースとドレインの電圧を不一致にし、動作の上で問題になる場合がある。ゲート−ソース間電圧が問題になる場合、トランスファゲートとしては、ソース及びドレインが互いに結合された一組のＮＭＯＳトランジスタ及びＰＭＯＳトランジスタが使用される。
【００４９】
しかし、本実施の形態のように、ＰＭＯＳトランジスタ３２が制御信号ＳＣによって駆動され、ＰＭＯＳトランジスタ３３が反転制御信号／ＳＣによって駆動される上述の構成は、ソース及びドレインが互いに結合された一組のＮＭＯＳトランジスタ及びＰＭＯＳトランジスタからなるトランスファゲートを使用することを不要にし、バイアス回路３を構成するために必要な素子数を有効に減少する。
【００５０】
同様に、ＮＭＯＳトランジスタ３５が制御信号ＳＣによって駆動され、ＮＭＯＳトランジスタ３６が反転制御信号／ＳＣによって駆動される上述の構成は、ソース及びドレインが互いに結合された一組のＮＭＯＳトランジスタ及びＰＭＯＳトランジスタからなるトランスファゲートを使用することを不要にし、バイアス回路３を構成するために必要な素子数を有効に減少する。
【００５１】
一方、出力回路４は、上述のように、カレントミラー４１〜４５と、出力インバータ４６とを備えている。
【００５２】
カレントミラー４１は、ＰＭＯＳトランジスタ４１ａ、４１ｂで構成されている。ＰＭＯＳトランジスタ４１ａ、４１ｂのソースは、いずれも、電源線６に接続されている。ＰＭＯＳトランジスタ４１ａ、４１ｂのゲートは、互いに接続され、且つ、ＰＭＯＳトランジスタ４１ａのドレインに接続されている。ＰＭＯＳトランジスタ４１ａのドレインは、カレントミラー４１の入力端子として機能し、ＰＭＯＳトランジスタ４１ｂのドレインは、カレントミラー４１の出力端子として機能する。
【００５３】
同様に、カレントミラー４３は、ＰＭＯＳトランジスタ４３ａ、４３ｂで構成され、カレントミラー４５は、ＰＭＯＳトランジスタ４５ａ、４５ｂで構成されている。カレントミラー４３、４５の構成は、カレントミラー４１の構成と同様である。ＰＭＯＳトランジスタ４３ａ、４５ａのドレインは、それぞれ、カレントミラー４３、４５の入力端子として機能し、ＰＭＯＳトランジスタ４３ｂ、４５ｂのドレインは、それぞれ、カレントミラー４３、４５の出力端子として機能する。
【００５４】
カレントミラー４２は、ＮＭＯＳトランジスタ４２ａ、４２ｂで構成されている。ＮＭＯＳトランジスタ４２ａ、４２ｂのソースは、いずれも、接地線７に接続されている。ＮＭＯＳトランジスタ４２ａ、４２ｂのゲートは、互いに接続され、且つ、ＮＭＯＳトランジスタ４２ａのドレインに接続されている。ＮＭＯＳトランジスタ４２ａのドレインは、カレントミラー４１の入力端子として機能する。ＮＭＯＳトランジスタ４２ｂのドレインは、カレントミラー４１の出力端子として機能する。
【００５５】
同様に、カレントミラー４４は、ＮＭＯＳトランジスタ４４ａ、４４ｂで構成されている。カレントミラー４４の構成は、カレントミラー４２の構成と同様である。ＮＭＯＳトランジスタ４４ａのドレインは、それぞれ、カレントミラー４４の入力端子として機能し、ＮＭＯＳトランジスタ４４ｂのドレインは、それぞれ、カレントミラー４４の出力端子として機能する。
【００５６】
出力インバータ４６は、ＰＭＯＳトランジスタ４６ａとＮＭＯＳトランジスタ４６ｂとで構成されている。ＰＭＯＳトランジスタ４６ａのソースは、電源線６に接続され、ＮＭＯＳトランジスタ４６ｂのソースは、接地線７に接続されている。ＰＭＯＳトランジスタ４６ａ及びＮＭＯＳトランジスタ４６ｂのゲートは、入力ノード４７に接続されている。ＰＭＯＳトランジスタ４６ａ及びＮＭＯＳトランジスタ４６ｂのドレインは、出力ノード４８に接続されている。出力インバータ４６は、入力ノード４７の電圧を反転して出力ノード４８に出力する。出力ノード４８の電圧が、差動増幅器１０の出力電圧ＯＵＴである。
【００５７】
カレントミラー４１のＰＭＯＳトランジスタ４１ａのドレインは、ＮＭＯＳトランジスタ対２のＮＭＯＳトランジスタ２１のドレインに接続され、カレントミラー４１のＰＭＯＳトランジスタ４１ｂのドレインからは、ＮＭＯＳトランジスタ２１を流れる電流に対応する電流が出力される。
【００５８】
カレントミラー４１のＰＭＯＳトランジスタ４１ｂのドレインと、ＰＭＯＳトランジスタ対１のＰＭＯＳトランジスタ１２のドレインとは、いずれも、カレントミラー４２のＮＭＯＳトランジスタ４２ａのドレインに接続されている。カレントミラー４１のＰＭＯＳトランジスタ４１ｂは、ＮＭＯＳトランジスタ２１に電流が流れるときのみにカレントミラー４２に電流を供給するので、カレントミラー４２には、ＰＭＯＳトランジスタ１２又はＮＭＯＳトランジスタ２１に電流が流れる場合、すなわち、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合に、電流が供給されることになる。カレントミラー４２に電流が供給されるか否かは、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とのいずれが活性化されるかに関係がない。
【００５９】
カレントミラー４２に電流が供給される場合、すなわち、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合、カレントミラー４２のＮＭＯＳトランジスタ４２ｂは、定電流源として機能する。一方、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも低い場合、ＮＭＯＳトランジスタ４２ｂは、ターンオフされ、入力ノード４７と接地線７とは、電気的に切り離される。
【００６０】
一方、カレントミラー４３のＰＭＯＳトランジスタ４３ａのドレインは、ＮＭＯＳトランジスタ対２のＮＭＯＳトランジスタ２２のドレインに接続され、カレントミラー４３のＰＭＯＳトランジスタ４３ｂのドレインからは、ＮＭＯＳトランジスタ２２を流れる電流に対応する電流が出力される。
【００６１】
カレントミラー４３のＰＭＯＳトランジスタ４３ｂのドレインと、ＰＭＯＳトランジスタ対１のＰＭＯＳトランジスタ１１のドレインとは、いずれも、カレントミラー４４のＮＭＯＳトランジスタ４４ａのドレインに接続されている。カレントミラー４３からカレントミラー４４には、ＮＭＯＳトランジスタ２２に電流が流れるときのみに電流が供給されるので、カレントミラー４４には、ＰＭＯＳトランジスタ１１又はＮＭＯＳトランジスタ２２に電流が流れる場合、すなわち、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも低い場合に、電流が入力されることになる。カレントミラー４４に電流が入力されるか否かは、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とのいずれが活性化されるかに関係がない。
【００６２】
カレントミラー４４に電流が入力される場合、すなわち、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも低い場合、カレントミラー４４のＮＭＯＳトランジスタ４４ｂは、定電流源として機能する。一方、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合、ＮＭＯＳトランジスタ４４ｂは、ターンオフされる。
【００６３】
カレントミラー４５のＰＭＯＳトランジスタ４５ａのドレインは、カレントミラー４４のＮＭＯＳトランジスタ４４ｂのドレインに接続されている。ＮＭＯＳトランジスタ４４ｂが定電流源として機能してカレントミラー４５のＰＭＯＳトランジスタ４５ａに電流を流す場合、すなわち、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも低い場合、カレントミラー４５のＰＭＯＳトランジスタ４５ｂは、定電流減として機能する。一方、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合、ＰＭＯＳトランジスタ４５ｂは、ターンオフされる。
【００６４】
カレントミラー４２のＮＭＯＳトランジスタ４２ｂのドレインと、カレントミラー４５のＰＭＯＳトランジスタ４５ｂのドレインとは、入力ノード４７に接続されている。入力ノード４７の電圧は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに基づいて定まる。上述のように、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合、ＮＭＯＳトランジスタ４２ｂは定電流源として機能しようとする一方でＰＭＯＳトランジスタ４５ｂはターンオフされ、従って、入力ノード４７は”Ｌｏｗ”電圧にプルダウンされる。一方、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも低い場合、ＮＭＯＳトランジスタ４２ｂはターンオフされる一方でＰＭＯＳトランジスタ４５ｂは定電流源として機能しようとし、従って、入力ノード４７は”Ｈｉｇｈ”電圧にプルアップされる。
【００６５】
上述のように、出力インバータ４７は、入力ノード４７の電圧を反転して出力電圧ＯＵＴを出力するから、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合、出力電圧ＯＵＴは、”Ｈｉｇｈ”電圧にプルアップされ、逆の場合、出力電圧ＯＵＴは、”Ｌｏｗ”電圧にプルダウンされることになる。
【００６６】
続いて、本実施の形態の差動増幅器１０の動作が説明される。
【００６７】
差動増幅器１０を動作させる前に、入力しようとする正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−の範囲に対応する制御信号ＳＣが外部から供給され、ＰＭＯＳトランジスタ対１及びＮＭＯＳトランジスタ対２のうちの一方が活性化される。制御信号ＳＣは、当該差動増幅器１０を内蔵するＬＳＩの外部パッドから供給される。
【００６８】
正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とが、接地電圧ＶＳＳに近い場合には、制御信号ＳＣが”Ｌｏｗ”電圧にされ、ＰＭＯＳトランジスタ対１が活性化される。制御信号ＳＣが”Ｌｏｗ”電圧にされると、ＰＭＯＳトランジスタ３２がターンオンされて、ＰＭＯＳトランジスタ３１にバイアス電圧ＶＢＩＡＳ Ｐが供給される。バイアス電圧ＶＢＩＡＳ Ｐが供給されると、ＰＭＯＳトランジスタ３１は、ＰＭＯＳトランジスタ対１にバイアス電流を供給してＰＭＯＳトランジスタ対１を活性化する。このとき、反転制御信号／ＳＣが”Ｈｉｇｈ”電圧にされることに応答して、ＮＭＯＳトランジスタ３６はターンオンされ、ＮＭＯＳトランジスタ３４のゲートが接地線７に接続される。これにより、ＮＭＯＳトランジスタ３４のゲートが接地電圧ＶＳＳに固定され、ＮＭＯＳトランジスタ対２が不所望に動作することが防がれる。
【００６９】
一方、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とが、電源電圧ＶＤＤに近い場合には、制御信号ＳＣが”Ｈｉｇｈ”電圧にされ、ＮＭＯＳトランジスタ対２が活性化される。制御信号ＳＣが”Ｈｉｇｈ”電圧にされると、ＮＭＯＳトランジスタ３５がターンオンされて、ＮＭＯＳトランジスタ３４にバイアス電圧ＶＢＩＡＳ Ｎが供給される。バイアス電圧ＶＢＩＡＳ Ｎが供給されると、ＮＭＯＳトランジスタ３４は、ＮＭＯＳトランジスタ対２にバイアス電流を供給してＮＭＯＳトランジスタ対２を活性化する。このとき、反転制御信号／ＳＣが”Ｌｏｗ”電圧にされることに応答して、ＰＭＯＳトランジスタ３３はターンオンされ、ＰＭＯＳトランジスタ３１のゲートが電源線６に接続される。これにより、ＰＭＯＳトランジスタ３１のゲートが電源電圧ＶＤＤに固定され、ＰＭＯＳトランジスタ対１が不所望に動作することが防がれる。
【００７０】
このように、ＰＭＯＳトランジスタ対１及びＮＭＯＳトランジスタ対２のうちの一方のみが活性化されることにより、当該差動増幅器１０の消費電力が低減される。
【００７１】
制御信号ＳＣの設定の後、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とが入力され、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とのうちのいずれが高いかに応じて出力回路４から出力電圧ＯＵＴが出力される。正転入力電圧ＶＩＮ ＋が反転入力電圧ＶＩＮ−よりも高い場合には、出力電圧ＯＵＴは”Ｈｉｇｈ”電圧にプルアップされ、逆の場合には、出力電圧ＯＵＴは”Ｌｏｗ”電圧にプルダウンされる。
【００７２】
出力電圧ＯＵＴは、ＰＭＯＳトランジスタ対１及びＮＭＯＳトランジスタ対２のうちいずれが活性化されるかには依存しない。例えば、正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも高い場合を考える。ＰＭＯＳトランジスタ対１が活性化される場合には、ＰＭＯＳトランジスタ対１のＰＭＯＳトランジスタ１２に電流が流れ、ＰＭＯＳトランジスタ１２からカレントミラー４２に電流が流れ、カレントミラー４２のＮＭＯＳトランジスタ４２ｂがターンオンされる。従って、入力ノード４７が”Ｌｏｗ”電圧にプルダウンされ、従って、出力インバータ４６が出力する出力電圧ＯＵＴは、”Ｈｉｇｈ”電圧にプルアップされる。一方、ＮＭＯＳトランジスタ対１が活性化される場合には、ＮＭＯＳトランジスタ対１のＮＭＯＳトランジスタ２１に電流が流れ、ＮＭＯＳトランジスタ２１に接続されているカレントミラー４１からカレントミラー４２に電流が流れ、カレントミラー４２のＮＭＯＳトランジスタ４２ｂがターンオンされる。従って、ＰＭＯＳトランジスタ対１が活性化される場合と同様に、入力ノード４７が”Ｌｏｗ”電圧にプルダウンされ、出力電圧ＯＵＴは、”Ｈｉｇｈ”電圧にプルアップされる。正転入力電圧ＶＩＮ＋が反転入力電圧ＶＩＮ−よりも低い場合を考える。
【００７３】
このように、ＰＭＯＳトランジスタ対１及びＮＭＯＳトランジスタ対２のうちいずれが活性化されても、所望の出力電圧ＯＵＴが出力インバータ４６から出力される。
【００７４】
差動増幅器１０は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との同相成分、すなわち、同相電圧ＶＣＭが接地電圧ＶＳＳと電源電圧ＶＤＤの間のいずれの値であっても動作可能である。図３は、差動増幅器１０の遅延時間の、同相電圧ＶＣＭに対する依存性を示すグラフである。電源電圧ＶＤＤは、２．３Ｖである。ＰＭＯＳトランジスタ対１を活性化させることにより、差動増幅器１０は、同相電圧ＶＣＭが１．３Ｖ以下の場合に正常に動作する。一方、ＮＭＯＳトランジスタ対２を活性化させることにより、差動増幅器１０は、同相電圧ＶＣＭが０．９Ｖ以上の場合に正常に動作する。このように、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とを適切に選択して活性化することにより、差動増幅器１０は、０Ｖから電源電圧の２．３Ｖにわたる入力電圧範囲で動作可能である。
【００７５】
以上に説明されているように、本実施の形態の差動増幅器１０は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との許容範囲を広げながら、消費電力を低減することができる。
【００７６】
（実施の第２形態）
図４は、本発明による差動増幅器の実施の第２形態を示している。実施の第２形態の差動増幅器１０では、制御信号ＳＣが外部から入力されるのではなく、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに応答して制御信号ＳＣを生成する制御信号生成回路５が設けられる。
【００７７】
制御信号生成回路５は、図５に示されているように、同相電圧検出回路５１と基準電圧生成電源５２と比較器５３とを備えている。同相電圧検出回路５１は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに応答して、同相電圧ＶＣＭに実質的に同一な出力電圧ＶＯを生成する。基準電圧生成電源５２は、基準電圧ＶＲを生成する。基準電圧ＶＲは、接地電圧ＶＳＳと電源電圧ＶＤＤとの間の電圧であり、好ましくは、ＶＤＤ／２である。比較器５３は、出力電圧ＶＯと基準電圧ＶＲとを比較して制御信号ＳＣを出力する。比較器５３は、出力電圧ＶＯが基準電圧ＶＲより高い場合に、制御信号ＳＣを”Ｈｉｇｈ”電圧にプルアップし、低い場合には、制御信号ＳＣを”Ｌｏｗ”電圧にプルダウンする。従って、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とが比較的に低い場合には、ＰＭＯＳトランジスタ対１が活性化され、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とが比較的に高い場合には、ＮＭＯＳトランジスタ対２が活性化される。これにより、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに応じて選ばれた適切なトランジスタ対が活性化される。
【００７８】
同相電圧検出回路５１は、電流ＩＲを生成する定電流源５４と、ＮＭＯＳトランジスタ５５ａ、５５ｂと、ＰＭＯＳトランジスタ５６ａ、５６ｂと、ＮＭＯＳトランジスタ５７ａ、５７ｂとを備えている。
【００７９】
定電流源５４は、その一端が接地端子５８に接続され、電流ＩＲを接地端子５８に流し込む。
【００８０】
定電流源５４の他端は、ノード５９を介して、ＮＭＯＳトランジスタ５５ａ、５５ｂのソースに接続されている。ＮＭＯＳトランジスタ５５ａ、５５ｂのゲートには、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とが、それぞれ入力される。
【００８１】
ＮＭＯＳトランジスタ５５ａ、５５ｂのドレインは、ＰＭＯＳトランジスタ５６ａのドレインに接続されている。ＰＭＯＳトランジスタ５６ａは、ＰＭＯＳトランジスタ５６ｂとともに、カレントミラーを構成している。ＰＭＯＳトランジスタ５６ａ、５６ｂの特性は同一である。ＰＭＯＳトランジスタ５６ａ、５６ｂのソースは、電源電位ＶＤＤを有する電源線６０に接続され、ＰＭＯＳトランジスタ５６ａ、５６ｂのゲートは、互いに接続され、且つ、ＰＭＯＳトランジスタ５６ａのドレインに接続されている。
【００８２】
ＰＭＯＳトランジスタ５６ｂのドレインは、ＮＭＯＳトランジスタ５７ａ、５７ｂのドレインに接続されている。ＮＭＯＳトランジスタ５７ａ、５７ｂのソースは、ノード５９を介して定電流源５４に接続されている。
【００８３】
ＮＭＯＳトランジスタ５７ａ、５７ｂのドレインは、それらのゲートに接続され、ＮＭＯＳトランジスタ５７ａ、５７ｂのドレインとゲートとは同一の電圧に保たれる。ＮＭＯＳトランジスタ５７ａ、５７ｂのゲートの電圧が、同相電圧検出回路５１の出力電圧ＶＯである。
【００８４】
ＮＭＯＳトランジスタ５７ａ、５７ｂの特性は、ＮＭＯＳトランジスタ５５ａ、５５ｂの特性と実質的に同一である。
【００８５】
このような構成を有する同相電圧検出回路５１の出力電圧ＶＯは、おおむね、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との平均、即ち、同相電圧ＶＣＭに一致する。ＮＭＯＳトランジスタ５５ａ、５５ｂは、それぞれ、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とに対応した電流Ｉ２，Ｉ３をノード５９に流し込む。ＰＭＯＳトランジスタ５６ａには、電流Ｉ２と電流Ｉ３との和と同一の大きさの電流ＩＲ／２が流れる。ＰＭＯＳトランジスタ５６ａ、５６ｂは、カレントミラーを構成するので、ＮＭＯＳトランジスタ５７ａ、５７ｂのドレインには、ＰＭＯＳトランジスタ５６ａを流れる電流と同一の大きさの電流ＩＲ／２が流れ込む。ＮＭＯＳトランジスタ５７ａ、５７ｂは、同一の特性を有しているので、ＮＭＯＳトランジスタ５７ａ、５７ｂには、同一の大きさの電流Ｉ１が流れる。ＮＭＯＳトランジスタ５７ａ、５７ｂを流れる電流の和は、ＮＭＯＳトランジスタ５５ａ、５５ｂを流れる電流の和に一致するので、電流Ｉ１は、電流Ｉ２，Ｉ３の平均に一致する。更に、ＮＭＯＳトランジスタ５７ａ、５７ｂの特性は、ＮＭＯＳトランジスタ５５ａ、５５ｂの特性と一致しているので、ＮＭＯＳトランジスタ５７ａ、５７ｂのゲートの電圧は、おおむね、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との平均の電圧、すなわち、同相電圧ＶＣＭになる。
【００８６】
より厳密には、同相電圧検出回路５１の出力電圧ＶＯは、下記式：
【数１】
【数２】
【００８７】
式（１）の第１項は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との平均、すなわち、同相電圧ＶＣＭである。式（１）の第２項は、ＭＯＳトランジスタの非線形性に起因して生じる同相電圧ＶＣＭからの誤差である。第２項の値は小さい。
【００８８】
式（１）に示されているように、出力電圧ＶＯは、厳密には同相電圧ＶＣＭと一致しない。しかし、出力電圧ＶＯは、少なくとも正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との間の電圧であり、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との電圧範囲を判断する指標として充分に機能する。
【００８９】
本実施の差動増幅器１０では、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−とから、同相電圧ＶＣＭに実質的に一致する出力電圧ＶＯが生成され、出力電圧ＶＯに応答して制御信号ＳＣが生成される。これにより、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との電圧範囲に応じて制御信号ＳＣが生成され、ＰＭＯＳトランジスタ対１とＮＭＯＳトランジスタ対２とのうちの適切な一方が、自動的に選択されて活性化される。
【００９０】
実施の第２形態において、同相電圧検出回路５１に大きな駆動能力が求められる場合には、図６に示されているように、ＮＭＯＳトランジスタ５７ａ、５７ｂのドレインとゲートとの間にバッファ６１が挿入されることが好適である。バッファ６１の入力は、ＮＭＯＳトランジスタ５７ａ、５７ｂのドレインに接続され、出力は、ＮＭＯＳトランジスタ５７ａ、５７ｂのゲート、すなわち、出力電圧ＶＯが出力される出力端子に接続される。
【００９１】
図５、又は図６の同相電圧検出回路５１の出力電圧ＶＯには、ノイズが発生し得る。このノイズによる誤動作を防止するために、比較器５３は、図７に示されているように、その入出力特性がヒステリシス（履歴特性）を持つように構成されることが好適である。すなわち、比較器５３は、比較器５３の入力電圧（すなわち、同相電圧検出回路５１の出力電圧ＶＯ）が増加するときには、比較器５３の入力電圧が閾値ＶＴ１を超えた時に制御信号ＳＣの電圧を”Ｌｏｗ”電圧から”Ｈｉｇｈ”電圧に遷移させるように構成される。更に、比較器５３は、比較器５３の入力電圧が減少するときには、比較器５３の入力電圧が閾値ＶＴ２（＜ＶＴ１）より小さくなった時に制御信号ＳＣの電圧を”Ｌｏｗ”電圧から”Ｈｉｇｈ”電圧に遷移させるように構成される。これにより、ノイズによって出力電圧ＶＯがふらついても、これによって制御信号ＳＣが不安定になることが防止される。
【００９２】
ノイズによる誤動作を防止する他の手段として、図８に示されているように、同相電圧検出回路５１と比較器５３との間にローパスフィルタ６２が挿入されることが可能である。ローパスフィルター６２は、典型的には、抵抗６２ａとキャパシタ６２ｂとで構成される。抵抗６２ａの第１端子は、同相電圧検出回路５１の出力端子に接続され、抵抗６２ａの第２端子は、比較器５３の入力端子に接続されている。キャパシタ６２ｂは、抵抗６２の第２端子と、接地電圧ＶＳＳを有する接地端子６３との間に介設されている。これにより、高周波のノイズが除去された出力電圧ＶＯが比較器５３に供給され、制御信号ＳＣが不安定になることが防止される。
【００９３】
【発明の効果】
本発明により、入力電圧の許容範囲が広く、且つ、その消費電力が小さい差動増幅器が提供される。
【図面の簡単な説明】
【図１】図１は、本発明による差動増幅器の実施の第１形態を示す。
【図２】図２は、正転入力電圧ＶＩＮ＋と反転入力電圧ＶＩＮ−との波形を示す。
【図３】図３は、実施の第１形態の差動増幅器の動作範囲を示すグラフである。
【図４】図４は、本発明による差動増幅器の実施の第２形態を示す。
【図５】図５は、実施の第２形態の差動増幅器に含まれる制御信号生成回路５を示す。
【図６】図６は、実施の第２形態の差動増幅器に含まれる制御信号生成回路５の変形例を示す。
【図７】図７は、実施の第２形態の差動増幅器に含まれる比較器５３の好適な入出力特性を示す。
【図８】図８は、実施の第２形態の差動増幅器に含まれる制御信号生成回路５の他の変形例を示す。
【図９】図９は、従来の差動増幅器を示す。
【符号の説明】
１：ＰＭＯＳトランジスタ対
２：ＮＭＯＳトランジスタ対
３：バイアス回路
４：出力回路
５：制御信号生成回路
６：電源線
７：接地線
８：第１バイアスバス
９：第２バイアスバス
１０：差動増幅器
１１、１２：ＰチャンネルＭＯＳトランジスタ（ＰＭＯＳトランジスタ）
２１、２２：ＮチャンネルＭＯＳトランジスタ（ＮＭＯＳトランジスタ）
３１〜３３：ＰＭＯＳトランジスタ
３４〜３６：ＮＭＯＳトランジスタ
３７：インバータ
３８：ＰＭＯＳトランジスタ
３９：ＮＭＯＳトランジスタ
４１〜４５：カレントミラー
４１ａ、４１ｂ、４３ａ、４３ｂ、４５ａ、４５ｂ：ＰＭＯＳトランジスタ
４２ａ、４２ｂ、４４ａ、４４ｂ：ＮＭＯＳトランジスタ
４６：出力インバータ
４６ａ：ＰＭＯＳトランジスタ
４６ｂ：ＮＭＯＳトランジスタ
５１：同相電圧検出回路
５２：基準電圧生成電源
５３：比較器
５４：定電流源
５５ａ、５５ｂ、５７ａ、５７ｂ：ＮＭＯＳトランジスタ
５６ａ、５６ｂ：ＰＭＯＳトランジスタ
５９：ノード
６０：電源線
６１：バッファ
６２：ローパスフィルタ
６２ａ：抵抗
６２ｂ：キャパシタ
Claims (14)
- 正転入力電圧と反転入力電圧とを受ける第１トランジスタ対と、
前記正転入力電圧と前記反転入力電圧とを受け、且つ、前記第１トランジスタ対と相補である第２トランジスタ対と、
前記正転入力電圧と前記反転入力電圧との同相成分である同相電圧に対応した制御信号に応答して前記第１トランジスタ対と前記第２トランジスタ対とのうちから選択された一のトランジスタ対を選択し、選択された前記一のトランジスタ対のみを活性化するバイアス回路と、
前記第１トランジスタ対の出力と前記第２トランジスタ対の出力とに応答して、出力信号を出力する出力回路とを備えた差動増幅器。 - 請求項１に記載の差動増幅器において、
更に、
前記正転入力電圧と前記反転入力電圧とに応答して、前記制御信号を生成する制御信号
生成回路を備えた差動増幅器。 - 請求項２に記載の差動増幅器において、
前記制御信号生成回路は、
前記正転入力電圧と前記反転入力電圧とに応答して、前記正転入力電圧と前記反転入力電圧との間の出力電圧を出力する第１回路と、
前記出力電圧に応答して前記制御信号を生成する第２回路とを含む差動増幅器。 - 請求項３に記載の差動増幅器において
前記第１回路が出力する前記出力電圧は、前記正転入力電圧と前記反転入力電圧との同相成分である同相電圧に、実質的に一致する差動増幅器。 - 請求項１に記載の差動増幅器において、
前記第１トランジスタ対は、
前記正転入力電圧を受けるゲートを有する第１ＰチャンネルＭＯＳＦＥＴ（Metal Oxid
e Semiconductor Field Effect Transistor）と、
前記第１ＰチャンネルＭＯＳＦＥＴのソースに接続されたソースと前記反転入力電圧を受けるゲートとを有する第２ＰチャンネルＭＯＳＦＥＴとを含み、
前記第２トランジスタ対は、
前記正転入力電圧をゲートに受ける第１ＮチャンネルＭＯＳＦＥＴと、
前記第１ＮチャンネルＭＯＳＦＥＴのソースに接続されたソースと前記反転入力電圧を受けるゲートとを有する第２ＮチャンネルＭＯＳＦＥＴとを含み、
前記バイアス回路は、制御信号に応答して、前記第１ＮチャンネルＭＯＳＦＥＴ及び前記第２ＮチャンネルＭＯＳＦＥＴのソースと、前記第１ＰチャンネルＭＯＳＦＥＴ及び前記第２ＰチャンネルＭＯＳＦＥＴのソースとのうちのいずれか一方にバイアス電流を供給する差動増幅器。 - 請求項５に記載の差動増幅器において、
前記出力回路は、前記第１ＰチャンネルＭＯＳＦＥＴと前記第２ＰチャンネルＭＯＳＦＥＴと前記第１ＮチャンネルＭＯＳＦＥＴと前記第２ＮチャンネルＭＯＳＦＥＴとのうちのいずれに電流が流れるかに応答して、前記出力信号を出力する差動増幅器。 - 請求項５に記載の差動増幅器において、
前記バイアス回路は、
前記第１ＰチャンネルＭＯＳＦＥＴ及び前記第２ＰチャンネルＭＯＳＦＥＴの前記ソースに接続されたドレインと、電源電圧を有する電源線に接続されたソースとを有する第３ＰチャンネルＭＯＳＦＥＴと、
前記第３ＰチャンネルＭＯＳＦＥＴのゲートと第１バイアス電圧を有する第１バイアスバスとの間に介設され、前記制御信号に応答して動作する第１スイッチ素子と、
前記第３ＰチャンネルＭＯＳＦＥＴのゲートと前記電源線との間に介設され、前記制御信号に応答して動作する第２スイッチ素子とを含み、
前記第１スイッチ素子がターンオンされるとき、前記第２スイッチ素子はターンオフされ、
前記第１スイッチ素子がターンオフされるとき、前記第２スイッチ素子はターンオンされる差動増幅器。 - 請求項７に記載の差動増幅器において、
前記バイアス回路は、更に、前記制御信号を反転して反転制御信号を出力するインバータを含み、
前記第１スイッチ素子は、前記第１バイアスバスに接続されたソースと、前記第３ＰチャンネルＭＯＳＦＥＴのゲートに接続されたドレインと、前記制御信号を受けるゲートとを有する第４ＰチャンネルＭＯＳＦＥＴからなり、
前記第２スイッチ素子は、前記電源線に接続されたソースと、前記第３ＰチャンネルＭＯＳＦＥＴのゲートに接続されたドレインと、前記反転制御信号を受けるゲートとを有する第５ＰチャンネルＭＯＳＦＥＴからなる差動増幅器。 - 請求項７に記載の差動増幅器において、
前記バイアス回路は、
前記第１ＮチャンネルＭＯＳＦＥＴ及び前記第２ＮチャンネルＭＯＳＦＥＴの前記ソースに接続されたドレインと、接地電圧を有する接地線に接続されたソースとを有する第３ＮチャンネルＭＯＳＦＥＴと、
前記第３ＮチャンネルＭＯＳＦＥＴのゲートと第２バイアス電圧を有する第２バイアスバスとの間に介設され、前記制御信号に応答して動作する第３スイッチ素子と、
前記第３ＮチャンネルＭＯＳＦＥＴのゲートと前記接地線との間に介設され、前記制御信号に応答して動作する第４スイッチ素子とを含み、
前記第３スイッチ素子がターンオンされるとき、前記第４スイッチ素子はターンオフされ、
前記第３スイッチ素子がターンオフされるとき、前記第４スイッチ素子はターンオンされる差動増幅器。 - 請求項９に記載の差動増幅器において、
前記バイアス回路は、更に、前記制御信号を反転して反転制御信号を出力するインバータを含み、
前記第３スイッチ素子は、前記第２バイアスバスに接続されたソースと、前記第３ＮチャンネルＭＯＳＦＥＴのゲートに接続されたドレインと、前記制御信号を受けるゲートとを有する第４ＮチャンネルＭＯＳＦＥＴからなり、
前記第４スイッチ素子は、前記接地線に接続されたソースと、前記第３ＮチャンネルＭＯＳＦＥＴのゲートに接続されたドレインと、前記反転制御信号を受けるゲートとを有する第５ＮチャンネルＭＯＳＦＥＴからなる差動増幅器。 - 前記出力回路が出力する前記出力信号がデジタル信号である請求項１記載の差動増幅器。
- 前記制御信号生成回路は、
前記正転入力電圧と前記反転入力電圧に基づき前記正転入力電圧と前記反転入力電圧との間の第１の電圧を生成する電圧生成回路と、
前記第１の電圧と基準電圧とを比較しその比較結果を前記制御信号として出力する比較回路とを備えることを特徴とする請求項２記載の差動増幅器。 - 前記比較回路がヒステリシス特性を持つことを特徴とする請求項１１記載の差動増幅器。
- 前記電圧生成回路と前記比較回路との間にローパスフィルタ回路を有することを特徴とする請求項１１記載の差動増幅器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003087312A JP3920236B2 (ja) | 2003-03-27 | 2003-03-27 | 差動増幅器 |
| US10/801,004 US7248115B2 (en) | 2003-03-27 | 2004-03-16 | Differential amplifier operable in wide range |
| KR1020040019657A KR100747328B1 (ko) | 2003-03-27 | 2004-03-23 | 동작 범위가 넓은 차동 증폭기 |
| CNB2004100332094A CN1287513C (zh) | 2003-03-27 | 2004-03-26 | 宽范围操作的差分放大器 |
| TW093108373A TWI248254B (en) | 2003-03-27 | 2004-03-26 | Differential amplifier operable in wide range |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003087312A JP3920236B2 (ja) | 2003-03-27 | 2003-03-27 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004297462A JP2004297462A (ja) | 2004-10-21 |
| JP3920236B2 true JP3920236B2 (ja) | 2007-05-30 |
Family
ID=32985157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003087312A Expired - Fee Related JP3920236B2 (ja) | 2003-03-27 | 2003-03-27 | 差動増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7248115B2 (ja) |
| JP (1) | JP3920236B2 (ja) |
| KR (1) | KR100747328B1 (ja) |
| CN (1) | CN1287513C (ja) |
| TW (1) | TWI248254B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10432156B2 (en) | 2017-06-30 | 2019-10-01 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4342910B2 (ja) * | 2003-10-31 | 2009-10-14 | Ｎｅｃエレクトロニクス株式会社 | 差動増幅回路 |
| US7486140B2 (en) * | 2004-04-02 | 2009-02-03 | Fujitsu Limited | Differential amplifier |
| JP4666346B2 (ja) | 2004-11-17 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | 電圧比較器 |
| US7620121B1 (en) | 2004-12-09 | 2009-11-17 | Xilinx, Inc. | DC balance compensation for AC-coupled circuits |
| US7567628B2 (en) * | 2004-12-13 | 2009-07-28 | Broadcom Corporation | Symmetric differential slicer |
| US7397288B2 (en) * | 2005-03-21 | 2008-07-08 | Semiconductor Components Industries, L.L.C. | Fan out buffer and method therefor |
| US7414462B2 (en) * | 2005-05-31 | 2008-08-19 | Freescale Semiconductor, Inc. | Differential receiver circuit |
| US7385424B2 (en) * | 2005-06-30 | 2008-06-10 | International Business Machines Corporation | High-speed differential receiver |
| JP4928290B2 (ja) * | 2007-01-31 | 2012-05-09 | キヤノン株式会社 | 差動信号比較器 |
| JP2009171548A (ja) * | 2007-12-20 | 2009-07-30 | Nec Electronics Corp | 差動増幅回路 |
| KR20100063494A (ko) | 2008-12-03 | 2010-06-11 | 삼성전자주식회사 | 저전력으로 동작하는 증폭기 |
| JP2010258577A (ja) * | 2009-04-22 | 2010-11-11 | Renesas Electronics Corp | 補間型ａ／ｄ変換器 |
| JP2011004309A (ja) * | 2009-06-22 | 2011-01-06 | Renesas Electronics Corp | 差動信号受信回路および表示装置 |
| US8212619B2 (en) * | 2009-07-23 | 2012-07-03 | Qualcomm, Incorporated | Split-biased current scalable buffer |
| US7973569B1 (en) * | 2010-03-17 | 2011-07-05 | Microchip Technology Incorporated | Offset calibration and precision hysteresis for a rail-rail comparator with large dynamic range |
| DE102010013958A1 (de) * | 2010-04-06 | 2011-10-06 | Siemens Aktiengesellschaft | Differenzverstärker mit einem Rail-to-Rail-Eingangsspannungsbereich |
| US8035448B1 (en) * | 2010-07-08 | 2011-10-11 | Freescale Semiconductor, Inc. | Differential amplifier that compensates for process variations |
| TWI443968B (zh) * | 2011-04-08 | 2014-07-01 | Raydium Semiconductor Corp | 源極驅動器及其接收器 |
| CN102355212A (zh) * | 2011-08-09 | 2012-02-15 | 复旦大学 | 一种带电流补偿的轨到轨输入级 |
| JP5765155B2 (ja) * | 2011-09-13 | 2015-08-19 | 富士通株式会社 | 電圧比較回路，ａ／ｄ変換器および半導体装置 |
| JP5597660B2 (ja) * | 2012-03-05 | 2014-10-01 | 株式会社東芝 | Ａｄ変換器 |
| US8891681B2 (en) | 2012-03-20 | 2014-11-18 | Intel Mobile Communications GmbH | Transmitters and methods |
| US9306509B2 (en) * | 2012-07-27 | 2016-04-05 | Xilinx, Inc. | Receiver having a wide common mode input range |
| CN102857211B (zh) * | 2012-09-12 | 2015-07-08 | 四川和芯微电子股份有限公司 | 一种低功耗驱动器及实现低功耗驱动器的方法 |
| US9383391B2 (en) | 2014-04-11 | 2016-07-05 | Himax Technologies Limited | Voltage sensing circuit |
| TWI507693B (zh) * | 2014-04-22 | 2015-11-11 | Himax Tech Ltd | 電壓感測電路 |
| US9634629B2 (en) * | 2014-07-31 | 2017-04-25 | Kabushiki Kaisha Toshiba | Semiconductor amplifier circuit |
| US10277268B2 (en) * | 2017-06-02 | 2019-04-30 | Psemi Corporation | Method and apparatus for switching of shunt and through switches of a transceiver |
| GB2573308B (en) * | 2018-05-02 | 2020-04-29 | Crypto Quantique Ltd | Near-zero leakage switching circuit |
| US20200136560A1 (en) * | 2018-10-29 | 2020-04-30 | Elenion Technologies, Llc | Broadband driver with extended linear output voltage |
| CN109802641B (zh) * | 2019-01-24 | 2023-06-16 | 上海华虹宏力半导体制造有限公司 | 一种输入电压范围较宽的放大器 |
| JP2020136902A (ja) * | 2019-02-19 | 2020-08-31 | キオクシア株式会社 | 半導体装置及びメモリシステム |
| US11251760B2 (en) * | 2020-05-20 | 2022-02-15 | Analog Devices, Inc. | Amplifiers with wide input range and low input capacitance |
| CN116430102B (zh) * | 2023-06-14 | 2023-08-29 | 苏州贝克微电子股份有限公司 | 一种宽输入电压范围的电压检测电路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217709A (ja) | 1984-04-13 | 1985-10-31 | Hitachi Ltd | 演算増幅回路 |
| JPS6454813U (ja) | 1987-10-01 | 1989-04-04 | ||
| JPH0362712A (ja) | 1989-07-31 | 1991-03-18 | Ricoh Co Ltd | Ｃｍｏｓ演算増幅器回路 |
| JPH0529840A (ja) | 1991-07-17 | 1993-02-05 | Hitachi Ltd | 半導体集積回路装置 |
| JPH0685570A (ja) | 1992-08-31 | 1994-03-25 | Toshiba Corp | 演算増幅回路装置 |
| JPH06260845A (ja) | 1993-03-04 | 1994-09-16 | Fujitsu Ltd | 差動入力型受信回路 |
| JPH07273558A (ja) | 1994-03-31 | 1995-10-20 | Sharp Corp | 半導体集積回路 |
| US5953276A (en) * | 1997-12-18 | 1999-09-14 | Micron Technology, Inc. | Fully-differential amplifier |
| KR100284024B1 (ko) * | 1997-07-29 | 2001-03-02 | 윤종용 | 저전압 씨모오스 연산 증폭기 회로 및 그것을 구비한 샘플 앤드 홀드 회로 |
| US6046638A (en) * | 1998-03-04 | 2000-04-04 | Nortel Networks Corporation | Receive amplifier for reception of high-speed data signals |
| JP4226710B2 (ja) | 1999-01-25 | 2009-02-18 | 富士通マイクロエレクトロニクス株式会社 | 入力バッファ回路、及び半導体装置の動作試験方法 |
| US6194962B1 (en) * | 1999-04-13 | 2001-02-27 | Analog Devices, Inc. | Adaptive operational amplifier offset voltage trimming system |
| JP2001060832A (ja) | 1999-08-20 | 2001-03-06 | Matsushita Electric Ind Co Ltd | 差動増幅器 |
| US6236269B1 (en) * | 1999-10-07 | 2001-05-22 | National Semiconductor Corporation | Complementary CMOS differential amplifier circuit |
| JP2002344264A (ja) | 2001-05-18 | 2002-11-29 | Rohm Co Ltd | 増幅器 |
-
2003
- 2003-03-27 JP JP2003087312A patent/JP3920236B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-16 US US10/801,004 patent/US7248115B2/en not_active Expired - Fee Related
- 2004-03-23 KR KR1020040019657A patent/KR100747328B1/ko not_active IP Right Cessation
- 2004-03-26 CN CNB2004100332094A patent/CN1287513C/zh not_active Expired - Fee Related
- 2004-03-26 TW TW093108373A patent/TWI248254B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10432156B2 (en) | 2017-06-30 | 2019-10-01 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200501558A (en) | 2005-01-01 |
| TWI248254B (en) | 2006-01-21 |
| KR20040084722A (ko) | 2004-10-06 |
| JP2004297462A (ja) | 2004-10-21 |
| US20040189386A1 (en) | 2004-09-30 |
| CN1534866A (zh) | 2004-10-06 |
| US7248115B2 (en) | 2007-07-24 |
| CN1287513C (zh) | 2006-11-29 |
| KR100747328B1 (ko) | 2007-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3920236B2 (ja) | 差動増幅器 | |
| JP3031313B2 (ja) | 半導体回路 | |
| JP3574162B2 (ja) | １対の入力信号を比較するための比較器回路およびそのための方法 | |
| US10454466B1 (en) | Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages | |
| JP2004350273A (ja) | 電圧モード電流補助式プリエンファシスドライバ | |
| JPH02260915A (ja) | トランジスタ回路 | |
| US5929679A (en) | Voltage monitoring circuit capable of reducing power dissipation | |
| JP3948621B2 (ja) | インターフェース回路 | |
| US6850100B2 (en) | Output buffer circuit | |
| US6236195B1 (en) | Voltage variation correction circuit | |
| US5990708A (en) | Differential input buffer using local reference voltage and method of construction | |
| JP3252903B2 (ja) | インタフェース回路 | |
| US6060940A (en) | CMOS output stage for providing stable quiescent current | |
| JP2001042830A (ja) | 電源装置、及びこれを用いた液晶表示装置 | |
| US5710516A (en) | Input logic signal buffer circuits | |
| US6236255B1 (en) | Output impedance adjustment circuit | |
| US8330501B1 (en) | Dual mode rail-to-rail buffer for low voltage memory | |
| JP3935266B2 (ja) | 電圧検知回路 | |
| US6292037B1 (en) | Output circuit of semiconductor integrated circuit | |
| JP3628189B2 (ja) | 差動増幅回路 | |
| JP4086049B2 (ja) | パワーオン・リセット回路 | |
| JP3252875B2 (ja) | 電圧比較器 | |
| JP3385100B2 (ja) | 演算増幅器 | |
| WO2022249244A1 (ja) | 定電圧発生回路 | |
| JP2908254B2 (ja) | 三値論理入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060904 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20061004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |