JP2018523377A - 信号処理システムおよび信号処理方法 - Google Patents
信号処理システムおよび信号処理方法 Download PDFInfo
- Publication number
- JP2018523377A JP2018523377A JP2017564842A JP2017564842A JP2018523377A JP 2018523377 A JP2018523377 A JP 2018523377A JP 2017564842 A JP2017564842 A JP 2017564842A JP 2017564842 A JP2017564842 A JP 2017564842A JP 2018523377 A JP2018523377 A JP 2018523377A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dac
- processing
- analog
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/19—Arrangements for performing computing operations, e.g. operational amplifiers for forming integrals of products, e.g. Fourier integrals, Laplace integrals, correlation integrals; for analysis or synthesis of functions using orthogonal functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/26—Arbitrary function generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/0413—MIMO systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
- H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J1/00—Frequency-division multiplex systems
- H04J1/02—Details
- H04J1/12—Arrangements for reducing cross-talk between channels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0202—Channel estimation
- H04L25/0204—Channel estimation of multiple channels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2096—Arrangements for directly or externally modulating an optical carrier
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Transmitters (AREA)
Abstract
Description
−少なくとも第1、第2および第3のDA変換器(DAC)と、
−サンプリングされた信号を当該サンプリングされた信号の異なる周波数部分に相当する第1および第2の信号に分割し、前記第1の信号を前記第1のDACに送信し、前記第2の信号を第1および第2のサブ信号に分割し、前記第1のサブ信号を前記第2のDACに送信し、前記第2のサブ信号を前記第3のDACに送信する処理ユニットであって、前記第1のサブ信号は前記第2の信号の実部に相当し、前記第2のサブ信号は前記第2の信号の虚部に相当する、処理ユニットと、
−前記第2のDACのアナログ出力信号と前記第3のDACのアナログ出力信号とを混合するIQミキサと、
−前記第1のDACのアナログ出力信号と前記IQミキサの出力信号とを合成するコンバイナと、
を備える、信号処理システムが提供される。
−少なくとも第1および第2のDA変換器(DAC)を設ける過程と、
−処理ユニットにより、サンプリングされた信号を当該サンプリングされた信号の異なる周波数部分に相当する少なくとも第1および第2の信号に分割する過程と、
−前記第1および前記第2の信号を予備等化する過程と、
−前記第1のDACを用いて、予備等化された前記第1の信号を第1のアナログ信号に変換する過程と、
−前記第2のDACを用いて、予備等化された前記第2の信号を第2のアナログ信号に変換する過程と、
−コンバイナを用いて、前記第1および前記第2のアナログ信号を合成する過程と、
を備え、
−前記処理ユニット、前記第1のDACおよび前記コンバイナが、第1の処理チャネルを定め、
−前記処理ユニット、前記第2のDACおよび前記コンバイナが、第2の処理チャネルを定め、
−前記予備等化された第1の信号が前記第1および前記第2の処理チャネル間のクロストークを補償するように前記第1の信号を処理することによって前記予備等化された第1の信号が生成され、かつ/あるいは、前記予備等化された第2の信号が前記第1および前記第2の処理チャネル間のクロストークを補償するように前記第2の信号を処理することによって前記予備等化された第2の信号が生成される、信号処理方法に関する。
−チャネル推定シーケンス(CEシーケンス)を生成するステップ;
−前記第1のDACで前記チャネル推定シーケンスを実行するステップ;
−前記第1のDACにより生成されるアナログ信号を取得するステップ;
−前記第2のDACで前記チャネル推定シーケンスを実行するステップ;
−前記第2のDACにより生成されるアナログ信号を取得するステップ;
−前記第1の処理チャネルと前記第2の処理チャネル間の経路遅延を例えば相互相関(クロス相関)により推定するステップ;
−チャネル推定手法を用いてチャネル推定を実行するステップ;
−前記チャネル推定により得られた(例えばデータシーケンスの形態の)キャリブレーションデータをメモリに、前記処理ユニットが使用できるようにロードするステップと、
−前記キャリブレーションデータを用いて前記第1および前記第2の信号(シーケンス)を周波数領域で予備補償して且つこれら(2つの)スペクトルを(例えばIFFT等により)時間領域に変換するステップ;ならびに
−前記第1および前記第2のDACで、予備補償された第1および第2のシーケンスをそれぞれ実行するステップ;
のうちの少なくとも1つを含む。
サンプリングされた入力信号は、2Nポイントのデータシーケンス:d=[d(0),d(1),…,d(2N−1)]∈Rであり得て、2つの前記DACに適用するためにフーリエ領域で分割される必要がある。
D=[D+,D-]=[D1 +,D2 +,D2 -,D1 -]
D1=[D1 +,D1 -]
D2=[D2 +、D2 -]
x1=fEQ1(D1,D2)
x2=fEQ2(D1,D2)
予備等化子を用いて歪みを除去する場合、アップコンバージョンに起因して、入力スペクトルは、周波数域[0,fs/2]が前記第1のDACにより変更され得て、周波数域[fs/2,fs]が前記第2のDACによりで変更され得る。周波数域f>fsに位置する周波数成分が直接変更されることはない。ただし、f>fsにある不所望の成分は、適切なフィルタにより整形され得るか、又は適切な急峻なロールオフフィルタと組合せたオーバーサンプリングを用いることにより除去され得る。これにより、前記第1および前記第2の処理チャネル間のクロストークの影響を無くすようにDSPを適用することが可能となる。
S=[S+,S-]=[SI +,SII +,SII -,SI -],
SI=[SI +,SI -]
SII=[SII +,SII -]
に分割されて、前記DACで個別に変更可能である2つの信号スペクトルをもたらす。
以下では、前記スペクトルの個々の周波数成分が重要となる。これらに重点を置く表記方法として、SではなくS(k)(式中、kは離散周波数を示す。)を参照する。
SI(k)=H11(k)・X1(k)+H12(k)・X2(k+N/2)
SII(k)=H21(k)・X1(k+N/2)+H22(k)・X2(k)
上記のように、2×2 MIMO ABIモデルは、以下の式により与えられる線形方程式系である。
SI(k)=H11(k)・X1(k)+H12(k)・X2(k+N/2)
SII(k)=H21(k)・X1(k+N/2)+H22(k)・X2(k)
−サンプリングされた信号を、当該サンプリングされた信号の異なる周波数部分に相当する少なくとも第1および第2の信号に分割する処理ユニットと、
−前記第1および前記第2の信号を予備等化する予備等化ユニットと、
−少なくとも第1のDA変換器(DAC)および第2のDA変換器(DAC)であって、当該第1のDACは予備等化された前記第1の信号を第1のアナログ信号に変換し、当該第2のDACは予備等化された前記第2の信号を第2のアナログ信号に変換する、少なくとも第1のDACおよび第2のDACと、
−前記第1および前記第2のアナログ信号を合成するコンバイナと、
を備え、
−前記処理ユニット、前記第1のDACおよび前記コンバイナが、第1の処理チャネルを定め、
−前記処理ユニット、前記第2のDACおよび前記コンバイナが、第2の処理チャネルを定め、
−前記予備等化ユニット(前記処理ユニットの一部であり得る予備等化ユニット)は、前記予備等化された第1の信号が前記第1および前記第2の処理チャネル間のクロストークを補償するように前記第1の信号を処理することによって前記予備等化された第1の信号を生成し、かつ/あるいは、前記予備等化された第2の信号が前記第1および前記第2の処理チャネル間のクロストークを補償するように前記第2の信号を処理することによって前記予備等化された第2の信号を生成する、信号処理システムに関する。
−少なくとも第1および第2のDA変換器(DAC)を設ける過程と、
−処理ユニットを用いて、サンプリングされた信号を当該サンプリングされた信号の異なる周波数部分に相当する第1および第2の信号に分割する過程と、
−前記第1のDACを用いて、前記第1の信号に基づく第1のアナログ信号を生成する過程と、
−前記第2のDACを用いて、前記第2の信号に基づく第2のアナログ信号を生成する過程と、
−コンバイナを用いて、前記第1および前記第2のアナログ信号を合成する過程と、
−オーバーサンプリングされた第1の信号を生成し、当該オーバーサンプリングされた第1の信号を前記第1のDACにより前記第1のアナログ信号を得るように変換する過程、および/または、オーバーサンプリングされた第2の信号を生成し、当該オーバーサンプリングされた第2の信号を前記第2のDACにより前記第2のアナログ信号を得るように変換する過程と、
を備える、信号処理方法に関する。
SI(k)=H11(k)・X1(k)
SII(k)=H22(k)・X2(k)
と記述され得る。
−サンプリングされた信号を当該サンプリングされた信号の異なる周波数部分に相当する第1および第2の信号へと分割する処理ユニットと、
−少なくとも第1のDA変換器(DAC)および第2のDA変換器(DAC)であって、当該第1のDACは前記第1の信号に基づく第1のアナログ信号を生成し、当該第2のDACは前記第2の信号に基づく第2のアナログ信号を生成する、少なくとも第1のDACおよび第2のDACと、
−前記第1および前記第2のアナログ信号を合成するコンバイナと、
−オーバーサンプリングされた第1の信号を生成し、かつ/あるいは、オーバーサンプリングされた第2の信号を生成するオーバーサンプリングユニットと、
を備え、前記第1のDACが、前記オーバーサンプリングされた第1の信号を変換して前記第1のアナログ信号を取得し、かつ/あるいは、前記第2のDACが、当該第2のDACにより前記オーバーサンプリングされた第2の信号を変換して前記第2のアナログ信号を取得する、信号処理システムに関する。
S=[S+,S-]=[SI +,SII +,SII -,SI -],
SI=[SI +,SI -]
SII=[SII +,SII -]
に分割される。
SI(k)=H11(k)・X1(k)+H12(k)・X2(k+N/2)
SII(k)=H21(k)・X1(k+N/2)+H22(k)・X2(k)
a)各周波数帯の振幅および/または位相;
b)周波数帯間の振幅および/または位相の不一致;ならびに
c)周波数帯間のクロストーク;を補償し、
d)非線形歪みも考慮に入れてもよい。
なお、本発明は、実施の態様として以下の内容を含む。
〔態様1〕
−少なくとも第1、第2および第3のDA変換器(31〜33)(DAC)と、
−サンプリングされた信号を当該サンプリングされた信号の異なる周波数部分に相当する少なくとも第1および第2の信号に分割し、前記第1の信号を前記第1のDAC(31)に送信し、前記第2の信号を第1および第2のサブ信号に分割し、前記第1のサブ信号を前記第2のDAC(32)に送信し、前記第2のサブ信号を前記第3のDAC(33)に送信する処理ユニット(21)であって、前記第1のサブ信号は前記第2の信号の実部に相当し、前記第2のサブ信号は前記第2の信号の虚部に相当する、処理ユニット(21)と、
−前記第2のDAC(32)のアナログ出力信号と前記第3のDAC(33)のアナログ出力信号とを混合するIQミキサ(600)と、
−前記第1のDAC(31)のアナログ出力信号と前記IQミキサ(600)の出力信号とを合成するコンバイナ(4)と、
を備える、信号処理システム。
〔態様2〕
態様1に記載のシステムにおいて、前記第1の信号に相当する前記周波数部分が、前記第2の信号に相当する前記周波数部分よりも低い周波数を有する、システム。
〔態様3〕
態様1または2に記載のシステムにおいて、前記処理ユニット(21)が、前記サンプリングされた信号を前記第1および前記第2の信号に周波数領域で分割することを実行する、システム。
〔態様4〕
態様1から3のいずれか一項に記載のシステムにおいて、前記処理ユニット(21)が、前記サンプリングされた信号を前記第1および前記第2の信号に時間領域で分割することを実行する、システム。
〔態様5〕
態様1から4のいずれか一項に記載のシステムにおいて、前記処理ユニット(21)が、前記第2の信号のフーリエ変換を実行して前記第1および前記第2のサブ信号を生成する、システム。
〔態様6〕
態様1から5のいずれか一項に記載のシステムにおいて、さらに、
前記DAC(31〜33)の出力をフィルタリングする少なくとも1つのローパスフィルタ(51〜53)と、前記IQミキサ(600)の出力をフィルタリングするバンドパスフィルタ、ローパスフィルタもしくはハイパスフィルタ(54)とのいずれか一方または両方、
を備える、システム。
〔態様7〕
態様1から6のいずれか一項に記載のシステムにおいて、前記処理ユニット(21)が、デジタルシグナルプロセッサ(22)により実現されている、システム。
〔態様8〕
態様1から7のいずれか一項に記載のシステムにおいて、前記IQミキサ(600)が、単側帯波変調用である、システム。
〔態様9〕
態様1から8のいずれか一項に記載のシステムにおいて、前記IQミキサ(600)が、電気光学変調器により実現されている、システム。
〔態様10〕
信号処理方法、特には、態様1から9のいずれか一項に記載のシステムを用いる信号処理方法であって、
−少なくとも第1および第2のDA変換器(31,32)(DAC)を設ける過程と、
−処理ユニット(21)により、サンプリングされた信号を当該サンプリングされた信号の異なる周波数部分に相当する少なくとも第1および第2の信号に分割する過程と、
−前記第1および前記第2の信号を予備等化する過程と、
−前記第1のDAC(31)を用いて、予備等化された前記第1の信号を第1のアナログ信号に変換する過程と、
−前記第2のDAC(32)を用いて、予備等化された前記第2の信号を第2のアナログ信号に変換する過程と、
−コンバイナ(4)を用いて、前記第1および前記第2のアナログ信号を合成する過程と、
を備え、
−前記処理ユニット(21)、前記第1のDAC(31)および前記コンバイナ(4)が、第1の処理チャネル(101)を定め、
−前記処理ユニット(21)、前記第2のDAC(32)および前記コンバイナ(4)が、第2の処理チャネル(102)を定める、信号処理方法において、
前記予備等化された第1の信号が前記第1および前記第2の処理チャネル(101,102)間のクロストークを補償するように前記第1の信号を処理することによって前記予備等化された第1の信号が生成され、さらに、または代わりに、前記予備等化された第2の信号が前記第1および前記第2の処理チャネル(101,102)間のクロストークを補償するように前記第2の信号を処理することによって前記予備等化された第2の信号が生成されることを特徴とする、信号処理方法。
〔態様11〕
態様10に記載の方法において、前記予備等化された第1および第2の信号の生成が、前記第1の処理チャネルと前記第2の処理チャネル(101,102)の一方または両方における、少なくとも、空間部分と周波数部分と時間部分のいずれか1つもしくは2つまたは全てに対して、キャリブレーション測定の結果を用いて行われる、方法。
〔態様12〕
態様11に記載の方法において、前記キャリブレーション測定が、前記第1の処理チャネルと前記第2の処理チャネル(101,102)の一方または両方に対するチャネル推定手法を用いて実行される、方法。
〔態様13〕
態様12に記載の方法において、前記チャネル推定手法が、前記第1および前記第2の処理チャネル(101,102)の組合せをMIMO系として扱うことを含む、方法。
〔態様14〕
態様13に記載の方法において、前記キャリブレーション測定が、前記MIMO系の周波数応答行列の係数を決定することを含む、方法。
〔態様15〕
態様12から14のいずれか一項に記載の方法において、前記チャネル推定手法が、チャネル推定シーケンスを前記第1のDACと前記第2のDAC(31,32)のいずれか一方または両方に送信することを含む、方法。
〔態様16〕
態様15に記載の方法において、第1のチャネル推定シーケンスが前記第1のDAC(31)に送信され、第2のチャネル推定シーケンスが前記第2のDAC(32)に送信され、前記第1のチャネル推定シーケンスは前記第2のチャネル推定シーケンスと区別可能である、方法。
〔態様17〕
態様11から16のいずれか一項に記載の方法において、前記キャリブレーション測定が、前記第1の処理チャネルと前記第2の処理チャネル(101,102)のいずれか一方または両方のアナログ部分の少なくとも一部のS−パラメータ測定とX−パラメータ測定のいずれか一方または両方を含む、方法。
〔態様18〕
態様10から17のいずれか一項に記載の方法において、前記予備等化された第1および第2の信号が、前記コンバイナ(4)により生成されたアナログ信号の一部を用いて実行される再キャリブレーション測定の結果により適応的に生成される、方法。
〔態様19〕
信号処理システム、特には、態様10から18のいずれか一項に記載の方法を実行する信号処理システムであって、
−サンプリングされた信号を、当該サンプリングされた信号の異なる周波数部分に相当する少なくとも第1および第2の信号に分割する処理ユニット(21)と、
−前記第1および前記第2の信号を予備等化する予備等化ユニット(220)と、
−少なくとも第1のDA変換器(DAC)および第2のDA変換器(DAC)(31,32)であって、当該第1のDACは予備等化された前記第1の信号を第1のアナログ信号に変換し、当該第2のDACは予備等化された前記第2の信号を第2のアナログ信号に変換する、少なくとも第1のDACおよび第2のDAC(31,32)と、
−前記第1および前記第2のアナログ信号を合成するコンバイナ(4)と、
を備え、
−前記処理ユニット(21)、前記第1のDAC(31)および前記コンバイナ(4)が、第1の処理チャネル(101)を定め、
−前記処理ユニット(21)、前記第2のDAC(32)および前記コンバイナ(4)が、第2の処理チャネル(102)を定める、信号処理システムにおいて、
予備等化ユニット(220)は、前記予備等化された第1の信号が前記第1および前記第2の処理チャネル(101,102)間のクロストークを補償するように前記第1の信号を処理することによって前記予備等化された第1の信号を生成し、さらに、または代わりに、前記予備等化された第2の信号が前記第1および前記第2の処理チャネル(101,102)間のクロストークを補償するように前記第2の信号を処理することによって前記予備等化された第2の信号を生成することを特徴とする、信号処理システム。
〔態様20〕
信号処理方法、特には、態様10から18のいずれか一項に記載の信号処理方法であって、
−少なくとも第1および第2のDA変換器(31,32)(DAC)を設ける過程と、
−処理ユニット(21)を用いて、サンプリングされた信号を当該サンプリングされた信号の異なる周波数部分に相当する第1および第2の信号に分割する過程と、
−前記第1のDAC(31)を用いて、前記第1の信号に基づく第1のアナログ信号を生成する過程と、
−前記第2のDAC(32)を用いて、前記第2の信号に基づく第2のアナログ信号を生成する過程と、
−コンバイナ(4)を用いて、前記第1および前記第2のアナログ信号を合成する過程と、
を備える、信号処理方法において、さらに、
オーバーサンプリングされた第1の信号を生成し、当該オーバーサンプリングされた第1の信号を前記第1のDAC(31)により前記第1のアナログ信号を得るように変換する過程と、オーバーサンプリングされた第2の信号を生成し、当該オーバーサンプリングされた第2の信号を前記第2のDAC(32)により前記第2のアナログ信号を得るように変換する過程のいずれか一方または両方の過程、
を備えることを特徴とする、信号処理方法。
〔態様21〕
態様20に記載の方法において、前記オーバーサンプリングされた第1の信号は、前記サンプリングされた信号と前記第1の信号のいずれか一方または両方をオーバーサンプリングすることによって生成され、さらに、または代わりに、前記オーバーサンプリングされた第2の信号は、前記サンプリングされた信号と前記第2の信号のいずれか一方または両方をオーバーサンプリングすることによって生成される、方法。
〔態様22〕
態様20または21に記載の方法において、前記オーバーサンプリングは、前記サンプリングされた信号と前記第1の信号と前記第2の信号のいずれか1つもしくは2つまたは全てのスペクトルにゼロを挿入することによって行われる、方法。
〔態様23〕
態様20から22のいずれか一項に記載の方法において、前記オーバーサンプリングは、前記サンプリングされた信号と前記第1の信号と前記第2の信号のいずれか1つもしくは2つまたは全てのスペクトルに対するレイズドコサインフィルタリングにより行われる、方法。
〔態様24〕
信号処理システム、特には、態様20から23のいずれか一項に記載の方法を実行する信号処理システムであって、
−サンプリングされた信号を当該サンプリングされた信号の異なる周波数部分に相当する第1および第2の信号に分割する処理ユニット(21)と、
−少なくとも第1のDA変換器(31)(DAC)および第2のDA変換器(32)(DAC)であって、当該第1のDACは前記第1の信号に基づく第1のアナログ信号を生成し、当該第2のDACは前記第2の信号に基づく第2のアナログ信号を生成する、少なくとも第1のDAC(31)および第2のDAC(32)と、
−前記第1および前記第2のアナログ信号を合成するコンバイナ(4)と、
を備える、信号処理システムにおいて、さらに、
オーバーサンプリングされた第1の信号を生成し、さらに、または代わりに、オーバーサンプリングされた第2の信号を生成するオーバーサンプリングユニット、
を備え、前記第1のDAC(31)が、前記オーバーサンプリングされた第1の信号を変換して前記第1のアナログ信号を取得し、さらに、または代わりに、前記第2のDAC(32)が、当該第2のDAC(32)により前記オーバーサンプリングされた第2の信号を変換して前記第2のアナログ信号を取得することを特徴とする、信号処理システム。
Claims (24)
- −少なくとも第1、第2および第3のDA変換器(31〜33)(DAC)と、
−サンプリングされた信号を当該サンプリングされた信号の異なる周波数部分に相当する少なくとも第1および第2の信号に分割し、前記第1の信号を前記第1のDAC(31)に送信し、前記第2の信号を第1および第2のサブ信号に分割し、前記第1のサブ信号を前記第2のDAC(32)に送信し、前記第2のサブ信号を前記第3のDAC(33)に送信する処理ユニット(21)であって、前記第1のサブ信号は前記第2の信号の実部に相当し、前記第2のサブ信号は前記第2の信号の虚部に相当する、処理ユニット(21)と、
−前記第2のDAC(32)のアナログ出力信号と前記第3のDAC(33)のアナログ出力信号とを混合するIQミキサ(600)と、
−前記第1のDAC(31)のアナログ出力信号と前記IQミキサ(600)の出力信号とを合成するコンバイナ(4)と、
を備える、信号処理システム。 - 請求項1に記載のシステムにおいて、前記第1の信号に相当する前記周波数部分が、前記第2の信号に相当する前記周波数部分よりも低い周波数を有する、システム。
- 請求項1または2に記載のシステムにおいて、前記処理ユニット(21)が、前記サンプリングされた信号を前記第1および前記第2の信号に周波数領域で分割することを実行する、システム。
- 請求項1から3のいずれか一項に記載のシステムにおいて、前記処理ユニット(21)が、前記サンプリングされた信号を前記第1および前記第2の信号に時間領域で分割することを実行する、システム。
- 請求項1から4のいずれか一項に記載のシステムにおいて、前記処理ユニット(21)が、前記第2の信号のフーリエ変換を実行して前記第1および前記第2のサブ信号を生成する、システム。
- 請求項1から5のいずれか一項に記載のシステムにおいて、さらに、
前記DAC(31〜33)の出力をフィルタリングする少なくとも1つのローパスフィルタ(51〜53)と、前記IQミキサ(600)の出力をフィルタリングするバンドパスフィルタ、ローパスフィルタもしくはハイパスフィルタ(54)とのいずれか一方または両方、
を備える、システム。 - 請求項1から6のいずれか一項に記載のシステムにおいて、前記処理ユニット(21)が、デジタルシグナルプロセッサ(22)により実現されている、システム。
- 請求項1から7のいずれか一項に記載のシステムにおいて、前記IQミキサ(600)が、単側帯波変調用である、システム。
- 請求項1から8のいずれか一項に記載のシステムにおいて、前記IQミキサ(600)が、電気光学変調器により実現されている、システム。
- 信号処理方法、特には、請求項1から9のいずれか一項に記載のシステムを用いる信号処理方法であって、
−少なくとも第1および第2のDA変換器(31,32)(DAC)を設ける過程と、
−処理ユニット(21)により、サンプリングされた信号を当該サンプリングされた信号の異なる周波数部分に相当する少なくとも第1および第2の信号に分割する過程と、
−前記第1および前記第2の信号を予備等化する過程と、
−前記第1のDAC(31)を用いて、予備等化された前記第1の信号を第1のアナログ信号に変換する過程と、
−前記第2のDAC(32)を用いて、予備等化された前記第2の信号を第2のアナログ信号に変換する過程と、
−コンバイナ(4)を用いて、前記第1および前記第2のアナログ信号を合成する過程と、
を備え、
−前記処理ユニット(21)、前記第1のDAC(31)および前記コンバイナ(4)が、第1の処理チャネル(101)を定め、
−前記処理ユニット(21)、前記第2のDAC(32)および前記コンバイナ(4)が、第2の処理チャネル(102)を定める、信号処理方法において、
前記予備等化された第1の信号が前記第1および前記第2の処理チャネル(101,102)間のクロストークを補償するように前記第1の信号を処理することによって前記予備等化された第1の信号が生成され、さらに、または代わりに、前記予備等化された第2の信号が前記第1および前記第2の処理チャネル(101,102)間のクロストークを補償するように前記第2の信号を処理することによって前記予備等化された第2の信号が生成されることを特徴とする、信号処理方法。 - 請求項10に記載の方法において、前記予備等化された第1および第2の信号の生成が、前記第1の処理チャネルと前記第2の処理チャネル(101,102)の一方または両方における、少なくとも、空間部分と周波数部分と時間部分のいずれか1つもしくは2つまたは全てに対して、キャリブレーション測定の結果を用いて行われる、方法。
- 請求項11に記載の方法において、前記キャリブレーション測定が、前記第1の処理チャネルと前記第2の処理チャネル(101,102)の一方または両方に対するチャネル推定手法を用いて実行される、方法。
- 請求項12に記載の方法において、前記チャネル推定手法が、前記第1および前記第2の処理チャネル(101,102)の組合せをMIMO系として扱うことを含む、方法。
- 請求項13に記載の方法において、前記キャリブレーション測定が、前記MIMO系の周波数応答行列の係数を決定することを含む、方法。
- 請求項12から14のいずれか一項に記載の方法において、前記チャネル推定手法が、チャネル推定シーケンスを前記第1のDACと前記第2のDAC(31,32)のいずれか一方または両方に送信することを含む、方法。
- 請求項15に記載の方法において、第1のチャネル推定シーケンスが前記第1のDAC(31)に送信され、第2のチャネル推定シーケンスが前記第2のDAC(32)に送信され、前記第1のチャネル推定シーケンスは前記第2のチャネル推定シーケンスと区別可能である、方法。
- 請求項11から16のいずれか一項に記載の方法において、前記キャリブレーション測定が、前記第1の処理チャネルと前記第2の処理チャネル(101,102)のいずれか一方または両方のアナログ部分の少なくとも一部のS−パラメータ測定とX−パラメータ測定のいずれか一方または両方を含む、方法。
- 請求項10から17のいずれか一項に記載の方法において、前記予備等化された第1および第2の信号が、前記コンバイナ(4)により生成されたアナログ信号の一部を用いて実行される再キャリブレーション測定の結果により適応的に生成される、方法。
- 信号処理システム、特には、請求項10から18のいずれか一項に記載の方法を実行する信号処理システムであって、
−サンプリングされた信号を、当該サンプリングされた信号の異なる周波数部分に相当する少なくとも第1および第2の信号に分割する処理ユニット(21)と、
−前記第1および前記第2の信号を予備等化する予備等化ユニット(220)と、
−少なくとも第1のDA変換器(DAC)および第2のDA変換器(DAC)(31,32)であって、当該第1のDACは予備等化された前記第1の信号を第1のアナログ信号に変換し、当該第2のDACは予備等化された前記第2の信号を第2のアナログ信号に変換する、少なくとも第1のDACおよび第2のDAC(31,32)と、
−前記第1および前記第2のアナログ信号を合成するコンバイナ(4)と、
を備え、
−前記処理ユニット(21)、前記第1のDAC(31)および前記コンバイナ(4)が、第1の処理チャネル(101)を定め、
−前記処理ユニット(21)、前記第2のDAC(32)および前記コンバイナ(4)が、第2の処理チャネル(102)を定める、信号処理システムにおいて、
予備等化ユニット(220)は、前記予備等化された第1の信号が前記第1および前記第2の処理チャネル(101,102)間のクロストークを補償するように前記第1の信号を処理することによって前記予備等化された第1の信号を生成し、さらに、または代わりに、前記予備等化された第2の信号が前記第1および前記第2の処理チャネル(101,102)間のクロストークを補償するように前記第2の信号を処理することによって前記予備等化された第2の信号を生成することを特徴とする、信号処理システム。 - 信号処理方法、特には、請求項10から18のいずれか一項に記載の信号処理方法であって、
−少なくとも第1および第2のDA変換器(31,32)(DAC)を設ける過程と、
−処理ユニット(21)を用いて、サンプリングされた信号を当該サンプリングされた信号の異なる周波数部分に相当する第1および第2の信号に分割する過程と、
−前記第1のDAC(31)を用いて、前記第1の信号に基づく第1のアナログ信号を生成する過程と、
−前記第2のDAC(32)を用いて、前記第2の信号に基づく第2のアナログ信号を生成する過程と、
−コンバイナ(4)を用いて、前記第1および前記第2のアナログ信号を合成する過程と、
を備える、信号処理方法において、さらに、
オーバーサンプリングされた第1の信号を生成し、当該オーバーサンプリングされた第1の信号を前記第1のDAC(31)により前記第1のアナログ信号を得るように変換する過程と、オーバーサンプリングされた第2の信号を生成し、当該オーバーサンプリングされた第2の信号を前記第2のDAC(32)により前記第2のアナログ信号を得るように変換する過程のいずれか一方または両方の過程、
を備えることを特徴とする、信号処理方法。 - 請求項20に記載の方法において、前記オーバーサンプリングされた第1の信号は、前記サンプリングされた信号と前記第1の信号のいずれか一方または両方をオーバーサンプリングすることによって生成され、さらに、または代わりに、前記オーバーサンプリングされた第2の信号は、前記サンプリングされた信号と前記第2の信号のいずれか一方または両方をオーバーサンプリングすることによって生成される、方法。
- 請求項20または21に記載の方法において、前記オーバーサンプリングは、前記サンプリングされた信号と前記第1の信号と前記第2の信号のいずれか1つもしくは2つまたは全てのスペクトルにゼロを挿入することによって行われる、方法。
- 請求項20から22のいずれか一項に記載の方法において、前記オーバーサンプリングは、前記サンプリングされた信号と前記第1の信号と前記第2の信号のいずれか1つもしくは2つまたは全てのスペクトルに対するレイズドコサインフィルタリングにより行われる、方法。
- 信号処理システム、特には、請求項20から23のいずれか一項に記載の方法を実行する信号処理システムであって、
−サンプリングされた信号を当該サンプリングされた信号の異なる周波数部分に相当する第1および第2の信号に分割する処理ユニット(21)と、
−少なくとも第1のDA変換器(31)(DAC)および第2のDA変換器(32)(DAC)であって、当該第1のDACは前記第1の信号に基づく第1のアナログ信号を生成し、当該第2のDACは前記第2の信号に基づく第2のアナログ信号を生成する、少なくとも第1のDAC(31)および第2のDAC(32)と、
−前記第1および前記第2のアナログ信号を合成するコンバイナ(4)と、
を備える、信号処理システムにおいて、さらに、
オーバーサンプリングされた第1の信号を生成し、さらに、または代わりに、オーバーサンプリングされた第2の信号を生成するオーバーサンプリングユニット、
を備え、前記第1のDAC(31)が、前記オーバーサンプリングされた第1の信号を変換して前記第1のアナログ信号を取得し、さらに、または代わりに、前記第2のDAC(32)が、当該第2のDAC(32)により前記オーバーサンプリングされた第2の信号を変換して前記第2のアナログ信号を取得することを特徴とする、信号処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019193235A JP6976297B2 (ja) | 2015-11-18 | 2019-10-24 | 信号処理システムおよび信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2015/077000 WO2017084705A1 (en) | 2015-11-18 | 2015-11-18 | Signal processing systems and signal processing methods |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019193235A Division JP6976297B2 (ja) | 2015-11-18 | 2019-10-24 | 信号処理システムおよび信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018523377A true JP2018523377A (ja) | 2018-08-16 |
Family
ID=54843803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017564842A Pending JP2018523377A (ja) | 2015-11-18 | 2015-11-18 | 信号処理システムおよび信号処理方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10355705B2 (ja) |
EP (1) | EP3317970A1 (ja) |
JP (1) | JP2018523377A (ja) |
KR (1) | KR102080538B1 (ja) |
CN (1) | CN107852171B (ja) |
WO (1) | WO2017084705A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104375151B (zh) * | 2014-09-19 | 2016-10-19 | 清华大学 | 导航信号接收机和接收方法 |
US10177780B2 (en) * | 2015-08-27 | 2019-01-08 | Nippon Telegraph And Telephone Corporation | Signal generating device |
CN109478932B (zh) * | 2016-06-08 | 2021-10-22 | 弗劳恩霍夫应用研究促进协会 | 光通信***以及方法 |
WO2018155164A1 (ja) * | 2017-02-24 | 2018-08-30 | 株式会社Jvcケンウッド | フィルタ生成装置、フィルタ生成方法、及びプログラム |
CN108650199B (zh) * | 2018-04-23 | 2021-01-26 | 东南大学 | 无线通信接收端iq不平衡和信道联合估计方法及装置 |
JP6977658B2 (ja) * | 2018-05-09 | 2021-12-08 | 日本電信電話株式会社 | 信号生成器および信号生成方法 |
KR102129270B1 (ko) * | 2018-09-21 | 2020-07-02 | 주식회사 이노와이어리스 | 매시브 mimo용 채널 시뮬레이터의 i/q 임밸런스 캘리브레이션 방법 |
US10666285B1 (en) * | 2018-11-28 | 2020-05-26 | Qualcomm Incorporated | Digital-to-analog converter (DAC) with mixing-mode parallel path image attenuation |
CN111130545B (zh) * | 2019-12-02 | 2023-07-04 | 北京时代民芯科技有限公司 | 一种数模混合微***dac/adc单元回环测试*** |
US10938400B1 (en) * | 2020-07-20 | 2021-03-02 | Guzik Technical Enterprises | Broadband digitizer with a low frequency bypass |
CN112462140B (zh) * | 2021-02-02 | 2021-04-13 | 成都能通科技有限公司 | 一种提供电能参数分析的频率跟踪方法 |
US20220352899A1 (en) * | 2021-04-29 | 2022-11-03 | Qualcomm Incorporated | Data-dependent clock-gating switch driver for a digital-to-analog converter (dac) |
US20240007124A1 (en) * | 2022-07-01 | 2024-01-04 | Rohde & Schwarz Gmbh & Co. Kg | Multipath d/a converter |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003092518A (ja) * | 2001-09-18 | 2003-03-28 | Hitachi Kokusai Electric Inc | 歪み補償装置 |
JP2008535357A (ja) * | 2005-03-30 | 2008-08-28 | エヌエックスピー ビー ヴィ | 広帯域無線通信用の信号送信機 |
US20090052556A1 (en) * | 2007-08-23 | 2009-02-26 | Fernandez Andrew D | Frequency interleaving method for wideband signal generation |
JP2012175268A (ja) * | 2011-02-18 | 2012-09-10 | Advanced Telecommunication Research Institute International | 通信装置、通信方法、及びプログラム |
JP2013515394A (ja) * | 2009-12-16 | 2013-05-02 | シントロピー システムズ | 離散時間量子化信号の連続時間連続可変信号への変換 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4835791A (en) * | 1987-02-20 | 1989-05-30 | Rockwell International Corporation | Single sideband signal generator |
US6507606B2 (en) * | 2000-03-29 | 2003-01-14 | Symmetrican, Inc. | Asymmetric digital subscriber line methods suitable for long subscriber loops |
US7164768B2 (en) * | 2001-06-21 | 2007-01-16 | Bose Corporation | Audio signal processing |
US20060019712A1 (en) * | 2001-11-14 | 2006-01-26 | Seung-Won Choi | Calibration apparatus for smart antenna and method thereof |
US7532676B2 (en) | 2005-10-20 | 2009-05-12 | Trellis Phase Communications, Lp | Single sideband and quadrature multiplexed continuous phase modulation |
US7876250B2 (en) * | 2006-03-31 | 2011-01-25 | Nxp B.V. | Calibration circuit and method for A/D converter |
KR100823684B1 (ko) * | 2006-12-06 | 2008-04-21 | 한국전자통신연구원 | 바코드 dna를 이용한 생물학적 표적 물질의 검출 방법 |
US7535394B2 (en) | 2007-07-10 | 2009-05-19 | Lecroy Corporation | High speed arbitrary waveform generator |
US8260145B2 (en) * | 2008-03-12 | 2012-09-04 | Deepnarayan Gupta | Digital radio frequency tranceiver system and method |
JP4544349B2 (ja) * | 2008-07-14 | 2010-09-15 | ソニー株式会社 | 無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
US8437299B2 (en) * | 2010-08-17 | 2013-05-07 | Qualcomm Incorporated | Radio channel aggregation and segmentation |
US8537912B2 (en) * | 2011-02-24 | 2013-09-17 | Futurewei Technologies, Inc. | Extremely high speed broadband access over copper pairs |
CN103733516B (zh) * | 2011-06-10 | 2017-10-13 | 技术研究及发展基金公司 | 接收机、发射机以及用于数字多子频带处理的方法 |
TWI474648B (zh) * | 2012-01-03 | 2015-02-21 | Realtek Semiconductor Corp | 射頻傳送方法及其射頻傳送系統 |
US8971451B2 (en) * | 2012-12-11 | 2015-03-03 | Futurewei Technologies, Inc. | Efficient baseband signal processing system and method |
US9461751B2 (en) | 2012-12-18 | 2016-10-04 | Ciena Corporation | Frequency domain multiplex optical transmission |
-
2015
- 2015-11-18 JP JP2017564842A patent/JP2018523377A/ja active Pending
- 2015-11-18 KR KR1020177033803A patent/KR102080538B1/ko active IP Right Grant
- 2015-11-18 EP EP15807822.0A patent/EP3317970A1/en active Pending
- 2015-11-18 CN CN201580079770.2A patent/CN107852171B/zh active Active
- 2015-11-18 US US15/568,481 patent/US10355705B2/en active Active
- 2015-11-18 WO PCT/EP2015/077000 patent/WO2017084705A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003092518A (ja) * | 2001-09-18 | 2003-03-28 | Hitachi Kokusai Electric Inc | 歪み補償装置 |
JP2008535357A (ja) * | 2005-03-30 | 2008-08-28 | エヌエックスピー ビー ヴィ | 広帯域無線通信用の信号送信機 |
US20090052556A1 (en) * | 2007-08-23 | 2009-02-26 | Fernandez Andrew D | Frequency interleaving method for wideband signal generation |
JP2013515394A (ja) * | 2009-12-16 | 2013-05-02 | シントロピー システムズ | 離散時間量子化信号の連続時間連続可変信号への変換 |
JP2012175268A (ja) * | 2011-02-18 | 2012-09-10 | Advanced Telecommunication Research Institute International | 通信装置、通信方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
US10355705B2 (en) | 2019-07-16 |
CN107852171A (zh) | 2018-03-27 |
US20180159548A1 (en) | 2018-06-07 |
KR102080538B1 (ko) | 2020-02-24 |
CN107852171B (zh) | 2021-11-05 |
KR20180013900A (ko) | 2018-02-07 |
EP3317970A1 (en) | 2018-05-09 |
WO2017084705A1 (en) | 2017-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018523377A (ja) | 信号処理システムおよび信号処理方法 | |
CN107925416B (zh) | 信号生成装置 | |
WO2006075505A1 (ja) | 改良された時間インタリーブ方式のアナログ-デジタル変換装置及びそれを用いる高速信号処理システム | |
WO2001099439A2 (en) | Adaptive equalisation, in particular for linc processing | |
EP2719076A2 (en) | Receiver, transmitter and a method for digital multiple sub-band processing | |
US20040252772A1 (en) | Filter bank based signal processing | |
JP2013083652A (ja) | 試験測定装置用信号取込み装置及び入力信号デジタル化方法 | |
Singh et al. | Analysis, blind identification, and correction of frequency response mismatch in two-channel time-interleaved ADCs | |
WO2006126656A1 (ja) | アナログデジタル変換装置、プログラム、及び記録媒体 | |
JP6711358B2 (ja) | 信号処理装置、通信システム、及び信号処理方法 | |
CN111384950A (zh) | 用于时间交织数模转换器的线性和非线性校准 | |
Schmidt et al. | Enhancing the bandwidth of DACs by analog bandwidth interleaving | |
US11082076B2 (en) | Method and device for transmitting or receiving at least one high-frequency signal using parallel and undersampled baseband signal processing | |
JP6976297B2 (ja) | 信号処理システムおよび信号処理方法 | |
JP7311804B2 (ja) | 波長分散補償装置、光受信装置、波長分散補償方法、及びコンピュータプログラム | |
CN114422318B (zh) | 一种信号预失真的***响应估计方法、装置及*** | |
JP5109886B2 (ja) | 群遅延特性補償装置及び群遅延特性補償方法 | |
Sun et al. | Optimal pilot based frequency-dependent I/Q imbalance compensation for wideband direct-conversion transmitters | |
JP2006505211A (ja) | 周波数分割二重化方式またはそうでないデジタル通信システム用の多段非線形エコーキャンセラ | |
Chen et al. | Non-maximally decimated filter bank-based single-carrier receiver: a pathway to next-generation wideband communication | |
JP4459507B2 (ja) | 非線形歪等化回路、非線形歪等化方法 | |
Schmidt et al. | Frequency Interleaving DAC (FI-DAC) | |
JP2005094500A (ja) | ダイバーシティ受信用回り込みキャンセラ及び中継装置 | |
Taratorin et al. | Real-Time Digital Down-Conversion with Equalization | |
JP2004120766A (ja) | 離散マルチトーン変調によって生成された信号の障害を補正するための回路構成及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180115 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190115 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190625 |