WO2006126656A1 - アナログデジタル変換装置、プログラム、及び記録媒体 - Google Patents

アナログデジタル変換装置、プログラム、及び記録媒体 Download PDF

Info

Publication number
WO2006126656A1
WO2006126656A1 PCT/JP2006/310499 JP2006310499W WO2006126656A1 WO 2006126656 A1 WO2006126656 A1 WO 2006126656A1 JP 2006310499 W JP2006310499 W JP 2006310499W WO 2006126656 A1 WO2006126656 A1 WO 2006126656A1
Authority
WO
WIPO (PCT)
Prior art keywords
converters
data
digital
filter
unit
Prior art date
Application number
PCT/JP2006/310499
Other languages
English (en)
French (fr)
Inventor
Koji Asami
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to JP2007517904A priority Critical patent/JP4813473B2/ja
Publication of WO2006126656A1 publication Critical patent/WO2006126656A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Definitions

  • the present invention relates to an analog-digital conversion method for converting an analog signal into a digital signal, an analog-digital conversion device, and a program for causing the analog-digital conversion device to function.
  • This application is related to the following US applications: For designated countries where incorporation by reference is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application.
  • ADCs analog-to-digital converters
  • the phase of the sampling clock given to each ADC must be different by a predetermined phase. It is difficult to accurately shift the phase of each sampling clock by a predetermined phase. Even if the sampling clock is given to each ADC with an accurate phase, if the ADC's frequency characteristics are not ideal, the sampling timing and gain of each ADC will vary, and the digital signal frequency will vary. It is difficult to accurately calculate the wave number spectrum.
  • an object of the present invention is to provide an analog-digital conversion device, a program, and a recording medium that can solve the above-described problems. This purpose is within the scope of the claims. This is achieved by a combination of features described in the independent claims. Further, the dependent claims define further advantageous specific examples of the present invention.
  • digital signals output in parallel by a plurality of AD converters that sample analog signals at different timings by predetermined phases are provided.
  • An analog-to-digital converter for correction which is provided corresponding to multiple AD converters that convert analog signals into digital data at different timings by a predetermined phase, and multiple AD converters, each of which outputs a corresponding AD converter
  • a plurality of data insertion units that output zero insertion data in which a predetermined number of data values 0 are inserted between each piece of digital data to be combined, and a combination of the respective zero insertion data to generate a digital signal
  • a plurality of AD converters, and the digital signal generated by the combining unit is converted into a plurality of AD converters. Filter coefficients based on the frequency characteristics of each AD converter so that the digital signals can be obtained when the frequency characteristics of the data are the same.
  • An analog-to-digital conversion device comprising a plurality of filter units is provided.
  • the data insertion unit may insert data with a data value of 0 for each predetermined phase between each piece of digital data.
  • Each filter unit converts each zero insertion data into a frequency domain signal and synthesizes it to the corresponding frequency domain signal so that spurious components caused by the frequency characteristics of multiple AD converters cancel each other.
  • a filter coefficient based on the first correction coefficient in the frequency domain to be multiplied may be included.
  • Each filter unit may have a filter coefficient obtained by performing inverse Fourier transform on the first correction coefficient determined for each divided band obtained by dividing the frequency band of the digital signal according to the number of AD converters.
  • Each filter unit may have a filter coefficient further based on the second correction coefficient for correcting the phase error of the signal in the frequency domain caused by multiplying the first correction coefficient! /, .
  • the frequency band of the digital signal is divided according to the number of AD converters and multiplied by the first correction coefficient and the second correction coefficient, which are determined for each divided band.
  • Each filter unit has a filter coefficient obtained by multiplying a coefficient obtained by multiplying the first correction coefficient and the second correction coefficient into a time domain by a predetermined window function.
  • the analog-to-digital converter compares the frequency coefficient of each filter unit with the frequency characteristic of each filter unit and a reference frequency characteristic given in advance, and squares the filter coefficient of each filter unit into frequency characteristics in the frequency domain.
  • An error calculation unit that calculates an error; and an adjustment unit that adjusts the width of the window function on the frequency axis in the filter coefficient corresponding to the frequency characteristic when the square error is not within a predetermined range. Good.
  • the analog-to-digital converter compares the Fourier transform unit that converts the filter coefficient of each filter unit into frequency characteristics in the frequency domain, the frequency characteristic of each filter unit, and a reference frequency characteristic given in advance.
  • An error calculation unit that calculates a square error, and an adjustment unit that adjusts the shape of the window function in the filter coefficient corresponding to the frequency characteristic when the square error is not within a predetermined range. Good.
  • the analog-to-digital converter further includes a plurality of down sam- blers provided corresponding to a plurality of AD converters, down-samples zero insertion data output from the corresponding filter units, and supplies the data to the synthesis unit. Oh ,.
  • an analog-to-digital conversion apparatus that is provided in parallel and corrects digital signals output from a plurality of AD converters that sample analog signals at different timings by a predetermined phase.
  • a plurality of AD converters that convert analog signals to digital data at different timings by a predetermined phase, and a corresponding AD converter other than a predetermined reference AD converter among the plurality of AD converters.
  • a plurality of data insertion units that output zero insertion data in which a predetermined number of data values of 0 are inserted between each piece of digital data output by the synthesizer, and a synthesis unit that synthesizes each zero insertion data Of AD converters other than the reference AD converter.
  • each zero insertion data is converted into a frequency domain signal and synthesized, the corresponding frequency is set so that spurious components caused by the frequency characteristics of multiple AD converters cancel each other out.
  • a plurality of first filter units having a filter coefficient based on a first correction coefficient in a frequency domain to be multiplied with a signal in the domain and passing the corresponding zero insertion data to be supplied to the synthesis unit, and the first correction coefficient
  • a second filter unit that has a filter coefficient based on a second correction coefficient for correcting a phase error of the signal in the frequency domain, and that passes data output from the synthesis unit and generates a digital signal.
  • a program that is provided in parallel and causes an analog-to-digital converter that corrects digital signals output from a plurality of AD converters that sample analog signals at different timings by a predetermined phase.
  • An analog digital converter is provided corresponding to a plurality of AD converters, and a predetermined number of data values 0 are inserted between the digital data output by the corresponding AD converters.
  • a plurality of data insertion units that output zero insertion data, a synthesis unit that synthesizes each zero insertion data and generates a digital signal, and a plurality of AD converters are provided.
  • the digital signal to be obtained is the digital signal obtained when the frequency characteristics of multiple AD converters are the same.
  • Provided is a program that has filter coefficients based on the frequency characteristics of each AD converter and functions as a plurality of filter units that pass the corresponding zero insertion data and supply them to the synthesis unit.
  • a program that is provided in parallel and functions an analog-to-digital conversion device that corrects digital signals output from a plurality of AD converters that sample analog signals at different timings by predetermined phases.
  • An analog digital converter is provided corresponding to a plurality of AD converters, and a predetermined number of data values 0 are inserted between the digital data output by the corresponding AD converters.
  • multiple AD converters As spurious components caused by the wave number characteristics cancel signal of the corresponding frequency domain
  • a plurality of first filter units having a filter coefficient based on the first correction coefficient in the frequency domain to be multiplied by and passing the corresponding zero insertion data to be supplied to the synthesis unit, and the first correction coefficient. It has a filter coefficient based on the second correction coefficient for correcting the phase error of the signal in the frequency domain, and functions as a second filter section that passes the data output from the synthesis section and generates a digital signal.
  • a recording medium storing the program is provided.
  • FIG. 1 is a diagram showing an example of a configuration of an analog / digital conversion apparatus 100. [0017] FIG.
  • FIG. 2 is a diagram for explaining a sampling clock given to each ADC 10.
  • FIG. 3 is a diagram illustrating an example of frequency characteristics output by each Fourier transform unit 12.
  • FIG. 4 shows an example of a part of the frequency characteristic output by the Fourier transform unit 12-1.
  • FIG. 5 is a diagram showing an example in which each frequency characteristic is displayed in a complex space.
  • FIG. 6 shows another example of a part of the frequency characteristic output by the Fourier transform unit 12-1.
  • FIG. 7 is a flowchart showing an example of the operation of the analog-digital conversion apparatus 100.
  • FIG. 8 is a diagram showing an example of the configuration of an analog-digital conversion apparatus 100 according to an embodiment of the present invention.
  • FIG. 9 is a diagram for explaining the operation of the data insertion unit 20.
  • FIG. 10 is a diagram showing an example of the configuration of a control unit 26.
  • FIG. 11 is a flowchart showing an example of the operation of the control unit 26.
  • FIG. 12 is a diagram showing another example of the configuration of the analog-digital conversion apparatus 100.
  • FIG. 13 is a diagram showing another example of the configuration of the analog-digital conversion apparatus 100.
  • FIG. 15 is a diagram showing an example of a spectrum of digital data when the digital data is down-sampled.
  • FIG. 16 is a diagram showing an example of the configuration of a filter 35 that functions as the data insertion unit 20 and the filter unit 22 and has a polyphase configuration.
  • FIG. 17 is a diagram illustrating an example of a configuration of a filter 35 having a polyphase configuration that functions as the filter unit 22 and the down sampler 34.
  • FIG. 18 is a diagram showing an example of the configuration of a computer 400 that stores a program that causes the analog-digital conversion apparatus 100 to function.
  • FIG. 1 is a diagram illustrating an example of the configuration of the analog-digital conversion apparatus 100.
  • the analog digital conversion device 100 is a device that converts an analog signal given as an input signal into a digital signal, and includes a plurality of ADCs (10-0 to: L0-3, hereinafter collectively referred to as ADC10), and a plurality of Fourier transforms. Section (12-0 to 12-3, hereinafter collectively referred to as Fourier transform section 12), a plurality of correction sections (16-0 to 16-3, hereinafter collectively referred to as correction section 16), measurement section 14, and interleave Part 18 is provided.
  • the analog-to-digital converter 100 has four A The ability to convert analog signals to digital signals using DC 10
  • the number of ADCs 10 is not limited to four.
  • the analog-to-digital converter 100 may convert an analog signal into a digital signal using 2 n (where n is an integer of 1 or more) ADCs 10. Even in such a case, the frequency spectrum of the digital signal can be accurately calculated by the same operation as that of the analog-to-digital converter 100 in this example.
  • Each ADC 10 is provided with sampling clocks having different phases by a predetermined phase.
  • the provided sampling clock will be described later in FIG.
  • the ADC 10 receives an analog signal as an input signal, and samples the analog signal according to the sampling clock.
  • Each Fourier transform unit 12 is provided corresponding to the ADC 10, and Fourier transforms data obtained by sampling the analog signal by the plurality of ADCs 10 to generate a plurality of frequency domain signals corresponding to the plurality of ADCs 10.
  • the Fourier transform unit 12 performs Fourier transform by, for example, discrete Fourier transform.
  • Measurement unit 14 measures the frequency characteristics of each ADC 10 in advance. For example, the measurement unit 14 inputs a known analog signal to each ADC 10 and measures the frequency characteristics of each ADC 10 based on the data output from the ADC 10. At this time, the measurement unit 14 may measure each frequency characteristic using a sampling clock given when the analog signal is converted into a digital signal. As a result, the frequency characteristics of the sampling in each ADC10 including the phase error of the given sampling clock can be measured.
  • the correction unit 16 multiplies each frequency domain signal by a correction coefficient based on the frequency characteristics of all the ADCs 10, thereby obtaining an ideal frequency domain obtained when the corresponding ADCs have ideal frequency characteristics. Convert to signal. At this time, any one of the frequency characteristics of the ADC 10 may be set as the ideal frequency characteristic. As a result, it is possible to generate an ideal frequency domain signal from which spurious components caused by errors in the frequency characteristics of the respective ADCs 10 are removed.
  • the interleave unit 18 synthesizes the ideal frequency domain signals to generate a frequency spectrum of the digital signal.
  • the ADC10 sampler A frequency spectrum from which spurious components caused by the frequency characteristics of the ring are removed can be obtained.
  • FIG. 2 is a diagram for explaining a sampling clock given to each ADC 10.
  • a sampling clock with a frequency of lZ (4Ts) is given to each ADC10 with a phase difference of Ts. .
  • the analog signal can be sampled at a rate four times the sampling frequency of each ADC10.
  • FIG. 3 is a diagram illustrating an example of frequency characteristics output from each Fourier transform unit 12.
  • FIG. 4 shows an example of part of the frequency characteristics output from the Fourier transform unit 12-1.
  • FIG. 5 is a diagram showing an example in which each frequency characteristic is displayed in a complex space.
  • the signal component and the spurious component are shown discretely, but the same is true even if the band of the signal component and the spurious component overlap as in the frequency characteristics shown in FIG. [0030]
  • the frequency characteristic components output from the Fourier transform unit 12-1 are sequentially rotated by 90 degrees.
  • the phase of the sampling clock of ADC10-2 is 2Ts ahead of the phase of the sampling clock of ADC10-0
  • the frequency characteristic component output by Fourier transform unit 12-2 is as shown in Fig. 5. Rotate by 180 degrees.
  • the phase of the sampling clock of ADC10-3 is 3Ts ahead of the phase of the sampling clock of ADC10-0, so the frequency characteristic components output by Fourier transform unit 12-3 are shown in Fig. 5. Rotate by 270 degrees.
  • FIG. 6 shows another example of part of the frequency characteristics output from the Fourier transform unit 12-1.
  • This causes a variation in the angle, and cannot cancel out the spurious components (k 1) of other frequency characteristics, and spurious components remain when the respective frequency characteristics are combined.
  • the analog-to-digital converter 100 described with reference to FIG. 1 corrects the spurious component angle variation caused by the frequency characteristics of the ADC 10 and the phase error of the sampling clock, and performs interleaving to correct the spurious component. Remove. Next, details of the operation of the analog-digital conversion apparatus 100 will be described.
  • FIG. 7 is a flowchart showing an example of the operation of the analog-digital conversion apparatus 100.
  • the measurement unit 10 measures the frequency characteristics of each ADC 10 in advance.
  • the frequency characteristics of each ADC10 are given by the following equations.
  • sampling stage S202 an analog signal given as an input signal is sampled using a plurality of ADCs 10.
  • sampling clocks p (t), p (t), p (t), and p (t) given to each ADC 10 are given by the following equations.
  • Equation (1) The data sampled by C10 is Fourier transformed to generate multiple frequency domain signals corresponding to multiple ADCs.
  • the Fourier transform of the sampling clock shown in Equation (1) is given by the following equation.
  • Equation (2) the frequency domain signal X (f) output from each Fourier transform unit 12
  • each frequency domain signal can be expressed as follows.
  • X ⁇ f) a 1 (-i) x (-l) + (0) x (0) + «! (1) + (2) x (2) + 3 ⁇ 4 (3) x (3) + a t (4) x (4) + i3 ⁇ 4 (5) x (5)
  • X 2 (f) 3 ⁇ 4 (-1) + ⁇ 2 (0) x (0) + a 2 (l) x (1) + 3 ⁇ 4 ( 2) x (2) + (3) 3c (3) + a 2 (4) x (4) + ⁇ 2 (5) 3c (5)
  • X 3 (f) a 2 (-l) x (-1 ) + 2 (0) x (0) + a 3 (l) x (l) + 3 (2) x (2) + a 3 (3) x (3) + a 3 (4) x (4) + ⁇ 3 (5) (5)
  • the correction step S206 when the frequency characteristic of the corresponding A DCIO is ideal by multiplying each frequency domain signal by a correction coefficient based on the frequency characteristics of all ADCs 10 using the correction unit 16. Is converted to a frequency domain signal.
  • the correction unit 16 uses the frequency components X (f) to X (f) shown in Equation (4).
  • correction coefficients L, L, and L are calculated and multiplied by their frequency characteristics. However, in the above formula
  • the correction unit 16 divides the frequency band [ ⁇ 2, 2 fs] of the digital signal to be calculated according to the number of ADCs 10.
  • the correction unit 16 determines the frequency band of the digital signal to be calculated as the first area where the band is [0, fs], the second area where the band is [, 2fs], and the band is [2, 3fs]. ] Is divided into a third area and a band is [3, 4 fs].
  • the correction unit 16 can calculate each correction coefficient for each frequency band as shown in the following equation.
  • the interleaving unit 18 is used to synthesize the respective frequency domain signals obtained in the correcting step S206 to generate a frequency vector of the digital signal.
  • the correction step S206 the calculated correction coefficients L, L,
  • the correction stage S206 includes a first calculation stage for calculating the first correction coefficient and a second calculation stage for calculating the second correction coefficient.
  • the respective first correction coefficients L, L, L multiplied by the respective frequency domain signals so as to cancel out the spurious component forces of the respective frequency domain signals caused by the frequency characteristics of the respective ADCs 10.
  • the respective frequencies obtained in the correction step S206 are obtained in the correction step S206.
  • the second correction coefficient is multiplied in the synthesis step S208.
  • the second correction coefficient may be multiplied in the correction step S206. That is, in the correction step S206, each frequency domain signal may be multiplied by the corresponding first correction coefficient and the corresponding second correction coefficient.
  • the frequency spectrum of the digital signal is calculated for each region based on the following equation.
  • the frequency spectrum in the first region is calculated by using the correction coefficients L, L, and L calculated based on Equation (6) in Equation (9).
  • the second territory is calculated by using the correction coefficients L, L, and L calculated based on Equation (6) in Equation (9).
  • the frequency spectrum in the frequency range is calculated using the correction coefficients L, L, and L calculated based on Equation (7).
  • the frequency characteristic of ADC10-0 has been described as an ideal frequency characteristic. Even if the frequency characteristic of ADC10-0 has an ideal frequency characteristic, the same applies. Correction can be performed based on the frequency characteristics to remove spurious components. In this case, correction can be performed by dividing the frequency characteristic of the other ADC 10 by the frequency characteristic of the ADC 10-0 as the frequency characteristic a (k) of the other ADC 10.
  • each frequency characteristic a (k) used for correction is expressed by the following equation.
  • Equation (11) Equation (9) and Equation (10) are expressed as follows.
  • the given analog signal is described as a complex signal and the given analog signal is a real signal
  • operations corresponding to the first region and the second region in the correction method described above Apply only.
  • the frequency spectrum in the first region and the second region is calculated by using the correction coefficient calculated based on Equation (6) or Equation (7) in Equation (9), and the first region.
  • the complex conjugate of the frequency spectrum in the second region is calculated as the frequency spectrum in the third and fourth regions.
  • the same operation can be performed even if the frequency band to be calculated is described as [0 4fs] and the 1S band is [2, 2fs].
  • the third region By setting the band of the region to [-, 0] and the band of the fourth region to [-2, -fs], the spurious component can be removed by the same operation.
  • the discrete Fourier transform of each output signal of the AD C 10 is given by the following equation.
  • DFT x (k) 2 x ((4n + l) Ts) e 4
  • DFT 2 (k) V x ((4n + 2) Ts) e 4
  • Equation (9) and Equation (10) are expressed as follows.
  • Equation (4), Equation (5), Equation (9), and Equation (10) are expressed by the following equations.
  • FIG. 8 is a diagram showing an example of the configuration of the analog-digital conversion apparatus 100 according to the embodiment of the present invention.
  • the analog-to-digital converter 100 described in FIGS. 1 to 7 converts the sampled digital data into a signal in the frequency domain and performs correction.
  • the analog-to-digital converter 100 in this example is A correction equivalent to the correction is performed on the digital signal in the time domain.
  • the analog-to-digital conversion apparatus 100 in this example when generating digital signals using four ADCs 10, performs correction substantially equivalent to the corrections shown in Equation (9) 'and Equation (10)'. This is performed on the time axis digital data output by each ADC10.
  • correction substantially equivalent to the correction shown in Equation (9) "and Equation (10)" is performed.
  • the analog-to-digital converter 100 in this example includes a plurality of ADCs 10, a plurality of data insertion units (20- to 20-3, hereinafter collectively referred to as 20), and a plurality of filter units (22- to 22-3). , Hereinafter collectively referred to as 22), a control unit 26, and a synthesis unit 24.
  • ADCs 10 a plurality of data insertion units
  • 22- to 22-3 , Hereinafter collectively referred to as 22
  • 22 a control unit 26
  • synthesis unit 24 synthesis unit
  • the analog-digital conversion apparatus 100 may not include the ADC 10, and may receive digital data output from the external ADC 10.
  • the analog-digital conversion apparatus 100 may use, for example, an FPGA (Field Programmable Gate Array).
  • the plurality of ADCs 10 have the same function as the ADC 10 described in FIG. 1 to FIG. 7.
  • Each of the ADCs 10 is provided with a branching input signal (analog signal), and analog signals at different timings by predetermined phases. Convert signals to digital data.
  • the plurality of data insertion units 20 are provided corresponding to the plurality of ADCs 10, and a predetermined number of data values of 0 are set between the digital data output from the corresponding ADCs 10 respectively. Generate inserted zero insertion data. For example, as shown in FIG. 9, each data insertion unit 20 inserts N ⁇ 1 pieces of data having a data value 0 (N is the number of ADCs 10) between each piece of digital data. The data insertion unit 20 preferably inserts data with a data value of 0 so that the data intervals of the digital data after insertion are substantially equal.
  • Equation (9) 'and Equation (10)'
  • the data insertion unit 20 generates digital data that differs in phase force lZ (4Ts) over the time axis by inserting the above-described data into the digital data output from each ADC 10. . That is, the data insertion unit 20 uses the frequency axis signal in Equation (9) ′ and Equation (10) ′.
  • a process equivalent to the process of multiplying is performed on the digital data on the time axis.
  • the synthesizer 24 receives each zero insertion data via the filter unit 22, and receives the received data.
  • the zero insertion data is combined to generate a digital signal.
  • synthesis means adding digital data of the same phase to each zero-inserted data!
  • the plurality of filter units 22 are provided corresponding to the plurality of ADCs 10, and the digital signal power generated by the synthesis unit 24 is a digital signal obtained when the frequency characteristics of the plurality of ADCs 10 are the same.
  • the filter coefficient based on the frequency characteristic of each ADC 10 is provided, and the corresponding zero insertion data is passed and supplied to the synthesizer 24.
  • each filter unit 22 has the following filter coefficient.
  • IFFT represents an operator that performs inverse Fourier transform on the function in parentheses.
  • Each filter unit 22 performs a convolution operation between the digital data output from the corresponding data insertion unit 20 and the filter coefficient represented by Expression (13). Also, in equation (13), equation (9) 'is used in the first region and second region [0, 2fs], and equation (10)' is used in the third region and fourth region [2, 4fs]. In other examples, the expression (9) 'may be used in all regions
  • the first region and the second region have a spectrum represented by the equation (9) ', and the third region and the fourth region have complex conjugate spectra of the spectra of the first region and the second region.
  • Have A filter coefficient may be obtained by inverse Fourier transform of the object.
  • the digital signal output from the synthesis unit 24 is substantially equivalent to the correction on the frequency axis shown in the equations (9) 'and (10)'. Correction is performed on the time axis.
  • each filter unit 22 converts the zero insertion data into a frequency domain signal and synthesizes the first so that the spurious components generated by the frequency characteristics of the plurality of ADCs 10 cancel each other.
  • Correction factor (1, L, L, L) (1, L, L, L)
  • the filter coefficient is inversely transformed.
  • the first correction coefficient is a coefficient determined for each divided band obtained by dividing the frequency band of the digital signal, as shown in Expressions (6) to (8).
  • the second correction coefficient is also a coefficient determined for each divided band as shown in Equation (9) and Equation (10).
  • the control unit 26 controls the filter coefficient of each filter unit 22.
  • the control unit 26 may measure the frequency characteristics of each ADC 10 in advance in the same manner as the measurement unit 14 described with reference to FIG. Based on the measured frequency characteristics of each ADC 10, the control unit 26 sets the filter coefficient of each filter unit 22 using, for example, Equation (13).
  • FIG. 9 is a diagram for explaining the operation of the data insertion unit 20.
  • the data insertion unit 20 inserts a predetermined number of data in the data value area between each piece of digital data output from the corresponding ADC 10.
  • ADC10-0 has the power to output ⁇ DO, D4, D8, ... ⁇ and digital data.
  • Data insertion unit 20-0 inserts three data with zero data value into the digital data. Good.
  • the data IJ output from the data insertion unit 20-0 becomes ⁇ DO, 0, 0, 0, D4, 0, 0, 0, D8, 0, 0, 0,.
  • the phase of the digital data output from each ADC 10 differs by Ts as shown in FIG.
  • the data insertion unit 20 preferably inserts data having a data value of 0 for each predetermined phase Ts between each piece of digital data.
  • FIG. 10 is a diagram illustrating an example of the configuration of the control unit 26.
  • each filter section 22 Stores the coefficient described in relation to equation (13) multiplied by a predetermined window function as a filter coefficient.
  • the window function may be, for example, a rectangular window, a Hamming window, a Hanning window, a Kaiser window, or the like.
  • the control unit 26 compares the frequency characteristic of the filter unit 22 with a predetermined reference frequency characteristic so that an error between the frequency characteristic of the filter unit 22 and the reference frequency characteristic is within a predetermined range. Then, the shape of the window function and the width on the time axis are adjusted.
  • the reference frequency characteristic may be, for example, a characteristic obtained by converting the filter coefficient obtained by Expression (13) into the frequency domain.
  • the control unit 26 includes a Fourier transform unit 28, an error calculation unit 30, and an adjustment unit 32.
  • a reference frequency characteristic of each filter unit 22 is given to the error calculation unit 30 in advance. The operation of each part will be described with reference to FIG.
  • FIG. 11 is a flowchart showing an example of the operation of the control unit 26.
  • the Fourier transform unit 28 acquires the filter coefficient of each filter unit 22, and Fourier transforms each filter coefficient (S220).
  • the error calculation unit 30 compares the frequency characteristic of each filter unit 22 calculated by the Fourier transform unit 28 with the reference frequency characteristic, and calculates a square error.
  • the reference frequency characteristic may be given for each filter unit 22.
  • a filter coefficient obtained by Expression (13) for each filter unit 22 may be given. In this case, the error calculation unit 30 performs Fourier transform on the filter coefficient and calculates each reference frequency characteristic.
  • error calculation unit 30 determines whether or not the square error between the frequency characteristic of each filter unit 22 and the square frequency characteristic is a force within a predetermined range (S224).
  • the adjustment unit 32 adjusts the window function in the filter unit 22 corresponding to the square error (S226).
  • the adjusting unit 32 may adjust the width of the window function on the frequency axis and may adjust the shape of the window function.
  • the adjustment unit 32 may adjust the number of taps of the window function. For example, the adjustment unit 32 may increase the number of taps of the window function by a predetermined number.
  • the adjustment unit 32 may change the type of the window function. .
  • the adjustment unit 32 may sequentially change the type of the window function to a known window function such as a window, a Ming window, a Hayung window, a Blackman window, or a Gauss window.
  • a known window function such as a window, a Ming window, a Hayung window, a Blackman window, or a Gauss window.
  • the adjustment unit 32 may adjust the shape of the window function by changing the Kaiser window attenuation coefficient ⁇ by a predetermined number.
  • adjustment unit 32 adjusts the window function
  • the processing from S220 to S224 is repeated using the window function.
  • S224 when the square error with respect to the frequency characteristics of all the filter units 22 falls within a predetermined range, the process is terminated. Further, the processing may be terminated when the processing of S220 to S224 is repeated a predetermined number of times. By such control, an optimal window function can be used in the filter unit 22.
  • FIG. 12 is a diagram showing another example of the configuration of the analog-digital conversion apparatus 100.
  • the analog-digital conversion apparatus 100 in this example includes a filter unit 22 corresponding to the reference ADC 10 after the synthesis unit 24.
  • ADC10-0 will be described as a reference ADC10.
  • Other configurations are the same as those of the analog-digital conversion apparatus 100 described in FIG.
  • the functions of the plurality of ADCs 10 and the plurality of data insertion units 20 are the same as those of the analog-digital conversion apparatus 100 described in relation to FIG.
  • the filter units (22-1 to 23-3) provided for other than the reference ADC 10 have filter coefficients obtained by inverse Fourier transform of the first correction coefficients (L1, L2, L3) described above. By having such a filter coefficient, the synthesizing unit 24 can cancel spurious components caused by the frequency characteristics of the plurality of ADCs 10 in each digital data.
  • the filter unit 22-0 applies the second correction coefficient (1Z ⁇ a (0) X L) described above to the Fourier transform.
  • FIG. 13 is a diagram showing another example of the configuration of the analog-digital conversion apparatus 100. As shown in FIG. In addition to the configuration of the analog-to-digital converter 100 described in FIG. 8, the analog-to-digital converter 100 in this example includes a plurality of down sambras (34-0 to 34-3, hereinafter collectively referred to as 34). In addition.
  • the plurality of downsamplers 34 are provided corresponding to the plurality of ADCs 10, and the corresponding film
  • the zero insertion data output by the data unit 22 is down-sampled and output to the synthesis unit 24.
  • Data insertion in each data insertion unit 20 is equivalent to upsampling each digital data. If the upsampling ratio in the data insertion unit 20 is U, the downsampling ratio in each downsampler 34 is D, and the sampling frequency in each ADC 10 is fs, the sampling frequency of the digital signal output by the synthesis unit 24 is 4fs XU ZD. Sampling can be performed at an arbitrary sampling frequency.
  • the filter unit 22 preferably has a filter coefficient corresponding to the upsampling ratio U and the downsampling ratio D.
  • the filter unit 22 has a predetermined cutoff frequency for removing the aliasing component or the overlap of the slope.
  • Each filter unit 22 has a filter coefficient obtained by convolving and integrating the filter coefficient for realizing the predetermined cutoff frequency and the filter coefficient corresponding to the frequency characteristic of the ADC 10 described in FIG. Preferred to have.
  • FIG. 14 is a diagram illustrating an example of a spectrum of digital data when the digital data is upsampled. If the sampling frequency of each ADC10 is fs, when interleave sampling is performed using four ADC10, the total sampling frequency is 4 fs. In this case, as shown in FIG. 14A, an aliasing component appears in the digital data spectrum at a frequency of 4 fs. To remove such aliasing components
  • a filter having a pass band of [2fs, 2fs] or [0, 4fs] may be used.
  • an aliasing component appears every 4 fs in the band [0, 4 Ufs] as shown in FIG. 14B.
  • the up-sampled digital data is converted into [0, 2 £ 5] and [41 ⁇ 5—2 £ 5, Use an anti-imaging filter to limit the bandwidth.
  • FIG. 15 is a diagram illustrating an example of a spectrum of digital data when the digital data is down-sampled.
  • Fig. 14C shows the digital image that has passed through the filter described above!
  • the spectrum of data has a harmonic component at a frequency of 4 Ufs as shown in FIG. 15A.
  • the harmonic frequency shifts to 4UfsZD.
  • the spectrum of the digital signal after downsampling overlaps in the vicinity of the slope of the fundamental wave, the slope of the harmonic wave, and the force frequency of 2UFsZD.
  • the digital data before downsampling should be band-limited using a filter with passbands of [0, 2Ufs / D] and [4Uf s—2Uf sZD, 4Ufs] V Good.
  • the filter unit 22 described in FIG. 13 preferably has the passband shown in FIGS. 14C and 15C.
  • the filter unit 22 may have a narrower pass band among the pass bands shown in FIGS. 14C and 15C. Since the cutoff frequency in Fig. 14C is 2fs and the cutoff frequency in Fig. 15C is 2UfsZD, which of the passbands shown in Fig. 14C and Fig. 15C is narrower depends on the magnitude of U and D. Determined.
  • Each filter unit 22 has a filter coefficient obtained by convolving and integrating a filter coefficient for realizing a powerful passband and a filter coefficient corresponding to the frequency characteristic of ADC 10 described in FIGS. 8 to 13. . With such a configuration, the analog signal can be accurately sampled at an arbitrary sampling frequency.
  • the down sampler 34 is provided corresponding to the configuration of FIG. 8. However, in the configuration shown in FIG. 12, the down sampler 34 can be provided at any sampling frequency. Sampling can be performed.
  • a data insertion unit 20 having an arbitrary upsampling ratio U is provided before the filter unit 22-0, and an arbitrary downsampling ratio D is provided after the filter unit 22-0.
  • a down sambra 34 with The filter unit 22-0 has a filter coefficient obtained by convolving and integrating the filter coefficient corresponding to the upsampling ratio U and the downsampling ratio D and the filter coefficient corresponding to the frequency characteristic of the ADC 10 described in FIG. Analog signals can be accurately sampled at any sampling frequency.
  • any natural number may be set as U and D. This allows any Rational number ratio
  • the rate can be converted to a signal with a sampling frequency corresponding to UZD.
  • FIG. 16 is a diagram illustrating an example of the configuration of the filter 35 having a polyphase configuration that functions as the data insertion unit 20 and the filter unit 22. That is, the combination of the data insertion unit 20 and the filter unit 22 can be realized by a single filter 35 having a polyphase configuration.
  • the polyphase configuration in this example indicates a configuration in which upsampling is performed after performing a convolution operation as a filter operation.
  • the filter 35 includes a plurality of convolution operation units (36-0 to 36-N, hereinafter collectively referred to as 36), a plurality of upsamplers (37-0 to 37-N, hereinafter collectively referred to as 37), a plurality of Delay elements (38-1 to 38-N, hereinafter collectively referred to as 38), and a plurality of addition units (39-1 to 39-N, hereinafter collectively referred to as 39).
  • the plurality of convolution operation units 36 are provided in parallel, and each of the signals output from the corresponding AD converter 10 is branched and received. Further, the plurality of convolution operation units 36 perform the same convolution operation as the filter unit 22.
  • the plurality of upsamplers 37 are provided corresponding to the plurality of convolution operation units 36.
  • Each up-sampler 37 increases the frequency of the signal output from the corresponding convolution operation unit 36.
  • each up-sampler 37 inserts a predetermined number of data values 0 into the signal output from the corresponding convolution operation unit 36.
  • Each upsampler 37 may be the same as the data insertion unit 20.
  • the plurality of adders 39 are provided corresponding to the plurality of upsamplers 37, and sequentially add and transmit the signals output from the upsamplers 37.
  • the delay element 38 is provided in the upper stage of each adder 39, and delays the signal output from the corresponding upsampler 37 by one cycle of the signal and supplies the delayed signal to the adder 39.
  • the upsampling is performed after the convolution operation is performed, so that the amount of operation in the convolution operation can be reduced as compared with the case of performing the convolution operation on the upsampled signal.
  • FIG. 17 is a diagram showing an example of the configuration of the filter 35 having a polyphase configuration that functions as the filter unit 22 and the downsampler 34. That is, the filter unit 22 and the down sub The combination of the samplers 34 can be realized by a single filter 35 having a polyphase configuration.
  • the polyphase configuration indicates a configuration in which a convolution operation as a filter operation is performed after downsampling.
  • the filter 35 includes a plurality of convolution operation units (36-0 to 36-N, hereinafter collectively referred to as 36), a plurality of downsamplers (34-0 to 34-N, hereinafter collectively referred to as 34), a plurality of Delay elements (38-1 to 38-N, hereinafter collectively referred to as 38), and a plurality of addition units (39-1 to 39-N, hereinafter collectively referred to as 39).
  • the plurality of convolution operation units 36 have the same functions as the plurality of convolution operation units 36 described in FIG.
  • the plurality of down samplers 34 are provided corresponding to the plurality of convolution operation units 36.
  • Each down sampler 34 branches and receives the signal output from the corresponding AD converter 10 and reduces the frequency of the received signal.
  • each downsampler 34 may be the same as the downsampler 34 described in FIG.
  • the plurality of delay elements 38 are provided corresponding to the plurality of down samplers 34, and the signals input to the respective down samplers 34 are sequentially delayed by one period of the corresponding signals, and then transmitted to the respective down samplers 34.
  • the plurality of adders 39 are the same as the adders 39 described in FIG.
  • the downsampling is performed before the convolution operation is performed, so that the amount of calculation in the convolution operation can be reduced as compared with the case where the downsampling is performed after the convolution operation.
  • the filter 35 may be a combination of the configurations described in FIG. 16 and FIG. That is, the filter 35 may function as the data insertion unit 20, the filter unit 22, and the downsampler 34 described with reference to FIG. In this case, the filter 35 performs the convolution operation after downsampling, and performs the upsampling after performing the convolution operation.
  • FIG. 18 is a diagram showing an example of the configuration of a computer 400 that stores a program that causes the analog-digital conversion apparatus 100 to function.
  • the computer 400 stores a program that causes the analog-to-digital converter 100 to function as described with reference to FIGS.
  • the computer 400 controls the analog-digital conversion device 100. It may function as a control unit 26.
  • the computer 400 includes a CPU 700, a ROM 702, a RAM 704, a communication interface 706, a hard disk drive 710, an FD drive 712, and a CD-ROM drive 714.
  • the CPU 700 operates based on programs stored in the ROM 702, RAM 704, hard disk drive 710, FD disk 720, and Z or CD-ROM 722.
  • the communication interface 706 communicates with, for example, the analog-to-digital conversion apparatus 100, and exchanges data.
  • a hard disk drive 710 as an example of a storage device stores setting information and a program for operating the CPU 700.
  • ROM 702, RAM 704, and Z or hard disk drive 710 store programs for causing analog-to-digital converter 100 to function as analog-to-digital converter 100 described in connection with FIGS.
  • the program may be stored in the flexible disk 720, the CD-ROM 722, the node disk drive 710, or the like.
  • the FD drive 712 reads a program from the flexible disk 720 and provides it to the CPU 700.
  • the CD-ROM drive 714 reads a program from the CD-ROM 722 and provides it to the CPU 700.
  • the program may be read and executed directly from the recording medium card to the RAM, or may be read and executed by the RAM after being installed in the hard disk drive. Furthermore, the program may be stored in a single recording medium or a plurality of recording media. The program stored in the recording medium may provide each function in cooperation with the operating system. For example, the program may ask the operating system to perform some or all of the functions and provide the functions based on the response of the operating system.
  • recording media for storing programs in addition to flexible disks and CD-ROMs, optical recording media such as DVD and PD, magneto-optical recording media such as MD, tape media, magnetic recording media, and IC cards
  • a semiconductor memory such as a miniature card can be used.
  • a storage device such as a node disk or RAM provided in a server system connected to a dedicated communication network or the Internet may be used as a recording medium.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

　アナログ信号を、デジタル信号に変換するアナログデジタル変換装置であって、所定位相ずつ異なるタイミングで、アナログ信号をデジタルデータに変換する複数のＡＤコンバータと、複数のＡＤコンバータと対応して設けられ、それぞれ対応するＡＤコンバータが出力するデジタルデータの各データ間に、データ値０のデータを予め定められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、それぞれのゼロ挿入データを合成し、デジタル信号を生成する合成部と、複数のＡＤコンバータと対応して設けられ、合成部が生成するデジタル信号が、複数のＡＤコンバータの周波数特性が同一である場合に得られるデジタル信号となるように、それぞれのＡＤコンバータの周波数特性に基づくフィルタ係数を有し、対応するゼロ挿入データを通過させて合成部に供給する複数のフィルタ部とを備えるアナログデジタル変換装置を提供する。

Description

明 細 書
アナログデジタル変換装置、プログラム、及び記録媒体
技術分野
[0001] 本発明は、アナログ信号をデジタル信号に変換するアナログデジタル変換方法、及 びアナログデジタル変換装置、及びアナログデジタル変換装置を機能させるプロダラ ムに関する。本出願は、下記の米国出願に関連する。文献の参照による組み込みが 認められる指定国については、下記の出願に記載された内容を参照により本出願に 組み込み、本出願の一部とする。
出願番号 11Z137, 862 出願曰 2005年 5月 25曰
背景技術
[0002] 従来、アナログ信号をデジタル信号に変換する場合に、見かけ上のサンプリングレ ートを高くするために、 N個のアナログデジタルコンバータ（以下 ADC)を用いる N相 (way)のインターリーブ ·アナログデジタル変換方式が知られて!/、る。
発明の開示
発明が解決しょうとする課題
[0003] しかし、上述したようなインターリーブ ·アナログデジタル変換方式において、それぞ れの ADCに与えられるサンプリングクロックの位相や、それぞれの ADCの周波数特 性に誤差が生じている場合、精度よくデジタル信号の周波数スペクトルを算出するこ とができない。
[0004] 例えば、それぞれの ADCに与えられるサンプリングクロックの位相は、所定位相ず つ異なる必要がある力 それぞれのサンプリングクロックの位相を正確に所定位相ず つずらすことは困難である。また、正確な位相でサンプリングクロックをそれぞれの A DCに与えた場合であっても、 ADCの周波数特性が理想的でなければ、それぞれの ADCにおけるサンプリングタイミングやゲインにバラツキが生じ、デジタル信号の周 波数スペクトルを精度よく算出することが困難である。
[0005] そこで本発明は、上記の課題を解決することのできるアナログデジタル変換装置、 プログラム、及び記録媒体を提供することを目的とする。この目的は請求の範囲にお ける独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更 なる有利な具体例を規定する。
課題を解決するための手段
[0006] 上記課題を解決するために、本発明の第 1の形態においては、並列に設けられ、 所定位相ずつ異なるタイミングで、アナログ信号をサンプリングする複数の ADコンパ ータが出力するデジタル信号を補正するアナログデジタル変換装置であって、所定 位相ずつ異なるタイミングで、アナログ信号をデジタルデータに変換する複数の AD コンバータと、複数の ADコンバータと対応して設けられ、それぞれ対応する ADコン バータが出力するデジタルデータの各データ間に、データ値 0のデータを予め定め られた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、それぞれの ゼロ挿入データを合成し、デジタル信号を生成する合成部と、複数の ADコンバータ と対応して設けられ、合成部が生成するデジタル信号が、複数の ADコンバータの周 波数特性が同一である場合に得られるデジタル信号となるように、それぞれの ADコ ンバータの周波数特性に基づくフィルタ係数を有し、対応するゼロ挿入データを通過 させて合成部に供給する複数のフィルタ部とを備えるアナログデジタル変換装置を提 供する。
[0007] データ揷入部は、それぞれのデジタルデータの各データ間に、データ値 0のデータ を所定位相毎に挿入してよい。それぞれのフィルタ部は、それぞれのゼロ挿入データ を周波数領域の信号に変換して合成した場合に、複数の ADコンバータの周波数特 性により生じるスプリアス成分が打ち消し合うように、対応する周波数領域の信号に 乗算するべき周波数領域の第 1補正係数に基づくフィルタ係数を有してよい。
それぞれのフィルタ部は、デジタル信号の周波数帯域を ADコンバータの個数に応 じて分割したそれぞれの分割帯域毎に定まる第 1補正係数をフーリエ逆変換したフィ ルタ係数を有してよい。
[0008] それぞれのフィルタ部は、第 1補正係数を乗算することにより生じる、周波数領域の 信号の位相誤差を補正するための第 2の補正係数に更に基づくフィルタ係数を有し てよ!/、。デジタル信号の周波数帯域を ADコンバータの個数に応じて分割したそれぞ れの分割帯域毎にそれぞれ定まる、第 1の補正係数と第 2の補正係数とを乗算した 係数を、フーリエ逆変換したフィルタ係数を有してょ 、。
[0009] それぞれのフィルタ部は、第 1の補正係数と第 2の補正係数とを乗算した係数を、時 間領域に変換した係数に、予め定められた窓関数をかけたフィルタ係数を有してよ い。アナログデジタル変換装置は、それぞれのフィルタ部のフィルタ係数を、周波数 領域の周波数特性に変換するフーリエ変換部と、それぞれのフィルタ部の周波数特 性と、予め与えられる基準周波数特性とを比較して二乗誤差を算出する誤差算出部 と、二乗誤差が予め定められた範囲内に無い場合、当該周波数特性に対応するフィ ルタ係数における、窓関数の周波数軸における幅を調整する調整部とを更に備えて よい。
[0010] アナログデジタル変換装置は、それぞれのフィルタ部のフィルタ係数を、周波数領 域の周波数特性に変換するフーリエ変換部と、それぞれのフィルタ部の周波数特性 と、予め与えられる基準周波数特性とを比較して二乗誤差を算出する誤差算出部と 、二乗誤差が予め定められた範囲内に無い場合、当該周波数特性に対応するフィ ルタ係数における、窓関数の形状を調整する調整部とを更に備えてよい。
[0011] アナログデジタル変換装置は、複数の ADコンバータに対応して設けられ、対応す るフィルタ部が出力するゼロ挿入データをダウンサンプリングして、合成部に供給する 複数のダウンサンブラを更に備えてょ 、。
[0012] 本発明の第 2の形態においては、並列に設けられ、所定位相ずつ異なるタイミング で、アナログ信号をサンプリングする複数の ADコンバータが出力するデジタル信号 を補正するアナログデジタル変換装置であって、所定位相ずつ異なるタイミングで、 アナログ信号をデジタルデータに変換する複数の ADコンバータと、複数の ADコン バータのうち、所定の基準 ADコンバータ以外の ADコンバータに対応して設けられ、 それぞれ対応する ADコンバータが出力するデジタルデータの各データ間に、デー タ値 0のデータを予め定められた個数挿入したゼロ挿入データを出力する複数のデ ータ揷入部と、それぞれのゼロ挿入データを合成する合成部と、複数の ADコンパ一 タのうち、基準 ADコンバータ以外の ADコンバータに対応して設けられ、それぞれの ゼロ挿入データを周波数領域の信号に変換して合成した場合に、複数の ADコンパ ータの周波数特性により生じるスプリアス成分が打ち消し合うように、対応する周波数 領域の信号に乗算するべき周波数領域の第 1補正係数に基づくフィルタ係数を有し 、対応するゼロ挿入データを通過させて合成部に供給する複数の第 1フィルタ部と、 第 1補正係数を乗算することにより生じる、周波数領域の信号の位相誤差を補正する ための第 2の補正係数に基づくフィルタ係数を有し、合成部が出力するデータを通過 させ、デジタル信号を生成する第 2フィルタ部とを備えるアナログデジタル変換装置を 提供する。
[0013] 本発明の第 3の形態においては、並列に設けられ、所定位相ずつ異なるタイミング で、アナログ信号をサンプリングする複数の ADコンバータが出力するデジタル信号 を補正するアナログデジタル変換装置を機能させるプログラムであって、アナログデ ジタル変換装置を、複数の ADコンバータと対応して設けられ、それぞれ対応する A Dコンバータが出力するデジタルデータの各データ間に、データ値 0のデータを予め 定められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、それぞ れのゼロ挿入データを合成し、デジタル信号を生成する合成部と、複数の ADコンパ ータと対応して設けられ、合成部が生成するデジタル信号が、複数の ADコンバータ の周波数特性が同一である場合に得られるデジタル信号となるように、それぞれの A Dコンバータの周波数特性に基づくフィルタ係数を有し、対応するゼロ挿入データを 通過させて合成部に供給する複数のフィルタ部として機能させるプログラムを提供す る。
[0014] 本発明の第 4の形態においては、並列に設けられ、所定位相ずつ異なるタイミング で、アナログ信号をサンプリングする複数の ADコンバータが出力するデジタル信号 を補正するアナログデジタル変換装置を機能させるプログラムであって、アナログデ ジタル変換装置を、複数の ADコンバータと対応して設けられ、それぞれ対応する A Dコンバータが出力するデジタルデータの各データ間に、データ値 0のデータを予め 定められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、それぞ れのゼロ挿入データを合成する合成部と、複数の ADコンバータのうち、所定の基準 ADコンバータ以外の ADコンバータに対応して設けられ、それぞれのゼロ揷入デ一 タを周波数領域の信号に変換して合成した場合に、複数の ADコンバータの周波数 特性により生じるスプリアス成分が打ち消し合うように、対応する周波数領域の信号 に乗算するべき周波数領域の第 1補正係数に基づくフィルタ係数を有し、対応する ゼロ挿入データを通過させて合成部に供給する複数の第 1フィルタ部と、第 1補正係 数を乗算することにより生じる、周波数領域の信号の位相誤差を補正するための第 2 の補正係数に基づくフィルタ係数を有し、合成部が出力するデータを通過させ、デジ タル信号を生成する第 2フィルタ部として機能させるプログラムを提供する。
[0015] 本発明の第 5の形態においては、上記プログラムを格納した記録媒体を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐこ れらの特徴群のサブコンビネーションもまた、発明となりうる。
発明の効果
[0016] 本発明によれば、複数の ADCを用いたインターリーブ方式のアナログデジタル変 換装置にぉ 、て、 ADCの周波数特性によって生じるスプリアス成分を除去すること ができる。
図面の簡単な説明
[0017] [図 1]アナログデジタル変換装置 100の構成の一例を示す図である。
[図 2]それぞれの ADC10に与えられるサンプリングクロックを説明する図である。
[図 3]それぞれのフーリエ変換部 12が出力する周波数特性の一例を示す図である。
[図 4]フーリエ変換部 12—1が出力する周波数特性の一部の一例を示す。
[図 5]それぞれの周波数特性を複素空間で表示した一例を示す図である。
[図 6]フーリエ変換部 12—1が出力する周波数特性の一部の他の例を示す。
[図 7]アナログデジタル変換装置 100の動作の一例を示すフローチャートである。
[図 8]本発明の実施形態に係るアナログデジタル変換装置 100の構成の一例を示す 図である。
[図 9]データ挿入部 20の動作を説明する図である。
[図 10]制御部 26の構成の一例を示す図である。
[図 11]制御部 26の動作の一例を示すフローチャートである。
[図 12]アナログデジタル変換装置 100の構成の他の例を示す図である。
[図 13]アナログデジタル変換装置 100の構成の他の例を示す図である。
[図 14]デジタルデータをアップサンプリングした場合の、デジタルデータのスペクトル の一例を示す図である。
[図 15]デジタルデータをダウンサンプリングした場合の、デジタルデータのスペクトル の一例を示す図である。
[図 16]データ挿入部 20及びフィルタ部 22として機能する、ポリフェーズ構成を有する フィルタ 35の構成の一例を示す図である。
[図 17]フィルタ部 22及びダウンサンブラ 34として機能する、ポリフェーズ構成を有す るフィルタ 35の構成の一例を示す図である。
[図 18]アナログデジタル変換装置 100を機能させるプログラムを格納したコンビユー タ 400の構成の一例を示す図である。
符号の説明
[0018] 10 · · 'ADC、 12· · 'フーリエ変換部、 14· · '測定部、 16 · · '補正部、 18 · · 'インター リーブ部、 20· · 'データ挿入部、 22· · 'フィルタ部、 24· · '合成部、 26 · · ·制御部、 2 8 · · 'フーリエ変換部、 30 · · '誤差算出部、 32· · '調整部、 34· · 'ダウンサンブラ、 35 • · 'フィルタ、 36 · · '演算部、 37· · 'アップサンプラ、 38 · · '遅延素子、 39 · · '加算部 , 100· · 'アナログデジタル変換装置、 400· · 'コンピュータ、 700· · -CPU, 702· · · ROM, 704· · -RAM, 706 · · '通信インターフェース、 710· · 'ハードディスクドライ ブ、 712· · 'FDドライブ、 714· · 'CD— ROMドライブ、 720· · 'フレキシブルディスク 、 722· · -CD-ROM
発明を実施するための最良の形態
[0019] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の 範隨こかかる発明を限定するものではなぐまた実施形態の中で説明されている特 徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
[0020] 図 1は、アナログデジタル変換装置 100の構成の一例を示す図である。アナログデ ジタル変換装置 100は、入力信号として与えられるアナログ信号を、デジタル信号に 変換する装置であって、複数の ADC (10— 0〜： L0— 3、以下 ADC10と総称する）、 複数のフーリエ変換部（12— 0〜12— 3、以下フーリエ変換部 12と総称する）、複数 の補正部（16— 0〜16— 3、以下補正部 16と総称する）、測定部 14、及びインターリ ーブ部 18を備える。また、本例においてアナログデジタル変換装置 100は、 4個の A DC 10を用いてアナログ信号をデジタル信号に変換する力 ADC 10の個数を 4個に 限定されない。例えばアナログデジタル変換装置 100は、 2n個（但し nは 1以上の整 数）の ADC10を用いて、アナログ信号をデジタル信号に変換してよい。このような場 合であっても、本例におけるアナログデジタル変換装置 100と同様の動作により、精 度よくデジタル信号の周波数スペクトルを算出することができる。
[0021] それぞれの ADC10には、位相がそれぞれ所定位相ずつ異なるサンプリングクロッ クが与えられる。与えられるサンプリングクロックについては、図 2において後述する。 そして、 ADC10には入力信号としてアナログ信号が与えられ、サンプリングクロック に応じてアナログ信号をサンプリングする。
[0022] それぞれのフーリエ変換部 12は、 ADC10に対応して設けられ、複数の ADC10が アナログ信号をサンプリングしたデータをそれぞれフーリエ変換し、複数の ADC10 に対応する複数の周波数領域信号を生成する。フーリエ変換部 12は、例えば離散 フーリエ変換によりフーリエ変換を行う。
[0023] 測定部 14は、それぞれの ADC10の周波数特性を予め測定する。例えば測定部 1 4は、既知のアナログ信号をそれぞれの ADC10に入力させ、 ADC10が出力するデ ータに基づいて、それぞれの ADC10の周波数特性を測定する。このとき測定部 14 は、アナログ信号をデジタル信号に変換するときに与えられるサンプリングクロックを 用いて、それぞれの周波数特性を測定してよい。これにより、与えられるサンプリング クロックの位相誤差を含んだ、それぞれの ADC10におけるサンプリングの周波数特 性を測定することができる。
[0024] 補正部 16は、それぞれの周波数領域信号に、全ての ADC10の周波数特性に基 づく補正係数を乗ずることにより、対応する ADC10の周波数特性が理想的である場 合に得られる理想周波数領域信号に変換する。このとき、 ADC10のいずれか一の 周波数特性を当該理想的な周波数特性としてもよい。これにより、それぞれの ADC1 0の周波数特性の誤差により生じるスプリアス成分を除去した理想周波数領域信号を 生成することができる。
[0025] また、インターリーブ部 18は、それぞれの理想周波数領域信号を合成し、デジタル 信号の周波数スペクトルを生成する。このような構成により、 ADC10におけるサンプ リングの周波数特性によって生じるスプリアス成分を除去した周波数スペクトルを得る ことができる。
[0026] 図 2は、それぞれの ADC10に与えられるサンプリングクロックを説明する図である。
例えば、帯域 [ lZ (2Ts)、 lZ (2Ts) ]のアナログ信号をデジタル信号に変換する 場合、それぞれの ADC10には、周波数が lZ (4Ts)であるサンプリングクロックが、 位相 Tsずつずれて与えられる。このようなサンプリングクロックを用いてアナログ信号 をサンプリングすることにより、それぞれの ADC10のサンプリング周波数の 4倍のレ ートでアナログ信号をサンプリングすることができる。
[0027] 図 3は、それぞれのフーリエ変換部 12が出力する周波数特性の一例を示す図であ る。帯域 [ lZ (2Ts)、 lZ (2Ts) ]のアナログ信号を周波数 lZ (4Ts)でサンプリン グした周波数領域信号には、図 3において実線で示す信号成分 (k=0)に加え、ス プリアス成分 (k=— l、 1、 2、 3、 4、 5)が生じる。全ての周波数特性は、図 3に示した ような信号成分及びスプリアス成分を有する力 それぞれの ADC 10のサンプリングク ロックは Tsずつずれているため、複素空間で考えるとそれぞれの周波数特性の成分 の向きは異なる。
[0028] 図 4は、フーリエ変換部 12—1が出力する周波数特性の一部の一例を示す。フーリ ェ変換部 12— 0が出力する周波数特性のそれぞれの成分 (k= 1〜5)力 図 3に 示したように複素空間にお 、て全て同一の方向とすると、フーリエ変換部 12— 1が出 力する周波数特性の信号成分 (k=0)は、フーリエ変換部 12— 0が出力する周波数 成分の信号成分（図 3参照）と同一の方向である。しかし、 ADC10— 1のサンプリン グクロックの位相は、 ADC 10— 0のサンプリングクロックの位相に比べ Ts進んでいる ため、フーリエ変換部 12— 1が出力する周波数特性のスプリアス成分 (k= l)は、信 号成分 (k=0)に対して 90度回転する。同様に、他のスプリアス成分 (k= 2、 3、 4、 5 、図示せず）は順次 90度回転する。
[0029] 図 5は、それぞれの周波数特性を複素空間で表示した一例を示す図である。図 5に おいては、信号成分及びスプリアス成分を離散的に示しているが、図 3において示し た周波数特性のように、信号成分及びスプリアス成分の帯域が重なっていても同様 である。 [0030] 前述したように、フーリエ変換部 12—1が出力する周波数特性の成分は順次 90度 ずつ回転する。また、 ADC10— 2のサンプリングクロックの位相は、 ADC10— 0のサ ンプリングクロックの位相に比べ 2Ts進んでいるため、フーリエ変換部 12— 2が出力 する周波数特性の成分は、図 5に示すように 180度ずつ回転する。同様に、 ADC10 —3のサンプリングクロックの位相は、 ADC 10— 0のサンプリングクロックの位相に比 ベ 3Ts進んでいるため、フーリエ変換部 12— 3が出力する周波数特性の成分は、図 5に示すように 270度ずつ回転する。
[0031] これらの周波数特性を合成することにより、それぞれの周波数特性のスプリアス成 分 (k=— l、 1、 2、 3、 5)が打ち消し合い、信号成分 (k=0)、及びエイリアシング成 分 (k=4)のみが残る。しかし、それぞれのサンプリングクロックの位相誤差や、 ADC 10の周波数特性誤差により、 ADC10のサンプリングタイミングにバラツキが生じた場 合、スプリアス成分の角度にバラツキが生じて打ち消し合うことができない。
[0032] 図 6は、フーリエ変換部 12— 1が出力する周波数特性の一部の他の例を示す。前 述したように、 ADC10—1に与えられるサンプリングクロックに位相誤差がある場合 や、 ADCIO— 1の周波数特性が理想的でない場合、図 6に示すようにスプリアス成 分 (一例として k= 1)の角度にバラツキが生じ、他の周波数特性のスプリアス成分 (k = 1)と打ち消し合うことができず、それぞれの周波数特性を合成した場合にスプリア ス成分が残留してしまう。
[0033] 図 1において説明したアナログデジタル変換装置 100は、 ADC10の周波数特性 やサンプリングクロックの位相誤差により生じる、このようなスプリアス成分の角度のバ ラツキを補正してインターリーブを行うことにより、スプリアス成分を除去する。次に、ァ ナログデジタル変換装置 100の動作の詳細について説明する。
[0034] 図 7は、アナログデジタル変換装置 100の動作の一例を示すフローチャートである 。まず、測定段階 S200において、測定部 10がそれぞれの ADC10の周波数特性を 予め測定する。ここで、それぞれの ADC10の周波数特性を下式で与える。
[数 1] ; ( ) =丄 [V—丄 V 但し、 1は対応する ADC10を示し、 1=0、 1、 2、 3である。
[0035] 次に、サンプリング段階 S202において、複数の ADC10を用いて、入力信号として 与えられるアナログ信号をサンプリングする。このとき、それぞれの ADC10に与えら れるサンプリングクロック p (t)、p (t)、p (t)、p (t)は下式で与えられる。
0 1 2 3
[数 2]
Po(t)= ^Sd- nTs) A(f)=∑<5(ί-(4« + 1)¾)
Figure imgf000012_0001
ft (り = (4" 3)Γ
···式 (1)
[0036] 次に、フーリエ変換段階 S204において、フーリエ変換部 12を用いて、複数の AD
C10がサンプリングしたデータをそれぞれフーリエ変換し、複数の ADC10に対応す る複数の周波数領域信号を生成する。このとき、式（1)に示したサンプリングクロック のフーリエ変換は下式で与えられる。
[数 3]
Pi(f)=e-^ i ^ f_
41sレー {、 ^isノ )
···式 (2)
[0037] 式 (2)を用いて、それぞれのフーリエ変換部 12が出力する周波数領域信号 X (f)
1 は、下式で与えられる。
[数 4]
Figure imgf000012_0002
'式 (3)
[0038] また
[数 5] x(k) ^—X \ f -— \
4Ts { 4Ts」 とすると、それぞれの周波数領域信号は次のように表せる。但し、本例においては A DCIO— Oの周波数特性を理想周波数特性として説明する。すなわち、 a (k) = lと
0 して説明する。
[数 6]
X0 (f) = x(- 1) + x(0) + x(l) + x(2) + (3) + (4) + x(5)
X^f) = a1(-i)x(-l) + (0)x(0) + «! (1) + (2)x (2) + ¾ (3)x(3) + at (4)x(4) + i¾ ( 5)x(5) X2{f) = ¾ (- 1) + α2 (0)x(0) + a2 (l)x (1) + ¾ (2)x (2) + (3)3c (3) + a2 (4)x(4) + α2 (5)3c ( 5) X3(f) = a2 (-l)x(- 1) + 2 (0)x (0) + a3(l)x(l) + 3(2)x(2) + a3 (3)x (3) + a3 (4)x (4) + α3 (5)x (5)
…式 (4)
但し fsは、それぞれのアナログデジタルコンバータのサンプリング周波数を示し、上 式における k=— 1から 5までの項は、 X(f)の帯域を [― 2fs、 2fs]とした場合に、帯 域 [0、 4fs]に含まれる成分を示し、 a (k)は、 j番目のアナログデジタルコンバータの
J
周波数特性のうちの、
[数 7] x(k) に対応する成分を示す。
次に、補正段階 S206において、補正部 16を用いて、それぞれの周波数領域信号 に、全ての ADC10の周波数特性に基づく補正係数を乗ずることにより、対応する A DCIOの周波数特性が理想的である場合に得られる周波数領域信号に変換する。 本例において、補正部 16は、式 (4)に示したそれぞれの周波数成分 X (f)〜X (f)
0 3 の線形和を算出したときに、 k=— l、 1、 2、 3、 5のスプリアス成分が除去され、 k=0 の信号成分及び当該信号成分のエイリアシング成分のみが残留する補正係数を、そ れぞれの周波数特性に乗算する。つまり、
[数 8] · · ·式 (5)
となる補正係数 L、 L、 Lを算出し、それぞれの周波数特性に乗算する。但し上式に
1 2 3
おいて、 a、 j8は任意の実数。
[0040] このとき、補正部 16は、算出するべきデジタル信号の周波数帯域 [—2 、 2fs]を、 ADC10の個数に応じて分割する。本例において補正部 16は、算出するべきデジタ ル信号の周波数帯域を、帯域が [0、 fs]である第 1領域、帯域が [ 、 2fs]である第 2 領域、帯域が [2 、 3fs]である第 3領域、及び帯域が [3 、 4fs]である第 4領域に分 割する。
[0041] 式 (4)からわかるように、デジタル信号の周波数帯域 [ 2fs、 2fs]に含まれるスプリ ァス成分は、 k=— l、 1、 2、 3の 4個であるが、式（5)から明らかなように、同時に 4個 のスプリアス成分を消去する補正係数 L、 L、 Lは存在しない。しかし、本例のように
1 2 3
デジタル信号の周波数帯域を分割することにより、分割したそれぞれの領域におい ては、図 3に示すようにスプリアス成分を 3個にすることができる。このため、補正部 16 は、下式に示すように、それぞれの周波数帯域毎に、それぞれの補正係数を算出す ることがでさる。
[0042] 第 1領域
[数 9]
Figure imgf000014_0002
'式 (6)
第 2領域及び第 3領域
[数 10]
Figure imgf000014_0001
Figure imgf000014_0003
…式 (7)
第 4領域 [数 11]
Figure imgf000015_0001
· · ·式 (8)
[0043] そして、合成段階 S208において、インターリーブ部 18を用いて、補正段階 S206 にお!/、て得られたそれぞれの周波数領域信号を合成し、デジタル信号の周波数ス ベクトルを生成する。このとき、補正段階 S206において、算出した補正係数 L、 L、
1 2
Lをそれぞれの周波数領域信号に乗算したため、信号成分 (k = 0)及びエイリアシン
3
グ成分 (k=4)の位相が変化してしまう。このため補正段階 S206においては、当該 変化を補正する補正係数を更に算出する。
[0044] 本例において補正段階 S206は、第 1補正係数を算出する第 1算出段階と、第 2補 正係数を算出する第 2算出段階とを有する。第 1算出段階は、それぞれの ADC10の 周波数特性により生じる、それぞれの周波数領域信号のスプリアス成分力^ち消し合 うように、それぞれの周波数領域信号に乗ずるそれぞれの第 1補正係数 L、 L、 Lを
1 2 3
、全ての ADC10の周波数特性に基づいて算出する。また第 1算出段階は、それぞ れの周波数信号のスプリアス成分のうち、前述した周波数帯域を分割したそれぞれ の領域に存在するスプリアス成分がうち消し合う第 1補正係数 L、 L、 Lを、分割され
1 2 3
たそれぞれの領域毎に算出する。
[0045] また、第 2算出段階は、第 1補正係数を乗じたことにより生じる、周波数領域信号の 信号成分及びエイリアシング成分の位相の誤差を補正するための第 2補正係数を、 それぞれの第 1補正係数及びそれぞれの周波数特性に基づ 、て、分割されたそれ ぞれの領域毎に算出する。第 1領域及び第 2領域では、信号成分 (k=0)のみが残 留するため、第 1領域及び第 2領域においては、第 2補正係数として lZ (l +a (O) L
1
+ a (O) L +a (O) L )を算出する。また、第 3領域及び第 4領域では、エイリアシン
1 2 2 3 3
グ成分 (k=4)のみが残留するため、第 2補正係数として lZ (l + a (4) L +a (4) L
1 1 2 2
+ a (4) L )を算出する。
3 3
[0046] そして、合成段階 S208では、補正段階 S206において得られたそれぞれの周波数 領域信号を合成したものに、前述した第 2補正係数を乗ずる。また、本例においては 第 2補正係数を合成段階 S208において乗算したが、他の例においては、補正段階 S206において乗算してもよい。つまり、補正段階 S206では、それぞれの周波数領 域信号に、対応する第 1補正係数及び対応する第 2補正係数を乗じてもょ ヽ。
[0047] 上述したように、合成段階 S208では、それぞれの領域毎に、下式に基づいてデジ タル信号の周波数スペクトルを算出する。
第 1領域及び第 2領域
[数 12] L.x.if)}
Figure imgf000016_0001
…式 (9)
第 3領域及び第 4領域
[数 13]
1 + + a2(4)L„ + ^(4)1^
· · ·式（10)
つまり、合成段階 S208では、第 1領域における周波数スペクトルを、式 (6)に基づい て算出される補正係数 L、 L、 Lを式 (9)に用いることにより算出する。また、第 2領
1 2 3
域における周波数スペクトルを、式（7)に基づいて算出される補正係数 L、 L、 Lを
1 2 3 式（9)に用いることにより算出し、第 3領域における周波数スペクトルを、式（7)に基 づいて算出される補正係数 L、 L、 Lを式（10)に用いることにより算出し、第 4領域
1 2 3
における周波数スペクトルを、式 (8)に基づいて算出される補正係数 L、 L、 Lを式（
1 2 3
10)に用いることにより算出する。このような動作により、スプリアス成分を除去した周 波数スペクトルを得ることができる。
[0048] また本例においては、 ADC10— 0の周波数特性を理想周波数特性として説明した 力 ADC10— 0の周波数特性が理想的でなぐある周波数特性を有している場合で あっても、同様に当該周波数特性に基づいて補正を行い、スプリアス成分を除去す ることがでさる。 [0049] この場合、他の ADC10の周波数特性を ADC10— 0の周波数特性で除算したもの を、当該他の ADC10の周波数特性 a (k)とすることにより、補正を行うことができる。
1
すなわち、予め測定した ADC10— 1 (1=0 1 2 3)の周波数特性をそれぞれ Fad ( 1)とすると、補正に用いるそれぞれの周波数特性 a (k)は下式で表される。
1
[数 14]
a0(k) = Fad(0)
a1(k) = Facl(l)/ Facl(0)
a2(k) = Fad(2)/ Fad(0)
a3(k) = Fa (3)/ Fad(0)
· · ·式 (11)
[0050] また、式（11)に示した周波数特性を用いて、式（9)及び式（10)は以下のように表 される。
[数 15]
"0(0) 1 !(0)^ + "2(0) a3(0)L3
…式 (9)
[数 16] 0(4) 1 + ^(4)^ + 2(4)L2 + a3(4)L,
· · ·式（10)
[0051] 以上については、与えられるアナログ信号を複素信号として説明した力 与えられ るアナログ信号が実信号である場合には、上述した補正方法のうち、第 1領域及び第 2領域に対応する動作のみを適用する。例えば合成段階 S208では、第 1領域及び 第 2領域における周波数スペクトルを、式 (6)又は式 (7)に基づいて算出される補正 係数を式 (9)に用いることにより算出し、第 1領域及び第 2領域における周波数スぺク トルの複素共役を第 3領域及び第 4領域における周波数スペクトルとして算出する。
[0052] また、本例においては算出する周波数スペクトルの帯域を [0 4fs]として説明した 1S 当該帯域を [ 2 、 2fs]としても同様の動作を行うことができる。例えば、第 3領 域の帯域を [— 、 0]、第 4領域の帯域を [—2 、—fs]とすることにより、同様の動 作でスプリアス成分を除去することができる。
[0053] また、それぞれの周波数特性は、 k=0の周波数特性 a(O)を基に、以下のように算 出してもよい。
a (— 1) ···&(〇）を fsZ4シフト
a (1) ···&(〇）を fs/4シフト
a (2) · · · a (0)を 2f sZ4シフト
a (3) a (0)を 3f s/4シフト
a (5) a (0)を 5f s/4シフト
[0054] また、フーリエ変換部 12が離散フーリエ変換によってフーリエ変換を行う場合、 AD C 10のそれぞれの出力信号の離散フーリエ変換は下式で与えられる。
[数 17]
DFT0(k)= γ x(4nTs)e 4
( - 1 ―]
DFTx(k)= 2 x((4n + l)Ts)e 4 DFT2(k)= V x((4n+2)Ts)e 4
( - 1
DFT^k)^ x((4n + 3)Ts)e "
···式（12)
[0055] そして、離散フーリエ変換された周波数領域信号は下式で与えられる。
[数 18]
'
Figure imgf000018_0001
2 x((4n + l)Ts)e
[0056] このため、式（9)及び式（10)は以下のように表される。
[数 19] ―Ts ) I = l+ij C + a 1 (DFTn (k)+L-e- l"k-VN■ DFT (k)
N C Lz + 、 。 ,
+ L2. e-J1"k-2'N -DFT2 ΐ) +し. e-i2"k- NDFT3 (k))
'式 (9)，
[数 20] ( 、— 1= 1 (DFT0 (k) + L,-e llx llN■ DFTAk)
NTs ) 丄+^ + + )/ 。、 ' 1
+ L1-e '1,!k^N■DFT2(k) + L3-e-]1"kVNDFT3(k))
···式（10)'
また、本例においては ADC10の個数を 4として説明した力 ADC10の個数が N( 但し Nは 2以上の整数)であっても、同様にスプリアス成分を除去した周波数スぺタト ルを算出することができる。例えば、式 (4)、式（5)、式（9)、及び式（10)は下式によ うに表される。
[数 21] 0( 1 = x(-/) + x(-/ + l)H—— + x(m-l)+x(m)
X^f) = α1(-/)χ(-/) + at (-/ + ί)χ(-1 + 1) Η—— + ax(m-\x(m)
XN-i(f) =
Figure imgf000019_0001
+ --- + aN_1(m- l)x(m)
…式 (4)，
(但し上式において、 1から mまでの項は、 X(f)の帯域を [ NfsZ2、 Nfs/2] (伹 し fsは、それぞれのアナログデジタルコンバータのサンプリング周波数）とした場合に 、帯域 [0、 Nfs]に含まれる成分であり、 a (k)は、 j番目のアナログデジタルコンパ一 タの周波数特性のうちの、
[数 22]
に対応する成分を示す。 )
[数 23] (/) + Wf) + L2X2(f) +■■■ + L^X^if) = (0) + ^(«) …式 (5)，
(但し上式において、 a、 j8は任意の実数、 x (u)は χ (0)のエイリアシング成分） [数 24]
…式 (9) "
[数 25] x'(f) =
Figure imgf000020_0001
· · ·式（10) "
[0058] 図 8は、本発明の実施形態に係るアナログデジタル変換装置 100の構成の一例を 示す図である。図 1から図 7において説明したアナログデジタル変換装置 100は、サ ンプリングしたデジタルデータを周波数領域の信号に変換して補正を行っているが、 本例におけるアナログデジタル変換装置 100は、当該周波数領域における補正と等 価な補正を、時間領域のデジタル信号に対して行う。
[0059] 即ち、 4個の ADC10を用いてデジタル信号を生成し、それぞれの ADC10が出力 するデジタルデータを離散フーリエ変換により周波数領域の信号に変換する場合、 図 1から図 7で説明した周波数領域の補正は、それぞれの ADC10が出力する信号 の離散フーリエ変換 DFT (k)に対して、式 (9) '及び式（10) 'に示す補正を行う。これ
1
に対し、本例におけるアナログデジタル変換装置 100は、 4個の ADC10を用いてデ ジタル信号を生成する場合、式 (9) '及び式（10) 'に示す補正と略等価な補正を、そ れぞれの ADC10が出力する時間軸のデジタルデータに対して行う。また、 N個の A DC10を用いてデジタル信号を生成する場合には、式（9) "及び式（10) "に示す補 正と略等価な補正を行う。
[0060] 本例におけるアナログデジタル変換装置 100は、複数の ADC10、複数のデータ 挿入部（20―。〜 20— 3、以下 20と総称する）、複数のフィルタ部（22―。〜 22— 3、 以下 22と総称する）、制御部 26、及び合成部 24を備える。本例においては、 4個の ADC10を備えるアナログデジタル変換装置 100について説明する力 N個の ADC 10を備えるアナログデジタル変換装置 100であっても、同様の補正を行うことができ る。
[0061] また、アナログデジタル変換装置 100は、 ADC10を備えず、外部の ADC10が出 力するデジタルデータを受け取ってもよい。この場合、アナログデジタル変換装置 10 0は、例えば FPGA (Field Programmable Gate Array)を用いてよい。
[0062] 複数の ADC10は、図 1から図 7において説明した ADC10と同一の機能を有し、そ れぞれ入力信号 (アナログ信号)を分岐して与えられ、所定位相ずつ異なるタイミング で、アナログ信号をデジタルデータに変換する。
[0063] 複数のデータ挿入部 20は、複数の ADC 10と対応して設けられ、それぞれ対応す る ADC10が出力するデジタルデータの各データ間に、データ値 0のデータを予め定 められた個数挿入したゼロ挿入データを生成する。例えば、それぞれのデータ挿入 部 20は、図 9に示すように、デジタルデータの各データ間に、データ値 0のデータを、 N—1個（Nは ADC10の個数）ずつ挿入する。データ揷入部 20は、挿入後のデジタ ルデータの各データ間隔が略等しくなるように、データ値 0のデータを挿入することが 好ましい。
[0064] 式（9) '及び式（10) 'における
[数 26]
(1= 1、 2、 3)の項は、各 ADC10におけるサンプリングクロックの位相が lZ (4Ts)ず つ異なることを意味する。これに対し、データ挿入部 20は、各 ADC10が出力するデ ジタルデータに対して上述したデータの挿入を行うことにより、時間軸にぉ ヽて位相 力 lZ (4Ts)ずつ異なるデジタルデータを生成する。即ち、データ挿入部 20は、式（ 9) '及び式（10) 'において、周波数軸の信号に
[数 26]
を乗算する処理と等価な処理を、時間軸のデジタルデータに対して行う。
[0065] 合成部 24は、フィルタ部 22を介してそれぞれのゼロ挿入データを受け取り、受け取 つたゼロ挿入データを合成し、デジタル信号を生成する。ここで、合成とは各ゼロ挿 入データにお 、て、同位相のデジタルデータを加算することを!、う。
[0066] 複数のフィルタ部 22は、複数の ADC10と対応して設けられ、合成部 24が生成す るデジタル信号力 複数の ADC 10の周波数特性が同一である場合に得られるデジ タル信号となるように、それぞれの ADC10の周波数特性に基づくフィルタ係数を有 し、対応するゼロ挿入データを通過させて合成部 24に供給する。
[0067] 具体的には、それぞれのフィルタ部 22は、下式のフィルタ係数を有する。
[数 27]
1
[0,2ft]
DF0(k) = IFFT
1
[2fs, 4fs] [0, 2fs]
- (0)■ + i¾ (0)■ + (0)■
DF1{k) = IFFT
[2fs,4fs]
Figure imgf000022_0001
[0, 2fs]
- (0)■ A + (0)■ 2 + 3 (0)■
DF3(k) = IFFT
[2fs, 4fs]
· · ·式（13)
式（13)において、 IFFTは、括弧内の関数をフーリエ逆変換する演算子を示す。
[0068] 各フィルタ部 22は、対応するデータ挿入部 20が出力するデジタルデータと、式（13 )に示されるフィルタ係数との畳み込み演算を行う。また、式（13)では、第 1領域及び 第 2領域 [0、 2fs]において式 (9) 'を用い、第 3領域及び第 4領域 [2 、 4fs]におい て式（10) 'を用いている力 他の例では、全ての領域において式（9) 'を用いてもよい
[0069] 例えば、第 1領域及び第 2領域では式 (9) 'に示されるスペクトルを有し、第 3領域及 び第 4領域では、第 1領域及び第 2領域のスペクトルの複素共役スペクトルを有する ものを、フーリエ逆変換してフィルタ係数を求めてもよい。
[0070] このようなフィルタ係数を有するフィルタ部 22を通過させることにより、合成部 24が 出力するデジタル信号は、式（9) '及び式（10) 'に示す周波数軸における補正と略等 価な補正を時間軸で行ったものとなる。
[0071] すなわち、それぞれのフィルタ部 22は、それぞれのゼロ挿入データを周波数領域 の信号に変換して合成した場合に、複数の ADC10の周波数特性により生じるスプリ ァス成分が打ち消し合うような第 1の補正係数（1、 L、 L、 L )
1 2 3と、第 1補正係数を乗 算することにより生じる位相誤差を補正するための第 2の補正係数 (L Z∑a (O) X
N N
L 、但し N = 0、 l、2、 3であり、 L = l、a (0) = 1である）とを乗算したものを、フーリ
N 0 0
ェ逆変換したフィルタ係数を有する。ここで、第 1の補正係数は、式 (6)から式 (8)に 示したように、デジタル信号の周波数帯域を分割した分割帯域毎に定まる係数であ る。また、第 2の補正係数も、式 (9)及び式（10)に示したように、分割帯域毎に定まる 係数である。これにより、 ADC10の周波数特性の誤差により生じるスプリアス成分を 除去したデジタル信号を生成することができる。
[0072] また、制御部 26は、各フィルタ部 22のフィルタ係数を制御する。制御部 26は、図 1 に関連して説明した測定部 14と同様に、それぞれの ADC10の周波数特性を予め 測定してよい。制御部 26は、測定した各 ADC10の周波数特性に基づいて、例えば 式（ 13)を用 ヽて各フィルタ部 22のフィルタ係数を設定する。
[0073] 図 9は、データ挿入部 20の動作を説明する図である。上述したように、データ挿入 部 20は、対応する ADC10が出力するデジタルデータの各データ間に、データ値ゼ 口のデータを所定の個数挿入する。例えば、 ADC10— 0は、 {DO、 D4、 D8、 · · ·}と デジタルデータを出力する力 データ挿入部 20— 0は、当該デジタルデータにデー タ値ゼロのデータを 3個ずつ挿入してよい。これにより、データ揷入部 20— 0が出力 するデータ歹 IJは、 {DO、 0、 0、 0、 D4、 0、 0、 0、 D8、 0、 0、 0、 · · ·}となる。
[0074] また、各 ADC10が出力するデジタルデータの位相は、図 9に示すように Tsずつ異 なる。データ挿入部 20は、それぞれのデジタルデータの各データ間に、データ値 0 のデータを所定位相 Ts毎に挿入することが好ましい。
[0075] 図 10は、制御部 26の構成の一例を示す図である。本例において、各フィルタ部 22 は、式（13)に関連して説明した係数に、所定の窓関数をかけたものを、フィルタ係数 として格納する。窓関数は、例えば方形窓、ハミング窓、ハニング窓、カイザー窓等で あってよい。
[0076] 制御部 26は、フィルタ部 22の周波数特性と、予め定められた基準周波数特性とを 比較し、フィルタ部 22の周波数特性と、基準周波数特性との誤差が所定の範囲内と なるように、窓関数の形状及び時間軸上における幅を調整する。基準周波数特性は 、例えば式（13)により得られるフィルタ係数を周波数領域に変換した特性であってよ い。
[0077] 制御部 26は、フーリエ変換部 28、誤差算出部 30、及び調整部 32を備える。誤差 算出部 30には、各フィルタ部 22の基準周波数特性が予め与えられる。各部の動作 を、図 11を用いて説明する。
[0078] 図 11は、制御部 26の動作の一例を示すフローチャートである。まず、フーリエ変換 部 28は、各フィルタ部 22のフィルタ係数を取得し、各フィルタ係数をフーリエ変換す る（S220)。次に、誤差算出部 30は、フーリエ変換部 28が算出した各フィルタ部 22 の周波数特性と、基準周波数特性とを比較し、二乗誤差を算出する。基準周波数特 性は、各フィルタ部 22毎に与えられてよい。また、各基準周波数特性として、各フィ ルタ部 22に対する、式（13)により得られるフィルタ係数が与えられてもよい。この場 合、誤差算出部 30は、当該フィルタ係数をフーリエ変換し、各基準周波数特性を算 出する。
[0079] 次に、誤差算出部 30は、各フィルタ部 22の周波数特性と、二乗周波数特性との二 乗誤差が、予め定められた範囲内力否かを判定する（S224)。調整部 32は、誤差算 出部 30が算出した二乗誤差が所定の範囲内でない場合、当該二乗誤差に対応す るフィルタ部 22における窓関数を調整する（S226)。調整部 32は、窓関数の周波数 軸における幅を調整してよぐまた窓関数の形状を調整してもよい。
[0080] 窓関数の周波数軸における幅を調整する場合、調整部 32は、窓関数のタップ数を 調整してよい。例えば調整部 32は、窓関数のタップ数を、予め定められた数ずっ大 きくしてよい。
[0081] また、窓関数の形状を調整する場合、調整部 32は、窓関数の種類を変更してよい 。例えば、調整部 32は、窓関数の種類を、ノ、ミング窓、ハユング窓、ブラックマン窓、 ガウス窓等の公知の窓関数に順次変更してよい。また、フィルタ部 22においてカイザ 一窓関数を用いる場合、調整部 32は、カイザー窓の減衰係数 αを予め与えられる数 ずつ変更することにより、窓関数の形状を調整してよい。
[0082] 調整部 32が窓関数を調整した後、当該窓関数を用いて S220から S224の処理を 繰り返す。そして、 S224において全てのフィルタ部 22の周波数特性に対する二乗 誤差が所定の範囲内となったときに、処理を終了する。また、 S220〜S224の処理 を、予め定められた回数繰り返した場合に、処理を終了してもよい。このような制御に より、フィルタ部 22において、最適な窓関数を用いることができる。
[0083] 図 12は、アナログデジタル変換装置 100の構成の他の例を示す図である。図 8に ぉ 、て説明したアナログデジタル変換装置 100の構成に対し、本例におけるアナ口 グデジタル変換装置 100は、基準の ADC10に対応するフィルタ部 22を、合成部 24 の後に設ける。本例においては、 ADC10— 0を基準の ADC10として説明する。他 の構成は、図 8において説明したアナログデジタル変換装置 100と同一である。
[0084] 複数の ADC10及び複数のデータ挿入部 20の機能は、図 8に関連して説明したァ ナログデジタル変換装置 100と同一である。基準の ADC10以外に対応して設けら れたフィルタ部（22—1〜22— 3)は、前述した第 1の補正係数 (Ll、 L2、 L3)をフー リエ逆変換したフィルタ係数を有する。このようなフィルタ係数を有することにより、合 成部 24において、それぞれのデジタルデータの、複数の ADC10の周波数特性によ り生じるスプリアス成分を、打ち消し合わせることができる。
[0085] また、フィルタ部 22— 0は、前述した第 2の補正係数（1Z∑ a (0) X L )をフーリエ
N N
逆変換したフィルタ係数を有する。これにより、フィルタ部（22— 1〜22— 3)を通過さ せることにより生じる振幅誤差を補正することができる。
[0086] 図 13は、アナログデジタル変換装置 100の構成の他の例を示す図である。本例に おけるアナログデジタル変換装置 100は、図 8にお 、て説明したアナログデジタル変 換装置 100の構成に加え、複数のダウンサンブラ（34— 0〜34— 3、以下 34と総称 する）を更に備える。
[0087] 複数のダウンサンプラ 34は、複数の ADC10に対応して設けられ、対応するフィル タ部 22が出力するゼロ挿入データをダウンサンプリングして合成部 24に出力する。 各データ挿入部 20におけるデータ挿入は、各デジタルデータをアップサンプリング することと等価である。データ挿入部 20におけるアップサンプリング比を U、各ダウン サンプラ 34におけるダウンサンプリング比を D、各 ADC10におけるサンプリング周波 数を fsとすると、合成部 24が出力するデジタル信号のサンプリング周波数は 4fs X U ZDとなり、任意のサンプリング周波数でサンプリングすることができる。この場合、フ ィルタ部 22は、アップサンプリング比 U、ダウンサンプリング比 Dに応じたフィルタ係数 を有することが好ましい。例えば、デジタルデータのスペクトルは、アップサンプリング を行うことによりエイリアシング成分が生じ、ダウンアンプリングを行うことにより、基本 波のスロープと高調波のスロープとが重なってしまう。このため、フィルタ部 22は、当 該エイリアシング成分、又はスロープの重なりを除去するべぐ所定の遮断周波数を 有することが好ましい。
[0088] 各フィルタ部 22は、当該所定の遮断周波数を実現するためのフィルタ係数と、図 8 力も図 13において説明した ADC10の周波数特性に応じたフィルタ係数とを畳み込 み積分したフィルタ係数を有することが好ま 、。
[0089] 図 14は、デジタルデータをアップサンプリングした場合の、デジタルデータのスぺク トルの一例を示す図である。各 ADC10のサンプリング周波数を fsとすると、 4個の A DC10を用いてインターリーブサンプリングした場合、全体のサンプリング周波数は 4 fsとなる。この場合、図 14Aに示すように、デジタルデータのスペクトルは、 4fsの周波 数でエイリアシング成分が現れる。このようなエイリアシング成分を除去するためには
、例えば [ 2fs、 2fs]又は [0、 4fs]の通過帯域を有するフィルタを用いればよい。
[0090] 当該デジタルデータを、アップサンプリング比 Uでアップサンプリングした場合、図 1 4Bに示すように、帯域 [0、 4Ufs]において、 4fs毎にエイリアシング成分が現れる。こ のようなエイリアシング成分を除去するためには、アップサンプリングしたデジタルデ ータを、図 14Cに示すように、 [0、 2£5]及び[41^5— 2£5、
Figure imgf000026_0001
を通過帯域とする アンチイメージングフィルタを用いて帯域制限すればょ 、。
[0091] 図 15は、デジタルデータをダウンサンプリングした場合の、デジタルデータのスぺク トルの一例を示す図である。図 14Cにお!/、て説明したフィルタを通過させたデジタル データのスペクトルは、図 15Aに示すように、周波数 4Ufsに高調波成分を有する。こ のようなデジタルデータを、ダウンサンプリング比 Dでダウンサンプリングした場合、高 調波の周波数は 4UfsZDにシフトする。
[0092] ダウンサンプリング後のデジタル信号のスペクトルは、図 15Bに示すように、基本波 のスロープと高調波のスロープと力 周波数 2UFsZD近傍で重なってしまう。当該重 なりを除去するためには、ダウンサンプリング前のデジタルデータを、 [0、 2Ufs/D] 及び [4Uf s— 2Uf sZD、 4Ufs]を通過帯域とするフィルタを用 V、て帯域制限すれば よい。
[0093] つまり、図 13において説明したフィルタ部 22は、図 14C及び図 15Cにおいて示し た通過帯域を有することが好ましい。例えば、フィルタ部 22は、図 14C及び図 15Cに おいて示した通過帯域のうち、より狭帯域の通過帯域を有してよい。図 14Cにおける 遮断周波数は 2fsであり、図 15Cにおける遮断周波数は 2UfsZDであるため、図 14 C及び図 15Cに示した通過帯域のいずれが狭帯域であるかは、 U及び Dの大小関 係により定まる。
[0094] 各フィルタ部 22は、力かる通過帯域を実現するためのフィルタ係数と、図 8から図 1 3において説明した ADC10の周波数特性に応じたフィルタ係数とを畳み込み積分し たフィルタ係数を有する。このような構成により、任意のサンプリング周波数でアナ口 グ信号を精度よくサンプリングすることができる。
[0095] また、図 13においては、図 8の構成に対応して、ダウンサンプラ 34を設けたが、図 1 2に示した構成においても、ダウンサンブラ 34を設けることにより、任意のサンプリング 周波数でサンプリングを行うことができる。例えば、図 12において説明した構成にお いて、フィルタ部 22— 0の前に、任意のアップサンプリング比 Uを有するデータ挿入 部 20を設け、フィルタ部 22— 0の後に、任意のダウンサンプリング比 Dを有するダウ ンサンブラ 34を設ける。そして、フィルタ部 22— 0力 アップサンプリング比 U、ダウン サンプリング比 Dに応じたフィルタ係数と、図 12において説明した ADC10の周波数 特性に応じたフィルタ係数とを畳み込み積分したフィルタ係数を有することにより、任 意のサンプリング周波数でアナログ信号を精度よくサンプリングすることができる。係 る構成においては、 U及び Dとして任意の自然数を設定してよい。これにより、任意の 有理数比 UZDに応じたサンプリング周波数とした信号にレート変換することができる
[0096] 図 16は、データ挿入部 20及びフィルタ部 22として機能する、ポリフェーズ構成を有 するフィルタ 35の構成の一例を示す図である。つまり、データ揷入部 20及びフィルタ 部 22の組み合わせは、ポリフェーズ構成を有する一つのフィルタ 35で実現すること ができる。本例における、ポリフェーズ構成は、フィルタ演算として畳み込み演算を行 つた後に、アップサンプリングを行う構成を指す。
[0097] フィルタ 35は、複数の畳み込み演算部（36— 0〜36— N、以下 36と総称する）、複 数のアップサンプラ（37— 0〜37— N、以下 37と総称する）、複数の遅延素子（38— 1〜38— N、以下 38と総称する）、及び複数の加算部（39— 1〜39— N、以下 39と 総称する)を有する。
[0098] 複数の畳み込み演算部 36は並列に設けられ、対応する ADコンバータ 10が出力 する信号を分岐してそれぞれ受け取る。また、複数の畳み込み演算部 36は、フィル タ部 22と同一の畳み込み演算を行う。
[0099] 複数のアップサンブラ 37は、複数の畳み込み演算部 36と対応して設けられる。各 アップサンブラ 37は、対応する畳み込み演算部 36が出力する信号の周波数を増加 させる。例えば、各アップサンブラ 37は、対応する畳み込み演算部 36が出力する信 号に、データ値 0のデータを所定の個数挿入する。各アップサンプラ 37は、データ揷 入部 20と同一であってよい。
[0100] 複数の加算部 39は、複数のアップサンブラ 37に対応して設けられ、各アップサン ブラ 37が出力する信号を順次加算して伝送する。また、遅延素子 38は、各加算部 3 9の上段にそれぞれ設けられ、対応するアップサンブラ 37が出力する信号を、当該 信号の 1周期遅延させて、加算部 39に供給する。
[0101] 当該フィルタ 35によれば、畳み込み演算を行った後に、アップサンプリングを行うた め、アップサンプリングした信号を畳み込み演算を行う場合に比べ、畳み込み演算に おける演算量を低減することができる。
[0102] 図 17は、フィルタ部 22及びダウンサンプラ 34として機能する、ポリフェーズ構成を 有するフィルタ 35の構成の一例を示す図である。つまり、フィルタ部 22及びダウンサ ンプラ 34の組み合わせは、ポリフェーズ構成を有する一つのフィルタ 35で実現する ことができる。本例において、ポリフェーズ構成は、ダウンサンプリングを行った後に、 フィルタ演算としての畳み込み演算を行う構成を指す。
[0103] フィルタ 35は、複数の畳み込み演算部（36— 0〜36— N、以下 36と総称する）、複 数のダウンサンプラ（34— 0〜34— N、以下 34と総称する）、複数の遅延素子（38— 1〜38— N、以下 38と総称する）、及び複数の加算部（39— 1〜39— N、以下 39と 総称する)を有する。
[0104] 複数の畳み込み演算部 36は、図 16において説明した複数の畳み込み演算部 36 と同一の機能を有する。複数のダウンサンブラ 34は、複数の畳み込み演算部 36と対 応して設けられる。各ダウンサンブラ 34は、対応する ADコンバータ 10が出力する信 号を分岐して受け取り、受け取った信号の周波数を減少させる。例えば、各ダウンサ ンプラ 34は、図 13において説明したダウンサンプラ 34と同一であってよい。
[0105] 複数の遅延素子 38は、複数のダウンサンブラ 34に対応して設けられ、各ダウンサ ンプラ 34に入力される信号を、当該信号の 1周期ずつ順次遅延して、各ダウンサン ブラ 34に供給する。複数の加算部 39は、図 16において説明した加算部 39と同一で ある。
[0106] 当該フィルタ 35によれば、畳み込み演算を行った前に、ダウンサンプリングを行うた め、畳み込み演算を行った後にダウンサンプリングする場合に比べ、畳み込み演算 における演算量を低減することができる。
[0107] また、フィルタ 35は、図 16及び図 17において説明した構成を組み合わせたもので あってもよい。つまり、フィルタ 35は、図 13において説明したデータ挿入部 20、フィ ルタ部 22、及びダウンサンプラ 34として機能してよい。この場合フィルタ 35は、ダウン サンプリングを行った後に、畳み込み演算を行い、畳み込み演算を行った後に、アツ プサンプリングを行う。
[0108] 図 18は、アナログデジタル変換装置 100を機能させるプログラムを格納したコンビ ユータ 400の構成の一例を示す図である。本例において、コンピュータ 400は、アナ ログデジタル変換装置 100を、図 1から図 17において説明したように機能させるプロ グラムを格納する。コンピュータ 400は、アナログデジタル変換装置 100を制御するヮ ークステーションであってよぐまた制御部 26として機能してもよい。
[0109] コンピュータ 400は、 CPU700と、 ROM702と、 RAM704と、通信インターフエ一 ス 706と、ハードディスクドライブ 710と、 FDドライブ 712と、 CD— ROMドライブ 714 とを備える。 CPU700は、 ROM702, RAM704,ハードディスクドライブ 710、 FD ディスク 720、及び Z又は CD— ROM722に格納されたプログラムに基づいて動作 する。
[0110] 通信インターフェース 706は、例えばアナログデジタル変換装置 100と通信し、デ ータの授受を行う。格納装置の一例としてのハードディスクドライブ 710は、設定情報 、 CPU700を動作させるプログラムを格納する。 ROM702, RAM704,及び Z又は ハードディスクドライブ 710は、アナログデジタル変換装置 100を図 1から図 17に関 連して説明したアナログデジタル変換装置 100として機能させるためのプログラムを 格納する。また、当該プログラムは、フレキシブルディスク 720、 CD-ROM722, ノヽ ードディスクドライブ 710等に格納されて 、てもよ 、。
[0111] FDドライブ 712はフレキシブルディスク 720からプログラムを読み取り CPU700に 提供する。 CD— ROMドライブ 714は CD— ROM722からプログラムを読み取り CP U700に提供する。
[0112] また、プログラムは記録媒体カゝら直接 RAMに読み出されて実行されても、ー且ハ ードディスクドライブにインストールされた後に RAMに読み出されて実行されても良 い。更に、上記プログラムは単一の記録媒体に格納されても複数の記録媒体に格納 されても良い。また記録媒体に格納されるプログラムは、オペレーティングシステムと の共同によってそれぞれの機能を提供してもよい。例えば、プログラムは、機能の一 部または全部を行うことをオペレーティングシステムに依頼し、オペレーティングシス テム力もの応答に基づ 、て機能を提供するものであってもよ 、。
[0113] プログラムを格納する記録媒体としては、フレキシブルディスク、 CD— ROMの他に も、 DVD、 PD等の光学記録媒体、 MD等の光磁気記録媒体、テープ媒体、磁気記 録媒体、 ICカード、ミニチュア一カード等の半導体メモリー等を用いることができる。 又、専用通信ネットワーク、インターネット等に接続されたサーバシステムに設けたノヽ ードディスクまたは RAM等の格納装置を記録媒体として使用してもょ 、。 [0114] 以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実 施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または 改良を加えることが可能であることが当業者に明らかである。その様な変更または改 良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載力 明らかである。
産業上の利用可能性
[0115] 以上から明らかなように、本発明によれば、複数の ADCを用いたインターリーブ方 式のアナログデジタル変換装置にぉ 、て、 ADCの周波数特性によって生じるスプリ ァス成分を除去することができる。

Claims

請求の範囲
[1] 並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングす る複数の ADコンバータが出力するデジタル信号を補正するアナログデジタル変換 装置であって、
前記複数の ADコンバータと対応して設けられ、それぞれ対応する前記 ADコンパ ータが出力する前記デジタルデータの各データ間に、データ値 0のデータを予め定 められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、
それぞれの前記ゼロ挿入データを合成し、前記デジタル信号を生成する合成部と、 前記複数の ADコンバータと対応して設けられ、前記合成部が生成する前記デジタ ル信号力 前記複数の ADコンバータの周波数特性が同一である場合に得られる前 記デジタル信号となるように、それぞれの前記 ADコンバータの前記周波数特性に基 づくフィルタ係数を有し、対応する前記ゼロ挿入データを通過させて前記合成部に 供給する複数のフィルタ部と
を備えるアナログデジタル変換装置。
[2] 前記データ挿入部は、それぞれの前記デジタルデータの各データ間に、データ値 0のデータを前記所定位相毎に挿入する
請求項 1に記載のアナログデジタル変換装置。
[3] それぞれの前記フィルタ部は、それぞれの前記ゼロ挿入データを周波数領域の信 号に変換して合成した場合に、前記複数の ADコンバータの前記周波数特性により 生じるスプリアス成分が打ち消し合うように、対応する前記周波数領域の信号に乗算 するべき周波数領域の第 1補正係数に基づく前記フィルタ係数を有する
請求項 1に記載のアナログデジタル変換装置。
[4] それぞれの前記フィルタ部は、前記デジタル信号の周波数帯域を前記 ADコンパ ータの個数に応じて分割したそれぞれの分割帯域毎に定まる前記第 1補正係数をフ 一リエ逆変換した前記フィルタ係数を有する
請求項 3に記載のアナログデジタル変換装置。
[5] それぞれの前記フィルタ部は、前記第 1補正係数を乗算することにより生じる、前記 周波数領域の信号の位相誤差を補正するための第 2の補正係数に更に基づく前記 フィルタ係数を有する
請求項 3に記載のアナログデジタル変換装置。
[6] 前記デジタル信号の周波数帯域を前記 ADコンバータの個数に応じて分割したそ れぞれの分割帯域毎にそれぞれ定まる、前記第 1の補正係数と前記第 2の補正係数 とを乗算した係数を、フーリエ逆変換した前記フィルタ係数を有する
請求項 5に記載のアナログデジタル変換装置。
[7] それぞれの前記フィルタ部は、前記第 1の補正係数と前記第 2の補正係数とを乗算 してフーリエ逆変換した係数に、予め定められた窓関数をかけた前記フィルタ係数を 有する
請求項 6に記載のアナログデジタル変換装置。
[8] それぞれの前記フィルタ部の前記フィルタ係数を、周波数領域の周波数特性に変 換するフーリエ変換部と、
それぞれの前記フィルタ部の前記周波数特性と、予め与えられる基準周波数特性 とを比較して二乗誤差を算出する誤差算出部と、
前記二乗誤差が予め定められた範囲内に無い場合、当該周波数特性に対応する 前記フィルタ係数における、前記窓関数の周波数軸における幅を調整する調整部と を更に備える請求項 7に記載のアナログデジタル変換装置。
[9] それぞれの前記フィルタ部の前記フィルタ係数を、周波数領域の周波数特性に変 換するフーリエ変換部と、
それぞれの前記フィルタ部の前記周波数特性と、予め与えられる基準周波数特性 とを比較して二乗誤差を算出する誤差算出部と、
前記二乗誤差が予め定められた範囲内に無い場合、当該周波数特性に対応する 前記フィルタ係数における、前記窓関数の形状を調整する調整部と
を更に備える請求項 7に記載のアナログデジタル変換装置。
[10] 前記ゼロ挿入部、及び前記ゼロ挿入部に対応する前記フィルタ部として機能する、 ポリフェーズ構成を有するフィルタを、前記フィルタ部毎に備える請求項 1に記載のァ ナログデジタル変換装置。
[11] 前記複数の ADコンバータに対応して設けられ、対応する前記フィルタ部が出力す る前記ゼロ挿入データをダウンサンプリングして、前記合成部に供給する複数のダウ ンサンブラを更に備える
請求項 1に記載のアナログデジタル変換装置。
[12] 前記フィルタ部、及び前記フィルタ部に対応する前記ダウンサンブラとして機能する 、ポリフェーズ構成を有するフィルタを、前記フィルタ部毎に備える請求項 11に記載 のアナログデジタル変換装置。
[13] 並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングす る複数の ADコンバータが出力するデジタル信号を補正するアナログデジタル変換 装置であって、
前記複数の ADコンバータのうち、所定の基準 ADコンバータ以外の前記 ADコンパ ータに対応して設けられ、それぞれ対応する前記 ADコンバータが出力する前記デ ジタルデータの各データ間に、データ値 0のデータを予め定められた個数挿入した ゼロ挿入データを出力する複数のデータ挿入部と、
それぞれの前記ゼロ挿入データを合成する合成部と、
前記複数の ADコンバータのうち、前記基準 ADコンバータ以外の前記 ADコンパ ータに対応して設けられ、それぞれの前記ゼロ挿入データを周波数領域の信号に変 換して合成した場合に、前記複数の ADコンバータの前記周波数特性により生じるス プリアス成分が打ち消し合うように、対応する前記周波数領域の信号に乗算するべき 周波数領域の第 1補正係数に基づくフィルタ係数を有し、対応する前記ゼロ挿入デ ータを通過させて前記合成部に供給する複数の第 1フィルタ部と、
前記第 1補正係数を乗算することにより生じる、前記周波数領域の信号の位相誤差 を補正するための第 2の補正係数に基づくフィルタ係数を有し、前記合成部が出力 するデータを通過させ、前記デジタル信号を生成する第 2フィルタ部と
を備えるアナログデジタル変換装置。
[14] 並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングす る複数の ADコンバータが出力するデジタル信号を補正するアナログデジタル変換 装置を機能させるプログラムであって、
前記アナログデジタル変換装置を、 前記複数の ADコンバータと対応して設けられ、それぞれ対応する前記 ADコンパ ータが出力する前記デジタルデータの各データ間に、データ値 0のデータを予め定 められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、
それぞれの前記ゼロ挿入データを合成し、前記デジタル信号を生成する合成部と、 前記複数の ADコンバータと対応して設けられ、前記合成部が生成する前記デジタ ル信号力 前記複数の ADコンバータの周波数特性が同一である場合に得られる前 記デジタル信号となるように、それぞれの前記 ADコンバータの前記周波数特性に基 づくフィルタ係数を有し、対応する前記ゼロ挿入データを通過させて前記合成部に 供給する複数のフィルタ部と
して機能させるプログラム。
並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングす る複数の ADコンバータが出力するデジタル信号を補正するアナログデジタル変換 装置を機能させるプログラムであって、
前記アナログデジタル変換装置を、
前記複数の ADコンバータと対応して設けられ、それぞれ対応する前記 ADコンパ ータが出力する前記デジタルデータの各データ間に、データ値 0のデータを予め定 められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、
それぞれの前記ゼロ挿入データを合成する合成部と、
前記複数の ADコンバータのうち、所定の基準 ADコンバータ以外の前記 ADコンパ ータに対応して設けられ、それぞれの前記ゼロ挿入データを周波数領域の信号に変 換して合成した場合に、前記複数の ADコンバータの前記周波数特性により生じるス プリアス成分が打ち消し合うように、対応する前記周波数領域の信号に乗算するべき 周波数領域の第 1補正係数に基づくフィルタ係数を有し、対応する前記ゼロ挿入デ ータを通過させて前記合成部に供給する複数の第 1フィルタ部と、
前記第 1補正係数を乗算することにより生じる、前記周波数領域の信号の位相誤差 を補正するための第 2の補正係数に基づくフィルタ係数を有し、前記合成部が出力 するデータを通過させ、前記デジタル信号を生成する第 2フィルタ部と
して機能させるプログラム。 [16] 並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングす る複数の ADコンバータが出力するデジタル信号を補正するアナログデジタル変換 装置であって、
前記複数の ADコンバータのうち、所定の基準 ADコンバータ以外の前記 ADコンパ ータに対応して設けられ、それぞれ対応する前記 ADコンバータが出力する前記デ ジタルデータの各データ間に、データ値 0のデータを予め定められた個数挿入した ゼロ挿入データを出力する複数のデータ挿入部と、
それぞれの前記ゼロ挿入データを合成する合成部と、
前記複数の ADコンバータのうち、前記基準 ADコンバータ以外の前記 ADコンパ ータに対応して設けられ、それぞれの前記ゼロ挿入データを周波数領域の信号に変 換して合成した場合に、前記複数の ADコンバータの前記周波数特性により生じるス プリアス成分が打ち消し合うように、対応する前記周波数領域の信号に乗算するべき 周波数領域の第 1補正係数に基づくフィルタ係数を有し、対応する前記ゼロ挿入デ ータを通過させて前記合成部に供給する複数の第 1フィルタ部と、
前記第 1補正係数を乗算することにより生じる、前記周波数領域の信号の位相誤差 を補正するための第 2の補正係数に基づくフィルタ係数を有し、前記合成部が出力 するデータを通過させ、前記デジタル信号を生成する第 2フィルタ部と
を備えるアナログデジタル変換装置。
[17] 並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングす る複数の ADコンバータが出力するデジタル信号を補正するアナログデジタル変換 装置を機能させるプログラムを格納した記録媒体であって、
前記アナログデジタル変換装置を、
前記複数の ADコンバータと対応して設けられ、それぞれ対応する前記 ADコンパ ータが出力する前記デジタルデータの各データ間に、データ値 0のデータを予め定 められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、
それぞれの前記ゼロ挿入データを合成し、前記デジタル信号を生成する合成部と、 前記複数の ADコンバータと対応して設けられ、前記合成部が生成する前記デジタ ル信号力 前記複数の ADコンバータの周波数特性が同一である場合に得られる前 記デジタル信号となるように、それぞれの前記 ADコンバータの前記周波数特性に基 づくフィルタ係数を有し、対応する前記ゼロ挿入データを通過させて前記合成部に 供給する複数のフィルタ部と
して機能させるプログラムを格納した記録媒体。
並列に設けられ、所定位相ずつ異なるタイミングで、アナログ信号をサンプリングす る複数の ADコンバータが出力するデジタル信号を補正するアナログデジタル変換 装置を機能させるプログラムを格納した記録媒体であって、
前記アナログデジタル変換装置を、
前記複数の ADコンバータと対応して設けられ、それぞれ対応する前記 ADコンパ ータが出力する前記デジタルデータの各データ間に、データ値 0のデータを予め定 められた個数挿入したゼロ挿入データを出力する複数のデータ挿入部と、
それぞれの前記ゼロ挿入データを合成する合成部と、
前記複数の ADコンバータのうち、所定の基準 ADコンバータ以外の前記 ADコンパ ータに対応して設けられ、それぞれの前記ゼロ挿入データを周波数領域の信号に変 換して合成した場合に、前記複数の ADコンバータの前記周波数特性により生じるス プリアス成分が打ち消し合うように、対応する前記周波数領域の信号に乗算するべき 周波数領域の第 1補正係数に基づくフィルタ係数を有し、対応する前記ゼロ挿入デ ータを通過させて前記合成部に供給する複数の第 1フィルタ部と、
前記第 1補正係数を乗算することにより生じる、前記周波数領域の信号の位相誤差 を補正するための第 2の補正係数に基づくフィルタ係数を有し、前記合成部が出力 するデータを通過させ、前記デジタル信号を生成する第 2フィルタ部と
して機能させるプログラムを格納した記録媒体。
PCT/JP2006/310499 2005-05-25 2006-05-25 アナログデジタル変換装置、プログラム、及び記録媒体 WO2006126656A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007517904A JP4813473B2 (ja) 2005-05-25 2006-05-25 アナログデジタル変換装置、プログラム、及び記録媒体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/137,862 2005-05-25
US11/137,862 US7119724B1 (en) 2005-05-25 2005-05-25 Analog digital converter and program therefor

Publications (1)

Publication Number Publication Date
WO2006126656A1 true WO2006126656A1 (ja) 2006-11-30

Family

ID=37072436

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/310499 WO2006126656A1 (ja) 2005-05-25 2006-05-25 アナログデジタル変換装置、プログラム、及び記録媒体

Country Status (3)

Country Link
US (1) US7119724B1 (ja)
JP (1) JP4813473B2 (ja)
WO (1) WO2006126656A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082268A1 (ja) * 2009-01-19 2010-07-22 株式会社アドバンテスト アナログデジタル変換方法、及びアナログデジタル変換装置
JP2012088308A (ja) * 2010-10-15 2012-05-10 Tektronix Inc インターリーブ・デジタイザ・チャネルの校正方法
JP2012252009A (ja) * 2011-06-06 2012-12-20 Tektronix Inc 分散型取込み装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836227B2 (en) * 2003-02-25 2004-12-28 Advantest Corporation Digitizer module, a waveform generating module, a converting method, a waveform generating method and a recording medium for recording a program thereof
US7292166B2 (en) * 2005-05-26 2007-11-06 Advantest Corporation Analog/digital converter and program therefor
US7460043B2 (en) * 2005-06-03 2008-12-02 General Electric Company Analog-to-digital converter compensation system and method
US7853342B2 (en) * 2005-10-11 2010-12-14 Ejamming, Inc. Method and apparatus for remote real time collaborative acoustic performance and recording thereof
US9053753B2 (en) * 2006-11-09 2015-06-09 Broadcom Corporation Method and system for a flexible multiplexer and mixer
US7649485B1 (en) * 2008-05-28 2010-01-19 Hrl Laboratories, Llc Multi-rate analog to digital converter with proportional filter bank
JP5443724B2 (ja) * 2008-10-10 2014-03-19 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 音声信号処理回路
US8917198B2 (en) * 2010-01-05 2014-12-23 Syntropy Systems, Llc Multi-mode sampling/quantization converters
US9130584B1 (en) 2010-01-05 2015-09-08 Syntropy Systems, Llc Multi-mode sampling/quantization converters
US9419637B1 (en) 2010-01-05 2016-08-16 Syntropy Systems, Llc Multi-mode sampling/quantization converters
US9654128B2 (en) 2010-01-05 2017-05-16 Syntropy Systems, Llc Multi-mode sampling/quantization converters
JP5742556B2 (ja) * 2011-07-29 2015-07-01 富士通セミコンダクター株式会社 Ａｄｃ
US9621175B2 (en) 2015-02-11 2017-04-11 Syntropy Systems, Llc Sampling/quantization converters
WO2020150670A1 (en) * 2019-01-18 2020-07-23 Precision Receivers Incorporated Spur reduction for analog-to-digital converters

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568142A (en) * 1994-10-20 1996-10-22 Massachusetts Institute Of Technology Hybrid filter bank analog/digital converter
US7082174B1 (en) * 2000-07-24 2006-07-25 Qualcomm, Incorporated Method and apparatus for processing a modulated signal using an equalizer and a rake receiver
US6339390B1 (en) * 2000-10-04 2002-01-15 Scott R. Velazquez Adaptive parallel processing analog and digital converter
US6473013B1 (en) * 2001-06-20 2002-10-29 Scott R. Velazquez Parallel processing analog and digital converter
US7073118B2 (en) * 2001-09-17 2006-07-04 Digeo, Inc. Apparatus and method for saturating decoder values
JP4341507B2 (ja) * 2004-08-24 2009-10-07 株式会社日立製作所 ソフトウェア無線機

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ASAMI K. ET AL.: "A method to improve the performance of high-speed waveform digitizing", PROCEEDINGS INTERNATIONAL TEST CONFERENCE 1999, 1999, pages 947 - 954, XP000928897 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082268A1 (ja) * 2009-01-19 2010-07-22 株式会社アドバンテスト アナログデジタル変換方法、及びアナログデジタル変換装置
JP5331823B2 (ja) * 2009-01-19 2013-10-30 株式会社アドバンテスト アナログデジタル変換方法、及びアナログデジタル変換装置
JP2012088308A (ja) * 2010-10-15 2012-05-10 Tektronix Inc インターリーブ・デジタイザ・チャネルの校正方法
JP2012252009A (ja) * 2011-06-06 2012-12-20 Tektronix Inc 分散型取込み装置

Also Published As

Publication number Publication date
US7119724B1 (en) 2006-10-10
JP4813473B2 (ja) 2011-11-09
JPWO2006126656A1 (ja) 2008-12-25

Similar Documents

Publication Publication Date Title
WO2006126656A1 (ja) アナログデジタル変換装置、プログラム、及び記録媒体
WO2006075505A1 (ja) 改良された時間インタリーブ方式のアナログ－デジタル変換装置及びそれを用いる高速信号処理システム
JP4813474B2 (ja) アナログデジタル変換装置、プログラム、及び記録媒体
US6473013B1 (en) Parallel processing analog and digital converter
US6177893B1 (en) Parallel processing analog and digital converter
ES2907243T3 (es) Transposición armónica combinada eficaz
US6339390B1 (en) Adaptive parallel processing analog and digital converter
JP7504592B2 (ja) 試験測定装置及び波形合成方法
JP2018523377A (ja) 信号処理システムおよび信号処理方法
US8825415B2 (en) Methods and apparatuses for estimation and compensation on nonlinearity errors
BR112018005391B1 (pt) Aparelho para processamento de sinais de áudio, método de processamento de sinais de áudio, e dispositivo
CN111384950A (zh) 用于时间交织数模转换器的线性和非线性校准
US10340933B1 (en) Time interleaved digital-to-analog converter correction
US20100060495A1 (en) Analog digital convert apparatus, analog digital convert method, control apparatus and program
WO2004077776A1 (ja) デジタイザ装置、波形発生装置、変換方法、波形発生方法、及びそのプログラムを記録した記録媒体
JP4542935B2 (ja) Ａ／ｄ変換装置
JP6889523B2 (ja) 試験測定装置及び入力信号デジタル化方法
US20080215330A1 (en) Audio Signal Modification
JP3947185B2 (ja) アナログディジタル変換方法、及びアナログディジタル変換装置
JP5331823B2 (ja) アナログデジタル変換方法、及びアナログデジタル変換装置
JP7516019B2 (ja) 時間インタリーブ・デジタル・アナログ・コンバータ・システム及びそのための前置処理フィルタを校正する方法
Soudan et al. On a filter bank correction scheme for mitigating mismatch distortions in time-interleaved converter systems

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007517904

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06746878

Country of ref document: EP

Kind code of ref document: A1