JP2018049997A - シリコン接合ウェーハの製造方法およびシリコン接合ウェーハ - Google Patents

シリコン接合ウェーハの製造方法およびシリコン接合ウェーハ Download PDF

Info

Publication number
JP2018049997A
JP2018049997A JP2016185830A JP2016185830A JP2018049997A JP 2018049997 A JP2018049997 A JP 2018049997A JP 2016185830 A JP2016185830 A JP 2016185830A JP 2016185830 A JP2016185830 A JP 2016185830A JP 2018049997 A JP2018049997 A JP 2018049997A
Authority
JP
Japan
Prior art keywords
wafer
silicon
active layer
support substrate
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016185830A
Other languages
English (en)
Other versions
JP6604294B2 (ja
Inventor
祥泰 古賀
Yoshiyasu Koga
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2016185830A priority Critical patent/JP6604294B2/ja
Publication of JP2018049997A publication Critical patent/JP2018049997A/ja
Application granted granted Critical
Publication of JP6604294B2 publication Critical patent/JP6604294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Laser Beam Processing (AREA)

Abstract

【課題】透過性レーザビーム照射により形成したゲッタリング層を支持基板用ウェーハが含み、かつ、活性層への透過性レーザビーム照射によるダメージを抑制したシリコン接合ウェーハの製造方法およびそれにより製造されたシリコン接合ウェーハを提供する。【解決手段】本発明のシリコン接合ウェーハの製造方法は、支持基板用ウェーハの片方の面の面側から透過性レーザビームを照射して内部にゲッタリング層を形成する工程と、前記支持基板用ウェーハの片方の面と性層用ウェーハの片方の面とを真空常温接合法にて貼り合わせる工程と、前記活性層用ウェーハを薄膜化して、薄膜化後の前記活性層用ウェーハを活性層とする工程と、を有する。【選択図】図1

Description

本発明は、シリコン接合ウェーハの製造方法およびシリコン接合ウェーハに関する。
シリコンウェーハおよびシリコンウェーハを基板とし、該基板上にシリコンエピタキシャル層が設けられたエピタキシャルシリコンウェーハは、半導体デバイスの基板材料として用いられている。近年、高感度CIS(CMOS Image Sensor)や、パワーデバイスなどの高性能半導体デバイスでは、基板材料のデバイス形成領域において、欠陥フリー化且つ不純物フリー化が求められている。
シリコンエピタキシャル層は、一般に、その基板となるバルクのシリコンウェーハに比べて欠陥が十分に少なく、かつ、酸素等の不純物も少ない。そこで、高性能半導体デバイスの作製において、エピタキシャルシリコンウェーハのシリコンエピタキシャル層が活性層として広く用いられている。
ここで、半導体ウェーハ製造プロセスやデバイス作製プロセスにおいて、半導体デバイスの基板中に重金属が混入すると、ポーズタイム不良、リテンション不良、接合リーク不良、及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。しかしながら、半導体デバイス作製プロセスにおいては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板への重金属汚染の発生が懸念される。そのため、従来、代表的な基板であるシリコンウェーハの表面において、デバイスを形成する領域であるデバイス形成領域に重金属が拡散するのを抑制するために、ゲッタリング法によりシリコンウェーハにゲッタリング能力を付与してきた。
ゲッタリング法としては、シリコンウェーハ内部に酸素を析出させ、形成された酸素析出物(BMD)をゲッタリングサイトとして利用するイントリンシック・ゲッタリング法(Intrinsic Gettering method、IG法)、およびシリコンウェーハの裏面に、サンドブラスト法等を用いて機械的歪みを与えたり、多結晶シリコン膜等を形成してゲッタリングサイトとしたりする、エクストリンシック・ゲッタリング法(Extrinsic Gettering method、EG法)が知られている。
他にも、イオン注入法、すなわち、シリコンウェーハに炭素等をイオン注入してイオン注入領域からなる改質領域を形成し、該改質領域をゲッタリングサイトとすることも知られている。例えば、特許文献1には、シリコンウェーハの一面から炭素イオンを注入して、炭素イオン注入領域を形成した後、この表面にシリコンエピタキシャル層を形成し、エピタキシャルシリコンウェーハとする製造方法が開示されている。この技術では、炭素イオン注入領域がゲッタリングサイトとして機能する。
また、例えば特許文献2には、イオン注入法に替わるゲッタリング法として、透過性レーザの照射によりゲッタリングサイトを形成する方法(以下、「レーザゲッタリング法」と称する。)が開示されている。すなわち、特許文献2では、半導体基板の内部に集光点を合わせて透過性レーザビームを照射し、この半導体基板の内部に多光子吸収過程を経た改質領域を形成することで、該改質領域をゲッタリングサイトとする。
特開平6−338507号公報 特開2003−264194号公報
特許文献2に記載のレーザゲッタリング法であれば、特許文献1のようなイオン注入法でのイオン注入深さに伴う制約に比べて、比較的自由な深さ位置にゲッタリング層を形成することができる。しかしながら、特許文献2に記載のレーザゲッタリング法によるレーザビーム照射により形成された改質領域の近傍では、レーザビーム照射によるダメージを不可避的に受けるため、ゲッタリングサイトに近い領域を、高性能半導体デバイスに求められる欠陥フリーの活性層として用いることはできない。なお、レーザビーム照射を経ていない側の領域を高性能半導体デバイスの活性層として用いるには、ゲッタリングサイトがデバイス形成領域から遠すぎるため不適当である。
そこで、本発明者は、シリコンウェーハにレーザゲッタリング法を適用して改質領域を形成し、さらに、レーザビーム照射を経た側の面にシリコンエピタキシャル層をエピタキシャル成長させたエピタキシャルシリコンウェーハの作製を試みた。しかしながら、この場合、エピタキシャル層形成中の熱処理により、ウェーハそのものが割れてしまう場合があった。また、エピタキシャル層形成時の割れが回避できても、その後のデバイス作製プロセスにおける熱処理により割れてしまう虞もある。この原因は、改質領域から二次転位が伸展するためだと本発明者は考えた。さらに、レーザビーム照射により形成された改質領域近傍のダメージの影響は、エピタキシャル層にも及ぶことも確認された。
このように、現状、ゲッタリング方法としてレーザゲッタリング法を用いた場合には、近年の高性能半導体デバイス用の基板材料の活性層に求められる欠陥フリー化且つ不純物フリー化の要請に、十分に応えることができない。
そこで本発明は、上記課題に鑑み、透過性レーザビーム照射により形成したゲッタリング層を支持基板用ウェーハが含み、かつ、活性層への透過性レーザビーム照射によるダメージを抑制した新たな基板材料、すなわちシリコン接合ウェーハの製造方法およびそれにより製造されたシリコン接合ウェーハを提供することを目的とする。
上記課題を解決すべく本発明者が鋭意検討したところ、以下の知見を得た。まず、本発明者は、エピタキシャル成長によってシリコンエピタキシャル層を形成し、該層を活性層とすることに替えて、支持基板用ウェーハを活性層用ウェーハと貼り合わせることで活性層を有するシリコンウェーハを製造することを着想した。そして、支持基板用ウェーハにレーザゲッタリング法を施した後でも、支持基板用ウェーハと活性層用ウェーハとを真空常温接合法により貼り合わせることができることができることを見出した。そして、こうして作製したシリコン接合ウェーハであれば、支持基板用ウェーハに十分なゲッタリング能力を付与できるとともに、活性層への透過性レーザビーム照射によるダメージを抑制できることを知見した。
上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
(1)単結晶シリコンからなる支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハの製造方法であって、
単結晶シリコンからなる支持基板用ウェーハの片方の面側から透過性レーザビームを照射して多光子吸収過程を生じさせ、前記支持基板用ウェーハの内部にゲッタリング層を形成する第1工程と、
単結晶シリコンからなる支持基板用ウェーハの前記片方の面および前記活性層用ウェーハの片方の面に、真空常温下で、イオン化させた中性元素を照射する活性化処理をして、両方の前記片方の面を活性化面とした後に、引き続き真空常温下で両方の前記活性化面を接触させることで、前記支持基板用ウェーハと前記活性層用ウェーハとを貼り合わせる第2工程と、
前記活性層用ウェーハを薄膜化して、薄膜化後の前記活性層用ウェーハを活性層とする第3工程と、
を有することを特徴とするシリコン接合ウェーハの製造方法。
なお、以下、本発明における支持基板用ウェーハと活性層用ウェーハの貼合せ方法を「真空常温接合法」と称する。真空常温接合法において、上述した支持基板用ウェーハの上記片方の面と、活性層用ウェーハの上記片方の面とが、共に貼り合わせ面となる。また、一般に、活性層用ウェーハの他方の面が、シリコン接合ウェーハにおいてデバイス形成面となる主表面となる。
(2)前記第1工程において用いる前記透過性レーザビームの出力が4μJ/パルス以下である、上記(1)に記載のシリコン接合ウェーハの製造方法。
(3)前記第2工程において、前記支持基板用ウェーハと前記活性層用ウェーハとの接合領域にミスフィット転位が形成されるよう貼り合わせる、上記(1)または(2)に記載のシリコン接合ウェーハの製造方法。
(4)前記支持基板用ウェーハおよび前記活性層用ウェーハは、結晶軸方向を示す切り欠き部をそれぞれ有し、
前記第2工程において、前記活性層用ウェーハの前記切り欠き部が、前記支持基板用ウェーハの前記切り欠き部から周方向に回転させた位置にある状態で貼り合わせる、上記(3)に記載のシリコン接合ウェーハの製造方法。
(5)前記支持基板用ウェーハの前記片方の面の面方位と、前記活性層用ウェーハの前記片方の面の面方位とが互いに異なる、上記(3)に記載のシリコン接合ウェーハの製造方法。
(6)前記活性層用ウェーハは、シリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、
該シリコンエピタキシャル層の表面を前記活性層用ウェーハの前記片方の面とする、上記(1)〜(5)のいずれかに記載のシリコン接合ウェーハの製造方法。
(7)前記第3工程において、前記シリコンエピタキシャル層と反対の面側から前記活性層用ウェーハを薄膜化し、前記シリコンウェーハを研削除去する、上記(6)に記載のシリコン接合ウェーハの製造方法。
(8)前記支持基板用ウェーハは、酸素濃度3×1017atoms/cm(ASTM F121−1979)以下の低酸素領域を含む、上記(1)〜(7)のいずれかに記載のシリコン接合ウェーハの製造方法。
(9)前記第1工程において、前記支持基板用ウェーハの前記低酸素領域の内部に前記ゲッタリング層を形成する、上記(8)に記載のシリコン接合ウェーハの製造方法。
(10)前記中性元素が、アルゴン、ネオン、キセノン、水素、ヘリウムおよびシリコンからなる群から選ばれる少なくとも一種である、上記(1)〜(9)のいずれかに記載のシリコン接合ウェーハの製造方法。
(11)前記第2工程における前記活性化処理は、前記両方の片方の面に厚み2nm以上のアモルファス層が形成されるように行う、上記(1)〜(10)のいずれかに記載のシリコン接合ウェーハの製造方法。
(12)前記第2工程における前記活性化処理は、前記両方の片方の面に厚み10nm以上のアモルファス層が形成されるように行う、上記(1)〜(10)のいずれか一項に記載のシリコン接合ウェーハの製造方法。
(13)単結晶シリコンからなる支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハであって、
前記支持基板用ウェーハと、前記活性層とを接合する接合領域はアモルファスであり、
前記支持基板用ウェーハは、直径1μm以上10μm以下の改質領域からなるゲッタリングサイトが径方向に周期的に配列したゲッタリング層を含むことを特徴とするシリコン接合ウェーハ。
(14)前記支持基板用ウェーハと前記活性層との接合領域にミスフィット転位が存在する、上記(13)に記載のシリコン接合ウェーハ。
(15)前記支持基板用ウェーハと前記活性層は、結晶軸方向を示す切り欠き部をそれぞれ有し、
前記活性層の前記切り欠き部が、前記支持基板用ウェーハの前記切り欠き部から周方向に回転させた位置にある、上記(14)に記載のシリコン接合ウェーハ。
(16)前記支持基板用ウェーハの接合面の面方位と、前記活性層の接合面の面方位とが互いに異なる、上記(14)に記載のシリコン接合ウェーハ。
(17)前記活性層は、シリコンエピタキシャル層からなる、上記(13)〜(16)のいずれか1項に記載のシリコン接合ウェーハ。
(18)前記支持基板用ウェーハは、酸素濃度3×1017atoms/cm(ASTM F121−1979)以下の低酸素領域を含む、上記(13)〜(17)のいずれか一項に記載のシリコン接合ウェーハ。
(19)前記支持基板用ウェーハの前記低酸素領域内に前記ゲッタリング層が位置する、上記(18)に記載のシリコン接合ウェーハ。
本発明によれば、透過性レーザビーム照射により形成したゲッタリング層を支持基板用ウェーハが含み、かつ、活性層への透過性レーザビーム照射によるダメージを抑制したシリコン接合ウェーハの製造方法およびそれにより製造されたシリコン接合ウェーハを提供することができる。
本発明の第1実施形態によるシリコン接合ウェーハの製造方法を説明する模式断面図である。 本発明の製造方法に従う第1工程を説明する模式断面拡大図である。 本発明の製造方法に従う第2工程において用いる真空常温接合装置の一例を示す模式図である。 本発明の第2実施形態によるシリコン接合ウェーハの製造方法を説明する模式断面図である。 本発明の実施形態で支持基板用ウェーハおよび活性層用ウェーハのそれぞれに適用可能なアニールウェーハの模式断面図である。 実験例1における発明例1−1の改質領域を示す顕微鏡写真である。 実験例2における発明例2−1および比較例2−1のCL欠陥評価によるTO線強度を示すグラフである。 参考実験例における参考例1の熱処理後の改質領域を示す顕微鏡写真である。
(シリコン接合ウェーハの製造方法)
以下、図1〜図5を参照して、本発明に従う、支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハの製造方法の実施形態について説明する。まず、第1実施形態として、単結晶シリコンからなる支持基板用ウェーハおよび単結晶シリコンからなる活性層用ウェーハのそれぞれが、表面にシリコンエピタキシャル層を有しないバルクのシリコンウェーハを用いた実施形態を説明する。次いで、第2実施形態として、シリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハを活性層用ウェーハに用いる場合の実施形態を説明する。
(第1実施形態)
図1は、本発明の第1実施形態に従うシリコン接合ウェーハ100の製造方法のフローチャートを示している。本実施形態に従うシリコン接合ウェーハ100の製造方法は、、支持基板用ウェーハ110の片方の面110Aの面側から透過性レーザビーム80を照射して多光子吸収過程を生じさせ、支持基板用ウェーハ110の内部にゲッタリング層114を形成する第1工程を行う(図1(B)、図2)。その後、支持基板用ウェーハ110と、活性層用ウェーハとを真空常温接合法により貼り合わせる第2工程を行う(図1(C)〜(E))。すなわち、第2工程では、支持基板用ウェーハ110の片方の面110Aおよび活性層用ウェーハ120の片方の面120Aに、真空常温下で、イオン化させた中性元素90を照射する活性化処理をして(図1(C))、両方の片方の面110A,120Aを活性化面141A,142Aとする(図1(D))。引き続き、真空常温下で両方の活性化面141A,142Aを接触させることで、支持基板用ウェーハ110と活性層用ウェーハ120とを貼り合わせる(図1(E))。第2工程の後、活性層用ウェーハ120を薄膜化して、薄膜化後の活性層用ウェーハ120を活性層125とする第3工程を行う(図1(F))。こうして、シリコン接合ウェーハ100を製造することができる。以下、各工程の詳細を順次説明する。真空常温接合法において、上述した支持基板用ウェーハの上記片方の面110Aと、活性層用ウェーハの上記片方の面120Aとが、共に貼り合わせ面となるため、以下、貼り合わせ面と言う。
まず、単結晶シリコンからなる支持基板用ウェーハ110と、単結晶シリコンからなる活性層用ウェーハ120とをそれぞれ用意する(図1(A))。第1実施形態において用いる単結晶シリコンからなる支持基板用ウェーハ110と、単結晶シリコンからなる活性層用ウェーハ120とのそれぞれは、表面にエピタキシャル層を有しないバルクの単結晶シリコンウェーハであれば、任意のものを用いることができる。バルクの単結晶シリコンウェーハは、FZシリコンウェーハ、CZシリコンウェーハおよびアニールウェーハなどが知られ、以下、本明細書において、これらバルクの単結晶シリコンウェーハを総称して「シリコンウェーハ」と言う。
<第1工程>
第1工程では、支持基板用ウェーハ110の貼り合わせ面110Aの面側から透過性レーザビーム80を照射して多光子吸収過程を生じさせ、支持基板用ウェーハ110の内部にゲッタリング層114を形成する。この透過性レーザビーム80の照射によるゲッタリングサイトの形成手法について、図2を用いてより詳細に説明する。
図2(A)は、支持基板用ウェーハ110に透過性レーザビーム80の照射を開始した直後における透過性レーザビーム80の焦点位置近傍を説明するための模式断面拡大図である。まず、集光用レンズ81を用いて、支持基板用ウェーハ110の貼り合わせ面110Aから所定の深さdの位置に透過性レーザビーム80の焦点位置を合わせて透過性レーザビーム80を照射する。所定の深さdの位置に透過性レーザビーム80を集光することにより、当該位置において、多光子吸収過程を生じさせて改質領域115が形成される。この改質領域115は透過性レーザビーム80の照射によりシリコンがアモルファス化した領域であると考えられ、この改質領域115がゲッタリングシンクとなる。
透過性レーザビーム80の照射により、多光子吸収過程を経て形成される改質領域115は、通常のレーザ光の吸収過程を経て形成される格子欠陥または転位による微小欠陥の集合と異なり、強力なゲッタリング能を有する。なお、多光子吸収過程とは、ごく短時間に多量の光子を特定の部位、すなわち透過性レーザビーム80の焦光点位置に照射することによって、当該焦光点位置だけに選択的に多量のエネルギーが吸収され、これにより、照射領域の結晶結合が変化するなどの反応を引き起こすものである。
上述の改質領域115の形成を、所定の間隔pでウェーハ全面に対して繰り返し行うことで、支持基板用ウェーハ110の内部にゲッタリング層114を形成することができる(図2(B))。なお、所定の深さdの調整は、近赤外領域の透過性に優れる集光用レンズ81を用いて透過性レーザビーム80を集光し、支持基板用ウェーハ110の位置を上下させて焦点を結像させることによって制御することができる。また、所定の深さdは、シリコン接合ウェーハ100の用途に応じて適宜設計すればよい。限定を意図しないが、透過性レーザビーム80の焦光点の深さdを1μm〜50μm程度とすることができ、10μm〜30μm程度とすることが好ましい。また、透過性レーザビーム80の照射間隔pに応じて、形成される改質領域115の密度が定まり、改質領域115の密度が高いほど、ゲッタリング層114は強力なゲッタリング能を有することとなる。例えば、形成する改質領域115の密度を1.0×10個/cm〜1.0×10個/cmとすればよい。
なお、透過性レーザビーム80のレーザ源としては低出力レーザを用いることが好ましく、例えばフェムト秒レーザのような超短パルスレーザを用いることがより好ましい。超短パルスレーザは、半導体レーザなどを用いてチタンサファイヤ結晶(固体レーザ結晶)を励起することによりレーザ波長を好適範囲にすることができる。超短パルスレーザは、励起レーザビームのパルス幅を1.0×10−15(フェムト)秒以下にすることができるため、その他のレーザと比較して、励起により生じる熱エネルギーの拡散を抑制でき、焦点近傍のみに光エネルギーを集光することができる。
ここで、透過性レーザビーム80を照射する際、透過性レーザビーム80が焦点位置で結像する前の通過領域112において、この通過領域112を改質することなく、透過性レーザビーム80が確実に透過する条件でレーザ照射するものとする。このレーザ照射条件は、シリコンのエネルギーバンドギャップである1.1eVから決定され、透過性の点から、入射波長は1000nm以上であることが好ましい。一方、波長が1200nmを超える場合には、長波長領域であるために光子エネルギー(レーザビームエネルギー)が低く、透過性レーザビーム80を集光用レンズ81にて集光しても、単結晶シリコンからなる支持基板用ウェーハ110内部の改質に十分な光子エネルギーを得ることができない虞があることから、1200nm以下とすることが好ましい。
ここで、透過性レーザビーム80の照射出力を、4.0μJ/パルス以下とすることが好ましく、3.0μJ/パルス以下とすることがより好ましい。照射出力が4.0μJ/パルス以下であれば、形成される改質領域115の大きさが直径1μm〜10μmの範囲となる。改質領域115は、このような大きさであるため、光学顕微鏡により改質領域115を観察することができる。そして、改質領域115の大きさがこの範囲であれば、十分なゲッタリング能力を有するゲッタリング層114を形成することができる。さらに、当該ゲッタリング層114が熱処理を受けると、結晶回復と共に改質領域115から二次転位が伸展するものの、改質領域115の大きさがこの範囲であれば二次転位伸展量を抑制できるため、活性層125に及ぼす結晶性悪化の影響もほとんどない。なお、形成される改質領域115の形状は、楕円形など、厳密な意味での円形ではない、あるいは円形と見なせない形状であることがある。その場合、改質領域115を内包する最小直径の外接円を用いて円形に近似し、その外接円の直径により改質領域115の大きさを定めるものとする。
したがって、こうして透過性レーザビーム80の照射により形成されたゲッタリング層114では、直径1μm以上10以下の改質領域115からなるゲッタリングサイトが径方向に周期的に配列している。上述のとおり、改質領域115のそれぞれは、シリコンがアモルファス化した領域と考えられる。
なお、透過性レーザビーム80の照射出力を1.0μJ/パルス以上とすることが好ましい。こうすることで、十分なゲッタリング能力を有するゲッタリング層114を形成することができる。また、透過性レーザビーム80の他の照射条件は、多光子吸収過程が生ずる限りは一般的なものとすることができ、例えばビーム径0.5〜2.0μm、繰返し周波数1kHz〜100MHz程度とすることができる。
<第2工程>
レーザゲッタリング法を行う第1工程に続き、第2工程では、支持基板用ウェーハ110と、活性層用ウェーハ120とを真空常温接合法により貼り合わせる(図1(C)〜(E))。具体的には、真空下で支持基板用ウェーハ110および活性層用ウェーハ120の貼り合わせ面110A,120Aにイオン化させた中性元素90を照射して、両方の貼り合わせ面110A,120Aを活性化し、活性化面とする。これにより各貼り合わせ面110A,120Aにはアモルファス層141,142が形成され、その表面にはシリコンが本来持っているダングリングボンド(結合の手)が現れる。このダングリングボンドはエネルギー的に不安定であるため、引き続き真空常温下で両方の活性化面141A,142Aを接触させると、両活性化面141A,142Aのダングリングボンドを消滅させるようにウェーハ間で瞬時に接合力が働き、熱処理等を施すことなく、非結合領域(ボイド)なしに2つのウェーハが強固に接合される。
真空常温接合法における活性化処理の方法としては、イオンビーム装置により加速したイオン化した中性元素を両貼り合わせ面に衝突させて両貼り合わせ面をスパッタリングしたり、プラズマ雰囲気でイオン化した中性元素を両貼り合わせ面へ加速させてエッチングするプラズマエッチング処理を施したりすることにより行うことができる。
図3は、プラズマエッチング法により支持基板用ウェーハ110および活性層用ウェーハ120の両貼り合わせ面を活性化した後、2枚のウェーハを貼り合わせる真空常温接合装置の一例を示している。この真空常温接合装置50は、プラズマチャンバ51と、ガス導入口52と、真空ポンプ53と、パルス電圧印加装置54と、ウェーハ固定台55A,55Bと、を有する。
まず、プラズマチャンバ51内のウェーハ固定台55A,55Bにそれぞれ支持基板用ウェーハ110および活性層用ウェーハ120を載置、固定する。次に、真空ポンプ53によりプラズマチャンバ51内を減圧し、ついで、ガス導入口52からプラズマチャンバ51内に原料ガスを導入する。続いて、パルス電圧印加装置54によりウェーハ固定台55A,55B(ならびに支持基板用ウェーハ110および活性層用ウェーハ120)に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを両ウェーハ110,120に向けて加速、照射することができる。
照射する中性元素は、アルゴン(Ar)、ネオン(Ne)、キセノン(Xe)、水素(H)、ヘリウム(He)およびシリコン(Si)から選択される少なくとも一種とすることが好ましい。
プラズマチャンバ51内のチャンバ圧力(真空度)は1×10−5Pa以下とすることが好ましい。これにより、各ウェーハ表面へスパッタされた元素が再付着するのを抑制して、ダングリングボンドの形成率が低下させることなく、活性化処理を行うことができる。
支持基板用ウェーハ110および活性層用ウェーハ120に印加するパルス電圧は、ウェーハ表面に対する照射元素の加速エネルギーが100eV以上10keV以下となるように設定する。当該加速エネルギーが100eV未満の場合には、照射した中性元素がウェーハ表面へ堆積し、ウェーハ表面にダングリングボンドを形成することができない。一方、当該加速エネルギーが10keVを超えると、照射した元素がウェーハ内部へ注入していき、この場合にもウェーハ表面にダングリングボンドを形成することができない。
パルス電圧の周波数は、支持基板用ウェーハ110および活性層用ウェーハ120のそれぞれにイオンが照射される回数を決定する。パルス電圧の周波数は、10Hz以上10kHz以下とすることが好ましい。ここで、パルス電圧の周波数を10Hz以上とすることにより、イオン照射のばらつきを吸収でき、イオン照射量が安定する。また、10kHz以下とすることにより、グロー放電によるプラズマ形成が安定する。
パルス電圧のパルス幅は、支持基板用ウェーハ110および活性層用ウェーハ120のそれぞれにイオンが照射される時間を決定する。パルス幅は、1μ秒以上10m秒以下とすることが好ましい。1μ秒以上とすることにより、安定してイオンをウェーハ110,120に照射できる。また、10m秒以下とすることにより、グロー放電によるプラズマ形成が安定する。
上記処理において、支持基板用ウェーハ110および活性層用ウェーハ120のそれぞれを加熱することはないため、その温度は常温(通常、30℃〜90℃)となる。
ここで、本実施形態において、第1工程においてレーザゲッタリング法により支持基板用ウェーハ110にゲッタリング層114を形成し、続く第2工程において、透過性レーザビーム照射を経た側の支持基板用ウェーハ110の貼り合わせ面110A(すなわち、活性化面141A)と、活性層用ウェーハ120の貼り合わせ面120A(すなわち、活性化面142A)とを貼り合わせることの技術的意義について、以下詳細に説明する。
上述のとおり、レーザゲッタリング法により形成される改質領域115は、シリコンがアモルファス化した領域と考えられる。改質領域115の周囲でも、レーザ照射の影響により、ある程度のダメージを不可避的に受けてしまう。さらに、この改質領域115は、デバイス作製プロセス等で行われる熱処理を受けると、結晶回復に伴って改質領域115から二次転位が伸展する。まず、本実施形態では、活性層用ウェーハ120と、支持基板用ウェーハ110とを真空常温接合法により貼り合わせているため、レーザ照射によるダメージが活性層用ウェーハ120に及ぶことはない。さらに、本発明者は、アモルファス層141,142を貼り合わせた後の接合領域140は、改質領域115からの二次転位が活性層125へ伸展することを抑制する機能を有することを見出した。そのため、シリコン接合ウェーハ100が熱処理を受けた場合、二次転位が改質領域115から伸展するものの、二次転位の伸展を支持基板用ウェーハ110の内部に留めることができる。したがって、熱処理による二次転位伸展の、活性層125への影響はほとんどないものと考えられる。
さらに本発明者は、この接合領域140は、支持基板用ウェーハ110からの活性層用ウェーハ120への酸素拡散を抑制する機能を有することも見出した。そのため、シリコン接合ウェーハ100は、レーザゲッタリング法により形成したゲッタリング層114によるゲッタリング能を有したまま、活性層125への結晶性に及ぼす悪影響を極めて有効に抑制できることが実験的に明らかとなった。近年、低酸素濃度の半導体基板材料が求められており、支持基板用ウェーハ110および活性層用ウェーハ120を共に、低酸素濃度のシリコンウェーハとすれば、活性層125の酸素濃度を低濃度のままとすることもできる。
なお、このアモルファス層141,142を貼り合わせた後の接合領域140は、重金属を捕獲するゲッタリングサイトとしても機能する。この接合領域140は、活性層125の直下にあることにより、高いゲッタリング能力を発揮し、活性層125の重金属汚染を十分に抑制することもできる。その結果、活性層125に作製するデバイスの特性を劣化させることがない点も、好ましい。
ここで、活性化処理は、アモルファス層141,142の厚みがともに2nm以上となるように行うことが好ましい。これにより、アモルファス層141,142を貼り合わせた後の接合領域140は、支持基板用ウェーハ110中の不純物が活性層125に熱拡散するのをブロックするブロック層として十分に機能することができ、また、アモルファスとゲッタリング能力をより高めることもできる。アモルファス層141,142の厚みの調整は、イオンの加速電圧を調整することにより行うことができる。
また、上述のアモルファス層141,142の厚みに伴う効果をより確実に得るため、活性化処理は、アモルファス層141,142の厚みがともに10nm以上となるように行うことが好ましい。
<第3工程>
真空常温接合法により貼り合わせを行う第2工程に続き、第3工程では、活性層用ウェーハ120を薄膜化して、薄膜化後の活性層用ウェーハを活性層125とする(図1(F))。活性層用ウェーハ120の薄膜化は、周知の平面研削および鏡面研磨法を好適に用いることができる。また、この薄膜化にあたり、周知のスマートカット法等の他の技術を用いて行ってもよい。
こうして作製されたシリコン接合ウェーハ100では、真空常温接合法により支持基板用ウェーハ110と活性層用ウェーハ120とが貼り合わせられているため、改質領域115からの二次転位が活性層125に伸展することも抑制される。そのため、活性層125は活性層用ウェーハ120の良好な欠陥状態を引き継ぐことができるため、活性層用ウェーハ120として欠陥フリーのシリコンウェーハを用いれば、活性層125は当該シリコンウェーハの欠陥フリーの品質を維持することができる。
以上のとおり、本実施形態に従う第1工程〜第3工程を行うことで、透過性レーザビーム80の照射により形成したゲッタリング層114を支持基板用ウェーハ110が含み、かつ、欠陥フリーの活性層125を有するシリコン接合ウェーハ100の製造方法を提供することができる。そして、こうして作製したシリコン接合ウェーハ100は、支持基板用ウェーハ110に十分なゲッタリング能力を付与できるとともに、欠陥フリーの活性層125を実現することができる。
なお、第2工程において既述のとおり、真空常温接合法により形成される接合領域140は、支持基板用ウェーハ110からの活性層用ウェーハ120への酸素拡散を抑制する機能を有する。そこで、活性層125の酸素濃度を低酸素濃度のまま維持する観点では、支持基板用ウェーハ110は、酸素濃度3×1017atoms/cm(ASTM F121−1979による測定準拠、以下、酸素濃度に関して同様とする。)以下の低酸素領域を含む単結晶シリコンウェーハであることが好ましく、当該低酸素領域が支持基板用ウェーハ110の貼り合わせ面110A側の表層部に位置することがより好ましい。そして、活性層用ウェーハ120も、酸素濃度3×1017atoms/cm以下の低酸素領域を含む単結晶シリコンウェーハであることが好ましく、当該低酸素領域が活性層用ウェーハ120の貼り合わせ面120A側の表層部に位置することがより好ましい。
活性層用ウェーハ120の貼り合わせ面120A側の表層部は、シリコン接合ウェーハ100の活性層125となる部分であるため、酸素濃度3×1017atoms/cm以下の低酸素領域とすることによって、低酸素濃度の活性層125を得ることができる。しかも、真空常温接合法で貼り合わせることから、貼り合わせ時に、当該表層部に、活性層用ウェーハ120の表層部以外の部分や、支持基板用ウェーハ110から酸素が拡散してくることを十分に抑制できる。
さらに、支持基板用ウェーハ110の貼り合わせ面110A側の表層部を、酸素濃度3×1017atoms/cm以下の低酸素領域とすることによって、デバイス作製プロセス時に支持基板からの酸素の拡散を抑制して活性層125を低酸素濃度に維持することもできる。しかも、真空常温接合法で貼り合わせることから、この低酸素領域は、貼り合わせ後も低酸素濃度を維持することができる。それゆえ、支持基板用ウェーハ110の表層部が、デバイス作製プロセス時の酸素拡散抑制層として機能できる。
なお、この場合、第1工程において、支持基板用ウェーハ110の低酸素領域の内部にゲッタリング層114を形成することも好ましい。低酸素濃度のシリコンウェーハは、熱処理を受けてもBMDを形成し難いため、ゲッタリング能力が不足することが見込まれる。そこで、低酸素領域にゲッタリングサイトを形成しておくことで、活性層125への重金属汚染をより確実に抑制することができる。
(第2実施形態)
図4を参照して、本発明の第2実施形態を説明する。なお、前述の第1実施形態と同一の構成要素には原則として同一の参照番号を付して、説明を省略する。以降も、同様に、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。
第2実施形態では、図2(A)に示すように、活性層用ウェーハ120として、シリコンウェーハ121上に、シリコンエピタキシャル層122が形成されたエピタキシャルシリコンウェーハを用いる。これは、前述した低酸素領域を有する活性層用ウェーハ120として、エピタキシャルシリコンウェーハを用いることを意味する。そして、シリコンエピタキシャル層122の表面122Aを活性層用ウェーハ120の貼り合わせ面120Aとする。その他の工程は、第1実施形態と同様にして、活性層125がシリコンエピタキシャル層122からなるシリコン接合ウェーハ200を製造することができる。シリコンエピタキシャル層122の酸素濃度は、一般的に、その基板となるバルクのシリコンウェーハ121の酸素濃度よりも2桁ほど低く、3×1016atoms/cm以下という検出限界以下の酸素濃度を有するエピタキシャル層を形成することができる。本実施形態により、シリコンエピタキシャル層122をシリコン接合ウェーハ200の活性層125として用いることができる。
また、第2実施形態では、第3工程において、シリコンエピタキシャル層122と反対の面側から活性層用ウェーハ120を薄膜化し、シリコンウェーハ121を研削除去することが好ましい。この場合、シリコンウェーハ121の研削除去に加えて、シリコンエピタキシャル層122を一部研削除去することも好ましい。シリコンエピタキシャル層122のシリコンウェーハ121側の部分には、エピタキシャル成長時にシリコンウェーハ121から不純物が拡散する場合があるものの、こうすることで不純物拡散の影響を抑止することができる。
<エピタキシャルシリコンウェーハ>
なお、エピタキシャルシリコンウェーハを活性層用ウェーハ120として用いる場合、エピタキシャル層の厚さは、活性層125の目標厚みを考慮して適宜決定することができるが、活性層の目標厚みよりも厚くすることが好ましい。つまり、エピタキシャル層のシリコンウェーハ界面から所定厚み部分は、エピタキシャル層の形成プロセスにおいてシリコンウェーハからの酸素の拡散の影響が及んでいるが、当該部分を薄膜化工程で除去することで、活性層となるエピタキシャル層を低酸素濃度とすることができるためである。
また、エピタキシャル層は、一般的な条件により形成することができる。例えば、水素(H)をキャリアガスとして、ジクロロシラン(HClSi)、トリクロロシラン(HClSi)等のソースガスをチャンバ内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の温度範囲の温度でCVD(Chemical Vapor Deposition)法により、シリコンエピタキシャル層をエピタキシャル成長させることができる。
<接合領域でのミスフィット転位形成>
ところで、支持基板用ウェーハ110および活性層用ウェーハ120を真空常温接合法により貼合せたシリコン接合ウェーハ100の接合領域140には、通常、ミスフィット転位は形成されない。これは、一般的に、面方位が同一の同種のシリコンウェーハ同士を、結晶軸方向を示す切り欠き部が揃うように貼合せるためである。しかしながら、本実施形態においては、真空常温接合を行う第2工程において、支持基板用ウェーハ110と活性層用ウェーハ120との界面にミスフィット転位が形成されるように貼合せを行うことが好ましい。
接合領域140はアモルファスであるため、熱処理を受けることにより、徐々に再結晶化が進む。そのため、前述の改質領域115からの二次転位伸展の抑制機能が徐々に失われていく虞がある。しかしながら、接合領域140にミスフィット転位を形成することで、再結晶化が進んだ後も、接合領域140は二次転位伸展の抑制機能を維持することができる。
このようなミスフィット転位を界面に形成するためには、例えば、支持基板用ウェーハ110および活性層用ウェーハ120が、結晶軸方向を示す切り欠き部をそれぞれ有し、貼合せ工程において、支持基板用ウェーハ110の切り欠き部が、活性層用ウェーハ120の切り欠き部から周方向に回転させた位置にある状態で貼合せを行うことが好ましい。回転角度については、特に制限されないが、2°以上回転していれば十分にミスフィット転位を形成することができ、5°以上回転させておくことが好ましい。回転角度の上限は特に制限されないが、358°とすることができる。このような回転角度のずれは、活性化処理前に調整しておいてもよいが、活性プロセスの安定性を考慮すると、活性化処理後の接合直前に回転角を調整する方が好ましい。なお、上記の切り欠き部は、シリコンウェーハに一般的に設けられるノッチまたはオリエンテーションフラット(「オリフラ」と称されることがある。)とすることができる。
支持基板用ウェーハ110の切り欠き部と、活性層用ウェーハ120の切り欠き部とを周方向にずらして接合することにより、結晶方位のずれが生じるため、支持基板用ウェーハ110と、活性層用ウェーハ120との界面にはミスフィット転位が形成されることとなる。
他にも、支持基板用ウェーハ110の貼り合わせ110Aの面方位と、活性層用ウェーハ120の貼り合わせ120Aの面方位とが互いに異なる場合、両者の貼り合わせ界面にミスフィット転位を形成することができる。例えば、支持基板用ウェーハ110の貼り合わせ110Aの面方位を(111)面とし、活性層用ウェーハ120の貼り合わせ120Aの面方位を(100)面とすれば、界面にミスフィット転位を形成することができる。もちろん、この逆の組み合わせでもよいし、面方位の組み合わせは上記例に何ら限定されるものでもなく、(110)面であってもよい。なお、両貼り合わせの面方位が互いに異なる場合、支持基板用ウェーハ110の切り欠き部と、活性層用ウェーハ120の切り欠き部とを一致させて貼合せてもよい。
以下、上述した第1実施形態および第2実施形態に用いることのできる種々のシリコンウェーハについて、より詳細に説明する。
支持基板用ウェーハ110および活性層用ウェーハ120に用いるバルクの単結晶シリコンウェーハとしては、FZシリコンウェーハ、CZシリコンウェーハ、およびアニールウェーハ等を挙げることができる。CZシリコンウェーハについては、表層部が低酸素濃度であることがより好ましい。
<FZシリコンウェーハ>
FZシリコンウェーハは、浮遊帯域溶融(Floating Zone:FZ)法で育成された単結晶シリコンインゴットをワイヤーソー等でスライスして得られるウェーハであり、その製造プロセスに酸素供給源がないことから、厚み方向全域にわたる酸素濃度が3×1016atoms/cm以下という検出限界以下のウェーハとなる。そのため、本発明において支持基板用ウェーハ110および活性層用ウェーハ120として用いて好適である。
<CZシリコンウェーハ>
また、CZシリコンウェーハは、チョクラルスキー(Czochralski:CZ)法で育成された単結晶シリコンインゴットをワイヤーソー等でスライスして得られるウェーハであり、酸素濃度は1×1017atoms/cm〜18×1017atoms/cmのシリコンウェーハとなる。本発明では、例えば、MCZ(Magnetic field applied Czochralski)法を用いるなどして製造した、厚み方向全域にわたる酸素濃度が3×1017atoms/cm以下のCZシリコンウェーハを、支持基板用ウェーハ110および活性層用ウェーハ120として用いることがより好ましい。
<アニールウェーハ>
シリコンウェーハに対して非酸化性雰囲気または還元性雰囲気で熱処理を施して、該シリコンウェーハの表層部の酸素を外方拡散させて当該表層部の酸素濃度を低減させたアニールウェーハを、支持基板用ウェーハ110および活性層用ウェーハ120として用いることも好ましい。図5に、アニールウェーハ60の模式断面図を示す。本発明に用いる場合、表層部であるDZ層60Bは、酸素濃度を3×1016atoms/cm以下とすることができる。これにより、アニールウェーハ60を支持基板用ウェーハ10として用いる場合には、デバイス作製プロセス時に活性層125への酸素の拡散を抑制する効果を十分に得ることができ、活性層用ウェーハ120として用いる場合には、低酸素濃度の活性層125を得ることができる。
一方で、アニールウェーハ60においては、アニール前のシリコンウェーハの酸素濃度、すなわち、アニールウェーハ60の表層部以外(中心部分60A)の酸素濃度は、1×1017atoms/cm以上16×1017atoms/cm以下とすることが好ましい。1×1017atoms/cm以上の場合、アニール時にスリップが発生する可能性がなく、16×1017atoms/cm超えの場合、アニール時に形成された酸素析出物の影響が活性層領域にまで達し、デバイス作製プロセス時にフォトリソグラフィ工程を行った場合でもパターン加工異常を発生することがないからである。
アニールウェーハ60を支持基板用ウェーハ110として用いる場合、酸素濃度が3×1016atoms/cm以下となるDZ層60Bの厚さは、特に限定されないが5〜30μmとすることが好ましい。5μm以上の場合、デバイス作製プロセス時に活性層125への酸素の拡散を抑制する効果を十分に得ることができ、30μm超えの場合、アニール時にスリップが発生しにくく、またアニール時間が長くなって生産性を損なうこともないからである。
一方、アニールウェーハ60を活性層用ウェーハ120として用いる場合、酸素濃度が3×1016atoms/cm以下となるDZ層の厚さは、活性層125の目標厚みを考慮して適宜決定すればよい。
上記のような厚みのDZ層を得るための熱処理条件は、アニール前のシリコンウェーハの酸素濃度にも依存するが、例えば、バッチ式熱処理炉を用いて、1200℃〜1350℃の温度範囲で、2時間以上とすることができる。熱処理中のガス雰囲気としては、アルゴンガス等の不活性ガス雰囲気とすることができる。
支持基板用ウェーハ110および活性層用ウェーハ120としては、上記した各種ウェーハの任意の組み合わせで用いることができる。活性層用ウェーハ120として、エピタキシャルシリコンウェーハを用いる場合、ベース基板となるバルクのシリコンウェーハ121を上記した各種ウェーハとすることも好ましい。
なお、各ウェーハは、任意の不純物を添加して、n型またはp型とすることができ、不純物の濃度を調整して、抵抗率を調整することができる。
<転位クラスターおよびCOPを含まないシリコンウェーハ>
また、シリコンウェーハの素材であるCZ法による単結晶シリコンインゴットの製造にあっては、育成中の単結晶インゴットが受ける熱履歴によって単結晶内に形成される欠陥分布が異なり、単結晶インゴット内には格子間シリコン起因の転位クラスター、空孔起因の空孔凝集欠陥(COP:Crystal Originated Particle)、転位クラスターやCOPが存在しない無欠陥領域などの結晶領域が形成されることが知られている。本実施形態では、支持基板用ウェーハ110および活性層用ウェーハ120として、転位クラスターおよび空孔凝集欠陥(COP:Crystal Originated Particle)を含まないシリコンウェーハを用いることも好ましい。特に、薄膜化後に活性層125となる活性層用ウェーハ120に、転位クラスターおよびCOPを含まないシリコンウェーハを用いることがより好ましい。これにより、転位クラスターおよびCOPを含まない活性層125を得ることができ、フォトダイオード形成領域(空間電荷領域)内における暗電流の発生を抑制できる。
ここで、本発明における「COPを含まないシリコンウェーハ」とは、以下に説明する観察評価により、COPが検出されないシリコンウェーハを意味するものとする。すなわち、まず、CZ法により育成された単結晶シリコンインゴットから切り出し加工されたシリコンウェーハに対して、SC−1洗浄(すなわち、アンモニア水と過酸化水素水と超純水とを1:1:15で混合した混合液による洗浄)を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてKLA-Tenchor社製:Surfscan SP-2を用いて観察評価し、表面ピットと推定される輝点欠陥(LPD:Light Point Defect)を特定する。その際、観察モードはObliqueモード(斜め入射モード)とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ比に基づいて行うものとする。こうして特定されたLPDに対して、原子間力顕微鏡(AFM:Atomic Force Microscope)を用いて、COPか否かを評価する。この観察評価により、COPが観察されないシリコンウェーハを「COPを含まないシリコンウェーハ」とする。
一方、転位クラスターは、過剰な格子間シリコンの凝集体として形成されるサイズの大きな(10μm程度)の欠陥(転位ループ)であり、セコエッチングなどのエッチング処理を施したり、Cuデコレーションして顕在化させることにより、目視レベルで転位クラスターの有無を簡単に確認することができる。
(シリコン接合ウェーハ)
本発明の一実施形態に従うシリコン接合ウェーハ100は、前述の第1実施形態により作製することができる。すなわち、このシリコン接合ウェーハ100は、図1(F)に示すように、単結晶シリコンからなる支持基板用ウェーハ110と、単結晶シリコンからなる活性層125とが接合されてなる。そして、支持基板用ウェーハ110と、活性層125とを接合する接合領域140はアモルファスであり、支持基板用ウェーハ110は、直径1μm以上10以下の改質領域115からなるゲッタリングサイトが径方向に周期的に配列したゲッタリング層114を含む。このシリコン接合ウェーハ100は、透過性レーザビーム照射により形成した、十分なゲッタリング能力を有するゲッタリング層114を支持基板用ウェーハ110が含み、かつ、活性層125への透過性レーザビーム照射によるダメージが抑制されている。
このシリコン接合ウェーハ100において、支持基板用ウェーハ110と活性層125との接合領域140にミスフィット転位が存在することが好ましい。ここで、支持基板用ウェーハ110と活性層125は、結晶軸方向を示す切り欠き部をそれぞれ有し、活性層125の切り欠き部が、支持基板用ウェーハ110の切り欠き部から周方向に回転させた位置にあることが好ましい。一方、支持基板用ウェーハ110の接合面の面方位と、活性層125の接合面の面方位とが互いに異なることも好ましい。なお、接合面は、シリコン接合ウェーハ100の製造方法の実施形態において既述の貼り合せ面に対応する。
また、図4(F)に示すように、シリコン接合ウェーハ200において、活性層125は、シリコンエピタキシャル層からなることが好ましい。
そして、支持基板用ウェーハ110は、酸素濃度3×1017atoms/cm(ASTM F121−1979)以下の低酸素領域を含むことが好ましく、支持基板用ウェーハ110の低酸素領域内にゲッタリング層114が位置することも好ましい。
[実験例1]
(発明例1−1)
図4に示した手順に従って、発明例1−1に係るシリコン接合ウェーハを製造した。まず、支持基板用ウェーハとして、直径:200mm、厚み:725μmのn型CZシリコンウェーハ(酸素濃度:0.3×1018atoms/cm、ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)を用意した。また、活性層用ウェーハとして、直径:200mm、厚み:725μmのn型CZシリコンウェーハ(酸素濃度:0.3×1018atoms/cm、ドーパント:リン、ドーパント濃度:1.4×1014atoms/cm、目標抵抗率:30Ω・cm)上に、厚み8μmのシリコンエピタキシャル層(ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)をエピタキシャル成長させたエピタキシャルシリコンウェーハを用意した。
次に、ビーム波長:1064nm、レーザスポット経:1μm、パルスエネルギー:1.50μJ/パルス、パルス幅30nm、繰り返し周期:100kHzの照射条件の下、透過性レーザビームを支持基板用ウェーハに照射し、ゲッタリング層を形成した。なお、焦光点の深さ位置dを30μmとした。
続いて、支持基板用ウェーハと活性層用ウェーハとを真空常温接合法で貼り合わせた。具体的には、支持基板用ウェーハおよび活性層用ウェーハを、図3に示した真空常温接合装置に導入し、チャンバ内の温度を25℃、チャンバ内の圧力を1.0×10−5Pa未満とした後、Arイオンを加速電圧:600eV、周波数:150Hz、パルス幅:50×10−6秒の条件で、各ウェーハの表層部であるエピタキシャル層表面に照射する活性化処理を施して、両表面に各々厚み5nmのアモルファス層を形成した。その後、支持基板用ウェーハと活性層用ウェーハとを、両表面のアモルファス層を介して貼り合わせた。
最後に、活性層用ウェーハの、シリコンエピタキシャル層と反対の面側から研削処理および研磨処理を施して、活性層用ウェーハのうちシリコンウェーハとエピタキシャル層の厚み方向の一部を除去し、活性層としてエピタキシャル層を厚み4μm残すように薄膜化し、発明例1−1に係るシリコン接合ウェーハを得た。
(比較例1−1)
発明例1−1の支持基板用ウェーハと同じく、直径:200mm、厚み:725μmのn型CZシリコンウェーハ(酸素濃度:0.3×1018atoms/cm、ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)を用意した。次いで、発明例1−1と同じ条件で、シリコンウェーハに透過性レーザビームを照射した。さらに、活性層として、厚み4μmのシリコンエピタキシャル層(ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)を形成し、比較例1−1に係るエピタキシャルシリコンウェーハを作製した。
(比較例1−2)
比較例1−1において、シリコンウェーハに透過性レーザビームを照射しなかった以外は、比較例1−1と同様にして比較例1−2に係るエピタキシャルシリコンウェーハを作製した。
発明例1−1,比較例1−1,1−2で作製した各サンプルに対して、エピタキシャル欠陥評価、酸素濃度分析、およびゲッタリング能力評価の各評価を実施した。さらに、発明例1−1については、光学顕微鏡による断面写真およびTEM断面写真を取得した。それぞれの顕微鏡写真を図6(A),(B)に示す。
<エピタキシャル欠陥評価>
各サンプルに対して、Surfscan SP1(KLA-Tencor社製)を用い、Normalモードにて測定を行い、0.2μm以上のサイズの欠陥をLPDとして検出した。結果を表1に示す。
<酸素濃度分析>
各サンプルに対して、活性層の深さ方向の酸素濃度分布を二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により測定した。活性層の表面から深さ3μmの位置での酸素濃度を表1に示す。
<ゲッタリング能力評価>
各サンプルの活性層の表面を、Ni汚染液(1×1012atoms/cm)を用いてスピンコート法により故意に汚染し、次いで、窒素雰囲気中において800℃で1時間の熱処理を施した。次いで、ライト液へ3分間浸した後、活性層の表面を光学顕微鏡にて観察し、活性層表面で観察されるピット(ニッケルシリサイド起因の表面ピット:Niピット)の発生の有無を調査した。結果を表1に示す。
まず、図6(A)から、改質領域の形成と、接合領域がアモルファスであることが確認される。また、この改質領域は、いずれも1μm〜8μmの範囲内にあった。図6(B)はこの改質層のTEM断面写真による拡大図に相当し、改質領域がアモルファス化した領域となっていることが示唆される。
表1において、発明例1−1および比較例1−2では、LPD個数が数個程度である一方、比較例1−1では、発明例1−1および比較例1−2に比べてLPD個数が極端に多い。これは、レーザ照射によるダメージがエピタキシャル層にも影響しているからだと考えられる。また、表1において、発明例1−1の酸素濃度は、比較例1−1および比較例1−2に比べて十分に小さい。これは、接合領域が支持基板用ウェーハからの酸素拡散を抑制したからだと考えられる。さらに、表1から、透過性レーザビーム照射をした発明例1−1および比較例1−1では、ゲッタリング能力を有することも確認できる。
以上のことから、本発明の製造条件を満足する発明例1−1であれば、透過性レーザビーム照射により形成したゲッタリング層を支持基板用ウェーハが含み、かつ、活性層への透過性レーザビーム照射によるダメージを抑制したシリコン接合ウェーハを製造できたことが確認できた。一方、比較例1−1では、エピタキシャル欠陥が多数存在するため、当該エピタキシャル層を活性層として用いることはできない。また、比較例1−2では、ゲッタリング能力がない。
[実験例2]
(発明例2−1)
図4に示した手順に従って、発明例2−1に係るシリコン接合ウェーハを製造した。まず、支持基板用ウェーハおよび活性層用ウェーハは、発明例1−1と同様のものを用いた。そして、活性層用ウェーハ上に、厚み15μmのシリコンエピタキシャル層(ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)をエピタキシャル成長させたエピタキシャルシリコンウェーハを用意した。
次に、焦光点の深さを3μmとした以外は、発明例1−1と同様にして透過性レーザビームを支持基板用ウェーハに照射し、ゲッタリング層を形成した。
続いて、発明例1−1と同様にして、支持基板用ウェーハと活性層用ウェーハとを真空常温接合法で貼り合わせた。そして、活性層用ウェーハの、シリコンエピタキシャル層と反対の面側から研削処理および研磨処理を施して、活性層用ウェーハのうちシリコンウェーハとエピタキシャル層の厚み方向の一部を除去し、活性層としてエピタキシャル層を厚み10μm残すように薄膜化し、発明例2−1に係るシリコン接合ウェーハを得た。
(比較例2−1)
発明例2−1の支持基板用ウェーハと同じく、直径:200mm、厚み:725μmのn型CZシリコンウェーハ(酸素濃度:0.3×1018atoms/cm、ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)を用意した。次いで、発明例2−1と同じ条件で、シリコンウェーハに透過性レーザビームを照射した。さらに、活性層として、厚み10μmのシリコンエピタキシャル層(ドーパント:リン、ドーパント濃度:4.4×1014atoms/cm、目標抵抗率:10Ω・cm)を形成し、比較例2−1に係るエピタキシャルシリコンウェーハを作製した。
発明例2−1,比較例2−1で作製した各サンプルに対して、CL評価、二次転位観察、デバイス特性評価の各評価を実施した。
<CL評価>
各サンプルを斜め研磨加工したサンプルに対して断面方向からCL法(Cathode Luminescence:カソードルミネッセンス)を行い、活性層の厚み(深さ)方向のCLスペクトルから、TO線強度をそれぞれ取得した。なお、TO線とは、CL法により観察されるSiのバンドギャップに相当するSi元素特有のスペクトルであり、TO線の強度が強いほど、Siの結晶性が高いことを意味する。測定条件としては、33K下において電子線を20keVで照射した。実施例2−1および比較例2−1の、厚み方向のCL強度の測定結果を図7に示す。なお、エピタキシャル層の最表面におけるTO線強度を100%としている。
<二次転位観察>
各サンプルに対し、1100℃、8時間の熱処理を施した。これは、デバイス作製プロセスを模擬した熱処理に相当する。改質領域からの、熱処理後の二次転位伸展量をTEM断面図から測定した。結果を表2に示す。
<デバイス特性評価>
各サンプルから、pn接合ダイオードを作製し、それぞれのpn接合ダイオードのリーク電流値を測定した。結果を表2に示す。
まず、図7から、比較例2−1では、エピタキシャル層の支持基板側では、TO線強度の低下が見られた。これは、透過性レーザビームの透過領域に生じた欠陥の影響であると考えられる。一方、発明例2−1では真空常温接合法により活性層を形成しているため、透過性レーザビームの透過領域に生じた欠陥の影響は認められない。なお、透過性レーザビームの焦光点位置であるウェーハ表面からの深さ13μmの位置において、比較例2−1の方が発明例2−1に比べてTO線強度が高い。これは、エピタキシャル層成長時の熱処理により、改質領域が一部結晶回復したためだと考えられる。
次に、表2から、二次転位伸展量に関し、発明例2−1では2.4μm以下であり、これは、活性層まで二次転位が伸展していないことを意味する。一方、比較例2−1では7.2μmであるため、比較例2−1の場合、デバイス作製プロセス中に活性層に二次転位が伸展してしまうことが確認される。また、発明例2−1の方が、比較例2−1に比べてリーク電流が極めて小さいため、発明例2−1に係るシリコン接合ウェーハは、高性能半導体デバイスに供して好適である。
[参考実験例]
発明例1−1と同じ条件で、参考例1に係るシリコン接合ウェーハを作製した。このサンプルに対して、1100℃、2時間の熱処理を施した。そして、実験例1と同様に、光学顕微鏡による断面写真およびTEM断面写真を取得した。それぞれの顕微鏡写真を図8(A),(B)に示す。なお、図8(A)では、接合領域の位置を鮮明にするため、二点鎖線を付している。
図6(A)と図8(A)とを比較すると、改質領域が結晶回復したことが確認される。さらに、図6(B)と図8(B)とを比較すると、改質領域が結晶回復することに伴い、二次転位が伸展することも確認される。
本発明によれば、透過性レーザビーム照射により形成したゲッタリング層を支持基板用ウェーハが含み、かつ、活性層への透過性レーザビーム照射によるダメージを抑制したシリコン接合ウェーハの製造方法およびそれにより製造されたシリコン接合ウェーハを提供することができる。
100,200 シリコン接合ウェーハ
110 支持基板用ウェーハ
114 ゲッタリング層
115 改質領域
120 活性層用ウェーハ
121 シリコンウェーハ
122 シリコンエピタキシャル層
125 活性層
140 接合領域
141,142 アモルファス層
50 真空常温接合装置
51 プラズマチャンバ
52 ガス導入口
53 真空ポンプ
54 パルス電圧印加装置
55A,55B ウェーハ固定台
60 アニールウェーハ
60A 中心部分
60B DZ層(第1低酸素領域または第2低酸素領域)
80 透過性レーザビーム
90 中性元素

Claims (19)

  1. 単結晶シリコンからなる支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハの製造方法であって、
    単結晶シリコンからなる支持基板用ウェーハの片方の面側から透過性レーザビームを照射して多光子吸収過程を生じさせ、前記支持基板用ウェーハの内部にゲッタリング層を形成する第1工程と、
    単結晶シリコンからなる支持基板用ウェーハの前記片方の面および前記活性層用ウェーハの片方の面に、真空常温下で、イオン化させた中性元素を照射する活性化処理をして、両方の前記片方の面を活性化面とした後に、引き続き真空常温下で両方の前記活性化面を接触させることで、前記支持基板用ウェーハと前記活性層用ウェーハとを貼り合わせる第2工程と、
    前記活性層用ウェーハを薄膜化して、薄膜化後の前記活性層用ウェーハを活性層とする第3工程と、
    を有することを特徴とするシリコン接合ウェーハの製造方法。
  2. 前記第1工程において用いる前記透過性レーザビームの出力が4.0μJ/パルス以下である、請求項1に記載のシリコン接合ウェーハの製造方法。
  3. 前記第2工程において、前記支持基板用ウェーハと前記活性層用ウェーハとの接合領域にミスフィット転位が形成されるよう貼り合わせる、請求項1または2に記載のシリコン接合ウェーハの製造方法。
  4. 前記支持基板用ウェーハおよび前記活性層用ウェーハは、結晶軸方向を示す切り欠き部をそれぞれ有し、
    前記第2工程において、前記活性層用ウェーハの前記切り欠き部が、前記支持基板用ウェーハの前記切り欠き部から周方向に回転させた位置にある状態で貼り合わせる、請求項3に記載のシリコン接合ウェーハの製造方法。
  5. 前記支持基板用ウェーハの前記片方の面の面方位と、前記活性層用ウェーハの前記片方の面の面方位とが互いに異なる、請求項3に記載のシリコン接合ウェーハの製造方法。
  6. 前記活性層用ウェーハは、シリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、
    該シリコンエピタキシャル層の表面を前記活性層用ウェーハの前記片方の面とする、請求項1〜5のいずれか一項に記載のシリコン接合ウェーハの製造方法。
  7. 前記第3工程において、前記シリコンエピタキシャル層と反対の面側から前記活性層用ウェーハを薄膜化し、前記シリコンウェーハを研削除去する、請求項6に記載のシリコン接合ウェーハの製造方法。
  8. 前記支持基板用ウェーハは、酸素濃度3×1017atoms/cm(ASTM F121−1979)以下の低酸素領域を含む、請求項1〜7のいずれか一項に記載のシリコン接合ウェーハの製造方法。
  9. 前記第3工程において、前記支持基板用ウェーハの前記低酸素領域の内部に前記ゲッタリング層を形成する、請求項8に記載のシリコン接合ウェーハの製造方法。
  10. 前記中性元素が、アルゴン、ネオン、キセノン、水素、ヘリウムおよびシリコンからなる群から選ばれる少なくとも一種である、請求項1〜9のいずれか一項に記載のシリコン接合ウェーハの製造方法。
  11. 前記第2工程における前記活性化処理は、前記両方の片方の面に厚み2nm以上のアモルファス層が形成されるように行う、請求項1〜10のいずれか一項に記載のシリコン接合ウェーハの製造方法。
  12. 前記第2工程における前記活性化処理は、前記両方の片方の面に厚み10nm以上のアモルファス層が形成されるように行う、請求項1〜10のいずれか一項に記載のシリコン接合ウェーハの製造方法。
  13. 単結晶シリコンからなる支持基板用ウェーハと、単結晶シリコンからなる活性層とが接合されたシリコン接合ウェーハであって、
    前記支持基板用ウェーハと、前記活性層とを接合する接合領域はアモルファスであり、
    前記支持基板用ウェーハは、直径1μm以上10μm以下の改質領域からなるゲッタリングサイトが径方向に周期的に配列したゲッタリング層を含むことを特徴とするシリコン接合ウェーハ。
  14. 前記支持基板用ウェーハと前記活性層との接合領域にミスフィット転位が存在する、請求項13に記載のシリコン接合ウェーハ。
  15. 前記支持基板用ウェーハと前記活性層は、結晶軸方向を示す切り欠き部をそれぞれ有し、
    前記活性層の前記切り欠き部が、前記支持基板用ウェーハの前記切り欠き部から周方向に回転させた位置にある、請求項14に記載のシリコン接合ウェーハ。
  16. 前記支持基板用ウェーハの接合面の面方位と、前記活性層の接合面の面方位とが互いに異なる、請求項14に記載のシリコン接合ウェーハ。
  17. 前記活性層は、シリコンエピタキシャル層からなる、請求項13〜16のいずれか1項に記載のシリコン接合ウェーハ。
  18. 前記支持基板用ウェーハは、酸素濃度3×1017atoms/cm(ASTM F121−1979)以下の低酸素領域を含む、請求項13〜17のいずれか一項に記載のシリコン接合ウェーハ。
  19. 前記支持基板用ウェーハの前記低酸素領域内に前記ゲッタリング層が位置する、請求項18に記載のシリコン接合ウェーハ。
JP2016185830A 2016-09-23 2016-09-23 シリコン接合ウェーハの製造方法 Active JP6604294B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016185830A JP6604294B2 (ja) 2016-09-23 2016-09-23 シリコン接合ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016185830A JP6604294B2 (ja) 2016-09-23 2016-09-23 シリコン接合ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2018049997A true JP2018049997A (ja) 2018-03-29
JP6604294B2 JP6604294B2 (ja) 2019-11-13

Family

ID=61767777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016185830A Active JP6604294B2 (ja) 2016-09-23 2016-09-23 シリコン接合ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP6604294B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019239892A1 (ja) * 2018-06-12 2019-12-19 東京エレクトロン株式会社 基板処理方法、改質装置及び基板処理システム
US20220177296A1 (en) * 2019-08-23 2022-06-09 Hewlett-Packard Development Company, L.P. Epitaxial-silicon wafer with a buried oxide layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250329A (ja) * 1989-03-24 1990-10-08 Hitachi Ltd 半導体デバイスおよび張り合わせ基板ならびにその製造方法
JP2003264194A (ja) * 2002-03-11 2003-09-19 Hamamatsu Photonics Kk レーザゲッタリング方法及び半導体基板
JP2010080834A (ja) * 2008-09-29 2010-04-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2013157451A (ja) * 2012-01-30 2013-08-15 Hamamatsu Photonics Kk 半導体デバイスの製造方法
JP2015035467A (ja) * 2013-08-08 2015-02-19 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2015176986A (ja) * 2014-03-14 2015-10-05 京セラ株式会社 複合基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02250329A (ja) * 1989-03-24 1990-10-08 Hitachi Ltd 半導体デバイスおよび張り合わせ基板ならびにその製造方法
JP2003264194A (ja) * 2002-03-11 2003-09-19 Hamamatsu Photonics Kk レーザゲッタリング方法及び半導体基板
JP2010080834A (ja) * 2008-09-29 2010-04-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2013157451A (ja) * 2012-01-30 2013-08-15 Hamamatsu Photonics Kk 半導体デバイスの製造方法
JP2015035467A (ja) * 2013-08-08 2015-02-19 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2015176986A (ja) * 2014-03-14 2015-10-05 京セラ株式会社 複合基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019239892A1 (ja) * 2018-06-12 2019-12-19 東京エレクトロン株式会社 基板処理方法、改質装置及び基板処理システム
CN112236842A (zh) * 2018-06-12 2021-01-15 东京毅力科创株式会社 基板处理方法、改性装置以及基板处理***
KR20210019031A (ko) * 2018-06-12 2021-02-19 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 개질 장치 및 기판 처리 시스템
JPWO2019239892A1 (ja) * 2018-06-12 2021-07-08 東京エレクトロン株式会社 基板処理方法、改質装置及び基板処理システム
JP7085623B2 (ja) 2018-06-12 2022-06-16 東京エレクトロン株式会社 基板処理方法
KR102637162B1 (ko) * 2018-06-12 2024-02-16 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 개질 장치 및 기판 처리 시스템
US20220177296A1 (en) * 2019-08-23 2022-06-09 Hewlett-Packard Development Company, L.P. Epitaxial-silicon wafer with a buried oxide layer

Also Published As

Publication number Publication date
JP6604294B2 (ja) 2019-11-13

Similar Documents

Publication Publication Date Title
JP6278591B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TWI521567B (zh) 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝影元件的製造方法
WO2015034075A1 (ja) シリコンウェーハおよびその製造方法
TWI585826B (zh) 磊晶矽晶圓的製造方法及固體攝影元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6604300B2 (ja) シリコン接合ウェーハの製造方法
JP6614066B2 (ja) シリコン接合ウェーハの製造方法
JP6604294B2 (ja) シリコン接合ウェーハの製造方法
JP2006005341A (ja) 貼り合わせsoi基板およびその製造方法
JP5510256B2 (ja) シリコンウェーハの製造方法
JP6791321B2 (ja) シリコン接合ウェーハ
JP6597493B2 (ja) pn接合シリコンウェーハの製造方法
JP6913729B2 (ja) pn接合シリコンウェーハ
TWI643250B (zh) Method for manufacturing epitaxial wafer and epitaxial wafer
JP6485406B2 (ja) Soiウェーハの製造方法
JP5505241B2 (ja) シリコンウェーハの製造方法
JP6673183B2 (ja) pn接合シリコンウェーハの製造方法
JP2012049397A (ja) シリコンウェーハの製造方法
JP6540607B2 (ja) 接合ウェーハの製造方法および接合ウェーハ
JP6665771B2 (ja) pn接合シリコンウェーハの製造方法およびpn接合シリコンウェーハ
CN107180756B (zh) pn接合硅晶片的制造方法
JP2019110225A (ja) 貼合せウェーハの製造方法および貼合せウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190930

R150 Certificate of patent or registration of utility model

Ref document number: 6604294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250