JP2015176986A - 複合基板の製造方法 - Google Patents
複合基板の製造方法 Download PDFInfo
- Publication number
- JP2015176986A JP2015176986A JP2014051691A JP2014051691A JP2015176986A JP 2015176986 A JP2015176986 A JP 2015176986A JP 2014051691 A JP2014051691 A JP 2014051691A JP 2014051691 A JP2014051691 A JP 2014051691A JP 2015176986 A JP2015176986 A JP 2015176986A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- support substrate
- substrate
- bonding
- activation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
【課題】 高性能な半導体層を有する複合基板の製造方法を提供する。
【解決手段】 真空容器101内で半導体層20の表面を、支持基板10の表面と対向しない状態を保ってFABガン102で活性化する第1活性化工程と、真空容器101内で支持基板10の表面を、第1活性化工程におけるFABガン102照射に比べて積算照射エネルギーが小さくなるような条件でFABガン102を照射させて活性化する第2活性化工程と、支持基板10の活性化された第1表面と半導体層20の活性化された第2表面とを接触させることにより、支持基板10と半導体層20とを常温で接合する接合工程とを有する複合基板の製造方法である。このような製造方法を経ることにより、界面介在物30の少ない複合基板を提供することがきる。
【選択図】 図11
【解決手段】 真空容器101内で半導体層20の表面を、支持基板10の表面と対向しない状態を保ってFABガン102で活性化する第1活性化工程と、真空容器101内で支持基板10の表面を、第1活性化工程におけるFABガン102照射に比べて積算照射エネルギーが小さくなるような条件でFABガン102を照射させて活性化する第2活性化工程と、支持基板10の活性化された第1表面と半導体層20の活性化された第2表面とを接触させることにより、支持基板10と半導体層20とを常温で接合する接合工程とを有する複合基板の製造方法である。このような製造方法を経ることにより、界面介在物30の少ない複合基板を提供することがきる。
【選択図】 図11
Description
本発明は、半導体層を有する複合基板およびその製造方法に関する。
近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、SOS(Silicon On Sapphire)構造がある。こ
のSOS構造を異種材料からなる基板を貼り合せることで製造する方法がある。異種材料からなる基板を貼り合せる方法として、例えば特許文献1や特許文献2に記載された技術がある。これらの特許公報では共に、2つの基板の間に金属中間層を設けることで異なる材料からなる基板を互いに接合している。
のSOS構造を異種材料からなる基板を貼り合せることで製造する方法がある。異種材料からなる基板を貼り合せる方法として、例えば特許文献1や特許文献2に記載された技術がある。これらの特許公報では共に、2つの基板の間に金属中間層を設けることで異なる材料からなる基板を互いに接合している。
しかし、特許文献1,特許文献2に記載された技術をSOS構造を形成する際に適用すると、金属中間層を構成する金属が半導体素子の機能層となるシリコン側に拡散し、半導体素子の動作に悪影響を及ぼす虞があった。
本発明は、上述の事情のもとで考え出されたものであって、半導体層への金属の拡散を抑制した複合基板の製造方法を提供することを目的とする。
本発明の複合基板の製造方法で製造する複合基板は、絶縁材料からなる支持基板と、単結晶半導体からなる半導体層と、界面介在物とを含む。前記半導体層は、前記支持基板上に重ね合わされて接合されている。前記界面介在物は、前記支持基板と前記半導体層との界面に、前記支持基板および前記半導体層を構成する元素とは異なる金属元素からなり、1012atoms/cm2以下の密度で存在する。
本発明の複合基板の製造方法の実施形態では、第1活性化工程と、第2活性化工程と、接合工程とを含む。第1活性化工程では、真空容器内で前記半導体層の表面を、前記支持基板の表面と対向しない状態を保ってFABガンで活性化する。第2活性化工程では、前記真空容器内で前記支持基板の表面を、前記第1活性化工程における前記FABガン照射に比べて積算照射エネルギーが小さくなるような条件で前記FABガンを照射させて活性化する。接合工程では、前記支持基板の活性化された表面と前記半導体層の活性化された表面とを接触させることにより、前記支持基板と半導体層とを常温で接合する。
本発明によれば、金属拡散を抑制した半導体層を有する複合基板を提供することができる。
本発明の複合基板の製造方法の実施形態の一例について、図面を参照しつつ説明する。
複合基板1は、支持基板10と半導体層20とを含んで構成される。
まず、図1(a)に示すように、支持基板10を用意する。支持基板10は、その上部に位置する半導体層20を支持するものであり、強度、平坦度を有するものであれば、結晶性等は限定されず自由に選択することができる。支持基板10を構成する材料としては、酸化アルミニウム単結晶(サファイア)、炭化ケイ素基板、圧電単結晶基板、石英、樹脂基板などを用いることができる。本実施形態では、支持基板10としてサファイアを採用する。
この支持基板10の厚みとしては、例えば、300〜800〔μm〕の範囲が挙げられる。支持基板10の一主面10aは、半導体層20との接合面として機能し、その算術平均粗さRaは10nm以下であることが好ましい。
次に、図1(b)に示すように、半導体層20を用意する。半導体層20の材料としては、単結晶の半導体材料であればよく、例えば、シリコン(Si)やゲルマニウム(Ge)などを用いることができる。本実施形態では、半導体層20としてSi単結晶を用いる。半導体層20は、その一主面20bが支持基板10との接合面として機能し、その算術平均粗さRaは10nm以下であることが好ましい。
次に、図1(c)に示すように、支持基板10の一主面10aの表面と半導体層20の一主面20bの表面とを活性化する。この貼り合わせる接合面の表面の活性化は、図2に示す常温接合装置100で行なう。
常温接合装置100は、真空チャンバー(真空容器)101と、中性子ビーム(FAB)ガン102と、第1ステージ103と、第2ステージ104と、真空ポンプ105とを有する。真空チャンバー101には真空ポンプ105に接続される排気口101aが形成されている。第1ステージ103および第2ステージ104は真空チャンバー101内を移動可能であり、図示しない位置調整機構を有する。そして、第1ステージ103の基板保持面103a(この図では上向きの面)を下側に向けることや、第2ステージ104の基板保持面104a(この図では下向きの面)を上側に向けることを可能としてもよい。すなわち、第1ステージ103および第2ステージ104は、それぞれの位置調整機構により、XYZ方向の移動およびある一方向を軸とした回転を伴う変位を可能としてもよい
。この回転を伴う変位を行なう機能は、2つのステージ103,104のいずれか一方のみのステージの位置調整機構に備えることとしてもよい。この、第1ステージ103の基板保持面103a,第2ステージ104の基板保持面104aの向きが、これらに保持される支持基板10の表面および半導体層20の表面の向きと同一となる。この例では、接合面の活性化を行なうときには、この例では、第1ステージ103は下側に、第2ステージ104は上側に位置し、互いに間隔を開けて向かい合うように配置される。そして、FABガン102は、第1ステージ103および第2ステージ104の側面側に位置し、不図示の位置調整機構によってその向きを変えながら、第1ステージ103の上面に保持された接合対象物と第2ステージ104の下面に保持された接合対象物とに中性子ビームを照射する。
。この回転を伴う変位を行なう機能は、2つのステージ103,104のいずれか一方のみのステージの位置調整機構に備えることとしてもよい。この、第1ステージ103の基板保持面103a,第2ステージ104の基板保持面104aの向きが、これらに保持される支持基板10の表面および半導体層20の表面の向きと同一となる。この例では、接合面の活性化を行なうときには、この例では、第1ステージ103は下側に、第2ステージ104は上側に位置し、互いに間隔を開けて向かい合うように配置される。そして、FABガン102は、第1ステージ103および第2ステージ104の側面側に位置し、不図示の位置調整機構によってその向きを変えながら、第1ステージ103の上面に保持された接合対象物と第2ステージ104の下面に保持された接合対象物とに中性子ビームを照射する。
ここで、真空チャンバー101内の雰囲気を高真空に保つために、一般的に真空チャンバー101と、FABガン102の一部と、第1ステージ103と、第2ステージ104と、FABガン102,第1および第2ステージ103,104の位置調整機構とは、金属材料で構成されることが多い。そこで、本実施形態では、それらを被覆するカバー部材106を設けている。カバー部材106は、絶縁材料からなり、例えば、酸化シリコン,窒化シリコン,炭化シリコン等を用いることができる。特に、支持基板10を構成する主成分の元素または半導体層20を構成する主成分の元素の酸化物,窒化物,炭化物からなる場合には、異成分からなる新たな不純物の混入を抑制することができるので好ましい。さらに、酸化シリコンを用いる場合には、半導体層20と同じ元素を用いることとなり、半導体素子を作りこむこととなる半導体層20に異成分からなる不純物が混入することを抑制できるため好ましい。
このような常温接合装置100を用いて、第1ステージ103に一主面10aが上側になるように支持基板10を保持し、第2ステージ104に一主面20bが下側になるように半導体層20を保持して、FABガン102により一主面10a,20bを活性化する。
この活性化と同時に、活性化された一主面10a,20bに、支持基板10および半導体層20を構成する材料とは異なる金属元素からなる界面介在物30を供給する。界面介在物30を構成する金属元素としては、Fe,Cr,Ni,Cu,Zn等を例示することができる。供給量は界面における濃度を考慮して決定されるが、例えば、Feを1.5×105ng/cm3とする。この界面介在物30の供給量は、真空チャンバー101内において、金属材料からなる構成部材をカバー部材106から露出させる面積または真空度によって制御することができる。この例では、カバー部材106から露出する金属材料からなる構成部材は、排気口101aおよびそれに続くダクト部分、FABガン102の一部、第1および第2ステージ103,104の一部のみとしている。真空度は、高い方が界面介在物30の供給量を低くすることができる。具体的には、FABガン102が安定して出射されるために必要な真空度に対して101〜102オーダー高い真空度とすることが好ましい。
そして、図1(d)に示すように、この活性化した状態で支持基板10の一主面10aと半導体層20の一主面20bとを接触させることにより、支持基板10と半導体層20とを、その界面に界面介在物30を保持した状態で接合させ、その結果、図3に示すような複合基板1を得ることができる。この、図1(c),(d)に示す活性化・接合工程は、常温下で行なうものである。なお、界面介在物30は、ごく微量であり、支持基板10と半導体層20との接合界面に分散して存在するものであるため、図中の図示を省略している。
ここで、図1(c)に示す活性化工程において、界面介在物30を構成する金属元素の
供給量を抑制していることにより、支持基板10と半導体層20との界面における界面介在物30の密度は、1012atoms/cm2以下とすることができる。このような存在密度とすることにより、界面介在物30は、支持基板10の一主面10aおよび半導体層20の一主面20bを覆わず、支持基板10の一主面10aおよび半導体層20の一主面20bを構成する元素の原子配列が露出するものとなる。
供給量を抑制していることにより、支持基板10と半導体層20との界面における界面介在物30の密度は、1012atoms/cm2以下とすることができる。このような存在密度とすることにより、界面介在物30は、支持基板10の一主面10aおよび半導体層20の一主面20bを覆わず、支持基板10の一主面10aおよび半導体層20の一主面20bを構成する元素の原子配列が露出するものとなる。
ここで、界面介在物30の密度とは、界面における単位表面積当たりの原子数をいう。実際には、ICP−MS(Inductively Coupled Plasma Mass Spectrometry)により、支持基板10上の半導体層20の一部を一定体積エッチング液に溶解させ、界面介在物30を構成する金属元素の量を測定し、その全量が界面から厚み5nm以内に存在するものと仮定し、面方向における密度を求める。このような仮定は、本実施形態により得た複合基板の複数について厚み方向における金属元素の分布状態を観察・測定した結果、最も金属量が多い場合でも、支持基板10と半導体層20との間の5nm以内の領域に存在し、半導体層20側には殆ど拡散していないことを確認したことによる。また、活性化直後の表面を、全反射蛍光X線分析(TXRF),二次イオン質量分析法(SIMS)等で測定してもよい。さらに、半導体層20の表面側からSIMSで深さ方向の分析を行なって測定してもよい。
このような密度で界面介在物30を支持基板10と半導体層20との間に存在させることで複合基板1を得ることができる。
従来、支持基板10と半導体層20とのような異種材料を常温で接合するためには、金属層が必須であった。これは、金属を接着層として機能させるものであり、少なくとも接合面を被覆する以上の量が必要であり、それ以下であると接合されなかった(例えば、特許第4162094号公報を参照)。すなわち、約3.0×1016atoms/cm2以上の金属が必要であるとされていた。
このため、従来は支持基板10と半導体層20との間に少なくとも約3.0×1016atoms/cm2以上の密度で金属が存在しており、その金属が、後の半導体素子製造プロセスにおける熱処理工程において半導体層20に拡散し、半導体素子の性能に影響を与えたり、OSF欠陥を発生させたりする虞があった。
しかしながら、本実施形態によれば、従来の常温接合装置で用いられるイオンガンに比べて高エネルギーのFABガン102を用いて接合面の活性化度を高めることで、従来に比べて著しく少ない金属量でも接合を実現すると共に、カバー部材106の設置や真空度の調整により、金属元素の供給量の制御も可能とした。なお、一般には真空チャンバー101内の雰囲気は高真空であって浮遊金属粒子は少ないと考えられ、かつ、指向性の極めて高いFABガン102を用いることから、FABガン102により真空チャンバー101等がスパッタリングされる可能性も低いと考えられる。このことから、技術常識によれば本来カバー部材106は不要であるが、本実施形態の金属量を実現するためにはカバー部材106が必要であることを見出した。
また、上述のように、2つの基板(第1基板および第2基板:この例では支持基板10および半導体層20)の活性化した表面同士を接触させて両者を直接接合する場合には、活性化する工程において、第1基板の表面および第2基板の表面を、互いに直接対向しない状態で活性化してもよい。以下、第1基板を支持基板10とし、第2基板を半導体層20として説明する。
ここで、支持基板10と半導体層20とを非対向の状態とすることには、両者の間に障害物を挟む場合も含むものとする。そして、支持基板10の表面と半導体層20の表面と
を非対向の状態で活性化することで、界面介在物30の量を減らすことができる。そのメカニズムについて考察する。
を非対向の状態で活性化することで、界面介在物30の量を減らすことができる。そのメカニズムについて考察する。
FABガン102を用いたり、カバー部材106を設けたりしても、安定して金属原子量を1013atoms/cm2台以下とすることが難しかった。そこで、金属原子が混入するメカニズムとして以下の仮説を立てた。
すなわち、活性化する工程において、支持基板10と半導体層20とが互いに対向していると、一方に中性子ビームが照射されると一方を保持するステージ周辺がエッチングされ、エッチングされたもの(被エッチング物)が真空雰囲気内を浮遊して、対向する他方に付着する可能性がある。ここで、他方も同時に活性化されていると、活性化されていないときに比べて浮遊している被エッチング物が付着しやすくなる。ここで被エッチング物は、第1ステージ103または第2ステージ104を構成する金属材料や、それぞれのステージに付着する汚れ等の不純物を含む。
言い換えると、支持基板10の表面および半導体層20の表面を活性化するための中性子ビームの照射が、その表面同士が互いに対向している状態で同時に行なわれることによって、第1ステージ103および第2ステージ104に対して二次的にスパッタリングの効果を奏していると考えた。
この仮説を検証するために、支持基板10および半導体層20を対向配置し、同時に活性化した表面と、一方のみを常温接合装置100内に設置して活性化した表面とを、接合前に常温接合装置100内から取り出して、それぞれの表面の金属原子量を測定した。その結果、一方のみを活性化した後者において、飛躍的に金属原子量を削減できたことを確認した。
以上の検証実験により、活性化する工程において非対向の状態とすることが、金属原子量を削減する上で重要であることを確認できた。非対向の状態は、例えば、支持基板10を活性化する間、半導体層20は待機スペース等で保持することで、時間的にも空間的にも分断することが好ましい。
そして、不図示の第1ステージ103および第2ステージ104の位置調整機構により、支持基板10の活性化した第1表面と半導体層20の活性化した第2表面とを対向するように配置し、両者を接触させることで両者を接合することができる。
さらに、発明者らが実験を繰り返したところ、接合に要する活性化度が支持基板10と半導体層20とで異なることを見出した。理由は定かではないが、以下のメカニズムが考えられる。そもそも半導体層20同志の接合であれば、従来接合に必要と推察されていた界面の金属等の接合剤は不要で容易に接合される。これに対して、これまでは、サファイアのような異種材料と接合するときに接合の実現が困難であった。このため界面介在物30を含ませて接合を実現してきたものと推察される。これらの現象から推察すると、常温で表面状態が安定している材料からなるものは、活性化させることが困難であり、自身の活性化の度合いよりも接合する相手の活性化度が接合に影響をより多く与えるものと考えられる。
ここで、支持基板10は、絶縁基板であり表面状態が常温で安定している。このため、接合相手である半導体層20の活性化度が重要となってくる。すなわち、半導体層20の活性化度を支持基板10の活性化度に比べ高くする必要がある。より詳細には、半導体層20の活性化度は、一般的な常温接合方法で用いられる活性化度と同等かそれ以上必要であり、反対に支持基板10の活性化度は一般的な常温接合方法で用いられる活性化度に比
べて著しく低くてもよい。これらは、支持基板10と半導体層20とで個々に活性化度を変えて活性化させた後に接合試験を繰り返し確認したものである。ここで、「活性化度」はFABガン102の出力や積算照射時、FABガン102と被照射物表面との距離等から推察することができる。
べて著しく低くてもよい。これらは、支持基板10と半導体層20とで個々に活性化度を変えて活性化させた後に接合試験を繰り返し確認したものである。ここで、「活性化度」はFABガン102の出力や積算照射時、FABガン102と被照射物表面との距離等から推察することができる。
このように、特に支持基板10の活性化度を一般的なレベルよりも低くすることができる。ここで、FABガン102を支持基板10,半導体層20に照射すると、以下の3つの要素により真空度が低下する。まず第1に、大気中にあった支持基板10または半導体層20の表面に付着していたC,H,O等の原子がスパッタリングされ、真空チャンバー101内を浮遊する。第2に、支持基板10または半導体層20を構成する原子がスパッタリングされ、真空チャンバー101内を浮遊する。第3に、真空チャンバー101内に位置する、金属材料からなる構成部材(例えば、第1ステージ103,第2ステージ104)等にFABガン102が照射され、これらの金属原子が真空チャンバー101内を浮遊する。支持基板10の活性化度を一般的なレベルよりも低くすることができるということは、支持基板10の活性化に伴い生じる浮遊原子を削減することにつながる。このため、さらに、界面介在物30の存在量を少なくすることができる。
上述のような知見を踏まえ、本実施形態においては、活性化する工程を図11(a)に示す第1活性化工程と、図11(b)に示す第2活性化工程とに分けて行なう。すなわち、第1活性化工程においては、少なくとも半導体層20の一主面20aを活性化させる。このとき、支持基板10の一主面10aとは対向しない状態を保ってFABガンを照射することにより活性化を行なう。
これにより、通常の常温接合装置による接合に要する一般的な条件の強度および時間でFABガン102を照射しても、FABガン102照射に伴いエッチングされた浮遊物が支持基板10の一主面10aに付着することがない。
次に、第2活性化工程を行なう。第2活性化工程は、支持基板10の表面(一主面10a)を、第1活性化工程におけるFABガン102照射に比べて積算照射エネルギーが小さくなるような条件でFABガン102を照射させて活性化するものである。ここで、活性化すべき表面に実際に到達するFABガン102からのエネルギーは、FABガン102の照射条件の値とは異なる。ただし、活性化すべき表面に実際に到達するエネルギーは、FABガン102の加速電圧,照射時間の積に応じたものになる。このため、以下、加速電圧と照射時間との積を、積算照射エネルギー推測値(単に、積算照射エネルギーということもある)とする。具体的には、第2活性化工程における積算照射エネルギーは、支持基板10の表面(一主面10a)に吸着している炭素や水素を除去するのに必要な積算照射エネルギー(第2値)と、一般的な活性化条件である積算照射エネルギー(第1値)との間の値であって、かつ、第2値に近い側の値とする。より具体的には、第2値と同等か若干超える程度の値とする。より具体的には、第1活性化工程における照射に比べて第2活性化工程における照射のFABガン102の加速電圧を1/3〜2/3程度とし、照射時間を1/10〜1/3程度とすることで、金属原子量を削減する効果を維持しつつ、高い接合強度を実現することを確認できている。
支持基板10の活性化を第2活性化工程で行なうことにより、接合に必要なFABガン照射条件に調整することができる。すなわち、半導体層20の活性化条件と異ならせることができる。これにより、不要のエッチング浮遊物を発生することを抑制することができる。これにより界面介在物30の存在量を抑制することができるものとなる。
ここで、第1活性化工程と第2活性化工程とを同時に行なってもよいし、第1活性化工程の後に第2活性化工程を行なってもよい。この例では、第1活性化工程に続いて第2活
性化工程を行なっている。
性化工程を行なっている。
このように、第1活性化工程と第2活性化工程とを時間的に分離することにより、仮に第1活性化工程において発生したエッチング浮遊物が支持基板10の表面(一主面10a)に到達したとしても、活性化がされていない状態のため吸着されにくい。また、仮に吸着しても、その後の第2活性化工程において吸着物を除去することができる。これにより、界面介在物30の密度を減少させることができる。
さらに、第1活性化工程において活性化された半導体層20の一主面20aは、真空チャンバー101内において活性化された状態で露出していることとなる。このため、活性化された半導体層20の一主面20aに真空チャンバー101内の浮遊物が付着(吸着)しやすい状態となる。このため、第2活性化工程において、半導体層20の一主面20aに支持基板10と同条件にて再度FABガンを照射して、表面の付着物を除去してから両者を接合する工程を行なってもよい。これにより異物や界面介在物30の存在量を抑制することができるものとなる。具体的には、このように、第2活性化工程において半導体層20の一主面20aにも同時にFABガン102を照射することにより、0.12〜0.5μmの大きさの異物の付着数が一主面20aの面内において100個以下となることを確認した。なお、常温接合方法において一般的な照射エネルギーで支持基板10と半導体層20とを活性化して接合したときには、1000個以上の異物が付着していることを確認している。 また、第2活性化工程において半導体層20の一主面20aに再度FABガン102を照射することにより、接合強度の確保することができる。第2活性化工程において、仮にFABガン102を支持基板10のみに照射すると、スパッタリングされた原子が真空チャンバー101内を浮遊して、活性化された半導体層20の表面に再付着してしまい、接合強度を低下させてしまう虞があった。これは、活性化させた後に両者を接合するまでに時間が経過する場合に顕著となる。このため、特に、活性化すべき2つの表面を非対向状態で活性化させる場合であって、この非対向状態を時間的に分離することで実現するときに、第2活性化工程において半導体層20の一主面20aに再度FABガン102を照射することが有効となる。そして、界面介在物30を構成する金属原子量を少なくするために、FABガン102の照射条件は、2回目の照射を1回目の照射に比べて小さい加速電圧または短い時間で行なっている。2回目の照射により、金属を含む構成部材が新たにスパッタリングされて、金属原子が増加することを抑制するためである。このようにFABガン102の2回目の照射が小さい加速電圧であったとしても、一度活性化した表面の再活性化には十分である。すなわち、FABガン102の1回目の照射で半導体層20の原子結合を切断してダングリングボンドを形成し、2回目の照射ではダングリングボンドに付着したC、H等を除去するのみにして、活性化度を高めることができる。
なお、第2活性化工程においては、FABガン102の2回目の照射を、支持基板10と半導体層20とを対向させた状態で行なってもよい。この場合であっても、FABガン102の加速電圧と照射時間との積で推測される積算照射エネルギーを、1回目の照射に比べて2回目の照射で小さくしているので、界面介在物30を構成する金属原子量を少なくしたまま接合可能である。例えば、1回目の照射に比べて2回目の照射のFABガン102の加速電圧を1/3〜2/3程度とし、照射時間を1/10〜1/3程度とすることで、金属原子量を削減する効果を維持しつつ、高い接合強度を実現することを確認した。
もちろん、第2活性化工程におけるFABガン102の照射を非対向状態としてもよい。この場合であっても、FABガン102の2回目の照射時間を1回目の照射時間に比べて1/10〜1/3程度にすることで、活性化後すぐに活性化面同士を接合させることができる。
このように、本実施形態により、界面介在物30の密度を減少させつつ、かつ、支持基
板10と半導体層20との接合を実現できる。
板10と半導体層20との接合を実現できる。
なお、界面介在物30の不純物金属の密度を1012atoms/cm2以下としたことで、初めて、接合を維持しつつ、界面に金属元素の析出部が発生することを抑制することができる。このメカニズムについて詳述する。
支持基板10と半導体層20との間に金属元素が凝集している場合には、半導体層20に半導体素子を作りこむときに、半導体素子の動作に悪影響を生じる虞があった。このような金属元素の凝集は、界面における金属元素が層状または島状に設けられる場合には(例えば、界面における金属元素の密度が約3.0×1016atoms/cm2以上)、当然に想定される問題であるが、約3.0×1016atoms/cm2未満であっても1012atoms/cm2を超える場合には、接合時には接合面内に分散していてその存在を確認できなくても、半導体素子を作りこむための熱処理を加えていく過程で金属元素が凝集してしまう。しかしながら、界面における金属元素の密度を1012atoms/cm2以下とすることにより、複合基板1に熱処理を加えても金属元素が凝集することを防止できる。
これは、メカニズムは明らかではないが、金属元素の半導体層20を構成する元素に対する固溶度が関係するものと考えられる。すなわち、界面介在物30の密度を1012atoms/cm2以下とすることで、互いに接触し凝集体を形成するような密度ではなく、かつ常温では移動度も低いため、接合時において凝集体を形成することはない。それに加え、熱処理を加えて移動度が高まったとしても、界面における密度が1012atoms/cm2以下となるような金属供給量であれば、金属元素は固溶度の10倍程度しか存在しないこととなり、この状態においても凝集体を形成することはないものと考えられる。
さらに、界面介在物30の金属原子のうち大多数は半導体層20を構成する元素に固溶されていることから自由に動けず、残る金属原子も互いの距離が大きく離れていることから金属原子同士で凝集したり、拡散を推進するような大きな欠陥を形成したりすることができない。
また、半導体層20がSiからなり、界面介在物30を構成する金属元素がFeを含む場合には、その密度が1012atoms/cm2よりも多くなると、この値を境としてOSF欠陥が急激に増加する。OSF欠陥の一因として格子欠陥があり、この欠陥を足掛かりとしてFeとOとの化合物が表面に移動・析出してOSF欠陥となる可能性がある。このOSF欠陥が生じるFeの存在量の閾値と、本実施形態における界面介在物30の密度の上限値とが一致している。
OSF欠陥と金属の凝集とは直接的な関係はないが、金属原子が半導体層内を移動・凝集・析出するという現象に着目すると、両者の間には共通項がある。そこで、OSF欠陥の発生要因である、欠陥の存在および金属(Fe)と酸素との結合という要素について検討する。本実施形態の複合基板1は、半導体層20と支持基板10とを、互いの接合面を活性化し、ダングリングボンドを形成して直接接合していることから、接合界面にはダングリングボンドが欠陥として残存している可能性がある。また、接合後に半導体素子を形成するために熱処理を行なうことに起因して、接合界面に金属元素と半導体層20または支持基板10を構成する元素とが金属間化合物を形成して界面介在物30となる可能性がある。この2つの仮定、すなわち、界面における欠陥と金属間化合物を形成した界面介在物30とが界面に同時に存在することは、OSF欠陥の発生要因を2つとも具備していることとなる。このことから、本実施形態の複合基板1は、欠陥を足掛かりにFeが移動・析出することにより発生するOSF欠陥の場合と同様に、界面介在物30が界面の欠陥を
足掛かりとして移動・析出する可能性を示唆している。以上より、界面介在物30を構成する金属元素の密度をOSF欠陥が生じる閾値以下とすることにより、金属元素の拡散・凝集を抑制できるものと推察される。
足掛かりとして移動・析出する可能性を示唆している。以上より、界面介在物30を構成する金属元素の密度をOSF欠陥が生じる閾値以下とすることにより、金属元素の拡散・凝集を抑制できるものと推察される。
なお、界面介在物30を構成する金属元素の密度の下限値は、特に限定されないが、支持基板10と半導体層20とを常温接合することができるために必要な量とする。具体的には、接合時に金属元素の密度が1010atoms/cm2以上のときには、特許第4162094号公報に倣って金属量の多い状態で接合した場合と同等の接合強度を確保できていることを確認している。なお、接合後の熱処理において、接合界面から拡散して108atoms/cm2程度まで低下することもあると推察される。
以上より、本実施形態によれば、金属拡散を抑制した半導体層20を有し、かつ十分な支持基板10と半導体層20との接合強度を有する複合基板1を提供することができる。
(変形例1)
上記実施形態において、支持基板10として、接合面(一主面10a)がR面であるサファイア基板を用いることが好ましい。
上記実施形態において、支持基板10として、接合面(一主面10a)がR面であるサファイア基板を用いることが好ましい。
サファイア基板のR面における格子面間隔とSi単結晶の格子定数とは、サファイア基板のC面等に比べて近く、格子定数のミスマッチングに起因する半導体層20の一主面20b側における結晶構造の乱れを抑制した複合基板1を得ることができる。
ここで、従来は、支持基板10と半導体層20とは、その間に結晶性も格子定数も全く異なる金属元素の層を介して接合されていたため、両者の格子定数は、接合にも半導体素子を作りこむときの特性にも関係性が薄かった。
しかしながら、上述の実施形態によれば、界面介在物30の密度が1010atoms/cm2以上1012atoms/cm2以下であることから、支持基板10を構成する原子と半導体層20を構成する原子とが直接接合する割合が非常に多くなる。具体的には、1cm2当たりの総原子数は、この例では約1016atomsと想定されるため、界面介在物30である金属元素を介して接合される割合はppmオーダーとなる。
このため、支持基板10と半導体層20との格子定数に強い意味が発生する。すなわち、格子定数が近くミスマッチングが少ないことから、両者の接合が強固になるとともに、半導体層20に結晶構造の乱れが生じにくいため、キャリアをトラップする原因となる転移の発生または歪みによる意図しない応力の発生による、半導体素子の特性劣化を生じる虞が少ない。
また、支持基板10と半導体層20とを格子定数のミスマッチングが少ない状態で直接結合することができるので、Siの半導体特性を損ねることなく十分に生かし、両者の間に容量が発生することを抑制することができる。すなわち、Siからなる半導体層20の半導体特性と、サファイアからなる支持基板10の低誘電率特性とを両立させた複合基板1を提供することができる。
さらに、支持基板10としてサファイアのR面を用いることにより、半導体層20との接合面側には、Al原子が並び、O原子は露出しないこととなる。このため、OSF欠陥の要因となるO原子を接合に関与させずに支持基板10と半導体層20とを接合できるので、OSF欠陥の発生を抑制することができる。また、支持基板10として絶縁性の酸化物を用いる場合であっても、金属原子同士を接合させることができるので、接合強度を高めることができる。
また、支持基板10としてサファイアのR面を用いることにより、支持基板10および半導体層20の活性化した表面同士を接触させて接合するときに、接合に関与しないダングリングボンド(未結合手)の割合を減らすことができる。これにより、接合界面における未結合種に起因する接合界面の欠陥・空洞を減らすことができ、接合界面を良好な状態にすることができる。接合界面における欠陥・空洞が削減することにより、金属原子の凝集・拡散を抑制することができる。
(変形例2)
上記実施形態において、半導体層20の酸素濃度は5×1017〔atoms/cm3〕未満とすることが好ましい。半導体層20中の酸素濃度が高い場合には、金属元素と結合し、界面介在物30を構成する金属原子の移動・拡散を助長する。これに対して、酸素濃度を上述のように制御することにより、半導体層20中に金属が拡散・固溶・析出することを抑制している。特に、金属がFeである場合には、OSF欠陥の発生を抑制することができる。
上記実施形態において、半導体層20の酸素濃度は5×1017〔atoms/cm3〕未満とすることが好ましい。半導体層20中の酸素濃度が高い場合には、金属元素と結合し、界面介在物30を構成する金属原子の移動・拡散を助長する。これに対して、酸素濃度を上述のように制御することにより、半導体層20中に金属が拡散・固溶・析出することを抑制している。特に、金属がFeである場合には、OSF欠陥の発生を抑制することができる。
半導体層20をこのような酸素濃度とするためには、Si単結晶基板上にSiエピタキシャル層を形成し、このエピタキシャル層側を支持基板10に接合した後に、Si単結晶基板を除去することにより、エピタキシャル層を半導体層20とすればよい。半導体層20をエピタキシャル層とすることで、高い結晶性を維持しつつ、真空中で成膜された膜であるために酸素の混入量を抑制することができる。
(変形例3)
上記実施形態において、半導体層20の一主面20b側の面をノンドープとすることが好ましい。このような構成とすることにより、ドーパントの存在による半導体層20の結晶に歪みが生じることを抑制し、キャリアをトラップする原因となる転移の発生や歪みによる意図しない応力の発生による半導体素子の特性劣化を生じる虞が少ない。
上記実施形態において、半導体層20の一主面20b側の面をノンドープとすることが好ましい。このような構成とすることにより、ドーパントの存在による半導体層20の結晶に歪みが生じることを抑制し、キャリアをトラップする原因となる転移の発生や歪みによる意図しない応力の発生による半導体素子の特性劣化を生じる虞が少ない。
このような構成を実現するためには、Si単結晶基板上に、ノンドープ、または徐々にドーパント濃度が低下し、表面においてノンドープの状態となるようなSiエピタキシャル層を形成し、このエピタキシャル層側を支持基板10に接合した後に、Si単結晶基板を除去することにより、エピタキシャル層を半導体層20とすればよい。エピタキシャル層とすることで、高い結晶性を維持しつつ、ドーパント量の制御が容易となる。
(変形例4)
上記実施形態において、界面介在物30は金属シリサイドや金属オキサイドを形成していることが好ましい。例えば、SiFeOx、AlFeOx等を例示できる。
上記実施形態において、界面介在物30は金属シリサイドや金属オキサイドを形成していることが好ましい。例えば、SiFeOx、AlFeOx等を例示できる。
界面介在物30を構成する金属原子を金属シリサイドまたは金属オキサイドなどの金属間化合物として存在させるためには、図1に示す接合工程の後に、500℃以上の熱処理を0.5時間以上行なうことにより、半導体層20を構成する元素または支持基板10を構成する元素と結合することによって生成させればよい。金属原子は、半導体層20と支持基板10との両接合面を活性化したときに供給されるため接合界面に存在し、熱処理によって半導体層20および支持基板10の両接合面に存在する原子との結合が形成される。
ここで、複合基板1は、接合界面に存在する界面介在物30を構成する金属原子の金属量を1012atoms/cm2以下としていることより、金属原子の拡散・凝集を抑制できる。このため、金属間化合物としての界面介在物30は、半導体層20と支持基板10との接合界面に留まる。そして、金属元素が金属間化合物を形成するときに、その周囲には半導体層20を構成する元素が金属元素との結合に供給されたことによる空孔、または支持基板10を構成する元素が金属元素との結合に供給されたことによる空孔が生じる。この空孔が欠陥となり、新たな不純物が界面に存在するときに、その不純物をゲッタリングし、半導体層20への拡散を抑制することができる。
(変形例5)
図4に示すように、上記実施形態において、半導体層20の一主面20a側に酸化層40を形成してもよい。このような酸化層40は、半導体層20を熱酸化させることで形成すればよい。このように、半導体層20の一部が酸化されて酸化層40となる場合には、体積変化に伴い、酸化層40側から半導体層20として残る部分にSiが押し出されて、半導体層20の酸化層40側の面は格子間Siが増加し、単位体積当たりのSi原子密度が高まる。
図4に示すように、上記実施形態において、半導体層20の一主面20a側に酸化層40を形成してもよい。このような酸化層40は、半導体層20を熱酸化させることで形成すればよい。このように、半導体層20の一部が酸化されて酸化層40となる場合には、体積変化に伴い、酸化層40側から半導体層20として残る部分にSiが押し出されて、半導体層20の酸化層40側の面は格子間Siが増加し、単位体積当たりのSi原子密度が高まる。
これに対して、半導体層20と支持基板10との間には酸化物からなる層もなく、Si原子の増加もない。ここで、格子間Siの存在はOSF欠陥の発生を促進させる要因となることが知られている。複合基板1において、OSF欠陥の原因となる金属元素の混入部分は、支持基板10と半導体層20との界面であるが、この界面付近において格子間Si濃度を示す単位体積当たりのSi原子密度を酸化層40側の面に比べて小さくすることで、OSF欠陥の発生を抑制することができる。
さらに、半導体層20は、酸化層40側の面よりもその他の部位の格子間Siが少ないことにより、半導体層20に結晶構造に引っ張り歪みが生じることを抑制し、半導体素子のキャリア移動度への影響を抑えることができる。
このような、格子間Si等による歪み量は、半導体層20に半導体素子を形成してキャリア移動度等を測定することにより推定することができる。
以上のような実施形態およびその変形例において、半導体層20は基板でも薄層でもよいが、その厚みとしては、例えば30nm〜200nmの範囲が挙げられる。
特に、半導体層20を以下の工程で形成することが好ましい。まず、高濃度Si単結晶基板上にノンドープのエピタキシャル層を形成する。エピタキシャル成長する際に、エピタキシャル層中に高濃度Si単結晶基板からドーパントが拡散する。これにより、エピタキシャル層の下面はドーパント濃度が高く、上面側はノンドープの状態となっている。そして、このエピタキシャル層の上面を支持基板10に接合する。両者を接合した後に、高濃度Si単結晶基板と、エピタキシャル層のうち、この基板から拡散されたドーパントを一定量以上有する部分とを除去する。例えば、ドーパント濃度が高いとエッチングレートが高く、あるドーパント濃度を境に急激にエッチングレートが低下するような選択性のエッチャントを用いて除去すればよい。このような選択性のエッチャントの一例としては、例えばフッ酸、硝酸および酢酸の混合液、ならびにフッ酸、硝酸および水の混合液などが挙げられる。具体例としては、フッ酸、硝酸および酢酸の混合液を例に説明する。このエッチャントは、半導体層20の抵抗値よりも高い抵抗値である閾値の抵抗値において、シリコンに対するエッチングレートが一定値以上低下するように調整されている。言い換えると、半導体層20のドーパント濃度よりも低いドーパント濃度である閾値に対応するドーパント濃度において、シリコンに対するエッチングレートが一定値以上低下するように調整されている。
ここで、「エッチングレートが一定値以上低下する」とは、エッチングレートとドーパント濃度との関係を示すグラフを作成したときに、変曲点となるような場合や、閾値においてエッチングレートが1/10以上低下するような場合をいう。この例では、このエッ
チャントは、p型シリコンを採用している本実施形態において、閾値となる抵抗値が1〜4[Ω・cm](この閾値に対応するドーパント濃度は7×1017〜2×1018[atoms/cm3]である)を境にしてエッチング速度が著しく低下するように調整されている。例えば、フッ酸、硝酸および水の混合比を1:3:8としたときには、閾値を境にしてエッチングレートが1/1000以上に変化する。なお、選択性のエッチングをする他の方法としては、5%程度のフッ化水素溶液内での電解エッチング法、あるいはKOH溶液でのパルス電極陽極酸化法などが挙げられる。このようなエッチャントを用いれば、エピタキシャル層中のドーパント濃度変化が自動的にエッチングストップ層の役割を果たすものとなる。このようにして、高濃度Si単結晶基板と、エピタキシャル層の一部とを除去し、残った部分を半導体層20とする。このような工程を経て得た半導体層20は、ノンドープの領域となっており、そのドーパント濃度は、p−のドーパント濃度としては、1×1016〔atoms/cm3〕以下の範囲が、n−のドーパント濃度としては、5×1015〔atoms/cm3〕以下の範囲がそれぞれ挙げられる。ここで「ノンドープ」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコン等に限られるものではない。この例ではドーパントとしてボロン(B)を用いている。このように、半導体層20をノンドープの完全空乏層とすることができ、かつ、この完全空乏層の厚みを200nm以下とすることができる。このような工程を経ることにより形成された複合基板1は、半導体層20が酸化物からなる層等を介さずに直接支持基板10に直接常温接合されていることにより、OSF欠陥の発生を抑制するとともに、緻密で且つ欠陥の少ない半導体層20をとすることができる。また、このような薄く、欠陥が少ない完全空乏層である半導体層20が直接支持基板10と接合されることにより、支持基板10の絶縁性や高い放熱性の利点を半導体素子に反映させることができる。
チャントは、p型シリコンを採用している本実施形態において、閾値となる抵抗値が1〜4[Ω・cm](この閾値に対応するドーパント濃度は7×1017〜2×1018[atoms/cm3]である)を境にしてエッチング速度が著しく低下するように調整されている。例えば、フッ酸、硝酸および水の混合比を1:3:8としたときには、閾値を境にしてエッチングレートが1/1000以上に変化する。なお、選択性のエッチングをする他の方法としては、5%程度のフッ化水素溶液内での電解エッチング法、あるいはKOH溶液でのパルス電極陽極酸化法などが挙げられる。このようなエッチャントを用いれば、エピタキシャル層中のドーパント濃度変化が自動的にエッチングストップ層の役割を果たすものとなる。このようにして、高濃度Si単結晶基板と、エピタキシャル層の一部とを除去し、残った部分を半導体層20とする。このような工程を経て得た半導体層20は、ノンドープの領域となっており、そのドーパント濃度は、p−のドーパント濃度としては、1×1016〔atoms/cm3〕以下の範囲が、n−のドーパント濃度としては、5×1015〔atoms/cm3〕以下の範囲がそれぞれ挙げられる。ここで「ノンドープ」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコン等に限られるものではない。この例ではドーパントとしてボロン(B)を用いている。このように、半導体層20をノンドープの完全空乏層とすることができ、かつ、この完全空乏層の厚みを200nm以下とすることができる。このような工程を経ることにより形成された複合基板1は、半導体層20が酸化物からなる層等を介さずに直接支持基板10に直接常温接合されていることにより、OSF欠陥の発生を抑制するとともに、緻密で且つ欠陥の少ない半導体層20をとすることができる。また、このような薄く、欠陥が少ない完全空乏層である半導体層20が直接支持基板10と接合されることにより、支持基板10の絶縁性や高い放熱性の利点を半導体素子に反映させることができる。
(製造方法の変形例:非対向状態)
上述の製造方法の説明において、活性化する工程において、支持基板10と半導体層20とを非対向の状態にすることについて説明したが、その具体例について説明する。図8(a)〜(d)は、それぞれ非対向の状態を実現するための常温接合装置100内における第1ステージ103,第2ステージ104,FABガン102の配置例を示すものである。なお、図中において、支持基板10のうち第1ステージ103に接する側とは反対側の主面が一主面10aである。同様に、半導体層20のうち第2ステージ104に接する側とは反対側の主面が一主面20bである。
上述の製造方法の説明において、活性化する工程において、支持基板10と半導体層20とを非対向の状態にすることについて説明したが、その具体例について説明する。図8(a)〜(d)は、それぞれ非対向の状態を実現するための常温接合装置100内における第1ステージ103,第2ステージ104,FABガン102の配置例を示すものである。なお、図中において、支持基板10のうち第1ステージ103に接する側とは反対側の主面が一主面10aである。同様に、半導体層20のうち第2ステージ104に接する側とは反対側の主面が一主面20bである。
非対向状態は、例えば、図8(a)に示すように、第1ステージ103の基板保持面103a,第2ステージ104の基板保持面104aを、共に同じ向きとなるように配置し、FABガン102を同じ方向から照射することにより、実現すればよい。特に図8(a)に示すように、平面視における位置をずらすことが好ましい。言い換えると、XY平面において、表面を活性化する工程においては、第1ステージ103の存在位置と第2ステージ104の存在位置とが重複しないことが好ましい。
また、図8(b)に示すように、平面視における位置は重複するが、第1ステージ103の基板保持面103aおよび第2ステージ104の基板保持面104aが背中合わせになるように配置してもよい。言い換えると、第1ステージ103の基板保持面103aおよび第2ステージ104の基板保持面104aが互いに反対向きとなるように配置し、かつ第1ステージ103の基板保持面103aとは反対側の面および第2ステージ104の基板保持面104aとは反対側の面が対向するように配置してもよい。そして、第1ステージ103の基板保持面103aおよび第2ステージ104の基板保持面104aのそれぞれに対向するように配置されたFABガン102により、支持基板10の表面および半導体層20の表面を活性化する。
また、図8(c)に示すように、第1ステージ103の基板保持面103a,第2ステージ104の基板保持面104aを互いに間隔を開けて配置し、その間に絶縁体から成る遮蔽板107を設けてもよい。そして、FABガン102は、第1ステージ103および第2ステージ104の側面側に位置し、不図示の位置調整機構によってその向きを変えながら、第1ステージ103の基板保持面103aと、第2ステージ104の基板保持面104aとにそれぞれ保持された基板に中性子ビームを照射する。
遮蔽板107は、FABガン102の照射によりスパッタリングされ難い物質からなることが好ましく、例えば、クオーツなどの単結晶体や酸化シリコン、酸化アルミニウム、窒化シリコン等のセラミック材料等を用いることができる。ここで、半導体層20のように、接合する2つの基板の少なくとも一方が電気特性に影響のある材料であるときには、これらの基板を構成する主成分元素と同一の元素を主成分として含む絶縁体で遮蔽板107を形成することが好ましい。例えば、シリコン基板を用いる場合には、酸化シリコン(SiOx)を用いることが好ましい。この場合には、仮に遮蔽板107がFABガン102によりエッチングされたとしても、半導体層20を構成する元素の原子が浮遊することとなり、半導体層20に付着したとしてもその影響を小さく抑えることができる。
また、図8(d)に示すように、一方の基板を活性化する間、他方の基板を、真空容器101のうちFABガン102が照射される空間から隔離された待機スペース108に移動させてもよい。このような構成とすることにより、支持基板10の表面の活性化と半導体層20の表面の活性化とを、時間的にも空間的にも分離することができ、時間的にも空間的にも非対向状態を実現することができる。
常温接合装置100が真空容器101とこれにつながる基板搬送室とを有する場合には、基板搬送室を待機スペース108として用いてもよい。なお、基板搬送室は真空状態にすることが可能であり、待機スペース108として用いるときには、真空状態にした後に基板を待機させるとよい。
図8(a)〜(c)に示す例の場合には、支持基板10の表面の活性化と半導体層20の表面の活性化とは、同時に行なってもよいし、時間を空けて個別に行なってもよい。時間を空けて個別に行なう場合には、支持基板10の活性化と半導体層20の活性化とを時間的にも空間的にも分離することができ、より金属量を削減することができるので好ましい。
さらに、上述の実施形態においては、活性化する工程と接合する工程とを同一の真空容器101内で行なう例を用いて説明したが、活性化する工程専用の真空容器を設けて、順次支持基板10、半導体層20を投入し、活性化後に基板を移動させて、接合する工程用の真空容器に運搬してもよい。その場合には、FABガン102の配置を接合工程を考慮せずに、活性化に最適な配置とすることができるとともに、接合のための真空容器に比べて小さく、シンプルな構成の容器とすることができるので、真空度を高めて、意図せぬ不純物を排除することができる。
また、支持基板10および半導体層20のサイズが大きくなると、全面において均一に活性化するために、複数のFABガン102を用いる必要がある。その場合には、図9に示すように複数のFABガン102を互いに対向しないように配置することが好ましい。図9は、真空容器101を上方から見たときの透視状態の平面図である。FABガン102からの中性子ビームは高エネルギーであるため、対向する位置に他のFABガン102がある場合にはFABガン102の構造体の構成物がスパッタリングされてしまい、複合基板1の特性に影響が生じる虞があるからである。
また、複数のFABガン102が互いに対向するように配置する場合には、FABガン102自体に遮蔽板107と同様の材料からなるカバーを設け、FABガン102の露出を最小限にしたり、一方のFABガン102を照射するときには、それと対向する位置に存在するFABガン102をカバーで覆うことにより、複数のFABガン102が対向する状態を時間的に分離したりしてもよい。
(変形例:活性化する工程)
第1活性化工程および第2活性化工程に先立ち、FABガン102を予備照射してもよい。これにより、真空チャンバー101内の雰囲気を清浄化することができる。この予備照射では、FABガン102を支持基板10,半導体層20の少なくとも一方に照射し、大気中にあった支持基板10または半導体層20の表面に付着していたC,H,O等の原子がスパッタリングされ、真空チャンバー101内を浮遊する。このような浮遊原子を真空チャンバー101内を高真空化することにより除去した後に、第1活性化工程および第2活性化工程により、再度FABガンを照射して支持基板10の表面および半導体層20の表面を活性化して、両者を接合すれば、接合界面に存在する不純物量を低減することができる。予め活性化すべき一主面10a,20bに付着した不純物を除去してから、本格的な活性を行なうことができるからである。
第1活性化工程および第2活性化工程に先立ち、FABガン102を予備照射してもよい。これにより、真空チャンバー101内の雰囲気を清浄化することができる。この予備照射では、FABガン102を支持基板10,半導体層20の少なくとも一方に照射し、大気中にあった支持基板10または半導体層20の表面に付着していたC,H,O等の原子がスパッタリングされ、真空チャンバー101内を浮遊する。このような浮遊原子を真空チャンバー101内を高真空化することにより除去した後に、第1活性化工程および第2活性化工程により、再度FABガンを照射して支持基板10の表面および半導体層20の表面を活性化して、両者を接合すれば、接合界面に存在する不純物量を低減することができる。予め活性化すべき一主面10a,20bに付着した不純物を除去してから、本格的な活性を行なうことができるからである。
このように、不純物量の低減を目的とする場合には、FABガン102の照射は、活性化すべき2つの表面を対向させて活性化させる場合でも、非対向状態で活性化させる場合にも有効である。そして、FABガン102の加速電圧、照射時間、照射距離で決まるFABガン102の照射条件は、算術平均粗さRaが接合に悪影響を生じるほど悪化しなければ、自由に設定できる。ただし、予備照射工程では、第1活性化工程のように、半導体層20の原子同士の結合を切断しダングリングボンドを形成するような大きなエネルギーは必要としないため、第2活性化工程と同程度またはそれ以下の大きさの積算照射エネルギーとしてもよい。
なお、第1活性化工程においてこのように、支持基板10および半導体層20のうち少なくとも一方についてFABガン102の複数回の照射をしてもよい。
(電子部品)
なお、上述の実施形態およびその変形例の複合基板1に、複数の素子部を形成し、少なくとも1つの素子部を含むように複合基板1を分割して電子部品を形成してもよい。
なお、上述の実施形態およびその変形例の複合基板1に、複数の素子部を形成し、少なくとも1つの素子部を含むように複合基板1を分割して電子部品を形成してもよい。
具体的には、図10(a)に示すように、得られた複合基板1の半導体層20の上面側から素子部23を形成する。この素子部23としては、種々の半導体素子構造が挙げられる。
次に、図10(b)に示すように、素子部23が形成された複合基板1を分けて、電子部品2を製造する。この複合基板1を電子部品2に分けるのに際して、少なくとも1つの素子部23が1つの電子部品2に含まれるようにする。言い換えると、1つの電子部品2に複数の素子部23が含まれていてもよい。
以上のようにして、素子部23を有する電子部品2を製造することができる。
(実施例1)
上述の実施形態に基づき、複合基板1を以下の条件で形成した。
・支持基板10:6インチのサファイア基板
・支持基板10の接合面(一主面)10a:R面
・半導体層:ノンドープのSiエピタキシャル層を抵抗値0.01〜0.02ΩcmのSi単結晶基板上に2μm成膜した。成膜時の酸素濃度は1018atoms/cm2以下であった。このエピタキシャル層を厚み200nm残して、単結晶基板とともに除去し、残存部を半導体層20とした。半導体層20のドーパント濃度は1×1016atoms/cm2以下となっており、完全空乏層となっていることを確認した。
・接合条件:常温接合装置にて、1×10−5Pa以下の高真空中で支持基板10と半導体層20とにそれぞれFABガンを照射し、接合面を活性化した後に、活性化した両接合面を接触させて接合した。ここで、常温接合装置内部は絶縁性のカバー部材で被覆した。
上述の実施形態に基づき、複合基板1を以下の条件で形成した。
・支持基板10:6インチのサファイア基板
・支持基板10の接合面(一主面)10a:R面
・半導体層:ノンドープのSiエピタキシャル層を抵抗値0.01〜0.02ΩcmのSi単結晶基板上に2μm成膜した。成膜時の酸素濃度は1018atoms/cm2以下であった。このエピタキシャル層を厚み200nm残して、単結晶基板とともに除去し、残存部を半導体層20とした。半導体層20のドーパント濃度は1×1016atoms/cm2以下となっており、完全空乏層となっていることを確認した。
・接合条件:常温接合装置にて、1×10−5Pa以下の高真空中で支持基板10と半導体層20とにそれぞれFABガンを照射し、接合面を活性化した後に、活性化した両接合面を接触させて接合した。ここで、常温接合装置内部は絶縁性のカバー部材で被覆した。
ここで、活性化する工程は、2回に分けて行なった。すなわち、1回目の照射(第1活性化工程)は、図8(d)に示すように、半導体層20の表面のみをFABガン102により活性化させた。照射条件は、加速電圧を1.8kVとし照射時間を5分とした。
2回目の照射(第2活性化工程)は、図2に示すように、支持基板10の表面と半導体層20の表面とを向い合せた状態で活性化させた。照射条件は、加速電圧を1.0kVとし照射時間を1分とした。
(比較例1)
また、比較例1として、接合条件を下記の通りとする点以外は上記実施例と同一条件で比較サンプルを形成した。
・接合条件:常温接合装置にて、1×10−5Pa以下の高真空中で支持基板10と半導体層20とにそれぞれイオンガンを照射し、接合面を活性化した後に、活性化した両接合面を接触させて接合した。ここで、常温接合装置内部は金属部分が露出した状態とした。
また、比較例1として、接合条件を下記の通りとする点以外は上記実施例と同一条件で比較サンプルを形成した。
・接合条件:常温接合装置にて、1×10−5Pa以下の高真空中で支持基板10と半導体層20とにそれぞれイオンガンを照射し、接合面を活性化した後に、活性化した両接合面を接触させて接合した。ここで、常温接合装置内部は金属部分が露出した状態とした。
(接合界面観察)
実施例、比較例1の複合基板について、常温接合後、300度を超えるような熱処理を施さない状態で、半導体層と支持基板との接合界面を透過型電子顕微鏡(TEM)で断面観察した。
実施例、比較例1の複合基板について、常温接合後、300度を超えるような熱処理を施さない状態で、半導体層と支持基板との接合界面を透過型電子顕微鏡(TEM)で断面観察した。
具体的には、観察断面はイオンミリングにより作製し、TEM(日立ハイテクノロジーズ製:H−9000NAR)により、加速電圧200kV、観察倍率2050000倍(205万倍)で観察した。
その結果、実施例においては界面介在物(金属)や0.12〜0.5μmの大きさの付着物を確認できなかった。比較例1の断面観察像を、図5に示す。図5において、界面に厚さ5nm以下の混成層を確認した。
(加熱工程)
次に、実施例1,比較例1の複合基板に対して、900℃で30分間、酸素雰囲気で加熱処理を行なった。このような加熱処理を経た実施例1,比較例1の複合基板に対して、以下の測定を行なった。
次に、実施例1,比較例1の複合基板に対して、900℃で30分間、酸素雰囲気で加熱処理を行なった。このような加熱処理を経た実施例1,比較例1の複合基板に対して、以下の測定を行なった。
(金属量)
上述の実施例1、比較例1について、界面介在物30の密度を測定した。
上述の実施例1、比較例1について、界面介在物30の密度を測定した。
具体的には、半導体層20を薄層化し、厚みを500nmとした後に、複合基板1の半導体層20の上面を、開口径50mmでマスクし、マスク開口部に露出する半導体層20を硝酸とフッ酸との混合液でエッチングしてエッチング液に溶解させた。この溶解させた溶液を全量蒸発皿に採取し、加熱・蒸発乾固後に残渣を酸溶解させたものをICP−MSにより測定した。これらの作業はクリーンルーム(クラス100)内において行なった。
そして、ICP―MSによる測定結果である元素質量(ng)を各元素の原子量で除してモル数に換算後、アボガドロ数を乗じて原子数に換算し、先の接合界面観察結果よりこれらの金属原子は界面から厚み5nm以下に存在するものと仮定して、5nmで除するとともにマスク開口面積で除することにより単位面積当たりの原子数に換算した。その結果を表1に示す。なお、表1中には各元素の検出下限も示す。
なお、支持基板10を構成する主成分の元素、半導体層20を構成する主成分の元素、すなわち、Al,Siは界面介在物30を構成する金属元素から省いている。
活性化をイオンガンからFABガンに変更した比較例2では、なお1×1016atoms/cm2を超える金属量となっているが、FABガンを用い、かつ、保護カバーにより金属の露出量を調整した実施例1により、初めて1×1012atoms/cm2以下の金属量を実現できていることを確認した。
なお、確認までに、実施例1、比較例1,2について、半導体層の上面側から厚み方向に向けてSIMSにより深さ方向分析を行なった。その結果、接合界面から5nmを超える部分では、金属原子は検出されていなかった。このことより、上述のICP−MSによる換算方法が正しいことを確認した。
(接合強度)
次に、上述の実施例1、比較例1について、接合強度を測定した。
次に、上述の実施例1、比較例1について、接合強度を測定した。
具体的には、実施例1、比較例1について、複合基板の任意の5か所(周辺部、中央部等)について約1cm角に切り出し、Quad Group社製の薄膜密着強度測定器Romulus装置により引張強度を測定した。その結果、実施例1も比較例1と同様の接合強度を得ていることを確認できた。
(ミスマッチングが少なく接合されている状態の確認)
次に、実施例1の複合基板1の接合界面を観察した。
次に、実施例1の複合基板1の接合界面を観察した。
具体的には、イオンミリングにより複合基板1の半導体層20と支持基板10との接合界面を含むような断面を形成し、TEM(日立ハイテクノロジーズ社製:H−9000NAR)により、加速電圧200kV、観察倍率2050000倍(205万倍)で観察した。
その結果、図6に示す通り、支持基板10の原子配列と半導体層20の原子配列とがその界面においても数原子層においてところどころに乱れがあるのみで、ミスマッチングの少ない状態で接合されていることが確認できた。具体的には、ミスマッチング部分(格子不整合部)は1nm以下である。ミスマッチング部分においても原子配列の大きな乱れもないことから、異種材料を接合していても半導体層20に意図せぬ歪みおよび歪みに起因する応力が生じることがなく、半導体層20の性能を高めることができる。
(金属凝集有無)
次に、実施例1,比較例1の複合基板について、900℃で30分間の熱処理を行ない、その断面を観察した。
次に、実施例1,比較例1の複合基板について、900℃で30分間の熱処理を行ない、その断面を観察した。
具体的には、イオンミリングにより複合基板1の半導体層20と支持基板10との接合界面を含むような断面を形成し、TEM(日立ハイテクノロジーズ社製:H−9000NAR)により、加速電圧200kV、観察倍率2050000倍(205万倍)で観察し
た。
た。
その結果、図7A,図7Bに示す通り、図からも明らかなように、比較例では金属元素が凝集している様子が確認されたが、実施例1においては凝集している様子は確認されなかった。
このことから、半導体素子を作りこむために加熱処理する必要のある複合基板において、接合界面の金属密度を1×1012atoms/cm2以下に制御することが重要であることを確認した。そして、このような金属密度とすることは、接合界面に酸化物からなる層を有する場合も同様であることを確認した。
なお、図2に示す常温接合装置において、支持基板10の表面および半導体層20の表面を活性化した後、真空チャンバー101内において一定時間放置した後に、両者を接触させたところ、両者を接合することはできなかった。このことから、たとえ真空中であっても、活性化後に時間が経過すると所望の接合強度を得ることができないことを確認した。ここで、FABガン102照射直後に支持基板10と半導体層20とを接合させたときには、その接合強度は300kg/cm2以下であった。これに対して、FABガン102により第1活性化工程を行なった後に第2活性化工程を行なうことにより、その接合強度は、5分放置後の接合強度である10〜50kg/cm2と大きく低下していることを確認した。
以上のことから、接合工程は、前記第2活性化工程から5分以内に行なわれることが好ましい。
1・・・・複合基板
10・・・支持基板
20・・・半導体層
30・・・界面介在物
40・・・酸化層
101・・真空容器(真空チャンバー)
102・・FABガン
107・・遮蔽板
108・・待機スペース
10・・・支持基板
20・・・半導体層
30・・・界面介在物
40・・・酸化層
101・・真空容器(真空チャンバー)
102・・FABガン
107・・遮蔽板
108・・待機スペース
Claims (4)
- 絶縁材料からなる支持基板と、前記支持基板上に重ね合わされて接合された単結晶半導体からなる半導体層と、前記支持基板および前記半導体層を構成する元素とは異なる金属元素からなり、前記支持基板と前記半導体層との界面に1012atoms/cm2以下の密度で存在する界面介在物とを含む複合基板の製造方法であって、
真空容器内で前記半導体層の表面を、前記支持基板の表面と対向しない状態を保ってFABガンで活性化する第1活性化工程と、
前記真空容器内で前記支持基板の表面を、前記第1活性化工程における前記FABガン照射に比べて積算照射エネルギーが小さくなるような条件で前記FABガンを照射させて活性化する第2活性化工程と、
前記支持基板の活性化された表面および前記半導体層の活性化された表面を互いに接触させることにより、前記支持基板と前記半導体層とを常温で接合する接合工程とを有する複合基板の製造方法。 - 前記第2活性化工程は、前記第1活性化工程の後に行なわれる、請求項1に記載の複合基板の製造方法。
- 前記第1活性化工程において、前記FABガンを、前記半導体層の表面のみに照射させ、
前記第2活性化工程において、前記FABガンを、前記半導体層の表面と前記支持基板の表面とに照射させる、請求項2に記載の複合基板の製造方法。 - 前記接合工程は、前記第2活性化工程から5分以内に行なわれる、請求項3に記載の複合基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014051691A JP2015176986A (ja) | 2014-03-14 | 2014-03-14 | 複合基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014051691A JP2015176986A (ja) | 2014-03-14 | 2014-03-14 | 複合基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015176986A true JP2015176986A (ja) | 2015-10-05 |
Family
ID=54255920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014051691A Pending JP2015176986A (ja) | 2014-03-14 | 2014-03-14 | 複合基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015176986A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018049997A (ja) * | 2016-09-23 | 2018-03-29 | 株式会社Sumco | シリコン接合ウェーハの製造方法およびシリコン接合ウェーハ |
JP2018064057A (ja) * | 2016-10-14 | 2018-04-19 | 株式会社Sumco | シリコン接合ウェーハの製造方法およびシリコン接合ウェーハ |
-
2014
- 2014-03-14 JP JP2014051691A patent/JP2015176986A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018049997A (ja) * | 2016-09-23 | 2018-03-29 | 株式会社Sumco | シリコン接合ウェーハの製造方法およびシリコン接合ウェーハ |
JP2018064057A (ja) * | 2016-10-14 | 2018-04-19 | 株式会社Sumco | シリコン接合ウェーハの製造方法およびシリコン接合ウェーハ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5070557B2 (ja) | 常温接合方法 | |
US10424514B2 (en) | Method for manufacturing semiconductor substrate | |
TW459390B (en) | Semiconductor substrate and method for producing the same | |
JP5922782B2 (ja) | デバイスの製造方法 | |
JP5926401B2 (ja) | 複合基板およびその製造方法 | |
JP6504555B2 (ja) | 原子拡散接合方法及び前記方法により接合された構造体 | |
JP2015176986A (ja) | 複合基板の製造方法 | |
JP2019012756A (ja) | 半導体素子基板の製造方法 | |
JP6185474B2 (ja) | 複合基板およびその製造方法 | |
JP6068626B2 (ja) | 複合基板およびその製造方法 | |
US10199343B2 (en) | UBM (under bump metal) electrode structure for radiation detector, radiation detector and production method thereof | |
CN113097124B (zh) | 异质集成GaN薄膜及GaN器件的制备方法 | |
JP2010287718A (ja) | 貼り合わせ基板及び貼り合わせ基板の製造方法 | |
JP2015126052A (ja) | 複合基板の製造方法 | |
JP6110095B2 (ja) | 複合基板 | |
JP7380179B2 (ja) | 多層soiウェーハ及びその製造方法並びにx線検出センサ | |
JP6162381B2 (ja) | 複合基板 | |
JP6114063B2 (ja) | 複合基板 | |
JP5364345B2 (ja) | Soi基板の作製方法 | |
JP2014007365A (ja) | 複合基板の製造方法 | |
JP2011077201A (ja) | 半導体装置の製造方法 | |
JP2014049581A (ja) | 複合基板および複合基板の製造方法 | |
JPH0497533A (ja) | 半導体基板 | |
JP2015032588A (ja) | 複合基板およびその製造方法 | |
JP2013207212A (ja) | 複合基板の製造方法および複合基板 |