JP2017157812A - ウェハの熱処理方法 - Google Patents

ウェハの熱処理方法 Download PDF

Info

Publication number
JP2017157812A
JP2017157812A JP2016146182A JP2016146182A JP2017157812A JP 2017157812 A JP2017157812 A JP 2017157812A JP 2016146182 A JP2016146182 A JP 2016146182A JP 2016146182 A JP2016146182 A JP 2016146182A JP 2017157812 A JP2017157812 A JP 2017157812A
Authority
JP
Japan
Prior art keywords
wafer
gas
heat treatment
gas mixture
deuterium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016146182A
Other languages
English (en)
Inventor
肖徳元
Deyuan Xiao
張汝京
Ru Jing Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Publication of JP2017157812A publication Critical patent/JP2017157812A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】成長時導入欠陥は減少し、凝集した真性点欠陥は防止され、ウェハの表面には無欠陥領域(DZ:denuded zone)が形成されるウェハの熱処理方法。【解決手段】ウェハを、酸素ガス及び重水素ガスを含むガス混合物で満たされた環境内に置き、このウェハの表面に急速熱処理を行う。その結果、無欠陥領域がウェハの表面に形成され、後の作製工程において半導体デバイスの界面で放出されて特性を改善し得る重水素原子がウェハ内に保持され、内部微小欠陥は半導体デバイスから離れて形成される。【選択図】図1

Description

本発明は、ウェハ作製の分野、特にはウェハの熱処理方法に関する。
チョクラルスキー(CZ)法、フローティングゾーン(FZ)法などにより成長する円柱状の単結晶シリコンインゴットは、半導体デバイスを製造するための基本的な材料として使用される。
CZ法を例にとると、シリカをるつぼ内で加熱して溶融させ、次に、直径約10mmの棒状の種結晶を溶融したシリカに浸漬させる。種結晶を回転させ、徐々に引き上げると、溶融したポリシリコン由来のシリコン原子により構成される連続した結晶格子を有する単結晶が成長する。環境が安定しているならば結晶化は安定して行われ、最終的に、円柱状の単結晶シリコンである単結晶シリコンインゴットが形成される。次に、このインゴットをスライスし、研削し、エッチングを施し、清浄化し、研磨してウェハを形成する。
単結晶シリコンインゴットの成長やウェハ及びデバイスの作製中、単結晶の不完全性、工程若しくは物理的構造から発生する応力又は環境由来の不純物などを原因として様々な欠陥が発生し得る。例えば、空孔及び自己格子間欠陥(self interstitialcy)の形態の点欠陥、石英るつぼ由来の酸素不純物、半導体デバイス作製時の応力又はせん断力により発生する転位、作製過程で入り込んだ金属不純物などが生じ得る。
欠陥及び格子間シリコン原子近くのシリコン原子は非結合電子を有するため、半導体デバイスの界面又は表面でダングリングボンドが発生する。キャリアの数は、バイアス電圧に応じて、そこでの再結合により減少又は発生により増加し得る。そのため、電子の移動度が低下して半導体デバイスの性能が低下し得る。同様に、金属不純物は、電気的特性に関する問題、例えば降伏電圧の低下、より多量の電流の漏れなどを半導体デバイスで引き起こす。
別の問題は、キャリア注入に起因するホットキャリア効果である。半導体デバイスの小型化に関連した高電界においてキャリアが十分なエネルギーを得てキャリアの衝突が起き、少量のキャリアがゲート酸化物に侵入する場合がある。これは半導体デバイスの性能を低下させ、信頼性を不適格なものにし得る。
これらの問題を解決するための一般的な解決策の1つが水素不動態化処理であり、半導体デバイスを形成したウェハを水素高含有環境内でアニールすることでダングリングボンドを水素と結合させる。この水素不動態化処理により、ダングリングボンドの数及び半導体デバイスの動作への望ましくない影響が減少し得る。
別の解決策は、特許文献1で開示されるような重水素でのコンディショニングである。半導体デバイスの作製が終了した後、半導体デバイスを重水素ガスでコンディショニングする。重水素原子はIII、IV又はV族元素と共有結合により結合して安定した構造を形成する。そのため、脱不動態化は遅くなり、ホットキャリアは減少し、漏れ電流は減少し、半導体デバイスの性能及び信頼性は向上し得る。しかしながら、半導体デバイス内の様々なドーパントは活性水素空気又は重水素空気と高温で反応し得る。これは、不動態化処理又は重水素コンディショニングのためのプロセスパラメータの最適化を困難にしてしまう。
さらに別の選択は、ウェハ内で、加熱処理中に残留格子間酸素原子から酸素析出を発生させることである。酸素析出は、金属不純物を捕捉し、転位のすべりを回避し、半導体デバイスの機械的強度及び性能を向上させるためのイントリンシック・ゲッタリングの手段としての機能を果たし得る。
しかしながら、酸素析出が半導体デバイスのアクティブ領域で起きるとゲート酸化物の完全性が損なわれ、最新の半導体デバイスの要件を満たさない漏れ電流につながる。したがって、やむを得ず酸素析出をアクティブ領域の外、例えばバルク領域で発生させることで半導体デバイスの動作が阻害されるのを回避する。深さを制御するために、ウェハ内での酸素析出の密度及びサイズは、この分野における重要なテーマである。
米国特許第5872387号明細書
本発明の目的は、ウェハを酸素ガス及び重水素ガスを含むガス混合物で満たされた環境内に置き、ウェハの表面に急速熱処理を行うことによるウェハの熱処理方法を提供することであり、成長時導入欠陥は減少し、凝集した真性点欠陥は防止され、ウェハの表面には無欠陥領域(DZ:denuded zone)が形成される。
本発明の別の目的は、ウェハを酸素ガス及び重水素ガスを含むガス混合物で満たされた環境内に置き、ウェハの表面に急速熱処理を行うことによるウェハの熱処理方法を提供することであり、内部微小欠陥は半導体デバイスを形成する既定の場所近くで発生するもののアクティブ領域では発生せず、転位のすべりは抑制され、金属不純物を捕捉するためのイントリンシック・ゲッタリングが促進される。
本発明のさらに別の目的は、ウェハを酸素ガス及び重水素ガスを含むガス混合物で満たされた環境内に置き、ウェハの表面に急速熱処理を行うことによるウェハの熱処理方法を提供することであり、重水素原子の一部は格子間不純物としてウェハ内に存在し、半導体デバイスの作製過程でダングリングボンドに界面で結合して半導体デバイスの性能を向上させることが可能な安定した構造を形成する。
本発明の別の目的は、ウェハを酸素ガス及び重水素ガスを含むガス混合物で満たされた環境内に置き、ウェハの表面に急速熱処理を行うことによるウェハの熱処理方法を提供することであり、脱不動態化が緩やかになることで半導体デバイスの性能は確保され、ホットキャリアに対する半導体の耐性は強化され、漏れ電流は減少し、半導体デバイスの信頼性は上昇する。
本発明はウェハの熱処理方法を提供する。本方法は、少なくとも1枚のウェハを酸素ガス及び重水素ガスを含むガス混合物で満たされた環境内に置き、この少なくとも1枚のウェハの表面に急速熱処理を行うステップを含む。
好ましくは、少なくとも1枚のウェハを酸素ガス及び重水素ガスを含むガス混合物で満たされた環境内に置き、この少なくとも1枚のウェハの表面に急速熱処理を行うステップを、インゴットをスライスしてこの少なくとも1枚のウェハを形成した後であり且つこの少なくとも1枚のウェハ上に複数の半導体デバイスの構造体を作製する前に行う。そのため、このステップを行う際に、このステップを実行するにあたって考慮すべき、半導体デバイス内の様々な材料又は構造及び有害な形になり得るそれらの反応又は変化が混じりあった複雑な状況を回避し得る。これによりステップを最適化するプロセスが簡略化される。
加えて、ウェハの熱処理方法において、例えば、ガス混合物は任意で他の種類のガス、例えばアルゴンガス及び窒素ガスをさらに含み得る。ガス混合物中の各種ガスの割合は、ウェハ及び/又は半導体デバイスの要件又は特性に応じて変化し得る。一例において、ガス混合物中の酸素ガスのガス分圧は1〜99%になり得て、ガス混合物中の重水素ガスのガス分圧は1〜99%になり得て、ガス混合物中のアルゴンガスのガス分圧は1〜99%になり得て、ガス混合物中の窒素ガスのガス分圧は1〜99%になり得る。
さらに、ウェハの熱処理方法において、急速熱処理は様々な装置で行い得る。本方法で行う急速熱処理における急速加熱処理及び急速冷却処理の順序及び回数、急速加熱処理から急速冷却処理へと又は急速冷却処理から急速加熱処理へと移行する回数、急速加熱/冷却処理を開始する初期温度、達成する既定の高温並びに温度勾配は全て任意である。
好ましくは、急速熱処理は、急速加熱処理及び急速冷却処理を含む。より好ましくは、急速熱処理においては、ウェハを急速加熱処理において1200〜1400℃になり得る既定の高温まで加熱し、次に、急速冷却処理において50〜150℃/秒になり得る温度勾配で冷却する。
本発明のウェハの熱処理方法を行った後、好ましくは、少なくとも1枚のウェハ中の窒素固溶体の濃度は1×1012〜8×1018原子/cmになり得て、少なくとも1枚のウェハ中の重水素固溶体の濃度は1×1012〜8×1018原子/cmになり得て、無欠陥領域はウェハの表面から3〜30μmの深さに形成され得て、複数の内部微小欠陥は無欠陥領域の下のバルク領域で形成され得る。
したがって、本発明のウェハの熱処理方法で処理したウェハは好ましくは点欠陥が少なく、表面上に無欠陥領域を有し、後の工程において半導体デバイスの界面で放出されて特性を改善し得る重水素原子を獲得し、内部微小欠陥の位置を制御して半導体デバイスから離し、ホットキャリアに対する耐性を改善し、漏れ電流を減少させ、脱不動態化を緩やかにし、半導体デバイスの性能及び信頼性を改善する。
本発明の様々な目的及び利点は、以下の詳細な説明を添付の図面と併せて読むことでより容易に理解できる。
本発明の実施形態によるウェハの熱処理方法のフローチャートである。
本開示及びその利点をより完全に理解するために、ここで添付の図面を参照しながら以下の説明に入るが、同様の参照番号は同様の特徴を示す。当業者ならば、本明細書に記載のものを含めて、実施形態例を実行するための他の変化形があることがわかる。図面は特定の比率に限定されてはおらず、同様の参照番号は同様の要素を表すために使用される。本開示及び添付の請求項で使用の語「実施形態例(example embodiment、exemplary embodiment)」及び「本実施形態」は、そのような場合もあるものの、必ずしも単一の実施形態を意味せず、様々な実施形態例は、本開示の範囲又は趣旨から逸脱することなく容易に組み合わせ、また交換し得る。
図1を参照されたい。図1は、本発明の実施形態によるウェハの熱処理方法のフローチャートである。
ステップS110において、ウェハは、インゴットをスライスすることで形成される。ここで、ウェハは任意で、インゴットをウェハにするための幾つかの特定の工程(スライシング、研削、エッチング、清浄化、表面プロファイリング及び研磨、一連のウェハ作製工程等)でもって形成し得る。次に、ステップS120において、ウェハを、酸素空気及び重水素空気を含むガス混合物で満たされた環境内に置き、急速熱処理をウェハの表面に行う。次に、ステップS130において、複数の半導体デバイスの構造体、例えばゲート酸化物層、誘電体層などをウェハ上に作製する。したがって、ステップS120を行う際、任意で、半導体デバイスの構造体はどれも全く作製されておらず、すなわちウェハ上での初期段階にさえないため、各種要素及び構造体は、これらのステップ及びプロセスパラメータ制御の複雑さの影響を受けない。
ステップS120を行うための表面は、単一の表面又はウェハのアクティブ面と裏面の両方になり得る。前者を例にとると、表面は、アクティブ面又は裏面から選択し得るが、ここではアクティブ面である。さらに、本実施形態例において、ウェハは例えば単結晶シリコンウェハである。単結晶シリコンウェハの格子の配向を考慮して、ステップS120を行うための表面は特定の格子方向に沿った表面、例えば[100]方向、[110]方向などの表面になり得る。
ステップS120を行う場合、例えば、酸素ガス及び重水素ガスを含むガス混合物で満たされた環境は、ガス混合物を導入可能であり且つ加熱装置及び/又は冷却装置を設置したチャンバ、炉などにより実現し得る。
加熱装置及び冷却装置は、1枚のウェハについて急速熱処理を実行可能な、ハロゲンランプ及び水循環システムを備えた装置により実現し得るが、本発明はこの具体例に限定されない。
ガス混合物は任意で、他の種類のガス、例えばアルゴンガス及び窒素ガスをさらに含み得て、すなわちガス混合物は、酸素ガス、アルゴンガス及び窒素ガスを含み得る。処理時間が短く熱効率が高いため、アルゴンガス等の不活性ガス及び窒素ガス等の低活性のガスをガス混合物に添加することでガス混合物の活性を加減し得る。
ガス混合物中の各種ガスの組成及び比は、ウェハ及び/又は半導体素子に必要とされる特性に応じて調節し得る。例えば、ガス混合物中の酸素ガスのガス分圧は1〜99%、好ましくは5〜15%になり得て、ガス混合物中の重水素ガスのガス分圧は1〜99%、好ましくは85〜95%になり得て、ガス混合物中のアルゴンガスのガス分圧は1〜99%、好ましくは5〜15%になり得て、ガス混合物中の窒素ガスのガス分圧は1〜99%、好ましくは5〜15%になり得る。急速加熱処理/急速冷却処理において、ガス混合物中の各種ガスのガス分圧は好ましくは一定の値になり得る。しかしながら、必要ならば、ガス分圧は時間、温度又は温度勾配と共に変化し得る。
本発明において、ステップS120における急速加熱/冷却処理の回数及び順序、処理時間、初期温度、達成する既定の温度並びに温度勾配は限定されないが、ここ本実施形態においては例を挙げる。ステップS120において、例えば、ウェハをまず急速加熱処理で加熱し、次に急速冷却処理で冷却し得て、また追加の、回数を限定しない急速加熱処理及び/又は急速冷却処理を後に交互に行い得る。具体的には、ウェハを1000〜1200℃の初期温度から600〜800℃/秒の温度勾配で1200〜1400℃の既定の高温まで加熱し、次に50〜150℃/秒の温度勾配で400〜600℃の既定の低温まで冷却し得る。
他の実施形態においては、必要ならば、ウェハを既定の高温又は既定の低温でしばらく保持し得る。例えば、ウェハを急速加熱処理で既定の高温まで加熱し、その既定の高温でしばらく保持し、次に急速冷却処理で既定の低温まで冷却し得る。
急速熱処理は、静的エネルギーが最も低い場所に移動するウェハの表面にある乱れた原子が空孔及び自己格子間欠陥を排除して完璧に近い単結晶の層を形成することを可能にするエネルギーを供給し得る。この処理により、成長時導入欠陥は減少し得て、また凝集した真性点欠陥は防止され得る。
完璧に近い単結晶の層をここでは無欠陥領域(DZ)と称し、深さは好ましくは3〜30μmである。無欠陥領域は、複数の半導体デバイスの形成に使用し得る。無欠陥領域では欠陥が稀であるため、そのようなウェハは、素晴らしい特性を有する半導体デバイスの形成にとって有望である。ここで、ガス混合物中の各種ガスの比は、高品質の無欠陥領域を形成するために調節し得る。
急速熱処理は、重水素ガス及び/又は窒素ガスの一部からのウェハにおける重水素固溶体及び/又は窒素固溶体の発生を促進し得る。好ましくは、ウェハ中の窒素固溶体の濃度は1×1012〜8×1018原子/cmになり得て、ウェハ中の重水素固溶体の濃度は1×1012〜8×1018/cmになり得る。
ガス混合物中の重水素ガスの一部は、シリコン原子間の格子間不純物になり得る。これらの格子間重水素原子はウェハに大きな可能性をもたらし、これは後の工程又は半導体デバイスの動作まで明らかにならない。例えば、ウェハを半導体デバイスをその上に形成するための基板として使用する場合、格子間重水素原子は放出され、界面でダングリングボンドと結合して安定した共有結合を形成し得て、これが半導体デバイスの性能を向上させ得る。具体的には、ゲート酸化物層又は誘電体層形成時に、格子間重水素原子は放出され、ゲート酸化物層とシリコン又は誘電体層との間の界面でダングリングボンドと結合し得る。したがって、脱不動態化が緩やかになって半導体デバイスの性能が確保され、ホットキャリアに対する半導体の耐性が強化され、漏れ電流が減少し、半導体デバイスの信頼性が上昇し得る。
高温ではウェハ中の固溶体濃度が低温の場合より高く、ウェハの裏面の残留空孔濃度は高く、ガス混合物中には酸素ガスがあるため、急速熱処理中にウェハ内で酸素析出が発生して複数の内部微小欠陥が無欠陥領域の下のバルク領域で形成される。好ましくは、これらの内部微小欠陥は、ウェハの表面から3〜30μmの深さにある無欠陥領域の下に形成され、半導体デバイスのアクティブ領域を越えている。ガス混合物が窒素空気を含むならば、酸素析出はより高密度で発生し、ウェハの機械的強度を向上させ、また空孔を抑制し得る。
アクティブ領域に隣接するこれらの内部微小欠陥は半導体デバイスに素晴らしい効果をもたらし、例えば金属不純物を捕捉するためのイントリンシック・ゲッタリングの手段となって金属不純物が半導体デバイスなどに及ぼす悪影響を回避する。急速加熱/冷却処理中の温度勾配を制御することで内部微小欠陥の密度を増進させ、内部微小欠陥のサイズを調節し得る。したがって、作製過程で発生するせん断応力により引き起こされる転位のすべりを回避して半導体デバイスの機械的強度を向上させ得る。
したがって、上述したように、本発明の熱処理方法により処理したウェハは、好ましくは、点欠陥が少なく、表面上に無欠陥領域を有し、後の工程において半導体デバイスの界面で放出されて特性を改善し得る重水素原子を獲得し、内部微小欠陥の位置を制御して半導体デバイスから離し、ホットキャリアに対する耐性を改善し、漏れ電流を減少させ、脱不動態化を緩やかにし、半導体デバイスの性能及び信頼性を改善する。
開示した原理にしたがった様々な実施形態について説明してきたが、これらの実施形態が単なる例として挙げられたものであり限定的ではないことを理解すべきである。したがって、実施形態例の広さ及び範囲は、上記の実施形態のいずれによっても限定されるべきではなく、本開示から生じる請求項及びその均等物だけにしたがって定義されるべきである。さらに、記載の実施形態は上記の利点及び特徴を備えたものであるが、生じたそのような請求項を、上記の利点の一部又は全てを達成するプロセス及び構造に適用することを制限するものではない。
加えて、本明細書のセクションの見出しは米国特許法施行規則第1.77条の指針に沿って設けたもの、あるいは編成上の目印である。これらの見出しは、本開示から生じ得る請求項に記載の本発明を限定も特徴づけもしない。具体的には、「背景技術」中のある技術に関する説明は、その技術が本開示における発明に対する先行技術であるとの自認であると解釈されない。さらに、本開示において単数で「発明」と言及しても、本開示に1点しか新規性がないと論じるべきではない。複数の発明が本開示から生じる複数の請求項の限定にしたがって明記され得て、よってそのような請求項が本発明及びその均等物を定義し、本発明及びその均等物は請求項により保護される。全てのケースにおいて、そのような請求項の範囲は本開示を踏まえたその真価に基づいて考慮されるべきであり、本明細書中の見出しによって制約を受けるべきではない。

Claims (10)

  1. 少なくとも1枚のウェハを酸素ガス及び重水素ガスを含むガス混合物で満たされた環境内に置き、
    前記少なくとも1枚のウェハの表面に急速熱処理を行うことを含む、
    ウェハの熱処理方法。
  2. 前記ガス混合物はさらにアルゴンガス及び窒素ガスを含むことを特徴とする、請求項1に記載のウェハの熱処理方法。
  3. 前記ガス混合物中の前記酸素ガスのガス分圧は1〜99%であり、前記ガス混合物中の前記重水素ガスのガス分圧は1〜99%であることを特徴とする、請求項1に記載のウェハの熱処理方法。
  4. 前記ガス混合物中の前記アルゴンガスのガス分圧は1〜99%であり、前記ガス混合物中の前記窒素ガスのガス分圧は1〜99%であることを特徴とする、請求項2に記載のウェハの熱処理方法。
  5. 前記急速熱処理は急速加熱処理及び急速冷却処理を含むことを特徴とする、請求項1に記載のウェハの熱処理方法。
  6. 前記急速熱処理において、前記少なくとも1枚のウェハを1200〜1400℃の既定の高温から50〜150℃/秒の温度勾配で冷却することを特徴とする、請求項5に記載のウェハの熱処理方法。
  7. 前記少なくとも1枚のウェハ中の窒素固溶体の濃度は1×1012〜8×1018原子/cmであることを特徴とする、請求項1に記載のウェハの熱処理方法。
  8. 前記少なくとも1枚のウェハ中の重水素固溶体の濃度は1×1012〜8×1018原子/cmであることを特徴とする、請求項1に記載のウェハの熱処理方法。
  9. 無欠陥領域は前記少なくとも1枚のウェハの表面から3〜30μmの深さに形成され、複数の内部微小欠陥は前記無欠陥領域の下のバルク領域で形成されることを特徴とする、請求項1に記載のウェハの熱処理方法。
  10. 少なくとも1枚のウェハを酸素ガス及び重水素ガスを含むガス混合物で満たされた環境内に置き、前記少なくとも1枚のウェハの表面に急速熱処理を行う前記ステップを、インゴットをスライスして前記少なくとも1枚のウェハを形成した後であり且つ前記少なくとも1枚のウェハ上に複数の半導体デバイスの構造体を作製する前に行うことを特徴とする、請求項1に記載のウェハの熱処理方法。
JP2016146182A 2016-03-03 2016-07-26 ウェハの熱処理方法 Pending JP2017157812A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610120844.9 2016-03-03
CN201610120844.9A CN107154354B (zh) 2016-03-03 2016-03-03 晶圆热处理的方法

Publications (1)

Publication Number Publication Date
JP2017157812A true JP2017157812A (ja) 2017-09-07

Family

ID=59650576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016146182A Pending JP2017157812A (ja) 2016-03-03 2016-07-26 ウェハの熱処理方法

Country Status (6)

Country Link
US (1) US9779964B2 (ja)
JP (1) JP2017157812A (ja)
KR (1) KR20170103642A (ja)
CN (1) CN107154354B (ja)
DE (1) DE102016114940B4 (ja)
TW (1) TWI628321B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308076A (ja) * 1992-03-03 1993-11-19 Fujitsu Ltd シリコンウエーハの酸素析出方法
JP2000150508A (ja) * 1998-09-28 2000-05-30 Hyundai Electronics Ind Co Ltd 半導体素子の絶縁膜形成方法
JP2001189317A (ja) * 2000-01-05 2001-07-10 Mitsubishi Materials Silicon Corp Igウェーハの製造方法及びこの方法で作られたigウェーハ
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率czシリコンにおけるサーマルドナー生成の制御
JP2015204326A (ja) * 2014-04-11 2015-11-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法、及びシリコンウェーハ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872387A (en) 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
DE10119741B4 (de) 2001-04-23 2012-01-19 Mattson Thermal Products Gmbh Verfahren und Vorrichtung zum Behandeln von Halbleitersubstraten
US20020197823A1 (en) * 2001-05-18 2002-12-26 Yoo Jae-Yoon Isolation method for semiconductor device
JP2003007711A (ja) * 2001-06-27 2003-01-10 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
US7122454B2 (en) 2002-06-12 2006-10-17 Applied Materials, Inc. Method for improving nitrogen profile in plasma nitrided gate dielectric layers
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US20070187386A1 (en) * 2006-02-10 2007-08-16 Poongsan Microtec Corporation Methods and apparatuses for high pressure gas annealing
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
US9498845B2 (en) * 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
CN102396055B (zh) * 2009-04-13 2014-09-03 信越半导体股份有限公司 退火晶片、退火晶片的制造方法以及器件的制造方法
US8357939B2 (en) * 2009-12-29 2013-01-22 Siltronic Ag Silicon wafer and production method therefor
JP5427636B2 (ja) * 2010-02-17 2014-02-26 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5912368B2 (ja) * 2011-03-22 2016-04-27 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法及びシリコンウェーハ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308076A (ja) * 1992-03-03 1993-11-19 Fujitsu Ltd シリコンウエーハの酸素析出方法
JP2000150508A (ja) * 1998-09-28 2000-05-30 Hyundai Electronics Ind Co Ltd 半導体素子の絶縁膜形成方法
JP2001189317A (ja) * 2000-01-05 2001-07-10 Mitsubishi Materials Silicon Corp Igウェーハの製造方法及びこの方法で作られたigウェーハ
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率czシリコンにおけるサーマルドナー生成の制御
JP2015204326A (ja) * 2014-04-11 2015-11-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法、及びシリコンウェーハ

Also Published As

Publication number Publication date
CN107154354B (zh) 2020-12-11
DE102016114940A1 (de) 2017-09-07
TW201732098A (zh) 2017-09-16
DE102016114940B4 (de) 2023-04-27
CN107154354A (zh) 2017-09-12
TWI628321B (zh) 2018-07-01
KR20170103642A (ko) 2017-09-13
US9779964B2 (en) 2017-10-03
US20170256419A1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
JP5276863B2 (ja) シリコンウェーハ
KR102306730B1 (ko) 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
JP6044660B2 (ja) シリコンウェーハの製造方法
JP2006344823A (ja) Igbt用のシリコンウェーハ及びその製造方法
US7211141B2 (en) Method for producing a wafer
JP3381816B2 (ja) 半導体基板の製造方法
JP2019004173A (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP2009170656A (ja) 単結晶シリコンウェーハおよびその製造方法
JP2011029429A (ja) シリコンウェーハの熱処理方法
JP2009231429A (ja) シリコンウェーハの製造方法
JP2005060168A (ja) ウエーハの製造方法
KR20170026386A (ko) 실리콘 단결정 웨이퍼의 열처리방법
JP2008166517A (ja) 半導体基板の製造方法
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
JP2017157812A (ja) ウェハの熱処理方法
KR20220029585A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
KR20100127682A (ko) 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법
US9793138B2 (en) Thermal processing method for wafer
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP2002043241A (ja) シリコンウェーハの熱処理方法及びシリコンウェーハ
JP2004056132A (ja) 半導体ウェーハの製造方法
JP2005064256A (ja) エピタキシャルウエーハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180828