KR20100127682A - 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법 - Google Patents
저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20100127682A KR20100127682A KR1020090046214A KR20090046214A KR20100127682A KR 20100127682 A KR20100127682 A KR 20100127682A KR 1020090046214 A KR1020090046214 A KR 1020090046214A KR 20090046214 A KR20090046214 A KR 20090046214A KR 20100127682 A KR20100127682 A KR 20100127682A
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- hours
- silicon wafer
- heat treatment
- bmd
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 44
- 239000010703 silicon Substances 0.000 title claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 230000008569 process Effects 0.000 title abstract description 44
- 238000005247 gettering Methods 0.000 title description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 238000010438 heat treatment Methods 0.000 claims description 65
- 238000000137 annealing Methods 0.000 claims description 33
- 230000007547 defect Effects 0.000 claims description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 19
- 239000001301 oxygen Substances 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 19
- 238000009826 distribution Methods 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 201000006935 Becker muscular dystrophy Diseases 0.000 claims 8
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 claims 8
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 claims 8
- 235000012431 wafers Nutrition 0.000 description 81
- 239000013078 crystal Substances 0.000 description 12
- 239000002244 precipitate Substances 0.000 description 8
- 230000001276 controlling effect Effects 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 235000015241 bacon Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 열처리 웨이퍼에 관한 것으로, 반도체 소자 제조 공정에서 가해지는 열 이력에 의해 BMD(Bulk Micro-Defect)가 되는 점결함을 제어하는 급속 열처리에 이어, 점결함으로부터 산소 석출 핵을 성장시키는 어닐링(annealing) 처리를 수행함으로써, 웨이퍼 전후면의 표면으로부터 소정 깊이까지 형성된 디누드 존들과, 디누드 존들 사이에 형성된 벌크 영역을 포함하고, 낮은 열 이력에 의해 벌크 영역에 30nm 이상의 크기를 갖는 BMD가 생성되거나, 또는 이미 BMD가 생성된 실리콘 웨이퍼를 제공한다. 본 발명의 웨이퍼는, 갈수록 저온 공정화되고 소자 두께가 감소하는 최근의 반도체 소자의 제조에 필요한 근접 게터링 능력을 가진다.
웨이퍼, 산소 침전물, BMD(Bulk Micro Defect), 급속 열처리(RTP, RTA), 어닐링(annealing), 저온 공정, 근접 게터링
Description
본 발명은 반도체 소자의 제조에 사용되는 실리콘 웨이퍼 및 그 제조 방법에 관한 것으로, 특히 반도체 소자의 제조 공정에서 생성되는 BMD(Bulk Micro Defects)의 농도와 분포를 제어하는 기술에 관한 것이다.
일반적으로 실리콘 웨이퍼는, 실리콘 단결정 잉곳을 성장시키는 공정, 잉곳을 원반형의 웨이퍼로 슬라이싱(slicing)하는 슬라이싱 공정, 웨이퍼 표면을 경면화하는 연마(폴리싱) 공정을 통해 제조되어, 반도체 소자의 제조에 제공되게 된다. 그런데, 실리콘 단결정의 성장 과정에서 성장 이력에 따른 결정 결함 및 원하지 않는 불순물로서 특히 산소가 실리콘 단결정에 포함되게 된다. 이렇게 함입된 산소는 반도체 소자의 제조 공정에서 가해지는 열에 의해 산소 침전물(oxygen precipitates)로 성장하게 되는데, 이 산소 침전물은 실리콘 웨이퍼의 강도를 보강하고 금속 오염 원소를 포획하는 등 내부 게터링(Internal Gettering) 사이트로서 작용하는 등 유익한 특성을 보이기도 하지만, 반도체 소자의 누설전류 및 불 량(fail)을 유발하는 유해한 특성을 보인다.
따라서, 반도체 소자가 형성될 웨이퍼 표면으로부터 소정 깊이까지의 디누드 존(denuded zone)에는 이러한 산소 침전물이 실질적으로 존재하지 않으면서도, 소정 깊이 이상의 벌크 영역에서는 소정의 밀도 및 분포로 존재하는 웨이퍼가 요구된다. 반도체 소자 제조 공정에서 이렇게 벌크 영역에 생성되는 산소 침전물들과 벌크 적층 결함(Bulk Stacking Fault)들을 포함하여 통상 BMD(Bulk Micro-Defects)라 하며, 이하에서는 벌크 영역의 산소 침전물과 BMD를 구분하지 않고 사용하기로 한다.
이러한 BMD의 농도 및 분포가 제어된 웨이퍼를 제공하기 위한 기술로서는, 실리콘 단결정 잉곳을 성장시킬 때 공정 변수인 시드(seed) 회전속도, 도가니 회전속도, 융액(melt) 표면과 열차폐체(heat shield)간의 간격인 멜트 갭(melt gap), 잉곳의 인상속도(pull speed), 핫 존(hot zone)의 디자인 변경, 질소나 탄소 등의 제3의 원소 도핑 등을 통해 초기 산소 농도와 결정 결함 농도를 조절함으로써 BMD 농도를 제어하는 기술들이 제안되었다.
또한, 이러한 성장 공정 변수나 성장 이력을 제어하는 방법 이외에 웨이퍼 가공 공정(wafering process) 중에 열처리를 통해 BMD 농도 및 분포를 조절하고자 하는 기술로서 다음과 같은 기술들이 알려져 있다.
먼저, 대한민국 등록특허 제395391호에서는, 웨이퍼에 대해 1150℃를 넘는 온도에서 수초~수십초간의 급속 열처리(Rapid Thermal Process; RTP 또는 Rapid Thermal Annealing; RTA)를 통해, 웨이퍼의 중심면(벌크 영역)에서 피크 농도가 되 고 웨이퍼의 전면 방향으로 대체로 감소하는 결정격자 베이컨시 농도 프로파일을 가지는 웨이퍼를 제공하고 있다. 또한, 대한민국 등록특허 제450676호에서는, 1100~1200℃의 온도에서 5초~수십초간의 급속 열처리를 통해, 도 1에 도시된 바와 같이, 대략 M자 모양의 산소 침전물 농도 프로파일을 가지는 웨이퍼를 제공하고 있다. 또한, 대한민국 등록특허 제531552호에서는, 각각 1120~1180℃ 및 1200~1230℃의 온도에서 각각 1~5초 및 1~10초간의 2 단계 급속 열처리를 통해, 산소 침전물과 벌크 적층 결함을 포함하는 BMD의 농도가, 도 2에 도시된 바와 같은 프로파일을 보이는 웨이퍼를 제공하고 있다.
여기서, 언급해 둘 것은, 도 1 및 도 2에 도시된 BMD의 분포와 농도는 웨이퍼 제조 직후에 나타나는 것이 아니라, 웨이퍼 상에 반도체 소자를 제조하는 공정에서 가해지는 열(적극적인 가열처리에 의해 가해지는 열과, 특정 공정이 소정의 온도에서 수행됨으로써 웨이퍼에 부하되는 열을 포함하는 열 이력(thermal budget)으로서, 이하에서는 '후속 열 이력'이라 한다)에 의해 형성된다는 점이다. 따라서, 웨이퍼 제조사는 제조된 웨이퍼가 반도체 소자 제조사의 BMD 요구사양에 부합하는지를 확인하기 위해, 제조된 웨이퍼를 샘플링하여 후속 열 이력을 모사한 등가 열처리(통상, 800℃ 4시간 + 1000℃ 16시간)를 수행하게 된다. 도 1 및 도 2의 BMD 농도와 분포는 이러한 등가 열처리에 의해 확인된 결과일 뿐으로, 반도체 소자의 제조시 가해지는 후속 열 이력이 변화하면 전혀 다른 결과가 나올 수 있다.
한편, 최근 반도체 소자의 소형화, 고속화, 대용량화, 저전력화, 저가격화에 대한 요구가 증가하고 있으며, 반도체 소자 제조 기술은 소자구조 및 재료 변경, 공정조건 변화 등을 통해 미세화, 고집적화 되고 있다. 예를 들어, 반도체 소자의 금속 배선을 종래의 알루미늄 또는 알루미늄 합금 대신에 구리 또는 구리 합금으로 형성하는 기술이 채용되고 있으며, 공정 온도도 약 800~900℃ 이하의 낮은 열 이력으로 변화되고 있다. 또한, 개인 휴대 정보 단말기(PDA), MP3, PMP(Portable Multimedia Player), 3G 휴대폰 등의 모바일 기기에서는 소형화, 고속화, 대용량화, 저전력화, 저가격화를 위해 낸드 플래시(NAND flash), 노아 플래시(NOR flash), 모바일 디램(Mobile DRAM) 등 서로 다른 종류의 반도체 칩을 적층하여 패키징하는 MCP(Multi-Chip Package)를 채택하고, 이에 따라 반도체 소자 제조 공정에 후면 연삭 공정(Back grinding) 후 웨이퍼의 최종 두께가 50μm 이하로 감소 있다.
이와 같은 구리 배선의 채용에 따른 금속 불순물 오염원의 증가, 후속 열 이력의 저온화 및 소자의 최종 두께 감소 등의 변화에 따라, 반도체 소자의 기판으로 사용되는 실리콘 웨이퍼는 평탄도, 파티클 등과 같은 물리적 특성 외에 저온 공정에서의 근접 게터링(Proximity Gettering) 능력이라는 새로운 품질 특성이 요구되고 있다.
전술한 선행기술들은 종래의 고온 공정(높은 열 이력)을 이용하고 디누드 존의 두께와 소자의 최종 두께가 두꺼운 소자의 제조에 사용하기 위한 웨이퍼를 제공하는 기술들로서, 이러한 선행기술들로는 구리 배선의 채용, 후속 열 이력의 저온 화 등 변화된 소자 제조 공정 및 얇아진 소자 두께에 대응하기 어렵다. 즉, 전술한 선행기술들에 의한 웨이퍼를 위와 같이 변화된 공정과 소자의 제조에 사용하게 되면, 게터링 사이트로 작용하는 BMD가 생성되지 않거나 불충분하게 생성되어 게터링 능력이 매우 부족하게 된다.
따라서, 상술한 요구에 부응하기 위해 본 발명이 이루고자 하는 기술적 과제는, 낮은 열 이력을 갖는 반도체 소자 제조 공정에서 표면 근접 영역에 고밀도의 BMD가 생성될 뿐만 아니라, 낮은 열 이력에서도 BMD 생성이 용이한 실리콘 웨이퍼 및 그 제조 방법을 제공함에 있다.
상기의 기술적 과제를 달성하기 위하여 본 발명에서는, 후속 열 이력에 의해 BMD가 되는 점결함을 제어하는 급속 열처리에 이어, 점결함으로부터 산소 석출 핵을 성장시키는 어닐링(annealing) 처리를 수행한다.
즉, 본 발명의 일측면에 따른 실리콘 웨이퍼의 제조 방법은, 전면, 후면, 테두리 에지부 및 상기 전면과 후면 사이의 영역을 가지는 실리콘 웨이퍼를 준비하는 단계; 상기 실리콘 웨이퍼에 대하여 1초~2분간 급속 열처리하여 후속 열 이력에 의해 BMD가 되는 점결함의 밀도와 분포를 제어하는 단계; 및 상기 급속 열처리시의 온도보다 낮은 온도에서 2~8시간 어닐링하여 상기 점결함으로부터 산소 석출 핵을 성장시키는 단계;를 포함한다.
여기서, 상기 급속 열처리는, 제1온도(1100~1200℃)에서 1~60초간 급속 열처리하는 저온 급속 열처리 단계; 및 상기 제1온도보다 높은 제2온도(1200~1300℃)에 서 1~60초간 급속 열처리하는 고온 급속 열처리 단계;를 포함할 수 있다.
또한, 상기 어닐링은, 제3온도(700~900℃)에서 1~4시간 어닐링하는 저온 어닐링 단계; 및 상기 제3온도보다 높은 제4온도(900~1100℃)에서 1~4시간 어닐링하는 고온 어닐링 단계;를 포함할 수 있다.
나아가, 상기 급속 열처리와 어닐링을 거친 실리콘 웨이퍼에 대하여 800℃에서 2시간 및 1000℃에서 4시간 이내의 범위에서 열처리하여 BMD를 생성하는 단계;를 더 포함할 수도 있다.
본 발명의 다른 측면에 따른 실리콘 웨이퍼는, 전면, 후면, 테두리 에지부 및 상기 전면과 후면 사이의 영역을 가지는 실리콘 웨이퍼에 있어서, 상기 전면의 표면으로부터 소정 깊이까지 형성된 제1 디누드 존; 상기 후면의 표면으로부터 소정 깊이까지 형성된 제2 디누드 존; 및 상기 제1 및 제2 디누드 존 사이에 형성된 벌크 영역;을 포함하고, 800℃에서 2시간 및 1000℃에서 4시간 이내의 열 이력에 의해 상기 벌크 영역에 30nm 이상의 크기를 갖는 BMD가 생성되는 것을 특징으로 한다.
또한, 본 발명의 다른 측면에 따른 실리콘 웨이퍼는, 전면, 후면, 테두리 에지부 및 상기 전면과 후면 사이의 영역을 가지는, 반도체 소자의 제조에 투입되기 전의 실리콘 웨이퍼에 있어서, 상기 전면의 표면으로부터 소정 깊이까지 형성된 제1 디누드 존; 상기 후면의 표면으로부터 소정 깊이까지 형성된 제2 디누드 존; 및 상기 제1 및 제2 디누드 존 사이에 형성된 벌크 영역;을 포함하고, 상기 벌크 영역에 30nm 이상의 크기를 갖는 BMD가 생성되어 있는 것을 특징으로 한다.
여기서, 상기 800℃에서 2시간 및 1000℃에서 4시간 이내의 열 이력에 의해 상기 벌크 영역에 생성되는 BMD의 밀도가 4x108 ea/cm3 이상이 되는 것이 바람직하고, 상기 제1 및 제2 디누드 존의 깊이는 각각 상기 전면 및 후면으로부터 30μm 이내인 것이 바람직하다.
이상과 같이 본 발명에 의하면, 실리콘 웨이퍼에 대하여 급속 열처리에 이어 어닐링 처리를 함으로써 낮은 열 이력에 의해서도 표면 근접 영역에 고밀도의 BMD가 용이하게 생성될 수 있는 실리콘 웨이퍼, 나아가 반도체 소자 제조 공정에 투입되기 전에 이미 BMD가 생성된 실리콘 웨이퍼를 제공할 수 있다. 따라서, 본 발명의 웨이퍼는 후속 열 이력이 저온화(저온 공정화)되고 있는 반도체 소자의 제조에 특히 적합하게 사용되어 반도체 소자의 수율 향상에 기여할 수 있고, 나아가 반도체 소자 제조 공정의 초기 오염에 대해서도 탁월한 게터링 능력을 발휘할 수 있다.
이하 본 발명의 바람직한 실시예에 따른 실리콘 웨이퍼 및 그 제조 방법을 첨부된 도면을 참조하여 상세히 설명한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람 직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 3은 본 발명의 실시예에 따른 웨이퍼의 제조 과정을 도시한 전체 공정 흐름도이다. 도 3을 참조하면, 본 실시예의 실리콘 웨이퍼 제조 방법은 크게, 웨이퍼를 준비하는 공정(S110 및 S120), BMD를 제어하기 위한 열처리 공정(S130 및 S140), BMD를 생성하고 필요에 따라 검사하는 공정(S150), 및 연마, 세정 등의 후처리 및 출하 공정(S160)으로 이루어진다. 여기서, 본 발명의 주요한 부분은 공정 S130~S150으로서, 이 공정은 도 4에 도시된 공정 다이어그램과 함께 상세히 설명된다. 한편, 나머지 공정들(S110, S120 및 S160)은 본 발명이 속하는 기술분야에서 알려진 통상의 방법에 따라 수행하면 되므로 간략하게 설명된다.
먼저, 실리콘 웨이퍼를 준비하는 공정으로서, 통상의 쵸크랄스키(Czochralski:CZ)법 등의 방법에 의해 잉곳 형태의 실리콘 단결정을 성장시킨다(S110). 즉, 도가니에 용융된 실리콘 융액에 씨드 결정(seed crystal)을 담그고 결정 인상 속도(V)와 융액 계면에서의 성장 방향의 온도 구배(G)를 조절하면서 인상하여 실리콘 단결정을 성장시킨다.
이때, 초크랄스키법으로 성장된 단결정 실리콘은 인상 속도(V) 및 융액 계면에서의 온도 구배(G) 제어 결과에 따른 점결함 특성에 따라, 베이컨시-리치 영역(Vacancy rich region), 인터스티셜-리치 영역(Interstitial rich region), 베이컨시-퓨어 영역(Vacancy pure region), 인터스티셜-퓨어 영역(Interstitial pure region) 등의 결함 영역으로 구분된다. 이중 베이컨시-리치 영역(Vacancy rich region)과 인터스티셜-리치 영역(Interstitial rich region)에서 성장된 잉곳은 웨이퍼 제조 후 각각 COP(Crystal Originated precipitate) 및 전위 루프(Dislocation loop)가 발생하여 반도체 소자에 영향을 미치므로 주로 베이컨시-퓨어 영역(Vacancy pure region)과 인터스티셜-퓨어 영역(Interstitial pure region)만 존재하도록 성장하는 것이 바람직하다. 그러나, 이러한 결함 영역의 제어는 용이하지 않으며 잉곳(웨이퍼)의 길이 및 반경 방향에 따라 결함 영역이 균일하지 않게 되므로, 잉곳의 길이 방향으로(슬라이싱된 위치에 따라 웨이퍼 마다) BMD가 균일하지 못하고 또한 BMD가 웨이퍼 반경 방향으로 균일하지 못하며, 밀도가 낮게 형성되는 문제가 있다. 그리고, 웨이퍼의 디누드 존은 약 30~50㎛ 이상으로 깊게 형성되며 BMD의 수직 분포는 웨이퍼의 중심에서 피크를 가지므로 낮은 근접 게터링 효율을 나타낸다. 따라서, 후술하는 BMD 제어를 위한 열처리가 필요하다.
이어서, 성장된 실리콘 단결정인 잉곳을 원반 형태의 웨이퍼로 가공한다(S120). 즉, 잉곳을 원반 형태로 슬라이싱 하고, 슬라이싱 공정에 기인하는 결함을 제거하고 두께와 평탄도를 제어하기 위해 웨이퍼를 기계적으로 연마하는 래핑(lapping) 공정을 거친다. 또한, 래핑 공정에 기인하는 결함을 화학적으로 제거하는 에칭(etching) 공정을 거친다.
이어서, 본 발명의 실시예에 따라 BMD를 제어하기 위한 열처리 공정(S130, S140)을 거치게 되는데, 이 공정은 별도의 공정으로서 행해질 수도 있으나, 이른바 도너 킬링(Donor Killing) 단계에서 수행되는 것이 바람직하다. 도너 킬링이란, 전 술한 대한민국 등록특허 제450676호에 의하면, 잉곳 내부에 함입된 산소가 이온 형태로 존재하여 반도체 소자 제조시 주입되는 불순물에 대하여 도너 역할을 하는 것을 방지하기 위한 것으로, 통상 700℃ 정도에서 30초 이상 급속 열처리하거나, 750℃ 정도에서 30분 정도 확산열처리함으로써 이온 형태의 산소를 산소 침전물로 만들어주는 과정이다.
본 실시예에 따른 BMD 제어를 위한 열처리 공정(S130, S140)은 구체적으로 다음과 같이 수행된다.
먼저, 급속 열처리(S130)를 수행한다. 상기와 같이 전처리된 웨이퍼를 상온 또는 T0(500~700℃)으로 예열된 급속 열처리 장비에 로딩하고, 1단계 저온(여기서, 저온이라 함은 후술하는 2단계 급속 열처리에 비해 저온에서 수행된다는 의미이다) 급속 열처리를 위해 T1(1100~1200℃)까지 소정의 승온률(예컨대 5℃/sec)로 온도를 증가시킨다. 장비 내의 온도가 T1에 도달하면 비교적 짧은 소정의 시간 t1(예컨대 1~60초. 더욱 바람직하게는 1~10초 정도) 동안 T1을 유지하며, 질소 함유 기체 및/또는 아르곤이나 헬륨 등의 불활성 기체를 흘려준다.
이어서, 2단계 고온 급속 열처리를 위해 T1보다 높은 T2(1200~1300℃. 바람직하게는 1200~1230℃)까지 소정의 승온률(예컨대 5℃/sec)로 온도를 증가시킨다. 장비 내의 온도가 T2에 도달하면 비교적 짧은 소정의 시간 t2(예컨대 1~60초. 더욱 바람직하게는 1~20초 정도) 동안 T2를 유지하며, 질소 함유 기체 및/또는 아르곤이 나 헬륨 등의 불활성 기체를 흘려준다.
그러면, 후속 열 이력에 의해 BMD가 되는 점결함인 베이컨시의 밀도와 분포가 제어된다. 즉, 1, 2단계 급속 열처리의 온도, 시간, 분위기 가스 등을 조절함으로써 점결함들을 웨이퍼 표면에 근접한 영역에 고밀도로 분포시킬 수 있고, 웨이퍼 수직 방향 즉, 웨이퍼 전면으로부터 후면까지 및 웨이퍼 반경 방향으로 균일하게 분포시킬 수 있다.
이어서, 급속 열처리에 비해 상대적으로 장시간 열처리하는 어닐링(S140)을 수행한다. 통상적으로 급속 열처리와 어닐링은 다른 열처리 장비에서 수행하게 되므로, 급속 열처리를 마친 웨이퍼를 급속 열처리 장비에서 언로딩하고, 상온 또는 T3(700~900℃. 보다 바람직하게는 750~850℃)으로 예열된 확산로(diffusion furnace) 등의 어닐링 장비에 웨이퍼를 로딩한다. 이어서, 비교적 긴 소정의 시간 t3(예컨대 1~4시간. 더욱 바람직하게는 1.5~3시간) 동안 T3을 유지함으로써 1단계 저온 어닐링을 수행한다.
이어서, 어닐링 장비 내의 온도를 T4(900~1100℃. 보다 바람직하게는 950~1050℃)으로 승온한 다음, 비교적 긴 소정의 시간 t4(예컨대 1~4시간. 더욱 바람직하게는 1.5~3시간) 동안 T4을 유지 유지함으로써 2단계 고온 어닐링을 수행한다.
그러면, 급속 열처리(S130)에 의해 웨이퍼의 벌크 영역에 그 밀도와 분포가 제어된 점결함(베이컨시)은 어닐링(S140)에 의해 산소 석출 핵으로 성장되어 안정 화된다.
이어서, BMD 생성 및 검사 공정(S150)을 수행한다. BMD 생성 및 검사 공정(S150)은 먼저, 반도체 소자 제조 공정에서의 후속 열 이력을 모사한 열처리를 수행한다. 이때, 후속 열 이력을 모사한 열처리는 종래의 일반적인 후속 열처리(통상, 800℃ 4시간 + 1000℃ 16시간)보다 짧은 시간 즉, 낮은 열 이력으로 수행한다. 이 열처리는 예를 들어 800℃ 2시간 + 1000℃ 4시간 정도로 진행한다.
도 5 및 도 6은, 본 발명의 효과를 확인하기 위하여 각각 종래의 급속 열처리만을 수행한 웨이퍼 및 본 발명에 따라 급속 열처리 + 어닐링을 수행하고, 800℃ 2시간 + 1000℃ 4시간의 후속 열처리를 수행한 다음, 실제 BMD 생성 여부 및 그 밀도와 분포를 확인한 결과의 현미경 사진이다. 구체적으로, 각각 도 5 및 도 6에 도시된 종래기술 및 본 발명의 웨이퍼에는, 먼저 공통적으로 두 단계의 급속 열처리(1120~1180℃에서 약 5초 정도 + 1200~1230℃에서 약 20초 정도)가 수행되었다. 이어서, 도 6에 도시된 본 발명의 웨이퍼에 대해서만 두 단계의 어닐링(약 800℃에서 약 2시간 + 약 1000℃에서 약 2시간)을 수행하였다. 이어서 두 웨이퍼에 대하여 공통적으로 800℃ 2시간 + 1000℃ 4시간의 후속 열 이력을 모사한 후속 열처리를 수행한 다음, 웨이퍼를 수직 방향으로 절단하여 그 단면에 대해 라이트(Wright) 에칭 용액으로 5분간 에칭한 후 광학현미경으로 단면을 관찰하였다.
그 결과, 도 5에 도시된 바와 같이 급속 열처리만 수행한 웨이퍼의 경우는 BMD가 거의 생성되지 않거나 관찰되지 않을 정도의 작은 크기(약 30nm 이하)로 매우 불충분하게 생성되어 저온 공정에서 매우 낮은 게터링 능력밖에 갖지 않음을 예 측할 수 있다. 반면, 본 발명에 따라 급속 열처리와 어닐링을 수행한 웨이퍼의 경우는, 도 6에 도시된 바와 같이, 벌크 영역에 고밀도(4x108 ea/cm3 이상)로 균일하게 30nm 이상(보다 바람직하게 50nm 이상)의 크기를 갖는 BMD가 생성되어 있음을 확인할 수 있다. 즉, 본 발명에 따라 급속 열처리와 어닐링을 수행한 웨이퍼는 반도체 소자 제조 공정에서의 낮은 열 이력에도 BMD가 쉽게 생성됨을 알 수 있다.
한편, 소자 두께의 감소에 따라 디누드 존의 깊이(BMD 등 결함이 없는 층의 두께)도 종래에 비해 작아져야 하는데, 도 5와 도 6의 웨이퍼 모두 약 20μm 내외로 만족할 만한 수준으로 나타났다. 이 디누드 존의 깊이는 전술한 급속 열처리 공정(S130)에서의 온도, 시간, 분위기 가스 등의 공정 조건을 조절함으로써 30μm 이하(보다 바람직하게는 15μm 이하)로 조절할 수 있다.
이 BMD 생성 및 검사 공정(S150)은 본 발명의 효과를 확인할 수 있는 선택적인 공정으로서, 이 공정을 생략하고 전술한 급속 열처리(S130)와 어닐링(S140)을 마친 웨이퍼를 바로 연마, 세정 등의 후처리를 한 후 제품으로서 출하(S160)하여 반도체 소자 제조 공정에 제공할 수 있다. BMD 생성 및 검사 공정(S150)이 생략되어 출하된 이 실리콘 웨이퍼는, 전술한 바와 같이, 반도체 소자 제조 공정의 낮은 후속 열 이력에 의해서도 쉽게 BMD가 생성될 수 있는 웨이퍼이다.
또한, 전술한 낮은 열 이력의 후속 열처리를 수행함으로써 BMD를 생성시킨 웨이퍼를 제품으로서 출하할 수도 있다. 이러한 웨이퍼는 반도체 소자 제조 공정에 투입되기 전에 이미 벌크 영역에 고밀도(4x108 ea/cm3 이상)로 균일하게 30nm 이상 (보다 바람직하게 50nm 이상)의 크기를 갖는 BMD가 생성되어 있기 때문에, 반도체 소자 제조 공정의 초기부터 오염원을 게터링할 수 있게 된다. 나아가, 반도체 소자 제조 공정의 열 이력을 고려하여, 전술한 후속 열처리(800℃에서 2시간 + 1000℃에서 2시간)의 온도 및/또는 시간을 줄일 수도 있다. 즉, 반도체 소자 제조 공정에서 가해지는 열 이력의 일부에 해당하는 만큼 전술한 BMD 생성을 위한 후속 열처리(S150)로서 수행한 후 제품으로서 출하할 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
예를 들어, 전술한 실시예에서 급속 열처리(S130)와 어닐링(S140)은 각각 두 단계로 수행하였으나, 각각 한 단계로 수행할 수도 있고, 급속 열처리(S130)와 어닐링(S140) 중 어느 하나는 두 단계로 하고 다른 하나는 한 단계로 할 수도 있다. 나아가, 두 단계로 수행되는 급속 열처리의 1, 2단계 사이에 또 다른 온도의 급속 열처리 단계를 삽입할 수도 있다. 또한, 전술한 급속 열처리(S130)와 어닐링(S140)의 시간이나 온도는 본 발명의 목적이 달성되는 한 전술한 범위를 벗어나 조절될 수도 있다.
도 1은 종래기술에 따른 급속 열처리가 실시된 실리콘 웨이퍼의 산소 침전물 농도 프로파일을 도시한 그래프이다.
도 2는 다른 종래기술에 따라 2 단계 급속 열처리가 실시된 웨이퍼의 산소 침전물과 벌크 적층 결함을 포함하는 BMD(Bulk Micro-Defect)의 농도 프로파일을 도시한 그래프이다.
도 3은 본 발명의 실시예에 따른 웨이퍼의 제조 과정을 도시한 전체 공정 흐름도이다.
도 4는 본 발명의 실시예에 따른 웨이퍼의 제조 과정 중 열처리 공정의 공정 다이어그램이다.
도 5는 종래기술에 따라 급속 열처리만 실시하고 BMD를 생성한 뒤 BMD 분포를 촬영한 현미경 사진이다.
도 6은 본 발명의 실시예에 따라 급속 열처리와 어닐링을 실시하고 BMD를 생성한 뒤 BMD 분포를 촬영한 현미경 사진이다.
Claims (17)
- 전면, 후면, 테두리 에지부 및 상기 전면과 후면 사이의 영역을 가지는 실리콘 웨이퍼를 준비하는 단계;상기 실리콘 웨이퍼에 대하여 1초~2분간 급속 열처리하여 후속 열 이력에 의해 BMD가 되는 점결함의 밀도와 분포를 제어하는 단계; 및상기 급속 열처리시의 온도보다 낮은 온도에서 2~8시간 어닐링하여 상기 점결함으로부터 산소 석출 핵을 성장시키는 단계;를 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
- 제1항에 있어서,상기 급속 열처리는,제1온도에서 1~60초간 급속 열처리하는 저온 급속 열처리 단계; 및상기 제1온도보다 높은 제2온도에서 1~60초간 급속 열처리하는 고온 급속 열처리 단계;를 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
- 제1항에 있어서,상기 제1온도는 1100~1200℃이고, 상기 제2온도는 1200~1300℃인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 어닐링은,제3온도에서 1~4시간 어닐링하는 저온 어닐링 단계; 및상기 제3온도보다 높은 제4온도에서 1~4시간 어닐링하는 고온 어닐링 단계;를 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
- 제4항에 있어서,상기 제3온도는 700~900℃이고, 상기 제4온도는 900~1100℃인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 급속 열처리는 질소 함유 기체 및/또는 불활성 기체 분위기에서 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
- 제1항에 있어서,상기 급속 열처리와 어닐링을 거친 실리콘 웨이퍼에 대하여 800℃에서 2시간 및 1000℃에서 4시간 이내의 범위에서 열처리하여 BMD를 생성하는 단계;를 더 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
- 전면, 후면, 테두리 에지부 및 상기 전면과 후면 사이의 영역을 가지는 실리 콘 웨이퍼에 있어서,상기 전면의 표면으로부터 소정 깊이까지 형성된 제1 디누드 존;상기 후면의 표면으로부터 소정 깊이까지 형성된 제2 디누드 존; 및상기 제1 및 제2 디누드 존 사이에 형성된 벌크 영역;을 포함하고,800℃에서 2시간 및 1000℃에서 4시간 이내의 열 이력에 의해 상기 벌크 영역에 30nm 이상의 크기를 갖는 BMD가 생성되는 것을 특징으로 하는 실리콘 웨이퍼.
- 제8항에 있어서,상기 800℃에서 2시간 및 1000℃에서 4시간 이내의 열 이력에 의해 상기 벌크 영역에 생성되는 BMD의 밀도가 4x108 ea/cm3 이상이 되는 것을 특징으로 하는 실리콘 웨이퍼.
- 제8항 또는 제9항에 있어서,상기 800℃에서 2시간 및 1000℃에서 4시간 이내의 열 이력에 의해 상기 벌크 영역에 50nm 이상의 크기를 갖는 BMD가 생성되는 것을 특징으로 하는 실리콘 웨이퍼.
- 제8항 또는 제9항에 있어서,상기 제1 및 제2 디누드 존의 깊이는 각각 상기 전면 및 후면으로부터 30μm 이내인 것을 특징으로 하는 실리콘 웨이퍼.
- 제8항 또는 제9항에 있어서,상기 제1 및 제2 디누드 존의 깊이는 각각 상기 전면 및 후면으로부터 15μm 이내인 것을 특징으로 하는 실리콘 웨이퍼.
- 전면, 후면, 테두리 에지부 및 상기 전면과 후면 사이의 영역을 가지는, 반도체 소자의 제조에 투입되기 전의 실리콘 웨이퍼에 있어서,상기 전면의 표면으로부터 소정 깊이까지 형성된 제1 디누드 존;상기 후면의 표면으로부터 소정 깊이까지 형성된 제2 디누드 존; 및상기 제1 및 제2 디누드 존 사이에 형성된 벌크 영역;을 포함하고,상기 벌크 영역에 30nm 이상의 크기를 갖는 BMD가 생성되어 있는 것을 특징으로 하는 실리콘 웨이퍼.
- 제13항에 있어서,상기 BMD의 밀도가 4x108 ea/cm3 이상이 되는 것을 특징으로 하는 실리콘 웨이퍼.
- 제13항 또는 제14항에 있어서,상기 800℃에서 2시간 및 1000℃에서 4시간 이내의 열 이력에 의해 상기 벌크 영역에 50nm 이상의 크기를 갖는 BMD가 생성되는 것을 특징으로 하는 실리콘 웨 이퍼.
- 제13항 또는 제14항에 있어서,상기 제1 및 제2 디누드 존의 깊이는 각각 상기 전면 및 후면으로부터 30μm 이내인 것을 특징으로 하는 실리콘 웨이퍼.
- 제13항 또는 제14항에 있어서,상기 제1 및 제2 디누드 존의 깊이는 각각 상기 전면 및 후면으로부터 15μm 이내인 것을 특징으로 하는 실리콘 웨이퍼.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090046214A KR101089994B1 (ko) | 2009-05-26 | 2009-05-26 | 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090046214A KR101089994B1 (ko) | 2009-05-26 | 2009-05-26 | 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110107706A Division KR101383608B1 (ko) | 2011-10-20 | 2011-10-20 | 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100127682A true KR20100127682A (ko) | 2010-12-06 |
| KR101089994B1 KR101089994B1 (ko) | 2011-12-05 |
Family
ID=43504886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090046214A KR101089994B1 (ko) | 2009-05-26 | 2009-05-26 | 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101089994B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019022381A1 (ko) * | 2017-07-25 | 2019-01-31 | 에스케이실트론 주식회사 | 웨이퍼 제조 방법 및 웨이퍼 |
| KR20210125942A (ko) * | 2020-04-09 | 2021-10-19 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 및 그의 제조 방법 |
| US20210348302A1 (en) * | 2018-10-15 | 2021-11-11 | Globalwafers Japan Co., Ltd. | Method for heat-treating silicon wafer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6503594B2 (en) * | 1997-02-13 | 2003-01-07 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects and slip |
-
2009
- 2009-05-26 KR KR1020090046214A patent/KR101089994B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019022381A1 (ko) * | 2017-07-25 | 2019-01-31 | 에스케이실트론 주식회사 | 웨이퍼 제조 방법 및 웨이퍼 |
| US20210348302A1 (en) * | 2018-10-15 | 2021-11-11 | Globalwafers Japan Co., Ltd. | Method for heat-treating silicon wafer |
| KR20210125942A (ko) * | 2020-04-09 | 2021-10-19 | 가부시키가이샤 사무코 | 실리콘 웨이퍼 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101089994B1 (ko) | 2011-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI480433B (zh) | 矽晶圓 | |
| CN107210223B (zh) | 硅晶圆的制造方法 | |
| US20010030348A1 (en) | Silcon on insulator structrue having a low defect density handler wafer and process for the preparation thereof | |
| JP5976030B2 (ja) | シリコンウェーハの熱処理方法 | |
| EP1758154A1 (en) | Silicon wafer manufacturing method and silicon wafer | |
| KR101822479B1 (ko) | 실리콘 웨이퍼의 제조 방법 | |
| US20020127766A1 (en) | Semiconductor wafer manufacturing process | |
| KR20140021543A (ko) | 실리콘 기판의 제조방법 및 실리콘 기판 | |
| JP2004503086A (ja) | 削剥領域を備えたシリコンウエハの製造方法及び製造装置 | |
| JP2003115491A (ja) | シリコン半導体基板の熱処理方法 | |
| KR101089994B1 (ko) | 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법 | |
| KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
| WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
| US20100178753A1 (en) | Silicon wafer and method for manufacturing the same | |
| JP2005060168A (ja) | ウエーハの製造方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2013048137A (ja) | シリコンウェーハの製造方法 | |
| KR101383608B1 (ko) | 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법 | |
| JP2013030723A (ja) | シリコンウェーハの製造方法 | |
| JP2007180427A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| KR100685260B1 (ko) | 실리콘 웨이퍼의 열처리 방법 | |
| JP2001077120A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP4069554B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP2013089783A (ja) | シリコンウェーハの製造方法 | |
| JP2002076005A (ja) | シリコン単結晶ウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| A107 | Divisional application of patent | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140926 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160928 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170927 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181004 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190924 Year of fee payment: 9 |