KR20170103642A - 웨이퍼를 위한 열 처리 방법 - Google Patents

웨이퍼를 위한 열 처리 방법 Download PDF

Info

Publication number
KR20170103642A
KR20170103642A KR1020170022621A KR20170022621A KR20170103642A KR 20170103642 A KR20170103642 A KR 20170103642A KR 1020170022621 A KR1020170022621 A KR 1020170022621A KR 20170022621 A KR20170022621 A KR 20170022621A KR 20170103642 A KR20170103642 A KR 20170103642A
Authority
KR
South Korea
Prior art keywords
wafer
gas
deuterium
rapid thermal
thermal processing
Prior art date
Application number
KR1020170022621A
Other languages
English (en)
Inventor
디유안 샤오
리차드 알. 창
Original Assignee
징 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 징 세미콘덕터 코포레이션 filed Critical 징 세미콘덕터 코포레이션
Publication of KR20170103642A publication Critical patent/KR20170103642A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 웨이퍼의 열처리 방법에 관한 것이다. 웨이퍼가 산소 가스 및 듀테륨(deuterium) 가스를 포함하는 혼합 기체로 충진 된 환경에 놓여지고, 급속한 열처리 공정이 웨이퍼의 표면 상에서 수행된다. 결과적으로, 웨이퍼의 표면 상에서 무 결함 영역(denuded zone)이 형성되고, 이후 제조 공정에서 반도체 디바이스의 인터페이스에서 특성을 개선시키기 위해 방출 될 수있는 듀테륨 원자가 웨이퍼에 보유되고, 벌크 미세 결함이 반도체 디바이스들로부터 먼 곳에서 형성된다.

Description

웨이퍼를 위한 열 처리 방법{Thermal processing method for wafer}
본 발명은 웨이퍼 제조 분야, 특히 웨이퍼를 위한 열 처리 방법에 대한 것이다.
초크랄 스키(Czochralski)(CZ) 법, 플로팅 존(FZ) 법 등에 의해 성장한 원통형 단결정 실리콘 잉곳은 반도체 디바이스 제조의 기본 재료가 된다. 예를 들어 CZ 법을 이용하여 실리카를 가열하여 도가니에서 용융시키고, 직경 약 10mm의 막대 모양의 시드 결정을 용융 실리카에 담근다. 시드 결정을 서서히 회전시키고 올리면 용융된 폴리 실리콘의 규소 원자에 의해 구성된 연속 격자로 단결정이 성장한다. 환경이 안정되면, 결정화가 안정적으로 수행되고, 결국 단결정 실리콘 잉곳(ingot)인 원통형 단결정 실리콘이 형성된다. 잉곳은 웨이퍼를 형성하기 위해 슬라이스, 연마, 에칭, 세척 및 광택 처리된다.
단결정의 불완전 함, 공정에서 또는 물리적 구조로부터 발생 된 응력 또는 환경으로부터 오는 불순물로 인해 단결정 실리콘 잉곳, 웨이퍼 및 전자 소자 제조의 성장 중에 다양한 종류의 결함이 형성될 수 있다. 예를 들어, 공극 및 자기 간극 (self interstitialcy) 형태의 포인트결함, 석영 도가니로부터의 산소 불순물, 반도체 디바이스 제조에서 응력 또는 전단력에 의해 발생 된 변위(dislocations), 제조 공정에서 도입된 금속 불순물 등이 발생할 수 있다. 결함 및 격자 간 실리콘 원자 근처의 실리콘 원자가 비 결합 전자를 소유하고, 이로 인해 반도체 디바이스의 인터페이스 또는 표면이 댕글링 본드(dangling bonds) 하기 때문에, 캐리어 수는 바이어스 전압에 따라 재조합에 의해 감소하거나 생성에 의해 증가할 수 있다. 그러면 전자 이동 도가 낮아져 반도체 디바이스의 성능이 저하될 수 있다. 유사하게, 금속 불순물은 반도체 디바이스는 낮은 브레이크 다운 전압, 더 많은 누설 전류 등과 같은 전기적 특성에 문제를 일으킨다.
또 다른 문제점은 캐리어 주입으로 인한 핫 캐리어 효과이다. 캐리어는 반도체 디바이스의 작은 크기와 관련된 높은 전계에서 충분한 에너지를 얻을 수 있으며, 캐리어의 폭격은 게이트 산화물로 들어가는 캐리어의 작은 부분을 허용하기 위해 발생할 수 있다. 이로 인해 반도체 디바이스의 성능이 저하되고 신뢰성이 떨어질 수 있다.
형성된 웨이퍼가 수소가 풍부한 환경에서 어닐링되어서 댕글링 본드를 수소와 결합시키는 수소 패시베이션 처리 방법이다. 수소 패시베이션 처리에 의해, 댕글 링 본드의 개수 및 반도체 디바이스의 작동에 대한 바람직하지 못한 영향이 감소 될 수 있다. 또 다른 해결책은 듀테륨 (deuterium) 컨디셔닝이며, 미국 특허 5872387에서 설명된 바와 같다. 반도체 디바이스의 제조가 완료된 후, 반도체 디바이스는 듀테륨 가스에 의해 조절된다. 듀테륨 원자는 공유 결합으로 III 족, IV 족 또는 V 족 원소와 결합하여 안정한 구조를 형성한다. 따라서, 디패시베이션이 지연될 수 있고, 핫 캐리어가 감소 될 수 있으며, 누설 전류가 감소 될 수 있고, 반도체 디바이스의 성능 및 신뢰성이 향상 될 수 있다. 그러나 반도체 디바이스 내의 다양한 종류의 도펀트는 고온에서 활성 수소 공기 또는 듀테륨 공기와 반응 할 수 있다. 이는 패시베이션 처리 또는 듀테륨 컨디셔닝을 위한 공정 파라미터를 최적화하는 어려움을 야기합니다.
그러나 또 다른 선택은 가열 공정에서 잔류 격자 간 산소 원자로부터 웨이퍼 내에 산소 침전물을 생성하는 것이다. 산소 침전물은 금속 불순물을 포획하고, 슬립핑으로부터 변위가 발생되는 것을 방지하며, 반도체 디바이스의 기계적 강도 및 성능을 향상시키기 위한 고유 게터링의 자원으로서의 기능을 제공할 수 있다. 그러나 산소 침전물이 반도체 디바이스의 활성 영역에서 발생하면, 게이트 산화물의 완전성이 파괴되고, 이는 최신 반도체 디바이스의 요구 사항을 충족시키지 못하는 누설 전류를 초래한다. 따라서, 산소 침전물은 벌크 영역과 같은 활성 영역 외부에 반드시 형성되어 반도체 디바이스의 동작을 방해하는 것을 피한다. 웨이퍼 내의 산소 침전물의 깊이, 밀도 및 크기를 제어하는 것은 이 분야에서 중요한 주제이다.
본 발명의 한 목적은 산소 가스 및 듀테륨(deuterium) 가스를 포함하는 혼합 기체가 충진된 환경 내에 웨이퍼를 배치하고, 웨이퍼의 표면상에서 급속 열처리를 수행함을 통하여, 열 처리 방법을 제공하는 것이며, 안쪽으로 향하여 성장하는(grown-in) 결함이 줄어들고, 응집된 고유 포인트 결함을 막을 수 있으며, 웨이퍼 표면상의 무 결함 영역(DZ)이 형성 될 수 있도록 하는 것이다.
본 발명의 다른 목적은 산소 가스 및 듀테륨(deuterium) 가스를 포함하는 혼합 기체가 충진된 환경 내에 웨이퍼를 배치하고, 웨이퍼의 표면상에서 급속 열처리를 수행함을 통하여, 열 처리 방법을 제공하는 것이며, 벌크 미세 결함이 정해진 위치에 근접하여 발생되어서 반도체 디바이스를 활성 영역 이외에서 형성하도록 하고, 디스로케이션 슬립이 억제될 수 있으며, 금속 불순물을 포집하기위한 고유 게터링 (intrinsic gettering)이 향상될 수 있도록 하는 것이다.
본 발명의 또 다른 목적은 산소 가스 및 듀테륨(deuterium) 가스를 포함하는 혼합 기체가 충진된 환경 내에 웨이퍼를 배치하고, 웨이퍼의 표면상에서 급속 열처리를 수행함을 통하여, 열 처리 방법을 제공하는 것이며, 듀테륨 원자의 일부가 격자간 불순물(interstitial impurities)로서 웨이퍼 내에 존재하여 반도체 디바이스를 위한 제조 과정에서 인터페이스에서 댕글링 본드와 결합하도록 하며, 반도체 디바이스의 성능을 촉진할 수 있는 안정된 구조를 형성하도록 한다.
본 발명의 다른 목적은 산소 가스 및 듀테륨(deuterium) 가스를 포함하는 혼합 기체가 충진된 환경 내에 웨이퍼를 배치하고, 웨이퍼의 표면상에서 급속 열처리를 수행함을 통하여, 열 처리 방법을 제공하는 것이며, 디패시베이션(depassivation)이 부드어워져서(원활하게(smooth)ed) 반도체 디바이스의 성능을 보장하고, 핫 캐리어에 대한 반도체 저항을 강화하며, 누수 전류를 줄이고, 그리고 반도체 디바이스의 신뢰도를 상승시키도록 한다.
본 발명은 산소 가스 및 듀테륨(deuterium) 가스를 포함하는 혼합 기체가 충진된 환경 내에 적어도 하나의 웨이퍼를 배치하고, 적어도 하나의 웨이퍼의 표면상에서 급속 열처리를 수행함을 통하여, 열 처리 방법을 제공하는 것이다.
바람직하게, 적어도 하나의 웨이퍼를 산소 가스 및 중수소 가스를 포함하는 가스 혼합물로 충진 된 환경에 놓고, 적어도 하나의 웨이퍼의 표면 상에서 급속한 열처리 공정을 수행하는 단계가 잉곳(ingot)을 슬라이스 함에 의해 적어도 하나의 웨이퍼를 형성한 뒤 수행된다. 이와 같이하여, 이 같은 단계를 수행하는 때, 반도체 장치 내 다양한 종류의 재료 또는 구조 그리고 이들의 응답 또는 변경에 의해 혼합된 복잡한 상황이 피하여 질수 있으며, 반대의 경우 이 같은 단계에서 불리할 수 있다.
또한, 예를 들면, 웨이퍼를 위한 열 처리 방법에서, 가스 혼합물이 아르곤 가스 및 니트로겐 가스와 같은 다른 종류의 가스를 더욱 포함할 수 있다. 가스 혼합물 내 가스 각각은 웨이퍼 및/또는 반도체 디바이스의 요청과 특징에 적합하록 가변적인 부분일 수 있다. 한 예에서, 가스 혼합물 내 산소 가스의 가스 부분 압이 1% 내지 99%이며, 가스 혼합물 내 듀테륨(deuterium) 가스의 가스 부분압이 1% 내지 99%이고, 가스 혼합물 내 아르곤 가스의 가스 부분 압이 1% 내지 99%이며, 가스 혼합물 내 니트로겐 가스의 가스 부분압이 1% 내지 99%이다.
또한, 웨이퍼를 위한 열 처리 방법에서, 급속한 열 처리가 다양한 종류의 장치로 수행될 수 있다. 이 같은 방법에서 수행된 급속한 가열 처리 내 급속한 열 처리 및 급속한 냉각 처리의 순서 및 수(number), 급속한 열 처리로부터 급속한 냉각 처리로 또는 급속한 냉각 처리로부터 급속한 열 처리로의 전환 수(number), 급속한 가열/냉각 처리를 시작하기 위한 초기 온도, 달성하기 위한 정해진 높은 온도, 그리고 온도 기울기는 모두 선택적이다. 바람직하게, 급속한 열 처리는 급속한 가열 처리 및 급속한 냉각 처리를 포함한다. 더욱 바람직하게, 급속한 열 처리에서, 웨이퍼가 급속한 가열 처리에서 50 ℃/sec 내지 150 ℃/sec 온도 기울기(temperature gradient)로 1200℃ 내지 1400℃의 정해진 높은 온도로 가열된 다음, 급속한 냉각 처리에서 냉각된다.
본 발명에 따라 웨이퍼를 위한 열처리를 수행한 뒤에, 바람직하게, 적어도 하나의 웨이퍼 내 질소 고용체(nitrogen solid solution) 농도가 1×1012 atom/cm3 내지 8×1018 atom/cm3 이고, 적어도 하나의 웨이퍼 내 듀테륨(deuterium) 고용체 농도가 1×1012 atom/cm3 내지 8×1018 atom/cm3 이며, 무 결함 영역이 적어도 하나의 웨이퍼의 표면으로부터 3 ㎛ 내지 30 ㎛ 깊이에서 형성되고, 다수의 벌크 미세 결함들이 상기 무 결함 영역 아래에있는 벌크 영역 내에 형성된다.
따라서, 본 발명에 따른 웨이퍼를 위한 열 처리 방법에 의해 처리된 웨이퍼는, 바람직하게, 더욱 작은 포인트 결합을 가지지만, 표면 상에서 무 결함 영역(denuded zone)을 가지며, 그리고 릴리이스 될 수 있는 듀테륨 원자를 가져서, 나중 처리에서 반도체 디바이스의 인터페이스에서 특징을 개선하고, 반도체 디바이스로부터 먼 위치로 벌크 미세 결함의 위치를 제어하도록 하며, 핫 캐리어에 대한 저항을 개선시키고, 디패시베이션을 부드럽게하고, 그리고 반도체 디바이스의 성능과 신뢰도를 개선하도록 한다.
본 발명의 다양한 목적과 장점이 첨부 도면을 참조한 하기 설명으로부터 명백하여 진다.
도 1은 본 발명 실시 예에 따른 웨이퍼를 위한 열 처리 방법의 흐름도이다.
본 발명을 더욱 완전하게 이해하기 위해, 첨부 도면을 참조하여 다음과 같이 설명하며, 유사 부호는 유사 특징을 나타내는 것이다. 당업자라면 본 명세서에서 설명된 것들을 포함하여, 다양한 변경이 가능함을 이해할 것이다. 도면은 특정 크기로 제한되지 않으며 유사 부호는 유사한 부분을 나타내도록 사용된다. 상세한 설명 및 첨부된 청구범위에서, "실시 예", "예시적인 실시 예", 그리고 "본 발명 실시 예" 등은 단일 실시 예만을 나타내는 것은 아니다. 다양한 실시 예가 본 발명의 사상을 벗어나지 않는 한도에서 결합되거나 상호 교환될 수 있다.
도 1에서, 본 발명의 한 실시 예에 따라 웨이퍼를 위한 열 처리 방법에 대한 흐름도를 도시한다. 단계(S110)에서, 웨이퍼는 잉곳(ingot)을 슬라이스 함에 의해 형성된다. 여기서, 웨이퍼는 잉곳을 웨이퍼로 만들기 위해 슬라이싱, 그라인딩, 에칭, 클린닝, 표면 프로파일링 및 폴리싱, 일련의 웨이퍼 제조 처리와 같은 여러 특정 처리로 형성될 수 있다. 다음에, 단계(S120)에서, 웨이퍼가 산소 공기 및 듀테륨 공기를 포함하는 혼합 기체로 충진된 환경 내에 위치하며, 다음에 급속한 열 처리가 웨이퍼의 표면에서 수행된다. 다음에, 단계(S130)에서, 다수 반도체 디바이스의 구조가 게이트 산화물층, 유전체 층 등과 같이 웨이퍼 상에서 제조된다. 따라서, 단계(S120)를 수행하는 때, 반도체 디바이스의 어떠한 구조도 웨이퍼 상에서 완전하게 웨이퍼의 최초 단계에서도 제조되며, 이는 가변적인 요소 및 구조가 이들 단계에 영향을 미치지 않도록 하고 처리 파라미터를 완전히 조정할 수 있도록 한다.
단계(S120)를 수행하기 위한 표면은 웨이퍼의 단일 표면 또는 웨이퍼의 활성 표면과 백 표면일 수 있다. 예를 들면, 전자의 경우 표면은 활성 표면 또는 백 표면으로부터 선택되며, 본원 명세서에서는 활성 표면으로부터 선택된다. 또한, 본 발명 실시 예에서, 웨이퍼는 예를 들면 단결정 실리콘 웨이퍼이다. 단결정 실리콘 웨이퍼의 격자의 방향에 비추어, 단계 (S120)을 수행하기 위한 표면은 [100] 방향 또는 [110] 방향의 표면과 같은 특정한 격자 방향을 따르는 표면 일 수 있다.
단계(S120)를 적용하는 때, 산소 가스 및 듀테륨 가스를 포함하는 혼합 기체로 충진된 환경이 가열 장치 및/또는 냉각 장치로 실시될 수 있는 혼합 기체를 발생시킬 수 있는 챔버, 노(furnace) 등에 의해 실시될 수 있다. 가열 장치 및 냉각 장치는 단일 웨이퍼를 위한 급속한 열 처리를 수행할 수 있는 할로겐 램프 및 웨이퍼 순환 시스템을 포함하는 장치에 의해 실시 될 수 있으며, 본 발명은 이 같은 특정 실시 예로 한정되지 않는다.
혼합 가스는 선택적으로 아르곤 가스 및 질소 가스와 같은 다른 종류의 가스를 추가로 포함할 수 있으며, 즉 혼합 가스는 산소 가스, 아르곤 가스 및 질소 가스를 포함할 수 있다. 처리 시간이 짧고 열효율이 높기 때문에, 아르곤 가스와 같은 불활성 가스 및 질소 가스와 같은 활성이 낮은 혼합 가스가 혼합 가스의 활성을 완화시킬 수 있다. 혼합 가스 내의 각 종류의 가스의 조성 및 비율은 웨이퍼 및/또는 반도체 디바이스에 대하여 요구되는 특성에 따라 조정될 수 있다. 예를 들면, 혼합 가스 내 산소 가스의 가스 부분 압은 1% 내지 99%이고, 바람직하게는 5% 내지 15%이며; 혼합 가스 내 듀테륨 가스의 가스 부분압은 1% 내지 99%이며, 바람직하게는 85% 내지 95%이고; 혼압 가스 내 아르곤 가스의 가스 부분 압이 1% 내지 99%이며, 바람직하게는 5% 내지 15%이며; 혼압 가스 내 니트로겐 가스의 가스 부분압은 1% 내지 99% 바람직하게는 5% 내지 15%이다. 급속한 가열 처리/급속한 냉각 처리에서, 혼합 가스 내 각 가스 종류의 가스 부분 압은 일정한 값일 수 있다; 그러나, 필요하다면, 시간, 온도 또는 온도 기울기에 따라 변경될 수 있다.
본원 발명에서, 급속한 가열/냉각 처리의 순서 및 수, 최초 온도, 달성하기 위한 정해진 온도 그리고 단계(S120) 내 온도 기울기는 제한되지 않으며, 다만 한 실시 예가 본 발명 실시 예에서 제공된다.
단계(S120)에서, 예를 들면, 웨이퍼가 급속한 가열 처리로 먼저 가열될 수 있으며 다음에 급속한 냉각 처리로 냉각되고, 추가로 제한되지 않는 수의 추가의 급속한 가열 처리 및/또는 급속한 냉각 처리가 나중에 선택적으로 수행될 수 있다. 특별히, 웨이퍼는 600℃/sec 내지 800℃/sec 온도 기울기(temperature gradient)로 1000℃ 내지 1200℃의 최초 온도로부터 1200℃ 내지 1400℃의 정해진 높은 온도로 가열되며, 다음에 50℃/sec 내지 150℃/sec 온도 기울기(temperature gradient)로 400℃ 내지 600℃의 정해진 낮은 온도로 냉각된다. 다른 실시 예에서, 필요하다면, 웨이퍼가 정해진 높은 온도로 또는 정해진 낮은 온도로 한동안 유지될 수 있다. 예를 들면, 웨이퍼는 급속한 가열 처리로 정해진 높은 온도로 가열되고 정해진 높은 온도에서 한동안 유지되며, 다음에 급속한 냉각 처리에서 정해진 낮은 온도로 냉각된다.
급속한 열 처리는 웨이퍼의 표면에서 무질서한 원자가 가장 낮은 정적 에너지를 갖는 장소로 이동하도록 하여 공극 및 자기 간극을 제거하고 거의 완벽한 단결정의 층을 형성하도록 할 수 있다. 이 과정을 통해 안쪽으로 향하여 성장하는(grown-in) 결함이 줄어들고, 응집된 고유 포인트 결함을 막을 수 있다. 거의-완벽한 단결정 층은 무 결함 영역(DZ)이라 불리며, 그 깊이는 3 μm 내지 30 μm이다. 결합이 없는 영역은 다수의 반도체 디바이스를 형성하도록 한다. 결함이 없는 영역에서 드문 결함이 있기 때문에, 그와 같은 웨이퍼가 우수한 특징을 갖는 반도체 디바이스를 형성하기 위한 가능성을 갖는다. 여기서, 혼합 가스 내 각 가스 종류의 비는 높은 품질의 결함이 없는 영역을 형성하기 우히ㅐ 조정될 수 있다.
급속한 열 처리는 듀테륨 가스 및/또는 질소 가스 일부로부터 웨이퍼 내에 듀테륨 고용체 및/또는 질소 고용체 발생을 가능하게 한다. 바람직하게, 웨이퍼 내 질소 고용체 농도가 1×1012 atom/cm3 내지 8×1018 atom/cm3 이며, 웨이퍼 내 듀테륨(deuterium) 고용체 농도가 1×1012 atom/cm3 내지 8×1018 atom/cm3 이다. 혼합 가스 내 듀테륨 가스 일부가 실리콘 원자 사이 격자간 불순물일 수 있다. 이들 듀테륨 원자는 웨이퍼로 큰 가능성을 가져다주며, 이는 반도체 디바이스의 나중 처리 또는 동작 때까지 나타나지 않을 수 있다. 예를 들면, 웨이퍼가 기판으로 작용하여서 그 위에 반도체 디바이스를 형성하도록 하는 때, 격자간 듀테륨(interstitial deuterium) 원자가 릴리이스 되어서 인터페이스에서 댕글링 본드(dangling bonds)로 묶이도록 하여, 안정한 공유 결합을 형성하도록 하며, 이는 반도체 디바이스의 성능을 향상시킬 수 있다. 특히, 상기 격자 간 듀테륨 원자들은 릴리이스 되어서, 게이트 산화물층 또는 유전체 층을 형성하는 때 게이트 산화물층과 실리콘 또는 유전체 층 사이 인터페이스에서 댕글링 본드(dangling bonds)로 묶이도록 할 수 있다. 따라서 디패시베이션(depassivation)이 원활하게 되어서 반도체 디바이스의 성능을 보장하고, 핫 캐리어에 대한 반도체의 저항을 강화하며, 누수 전류를 줄이고, 그리고 반도체 디바이스의 신뢰도를 상승시키도록 한다.
낮은 온도와 비교하여, 높은 온도에서 웨이퍼 내 고용체의 농도가 더욱 높기 때문에, 웨이퍼의 후면 표면상의 고농축 잔류물 및 혼합 가스 내의 산소 가스, 산소 침전물이 급속한 열 처리에서 웨이퍼 내에 형성되어, 결함이 없는 영역하에 있는 벌크 영역 내에서 다수의 벌크 미세 결함을 형성하도록 한다. 바람직하게, 이들 벌크 미세 결함은 웨이퍼 표면으로부터 3μm 내지 30 μm에 있는, 그리고 반도체 디바이스의 활성 영역 위에 있는 무 결함 영역하에서 형성된다. 혼합 가스가 질소 공기를 포함한다면, 산소 침전물이 더욱 높은 밀도로 형성되어서 웨이퍼의 기계적 강도를 향상시키도록 하며 빈공간을 억제하도록 한다. 활성 영역에 대한 이웃하여 위치한 이들 벌크 미세 결함은, 반도체 디바이스 등에서 금속 불순물의 바람직하지 않은 영향을 피하기 위해 금속 불순물을 포집하기 위한 고유 게터링(intrinsic gettering )의 소스를 제공하는 것과 같은, 반도체 디바이스에 대한 좋은 효과를 가져다 준다. 급속한 가열/냉각 처리에서 온도 기울기는 벌크 미세 결함의 밀도를 향상시키고, 벌크 미세 결함의 크기를 재단할 수 있도록 조정될 수 있으며; 따라서, 제조 과정에서 발생된 전단 응력(shearing stress)에 의해 발생된 변위(dislocations)가 슬립핑(slipping)으로부터 피하여질 수 있으며 반도체 디바이스의 기계적 세기를 향상히키도록 한다.
따라서, 상기 언급한 바와 같이, 본 발명에 따른 열 처리 방법에 의해 처리된 웨이퍼가 표면 상에서 더욱 적은 포인트 결함을 가지며 결함이 없는 영역을 갖고, 나중 처리에서 반도체 디바이스의 인터페이스에서 특징을 향상시키기 위해 릴리이스 될 수 있는 듀테륨 원자를 얻으며, 벌크 미세 결함의 위치를 반도체 디바이스로부터 먼곳으로 컨트롤하고, 핫 캐리어에 대한 저항을 향상시키고, 누수 전류를 줄이며, 디패시베이션을 원활하게하고, 그리고 반도체 디바이스의 성능과 신뢰도를 향상시키도록 한다.
본원 명세서에서 개시된 내용에 따른 다양한 실시 예가 상술 되었지만, 이들은 단지 예로서 제시되고 제한적인 것이 아니라는 것을 이해해야 한다. 따라서, 예시적인 실시 예 (들)의 범위는 상술한 실시 예들 중 어느 것에 의해서도 제한되어서는 안 되며, 단지 본 명세서 개시 내용으로부터 개시된 청구 범위 및 그 등가물에 따라서만 정의되어야 한다. 또한, 전술 한 이점 및 특징은 설명된 실시 예들에서 제공되지만, 전술한 이점들의 일부 또는 전부를 달성하는 프로세스들 및 구조들로의 상기 청구 항들의 적용을 제한하지 않아야 한다.
또한, 본원 섹션 제목은 37 C.F.R. 1.77에서의 제안과 일관성을 위해 제공되며, 또는 단서를 제공해야 한다. 이 같은 제목은 본 개시 내용으로부터 제기될 수 있는 청구 범위에 기술된 발명을 제한하거나 특성을 제한하지 아니한다. 특히, 배경 기술의 설명은 본 발명 기술이 본 명세서 개시에서 임의의 발명 (들)의 선행 기술이라는 것을 인정하는 것으로 해석되어서는 안된다.
또한, 본 발명 개시 내용에서 단수로 언급된 것은 본 발명 개시 내용에서 단지 하나의 신규성이 있음을 논증하는데 사용되어서는 안된다. 다수의 발명은 본 명세서로부터 개시된 다수의 청구항의 한계에 따라 설명될 수 있으며, 그러한 청구항은 그에 따라 보호되는 본 발명(들) 및 그 균등물을 정의한다. 모든 경우에 있어서, 그러한 청구항의 범위는 본원 명세서 개시 내용에 비추어 그들 자신의 장점으로 고려되어야 하지만, 본문의 제목에 의해 제약되어서는 안된다.

Claims (10)

  1. 산소 가스 및 듀테륨(deuterium)) 가스를 포함하는 혼합 기체가 충진된 환경에서 적어도 하나의 웨이퍼를 배치하고, 그리고 상기 적어도 하나의 웨이퍼의 표면상에서 급속 열처리를 수행하는 단계를 포함하는 웨이퍼의 열처리 방법.
  2. 제1항에 있어서, 혼합 기체가 아르곤 가스와 니트로겐 가스를 더욱 포함함을 특징으로 하는 웨이퍼의 열처리 방법.
  3. 제1항에 있어서, 혼합 기체 내 산소 가스의 가스 부분 압이 1% 내지 99%이며, 혼합 기체 내 듀테륨 가스의 가스 부분압이 1% 내지 99%임을 특징으로 하는 웨이퍼의 열처리 방법.
  4. 제2항에 있어서, 혼합 기체 내 아르곤 가스의 가스 부분 압이 1% 내지 99%이며, 혼합 기체 내 니트로겐 가스의 가스 부분압이 1% 내지 99%임을 특징으로 하는 웨이퍼의 열처리 방법.
  5. 제1항에 있어서, 급속한 열 처리가 급속한 가열 처리 및 급속한 냉각 처리를 포함함을 특징으로 하는 웨이퍼의 열처리 방법.
  6. 제5항에 있어서, 급속한 열 처리에 있어서, 적어도 하나의 웨이퍼가 50℃/sec 내지 150℃/sec 온도 기울기(temperature gradient)로 1200℃ 내지 1400℃의 정해진 높은 온도로부터 냉각됨을 특징으로 하는 웨이퍼의 열처리 방법.
  7. 제1항에 있어서, 적어도 하나의 웨이퍼 내 질소 고용체(nitrogen solid solution) 농도가 1×1012 atom/cm3 내지 8×1018 atom/cm3 임을 특징으로 하는 웨이퍼의 열처리 방법.
  8. 제1항에 있어서, 적어도 하나의 웨이퍼 내 듀테륨(deuterium) 고용체 농도가 1×1012 atom/cm3 to 8×1018 atom/cm3 임을 특징으로 하는 웨이퍼의 열처리 방법.
  9. 제1항에 있어서, 무 결함 영역이 적어도 하나의 웨이퍼의 표면으로부터 3 ㎛ 내지 30 ㎛ 깊이에서 형성되고, 다수의 벌크 미세 결함들이 상기 무 결함 영역 아래에있는 벌크 영역 내에 형성됨을 특징으로 하는 웨이퍼의 열처리 방법.
  10. 제1항에 있어서, 적어도 하나의 웨이퍼를 산소 가스 및 중수소 가스를 포함하는 혼합 기체로 충진 된 환경에 놓고, 적어도 하나의 웨이퍼의 표면 상에서 급속한 열처리 공정을 수행하는 단계가 잉곳(ingot)을 슬라이스 함에 의해 적어도 하나의 웨이퍼를 형성한뒤 그리고 적어도 하나의 웨이퍼 상에서 다수의 반도체 디바이스 구조를 생성하기 전에 수행됨을 특징으로 하는 웨이퍼의 열처리 방법.
KR1020170022621A 2016-03-03 2017-02-21 웨이퍼를 위한 열 처리 방법 KR20170103642A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610120844.9 2016-03-03
CN201610120844.9A CN107154354B (zh) 2016-03-03 2016-03-03 晶圆热处理的方法

Publications (1)

Publication Number Publication Date
KR20170103642A true KR20170103642A (ko) 2017-09-13

Family

ID=59650576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170022621A KR20170103642A (ko) 2016-03-03 2017-02-21 웨이퍼를 위한 열 처리 방법

Country Status (6)

Country Link
US (1) US9779964B2 (ko)
JP (1) JP2017157812A (ko)
KR (1) KR20170103642A (ko)
CN (1) CN107154354B (ko)
DE (1) DE102016114940B4 (ko)
TW (1) TWI628321B (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308076A (ja) * 1992-03-03 1993-11-19 Fujitsu Ltd シリコンウエーハの酸素析出方法
KR20000021246A (ko) * 1998-09-28 2000-04-25 김영환 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법
JP2001189317A (ja) * 2000-01-05 2001-07-10 Mitsubishi Materials Silicon Corp Ｉｇウェーハの製造方法及びこの方法で作られたｉｇウェーハ
US20020197823A1 (en) * 2001-05-18 2002-12-26 Yoo Jae-Yoon Isolation method for semiconductor device
KR20150118037A (ko) * 2014-04-11 2015-10-21 글로벌웨어퍼스 재팬 가부시키가이샤 실리콘 웨이퍼의 열처리 방법, 및 실리콘 웨이퍼

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872387A (en) 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
DE10119741B4 (de) 2001-04-23 2012-01-19 Mattson Thermal Products Gmbh Verfahren und Vorrichtung zum Behandeln von Halbleitersubstraten
JP2003007711A (ja) * 2001-06-27 2003-01-10 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
US7122454B2 (en) 2002-06-12 2006-10-17 Applied Materials, Inc. Method for improving nitrogen profile in plasma nitrided gate dielectric layers
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US20070187386A1 (en) * 2006-02-10 2007-08-16 Poongsan Microtec Corporation Methods and apparatuses for high pressure gas annealing
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
US9498845B2 (en) * 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
CN102396055B (zh) * 2009-04-13 2014-09-03 信越半导体股份有限公司 退火晶片、退火晶片的制造方法以及器件的制造方法
US8357939B2 (en) * 2009-12-29 2013-01-22 Siltronic Ag Silicon wafer and production method therefor
JP5427636B2 (ja) * 2010-02-17 2014-02-26 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5912368B2 (ja) * 2011-03-22 2016-04-27 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法及びシリコンウェーハ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308076A (ja) * 1992-03-03 1993-11-19 Fujitsu Ltd シリコンウエーハの酸素析出方法
KR20000021246A (ko) * 1998-09-28 2000-04-25 김영환 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법
JP2001189317A (ja) * 2000-01-05 2001-07-10 Mitsubishi Materials Silicon Corp Ｉｇウェーハの製造方法及びこの方法で作られたｉｇウェーハ
US20020197823A1 (en) * 2001-05-18 2002-12-26 Yoo Jae-Yoon Isolation method for semiconductor device
KR20150118037A (ko) * 2014-04-11 2015-10-21 글로벌웨어퍼스 재팬 가부시키가이샤 실리콘 웨이퍼의 열처리 방법, 및 실리콘 웨이퍼

Also Published As

Publication number Publication date
CN107154354B (zh) 2020-12-11
DE102016114940A1 (de) 2017-09-07
TW201732098A (zh) 2017-09-16
DE102016114940B4 (de) 2023-04-27
CN107154354A (zh) 2017-09-12
JP2017157812A (ja) 2017-09-07
TWI628321B (zh) 2018-07-01
US9779964B2 (en) 2017-10-03
US20170256419A1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
KR101076493B1 (ko) 실리콘 웨이퍼의 제조방법
KR100877771B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP4971994B2 (ja) 増大した少数キャリアライフタイムを有する炭化珪素結晶を製造するプロセス
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
US20080044669A1 (en) Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method
JP2010532585A (ja) 高ドープ基板の拡散制御
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
KR100887384B1 (ko) 고주파 다이오드 및 그 제조방법
KR20010090002A (ko) 실리콘으로 제조된 반도체웨이퍼 및 반도체웨이퍼의제조방법
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
US20100009548A1 (en) Method for heat-treating silicon wafer
JP6597493B2 (ja) ｐｎ接合シリコンウェーハの製造方法
KR20170103642A (ko) 웨이퍼를 위한 열 처리 방법
KR20220029585A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP2010129918A (ja) 半導体ウェーハの表層高強度化方法
CN107154353B (zh) 晶圆热处理的方法
JPS6344720B2 (ko)
JP2022050071A (ja) シリコンウェーハおよびシリコンウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application