JP2008166517A - 半導体基板の製造方法 - Google Patents

Abstract

【課題】半導体基板表層の酸素濃度低下を抑制しつつ、半導体基板表層のＣＯＰを低減させることによって、半導体デバイスの高歩留まりを実現する半導体基板の製造方法を提供する。
【解決手段】半導体単結晶インゴットをスライスする工程と、このスライスする工程によって得られた半導体ウェーハを、常圧下、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、１００℃／秒以上１０００℃／秒以下の昇降温速度、１２００℃以上１４００℃以下の温度、５秒以上５分以下の時間で熱処理する工程を有することを特徴とする半導体基板の製造方法。
【選択図】図１

Description

本発明は、半導体基板の製造方法に関し、特に半導体基板表層の酸素濃度の低下を抑制しつつ、半導体基板表層のＣＯＰを減少させる半導体基板の製造方法に関する。

半導体基板の酸化膜耐圧等の電気特性を改善するためには、半導体デバイスが形成される半導体基板表層を結晶欠陥のない無欠陥層とすることが望ましい。例えば、シリコンウェーハの表層にはシリコン単結晶成長時にＧｒｏｗｎ−ｉｎ欠陥として導入されるＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）と呼ばれる正八面体構造の結晶欠陥が存在する。このＣＯＰは、空孔の凝集によってできた結晶欠陥（Ｖｏｉｄ欠陥）である。このようなＣＯＰがシリコンウェーハ表層に存在すると、例えば、シリコンウェーハ酸化膜の初期酸化膜耐圧（Ｔｉｍｅ Ｚｅｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋ Ｄｏｗｎ：ＴＺＤＢ）や経時絶縁破壊特性（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋ Ｄｏｗｎ：ＴＤＤＢ）を劣化させ、半導体デバイス製造プロセスにおける歩留まり低下の原因となることが知られている。

上記の初期酸化膜耐圧や経時絶縁膜破壊特性等を改善するために、還元性ガス等の雰囲気中で、高温の熱処理を施し、シリコンの空孔（Ｖａｃａｎｃｙ）や格子間シリコン（Ｉｎｔｅｒｓｔｉｔｉａｌ Ｓｉｌｉｃｏｎ）を移動させ、結果的にＣＯＰを低減させる方法が報告されている（例えば、特許文献１）。
特開平６−２９５９１２号公報

もっとも、このような従来の製造方法では、シリコンウェーハ表層のＣＯＰが減少するとともに、シリコンウェーハ表層の酸素濃度も外方拡散により減少していた。このため、シリコンウェーハ表層での結晶欠陥等の発生による歩留まりの低下が生じるという問題が生じていた。すなわち、ＣＺ（チョクラルスキー）法によりシリコン単結晶を製造する場合、シリコン融液を貯蔵する石英ルツボから、酸素がシリコン単結晶中の格子間位置に取り込まれる。そして、この酸素は、後にウェーハ内部の酸素析出物であるＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）形成に寄与して、金属不純物や結晶欠陥のゲッタリングに利用されるとともに、ウェーハの機械的強度の向上にも寄与している。しかし、ＣＯＰを減少させるための熱処理により、シリコンウェーハ表層部の酸素濃度が低減し、酸素濃度の高いシリコンウェーハ内部との間に、格子不整合が生じるためシリコンウェーハ表層に格子歪が生ずる。そして、シリコンウェーハの機械的強度と酸素濃度には、正の相関関係があるところ、生じた格子歪によって、ウェーハ上に、例えばＳＴＩ （Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）のようなデバイス構造を形成する際に、酸素濃度の低いシリコンウェーハ表層に転位等の結晶欠陥等が生じ、半導体デバイスの歩留まりを低下させるのである。

本発明は、上記事情を考慮してなされたもので、その目的とするところは、半導体基板表層の酸素濃度低下を抑制しつつ、半導体基板表層のＣＯＰを低減させることによって、半導体デバイスの高歩留まりを実現する半導体基板の製造方法を提供することにある。

本発明の半導体基板の製造方法は、
半導体単結晶インゴットをスライスする工程と、
前記スライスする工程によって得られた半導体ウェーハを、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、１００℃／秒以上１０００℃／秒以下の昇降温速度、１２００℃以上１４００℃以下の温度、５秒以上５分以下の時間で熱処理する工程を有することを特徴とする。

ここで、前記熱処理する工程において、４００℃／秒以上８００℃／秒以下の昇降温速度、１２５０℃以上１３５０℃以下の温度で熱処理することが望ましい。

ここで、前記半導体ウェーハの格子間酸素濃度が１．２×１０^１８ａｔｏｍｓ／ｃｍ^３以上１．８×１０^１８ａｔｏｍｓ／ｃｍ^３以下であることが望ましい。

また、前記熱処理する工程において、アルゴンガスまたは窒素ガス雰囲気中で熱処理を行うことが望ましい。

本発明によれば、半導体基板表層の酸素濃度低下を抑制しつつ、半導体基板表層のＣＯＰを低減させることによって、半導体デバイスの高歩留まりを実現する半導体基板の製造方法を提供することが可能になる。

従来技術では、上述したように、ＣＯＰを低減させることを目的とする熱処理において、半導体基板表層の酸素濃度も減少することが回避できなかった。
発明者らは、ＣＯＰを低減させる熱処理を、高速昇降温で行うことにより、半導体基板表層の酸素濃度の低減を抑制しつつ、ＣＯＰの低減が可能であることを見出した。

以下、本発明に係る半導体基板の製造方法についての実施の形態につき、添付図面を参照しつつ説明する。
なお、実施の形態においては、半導体ウェーハとしてシリコンウェーハを用いる場合を例にして説明するが、本発明は必ずしもシリコンウェーハを用いた半導体基板の製造方法に限定されるわけではない。
また、本実施の形態において、常圧とは、いわゆる大気圧、すなわち、概ね１０１３２５Ｐａ（１ａｔｍ）のことを言うものとする。また、高圧とは、常圧より高い圧力のことを言うものとする。

〔実施の形態〕
本実施の形態の半導体基板の製造方法は、シリコン単結晶インゴットをスライスする工程と、このスライスする工程によって得られたシリコンウェーハを、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、１００℃／秒以上１０００℃／秒以下の昇降温速度、１２００℃以上１４００℃以下の温度で熱処理する工程を有することを特徴とする。

以下、本実施の形態の半導体基板の製造方法について、より具体的に記載する。

チョクラルスキー法（ＣＺ法）により引上げた、例えば、結晶方位（１００）のシリコン単結晶インゴットを、（１００）面に対し、例えば、０度以上５度以下の傾斜角（オフ角）でスライスする。
次に、このスライスによって得られたシリコンウェーハについて、上記面方位を保ったまま、ミラーポリッシングを行う。
その後、ＲＣＡ洗浄等の前処理を行った後、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、１００℃／秒以上１０００℃／秒以下の昇降温速度、１２００℃以上１４００℃以下の温度範囲、５秒以上５分以下の時間で熱処理を行いシリコンウェーハ表層のＣＯＰを低減させる。

このように、従来、２〜１０℃／分程度の昇降温速度で行われていたシリコンウェーハ表層のＣＯＰを低減させる熱処理を、１００℃／秒以上１０００℃／秒以下という昇降温速度の処理、すなわち、高速昇降温熱処理で行うことにより、シリコンウェーハ表層のＣＯＰの低減効果を維持したまま、シリコンウェーハ表層の酸素濃度の低下を抑制することが可能となる。
なお、ここでシリコンウェーハ表層とは、半導体デバイスの特性に寄与する領域、すなわち、シリコンウェーハ表面から深さ約１５μｍ程度までの領域をいう。
そして、本実施の形態により、シリコンウェーハ表層の酸素濃度の低下が抑制されることにより、シリコンウェーハ表層の結晶欠陥等の発生による歩留まりの低下を抑制できるという作用・効果が得られる。

図１は、本実施の形態の作用・効果を説明する図である。図１（ａ）がシリコンウェーハ表面からの深さと酸素濃度の関係を示す図、図１（ｂ）がシリコンウェーハ表面からの深さとＣＯＰ密度の関係を示す図である。
２〜１０℃／分程度の昇降温速度で熱処理する従来技術、高速昇降温で熱処理する本実施の形態（本発明）、いずれの場合においても、図１（ｂ）に示すように、シリコンウェーハ表層、特に表面近傍、すなわち、シリコンウェーハ表面から１μｍ程度の領域においてＣＯＰ密度は減少する。これは、ＣＯＰの消滅は、ＣＯＰの内壁酸化膜の酸素が拡散することで分解し、さらに内部のボイドに格子間シリコンが拡散して来ることにより起こるからである。すなわち、ＣＯＰの消滅は、シリコン単結晶中の空孔および格子間シリコンの拡散に依存しており、これらの拡散速度は、熱処理雰囲気の圧力よりも、特に最高到達温度に大きく依存するからである。

これに対して酸素濃度についてみれば、図１（ａ）に示すように、従来技術ではシリコンウェーハ表層において酸素濃度の低減が見られるが、本実施の形態（本発明）においては酸素濃度のシリコンウェーハ表層での低下が抑制される。これは、シリコンウェーハ表層の酸素濃度の低減が、シリコンウェーハ表面から熱処理雰囲気中への酸素の外方拡散によって生ずる酸素濃度勾配に大きく依存するからである。
すなわち、シリコンウェーハに熱処理を加えると、シリコン表面からシリコン単結晶中の格子間酸素が雰囲気中へと外方拡散する。このため、シリコンウェーハ表面の酸素濃度が低下する。したがって、シリコンウェーハ内部から表面に向けての酸素濃度勾配が生ずる。この酸素濃度勾配によって格子間酸素の内部から表面に向けての拡散が生じて、シリコン表層の酸素濃度が低下する。
従来技術の２〜１０℃／分程度の昇降温速度での熱処理の場合、昇降温に長い時間がかかる。例えば、ウェーハを処理炉に７００℃で導入し、ＣＯＰを消滅させるために１３００℃まで温度を上げようとすると、１０℃／分で昇温したとしても、５０分の時間が必要となる。このため、長時間の昇降温時、特に、まだウェーハ中の酸素濃度の高い昇温中にシリコン表面からシリコン単結晶中の格子間酸素が雰囲気中へと大量に外方拡散する。したがって、シリコンウェーハ表層の酸素濃度が大きく低下する。
一方、本実施の形態の場合は、従来技術の場合と異なり、熱処理を高速昇降温で行っている。例えば、上記のように７００℃から１３００℃まで温度を上げるとしても、１００℃／秒で昇温した場合、５秒しかかからない。したがって、シリコン表面からの格子間酸素の雰囲気中への外方拡散は極めて限定的である。したがって、シリコンウェーハ表層の酸素濃度の低下が従来技術に比べて抑制される。

なお、本実施の形態の製造方法で使われる熱処理装置は特に限定されるものではなく、高速昇降温、および雰囲気制御が可能であれば、例えば、ハロゲンランプ等を熱源とする枚葉式のＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）装置、キセノンランプ等を熱源とするＦＬＡ（フラッシュランプアニール、Ｆｌａｓｈ Ｒａｍｐ Ａｎｎｅａｌ）装置あるいはレーザーアニール（Ｌａｓｅｒ Ａｎｎｅａｌ）装置等を用いることが可能である。

また、シリコン単結晶インゴットをスライスする場合の傾斜角（オフ角）は、特に限定されるわけではないが、円形のシリコンウェーハを製造する関係上、極端にシリコン単結晶インゴットに対して傾斜を設けることは好ましくなく、０度以上５度以下の範囲にあることが望ましい。また、後述するシリコン原子の再構成による平坦化を実現する上でも、上記範囲内に傾斜角をとどめておくことが望ましい。

また、昇降温速度について、１００℃／秒以上１０００℃／秒以下とするのは、これより低速の場合は、シリコンウェーハ表層における酸素濃度の低下が顕著になるからであり、これより高速の場合はＣＯＰの消滅が不十分であり、かつ、ウェーハ面内の温度バラツキが大きくなり、スリップ発生が顕著になるからである。
そして、ウェーハ表層における酸素濃度の低下や、ＣＯＰの存在やスリップの発生が半導体デバイスの歩留まりに影響を与えないようにする観点からは、４００℃／秒以上８００℃／秒以下の昇降温速度であることがより望ましい。

そして、熱処理の雰囲気を、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中とするのは、これら以外の雰囲気では、シリコンウェーハ中のシリコンの移動が生じにくく、ＣＯＰが消滅しにくいためである。また、上記雰囲気において熱処理することにより、表面のシリコン原子の再構成が進み、原子レベルで平坦なシリコンウェーハ表面を形成することが可能となるからである。
熱処理雰囲気としては、特に、例えば、アルゴンガスや窒素ガス等の不活性ガス雰囲気中で行われることがより望ましい。なぜなら、ＣＯＰ密度の低減の観点からは、水素ガス等の還元性ガス雰囲気で行うことが望ましいが、水素ガス等の還元性ガス雰囲気では同時に表層の酸素濃度の低下も促進するからである。また、安全性の観点からも水素ガス等の還元性雰囲気より不活性ガス雰囲気が望ましい。

そして、熱処理温度を１２００℃以上１４００℃以下とするのは、これより低温の範囲では、ＣＯＰが有効に消滅しないからである。また、これより高温の範囲では、シリコンウェーハの金属汚染が増大するからである。さらに、高温の範囲では、シリコンウェーハへのスリップ発生の可能性が高くなり、かつ、熱処理装置の部材寿命が短くなり現実的でないからである。
そして、ＣＯＰ密度を半導体デバイスの歩留まりに影響を与えないように十分低減させ、かつ、酸素濃度の低下による機械的強度低下を確実に抑制する観点からは、熱処理は１２５０℃以上１３５０℃以下の範囲で行われることがより望ましい。

また、熱処理時間を５秒以上５分以下とするのは、この範囲を下回ると、ＣＯＰの消滅が不十分となり、この範囲を上回るとウェーハ表層の酸素濃度の低下が著しくなるからである。

また、熱処理雰囲気の圧力は、特に限定されるものではないが、圧力制御が可能な高価な処理炉を適用することによりプロセスコストが上昇することを抑制する観点からは、常圧下で行われることが望ましい。

また、本実施の形態の熱処理は、シリコン単結晶インゴットをスライスしてシリコンウェーハを形成した後、最初の高温熱処理（約１００℃以上の熱処理）であることが望ましい。なぜなら、本実施の形態の熱処理より前に、高温熱処理が存在すると、その熱処理によりシリコンウェーハ表層の酸素が失われるからである。

そして、熱処理前のシリコンウェーハの酸素濃度については特に限定されるものではないが、シリコンウェーハの機械的強度を保つ観点から、格子間酸素濃度（[Ｏｉ]）が１．２ａｔｏｍｓ／ｃｍ^３以上１．８×１０^１８ａｔｏｍｓ／ｃｍ^３以下の高酸素濃度のシリコンウェーハを使用することが望ましい。

以上、具体例を参照しつつ本発明の実施の形態について説明した。実施の形態の説明においては、半導体基板、半導体基板の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体基板、半導体基板の製造方法等に関わる要素を適宜選択して用いることができる。

また、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体基板の製造方法は、本発明の範囲に包含される。

以下、本発明の実施例について説明するが、これらによって本発明が限定されるものではない。

（実施例）
まず、チョコラルスキー法（ＣＺ法）により、φ２００ｍｍ（８インチ）の結晶面方位（１００）のシリコン単結晶インゴットを製造した。そして、このシリコン単結晶インゴットを、シリコンウェーハ表面の（１００）に対するオフ角が０．２度となるようにスライスしシリコンウェーハを準備した。

このシリコン単結晶インゴットは、ボロンを不純物とするｐタイプシリコン単結晶であり、抵抗率は９〜２２Ωｃｍ、格子間酸素濃度（[Ｏｉ]）は１．２〜１．８×１０^１８ａｔｏｍｓ／ｃｍ^３とした。

次に、スライスによって形成したシリコンウェーハを、ＲＣＡ洗浄を行った後に、ミラーポリッシングした。
そして、ミラーポリッシングしたシリコンウェーハに対し、ＲＴＰ装置を用いてＲＴＡによる高速昇降温熱処理を行った。最大温度は１１００℃、１２００℃、１２５０℃、１３００℃の４条件、時間は５分のみの１条件とし、昇降温速度を２０℃／秒〜１０００℃／秒の範囲で変化させた。

熱処理を行ったサンプルについて、ＣＯＰ密度およびウェーハ表面酸素濃度を測定した。結果はそれぞれ図２（ａ）および図２（ｂ）に示す。

（比較例）
最大温度を１２５０℃の１条件、昇降温速度を、７００℃〜１０００℃を１０℃／分、１０００℃〜１２５０℃を２℃／分とする以外は、実施例と同様の条件の下、縦型拡散炉で熱処理を行った。結果はそれぞれ図２（ａ）および図２（ｂ）に示す。

図２（ａ）の実施例から熱処理の最高温度が高くなるにつれて、ＣＯＰ密度が小さくなる傾向がある。昇降温速度が２００〜１０００℃／秒の範囲では、ＣＯＰ密度の変化が小さい。しかし、１０００℃／秒より大きくなると、最高温度が１１００〜１３００℃の範囲では、ＣＯＰ密度が急激に増加する。これは昇温速度が速いと、ＣＯＰが消滅しにくくなるからである。
一方、図２（ｂ）の実施例から熱処理の最高温度が高くなるにつれて、ＣＯＰ密度と同様に表面酸素濃度が小さくなる傾向がある。昇降温速度が５０℃／秒以下の範囲では、昇温速度が下がるとともに表面酸素濃度が小さくなる。しかし、５０℃／秒より大きくなると、最高温度が１１００〜１３００℃の範囲では、表面酸素濃度が変化しない。昇降温速度が速いと、ウェーハ表面の酸素原子・分子が雰囲気中に外方拡散しにくくなるからであると推定している。

本実施例により、本発明によれば、半導体基板表層の酸素濃度低下を抑制しつつ、半導体基板表層のＣＯＰを低減させることによって、半導体デバイスの高歩留まりを実現することが可能であることが示された。

実施の形態の作用・効果の説明図。 実施例のＣＯＰ密度およびウェーハ表面酸素濃度の昇降温速度依存性を示す図。

Claims (4)

1. 半導体単結晶インゴットをスライスする工程と、
   前記スライスする工程によって得られた半導体ウェーハを、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中、１００℃／秒以上１０００℃／秒以下の昇降温速度、１２００℃以上１４００℃以下の温度、５秒以上５分以下の時間で熱処理する工程を有することを特徴とする半導体基板の製造方法。
2. 前記熱処理する工程において、４００℃／秒以上８００℃／秒以下の昇降温速度、１２５０℃以上１３５０℃以下の温度で熱処理することを特徴とする請求項１記載の半導体基板の製造方法。
3. 前記半導体ウェーハの格子間酸素濃度が１．２×１０^１８ａｔｏｍｓ／ｃｍ^３以上１．８×１０^１８ａｔｏｍｓ／ｃｍ^３以下であることを特徴とする請求項１または請求項２記載の半導体基板の製造方法。
4. 前記熱処理する工程において、アルゴンガスまたは窒素ガス雰囲気中で熱処理を行うことを特徴とする請求項１ないし請求項３記載の半導体基板の製造方法。

Images