JP2016532919A - 論理演算を、センス回路を使用して実行する装置及び方法 - Google Patents

論理演算を、センス回路を使用して実行する装置及び方法 Download PDF

Info

Publication number
JP2016532919A
JP2016532919A JP2016515939A JP2016515939A JP2016532919A JP 2016532919 A JP2016532919 A JP 2016532919A JP 2016515939 A JP2016515939 A JP 2016515939A JP 2016515939 A JP2016515939 A JP 2016515939A JP 2016532919 A JP2016532919 A JP 2016532919A
Authority
JP
Japan
Prior art keywords
sense
line
array
memory cell
data value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016515939A
Other languages
English (en)
Other versions
JP2016532919A5 (ja
JP6072981B2 (ja
Inventor
エー． マニング，トロイ
エー． マニング，トロイ
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2016532919A publication Critical patent/JP2016532919A/ja
Publication of JP2016532919A5 publication Critical patent/JP2016532919A5/ja
Application granted granted Critical
Publication of JP6072981B2 publication Critical patent/JP6072981B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

本開示は、論理演算を、センス回路を使用して実行することに関連する装置及び方法を含む。例示的な装置は、メモリセルアレイと、前記アレイのセンスラインに接続される１次ラッチを含むセンス回路と、を備える。前記センス回路は、論理演算の第１演算フェーズを、前記センスラインに接続されるメモリセルをセンスすることにより実行し、前記論理演算の複数の中間演算フェーズを、前記センスラインに接続される該当する複数の異なるメモリセルをセンスすることにより実行し、そして前記第１演算フェーズ、及び前記複数の中間演算フェーズの結果を、前記１次ラッチに接続される２次ラッチに、センスラインアドレスアクセスを行なうことなく加算するように構成することができる。【選択図】図２Ａ

Description

本開示は概して、半導体メモリ及び方法に関するものであり、特に論理演算を、センス回路を使用して実行することに関連する装置及び方法に関するものである。
メモリデバイスは通常、コンピュータ内の、または他の電子システム内の内部回路、半導体回路、集積回路として提供される。揮発性メモリ及び不揮発性メモリを含む多くの異なる種類のメモリが存在する。揮発性メモリは、当該メモリのデータ（例えば、ホストデータ、エラーデータなど）を保持するために電力を必要とする可能性があり、そして各種メモリの中でも特に、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、シンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、及びサイリスタランダムアクセスメモリ（ＴＲＡＭ）を含む。不揮発性メモリは、データを、格納データを電源遮断時に保持することにより永続的に保存することができ、そして各種メモリの中でも特に、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、及び相変化ランダムアクセスメモリ（ＰＣＲＡＭ）のような抵抗可変メモリ、抵抗性ランダムアクセスメモリ（ＲＲＡＭ）、及びスピントルクトランスファランダムアクセスメモリ（ＳＴＴ ＲＡＭ）のような磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）を含むことができる。
電子システムは多くの場合、複数の処理リソース（例えば、１つ以上のプロセッサ）を含み、これらの処理リソースは、命令群を取り出して実行することができ、そして実行したこれらの命令の結果を適切なロケーションに格納することができる。プロセッサは、算術論理ユニット（ＡＬＵ）回路、浮動小数点ユニット（ＦＰＵ）回路のような複数の機能ユニット、及び／または命令群を、ＡＮＤ、ＯＲ、ＮＯＴ、ＮＡＮＤ、ＮＯＲ、ＸＯＲ論理演算のような論理演算をデータ（例えば、１つ以上のオペランド）に対して実行することにより実行するために使用することができる組み合わせ論理ブロックを備えることができる。例えば、機能ユニット回路（ＦＵＣ）を使用して、加算、減算、乗算、及び／または除算のような算術演算をオペランドに対して実行することができる。
多くのコンポーネントを電子システムに取り込んで、命令群をＦＵＣ（機能ユニット回路）に供給して実行させることができる。これらの命令は、例えばコントローラ及び／またはホストプロセッサのような処理リソースにより生成することができる。データ（例えば、これらの命令をオペランドに対して実行するときの当該オペランド群）は、ＦＵＣからアクセス可能なメモリアレイに格納することができる。ＦＵＣが命令群をデータに対して実行し始める前に、命令群及び／またはデータをメモリアレイから取り出して、配列することができる、かつ／または一時的に格納することができる。更に、異なる種類の演算を１回または複数回のクロックサイクルでＦＵＣにより実行することにより、命令群及び／またはデータの結果を更に、配列することができる、かつ／または一時的に格納することができる。
多くの例では、処理リソース（例えば、プロセッサ及び／または関連するＦＵＣ）は、メモリアレイの外部に設けることができ、データには、これらの処理リソースとメモリアレイとの間のバスを介してアクセスすることにより、命令セットを実行することができる。処理性能は、プロセッサインメモリ（ＰＩＭ）デバイスにより向上させることができ、このＰＩＭデバイスでは、プロセッサは、メモリの内部に、かつ／またはメモリの近傍に設けることができ（例えば、メモリアレイと同じチップに直接設ける）、このＰＩＭデバイスは、処理時の時間を短くすることができ、かつ／または処理時の電力を低減することができる。しかしながら、このようなＰＩＭデバイスは、チップサイズが大きくなるといったような種々の不具合を有する可能性がある。更に、このようなＰＩＭデバイスは依然として、論理演算（例えば、演算機能）を実行する際に、不所望な量の電力を消費する可能性がある。
本開示の複数の実施形態によるメモリデバイスを含む演算システムの構成の装置のブロック図である。 本開示の複数の実施形態によるセンス回路に接続されるメモリアレイの一部の模式図を示している。 本開示の複数の実施形態による複数の論理演算を、センス回路を使用して実行する処理に関連するタイミング図を示している。 本開示の複数の実施形態による複数の論理演算を、センス回路を使用して実行する処理に関連するタイミング図を示している。 本開示の複数の実施形態による複数の論理演算を、センス回路を使用して実行する処理に関連するタイミング図を示している。 本開示の複数の実施形態による複数の論理演算を、センス回路を使用して実行する処理に関連するタイミング図を示している。 本開示の複数の実施形態による複数の論理演算を、センス回路を使用して実行する処理に関連するタイミング図を示している。 本開示の複数の実施形態によるセンス回路の一部の模式図を示している。
本開示は、論理演算を、センス回路を使用して実行する処理に関連する装置及び方法を含む。例示的な装置は、メモリセルアレイと、当該アレイのセンスラインに接続される１次ラッチを含むセンス回路と、を備える。センス回路は、論理演算の第１演算フェーズを、センスラインに接続されるメモリセルをセンスすることにより実行し、論理演算の複数の中間演算フェーズを、センスラインに接続される該当する複数の異なるメモリセルをセンスすることにより実行し、そして第１演算フェーズ及び複数の中間演算フェーズの結果を、１次ラッチに接続される２次ラッチに、センスラインアドレスアクセスを行なうことなく加算するように構成することができる。
本開示の複数の実施形態は、従来のＰＩＭシステムのような、そして外部プロセッサ（例えば、別体の集積回路チップ上に設けられるようなメモリアレイの外部に設けられる処理リソース）を有するシステムのような従来のシステムよりも、演算機能の実行に関連して、並列処理を向上させる、かつ／または消費電力を低減することができる。例えば、複数の実施形態は、整数加算、減算、乗算、除算のような全ての演算機能、及び例えばＣＡＭ（コンテンツアドレッサブルメモリ）機能を、データをメモリアレイ及びセンス回路からバス（例えば、データバス、アドレスバス、制御バス）を介して転送することなく完全に実行することができる。このような演算機能では、複数の論理演算（例えば、ＡＮＤ，ＯＲ，ＮＯＴ，ＮＯＲ，ＮＡＮＤ，ＸＯＲなど）を実行することができる。しかしながら、種々実施形態は、これらの例に限定されない。例えば、論理演算を実行する際に、コピー、比較、破壊などのような複数の非ブーリアン論理演算を実行することができる。
従来のアプローチでは、データは、アレイ及びセンス回路から（例えば、入力／出力（Ｉ／Ｏ）ラインを含むバスを介して）、プロセッサ、マイクロプロセッサ、及び／または演算エンジンのような処理リソースに転送することができ、この処理リソースは、ＡＬＵ回路及び／または適切な論理演算を実行するように構成される他の機能ユニット回路を含むことができる。しかしながら、データをメモリアレイ及びセンス回路からこのような処理リソース（群）に転送する際に、非常に大きな電力を消費する可能性がある。処理リソースが、メモリアレイと同じチップに設けられる場合でも、非常に大きな電力が、データをアレイから演算回路に移動させる際に消費される可能性があり、移動させる際には、センスラインアドレスアクセスを行なって（例えば、列デコード信号を作動させる）データをセンスラインからＩ／Ｏライン（例えば、ローカルＩ／Ｏライン）に転送してデータをアレイ周辺に移動させて、データを演算機能に供給することができる。
更に、処理リソース（群）（例えば、演算エンジン）の回路は、メモリアレイに関連する間隔ルールに準拠していない可能性がある。例えば、メモリアレイのセル群は、４Ｆ２または６Ｆ２のセルサイズを有することができ、この場合、“Ｆ”は、これらのセルに対応する形状サイズである。従って、従来のＰＩＭシステムのＡＬＵ回路に接続される素子群（例えば、論理ゲート）は、メモリセル群と間隔を空けて形成することができない可能性があり、これは、例えばチップサイズ及び／またはメモリ密度に影響を与えてしまう。本開示の複数の実施形態は、アレイのメモリセル群と間隔を空けて形成されるセンス回路を含み、このセンス回路は、本明細書で以下に説明する演算機能のような演算機能を実行することができる。
本開示の以下の詳細な説明では、本明細書の一部を構成する添付の図面が参照され、これらの図面は、例を通して、本開示の１つ以上の実施形態を実施することができる過程を示している。これらの実施形態は、この技術分野の当業者が、本開示の種々実施形態を実施することができるように十分詳細に記載されているので、他の実施形態を利用することができ、かつプロセス変更、電気的変更、及び／または構造上の変更を、本開示の範囲から逸脱しない限り行なうことができることを理解されたい。本明細書において使用されるように、指示子“Ｎ”、特にこれらの図面内の参照番号に付される指示子“Ｎ”は、そのように指示される複数の特定の特徴を含めることができることを意味している。本明細書において使用されるように、『複数の特定の物』（“ａ ｎｕｍｂｅｒ ｏｆ”ａ ｐａｒｔｉｃｕｌａｒ ｔｈｉｎｇ）とは、このような物のうちの１つ以上の物を指すことができる（例えば、複数のメモリアレイとは、１つ以上のメモリアレイを指すことができる）。
本明細書におけるこれらの図は、番号付け慣例に従っており、この番号付け慣例では、第１桁または第１桁群は、図面の図番に対応し、そして残りの桁群は、図面の中の１つの要素または構成要素を指している。異なる図の間の同様の要素または構成要素は、同じ桁を使用することにより特定される。例えば、２０６は、図２Ａの要素“０６”を指すことができ、同じ要素は図３の３０６で指示される。明らかなことであるが、本明細書における種々の実施形態に図示される要素は、追加する、入れ換える、かつ／または削除することにより、本開示の複数の更に別の実施形態を提供することができる。更に、明らかなことであるが、これらの図に提供される要素群の比較サイズ及び相対尺度は、本発明の特定の実施形態を例示するために用いられ、限定的な意味に捉えられてはならない。
図１は、本開示の複数の実施形態によるメモリデバイス１２０を含む演算システム１００の形態の装置のブロック図である。本明細書において使用されるように、メモリデバイス１２０、メモリアレイ１３０、及び／またはセンス回路１５０は、別々の１つの“ａｐｐａｒａｔｕｓ（装置）”であると考えることもできる。
システム１００は、メモリアレイ１３０を含むメモリデバイス１２０に接続されるホスト１１０を含む。ホスト１１０は、種々の他の種類のホストの中でも特に、パーソナルラップトップコンピュータ、デスクトップコンピュータ、デジタルカメラ、スマートフォン、またはメモリカードリーダのようなホストシステムとすることができる。ホスト１１０は、システムマザーボード及び／またはバックプレーンを含むことができ、かつ複数の処理リソース（例えば、１つ以上のプロセッサ、マイクロプロセッサ、または他の所定の種類の制御回路）を含むことができる。システム１００は、個別集積回路を含むことができる、またはホスト１１０及びメモリデバイス１２０は共に、同じ集積回路に搭載することができる。システム１００は、例えばサーバシステム及び／または高性能演算（ＨＰＣ）システム及び／またはＨＰＣシステムの一部とすることができる。図１に示す例は、フォンノイマンアーキテクチャを有するシステムを示しているが、本開示の種々実施形態は、多くの場合フォンノイマンアーキテクチャに関連する１つ以上のコンポーネント（例えば、ＣＰＵ，ＡＬＵなど）を含まない非フォンノイマンアーキテクチャ（例えば、チューリングマシン）として実現することができる。
図を分かり易くするために、システム１００は簡易化されて、本開示に特に関連している特徴に重点を置いている。メモリアレイ１３０は、例えばＤＲＡＭアレイ、ＳＲＡＭアレイ、ＳＴＴ ＲＡＭアレイ、ＰＣＲＡＭアレイ、ＴＲＡＭアレイ、ＲＲＡＭアレイ、ＮＡＮＤフラッシュアレイ、及び／またはＮＯＲフラッシュアレイとすることができる。アレイ１３０は、アクセスライン群（これらのアクセスラインは、本明細書では、ワードラインまたはセレクトラインと表記される）で接続される複数行に配列され、かつセンスライン群（これらのセンスラインは、本明細書では、デジットラインまたはデータラインと表記される）で接続される複数列に配列されるメモリセル群を備えることができる。アレイ１３０が１個だけ図１に図示されているが、種々実施形態は、このような構成に限定されない。例えば、メモリデバイス１２０は、複数のアレイ１３０（例えば、複数のＤＲＡＭセルバンク）を含むことができる。例示的なＤＲＡＭアレイが、図２Ａに関連して図示されている。
メモリデバイス１２０は、Ｉ／Ｏバス１５６（例えば、データバス）を介して、Ｉ／Ｏ回路１４４を経由して供給されるアドレス信号をラッチするアドレス回路１４２を含む。アドレス信号は、メモリアレイ１３０にアクセスする行デコーダ１４６及び列デコーダ１５２により受信されて復号化される。データは、メモリアレイ１３０から、センスラインに現われる電圧変化及び／または電流変化を、センス回路１５０を使用してセンスすることにより読み出すことができる。センス回路１５０は、ページ（例えば、行）データをメモリアレイ１３０から読み出してラッチすることができる。Ｉ／Ｏ回路１４４は、双方向データ通信をホスト１１０とＩ／Ｏバス１５６を介して行なうために使用することができる。書き込み回路１４８を使用して、データをメモリアレイ１３０に書き込む。
制御回路１４０は、制御バス１５４を介してホスト１１０から供給される信号群を復号化する。これらの信号は、チップイネーブル信号群、ライトイネーブル信号群、及びアドレスラッチ信号群を含むことができ、これらの信号を使用して、メモリアレイ１３０で実行されるデータ読み出し処理、データ書き込み処理、及びデータ消去処理を含む処理を制御する。種々実施形態では、制御回路１４０は、ホスト１１０からの命令群を実行する役割を果たす。制御回路１４０は、ステートマシン、シーケンサ、または所定の他の種類のコントローラとすることができる。
センス回路１５０の例について、図２Ａ及び図３に関連して以下に更に説明する。例えば、複数の実施形態では、センス回路１５０は、複数のセンスアンプ（例えば、図２Ａに示すセンスアンプ２０６、及び図３に示すセンスアンプ３０６）と、複数の演算コンポーネント（例えば、図２Ａに示す演算コンポーネント２３１）と、を備えることができ、これらの演算コンポーネントは、アキュムレータを含むことができ、かつ論理演算を実行する（例えば、相補センスラインに関連するデータに対して）ために使用することができる。複数の実施形態では、センス回路（例えば、１５０）を使用して、論理演算を、アレイ１３０に入力として格納されているデータを使用して実行し、そしてこれらの論理演算の結果をアレイ１３０に、センスラインアドレスアクセスを行なって転送することなく（例えば、列デコード信号を作動させることなく）アレイ１３０に返送して格納することができる。従って、種々の演算機能は、センス回路の外部の処理リソース群（例えば、ホスト１１０及び／またはデバイス１２０（例えば、制御回路１４０または他の箇所）に設けられるＡＬＵ回路のような他の処理回路）により実行するのではなく（または、実行することに関連するのではなく）、センス回路１５０内で実行することができる。種々の従来のアプローチでは、例えばオペランドに関連するデータは、メモリからセンス回路を介して読み出されて、外部ＡＬＵ回路にＩ／Ｏラインを介して（例えば、ローカルＩ／Ｏライン及び／またはグローバルＩ／Ｏラインを介して）供給される。外部ＡＬＵ回路は、複数のレジスタを含むことができ、演算機能を、これらのオペランドを使用して実行して、結果はアレイに、これらのＩ／Ｏラインを介して返送される。これとは異なり、本開示の複数の実施形態では、センス回路（例えば、１５０）は、論理演算をメモリ（例えば、アレイ１３０）に格納されているデータに対して実行して、結果をメモリに、アレイのメモリセル群と間隔を空けて形成することができるセンス回路に接続されるＩ／Ｏライン（例えば、ローカルＩ／Ｏライン）を活性化することなく（例えば、有効にすることなく）返送して格納するように構成される。Ｉ／Ｏラインを活性化する際に、デコード信号（例えば、列デコード信号）に接続されるゲート、及びＩ／Ｏラインに接続されるソース／ドレインを有するトランジスタを有効にする（例えば、導通させる）ことができる。種々実施形態は、このような構成に限定されない。例えば、複数の実施形態では、センス回路（例えば、１５０）を使用して論理演算を、アレイの列デコードラインを活性化することなく実行することができるが；ローカルＩ／Ｏライン（群）を活性化させて結果をアレイに返送するのではなく、適切なロケーション（例えば、外部レジスタ）に転送することができる。
このように、複数の実施形態では、センス回路１５０が、適切な論理演算を実行してこのような演算機能を、外部処理リソースを利用することなく実行することができるので、アレイ１３０及びセンス回路１５０の外部の回路は演算機能を実行する必要がない。従って、センス回路１５０を使用して、このような外部処理リソース（または、このような外部処理リソースの少なくとも帯域）を補完することができる、かつ／または少なくとも或る程度、外部処理リソースに置き換わることができる。しかしながら、複数の実施形態では、外部処理リソース（例えば、ホスト１１０）が実行する論理演算の他に、センス回路１５０を使用して、論理演算を実行する（例えば、命令群を実行する）ことができる。例えば、ホスト１１０及び／またはセンス回路１５０は、特定の論理演算のみを実行する、かつ／または特定の複数の論理演算を実行する構成に限定されることができる。
図２Ａは、本開示の複数の実施形態によるセンス回路に接続されるメモリアレイ２３０の一部の模式図を示している。この例では、メモリアレイ２３０は、１Ｔ１Ｃ（１トランジスタ１キャパシタ）メモリセル群からなるＤＲＡＭアレイであり、各メモリセルは、アクセス素子２０２（例えば、トランジスタ）及び記憶素子２０３（例えば、キャパシタ）により構成される。複数の実施形態では、メモリセル群は、破壊読み出しメモリセル群（例えば、セルに格納されているデータを読み出すと、データが破壊されて、セルに初めに格納されていたデータが、読み出し後にリフレッシュされる）である。アレイ２３０のセル群は、ワードライン２０４−０（第０行）、２０４−１（第１行）、２０４−２（第２行）、２０４−３（第３行）、．．．、２０４−Ｎ（第Ｎ行）で接続される複数行に配列され、かつセンスライン（例えば、デジットライン）２０５−１（Ｄ）及び２０５−２（Ｄ＿）で接続される複数列に配列される。この例では、各列のセル群は、一対の相補センスライン２０５−１（Ｄ）及び２０５−２（Ｄ＿）に接続される。メモリセル列が１列だけ図２Ａに図示されているが、種々実施形態は、この構成に限定されない。例えば、特定のアレイは、複数のメモリセル列及び／またはセンスライン（例えば、４，０９６本のセンスライン、８，１９２本のセンスライン、１６，３８４本のセンスラインなど）を有することができる。特定のメモリセルトランジスタ２０２のゲートは、このゲートに対応するワードライン２０４−０，２０４−１，２０４−２，２０４−３，．．．，２０４−Ｎに接続され、第１ソース／ドレイン領域は、この第１ソース／ドレイン領域に対応するセンスライン２０５−１に接続され、そして特定のメモリセルトランジスタの第２ソース／ドレイン領域は、この第２ソース／ドレイン領域に対応するキャパシタ２０３に接続される。図２Ａには図示されていないが、センスライン２０５−２は更に、所定のメモリセル列に接続することができる。
アレイ２３０は、本開示の複数の実施形態によるセンス回路に接続される。この例では、センス回路は、センスアンプ２０６と、演算コンポーネント２３１と、を備える。センス回路は、図１に示すセンス回路１５０とすることができる。センスアンプ２０６は、特定のメモリセル列に対応する相補センスラインＤ、Ｄ＿に接続される。センスアンプ２０６は、図３を参照して以下に説明されるセンスアンプ３０６のようなセンスアンプとすることができる。従って、センスアンプ２０６は、選択セルに記憶された論理状態（例えば、論理データ値）を導出するように動作させることができる。種々実施形態は、この例示的なセンスアンプ２０６に限定されない。例えば、本明細書において記載される複数の実施形態によるセンス回路は、電流モードセンスアンプ及び／またはシングルエンドセンスアンプ（例えば、１つのセンスラインに接続されるセンスアンプ群）を含むことができる。
複数の実施形態では、演算コンポーネント（例えば、２３１）は、センスアンプ（例えば、２０６）のトランジスタ群、及び／または特定の形状サイズ（例えば、４Ｆ２，６Ｆ２など）に従って形成することができるアレイ（例えば、２３０）のメモリセル群と間隔を空けて形成される複数のトランジスタを含むことができる。以下に更に説明するように、演算コンポーネント２３１は、センスアンプ２０６に接続されて、種々の論理演算を、アレイ２３０からのデータを入力として使用することにより実行して、結果をアレイ２３０に、データを、センスラインアドレスアクセスを行なって転送することなく（例えば、列デコード信号を作動させて、データを外部回路にアレイ及びセンス回路からローカルＩ／Ｏラインを介して転送することなく）返送して格納するように動作することができる。このように、本開示の複数の実施形態により、論理演算、及び論理演算に関連する演算機能を、種々の従来のアプローチよりも少ない電力を使用して実行することができる。更に、複数の実施形態により、データをＩ／Ｏラインを介して転送して、演算機能を実行する必要を無くすことができるので、複数の実施形態により、並列処理能力を従来のアプローチと比較して向上させることができる。
図２Ａに示す例では、演算コンポーネント２３１に対応する回路は、センスラインＤ及びＤ＿の各センスラインに接続される５個のトランジスタを含むが；種々実施形態は、この例に限定されない。トランジスタ２０７−１及び２０７−２は、センスラインＤ及びＤ＿にそれぞれ接続される第１ソース／ドレイン領域と、クロスカップルラッチに接続される（例えば、クロスカップルＮＭＯＳトランジスタ２０８−１及び２０８−２、及びクロスカップルＰＭＯＳトランジスタ２０９−１及び２０９−２のような一対のクロスカップルトランジスタのゲート群に接続される）第２ソース／ドレイン領域と、を有する。本明細書において更に説明するように、トランジスタ２０８−１、２０８−２、２０９−１、及び２０９−２を含むクロスカップルラッチは、２次ラッチと表記することができる（センスアンプ２０６に対応するクロスカップルラッチは、本明細書では、１次ラッチと表記することができる）。
トランジスタ２０７−１及び２０７−２は、パストランジスタ（ｐａｓｓ ｔｒａｎｓｉｓｔｏｒ）と表記することができ、パストランジスタは、それぞれの信号２１１−１（Ｐａｓｓｄ）及び２１１−２（Ｐａｓｓｄｂ）により有効にして、それぞれのセンスラインＤ及びＤ＿に現われる電圧または電流を、トランジスタ２０８−１、２０８−２、２０９−１、及び２０９−２を含むクロスカップルラッチの入力群（例えば、２次ラッチの入力群）に伝達することができる。この例では、トランジスタ２０７−１の第２ソース／ドレイン領域は、トランジスタ２０８−１及び２０９−１の第１ソース／ドレイン領域にだけでなく、トランジスタ２０８−２及び２０９−２のゲートに接続される。同様に、トランジスタ２０７−２の第２ソース／ドレイン領域は、トランジスタ２０８−２及び２０９−２の第１ソース／ドレイン領域にだけでなく、トランジスタ２０８−１及び２０９−１のゲートに接続される。
トランジスタ２０８−１及び２０８−２の第２ソース／ドレイン領域は、負の制御信号２１２−１（Ａｃｃｕｍｂ）に共通接続される。トランジスタ２０９−１及び２０９−２の第２ソース／ドレイン領域は、正の制御信号２１２−２（Ａｃｃｕｍ）に共通接続される。Ａｃｃｕｍ信号２１２−２は電源電圧（例えば、ＶＤＤ）とすることができ、Ａｃｃｕｍｂ信号は基準電圧（例えば、接地電圧）とすることができる。イネーブル信号２１２−１及び２１２−２は、２次ラッチに対応するトランジスタ２０８−１、２０８−２、２０９−１、及び２０９−２を含むクロスカップルラッチを活性化する。活性化されたセンスアンプペアは、共通ノード２１７−１と共通ノード２１７−２との間の差電圧を増幅して、ノード２１７−１が、Ａｃｃｕｍ信号電圧及びＡｃｃｕｍｂ信号電圧の一方の信号電圧（ＶＤＤ及び接地電圧の一方の電圧）にまで駆動され、かつノード２１７−２が、Ａｃｃｕｍ信号電圧及びＡｃｃｕｍｂ信号電圧の他方の信号電圧にまで駆動されるようにする。以下に更に説明するように、信号２１２−１及び２１２−２には、“Ａｃｃｕｍ”及び“Ａｃｃｕｍｂ”の記号が付されるが、これは、２次ラッチが、論理演算を実行するために使用されている間にアキュムレータ（ａｃｃｕｍｕｌａｔｏｒ）として機能することができるからである。複数の実施形態では、アキュムレータは、２次ラッチを構成するクロスカップルトランジスタ２０８−１、２０８−１、２０９−１、及び２０９−２だけでなく、パストランジスタ２０７−１及び２０７−２を含む。本明細書において更に説明されるように、複数の実施形態では、センスアンプに接続されるアキュムレータを含む演算コンポーネントは、論理演算を実行するように構成することができ、この論理演算では、加算演算を、一対の相補センスラインの少なくとも一方のセンスラインに現われる信号（例えば、電圧または電流）で表わされるデータ値に対して実行する。
演算コンポーネント２３１は更に、それぞれのデジットラインＤ及びＤ＿に接続される第１ソース／ドレイン領域を有する反転トランジスタ２１４−１及び２１４−２を含む。トランジスタ２１４−１及び２１４−２の第２ソース／ドレイン領域は、トランジスタ２１６−１及び２１６−２それぞれの第１ソース／ドレイン領域に接続される。トランジスタ２１４−１及び２１４−２のゲートは、信号２１３（ＩｎｖＤ）に接続される。トランジスタ２１６−１のゲートは共通ノード２１７−１に接続され、この共通ノード２１７−１に、トランジスタ２０８−２のゲート、トランジスタ２０９−２のゲート、及びトランジスタ２０８−１の第１ソース／ドレイン領域が更に接続される。相補的に、トランジスタ２１６−２のゲートが共通ノード２１７−２に接続され、この共通ノード２１７−２に、トランジスタ２０８−１のゲート、トランジスタ２０９−１のゲート、及びトランジスタ２０８−２の第１ソース／ドレイン領域が更に接続される。従って、イネーブル信号ＩｎｖＤは、２次ラッチに格納されているデータ値を反転させるように機能して、反転値をセンスライン２０５−１及び２０５−２に現われる電圧にまで駆動する。
図２Ａに示す演算コンポーネント２３１を動作させて（例えば、Ｐａｓｓｄ信号，Ｐａｓｓｄｂ信号，Ａｃｃｕｍｂ信号，Ａｃｃｕｍ信号，及びＩｎｖＤ信号により）、各種演算の中でも特に、ＡＮＤ演算，ＮＡＮＤ演算，ＯＲ演算，及びＮＯＲ演算を含む種々の論理演算を実行することができる。例えば、以下に更に説明されるように、複数の実施形態によるセンス回路（例えば、センスアンプ２０６及び演算コンポーネント２３１）を動作させて、各種演算の中でも特に、ＡＮＤ演算，ＮＡＮＤ演算，ＯＲ演算，及びＮＯＲ演算を実行することができる。これらの論理演算は、Ｒ入力論理演算とすることができ、この場合、“Ｒ”は、２以上の値を表わす。
例えば、Ｒ入力論理演算は、アレイ２３０に入力として格納されているデータを使用して実行することができ、結果を適切なロケーションに、センス回路を動作させることにより格納する（例えば、アレイ２３０に返送して格納する、かつ／または異なるロケーションに格納する）ことができる。以下に説明する例では、Ｒ入力論理演算では、第１の特定のワードライン（例えば、２０４−０）に、かつ特定のセンスライン（例えば、２０５−１）に接続されるメモリセルに第１入力として格納されているデータ値（例えば、論理１または論理０）、及び複数の更に別のワードライン（例えば、２０４−１〜２０４−Ｎ）に接続され、かつ特定のセンスライン（例えば、２０５−１）に共通接続されるメモリセル群に、該当する複数の更に別の入力として格納されているデータ値を使用する。このようにして、複数の論理演算を並列に実行することができる。例えば、４Ｋ論理演算は、４Ｋ本のセンスラインを有するアレイで並列に実行することができる。この例では、３入力論理演算において、第１ワードラインに接続される４Ｋ個のセルは、４Ｋ個の第１入力として機能することができ、第２ワードラインに接続される４Ｋ個のセルは、４Ｋ個の第２入力として機能することができ、そして第３ワードラインに接続される４Ｋ個のセルは、４Ｋ個の第３入力として機能することができる。このようにして、この例では、４Ｋ種類の個別の３入力論理演算を並列に実行することができる。
複数の実施形態では、Ｒ入力論理演算の第１演算フェーズでは、センス動作を、特定のワードライン（例えば、２０４−０）に、かつ特定のセンスライン（例えば、２０５−１）に接続されるメモリセルに対して実行して、この論理演算による格納データ値（例えば、論理１または論理０）を導出し、このデータ値は、Ｒ入力論理演算における第１入力として機能する。次に、第１入力（例えば、センスされた格納データ値）を、演算コンポーネント２３１に関連するラッチに転送する（例えば、コピーする）ことができる。複数の中間演算フェーズを実行することができ、これらの中間演算フェーズでは更に、センス動作を、該当する複数の更に別のワードライン（例えば、２０４−１〜２０４−Ｎ）に接続され、かつ特定のセンスライン（例えば、２０５−１）に接続されるメモリセル群に対して実行して、これらのメモリセルに格納されているデータ値を導出することができ、これらのデータ値は、Ｒ入力論理演算の該当する複数の更に別の入力（例えば、Ｒ−１個の更に別の入力）として機能する。Ｒ入力論理演算の最終演算フェーズでは、センス回路を動作させて論理演算の結果を適切なロケーションに格納する。一例として、結果は、アレイに返送して格納することができる（例えば、特定のセンスライン２０５−１に接続されるメモリセルに返送して格納する）。結果をアレイに返送して格納する処理は、列デコードラインを活性化することなく行なうことができる。結果は、アレイ２３０内のロケーション以外のロケーションに格納することもできる。例えば、結果は、ホストプロセッサのような処理リソースに関連する外部レジスタに格納することができる（例えば、センスアンプ２０６に接続されるローカルＩ／Ｏラインを介して）が；種々実施形態は、このような構成に限定されない。第１演算フェーズ、中間演算フェーズ、最終演算フェーズに関する詳細について、図２Ｂ、図２Ｃ−１、図２Ｃ−２、図２Ｄ−１、及び図２Ｄ−２を参照して以下に更に説明する。
図２Ｂは、本開示の複数の実施形態による複数の論理演算を、センス回路を使用して実行する処理に関連するタイミング図２８５−１を示している。タイミング図２８５−１は、論理演算（例えば、Ｒ入力論理演算）の第１演算フェーズを実行する処理に関連する信号群（例えば、電圧信号群）を示している。図２Ｂに表示される第１演算フェーズは、例えばＡＮＤ演算，ＮＡＮＤ演算，ＯＲ演算，またはＮＯＲ演算の第１演算フェーズとすることができる。以下に更に説明するように、図２Ｂに図示される演算フェーズを実行する際に、従来の処理アプローチよりも遥かに少ないエネルギー（例えば、約半分）しか消費しないようにすることができ、従来の処理アプローチでは、電圧を電圧レールと電圧レールとの間（例えば、電源電圧と接地電圧との間）で全振れ幅で振れさせて、演算機能を実行する。
図２Ｂに示す例では、相補論理値（例えば、“１”及び“０”）に対応するこれらの電圧レールは、電源電圧２７４（ＶＤＤ）及び接地電圧２７２（Ｇｎｄ）である。論理演算を実行する前に、平衡化は、相補センスラインＤ及びＤ＿を短絡させて平衡電圧２２５（ＶＤＤ／２）にすることにより行なうことができる。平衡化については、図３を参照して以下に更に説明される。
時刻ｔ１では、平衡信号２２６が非活性化され、次に選択行（例えば、センス対象であり、かつ第１入力として使用されるデータ値を有するメモリセルに対応する行）が活性化される。信号２０４−０は、選択行（例えば、行２０４−０）に印加される電圧信号を表わす。行信号２０４−０が、選択セルに対応するアクセストランジスタ（例えば、２０２）の閾値電圧（Ｖｔ）に達すると、アクセストランジスタが導通して、センスラインＤを選択メモリセルに（例えば、セルが１Ｔ１Ｃ ＤＲＡＭセルである場合のキャパシタ２０３に）接続し、これにより、差電圧信号が、センスラインＤとＤ＿（例えば、信号２０５−１及び２０５−２それぞれで指示される）との間に、時刻ｔ２とｔ３との間で発生する。選択セルの電圧は、信号２０３で表わされる。エネルギー保存則から、差信号がＤとＤ＿との間に発生する（例えば、セルをセンスラインＤに接続することにより）際には、エネルギーが消費されないが、その理由は、行信号２０４を活性化／非活性化する処理に関連するエネルギーが、当該行に接続される複数のメモリセルに蓄積されていたエネルギーであるからである。
時刻ｔ３では、センスアンプ（例えば、２０６）は、例えば正の制御信号２３１（例えば、図３に示すＰＳＡ３３１）を活性化させてｈｉｇｈ状態にし、そして負の制御信号２２８（例えば、ＲＮＬ＿３２８）を活性化させてｌｏｗ状態にし、これによりＤとＤ＿との間の差信号が増幅されて、論理１に対応する電圧（例えば、ＶＤＤ）、または論理０に対応する電圧（例えば、接地電圧）がセンスラインＤに現われる（そして、他方の電圧が相補センスラインＤ＿に現われる）ことにより、センスデータ値がセンスアンプ２０６の１次ラッチに格納されるようになる。エネルギーは主として、センスラインＤ（２０５−１）を平衡電圧ＶＤＤ／２からレール電圧ＶＤＤにまで充電する際に消費される。
時刻ｔ４では、パストランジスタ２０７−１及び２０７−２を有効にする（例えば、制御ライン２１１−１及び２１１−２にそれぞれ印加されるそれぞれＰａｓｓｄ制御信号及びＰａｓｓｄｂ制御信号により）。制御信号２１１−１及び２１１−２は、総称して制御信号２１１と表記される。本明細書において使用されるように、Ｐａｓｓｄ及びＰａｓｓｄｂのような種々の制御信号は、これらの信号の印加先の制御ラインを参照することにより、参照することができる。例えば、Ｐａｓｓｄ信号は、制御信号２１１−１と表記することができる。時刻ｔ５では、アキュムレータ制御信号Ａｃｃｕｍｂ及びＡｃｕｕｍを、それぞれの制御ライン２１２−１及び２１２−２を介して活性化する。以下に説明するように、アキュムレータ制御信号２１２−１及び２１２−２は、後続の演算フェーズの間は活性化されたままの状態を保持することができる。このように、この例では、制御信号２１２−１及び２１２−２を活性化すると、演算コンポーネント２３１の２次ラッチ（例えば、アキュムレータ）が活性化される。センスアンプ２０６に格納されているセンスデータ値は２次ラッチに転送される（例えば、コピーされる）。
時刻ｔ６では、パストランジスタ２０７−１及び２０７−２を無効にする（例えば、非導通状態にする）が；アキュムレータ制御信号２１２−１及び２１２−２が活性化されたままの状態を保持しているので、加算結果は、２次ラッチ（例えば、アキュムレータ）に格納される（例えば、ラッチされる）。時刻ｔ７では、行信号２０４−０を非活性化して、アレイセンスアンプを時刻ｔ８に非活性化する（例えば、センスアンプ制御信号２２８及び２３１を非活性化する）。
時刻ｔ９では、センスラインＤ及びＤ＿を、図示のように、センスライン電圧信号２０５−１及び２０５−２がこれらの信号のそれぞれのレール電圧値から平衡電圧２２５（ＶＤＤ／２）に移行することにより平衡させる（例えば、平衡信号２２６を活性化する）。平衡させる際には、エネルギー保存則からエネルギーは殆ど消費されない。図３に関連して以下に説明するように、平衡化の際には、相補センスラインＤ及びＤ＿を、この例ではＶＤＤ／２である平衡電圧に短絡させることができる。平衡化は、例えばメモリセルのセンス動作の前に行なわれる。
図２Ｃ−１及び図２Ｃ−２は、本開示の複数の実施形態による複数の論理演算を、センス回路を使用して実行する処理に関連するタイミング図２８５−２及び２８５−３をそれぞれ示している。タイミング図２８５−２及び２８５−３は、論理演算（例えば、Ｒ入力論理演算）の複数の中間演算フェーズを実行する処理に関連する信号群（例えば、電圧信号群）を示している。例えば、タイミング図２８５−２は、Ｒ入力ＮＡＮＤ演算またはＲ入力ＡＮＤ演算の複数の中間演算フェーズに対応しており、タイミング図２８５−３は、Ｒ入力ＮＯＲ演算またはＲ入力ＯＲ演算の複数の中間演算フェーズに対応している。例えば、ＡＮＤ演算またはＮＡＮＤ演算を実行する際に、図２Ｃ−１に示す演算フェーズを、図２Ｂに示す演算フェーズのような初期演算フェーズの後に、１回以上実行することができる。同様に、ＯＲ演算またはＮＯＲ演算を実行する際に、図２Ｃ−２に示す演算フェーズを、図２Ｂに示す演算フェーズのような初期演算フェーズの後に、１回以上実行することができる。
タイミング図２８５−２及び２８５−３に図示されているように、時刻ｔ１では、平衡化を解除し（例えば、平衡信号２２６を非活性化する）、次に選択行（例えば、センス対象であり、かつ第２入力、第３入力などのような入力として使用されるデータ値を有するメモリセルに対応する行）を活性化する。信号２０４−１は、選択行（例えば、行２０４−１）に印加される電圧信号を表わしている。行信号２０４−１は、選択セルに対応するアクセストランジスタ（例えば、２０２）の閾値電圧（Ｖｔ）に達すると、アクセストランジスタが導通して、センスラインＤを選択メモリセルに（例えば、セルが１Ｔ１Ｃ ＤＲＡＭセルである場合のキャパシタ２０３に）接続することにより、差電圧信号が、センスラインＤとＤ＿（例えば、信号２０５−１及び２０５−２でそれぞれ指示される）との間に、かつ時刻ｔ２とｔ３との間の時刻に発生する。選択セルの電圧は、信号２０３で表わされる。エネルギー保存則から、差信号がＤとＤ＿との間に発生する（例えば、セルをセンスラインＤに接続することにより）際にエネルギーが消費されないが、その理由は、行信号２０４を活性化／非活性化する処理に関連するエネルギーが、当該行に接続される複数のメモリセルに蓄積されていたエネルギーであるからである。
時刻ｔ３では、センスアンプ（例えば、２０６）が、例えば正の制御信号２３１（例えば、図３に示すＰＳＡ３３１）を活性化してｈｉｇｈ状態にし、そして負の制御信号２２８（例えば、ＲＮＬ＿３２８）を活性化してｌｏｗ状態にし、これにより、ＤとＤ＿との間の差信号が増幅されて、論理１に対応する電圧（例えば、ＶＤＤ）または論理０に対応する電圧（例えば、接地電圧）がセンスラインＤに現われる（そして、他方の電圧が相補センスラインＤ＿に現われる）ことにより、センスデータ値がセンスアンプ２０６の１次ラッチに格納されるようになる。エネルギーは主として、センスラインＤ（２０５−１）を平衡電圧ＶＤＤ／２からレール電圧ＶＤＤにまで充電する際に消費される。
タイミング図２８５−２及び２８５−３に図示されているように、特定の論理演算によって異なるが、時刻ｔ４では（例えば、選択セルがセンスされた後）、制御信号２１１−１（Ｐａｓｓｄ）及び２１１−２（Ｐａｓｓｄｂ）のうちの一方の制御信号のみを活性化させる（例えば、パストランジスタ２０７−１及び２０７−２のうちの一方のパストランジスタのみを有効にする）。例えば、タイミング図２８５−２は、ＮＡＮＤ演算またはＡＮＤ演算の中間フェーズに対応しているので、制御信号２１１−１を時刻ｔ４に活性化させて、制御信号２１１−２が非活性化されたままの状態を保持するようにする。これとは異なり、タイミング図２８５−３は、ＮＯＲ演算またはＯＲ演算の中間フェーズに対応しているので、制御信号２１１−２を時刻ｔ４に活性化させて、制御信号２１１−１が非活性化されたままの状態を保持するようにする。上に説明した内容から、アキュムレータ制御信号２１２−１（Ａｃｃｕｍｂ）及び２１２−２（Ａｃｃｕｍ）を図２Ｂに示す初期演算フェーズ中に活性化させて、これらの制御信号が活性化されたままの状態を中間フェーズ（群）になっているときに保持していたことを思い起こされたい。
アキュムレータが既に活性化されていたので、Ｐａｓｓｄ（２１１−１）のみを活性化して、電圧信号２０５−１に対応するデータ値を加算する。同様に、Ｐａｓｓｄｂ（２１１−２）のみを活性化して、電圧信号２０５−２に対応するデータ値を加算する。例えば、Ｐａｓｓｄ（２１１−１）のみを活性化するＡＮＤ／ＮＡＮＤ演算例（例えば、タイミング図２８５−２）では、選択メモリセル（例えば、この例の第１行のメモリセル）に格納されているデータ値が論理０である場合、２次ラッチに関連する加算値は、ｌｏｗ状態にアサートされて、２次ラッチが論理０を格納するようになる。第１行のメモリセルに格納されているデータ値が論理０ではない場合、２次ラッチは、当該２次ラッチに格納されている第０行のデータ値（例えば、論理１または論理０）を保持する。従って、このＡＮＤ／ＮＡＮＤ演算例では、２次ラッチは、複数のゼロ（０群）を加算するアキュムレータとして機能している。同様に、Ｐａｓｓｄｂのみを活性化するＯＲ／ＮＯＲ演算例（例えば、タイミング図２８５−３）では、選択メモリセル（例えば、この例の第１行のメモリセル）に格納されているデータ値が論理１である場合、２次ラッチに関連する加算値は、ｈｉｇｈ状態にアサートされて、２次ラッチが論理１を格納するようになる。第１行のメモリセルに格納されているデータ値が論理１ではない場合、２次ラッチは、当該２次ラッチに格納されている第０行のデータ値（例えば、論理１または論理０）を保持する。従って、このＯＲ／ＮＯＲ演算例では、２次ラッチは、Ｄ＿に現われる電圧信号２０５−２で、アキュムレータのデータ真値を設定しているので、複数の１（１群）を加算するアキュムレータとして効果的に機能している。
図２Ｃ−１及び図２Ｃ−２に図示されている演算フェーズのような中間演算フェーズの最終段階では、Ｐａｓｓｄ信号（例えば、ＡＮＤ／ＮＡＮＤの場合）またはＰａｓｓｄｂ信号（例えば、ＯＲ／ＮＯＲの場合）を非活性化して（例えば、時刻ｔ５に）、選択行を非活性化し（例えば、時刻ｔ６に）、センスアンプを非活性化して（例えば、時刻ｔ７に）、平衡化を行なう（例えば、時刻ｔ８に）。図２Ｃ−１または図２Ｃ−２に図示されている演算フェーズのような中間演算フェーズを繰り返して、複数の更に別の行から得られる結果を加算することができる。一例として、タイミング図２８５−２または２８５−３のシーケンスは、後の（例えば、第２）時刻に第２行のメモリセルについて、後の（例えば、第３）時刻に第３行のメモリセルについて行なうことができ、他の行のメモリセルについても同様にして行なうことができる。例えば、１０入力ＮＯＲ演算の場合、図２Ｃ−２に示す中間フェーズを９回行なって、１０入力論理演算の９回の入力を行なうことができ、この場合、１０回目の入力は、初期演算フェーズ中に導出される（図２Ｂで説明されるように）。
図２Ｄ−１及び図２Ｄ−２は、本開示の複数の実施形態による複数の論理演算を、センス回路を使用して実行する処理に関連するタイミング図２８５−４及び２８５−５をそれぞれ示している。タイミング図２８５−４及び２８５−５は、論理演算（例えば、Ｒ入力論理演算）の最終演算フェーズを実行する処理に関連する信号群（例えば、電圧信号群）を示している。例えば、タイミング図２８５−４は、Ｒ入力ＮＡＮＤ演算またはＲ入力ＮＯＲ演算の最終演算フェーズに対応しており、タイミング図２８５−５は、Ｒ入力ＡＮＤ演算またはＲ入力ＯＲ演算の最終演算フェーズに対応している。例えば、ＮＡＮＤ演算を実行する際に、図２Ｄ−１に示す演算フェーズを、図２Ｃ−１に関連して説明した中間演算フェーズを複数回繰り返した後に実行することができ、ＮＯＲ演算を実行する際に、図２Ｄ−１に示す演算フェーズを、図２Ｃ−２に関連して説明した中間演算フェーズを複数回繰り返した後に実行することができ、ＡＮＤ演算を実行する際に、図２Ｄ−２に示す演算フェーズを、図２Ｃ−１に関連して説明した中間演算フェーズを複数回繰り返した後に実行することができ、そしてＯＲ演算を実行する際に、図２Ｄ−２に示す演算フェーズを、図２Ｃ−２に関連して説明した中間演算フェーズを複数回繰り返した後に実行することができる。以下に示す表１は、本明細書において記載される複数の実施形態による複数のＲ入力論理演算を実行する処理に関連する演算フェーズシーケンスに対応する種々の図を示している。
図２Ｄ−１及び図２Ｄ−２の最終演算フェーズについて、Ｒ入力論理演算の結果をアレイ（例えば、アレイ２３０）の１つの行に格納する処理に関連して説明されている。しかしながら、上に説明したように、複数の実施形態では、結果は、アレイに返送して格納する以外に、適切なロケーションに格納することができる（例えば、コントローラ及び／またはホストプロセッサに関連する外部レジスタに、異なるメモリデバイスのメモリアレイなどに、Ｉ／Ｏラインを介して格納することができる）。
タイミング図２８５−４及び２８５−５に図示されているように、時刻ｔ１では、平衡化を解除して（例えば、平衡信号２２６を非活性化する）、センスラインＤ及びＤ＿が浮遊状態となるようにする。いずれの論理演算が実行されているかによって異なるが、時刻ｔ２では、ＩｎｖＤ信号２１３、またはＰａｓｓｄ及びＰａｓｓｄｂ信号２１１のいずれかが活性化される。この例では、ＩｎｖＤ信号２１３は、ＮＡＮＤ演算またはＮＯＲ演算（図２Ｄ−１参照）の場合に活性化され、Ｐａｓｓｄ及びＰａｓｓｄｂ信号２１１は、ＡＮＤ演算またはＯＲ演算（図２Ｄ−２参照）の場合に活性化される。
ＩｎｖＤ信号２１３を時刻ｔ２に活性化する（例えば、ＮＡＮＤ演算またはＮＯＲ演算に関連して）と、トランジスタ２１４−１／２１４−２が有効になって、センスラインＤまたはセンスラインＤ＿のいずれかがｌｏｗ状態に引き下げられて、２次ラッチに格納されているデータ値が反転する。このように、信号２１３を活性化すると、加算出力が反転する。従って、ＮＡＮＤ演算の場合、前の演算フェーズ群（例えば、初期演算フェーズ、及び１つ以上の中間演算フェーズ）でセンスされるメモリセル群のいずれかのメモリセルに論理０が格納されていた場合（例えば、ＮＡＮＤ演算のＲ入力群のいずれかの入力が論理０であった場合）、センスラインＤ＿は、論理０に対応する電圧（例えば、接地電圧）を伝達することになり、センスラインＤは、論理１に対応する電圧（例えば、ＶＤＤのような電源電圧）を伝達することになる。このＮＡＮＤ例の場合、前の演算フェーズ群でセンスされるメモリセル群の全てのメモリセルに論理１が格納されていた場合（例えば、ＮＡＮＤ演算のＲ入力群の全ての入力が論理１であった場合）、センスラインＤ＿は、論理１に対応する電圧を伝達することになり、センスラインＤは、論理０に対応する電圧を伝達することになる。次に、時刻ｔ３では、センスアンプ２０６の１次ラッチを活性化し（例えば、センスアンプを作動させる）、Ｄ及びＤ＿を適切な電源レール電位まで駆動し、そしてセンスラインＤがこの時点で、前の演算フェーズ群になっているときにセンスされたメモリセル群から導出されるそれぞれの入力データ値のＮＡＮＤ演算結果を伝達する。このように、センスラインＤは、これらの入力データ値のいずれかの入力データ値が論理０である場合にＶＤＤとなり、そしてセンスラインＤは、これらの入力データ値の全ての入力データ値が論理１である場合に接地電圧となる。
ＮＯＲ演算の場合、前の演算フェーズ群（例えば、初期演算フェーズ、及び１つ以上の中間演算フェーズ）でセンスされるメモリセル群のいずれかのメモリセルに論理１が格納されていた場合（例えば、ＮＯＲ演算のＲ入力群のいずれかの入力が論理１であった場合）、センスラインＤ＿は、論理１に対応する電圧（例えば、ＶＤＤ）を伝達することになり、センスラインＤは、論理０に対応する電圧（例えば、接地電圧）を伝達することになる。このＮＯＲ例の場合、前の演算フェーズ群でセンスされるメモリセル群の全てのメモリセルに論理０が格納されていた場合（例えば、ＮＯＲ演算のＲ入力群の全ての入力が論理０であった場合）、センスラインＤ＿は、論理０に対応する電圧を伝達することになり、センスラインＤは、論理１に対応する電圧を伝達することになる。次に、時刻ｔ３では、センスアンプ２０６の１次ラッチが活性化されて、センスラインＤはこの時点で、前の演算フェーズ群になっているときにセンスされたメモリセル群から導出されるそれぞれの入力データ値のＮＯＲ演算結果を保持することになる。このように、センスラインＤは、これらの入力データ値のいずれかの入力データ値が論理１である場合に接地電圧となり、そしてセンスラインＤは、これらの入力データ値の全ての入力データ値が論理０である場合にＶＤＤとなる。
図２Ｄ−２を参照するに、Ｐａｓｓｄ及びＰａｓｓｄｂ信号２１１を活性化すると（例えば、ＡＮＤ演算またはＯＲ演算に関連して）、演算コンポーネント２３１の２次ラッチに格納されている加算出力が、センスアンプ２０６の１次ラッチに転送される。例えば、ＡＮＤ演算の場合、前の演算フェーズ群（例えば、図２Ｂの第１演算フェーズ、及び図２Ｃ−１の１回以上繰り返される中間演算フェーズ）でセンスされるメモリセル群のいずれかのメモリセルに論理０が格納されていた場合（例えば、ＡＮＤ演算のＲ入力群のいずれかの入力が論理０であった場合）、センスラインＤ＿は、論理１に対応する電圧（例えば、ＶＤＤ）を伝達することになり、センスラインＤは、論理０に対応する電圧（例えば、接地電圧）を伝達することになる。このＡＮＤ例の場合、前の演算フェーズ群でセンスされるメモリセル群の全てのメモリセルに論理１が格納されていた場合（例えば、ＡＮＤ演算のＲ入力群の全ての入力が論理１であった場合）、センスラインＤ＿は、論理０に対応する電圧を伝達することになり、センスラインＤは、論理１に対応する電圧を伝達することになる。次に、時刻ｔ３では、センスアンプ２０６の１次ラッチが活性化されると、センスラインＤはこの時点で、前の演算フェーズ群になっているときにセンスされたメモリセル群から導出されるそれぞれの入力データ値のＡＮＤ演算結果を伝達する。このように、センスラインＤは、これらの入力データ値のいずれかの入力データ値が論理０である場合に接地電圧となり、そしてセンスラインＤは、これらの入力データ値の全ての入力データ値が論理１である場合にＶＤＤとなる。
ＯＲ演算の場合、前の演算フェーズ群（例えば、図２Ｂの第１演算フェーズ、及び図２Ｃ−２に示す１回以上繰り返される中間演算フェーズ）でセンスされるメモリセル群のいずれかのメモリセルに論理１が格納されていた場合（例えば、ＯＲ演算のＲ入力群のいずれかの入力が論理１であった場合）、センスラインＤ＿は、論理０に対応する電圧（例えば、接地電圧）を伝達することになり、センスラインＤは、論理１に対応する電圧（例えば、ＶＤＤ）を伝達することになる。このＯＲ例の場合、前の演算フェーズ群でセンスされるメモリセル群の全てのメモリセルに論理０が格納されていた場合（例えば、ＯＲ演算のＲ入力群の全ての入力が論理０であった場合）、センスラインＤは、論理０に対応する電圧を伝達することになり、センスラインＤ＿は、論理１に対応する電圧を伝達することになる。次に、時刻ｔ３では、センスアンプ２０６の１次ラッチが活性化されると、センスラインＤはこの時点で、前の演算フェーズ群になっているときにセンスされたメモリセル群から導出されるそれぞれの入力データ値のＯＲ演算結果を伝達する。このように、センスラインＤは、これらの入力データ値のいずれかの入力データ値が論理１である場合にＶＤＤとなり、そしてセンスラインＤは、これらの入力データ値の全ての入力データ値が論理０である場合に接地電圧となる。
次に、Ｒ入力ＡＮＤ演算、ＯＲ演算、ＮＡＮＤ演算、及びＮＯＲ演算の結果は、アレイ２３０のメモリセルに返送して格納することができる。図２Ｄ−１及び図２Ｄ−２に示す例では、Ｒ入力論理演算の結果は、第Ｒ行（例えば、２０４−Ｒ）に接続されるメモリセルに格納される。論理演算の結果を第Ｒ行のメモリセルに格納する際に、第Ｒ行のアクセストランジスタ２０２は、第Ｒ行を活性化することにより簡単に有効にすることができる。第Ｒ行のメモリセルのキャパシタ２０３は、センスラインＤに保持されているデータ値（例えば、論理１または論理０）に対応する電圧にまで駆動されて、どのようなデータ値が既に第Ｒ行のメモリセルに格納されていても、当該データ値にほぼ完全に上書きされる。第Ｒ行のメモリセルは、論理演算の入力として使用されるデータ値を格納していた同じメモリセルとすることができることに留意されたい。例えば、論理演算の結果は、第０行のメモリセルまたは第１行のメモリセルに返送して格納することができる。
タイミング図２８５−４及び２８５−５は、時刻ｔ３において、正の制御信号２３１及び負の制御信号２２８を非活性化する（例えば、信号２３１がｈｉｇｈ状態になり、信号２２８がｌｏｗ状態になる）ことにより、センスアンプ２０６を活性化する様子を示している。時刻ｔ４では、時刻ｔ２で活性化されていたそれぞれの信号（例えば、２１３または２１１）を非活性化する。種々実施形態はこの例に限定されない。例えば、複数の実施形態では、センスアンプ２０６は、時刻ｔ４後に（例えば、信号２１３または信号２１１を非活性化した後に）活性化することができる。
図２Ｄ−１及び図２Ｄ−２に示すように、時刻ｔ５では、第Ｒ行（２０４−Ｒ）を活性化することにより、選択セルのキャパシタ２０３を、アキュムレータに格納されている論理値に対応する電圧にまで駆動する。時刻ｔ６では、第Ｒ行を非活性化し、時刻ｔ７では、センスアンプ２０６を非活性化し（例えば、信号２２８及び２３１を非活性化する）、そして時刻ｔ８では、平衡化を行なう（例えば、信号２２６を活性化し、相補センスライン２０５−１／２０５−２に保持されている電圧を平衡電圧にする）。
複数の実施形態では、図２Ａに示すセンス回路のようなセンス回路（メモリセル群と間隔を空けて形成される回路）は、非常に多くの論理演算を並列に実行することができる。例えば、１６Ｋ個の列を有するアレイでは、データをアレイ及びセンス回路からバスを介して転送することなく、かつ／またはデータをアレイ及びセンス回路からＩ／Ｏラインを介して転送することなく、１６Ｋ種類の論理演算を並列に実行することができる。
また、この技術分野の当業者であれば、Ｒ入力論理演算（例えば、ＮＡＮＤ、ＡＮＤ、ＮＯＲ、ＯＲなど）を実行することができることにより、他の主要な各種演算機能及び／または各種パターン比較関数の中でも特に、加算、減算、及び乗算のような一層複雑な演算機能を実行することができることを理解できるであろう。例えば、一連のＮＡＮＤ演算を組み合わせて、全加算機能を実行することができる。一例として、全加算器が、２つのデータ値の加算を、桁上げ入力及び桁上げ出力を利用しながら行なうために１２個のＮＡＮＤゲートを必要とする場合、合計３８４回のＮＡＮＤ演算（１２ｘ３２）を実行して２個の３２ビット値を加算することができる。本開示の種々実施形態を使用して、非ブーリアン論理演算（例えば、コピー、比較など）とすることができる論理演算を実行することもできる。
更に、複数の実施形態では、実行する論理演算の入力群は、センス回路（例えば、１５０）の接続先のメモリアレイに格納されているデータ値ではなくてもよい。例えば、論理演算の複数の入力は、アレイ（例えば、２３０）の行を活性化することなく、センスアンプ（例えば、２０６）でセンスすることができる。一例として、複数の入力は、センスアンプ２０６が、当該センスアンプに接続されるＩ／Ｏライン（例えば、図３に示すＩ／Ｏライン３３４−１及び３３４−２）を介して受信することができる。このような入力は、センスアンプ２０６に（例えば、適切なＩ／Ｏラインを介して）、アレイ２３０の外部のソースから、例えばホストプロセッサ（例えば、ホスト１１０）及び／または外部コントローラから供給することができる。別の例として、論理演算を実行する処理に関連して、特定のセンスアンプ（例えば、２０６）の入力群、及び当該センスアンプに対応する演算コンポーネント（例えば、２３１）の入力群は、異なるセンスアンプ／演算コンポーネントペアから受信することができる。例えば、第１セル列に接続される第１アキュムレータに格納されているデータ値（例えば、論理結果）は、異なるセル列に接続される、異なる（例えば、隣接する）センスアンプ／演算コンポーネントペアに転送することができ、異なるセル列は、第１列と同じアレイ内に設けることができるか、または設けなくてもよい。
本開示の種々実施形態は、図２Ａに示す特定のセンス回路構成に限定されない。例えば、異なる演算コンポーネント回路を使用して、本明細書において記載される複数の実施形態による論理演算を実行することができる。図２Ａには図示していないが、複数の実施形態では、制御回路をアレイ２３０、センスアンプ２０６、及び／または演算コンポーネント２３１に接続することができる。このような制御回路は、アレイ及びセンス回路と同じチップに搭載することができる、かつ／または例えば、外部プロセッサのような外部処理リソースに搭載することができ、そしてアレイ及びセンス回路に対応する種々の信号を有効／無効にする処理を制御して、本明細書において記載される論理演算を実行することができる。
図２Ａ、図２Ｂ、図２Ｃ−１、図２Ｃ−２、図２Ｄ−１、及び図２Ｄ−２に関連して説明したこれらの例示的な論理演算フェーズでは、データ値（例えば、メモリセルからセンスされるデータ値、及び／またはセンスラインの電圧または電流に対応するデータ値）を加算する。エネルギー保存則から、論理演算フェーズを実行する際に消費されるエネルギーは、センスラインＤまたはＤ＿のキャパシタンスをＶＤＤ／２からＶＤＤにまで充電している間に消費されるエネルギーに略等しく、この充電は、センスアンプを活性化するときに（例えば、図２Ｂ、図２Ｃ−１、図２Ｃ−２、図２Ｄ−１、及び図２Ｄ−２に示す時刻ｔ３に）開始される。このように、論理演算を実行すると、センスライン（例えば、デジットライン）をＶＤＤ／２からＶＤＤにまで充電するために使用されるエネルギーがほぼ消費される。これとは異なり、種々の従来の処理アプローチでは、多くの場合、センスラインを電源レール電位から電源レール電位にまで（例えば、接地電圧からＶＤＤにまで）充電するために使用されるエネルギー量を少なくとも消費し、このエネルギー量は、本明細書において記載される種々実施形態と比較して２倍以上のエネルギーに相当する可能性がある。
図３は、本開示の複数の実施形態によるセンス回路の一部の模式図を示している。この例では、センス回路の一部は、センスアンプ３０６を備えている。複数の実施形態では、１つのセンスアンプ３０６（例えば、“ｓｅｎｓｅ ａｍｐ”）は、アレイ（例えば、アレイ１３０）内のメモリセル列ごとに設けられる。センスアンプ３０６は、例えばＤＲＡＭアレイのセンスアンプとすることができる。この例では、センスアンプ３０６は、一対の相補センスライン３０５−１（“Ｄ”）及び３０５−２（“Ｄ＿”）に接続される。このように、センスアンプ３０６は、該当する列のメモリセル群の全てのメモリセルに、センスラインＤ及びＤ＿を介して接続される。
センスアンプ３０６は、一対のクロスカップルｎチャネルトランジスタ（例えば、ＮＭＯＳトランジスタ）３２７−１及び３２７−２を含み、この場合、これらのｎチャネルトランジスタのそれぞれのソースが、負の制御信号３２８（ＲＮＬ＿）に接続され、これらのｎチャネルトランジスタのドレインが、センスラインＤ及びＤ＿にそれぞれ接続される。センスアンプ３０６は更に、一対のクロスカップルｐチャネルトランジスタ（例えば、ＰＭＯＳトランジスタ）３２９−１及び３２９−２を含み、この場合、これらのｐチャネルトランジスタのそれぞれのソースが、正の制御信号３３１（ＰＳＡ）に接続され、これらのｐチャネルトランジスタのドレインが、センスラインＤ及びＤ＿にそれぞれ接続される。
センスアンプ３０６は、センスラインＤ及びＤ＿にそれぞれ接続される一対の絶縁トランジスタ３２１−１及び３２１−２を含む。絶縁トランジスタ３２１−１及び３２１−２は、制御信号３２２（ＩＳＯ）に接続され、この制御信号３２２は、活性化されると、トランジスタ３２１−１及び３２１−２が有効になって（例えば、導通して）センスアンプ３０６をメモリセル列に接続する。図３には図示されていないが、センスアンプ３０６は、第１及び第２メモリアレイに接続することができ、かつ相補制御信号（例えば、ＩＳＯ＿）に接続される別の一対の絶縁トランジスタを含むことができ、この相補制御信号は、ＩＳＯが非活性化されると非活性化されて、センスアンプ３０６が第１アレイから、センスアンプ３０６が第２アレイに接続されると絶縁され、更にこの相補制御信号については逆のことが言える。
センスアンプ３０６は更に、センスラインＤ及びＤ＿を平衡させるように構成される回路を含む。この例では、平衡回路は、ＶＤＤ／２に等しくすることができる平衡電圧３２５（ｄｖｃ２）に接続される第１ソース／ドレイン領域を有するトランジスタ３２４を備え、この場合、ＶＤＤは、アレイに接続される電源電圧である。トランジスタ３２４の第２ソース／ドレイン領域は、一対のトランジスタ３２３−１及び３２３−２に共通する第１ソース／ドレイン領域である。一対のトランジスタ３２３−１及び３２３−２の第２ソース／ドレイン領域は、センスラインＤ及びＤ＿にそれぞれ接続される。トランジスタ３２４、３２３−１、及び３２３−２のゲートは、制御信号３２６（ＥＱ）に接続される。このようにして、ＥＱを活性化すると、トランジスタ３２４、３２３−１、及び３２３−２が有効になって、センスラインＤをセンスラインＤ＿に効果的に短絡させることにより、センスラインＤ及びＤ＿が平衡電圧ｄｖｃ２に平衡するようになる。
センスアンプ３０６は更に、信号３３３（ＣＯＬＤＥＣ）に接続されるゲートを有するトランジスタ３３２−１及び３３２−２を含む。信号３３３は、列デコード信号または列セレクト信号と表記することができる。センスラインＤ及びＤ＿は、イネーブル信号３３３に応答して、それぞれのローカルＩ／Ｏライン３３４−１（ＩＯ）及び３３４−２（ＩＯ＿）に接続される（例えば、読み出し処理に関連するセンスラインアクセスのような処理を実行する）。このようにして、信号３３３を活性化させて、アレイからＩ／Ｏライン３３４−１及び３３４−２で、アクセスされて読み出されるメモリセルの状態（例えば、論理０または論理１のような論理データ値）に対応する信号を転送することができる。
動作状態では、メモリセルがセンスされている（例えば、読み出されている）場合、センスラインＤ、Ｄ＿の一方のセンスラインに保持されている電圧は、センスラインＤ、Ｄ＿の他方のセンスラインに保持されている電圧よりも僅かに大きい。従って、ＰＳＡ信号をｈｉｇｈ状態に駆動して、ＲＮＬ＿信号をｌｏｗ状態に駆動することにより、センスアンプ３０６を活性化させる。低い方の電圧を有するセンスラインＤ、Ｄ＿で、ＰＭＯＳトランジスタ３２９−１，３２９−２のうちの一方のＰＭＯＳトランジスタを、ＰＭＯＳトランジスタ３２９−１，３２９−２のうちの他方のＰＭＯＳトランジスタよりも深く導通させることにより、高い方の電圧を有するセンスラインＤ、Ｄ＿を、他方のセンスラインＤ、Ｄ＿がｈｉｇｈ状態に駆動されるよりも高い電圧まで駆動する。同様に、高い方の電圧を有するセンスラインＤ、Ｄ＿で、ＮＭＯＳトランジスタ３２７−１，３２７−２のうちの一方のＮＭＯＳトランジスタを、ＮＭＯＳトランジスタ３２７−１，３２７−２のうちの他方のＮＭＯＳトランジスタよりも深く導通させることにより、低い方の電圧を有するセンスラインＤ、Ｄ＿を、他方のセンスラインＤ、Ｄ＿がｌｏｗ状態に駆動されるよりも低い電圧まで駆動する。その結果、短い遅延の後、僅かに大きい方の電圧を有するセンスラインＤ、Ｄ＿は、ＰＳＡ信号の電圧（この電圧は、電源電圧ＶＤＤとすることができる）まで駆動され、他方のセンスラインＤ、Ｄ＿は、ＲＮＬ＿信号の電圧（この電圧は、接地電位のような基準電位とすることができる）まで駆動される。従って、クロスカップルＮＭＯＳトランジスタ３２７−１，３２７−２、及びＰＭＯＳトランジスタ３２９−１，３２９−２は、センスアンプペアとして機能し、これらのセンスアンプは、センスラインＤ及びＤ＿に保持されている差電圧を増幅して、選択メモリセルからセンスされるデータ値をラッチするように機能する。本明細書において使用されるように、センスアンプ３０６のクロスカップルラッチは、１次ラッチ（ｐｒｉｍａｒｙ ｌａｔｃｈ）と表記することができる。これとは異なり、図２Ａに関連して上に説明したように、演算コンポーネント（例えば、図２Ａに示す演算コンポーネント２３１）に関連するクロスカップルラッチは、２次ラッチ（ｓｅｃｏｎｄａｒｙ ｌａｔｃｈ）と表記することができる。
結論
本開示は、論理演算を、センス回路を使用して実行することに関連する装置及び方法を含む。例示的な装置は、メモリセルアレイと、アレイのセンスラインに接続される１次ラッチを含むセンス回路と、を備える。センス回路は、論理演算の第１演算フェーズを、センスラインに接続されるメモリセルをセンスすることにより実行し、論理演算の複数の中間演算フェーズを、センスラインに接続される該当する複数の異なるメモリセルをセンスすることにより実行し、そして第１演算フェーズ、及び複数の中間演算フェーズの結果を、１次ラッチに接続される２次ラッチに、センスラインアドレスアクセスを行なうことなく加算するように構成することができる。
特定の実施形態について、本明細書において例示し、かつ説明してきたが、この技術分野の当業者であれば、同じ結果を達成するために計画された配置の代わりに、図示の特定の実施形態を用いることができることを理解できるであろう。本開示は、本開示の１つ以上の実施形態の適応形態または変更形態を含むものとする。上記説明は、例示的に行なわれており、本開示を限定するために行なわれているのではないことを理解されたい。上に挙げた種々実施形態の組み合わせ、及び本明細書では詳細には説明されない他の実施形態は、この技術分野の当業者であれば、上記説明を精査することにより明らかになるであろう。本開示の１つ以上の実施形態の範囲は、上記構造及び方法を用いる他の応用形態を含む。従って、本開示の１つ以上の実施形態の範囲は、添付の請求項を、このような請求項に権利付与する根拠となる全範囲の均等物と併せて参照することにより決定されるべきである。
これまでの詳細な説明では、幾つかの特徴をグループ化して単一の実施形態にまとめて含めることにより、本開示を簡略化している。本開示の本方法は、本開示において開示される種々実施形態が、各請求項に明示的に列挙される特徴よりも多くの特徴を使用する必要があるという意図を表わしていると解釈されるべきではない。そうではなく、以下の請求項が表わしている通り、本発明の主題は、開示される単一の実施形態の全ての特徴よりも少ない特徴に含まれている。従って、以下の請求項は、本明細書において、詳細な説明に組み込み記載されているものとし、各請求項は、当該請求項単独で、個別の実施形態として有効である。

Claims (38)

  1. メモリセルアレイと、
    前記アレイのセンスラインに接続される１次ラッチを含むセンス回路と、を備え、前記センス回路は：
    論理演算の第１演算フェーズを、前記センスラインに接続されるメモリセルをセンスすることにより実行し、
    前記論理演算の複数の中間演算フェーズを、前記センスラインに接続される該当する複数の異なるメモリセルをセンスすることにより実行し、そして
    前記第１演算フェーズ、及び前記複数の中間演算フェーズの結果を、前記１次ラッチに接続される２次ラッチに、センスラインアドレスアクセスを行なうことなく加算するように構成される、装置。
  2. 前記２次ラッチに加算される前記結果は、前記論理演算の結果であり、前記センス回路は更に、前記論理演算の前記結果を前記アレイに、前記センス回路に接続される入力／出力（Ｉ／Ｏ）ラインを有効にすることなく格納するように構成される、請求項１に記載の装置。
  3. 前記論理演算は：
    ＡＮＤ演算、及び
    ＯＲ演算
    のうちの少なくとも一方の演算である、請求項２に記載の装置。
  4. 前記２次ラッチに加算される前記結果は、前記論理演算の結果の反転結果であり、前記センス回路は更に、前記論理演算の前記結果を前記アレイに、前記センス回路に接続される入力／出力（Ｉ／Ｏ）ラインを有効にすることなく格納するように構成される、請求項１に記載の装置。
  5. 前記論理演算は：
    ＮＡＮＤ演算、及び
    ＮＯＲ演算
    のうちの少なくとも一方の演算である、請求項４に記載の装置。
  6. 前記２次ラッチは、前記メモリセル群と間隔を空けて形成される第１対のトランジスタ及び第２対のトランジスタを含む、請求項１に記載の装置。
  7. 前記センス回路は：
    前記１次ラッチを含むセンスアンプと、
    演算コンポーネントと、を備え、前記演算コンポーネントは：
    前記２次ラッチと、
    前記２次ラッチに接続される第１パストランジスタと、
    前記センスラインに接続され、かつ前記第１パストランジスタに接続される第１反転トランジスタと、を含む、請求項１に記載の装置。
  8. 前記センスラインは、前記１次ラッチに接続される一対の相補センスラインの第１センスラインを含み、前記演算コンポーネントは更に：
    前記２次ラッチに接続される第２パストランジスタと、
    前記一対の相補センスラインの第２センスラインに接続され、かつ前記第２パストランジスタに接続される第２反転トランジスタと、を含む、請求項７に記載の装置。
  9. 前記２次ラッチは、一対のｎチャネルトランジスタと、一対のｐチャネルトランジスタと、を含み：
    前記一対のｎチャネルトランジスタの第１ｎチャネルトランジスタのゲート、及び前記一対のｐチャネルトランジスタの第１ｐチャネルトランジスタのゲートは、前記第１反転トランジスタのゲートに接続され、そして
    前記一対のｎチャネルトランジスタの第２ｎチャネルトランジスタのゲート、及び前記一対のｐチャネルトランジスタの第２ｐチャネルトランジスタのゲートは、前記第２反転トランジスタのゲートに接続される、請求項８に記載の装置。
  10. 前記センス回路は、前記論理演算の結果を、前記センスラインを接地電圧から前記アレイに対応する電源電圧にまで充電するために必要なエネルギー量よりも少ないエネルギー量を使用して格納するように構成される、請求項１乃至９のいずれか一項に記載の装置。
  11. 前記メモリセルアレイは、１トランジスタ１キャパシタ（１Ｔ１Ｃ）メモリセル群を含む、請求項１乃至９のいずれか一項に記載の装置。
  12. 前記メモリセル及び前記該当する複数の異なるメモリセルはそれぞれ、前記アレイの異なるアクセスラインに接続される、請求項１乃至９のいずれか一項に記載の装置。
  13. 前記メモリセル及び前記該当する複数の異なるメモリセルのうちの少なくとも一方のメモリセルは、破壊読み出しメモリセルである、請求項１２に記載の装置。
  14. 論理演算を実行する方法であって：
    センスラインに接続されるセンスアンプを介して、メモリセルに格納されているデータ値をセンスし、前記データ値は、前記論理演算の第１入力として機能し、
    前記導出データ値を、前記センスアンプに接続される演算コンポーネントのラッチに、前記センスラインに接続される第１パストランジスタ、及び相補センスラインに接続される第２パストランジスタを有効にすることにより転送し、
    前記センスアンプを介して、前記センスラインに接続される複数の異なるメモリセルに格納されている複数のデータ値をセンスし、前記複数のデータ値は、前記論理演算の該当する複数の更に別の入力として機能し、
    前記論理演算の結果を、前記演算コンポーネントを使用して、センスラインアドレスアクセスを行なうことなく導出する、方法。
  15. 更に、前記複数の異なるメモリセルに格納されている前記複数のデータ値をセンスしている間は、前記ラッチが活性化されている状態を維持する、請求項１４に記載の方法。
  16. 前記論理演算の前記結果を導出する際に、加算機能を、前記メモリセルに格納されている前記データ値、及び前記複数の異なるメモリセルに格納されている前記複数のデータ値に対して実行する、請求項１４に記載の方法。
  17. 前記加算機能を前記複数の異なるメモリセルに格納されている前記複数のデータ値に対して実行する際に、前記第１パストランジスタまたは前記第２パストランジスタのうちの一方のパストランジスタのみを有効にする、請求項１６に記載の方法。
  18. 更に、前記第１パストランジスタ及び前記第２パストランジスタのうちの前記一方のパストランジスタのみを、実行される特定の論理演算に基づいて有効にする、請求項１７に記載の方法。
  19. 前記論理演算は：ＯＲ演算、ＮＯＲ演算、ＡＮＤ演算、及びＮＡＮＤ演算を含むグループから選択される論理演算である、請求項１８に記載の方法。
  20. 更に、前記論理演算の前記結果をメモリセルアレイに、前記センスアンプに接続される入力／出力ラインを活性化することなく格納する、請求項１４乃至１９のいずれか一項に記載の方法。
  21. メモリセルアレイと、
    前記アレイに接続されるセンス回路と、を備え、前記センス回路は：
    前記アレイの第１アクセスラインに接続される第１の複数のメモリセルに格納されているデータ値を導出し、前記第１の複数のメモリセルの各メモリセルは、複数のセンスラインの該当するセンスラインに接続され、そして
    論理演算を、前記第１の複数のメモリセルに格納されている前記データ値を複数の第１入力として使用して、かつ前記アレイの第２アクセスラインに接続される第２の複数のメモリセルに格納されているデータ値を複数の第２入力として使用して並列に実行し、前記第２の複数のメモリセルの各メモリセルは、前記複数のセンスラインの該当するセンスラインに接続されるように構成され、そして
    前記論理演算は、データを前記アレイの入力／出力ラインを介して転送することなく並列に実行される、装置。
  22. 前記センス回路は更に、前記論理演算の結果を前記アレイに、前記アレイの前記入力／出力ラインを活性化することなく格納するように構成される、請求項２１に記載の装置。
  23. 前記センス回路は、複数のセンスアンプを備え、各センスアンプは、前記複数のセンスラインの該当するセンスラインに接続され、前記複数のセンスアンプの各センスアンプは、該当する複数の演算コンポーネントの１つの演算コンポーネントに接続され、前記複数の演算コンポーネントの各演算コンポーネントは、一対のｎチャネルトランジスタと、一対のｐチャネルトランジスタと、一対のパストランジスタと、一対の反転トランジスタと、を含む、請求項２１に記載の装置。
  24. 前記センス回路は更に、前記論理演算を：
    前記第１の複数のメモリセルに格納されている前記データ値を前記複数の演算コンポーネントに、前記複数対のパストランジスタの各対のパストランジスタの前記パストランジスタ群が有効になっている第１演算フェーズ中に転送し、
    前記第２の複数のメモリセルに格納されている前記データ値を、前記複数対のパストランジスタの各対のパストランジスタの前記パストランジスタ群が無効になっている状態で導出し、第１演算フェーズの間に転送し、そして
    次に、前記複数対のパストランジスタの各対のパストランジスタの該当する１つのパストランジスタのみを有効にして、前記複数の演算コンポーネントの各演算コンポーネントが、該当するデータ値を格納することにより実行するように構成され、該当するデータ値は：
    前記第１の複数のメモリセルの該当するメモリセルに格納されているデータ値、及び前記第２の複数のメモリセルの該当するメモリセルに格納されているデータ値のＡＮＤ演算値、または
    前記第１の複数のメモリセルの該当するメモリセルに格納されているデータ値、及び前記第２の複数のメモリセルの該当するメモリセルに格納されているデータ値のＯＲ演算値に対応している、請求項２３に記載の装置。
  25. 前記センス回路は更に、前記論理演算を、前記反転トランジスタ群を有効にして、前記複数の演算コンポーネントの各演算コンポーネントが該当するデータ値を格納することにより実行するように構成され、該当するデータ値は：
    前記第１の複数のメモリセルの該当するメモリセルに格納されているデータ値、及び前記第２の複数のメモリセルの該当するメモリセルに格納されているデータ値のＮＡＮＤ演算値、または
    前記第１の複数のメモリセルの該当するメモリセルに格納されているデータ値、及び前記第２の複数のメモリセルの該当するメモリセルに格納されているデータ値のＮＯＲ演算値に対応している、請求項２４に記載の装置。
  26. 論理演算を実行する方法であって：
    第１演算フェーズを：
    センス回路であって、前記センス回路が：
    センスラインに接続され、かつ１次ラッチを含むセンスアンプと、
    ２次ラッチを含む演算コンポーネントと、を含む、前記センス回路に接続されるメモリセルアレイの第１アクセスラインを活性化し、
    前記センスアンプを活性化して、前記論理演算の第１入力に対応するデータ値が、前記第１アクセスラインに接続され、かつ前記センスラインに接続されるメモリセルから前記１次ラッチに転送されるようにし、
    前記センスアンプに接続され、かつ前記２次ラッチに接続される一対のパストランジスタを有効にし、
    前記第２ラッチを前記一対のトランジスタが有効になっているままの状態で活性化して、前記第１入力に対応する前記データ値が前記２次ラッチに転送されるようにし、そして
    前記第１アクセスライン及び前記センスアンプを非活性化して、前記一対のパストランジスタを無効にすることにより実行し、
    第２演算フェーズを：
    前記アレイの第２アクセスラインを活性化し、
    前記センスアンプを活性化して、前記論理演算の第２入力に対応するデータ値が、前記第２アクセスラインに接続され、かつ前記センスラインに接続されるメモリセルから前記１次ラッチに転送されるようにし、
    実行される特定の論理演算に基づいて、前記一対のパストランジスタのうちの一方のパストランジスタのみを有効にして、前記２次ラッチが、活性化されている状態を前記第２演算フェーズ中に保持するようにし、
    前記第２アクセスライン及び前記センスアンプを非活性化して、前記一対のパストランジスタのうちの前記一方のパストランジスタを無効にして、前記第２演算フェーズ後に、前記２次ラッチが、前記論理演算の結果に対応するデータ値、または前記論理演算の前記結果の反転結果に対応するデータ値のいずれかを格納することにより実行し、そして
    最終演算フェーズを、前記論理演算の前記結果を前記演算コンポーネントから：
    前記アレイ、
    前記センスアンプ、及び
    外部ロケーション
    のうちの少なくとも１つに転送することにより実行する、方法。
  27. 更に、前記論理演算の前記結果を前記演算コンポーネントから、前記アレイ及び前記センスアンプのうちの少なくとも一方に、アドレスラインアクセスを行なうことなく転送する、請求項２６に記載の方法。
  28. 前記第２演算フェーズは、複数の中間演算フェーズのうちの１つの中間演算であり、各中間演算フェーズは、異なるアクセスラインに接続されるメモリセルをセンスして、前記論理演算の別の入力に対応するメモリセルのデータ値を導出する処理に関連する、請求項２６に記載の方法。
  29. 実行される前記特定の論理演算に基づいて、前記一対のパストランジスタの一方のパストランジスタのみを有効にする際に：
    前記一対のパストランジスタの第１パストランジスタのみを、実行される前記特定の論理演算がＡＮＤ演算またはＯＲ演算である場合に有効にし、そして
    前記一対のパストランジスタの第２パストランジスタのみを、実行される前記特定の論理演算がＮＡＮＤ演算またはＮＯＲ演算である場合に有効にする、請求項２６に記載の方法。
  30. 前記最終演算フェーズを実行する際に更に：
    前記２次ラッチに接続され、かつ前記センスアンプに接続される一対の反転トランジスタを、実行される前記特定の論理演算がＮＡＮＤ演算またはＮＯＲ演算である場合に有効にし、そして
    前記一対のパストランジスタを、実行される前記特定の論理演算がＡＮＤ演算またはＯＲ演算である場合に有効にする、請求項２９に記載の方法。
  31. 論理演算を実行する方法であって：
    前記論理演算の第１入力として機能するデータ値を、前記アレイのセンスラインに接続されるセンスアンプを介して、前記アレイのアクセスラインを活性化することなく導出し、
    前記導出データ値を、前記センスアンプに接続される演算コンポーネントのラッチに、前記センスアンプに接続される入力／出力（Ｉ／Ｏ）ラインを活性化することなく供給し、
    前記センスアンプを介して、前記センスラインに接続される複数のメモリセルに格納されている複数のデータ値をセンスし、複数のデータ値は、前記論理演算の該当する複数の更に別の入力として機能し、
    前記論理演算の結果を、前記演算コンポーネントを使用して、センスラインアドレスアクセスを行なうことなく導出する、方法。
  32. 前記導出データ値を前記センスアンプに接続される演算コンポーネントのラッチに、前記センスアンプに接続されるＩ／Ｏラインを活性化することなく供給する際に、前記センスラインに接続される第１パストランジスタ、及び前記アレイの相補センスラインに接続される第２パストランジスタを有効にする、請求項３１に記載の方法。
  33. 更に、前記センスラインに接続される前記複数のメモリセルに格納されている前記複数のデータ値をセンスしている間は、前記ラッチが活性化されている状態を維持する、請求項３１に記載の方法。
  34. 前記第１入力として機能する前記データ値を前記センスアンプに、前記アレイの外部のソースから供給し、前記アレイの外部の前記ソースは：
    外部コントローラ、
    ホスト、及び
    異なるアレイ内に設けられるメモリセル
    のうちの少なくとも１つを含む、請求項３１乃至３３のいずれか一項に記載の方法。
  35. 前記第１入力として機能する前記データ値を前記センスアンプに：
    前記アレイの異なるセンスラインに接続されるセンスアンプ、及び
    前記アレイの前記異なるセンスラインに接続される前記センスアンプに接続される演算コンポーネントのうちの少なくとも一方から供給する、請求項３１乃至３３のいずれか一項に記載の方法。
  36. メモリセルアレイと、
    前記アレイの該当する複数のセンスラインに接続される複数のセンスアンプ／演算コンポーネントペアを含むセンス回路と、を備え、前記センス回路は：
    論理演算の少なくとも１つの入力を、前記アレイのアクセスラインを活性化することなく導出し、
    前記論理演算の複数の更に別の入力を、特定のセンスラインに接続される該当する複数のメモリセルをセンスすることにより導出し、そして
    加算演算を、前記少なくとも１つの入力、及び前記複数の更に別の入力に対して、前記特定のセンスラインに接続される演算コンポーネントのラッチを使用して、かつセンスラインアドレスアクセスを行なうことなく実行するように構成される、装置。
  37. 前記少なくとも１つの入力は、異なるメモリセルアレイのセンスラインに接続されるセルに格納されているデータ値である、請求項３６に記載の装置。
  38. 前記少なくとも１つの入力は：
    前記特定のセンスライン以外のセンスラインに接続される演算コンポーネントのラッチ、及び
    前記特定のセンスライン以外の前記センスラインに接続される前記演算コンポーネントに接続されるセンスアンプのうちの少なくとも一方に格納されているデータ値である、請求項３６乃至３７のいずれか一項に記載の装置。
JP2016515939A 2013-08-08 2014-08-06 論理演算を、センス回路を使用して実行する装置及び方法 Active JP6072981B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/962,399 US8971124B1 (en) 2013-08-08 2013-08-08 Apparatuses and methods for performing logical operations using sensing circuitry
US13/962,399 2013-08-08
PCT/US2014/049881 WO2015021114A1 (en) 2013-08-08 2014-08-06 Apparatuses and methods for performing logical operations using sensing circuitry

Publications (3)

Publication Number Publication Date
JP2016532919A true JP2016532919A (ja) 2016-10-20
JP2016532919A5 JP2016532919A5 (ja) 2016-12-22
JP6072981B2 JP6072981B2 (ja) 2017-02-01

Family

ID=52448106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016515939A Active JP6072981B2 (ja) 2013-08-08 2014-08-06 論理演算を、センス回路を使用して実行する装置及び方法

Country Status (7)

Country Link
US (9) US8971124B1 (ja)
EP (1) EP3031050B1 (ja)
JP (1) JP6072981B2 (ja)
KR (1) KR101681459B1 (ja)
CN (2) CN105556607B (ja)
TW (1) TWI530961B (ja)
WO (1) WO2015021114A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6147461B1 (ja) * 2017-01-31 2017-06-14 ゼンテルジャパン株式会社 半導体記憶装置
JP2019164870A (ja) * 2018-03-20 2019-09-26 株式会社東芝 磁気デバイス

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9153305B2 (en) 2013-08-30 2015-10-06 Micron Technology, Inc. Independently addressable memory array address spaces
US9019785B2 (en) 2013-09-19 2015-04-28 Micron Technology, Inc. Data shifting via a number of isolation devices
US9449675B2 (en) 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US9934856B2 (en) 2014-03-31 2018-04-03 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US10074407B2 (en) * 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US9496023B2 (en) 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
EP3254286B1 (en) 2015-02-06 2019-09-11 Micron Technology, INC. Apparatuses and methods for parallel writing to multiple memory device locations
WO2016126472A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for scatter and gather
WO2016126478A1 (en) 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for memory device as a store for program instructions
WO2016144724A1 (en) 2015-03-10 2016-09-15 Micron Technology, Inc. Apparatuses and methods for shift decisions
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
EP3268965A4 (en) 2015-03-12 2018-10-03 Micron Technology, INC. Apparatuses and methods for data movement
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
US10049054B2 (en) * 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
JP2018139017A (ja) * 2015-06-08 2018-09-06 井上　克己 メモリ型プロセッサ、メモリ型プロセッサを含んだ装置、その使用方法。
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
WO2016027171A2 (en) * 2015-12-11 2016-02-25 Kantorovitz Isaiah Pinchas A note on turing machine computability of rule driven systems
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
CN107039078B (zh) * 2016-02-03 2019-09-27 中芯国际集成电路制造(上海)有限公司 非易失性存储电路及其读、写、存储和恢复方法
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
KR102548591B1 (ko) 2016-05-30 2023-06-29 삼성전자주식회사 반도체 메모리 장치 및 그것의 동작 방법
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10528099B2 (en) * 2016-10-10 2020-01-07 Micron Technology, Inc. Configuration update for a memory device based on a temperature of the memory device
US10529409B2 (en) * 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US10373666B2 (en) 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10127971B1 (en) * 2017-05-01 2018-11-13 Micron Technology, Inc. Systems and methods for memory cell array initialization
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10533966B2 (en) * 2017-07-27 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Digital time domain readout circuit for bioFET sensor cascades
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
KR102395463B1 (ko) 2017-09-27 2022-05-09 삼성전자주식회사 적층형 메모리 장치, 이를 포함하는 시스템 및 그 동작 방법
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10424376B2 (en) 2017-12-24 2019-09-24 Micron Technology, Inc. Material implication operations in memory
US11475951B2 (en) 2017-12-24 2022-10-18 Micron Technology, Inc. Material implication operations in memory
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US11568229B2 (en) * 2018-07-11 2023-01-31 Silicon Storage Technology, Inc. Redundant memory access for rows or columns containing faulty memory cells in analog neural memory in deep learning artificial neural network
JP6789576B2 (ja) * 2018-08-02 2020-11-25 株式会社フローディア 積和演算装置
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
KR20200066953A (ko) 2018-12-03 2020-06-11 삼성전자주식회사 Pim을 채용하는 반도체 메모리 장치 및 그 동작 방법
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US11403067B2 (en) * 2019-03-20 2022-08-02 Micron Technology, Inc. Memory array data structure for posit operations
EP3980996A4 (en) * 2019-06-04 2023-06-28 Micron Technology, Inc. Bit string accumulation in memory array periphery
US10957393B2 (en) * 2019-06-27 2021-03-23 Micron Technology, Inc. Apparatus and methods for performing concurrent access operations on different groupings of memory cells
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
CN110633069B (zh) * 2019-09-06 2022-09-16 安徽大学 一种基于静态随机存储器的乘法电路结构
CN112558917B (zh) * 2019-09-10 2021-07-27 珠海博雅科技有限公司 存算一体电路和基于存算一体电路的数据运算方法
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11579843B2 (en) * 2020-06-15 2023-02-14 Micron Technology, Inc. Bit string accumulation in multiple registers
KR20210156985A (ko) 2020-06-19 2021-12-28 삼성전자주식회사 일 함수 층들을 갖는 반도체 소자들
KR20210158607A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 캡핑층을 포함하는 반도체 소자
KR20210158615A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 게이트 라인을 포함하는 집적회로 소자
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006127460A (ja) * 2004-06-09 2006-05-18 Renesas Technology Corp 半導体装置、半導体信号処理装置、およびクロスバースイッチ
JP2007206849A (ja) * 2006-01-31 2007-08-16 Renesas Technology Corp 並列演算処理装置

Family Cites Families (296)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380046A (en) 1979-05-21 1983-04-12 Nasa Massively parallel processor computer
JPS6032911B2 (ja) 1979-07-26 1985-07-31 株式会社東芝 半導体記憶装置
US4435792A (en) 1982-06-30 1984-03-06 Sun Microsystems, Inc. Raster memory manipulation apparatus
US4727474A (en) 1983-02-18 1988-02-23 Loral Corporation Staging memory for massively parallel processor
EP0214718A3 (en) 1985-07-22 1990-04-04 Alliant Computer Systems Corporation Digital computer
US5201039A (en) 1987-09-30 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Multiple address-space data processor with addressable register and context switching
JPH0831168B2 (ja) 1987-11-06 1996-03-27 沖電気工業株式会社 窓口用自動取引装置
US4843264A (en) 1987-11-25 1989-06-27 Visic, Inc. Dynamic sense amplifier for CMOS static RAM
US5276643A (en) 1988-08-11 1994-01-04 Siemens Aktiengesellschaft Integrated semiconductor circuit
JPH0713858B2 (ja) 1988-08-30 1995-02-15 三菱電機株式会社 半導体記憶装置
US5023838A (en) 1988-12-02 1991-06-11 Ncr Corporation Random access memory device with integral logic capability
US4958378A (en) 1989-04-26 1990-09-18 Sun Microsystems, Inc. Method and apparatus for detecting changes in raster data
US5253308A (en) 1989-06-21 1993-10-12 Amber Engineering, Inc. Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing
EP0446721B1 (en) 1990-03-16 2000-12-20 Texas Instruments Incorporated Distributed processing memory
US5034636A (en) 1990-06-04 1991-07-23 Motorola, Inc. Sense amplifier with an integral logic function
US5210850A (en) 1990-06-15 1993-05-11 Compaq Computer Corporation Memory address space determination using programmable limit registers with single-ended comparators
JP3361825B2 (ja) 1990-08-22 2003-01-07 テキサス インスツルメンツ インコーポレイテツド メモリ・アレイ・アーキテクチャ
JPH06103599B2 (ja) 1990-11-16 1994-12-14 三菱電機株式会社 半導体集積回路装置
US5325519A (en) 1991-10-18 1994-06-28 Texas Microsystems, Inc. Fault tolerant computer with archival rollback capabilities
FR2685973B1 (fr) 1992-01-03 1994-02-25 France Telecom Point memoire pour memoire associative.
KR950005095Y1 (ko) 1992-03-18 1995-06-22 문정환 양방향성 그로벌 비트 라인을 갖는 dram
KR940004434A (ko) 1992-08-25 1994-03-15 윌리엄 이. 힐러 스마트 다이나믹 랜덤 억세스 메모리 및 그 처리방법
KR950004854B1 (ko) 1992-10-08 1995-05-15 삼성전자 주식회사 반도체 메모리 장치
US5485373A (en) 1993-03-25 1996-01-16 Taligent, Inc. Language-sensitive text searching system with modified Boyer-Moore process
US5440482A (en) 1993-03-25 1995-08-08 Taligent, Inc. Forward and reverse Boyer-Moore string searching of multilingual text having a defined collation order
US5754478A (en) 1993-04-20 1998-05-19 Micron Technology, Inc. Fast, low power, write scheme for memory circuits using pulsed off isolation device
US5369622A (en) 1993-04-20 1994-11-29 Micron Semiconductor, Inc. Memory with isolated digit lines
JP2663838B2 (ja) 1993-07-27 1997-10-15 日本電気株式会社 半導体集積回路装置
JP3252306B2 (ja) 1993-08-10 2002-02-04 株式会社日立製作所 半導体不揮発性記憶装置
JP3904244B2 (ja) 1993-09-17 2007-04-11 株式会社ルネサステクノロジ シングル・チップ・データ処理装置
JP3251421B2 (ja) 1994-04-11 2002-01-28 株式会社日立製作所 半導体集積回路
US5655113A (en) 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
JPH0831168A (ja) 1994-07-13 1996-02-02 Hitachi Ltd 半導体記憶装置
US5481500A (en) 1994-07-22 1996-01-02 International Business Machines Corporation Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories
US5615404A (en) 1994-10-31 1997-03-25 Intel Corporation System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals
US5638128A (en) 1994-11-08 1997-06-10 General Instrument Corporation Of Delaware Pixel interpolation filters for video decompression processor
US5724366A (en) 1995-05-16 1998-03-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
KR0146530B1 (ko) 1995-05-25 1998-09-15 김광호 단속제어회로를 구비한 반도체 메모리 장치와 제어방법
US7301541B2 (en) 1995-08-16 2007-11-27 Microunity Systems Engineering, Inc. Programmable processor and method with wide operations
JP2812262B2 (ja) 1995-08-31 1998-10-22 日本電気株式会社 連想記憶装置
US6385634B1 (en) 1995-08-31 2002-05-07 Intel Corporation Method for performing multiply-add operations on packed data
JP2817836B2 (ja) 1995-11-30 1998-10-30 日本電気株式会社 半導体メモリ装置
JP3356612B2 (ja) 1996-02-29 2002-12-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 高速な輪郭スムージング方法及び装置
US6092186A (en) 1996-05-07 2000-07-18 Lucent Technologies Inc. Apparatus and method for aborting un-needed instruction fetches in a digital microprocessor device
US5915084A (en) 1996-09-30 1999-06-22 Advanced Micro Devices, Inc. Scannable sense amplifier circuit
US5991209A (en) 1997-04-11 1999-11-23 Raytheon Company Split sense amplifier and staging buffer for wide memory architecture
JP3592887B2 (ja) 1997-04-30 2004-11-24 株式会社東芝 不揮発性半導体記憶装置
US6510098B1 (en) 1997-05-28 2003-01-21 Cirrus Logic, Inc. Method and apparatus for transferring data in a dual port memory
JPH1115773A (ja) 1997-06-24 1999-01-22 Matsushita Electron Corp 半導体集積回路、コンピュータシステム、データ処理装置及びデータ処理方法
US5935263A (en) 1997-07-01 1999-08-10 Micron Technology, Inc. Method and apparatus for memory array compressed data testing
US6195734B1 (en) 1997-07-02 2001-02-27 Micron Technology, Inc. System for implementing a graphic address remapping table as a virtual register file in system memory
US6181698B1 (en) 1997-07-09 2001-01-30 Yoichi Hariguchi Network routing table using content addressable memory
US6025221A (en) 1997-08-22 2000-02-15 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US5991785A (en) 1997-11-13 1999-11-23 Lucent Technologies Inc. Determining an extremum value and its index in an array using a dual-accumulation processor
US5867429A (en) 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
US6163862A (en) * 1997-12-01 2000-12-19 International Business Machines Corporation On-chip test circuit for evaluating an on-chip signal using an external test signal
JP3488612B2 (ja) 1997-12-11 2004-01-19 株式会社東芝 センス増幅回路
US5986942A (en) 1998-01-20 1999-11-16 Nec Corporation Semiconductor memory device
JPH11260057A (ja) 1998-03-13 1999-09-24 Nec Corp 半導体記憶装置
JPH11265995A (ja) 1998-03-17 1999-09-28 Mitsubishi Electric Corp 半導体記憶装置
JPH11306751A (ja) 1998-04-22 1999-11-05 Toshiba Corp 半導体記憶装置
US6005799A (en) 1998-08-06 1999-12-21 Silicon Aquarius Methods and circuits for single-memory dynamic cell multivalue data storage
US6141286A (en) 1998-08-21 2000-10-31 Micron Technology, Inc. Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines
US7409694B2 (en) 1998-09-09 2008-08-05 Microsoft Corporation Highly componentized system architecture with loadable virtual memory manager
JP2000173269A (ja) 1998-12-08 2000-06-23 Mitsubishi Electric Corp 半導体記憶装置
KR100381968B1 (ko) 1998-12-30 2004-03-24 주식회사 하이닉스반도체 고속동작용디램
US5999435A (en) 1999-01-15 1999-12-07 Fast-Chip, Inc. Content addressable memory device
US6389507B1 (en) 1999-01-15 2002-05-14 Gigabus, Inc. Memory device search system and method
US6134164A (en) 1999-04-22 2000-10-17 International Business Machines Corp. Sensing circuit for a memory cell array
US6741104B2 (en) 1999-05-26 2004-05-25 Micron Technology, Inc. DRAM sense amplifier for low voltages
US6157578A (en) * 1999-07-15 2000-12-05 Stmicroelectronics, Inc. Method and apparatus for accessing a memory device
US6208544B1 (en) 1999-09-09 2001-03-27 Harris Corporation Content addressable memory cell providing simultaneous read and compare capability
US6578058B1 (en) 1999-10-06 2003-06-10 Agilent Technologies, Inc. System and method for comparing values from target systems
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6418498B1 (en) 1999-12-30 2002-07-09 Intel Corporation Integrated system management memory for system management interrupt handler independent of BIOS and operating system
JP4627103B2 (ja) 2000-01-18 2011-02-09 富士通セミコンダクター株式会社 半導体記憶装置及びその制御方法
WO2001057875A1 (fr) 2000-02-04 2001-08-09 Hitachi, Ltd. Dispositif semi-conducteur
AU2001239907A1 (en) 2000-02-29 2001-09-12 Stephen J. Guerreri Method and apparatus for building a memory image
JP3983969B2 (ja) 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
US7028170B2 (en) 2000-03-08 2006-04-11 Sun Microsystems, Inc. Processing architecture having a compare capability
US6678678B2 (en) 2000-03-09 2004-01-13 Braodcom Corporation Method and apparatus for high speed table search
JP3822412B2 (ja) 2000-03-28 2006-09-20 株式会社東芝 半導体記憶装置
US6965648B1 (en) 2000-05-04 2005-11-15 Sun Microsystems, Inc. Source synchronous link integrity validation
KR100816915B1 (ko) 2000-07-07 2008-03-26 모사이드 테크놀로지스, 인코포레이티드 일정한 액세스 레이턴시를 지닌 고속 ｄｒａｍ 및 메모리 소자
US6466499B1 (en) 2000-07-11 2002-10-15 Micron Technology, Inc. DRAM sense amplifier having pre-charged transistor body nodes
US7302582B2 (en) 2000-08-21 2007-11-27 United States Postal Service Delivery point validation system
US6301164B1 (en) 2000-08-25 2001-10-09 Micron Technology, Inc. Antifuse method to repair columns in a prefetched output memory architecture
US6704828B1 (en) 2000-08-31 2004-03-09 Micron Technology, Inc. System and method for implementing data pre-fetch having reduced data lines and/or higher data rates
US6948056B1 (en) 2000-09-28 2005-09-20 Intel Corporation Maintaining even and odd array pointers to extreme values by searching and comparing multiple elements concurrently where a pointer is adjusted after processing to account for a number of pipeline stages
US6304477B1 (en) 2001-01-31 2001-10-16 Motorola, Inc. Content addressable magnetic random access memory
US6563754B1 (en) 2001-02-08 2003-05-13 Integrated Device Technology, Inc. DRAM circuit with separate refresh memory
US6650158B2 (en) 2001-02-21 2003-11-18 Ramtron International Corporation Ferroelectric non-volatile logic elements
US7546438B2 (en) 2001-07-19 2009-06-09 Chung Shine C Algorithm mapping, specialized instructions and architecture features for smart memory computing
US6807614B2 (en) 2001-07-19 2004-10-19 Shine C. Chung Method and apparatus for using smart memories in computing
US6449210B1 (en) * 2001-08-02 2002-09-10 Micron Technology, Inc. Semiconductor memory array architecture
ITRM20010531A1 (it) 2001-08-31 2003-02-28 Micron Technology Inc Dispositivo rilevatore a bassa potenza e alta tensione per memorie ditipo flash.
US7260672B2 (en) 2001-09-07 2007-08-21 Intel Corporation Using data stored in a destructive-read memory
US7062689B2 (en) 2001-12-20 2006-06-13 Arm Limited Method and apparatus for memory self testing
US20040073773A1 (en) 2002-02-06 2004-04-15 Victor Demjanenko Vector processor architecture and methods performed therein
US6707729B2 (en) 2002-02-15 2004-03-16 Micron Technology, Inc. Physically alternating sense amplifier activation
WO2003088033A1 (en) 2002-04-09 2003-10-23 University Of Rochester Multiplier-based processor-in-memory architectures for image and graphics processing
JP2003331598A (ja) 2002-05-13 2003-11-21 Mitsubishi Electric Corp 半導体記憶装置
US7406494B2 (en) 2002-05-14 2008-07-29 Texas Instruments Incorporated Method of generating a cycle-efficient bit-reverse index array for a wireless communication system
JP2003346484A (ja) 2002-05-23 2003-12-05 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6789099B2 (en) 2002-06-10 2004-09-07 International Business Machines Corporation Sense-amp based adder with source follower evaluation tree
JP3851856B2 (ja) * 2002-09-06 2006-11-29 株式会社東芝 半導体記憶装置
US7054178B1 (en) 2002-09-06 2006-05-30 Etron Technology, Inc. Datapath architecture for high area efficiency
US6987693B2 (en) 2002-09-24 2006-01-17 Sandisk Corporation Non-volatile memory and method with reduced neighboring field errors
US7079407B1 (en) 2002-10-18 2006-07-18 Netlogic Microsystems, Inc. Content addressable memory (CAM) device including match line sensing
US6765834B2 (en) 2002-11-19 2004-07-20 Hewlett-Packard Development Company, L.P. System and method for sensing memory cells of an array of memory cells
KR100546307B1 (ko) 2002-12-05 2006-01-26 삼성전자주식회사 글로벌 입출력라인을 프리차지 및/또는 이퀄라이징하기위한 프리차지 회로를 구비하는 반도체 장치 및프리차지 및/또는 이퀄라이즈하는 트랜지스터의 레이아웃
US6731542B1 (en) 2002-12-05 2004-05-04 Advanced Micro Devices, Inc. Circuit for accurate memory read operations
US6888372B1 (en) 2002-12-20 2005-05-03 Altera Corporation Programmable logic device with soft multiplier
AU2002353406A1 (en) 2002-12-27 2004-07-22 Solid State System Co., Ltd. Nonvolatile memory unit with specific cache
US7346903B2 (en) 2003-02-04 2008-03-18 Sun Microsystems, Inc. Compiling and linking modules of a cycle-based logic design
US6768679B1 (en) 2003-02-10 2004-07-27 Advanced Micro Devices, Inc. Selection circuit for accurate memory read operations
US6819612B1 (en) * 2003-03-13 2004-11-16 Advanced Micro Devices, Inc. Apparatus and method for a sense amplifier circuit that samples and holds a reference voltage
US6865122B2 (en) 2003-04-11 2005-03-08 Intel Corporation Reclaiming blocks in a block-alterable memory
US7447720B2 (en) 2003-04-23 2008-11-04 Micron Technology, Inc. Method for finding global extrema of a set of bytes distributed across an array of parallel processing elements
US7574466B2 (en) 2003-04-23 2009-08-11 Micron Technology, Inc. Method for finding global extrema of a set of shorts distributed across an array of parallel processing elements
US7454451B2 (en) 2003-04-23 2008-11-18 Micron Technology, Inc. Method for finding local extrema of a set of values for a parallel processing element
US9015390B2 (en) 2003-04-25 2015-04-21 Micron Technology, Inc. Active memory data compression system and method
DE10319271A1 (de) 2003-04-29 2004-11-25 Infineon Technologies Ag Speicher-Schaltungsanordnung und Verfahren zur Herstellung
US6828823B1 (en) * 2003-05-16 2004-12-07 Lattice Semiconductor Corporation Non-volatile and reconfigurable programmable logic devices
JP3898152B2 (ja) 2003-05-27 2007-03-28 ローム株式会社 演算機能付き記憶装置および演算記憶方法
WO2005024843A1 (en) 2003-09-04 2005-03-17 Koninklijke Philips Electronics N.V. Integrated circuit and a method of cache remapping
US6956770B2 (en) 2003-09-17 2005-10-18 Sandisk Corporation Non-volatile memory and method with bit line compensation dependent on neighboring operating modes
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US7913125B2 (en) 2003-11-04 2011-03-22 Lsi Corporation BISR mode to test the redundant elements and regular functional memory to avoid test escapes
US6950771B1 (en) 2003-12-09 2005-09-27 Xilinx, Inc. Correlation of electrical test data with physical defect data
US7631236B2 (en) 2004-01-29 2009-12-08 International Business Machines Corporation Hybrid built-in self test (BIST) architecture for embedded memory arrays and an associated method
US7401281B2 (en) 2004-01-29 2008-07-15 International Business Machines Corporation Remote BIST high speed test and redundancy calculation
JP4819316B2 (ja) 2004-02-23 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US7088606B2 (en) 2004-03-10 2006-08-08 Altera Corporation Dynamic RAM storage techniques
US7020017B2 (en) 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7120063B1 (en) 2004-05-07 2006-10-10 Spansion Llc Flash memory cell and methods for programming and erasing
US8522205B2 (en) 2004-05-18 2013-08-27 Oracle International Corporation Packaging multiple groups of read-only files of an application's components into multiple shared libraries
US7061817B2 (en) 2004-06-30 2006-06-13 Micron Technology, Inc. Data path having grounded precharge operation and test compression capability
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7434024B2 (en) 2004-08-30 2008-10-07 Ati Technologies, Inc. SIMD processor with register addressing, buffer stall and methods
JP2006099232A (ja) 2004-09-28 2006-04-13 Renesas Technology Corp 半導体信号処理装置
US7685365B2 (en) 2004-09-30 2010-03-23 Intel Corporation Transactional memory execution utilizing virtual memory
US20060069849A1 (en) 2004-09-30 2006-03-30 Rudelic John C Methods and apparatus to update information in a memory
US20060149804A1 (en) 2004-11-30 2006-07-06 International Business Machines Corporation Multiply-sum dot product instruction with mask and splat
US7230851B2 (en) 2004-12-23 2007-06-12 Sandisk Corporation Reducing floating gate to floating gate coupling effect
KR100684876B1 (ko) 2005-01-03 2007-02-20 삼성전자주식회사 독출 시간을 단축시킬 수 있는 플래시 메모리 장치 및 방법
KR100673901B1 (ko) 2005-01-28 2007-01-25 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
US7543119B2 (en) 2005-02-10 2009-06-02 Richard Edward Hessel Vector processor
US7624313B2 (en) 2005-03-28 2009-11-24 Hewlett-Packard Development Company, L.P. TCAM BIST with redundancy
US7196928B2 (en) 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7187585B2 (en) 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7193898B2 (en) 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
JP4738112B2 (ja) 2005-09-12 2011-08-03 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100720644B1 (ko) 2005-11-17 2007-05-21 삼성전자주식회사 메모리 장치 및 메모리 그 동작 방법
JP4804479B2 (ja) 2005-12-13 2011-11-02 スパンション エルエルシー 半導体装置およびその制御方法
JP5129450B2 (ja) 2006-01-16 2013-01-30 ルネサスエレクトロニクス株式会社 情報処理装置
US8077533B2 (en) 2006-01-23 2011-12-13 Freescale Semiconductor, Inc. Memory and method for sensing data in a memory using complementary sensing scheme
US7400532B2 (en) 2006-02-16 2008-07-15 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
KR100755370B1 (ko) 2006-04-17 2007-09-04 삼성전자주식회사 반도체 메모리 장치
TW200828333A (en) 2006-04-28 2008-07-01 Samsung Electronics Co Ltd Sense amplifier circuit and sense amplifier-based flip-flop having the same
US7752417B2 (en) 2006-06-05 2010-07-06 Oracle America, Inc. Dynamic selection of memory virtualization techniques
US7372715B2 (en) 2006-06-14 2008-05-13 Micron Technology, Inc. Architecture and method for NAND flash memory
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7724559B2 (en) 2006-07-14 2010-05-25 International Business Machines Corporation Self-referenced match-line sense amplifier for content addressable memories
US7443729B2 (en) 2006-07-20 2008-10-28 Sandisk Corporation System that compensates for coupling based on sensing a neighbor using coupling
US7885119B2 (en) 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7692466B2 (en) 2006-08-18 2010-04-06 Ati Technologies Ulc Sense amplifier based flip-flop
US7805587B1 (en) 2006-11-01 2010-09-28 Nvidia Corporation Memory addressing controlled by PTE fields
US8151082B2 (en) 2007-12-06 2012-04-03 Fusion-Io, Inc. Apparatus, system, and method for converting a storage request into an append data storage command
US7471536B2 (en) 2006-12-08 2008-12-30 Texas Instruments Incorporated Match mismatch emulation scheme for an addressed location in a CAM
KR100819100B1 (ko) * 2007-01-04 2008-04-03 삼성전자주식회사 반도체 메모리 장치에서의 데이터 라인 배치 구조 및 라인드라이빙 방법
US7460387B2 (en) 2007-01-05 2008-12-02 International Business Machines Corporation eDRAM hierarchical differential sense amp
US7603605B2 (en) 2007-01-08 2009-10-13 Arm Limited Performance control of an integrated circuit
KR100826497B1 (ko) 2007-01-22 2008-05-02 삼성전자주식회사 전력 소모를 줄이기 위한 반도체 메모리 장치의 입출력센스 앰프 회로
US7743303B2 (en) 2007-01-22 2010-06-22 Micron Technology, Inc. Defective memory block remapping method and system, and memory device and processor-based system using same
JP4936914B2 (ja) * 2007-01-23 2012-05-23 株式会社東芝 半導体記憶装置
US7937535B2 (en) 2007-02-22 2011-05-03 Arm Limited Managing cache coherency in a data processing apparatus
US7804718B2 (en) 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
US7492640B2 (en) * 2007-06-07 2009-02-17 Sandisk Corporation Sensing with bit-line lockout control in non-volatile memory
JP2009009665A (ja) 2007-06-29 2009-01-15 Elpida Memory Inc 半導体記憶装置
US7996749B2 (en) 2007-07-03 2011-08-09 Altera Corporation Signal loss detector for high-speed serial interface of a programmable logic device
US7489543B1 (en) 2007-07-25 2009-02-10 Micron Technology, Inc. Programming multilevel cell memory arrays
US7694195B2 (en) 2007-08-14 2010-04-06 Dell Products L.P. System and method for using a memory mapping function to map memory defects
US7869273B2 (en) * 2007-09-04 2011-01-11 Sandisk Corporation Reducing the impact of interference during programming
US7787319B2 (en) 2007-09-06 2010-08-31 Innovative Silicon Isi Sa Sense amplifier circuitry for integrated circuit having memory cell array, and method of operating same
US8042082B2 (en) 2007-09-12 2011-10-18 Neal Solomon Three dimensional memory in a system on a chip
US7965564B2 (en) 2007-09-18 2011-06-21 Zikbit Ltd. Processor arrays made of standard memory cells
US7663928B2 (en) 2007-10-09 2010-02-16 Ememory Technology Inc. Sense amplifier circuit having current mirror architecture
WO2009052527A1 (en) 2007-10-19 2009-04-23 Virident Systems, Inc. Managing memory systems containing components with asymmetric characteristics
US7924628B2 (en) * 2007-11-14 2011-04-12 Spansion Israel Ltd Operation of a non-volatile memory array
US7979667B2 (en) 2007-12-10 2011-07-12 Spansion Llc Memory array search engine
US7755960B2 (en) 2007-12-17 2010-07-13 Stmicroelectronics Sa Memory including a performance test circuit
US8495438B2 (en) 2007-12-28 2013-07-23 Texas Instruments Incorporated Technique for memory imprint reliability improvement
US7808854B2 (en) 2008-02-19 2010-10-05 Kabushiki Kaisha Toshiba Systems and methods for data transfers between memory cells
JP5194302B2 (ja) 2008-02-20 2013-05-08 ルネサスエレクトロニクス株式会社 半導体信号処理装置
US8332580B2 (en) 2008-04-02 2012-12-11 Zikbit Ltd. System, method and apparatus for memory with embedded associative section for computations
US20090254694A1 (en) 2008-04-02 2009-10-08 Zikbit Ltd. Memory device with integrated parallel processing
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US8339824B2 (en) 2008-07-02 2012-12-25 Cooke Laurence H Nearest neighbor serial content addressable memory
US8417921B2 (en) 2008-08-15 2013-04-09 Apple Inc. Running-min and running-max instructions for processing vectors using a base value from a key element of an input vector
US8555037B2 (en) 2008-08-15 2013-10-08 Apple Inc. Processing vectors using wrapping minima and maxima instructions in the macroscalar architecture
US8259509B2 (en) 2008-08-18 2012-09-04 Elpida Memory, Inc. Semiconductor memory device and method with auxiliary I/O line assist circuit and functionality
ITRM20080543A1 (it) 2008-10-09 2010-04-10 Micron Technology Inc Architettura e metodo per la programmazione di memorie.
JP2010123210A (ja) * 2008-11-20 2010-06-03 Toshiba Corp 半導体記憶装置
KR101596283B1 (ko) 2008-12-19 2016-02-23 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
US8027214B2 (en) 2008-12-31 2011-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric sense amplifier
KR101622922B1 (ko) 2009-03-06 2016-05-20 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
US8484276B2 (en) 2009-03-18 2013-07-09 International Business Machines Corporation Processing array data on SIMD multi-core processor architectures
KR20100134235A (ko) 2009-06-15 2010-12-23 삼성전자주식회사 반도체 메모리 장치
US7898864B2 (en) 2009-06-24 2011-03-01 Sandisk Corporation Read operation for memory with compensation for coupling based on write-erase cycles
US8412987B2 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Non-volatile memory to store memory remap information
US8412985B1 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Hardwired remapped memory
US9076527B2 (en) 2009-07-16 2015-07-07 Mikamonu Group Ltd. Charge sharing in a TCAM array
US8238173B2 (en) 2009-07-16 2012-08-07 Zikbit Ltd Using storage cells to perform computation
JP4951041B2 (ja) 2009-08-06 2012-06-13 株式会社東芝 半導体記憶装置
WO2011022199A2 (en) 2009-08-18 2011-02-24 Dow Corning Corporation Multi-layer transdermal patch
US8059438B2 (en) 2009-08-28 2011-11-15 International Business Machines Corporation Content addressable memory array programmed to perform logic operations
US8077532B2 (en) 2009-09-02 2011-12-13 Micron Technology, Inc. Small unit internal verify read in a memory device
US8482975B2 (en) 2009-09-14 2013-07-09 Micron Technology, Inc. Memory kink checking
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US9477636B2 (en) 2009-10-21 2016-10-25 Micron Technology, Inc. Memory having internal processors and data communication methods in memory
US20120246380A1 (en) 2009-10-21 2012-09-27 Avidan Akerib Neighborhood operations for parallel processing
US8650232B2 (en) 2009-10-26 2014-02-11 Via Technologies, Inc. System and method for determination of a horizontal minimum of digital values
KR101634340B1 (ko) 2009-11-03 2016-06-28 삼성전자주식회사 반도체 메모리 장치의 프로그램 방법
US8583896B2 (en) 2009-11-13 2013-11-12 Nec Laboratories America, Inc. Massively parallel processing core with plural chains of processing elements and respective smart memory storing select data received from each chain
KR20110054773A (ko) 2009-11-18 2011-05-25 삼성전자주식회사 비트라인 디스털번스를 개선하는 반도체 메모리 장치
US8089815B2 (en) 2009-11-24 2012-01-03 Sandisk Technologies Inc. Programming memory with bit line floating to reduce channel-to-floating gate coupling
US8605015B2 (en) 2009-12-23 2013-12-10 Syndiant, Inc. Spatial light modulator with masking-comparators
JP2011146102A (ja) 2010-01-15 2011-07-28 Elpida Memory Inc 半導体装置及びデータ処理システム
CN102141905B (zh) 2010-01-29 2015-02-25 上海芯豪微电子有限公司 一种处理器体系结构
US8164942B2 (en) 2010-02-01 2012-04-24 International Business Machines Corporation High performance eDRAM sense amplifier
US8533245B1 (en) 2010-03-03 2013-09-10 Altera Corporation Multipliers with a reduced number of memory blocks
US10242720B2 (en) 2010-03-25 2019-03-26 Qualcomm Incorporated Dual sensing current latched sense amplifier
EP2564306A4 (en) 2010-04-27 2017-04-26 Cornell University System and methods for mapping and searching objects in multidimensional space
KR101119371B1 (ko) * 2010-04-29 2012-03-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 동작 방법
US8559232B2 (en) 2010-05-03 2013-10-15 Aplus Flash Technology, Inc. DRAM-like NVM memory array and sense amplifier design for high temperature and high endurance operation
US8351278B2 (en) 2010-06-23 2013-01-08 International Business Machines Corporation Jam latch for latching memory array output data
KR101143471B1 (ko) 2010-07-02 2012-05-11 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치
US20120017039A1 (en) 2010-07-16 2012-01-19 Plx Technology, Inc. Caching using virtual memory
US8462532B1 (en) 2010-08-31 2013-06-11 Netlogic Microsystems, Inc. Fast quaternary content addressable memory cell
US8347154B2 (en) 2010-09-21 2013-01-01 International Business Machines Corporation Use of hashing function to distinguish random and repeat errors in a memory system
US8904115B2 (en) 2010-09-28 2014-12-02 Texas Instruments Incorporated Cache with multiple access pipelines
US8850137B2 (en) 2010-10-11 2014-09-30 Cisco Technology, Inc. Memory subsystem for counter-based and other applications
US8332367B2 (en) 2010-10-20 2012-12-11 International Business Machines Corporation Parallel data redundancy removal
KR101148352B1 (ko) 2010-11-02 2012-05-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
JP5528987B2 (ja) 2010-11-11 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8553482B2 (en) * 2010-11-29 2013-10-08 Apple Inc. Sense amplifier and sense amplifier latch having common control
WO2012104674A1 (en) 2011-01-31 2012-08-09 Freescale Semiconductor, Inc. Integrated circuit device and method for determining an index of an extreme value within an array of values
KR20120088973A (ko) 2011-02-01 2012-08-09 삼성전자주식회사 로컬 센스앰프 회로 및 이를 포함하는 반도체 메모리 장치
JP2012174016A (ja) 2011-02-22 2012-09-10 Renesas Electronics Corp データ処理装置およびそのデータ処理方法
JP5259765B2 (ja) 2011-03-29 2013-08-07 株式会社東芝 不揮発性半導体メモリ
US8725730B2 (en) 2011-05-23 2014-05-13 Hewlett-Packard Development Company, L.P. Responding to a query in a data processing system
US8706958B2 (en) 2011-09-01 2014-04-22 Thomas Hein Data mask encoding in data bit inversion scheme
US9001587B2 (en) * 2011-09-16 2015-04-07 Samsung Electronics Co., Ltd. Flash memory and reading method of flash memory
KR101878902B1 (ko) * 2011-10-04 2018-07-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 구동 방법
KR20140085468A (ko) 2011-10-28 2014-07-07 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 행 시프팅 시프트가능 메모리
US8891297B2 (en) 2011-11-01 2014-11-18 Micron Technology, Inc. Memory cell sensing
KR101321481B1 (ko) 2011-11-04 2013-10-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 위한 테스트 회로
US9830158B2 (en) 2011-11-04 2017-11-28 Nvidia Corporation Speculative execution and rollback
KR101298191B1 (ko) * 2011-11-04 2013-08-20 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 연속 프로그램 제어 회로 및 프로그램 방법
KR20130052971A (ko) 2011-11-14 2013-05-23 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법
WO2013078085A1 (en) 2011-11-22 2013-05-30 Mips Technologies, Inc. Processor with kernel mode access to user space virtual addresses
WO2013081588A1 (en) 2011-11-30 2013-06-06 Intel Corporation Instruction and logic to provide vector horizontal compare functionality
CN104011657B (zh) 2011-12-22 2016-10-12 英特尔公司 用于向量计算和累计的装置和方法
KR20130072869A (ko) 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 프리차지 회로 및 비휘발성 메모리 장치
US20130286705A1 (en) 2012-04-26 2013-10-31 David B. Grover Low power content addressable memory hitline precharge and sensing circuit
US8938603B2 (en) 2012-05-31 2015-01-20 Samsung Electronics Co., Ltd. Cache system optimized for cache miss detection
US20130332707A1 (en) 2012-06-07 2013-12-12 Intel Corporation Speed up big-number multiplication using single instruction multiple data (simd) architectures
KR102062301B1 (ko) 2013-01-03 2020-01-03 삼성전자주식회사 메모리 장치의 페이지 복사 방법 및 메모리 시스템의 페이지 관리 방법
CN104756193B (zh) 2013-01-14 2018-11-06 慧与发展有限责任合伙企业 非易失性存储器阵列逻辑
US20140215185A1 (en) 2013-01-29 2014-07-31 Atmel Norway Fetching instructions of a loop routine
US9158667B2 (en) * 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9171153B2 (en) 2013-05-17 2015-10-27 Hewlett-Packard Development Company, L.P. Bloom filter with memory element
US8964496B2 (en) * 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) * 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
CN106415522B (zh) 2014-05-08 2020-07-21 美光科技公司 存储器内轻量一致性
JP6637906B2 (ja) 2014-05-08 2020-01-29 マイクロン テクノロジー，インク． ハイブリッドメモリキューブシステム相互接続ディレクトリベースキャッシュコヒーレンス方法
US9711206B2 (en) * 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9449674B2 (en) * 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9704540B2 (en) * 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9747961B2 (en) * 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
WO2016126478A1 (en) * 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for memory device as a store for program instructions
US9892767B2 (en) * 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9697876B1 (en) * 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US10262721B2 (en) * 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US9659605B1 (en) * 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US9659610B1 (en) * 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
KR102548591B1 (ko) * 2016-05-30 2023-06-29 삼성전자주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9767864B1 (en) * 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US9805772B1 (en) * 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US10268389B2 (en) * 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10236038B2 (en) * 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10262701B2 (en) * 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10416927B2 (en) * 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10747909B2 (en) * 2018-09-25 2020-08-18 Northrop Grumman Systems Corporation System architecture to mitigate memory imprinting

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006127460A (ja) * 2004-06-09 2006-05-18 Renesas Technology Corp 半導体装置、半導体信号処理装置、およびクロスバースイッチ
JP2007206849A (ja) * 2006-01-31 2007-08-16 Renesas Technology Corp 並列演算処理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6147461B1 (ja) * 2017-01-31 2017-06-14 ゼンテルジャパン株式会社 半導体記憶装置
WO2018142478A1 (ja) * 2017-01-31 2018-08-09 ゼンテルジャパン株式会社 半導体記憶装置
US11200945B2 (en) 2017-01-31 2021-12-14 Zentel Japan Corporation Semiconductor memory device
JP2019164870A (ja) * 2018-03-20 2019-09-26 株式会社東芝 磁気デバイス

Also Published As

Publication number Publication date
EP3031050B1 (en) 2019-01-02
TW201519249A (zh) 2015-05-16
CN105556607A (zh) 2016-05-04
US9589607B2 (en) 2017-03-07
US11495274B2 (en) 2022-11-08
US20150138896A1 (en) 2015-05-21
US10186303B2 (en) 2019-01-22
EP3031050A4 (en) 2017-05-24
EP3031050A1 (en) 2016-06-15
US20150042380A1 (en) 2015-02-12
US20230079504A1 (en) 2023-03-16
US20210118478A1 (en) 2021-04-22
US20160172015A1 (en) 2016-06-16
US9275701B2 (en) 2016-03-01
US20190198070A1 (en) 2019-06-27
US20200152246A1 (en) 2020-05-14
US9899068B2 (en) 2018-02-20
WO2015021114A1 (en) 2015-02-12
CN108649946A (zh) 2018-10-12
JP6072981B2 (ja) 2017-02-01
CN108649946B (zh) 2021-12-28
KR101681459B1 (ko) 2016-11-30
US10535384B2 (en) 2020-01-14
US20180190334A1 (en) 2018-07-05
US10878863B2 (en) 2020-12-29
TWI530961B (zh) 2016-04-21
CN105556607B (zh) 2018-05-18
US8971124B1 (en) 2015-03-03
US20170162243A1 (en) 2017-06-08
KR20160035078A (ko) 2016-03-30

Similar Documents

Publication Publication Date Title
JP6072981B2 (ja) 論理演算を、センス回路を使用して実行する装置及び方法
US11727963B2 (en) Apparatuses and methods for performing logical operations using sensing circuitry
US11120850B2 (en) Performing logical operations using sensing circuitry
US10734038B2 (en) Apparatuses and methods for performing logical operations using sensing circuitry

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20161101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161228

R150 Certificate of patent or registration of utility model

Ref document number: 6072981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250