JP5767465B2

JP5767465B2 - 固体撮像装置およびその製造方法ならびにカメラ

Info

Publication number: JP5767465B2
Application number: JP2010279873A
Authority: JP
Inventors: 篠原　真人; 真人篠原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2010-12-15
Filing date: 2010-12-15
Publication date: 2015-08-19
Anticipated expiration: 2030-12-15
Also published as: RU2011151087A; EP2466641B1; EP2466641A1; KR20120067298A; RU2499325C2; JP2012129371A; US20120154650A1; KR101426329B1; CN102544036B; CN102544036A; US8896734B2

Description

本発明は、固体撮像装置およびその製造方法ならびにカメラに関する。

ＣＣＤセンサおよびＣＭＯＳセンサなどの固体撮像装置では、撮像領域に複数の画素が配列されていて、各画素は、光電変換部と、該光電変換部に蓄積された電荷を信号出力部に転送するチャネルを形成する転送ゲートとを有する。この信号出力部は、ＣＣＤセンサにおいては垂直ＣＣＤレジスタであり、ＣＭＯＳセンサにおいては増幅用トランジスタのゲートが接続されたフローティングディフュージョンでありうる。光電変換部は、一般に、暗電流を抑えて信号電荷である電子を効率よく収集するため、半導体基板の表面から深さ方向に向かってｐ^＋領域、ｎ領域、ｎ⁻領域が配置された埋め込み構造を有する。ここで、ｐ^＋領域の下に接するｎ領域が信号電荷である電子の蓄積領域である。

蓄積領域に蓄積される最大電子数、即ち飽和電子数は、概ね蓄積領域の面積とポテンシャルの深さとの積に比例する。しかし、ポテンシャルが深いほど、信号出力部への電子の転送が困難になる。よって、特に画素面積が小さい場合には、飽和電子数の確保と信号転送性能の確保を両立させることは難しい。

特許文献１には、半導体基板の表面から深さ方向に向かって、ｐ^＋領域、ｎ領域、ｐ⁻領域、ｎ⁻領域が配置された構造が開示されている。この構造では、蓄積領域であるｎ領域の下に接するようにｐ⁻領域が配置されているので、蓄積領域であるｎ領域の厚さが制限される。飽和電子数は、ｎ領域の厚さと不純物濃度との積によって決まる。ｎ領域を空乏化するために必要な電圧は、ｎ領域の厚さの１／２乗に比例する。空乏化電圧が小さいほど信号出力部への電子の転送が容易になるので、ｎ領域の下に接するようにｐ⁻領域を形成することにより、小さい空乏化電圧で大きな飽和電子数が得られ、飽和と転送性能との両立が容易になる。

特開２００８−０７８３０２号公報

しかしながら、特許文献１に開示された構造では、空乏化したｎ⁻領域のポテンシャル勾配が弱くなる。したがって、ｎ⁻領域で発生した電子が蓄積領域であるｎ領域によって収集されるためのドリフト力が小さくなり、これにより、感度が低下したり、クロストークが増大したりしうる。更には、画素間の横方向分離のためのｐ領域が配置された構成では、特に画素が縮小された場合において、該ｐ領域がｎ⁻層のポテンシャルを平坦化するように影響し、これにより感度の低下が更に顕著になりうる。すなわち、従来の画素の構造や特許文献１の構造では、飽和電荷量、転送性能および感度の全てに対する要求を満たすことが、特に画素が縮小された場合において困難になりうる。

本発明は、以上の課題認識を契機としてなされたものであり、例えば、飽和電荷量、転送性能および感度に対する要求を満たすために有利な技術を提供することを目的とする。

本発明の１つの側面は、固体撮像装置に係り、該固体撮像装置は、第１導電型の第１半導体領域と、前記第１半導体領域の下面に接するように配置され電荷蓄積領域として機能する第２導電型の第２半導体領域と、前記第２半導体領域によって取り囲まれた側面を含む第３半導体領域と、前記第２半導体領域から離隔して配置された第２導電型の第４半導体領域と、前記第２半導体領域に蓄積された電荷を前記第４半導体領域に転送するためのチャネルを形成する転送ゲートとを含み、前記第３半導体領域は、第１導電型の半導体領域であるか、第２導電型の不純物濃度が前記第２半導体領域よりも低い第２導電型の半導体領域である。

本発明によれば、飽和電荷量、転送性能および感度に対する要求を満たすために有利な技術を提供する。

本発明の第１、第２、第４実施形態の固体撮像装置の１つの画素の構成を示す平面図。本発明の第１実施形態の固体撮像装置の１つの画素の構成を示す断面図。本発明の第１実施形態の固体撮像装置の製造方法を説明する図。ポテンシャル分布を例示する図。本発明の第２実施形態の固体撮像装置の１つの画素の構成を示す断面図。本発明の第２実施形態の固体撮像装置の製造方法を説明する図。本発明の第３実施形態の固体撮像装置の１つの画素の構成を示す平面図。本発明の第３実施形態の固体撮像装置の１つの画素の構成を示す断面図。本発明の第４実施形態の固体撮像装置の１つの画素の構成を示す断面図。

本発明の固体撮像装置は、ＣＭＯＳセンサおよびＣＣＤセンサなどのように、電荷蓄積領域に蓄積された電荷をフローティングディフュージョンおよび垂直ＣＣＤレジスタなどの信号出力部に転送する機能を有する種々のセンサに適用されうる。固体撮像装置は、複数の画素を含み、各画素は、電荷蓄積領域を含む光電変換素子と、該電荷蓄積領域に蓄積された電荷（電子または正孔）を信号出力部に転送するチャネルを形成する転送ゲートとを含みうる。ＣＭＯＳセンサでは、信号出力部としてのフローティングディフュージョンは、複数の画素あるいは複数の光電変換素子によって共有されうる。

特許請求の範囲で使用される「第１導電型」および「第２導電型」は、相互に異なる導電型を表現するために用いられる用語である。「第１導電型」がｐ型である場合には「第２導電型」はｎ型であり、「第１導電型」がｎ型である場合には「第２導電型」はｐ型である。以下では、説明の簡略化のために、「第１導電型」がｐ型であり、「第２導電型」はｎ型である例を説明するが、本発明はこれに限定されるものではなく、「第１導電型」がｎ型であり、「第２導電型」はｐ型である場合にも適用される。電荷蓄積領域として機能する半導体領域がｎ型である場合には、電荷蓄積領域には、光電変換によって生じた電子および正孔のうち電子が蓄積される。電荷蓄積領域として機能する半導体領域がｐ型である場合には、電荷蓄積領域には、光電変換によって生じた電子および正孔のうち正孔が蓄積される。また、以下では説明の簡略化のために、本発明をＣＭＯＳセンサに適用した例を説明するが、前述のように、本発明は、電荷蓄積領域に蓄積された電荷を信号出力部に転送する機能を有する種々のセンサに適用されうる。

図１は、本発明の第１実施形態のＣＭＯＳセンサの１つの画素ＰＩＸの構成を示す平面図である。画素ＰＩＸは、フォトダイオード（以下、ＰＤ）１と、信号出力部としてのフローティングディフュージョン（以下、ＦＤ）３と、転送ゲート４とを含みうる。ＰＤ１は、電荷蓄積部を含み、入射した光に応じた量の電荷を発生してそれを電荷蓄積部に蓄積する。ＦＤ３の電位は、それに対して電荷が転送されてくると、その電荷の量に応じて変化する。即ち、ＦＤ３は、電荷の形式の信号を電圧の形式の信号に変換する電荷電圧変換部として機能する。なお、ＦＤ３は、他のＦＤと接続していてもよく、また他のＰＤと共有されてもよい。転送ゲート４は、ＰＤ１の電荷蓄積部に蓄積された電荷をＦＤ３に転送するためのチャネルを形成する。ＰＤ１をソースまたはドレインと考え、ＦＤ３をドレインまたはソースと考えると、ＰＤ１、ＦＤ３および転送ゲート４によってＭＯＳトランジスタが構成されているものと理解することができる。ＰＤ１およびＦＤ３は、素子分離２によって他の素子（画素内の他の素子、および、他の画素の素子）から分離されている。素子分離２は、絶縁体で構成されていても、ＰＮ接合によって構成されていてもよい。画素ＰＩＸは、その他の素子、例えば、ＦＤ３の電位に応じた信号を垂直信号線に出力する増幅ＭＯＳトランジスタ、ＦＤ３の電位をリセットするリセットＭＯＳトランジスタが配置される領域５を含みうる。

図２は、図１のＡ−Ｂ線に沿った模式的な断面図である。画素ＰＩＸは、第１導電型（ここではｐ型）の第１半導体領域（ｐ^＋領域）１３と、第１半導体領域１３の下面に接するように配置された第２導電型（ここではｎ型）の第２半導体領域（ｎ領域；電荷蓄積領域）１４とを含む。画素ＰＩＸはまた、特徴的な構成として、第２半導体領域１４によって取り囲まれた側面を含む第１導電型の第３半導体領域（ｐ領域）１５とを含む。画素ＰＩＸはまた、第２半導体領域１４から離隔して配置された第２導電型の第４半導体領域であるＦＤ３と、第２半導体領域１４に蓄積された電荷をＦＤ３に転送するためのチャネルを第２導電型の第５半導体領域（ｎ⁻領域）８に形成する転送ゲート４とを含む。転送ゲート４は、絶縁膜１２を介して第５半導体領域８の上に配置される。第５半導体領域８は、第２半導体領域１４の下面および第３半導体領域１５の下面に接する部分、ＦＤ３に接する部分、および、転送ゲート４に印加される電位によってチャネルが形成される部分を含みうる。ＰＤ１およびＦＤ３は、素子分離２によって他の素子（画素内の他の素子、および、他の画素の素子）から分離されている。画素ＰＩＸはまた、第５半導体領域８の下面に接する第１導電型の第６半導体領域９を更に含む。ここで、ＰＤ１は、第１半導体領域１３、第２半導体領域１４、第３半導体領域１５、第４半導体領域８、第６半導体領域９で構成される。第１の導電型の第１半導体領域１３は、ＰＤ１を埋め込み構造とし、第１導電型の第６半導体領域９は、ＰＤ１の深さを規定する。第１導電型の第６半導体領域９は、第２導電型の半導体領域（例えば、半導体基板）７の上に配置されうる。素子分離２の下には、チャネルストップを形成する第１導電型の半導体領域１０が形成されうる。チャネルストップを形成する半導体領域１０と、第６半導体領域９との間には、画素と画素とを相互に分離するための第１の導電型の半導体領域１１が形成されうる。半導体領域１１は、例えば、深さ方向に複数段の半導体領域で形成され、例えば複数の不純物濃度ピークを有しうる。

第１導電型の第３半導体領域１５は、第１導電型の第６半導体領域９と接触しないように形成されうる。換言すると、第３半導体領域１５の下面は、第１導電型の第６半導体領域９の上面よりも浅い位置に配置される。好ましくは、光電変換領域におけるポテンシャル勾配を低下させないように、第１導電型の第３半導体領域１５の下面は、分離用の第１導電型の半導体領域１１の最上端よりも浅い位置に配置される。第１導電型の第３半導体領域１５は、第１導電型の第１半導体領域１３と接触しないように配置されうる。換言すると、第３半導体領域１５は、第２導電型の第２半導体領域１４に接する上面を含みうる。

第１導電型の第３半導体領域１５の側面の少なくとも上側部分を取り囲んでいる第２導電型の第２半導体領域１４から第６半導体領域９に至るまでの第５半導体領域８は入射光が電子および正孔に変換される光電変換領域である。当該領域における電位勾配は、第３半導体領域１５が存在しない構成における電位勾配とほぼ等しい。したがって、第５半導体領域８で発生した電子は、十分に高い効率で第２半導体領域１４によって収集される。これは、高い感度を得ながらクロストークを低減するために有利である。

図３は、第３半導体領域１５を形成するイオン注入工程を説明するための図である。第１実施形態の固体撮像装置の製造方法は、マスク形成工程と、イオン注入工程とを含みうる。マスク形成工程では、第３半導体領域１５を形成すべき領域の上に開口ＯＰ１を有するマスクＭ１を形成する。イオン注入工程では、第１半導体領域１３および第２半導体領域１４が形成された基板に対してマスクＭ１を使って第１導電型を形成するためのイオンを注入する。また、イオン注入工程では、１つの画素の第２半導体領域１４と他の画素の第２半導体領域１４との間に、チャネルストップとして機能する第１導電型の半導体領域１０が第３半導体領域１５とともに形成されうる。ここで、第３半導体領域１５を形成すべき領域のほか半導体領域１０を形成すべき領域の上に開口を有するマスクＭ１を使用し、同一工程でこれらを形成してもよい。また、第３半導体領域１５を形成する工程は第１半導体領域１３および第２半導体領域１４を形成する工程の前でもよい。この時、第３半導体領域１５と第１導電型の半導体領域１０とを同一工程で形成してもよい。また、第３半導体領域１５は第１導電型（ｐ領域）としたが、第２半導体領域１４よりも低い不純物濃度を有する第２導電型（ｎ領域）であってもよい。この場合には、イオン注入時の注入量を第１導電型を形成する場合よりも少なくすればよい。第１実施形態の固体撮像装置の製造方法は、第１導電型の半導体領域１０の下に更に第１導電型の半導体領域１１が形成されるように基板にイオンを注入する工程を更に含みうる。

図４（ａ）は、転送ゲート４によってチャネルが形成されていない状態（転送ゲート４を含む転送ＭＯＳトランジスタがオフしている状態）における図１のＡ−Ｂ線に沿ったポテンシャル分布を例示する図である。この状態では、電荷蓄積領域としての第２半導体領域１４に電子が蓄積される。図４（ｂ）は、転送ゲート４によってチャネルが形成されている状態（転送ゲート４を含む転送ＭＯＳトランジスタがオンしている状態）における図１のＡ−Ｂ線に沿ったポテンシャル分布を例示する図である。この状態では、電荷蓄積領域としての第２半導体領域１４に蓄積された電子がチャネルを通してＦＤ３に転送される。図４（ａ）、（ｂ）において、太線は第１実施形態の画素におけるポテンシャル分布を例示し、細線は比較例におけるポテンシャル分布を例示している。ここで、比較例は、図２に示す構成から第３半導体領域１５を取り去った構成を有する。なお、第１実施形態と比較例とにおいて、電荷蓄積領域としての第２半導体領域１４に蓄積される電子数が同じになるように第２半導体領域１４の不純物濃度が調整されている。

図４（ａ）に例示されるように、第１実施形態におけるポテンシャル分布の底部は、比較例よりも横方向に広がっている。これにより、第１実施形態におけるポテンシャル分布の底部は、比較例よりも、転送ゲート４に近づいている。これは、第２導電型の第２半導体領域１４によって取り囲まれた側面を含む第１導電型の第３半導体領域１５を設けたことによるものである。第１実施形態によれば、比較例よりも、ＰＤ１からＦＤ３に至る経路にポテンシャルバリアが形成されにくい。よって、第１実施形態は、比較例よりも、ＦＤ３への電荷の転送性能が向上する。一方、第１実施形態におけるポテンシャル分布の底部は、比較例よりも高い。しかし、第１実施形態におけるポテンシャル分布の底部は前述のように横方向に広がっているので、これによって飽和電荷量の低下が抑えられる。なお、飽和電荷量は、第２半導体領域１４の第２導電型の不純物の濃度を高めることによって増加させることができる。

したがって、第１実施形態における画素の構造は、特に画素が縮小された場合において、十分な感度、転送性能および飽和電荷量を得るために有利である。

図５を参照しながら本発明の第２実施形態のＣＭＯＳセンサの１つの画素ＰＩＸの構成を説明する。なお、ここで言及しない事項は、第１実施形態に従いうる。第２実施形態の画素ＰＩＸは、第１実施形態における第１導電型の第３半導体領域１５に代えて、第２導電型の第３半導体領域（ｎ⁻領域）１５０を有する。ここで、第３半導体領域（ｎ⁻領域）１５０の第２導電型の不純物濃度は、第２半導体領域（ｎ領域）１４の第２導電型の不純物濃度よりも低い。第３半導体領域（ｎ⁻領域）１５０の第２導電型の不純物濃度は、第５半導体領域（ｎ⁻領域）８の第２導電型の不純物濃度と同じでありうる。第２半導体領域１４は、枠形状あるいはリング形状を有しうる。

図６は、第３半導体領域１５０が規定されるように第２半導体領域１４を形成するためのイオンを基板に注入するイオン注入工程を説明するための図である。第２実施形態の固体撮像装置の製造方法は、第２半導体領域１４を形成すべき領域に対応する領域に開口ＯＰ２を有するマスクＭ２を形成する工程と、第１半導体領域１４が形成された基板に対してマスクＭ２を使ってイオンを注入するイオン注入工程とを含む。ここで、マスクＭ２は、第３半導体領域１５０を形成すべき領域に対応する部分を覆うように形成される。イオン注入工程では、マスクＭ２を使用することにより、第２導電型の第２半導体領域１４によって取り囲まれた側面を含む第２導電型の第３半導体領域１５０が規定されるように、基板における第２半導体領域１４を形成すべき領域に対してイオンを注入する。

第２実施形態における画素の構造によれば、第１実施形態における画素の構造によって形成されるポテンシャル分布と同様のポテンシャル分布が形成されうる。しかも、第１導電型の第３半導体領域１５を形成しない分だけ画素の構造が簡単になる。

第２実施形態もまた、十分な感度、転送性能および飽和電荷量を得るために有利である。

図７および図８を参照しながら本発明の第３実施形態を説明する。図７は、本発明の第３実施形態のＣＭＯＳセンサの１つの画素ＰＩＸの構成を示す平面図である。図８は、図７のＣ−Ｄ線に沿った模式的な断面図である。なお、ここで言及しない事項は、第１実施形態に従いうる。第３実施形態では、各画素が第２半導体領域１４、第３半導体領域１５および転送ゲート４を含み、１つの画素の第２半導体領域１４と他の画素の第２半導体領域１４との間に第１導電型の半導体領域２０が配置されている。また、半導体領域２０の上には絶縁体で構成される素子分離は配置されていない。ＰＤとＰＤとを分離するために絶縁体（酸化膜）で構成された素子分離（例えば、ＬＯＣＯＳまたはＳＴＩ）を使用する場合、半導体と絶縁体との界面に構造不均一性が生じ、界面において電流が発生しうる。この電流は暗電流となるため画質低下の要因となる。第３実施形態では、隣接する画素間のＰＤとＰＤを相互に分離するために半導体領域２０（不純物半導体領域）を用いる。ここで、ポテンシャル分布を制御するための第３半導体領域１５と分離のための半導体領域２０とは、同一工程で形成してもよく、この場合、工程を単純化することができる。なお、この第３半導体領域１５を形成する工程は、第１半導体領域１３および第２半導体領域１４を形成する工程の前でも後でもよい。

第３実施形態は、十分な感度、転送性能および飽和電荷量を得るために有利であることに加えて、暗電流を低減するために有利である。

図９は、本発明の第４実施形態のＣＭＯＳセンサの１つの画素ＰＩＸの構成を示す図であり、図１のＡ−Ｂ線に沿った模式的な断面図である。ここで言及しない事項は、第１実施形態に従いうる。第４実施形態の画素ＰＩＸは、第２半導体領域１４の下面および第３半導体領域１５の下面に接する部分を含む第１導電型の半導体領域（ｐウェル）１６を更に含む。半導体領域１６は、ＦＤ３に接する部分、および、転送ゲート４に印加される電位によってチャネルが形成される部分を含みうる。第４実施形態では、ポテンシャル勾配が小さくなりうるで、感度は低くなりうるが、高い転送性能が得られる。第４実施形態の画素の構造においても、第３半導体領域１５の存在により、転送効率と飽和電荷量との双方に関して有利である。また、第２実施形態のように、第１導電型の半導体領域１５の代わりに第２導電型の半導体領域１５０を採用しても同様である。

第１、第２、第３実施形態において、濃度が低い第２の導電型の第５半導体領域８は、空乏化して主たる光電変換領域になりうるが、第２の導電型の第５半導体領域８を濃度が高い第１導電型の半導体領域によって置き換えてもよい。また、各実施形態の構成は適宜組み合わせ可能である。

以下、上記の各実施形態に係る固体撮像装置の応用例として、該固体撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、Ａ／Ｄ変換器、および、該Ａ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。

Claims

第１導電型の第１半導体領域と、
前記第１半導体領域の下面に接するように配置され電荷蓄積領域として機能する第２導電型の第２半導体領域と、
前記第２半導体領域に接する上面、下面、および、前記第２半導体領域によって取り囲まれた側面を含み、前記第１半導体領域に接しない第３半導体領域と、
前記第２半導体領域から離隔して配置された第２導電型の第４半導体領域と、
前記第３半導体領域の前記下面および前記第２半導体領域の下面に接するように配置された第２導電型の第５半導体領域と、
前記第２半導体領域に蓄積された電荷を前記第４半導体領域に転送するためのチャネルを形成する転送ゲートとを含み、
前記第３半導体領域の前記上面から前記第３半導体領域の前記下面まで延びた部分は、第１導電型の半導体領域からなるか、第２導電型の不純物濃度が前記第２半導体領域よりも低い第２導電型の半導体領域からなる、
ことを特徴とする固体撮像装置。
前記第５半導体領域の下面に接する第１導電型の第６半導体領域を更に含むことを特徴とする請求項１に記載の固体撮像装置。
複数の画素を有するように構成され、
各画素が前記第２半導体領域、前記第３半導体領域および前記転送ゲートを含み、１つの画素の前記第２半導体領域と他の画素の前記第２半導体領域との間に第１導電型の半導体領域が配置されている、
ことを特徴とする請求項１又は２に記載の固体撮像装置。
複数の画素を有するように構成され、
各画素が前記第２半導体領域、前記第３半導体領域および前記転送ゲートを含み、１つの画素の前記第２半導体領域と他の画素の前記第２半導体領域との間に第１導電型の半導体領域が配置され、
前記第３半導体領域は、第１導電型の半導体領域であり、
前記第３半導体領域および前記半導体領域は、同一の深さに配置され、かつ、同一の不純物濃度を有する、
ことを特徴とする請求項１又は２に記載の固体撮像装置。
請求項１乃至４のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理する処理部と、
を備えることを特徴とするカメラ。
第１導電型の第１半導体領域と、前記第１半導体領域の下面に接するように配置されて電荷蓄積領域として機能する第２導電型の第２半導体領域と、前記第２半導体領域から離隔して配置された第２導電型の第４半導体領域と、第２導電型の第５半導体領域とが配された基板と、前記第２半導体領域に蓄積された電荷を前記第４半導体領域に転送するためのチャネルを形成する転送ゲートとを含む固体撮像装置の製造方法であって、
第３半導体領域が形成されるように、前記基板に対して第１導電型のイオンを注入するイオン注入工程を含み、
前記第３半導体領域は、前記第２半導体領域に接する上面、前記第５半導体領域に接する下面、および、前記第２半導体領域によって取り囲まれた側面を含み、前記第１半導体領域に接せず、
前記第３半導体領域の前記上面から前記第３半導体領域の前記下面まで延びた部分は、第１導電型である、
ことを特徴とする固体撮像装置の製造方法。
第１導電型の第１半導体領域と、前記第１半導体領域の下面に接するように配置されて電荷蓄積領域として機能する第２導電型の第２半導体領域と、前記第２半導体領域から離隔して配置された第２導電型の第４半導体領域と、第２導電型の第５半導体領域とが配置された基板と、前記第２半導体領域に蓄積された電荷を前記第４半導体領域に転送するためのチャネルを形成する転送ゲートとを含む固体撮像装置の製造方法であって、
第２導電型の第３半導体領域が形成されるように、前記基板に対して第１導電型のイオンを注入するイオン注入工程を含み、
前記第３半導体領域は、前記第２半導体領域に接する上面、前記第５半導体領域に接する下面、および、前記第２半導体領域によって取り囲まれた側面を含み、前記第１半導体領域に接せず、
前記第３半導体領域の前記上面から前記第３半導体領域の前記下面まで延びた部分は、第２導電型であり、第２導電型の不純物濃度が前記第２半導体領域よりも低い半導体領域である、
ことを特徴とする固体撮像装置の製造方法。
前記固体撮像装置は、複数の画素を有し、各画素が前記第２半導体領域、前記第３半導体領域および前記転送ゲートを含み、
前記イオン注入工程では、１つの画素の前記第２半導体領域と他の画素の前記第２半導体領域との間に、第１導電型の半導体領域が前記第３半導体領域とともに形成されるように、前記基板にイオンを注入する、
ことを特徴とする請求項６又は７に記載の固体撮像装置の製造方法。
第１導電型の前記半導体領域の下に更に第１導電型の半導体領域が形成されるように前記基板にイオンを注入する工程を更に含むことを特徴とする請求項８に記載の固体撮像装置の製造方法。