JP2016039213A - 基板内蔵パッケージ、半導体装置およびモジュール - Google Patents

基板内蔵パッケージ、半導体装置およびモジュール Download PDF

Info

Publication number
JP2016039213A
JP2016039213A JP2014160649A JP2014160649A JP2016039213A JP 2016039213 A JP2016039213 A JP 2016039213A JP 2014160649 A JP2014160649 A JP 2014160649A JP 2014160649 A JP2014160649 A JP 2014160649A JP 2016039213 A JP2016039213 A JP 2016039213A
Authority
JP
Japan
Prior art keywords
substrate
package
built
lead frame
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014160649A
Other languages
English (en)
Inventor
弘敏 臼井
Hirotoshi Usui
弘敏 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014160649A priority Critical patent/JP2016039213A/ja
Priority to US14/819,755 priority patent/US9508639B2/en
Publication of JP2016039213A publication Critical patent/JP2016039213A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10469—Asymmetrically mounted component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10795—Details of lead tips, e.g. pointed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱可能な基板内蔵パッケージ、この基板内蔵パッケージを搭載した半導体装置およびモジュールを提供する。
【解決手段】基板内蔵パッケージ１００は、外部に接触可能な面を有するエクスポーズドパッド２２と、エクスポーズドパッド２２の外部に接触可能な面に対向する面上に配置された半導体チップ２０と、半導体チップ２０をモールドするモールド樹脂２６と、モールド樹脂２６の側面から延伸するとともに先端部に加工形状を備えるリードフレーム１２Ｃとを備え、リードフレーム１２Ｃの尖端部の切削角度は、パッケージ上面に対して引いたリードフレーム１２Ｃの直線が描く鋭角を有する。
【選択図】図１２

Description

本実施の形態は、基板内蔵パッケージ、半導体装置およびモジュールに関する。
音響映像（Audio Visual）機器の小型化、薄型化に伴い、使用される部品が小さく、また薄くなっているが、例えば、放熱性能などを考慮すると、部品の性能の限界以上の小型化・薄型化は不可能となる。
一方、ＡＶ機器の薄型化の目的で、基板と部品の全体としての高さを抑えるために、小さくなった部品を基板に内蔵するようになってきている。
しかしながら、基板内に内蔵される部品、特に大規模集積（ＬＳＩ:Large Scale Integration）回路の放熱対策が取られていない。
特開２００３−３０３９３８号公報 特開２００８−２７０３２４号公報 特開２０１１−１３４９９０号公報 特開２０１１−１６５７４１号公報 特開平０２−３０３１７６号公報 特開２００５−５７１２５号公報 特開２０１３−３８３６１号公報 特開２００４−８７９９８号公報
本実施の形態は、放熱可能な基板内蔵パッケージ、この基板内蔵パッケージを搭載した半導体装置およびモジュールを提供することにある。
本実施の形態の一態様によれば、外部に接触可能な面を有するエクスポーズドパッドと、前記エクスポーズドパッドの前記外部に接触可能な面に対向する面上に配置された半導体チップと、前記半導体チップをモールドするモールド樹脂と、前記モールド樹脂の側面から延伸するとともに先端部に加工形状を備えるリードフレームとを備え、前記リードフレームの尖端部の切削角度は、パッケージ上面に対して引いた前記リードフレームの直線が描く鋭角を有する基板内蔵パッケージが提供される。
本実施の形態の他の態様によれば、パッケージが配置される基板と、外部に接触可能な面を有するエクスポーズドパッドと、前記エクスポーズドパッドの前記外部に接触可能な面に対向する面上に配置された半導体チップと、前記半導体チップをモールドするモールド樹脂と、前記モールド樹脂の側面から延伸するとともに前記基板と接触しかつ先端部に加工形状を備えるリードフレームとを備え、前記リードフレームの尖端部の切削角度は、前記パッケージ上面および前記基板に対して引いた前記リードフレームの直線が描く鋭角を有し、前記尖端部の切削面は、前記パッケージ上面および前記基板と平行な面を備え、前記リードフレームは、フォーミングにより、前記エクスポーズドパッドの上面の高さ位置よりも前記リードフレームのトップ部の高さ位置を相対的に低く設定したことを特徴とする基板内蔵パッケージが提供される。
本実施の形態の他の態様によれば、前記基板は、リセス構造を備え、上記の基板内蔵パッケージを前記基板に搭載した半導体装置が提供される。
本実施の形態の他の態様によれば、前記基板は、開口部を備え、上記の基板内蔵パッケージを前記基板に搭載した半導体装置が提供される。
本実施の形態の他の態様によれば、上記の第１の半導体装置および第２の半導体装置を備え、前記第１の半導体装置と前記第２の半導体装置は互いにコネクタを介してバス接続されるモジュールが提供される。
本実施の形態よれば、放熱可能な基板内蔵パッケージ、この基板内蔵パッケージを搭載した半導体装置およびモジュールを提供することができる。
比較例に係るパッケージおよび回路部品を多層基板上に搭載した様子を説明する模式的断面構造図。 比較例に係るパッケージおよび回路部品を多層基板内に内蔵した様子を説明する模式的断面構造図。 実施の形態に係る基板内蔵パッケージに適用可能なプリント回路基板（ＰＣＢ：Printed Circuit Board）の模式的断面構造図。 （ａ）実施の形態に係る基板内蔵パッケージの一例であって、デュアルインライン（ＤＩＬ：Dual In Line）パッケージの模式的上面図、（ｂ）図４（ａ）のリードフレームの先端部と基板との接触部分の拡大された模式的断面構造図。 （ａ）比較例に係るパッケージの一例であって、ＤＩＬパッケージの模式的側面図、（ｂ）図５（ａ）において、リードフレームを曲げ加工した状態の模式的側面図。 リードフレームの先端部を曲げ加工した図５（ｂ）の比較例に係るパッケージを基板上に搭載した状態の模式的断面構造図。 実施の形態に係る基板内蔵パッケージの一例であって、リードフレームの先端部を切断するＤＩＬパッケージの模式的側面図、（ｂ）図７（ａ）の実施の形態に係る基板内蔵パッケージにおいて、リードフレームを曲げ加工し、基板上に搭載した状態の模式的断面構造図。 比較例に係るパッケージの模式的断面構造図。 実施の形態に係る基板内蔵パッケージの模式的断面構造図。 実施の形態に係る基板内蔵パッケージにおいて、エクスポーズドパッドを筐体と接触させる様子を説明する模式的断面構造図。 実施の形態に係る基板内蔵パッケージにおいて、エクスポーズドパッドを筐体と接触させた様子を説明する模式的断面構造図。 実施の形態に係る基板内蔵パッケージにおいて、（ａ）リードフレームが相対的に長い場合の曲げ加工形状を説明する模式的断面構造図、（ｂ）リードフレームが相対的に短い場合の曲げ加工形状を説明する模式的断面構造図。 （ａ）実施の形態に係る基板内蔵パッケージにおいて、リードフレームの先端部を基板上に接触させ、かつエクスポーズドパッドを筐体と接触させた様子を説明する模式的断面構造図、（ｂ）図１３（ａ）において、リードフレームの先端部と基板との接触部分の拡大された模式的断面構造図。 （ａ）実施の形態に係る基板内蔵パッケージにおいて、エクスポーズドパッドとヒートシンクとを接触させた様子を説明する模式的断面構造図、（ｂ）実施の形態に係る基板内蔵パッケージに適用可能な小型ファンの模式的鳥瞰図。 図１４（ａ）に示された実施の形態に係る基板内蔵パッケージ上に、図１４（ｂ）に示された小型ファンを配置した様子を説明する模式的断面構造図。 第１の実施の形態に係る基板内蔵パッケージおよびこの基板内蔵パッケージを搭載した半導体装置の模式的断面構造図。 第２の実施の形態に係る基板内蔵パッケージおよびこの基板内蔵パッケージを搭載した半導体装置の模式的断面構造図。 第３の実施の形態に係る基板内蔵パッケージおよびこの基板内蔵パッケージを搭載した半導体装置の模式的断面構造図。 第４の実施の形態に係る基板内蔵パッケージおよびこの基板内蔵パッケージを搭載した半導体装置の模式的断面構造図。 第５の実施の形態に係る基板内蔵パッケージおよびこの基板内蔵パッケージを搭載した半導体装置の模式的断面構造図。 第６の実施の形態に係る基板内蔵パッケージおよびこの基板内蔵パッケージを搭載した半導体装置の模式的平面構造図。 第７の実施の形態に係る基板内蔵パッケージおよびこの基板内蔵パッケージを搭載した半導体装置の模式的平面構造図。 （ａ）第８の実施の形態に係る基板内蔵パッケージおよびこの基板内蔵パッケージを搭載した半導体装置の模式的平面パターン構成図、（ｂ）図２３（ａ）のＩ−Ｉ線に沿う模式的断面構造図。 第８の実施の形態に係る基板内蔵パッケージおよびこの基板内蔵パッケージを搭載した半導体装置を適用可能なデジタルスチルカメラモジュールの模式的ブロック構成図。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
なお、以下の説明において、「パッケージ」と記載された部分においても「パッケージ内部」と同義に記載されることもある。
（比較例）
比較例に係るパッケージ８０および回路部品１０２・１０４を多層基板１０上に搭載した様子を説明する模式的断面構造は、図１に示すように表わされ、比較例に係るパッケージ８０Ａおよび回路部品１０２・１０４を基板１０Ａ内に内蔵した様子を説明する模式的断面構造は、図２に示すように表される。
パッケージ８０・８０Ａとしては、さまざまな形状のパッケージが適用可能であり、面実装デバイス（ＳＭＤ：Surface Mount Device）搭載用パッケージであっても良い。また、パッケージ８０・８０Ａ内にはＬＳＩが搭載される。回路部品１０２・１０４は、例えば、抵抗、キャパシタなどを備える。
基板１０は、基板１０1・１０2・１０3・…・１０nを積層して形成されたプリント回路基板（ＰＣＢ）を備える。
面実装デバイス（ＳＭＤ）を搭載したパッケージ８０Ａを基板１０Ａに内蔵する場合、基板１０Ａの多層構造を利用して中間層に電極を設け、その電極と電気的に接続するため、小型化して内蔵可能である。但し、内蔵される部品は、ＳＭＤや小型化された部品とは限らない。
ＬＳＩの場合、ボールグリッドアレイ（ＢＧＡ：Ball Grid Array）やチップサイズパッケージ（ＣＳＰ：Chip Size Package）といったボールタイプのパッケージや、スモール・アウトライン・ノンリードパッケージ（ＳＯＮ：Small Outline Non-leaded Package）、極薄スモール・アウトライン・ノンリードパッケージ（ＶＳＯＮ：Very-thin Small Outline Non-leaded Package）などのノンリード（Non Lead）タイプのパッケージを基板に内蔵することもある。或いは、パッケージングしないで半導体チップをそのままベアチップ（Bare Chip）状態で基板に内蔵することもある。いずれの構造も放熱対策は採られていないし、採ることもできない。
（基板構造）
実施の形態に係る基板内蔵パッケージに適用可能なプリント回路基板（ＰＣＢ）１０の模式的断面構造は、図３に示すように表される。
実施の形態に係る基板内蔵パッケージに適用可能なプリント回路基板（ＰＣＢ）１０は、図３に示すように、互いに積層された基板１０1・１０2・１０3・…・１０nと、基板１０1・１０2・１０3・…・１０n内に形成された複数のＶＩＡ電極１０８と、基板１０1・１０2・１０3・…・１０nを貫通して形成される貫通電極１０６1・１０６2とを備える。図示は省略するが、積層された基板１０1・１０2・１０3・…・１０nの各層面には電極層を備え、基板内蔵パッケージとの電気的接続が可能である。
このようなプリント回路基板（ＰＣＢ）１０を適用した実施の形態に係る基板内蔵パッケージおよび基板内蔵パッケージを搭載した半導体装置の詳細構成は後述する（図１６〜２３を参照）。
（リードフレームの加工形状）
実施の形態においては、パッケージ内部の半導体チップの位置、リードフォーミングおよびリードフレームの加工形状を組み合わせることで、放熱対策が可能な基板内蔵パッケージ置を提供することができる。以下の説明では、リードフレームの加工形状について説明する。
実施の形態に係る基板内蔵パッケージ１００の一例であって、デュアルインライン（ＤＩＬ：Dual In Line）パッケージの模式的上面図は、図４（ａ）に示すように表わされ、図４（ａ）のリードフレーム１２Ｃ（１２1Ｃ・１２2Ｃ）の先端部と基板１０Ｉとの接触部分の拡大された模式的断面構造は、図４（ｂ）に示すように表される。図４（ｂ）において、リードフレーム１２Ｃは、図４（ａ）のＤＩＬパッケージのリードフレーム１２1Ｃ・１２2Ｃのいずれであっても良い。また、基板１０Ｉは、図３に示す基板１０1・１０2・１０3・…・１０nのいずれかであっても良い。
実施の形態に係る基板内蔵パッケージ１００においては、リードフレーム１２Ｃの先端部は、先端部が接触する基板１０Ｉの上面と平行な面を有するように、鋭角に加工されている。なお、図４（ｂ）において、リードフレーム１２Ｃの先端部と接触する基板１０Ｉ表面には、電極パターンが配置されているが、図示は省略されている。
比較例に係るパッケージ８０Ｂの一例であって、ＤＩＬパッケージの模式的側面図は、図５（ａ）に示すように表され、図５（ａ）において、リードフレーム１２1・１２2を曲げ加工した状態の模式的側面図は、図５（ｂ）に示すように表される。また、図５（ｂ）に示す比較例に係るパッケージ８０Ｂを基板１０Ｉ上に搭載した状態の模式的断面構造は、図６に示すように表される。なお、図４（ｂ）と同様に、図６において、リードフレーム１２1・１２2の先端部と接触する基板１０Ｉ表面には、電極パターンが配置されているが、図示は省略されている。
ここで、図６に示すように、リードフレーム１２1・１２2と基板１０Ｉ面は、点で接触しているため、リードフレーム１２1・１２2と基板１０Ｉ面は、半田接合を介して接続される。
一方、実施の形態に係る基板内蔵パッケージ１００の一例であって、リードフレーム１２1Ｃ・１２2Ｃの先端部を切断面ＣＬ１・ＣＬ２によって切断するＤＩＬパッケージの模式的側面図は、図７（ａ）に示すように表わされ、図７（ａ）の実施の形態に係る基板内蔵パッケージ１００において、リードフレーム１２1Ｃ・１２2Ｃを曲げ加工し、基板１０Ｉ上に搭載した状態の模式的断面構造は、図７（ｂ）に示すように表される。
実施の形態に係る基板内蔵パッケージ１００は、図７（ｂ）に示すように、曲げ加工されたリードフレーム１２1Ｃ・１２2Ｃの先端部は、先端部が接触する基板１０Ｉの上面と平行な面を有するように、鋭角に加工されている。すなわち、曲げ加工されたリードフレーム１２1Ｃ・１２2Ｃの先端部は、基板１０Ｉの表面と平行な鋭角面を備える。
部品の小型化に対応するためには、リードフレームの半田接合部に通常加工されている半田付け部を無くす必要がある。単純に半田付け部を無くすだけで、その分の小型化となるが、半田付け性を損ねる。このため、実施の形態に係る基板内蔵パッケージ１００においては、リードフレーム１２1Ｃ・１２2Ｃの切断部形状を鋭角構造にすることによって、半田付け接合性を改善可能である。
比較例に係るパッケージ８０Ｂの模式的断面構造は、図８に示すように表される。
比較例に係るパッケージ８０Ｂは、図８に示すように、エクスポーズドパッド（Exposed Pad）２２と、エクスポーズドパッド２２上に配置された半導体チップ２０と、モールド樹脂２６と、モールド樹脂２６の側面から延伸するリードフレーム１２1・１２2とを備え、半導体チップ２０の接地（ＧＮＤ）側を半導体チップ２０の下面（ボトム）にする構成または半導体チップ２０のワイヤボンディング（Ｗ／Ｂ）面側を半導体チップ２０の下面（ボトム）にするフェースアップ構造を備える。
（基板内蔵パッケージ内部の半導体チップの配置）
実施の形態においては、パッケージ内部の半導体チップの位置、フォーミングおよびリードフレームの加工形状を組み合わせることで、放熱対策が可能な基板内蔵パッケージを提供することができる。以下の説明では、パッケージ内部の半導体チップの配置について説明する。
実施の形態に係る基板内蔵パッケージ１００の模式的断面構造は、図９に示すように表される。
実施の形態に係る基板内蔵パッケージ１００は、図９に示すように、エクスポーズドパッド２２と、エクスポーズドパッド２２上に配置された半導体チップ２０と、モールド樹脂２６と、モールド樹脂２６の側面から延伸するリードフレーム１２1Ｃ・１２2Ｃとを備え、半導体チップ２０の接地（ＧＮＤ）側を半導体チップ２０の上面（トップ）にする構成または半導体チップ２０のワイヤボンディング（Ｗ／Ｂ）面の逆側を半導体チップ２０の上面（トップ）にするフェースダウン構造を備える。
実施の形態に係る基板内蔵パッケージ１００において、エクスポーズドパッド２２を筐体３０と接触させる様子を説明する模式的断面構造は、図１０に示すように表され、実施の形態に係る基板内蔵パッケージ１００において、エクスポーズドパッド２２を筐体３０と接触させた様子を説明する模式的断面構造は、図１１に示すように表される。
実施の形態に係る基板内蔵パッケージ１００においては、半導体チップ（ＬＳＩ）２０の接地（ＧＮＤ）側を半導体チップ（ＬＳＩ）２０の上面（トップ）にする構成またはワイヤボンディング（Ｗ／Ｂ）面の逆側を半導体チップ（ＬＳＩ）２０の上面（トップ）にするフェースダウン構造を採用することにより、エクスポーズドパッド２２を基板内蔵パッケージ１００の上面（トップ）に設けることができる。
この結果、エクスポーズドパッド２２を上面に設けた基板内蔵パッケージ１００は、エクスポーズドパッド（放熱パッド）２２を筐体３０と接触させることができ、放熱対策を図ることができる。
実施の形態に係る基板内蔵パッケージ１００においては、エクスポーズドパッド２２は、放熱パッドとして機能させている。エクスポーズドパッド２２は、接地（ＧＮＤ）を兼ねていても良いし、接地電位から絶縁されていても良い。接地電位から絶縁する場合には、エクスポーズドパッド２２とヒートシンクとの間に放熱用熱伝導シートを介在させても良い。
エクスポーズドパッド２２を接地（ＧＮＤ）と兼用させた場合には、基板内蔵パッケージ１００において、接地（ＧＮＤ）ピンを節約可能であり、このピンを別の機能ピンとして利用することができる。
（フォーミング）
実施の形態においては、パッケージ内部の半導体チップの位置、フォーミングおよびリードフレームの加工形状を組み合わせることで、放熱対策が可能な基板内蔵パッケージを提供することができる。以下の説明では、フォーミングについて説明する。リードフレーム１２1Ｃ・１２2Ｃは任意であるため、リードフレーム１２1Ｃ・１２2Ｃの長さが相対的に長い場合と相対的に短い場合について説明する。
実施の形態に係る基板内蔵パッケージ１００において、リードフレーム１２1Ｃ・１２2Ｃの長さが相対的に長い場合のリードフレーム１２1Ｃ・１２2Ｃの曲げ加工（フォーミング）を説明する模式的断面構造は、図１２（ａ）に示すように表され、リードフレーム１２1Ｃ・１２2Ｃの長さが相対的に短い場合のリードフレーム１２1Ｃ・１２2Ｃのフォーミングを説明する模式的断面構造は、図１２（ｂ）に示すように表される。
図１２（ａ）および図１２（ｂ）において、破線Ｓ１は、実施の形態に係る基板内蔵パッケージ１００の上面（トップ）のレベルを表し、エクスポーズドパッド２２面に対応している。一方、破線ＳＰは、リードフレーム１２1Ｃ・１２2Ｃのフォーミング位置のＴＯＰ部のレベルを表す。
実施の形態に係る基板内蔵パッケージ１００において、リードフレーム１２1Ｃ・１２2Ｃの長さが相対的に長い場合とは、図１２（ａ）に示すように、リードフレーム１２1Ｃ・１２2Ｃのフォーミング位置のＴＯＰ部のレベルＳＰは基板内蔵パッケージ１００の上面（トップ）のレベルＳ１よりも低く、かつリードフレーム１２1Ｃ・１２2Ｃの先端部が基板内蔵パッケージ１００の底面のレベルよりもさらに低く形成された構成を備える場合をいう。
実施の形態に係る基板内蔵パッケージ１００において、リードフレーム１２1Ｃ・１２2Ｃの長さが相対的に短い場合とは、図１２（ｂ）に示すように、リードフレーム１２1Ｃ・１２2Ｃのフォーミング位置のＴＯＰ部のレベルＳＰは基板内蔵パッケージ１００の上面（トップ）のレベルＳ１よりも低く、かつリードフレーム１２1Ｃ・１２2Ｃの先端部が基板内蔵パッケージ１００の底面のレベルよりも高く形成された構成を備える場合をいう。
図１２（ａ）および図１２（ｂ）に示された実施の形態に係る基板内蔵パッケージ１００は、いずれも後述する図１６〜図２３に示すように、ＰＣＢに内蔵可能である。
実施の形態に係る基板内蔵パッケージ１００は、図１２（ａ）・図１２（ｂ）に示すように、曲げ加工されたリードフレーム１２1Ｃ・１２2Ｃの先端部の切削角度θ１・θ２は、パッケージ上面（ＴＯＰ面）とＰＣＢ（基板）に対して引いた直線（リードフレーム）が描く鋭角に等しい。すなわち、ＰＣＢとリードフレームの切削面が平行になるようにしている。
また、実施の形態に係る基板内蔵パッケージ１００において、リードフレーム１２1Ｃ・１２2Ｃの先端部を基板１０Ｉ上に接触させ、かつエクスポーズドパッド２２を筐体３０と接触させた様子を説明する模式的断面構造は、図１３（ａ）に示すように表され、図１３（ａ）において、リードフレーム１２Ｃの先端部と基板１０Ｉとの接触部分の拡大された模式的断面構造は、図１３（ｂ）に示すように表される。
基板１０Ｉは、図３に示す基板１０1・１０2・１０3・…・１０nのいずれかであっても良い。なお、図１３（ｂ）に示すように、リードフレーム１２Ｃの先端部と接触する基板１０Ｉ表面には、基板表面パターン電極８Ｉが配置されている。
（ヒートシンク構造）
実施の形態に係る基板内蔵パッケージ１００においては、エクスポーズドパッド２２は、放熱パッドとして機能させている。エクスポーズドパッド２２は、接地（ＧＮＤ）を兼ねていても良いし、接地電位から絶縁されていても良い。接地電位から絶縁する場合には、エクスポーズドパッド２２とヒートシンク３２との間に放熱用熱伝導シートを介在させても良い。
実施の形態に係る基板内蔵パッケージ１００において、エクスポーズドパッド２２とヒートシンク３２とを接触させた様子を説明する模式的断面構造は、図１４（ａ）に示すように表される。図１４（ａ）に示す例では、基板内蔵パッケージ１００の上面とヒートシンク３２との間には、放熱用熱伝導シート３６ａを介在させている。すなわち、放熱用熱伝導シート３６ａによって、エクスポーズドパッド２２からの放熱を確保すると共に、ヒートシンク３２とエクスポーズドパッド２２との間を電気的に絶縁している。
同様に、図１４（ａ）に示すように、基板内蔵パッケージ１００の底面には、放熱用熱伝導シート３６ｂを貼り付けて、基板内蔵パッケージ１００の底面に接触する基板との間で放熱性を向上させることができる。
なお、実施の形態に係る基板内蔵パッケージ１００において、エクスポーズドパッド２２とヒートシンク３２とを直接接触させても良い。或いは、図示は省略するが、エクスポーズドパッド２２とヒートシンク３２との間に金属電極を介して接触させても良い。
実施の形態に係る基板内蔵パッケージ１００に適用可能なフィン３５を有するファン３４の模式的鳥瞰構成は、図１４（ｂ）に示すように表される。
図１４（ａ）に示された実施の形態に係る基板内蔵パッケージ１００において、ヒートシンク３２上に、図１４（ｂ）に示された小型ファンを配置した様子を説明する模式的断面構造は、図１５に示すように表される。フィン３５を有する小型ファン３４を動作させて、図１５中の矢印で示される空気の流れによって、ヒートシンク３２から強制空冷によって、放熱可能である。すなわち、基板内蔵パッケージ１００の上面のエクスポーズドパッド２２からヒートシンク３２を介した強制空冷によって、有効に放熱可能である。
実施の形態に係る基板内蔵パッケージ１００においては、半導体チップ（ＬＳＩ）２０の接地（ＧＮＤ）側を半導体チップ（ＬＳＩ）２０の上面（トップ）にする構成またはワイヤボンディング（Ｗ／Ｂ）面の逆側を半導体チップ（ＬＳＩ）２０の上面（トップ）にするフェースダウン構造を採用することにより、エクスポーズドパッド２２を基板内蔵パッケージ１００の上面（トップ）に設けることができる。
この結果、エクスポーズドパッド２２を上面に設けた基板内蔵パッケージ１００は、エクスポーズドパッド（放熱パッド）２２を筐体３０と接触させることができ、放熱対策を図ることができる。
一方、単純に天地を逆にしたのでは、基板＋部品の高さを低減することはできない。このため、実施の形態に係る基板内蔵パッケージ１００においては、リードフレーム１２Ｃに以下のような構造的な工夫を持たせている。
実施の形態に係る基板内蔵パッケージ１００においては、多層基板１０の電極位置を層数（厚さ）で調整することで、筐体３０と接触させる際に、筐体３０と接する上面を他の部品の上面よりも高く設定する。エクスポーズドパッド２２とリードフレーム１２Ｃの位置が同じ高さでは、筐体３０との接触により、エクスポーズドパッド２２とリードフレーム１２Ｃとが電気的に接続されてしまうからである。
このため、実施の形態に係る基板内蔵パッケージ１００においては、図１２・図１３に示すように、リードフレーム１２1Ｃ・１２2Ｃのフォーミング（曲げ加工）において、フォーミング位置のトップ（ＴＯＰ）部をずらしている。すなわち、筐体３０と接するエクスポーズドパッド２２の上面の高さ位置ＳＬ１よりもフォーミング位置のトップ（ＴＯＰ）部の高さ位置ＳＰを相対的に低く設定している。
実施の形態に係る基板内蔵パッケージ１００においては、放熱パッドとして機能するエクスポーズドパッド２２の露出および筐体３０との接触が可能となり、部品内蔵基板に搭載される半導体集積回路部品も通常使用されるＳＭＤ部品と同様な放熱効果を得ることができる。
また、実施の形態に係る基板内蔵パッケージ１００においては、相対的に安価なクワッドフラットパッケージ（ＱＦＰ:Quad Flat Package）などを基板１０に内蔵することが可能となる。
実施の形態に係る基板内蔵パッケージ１００においては、相対的に安価なＱＦＰなどのリードフレームでかつ切削角度は、パッケージ上面（ＴＯＰ面）とＰＣＢ（基板）に対して引いた直線（リードフレーム）が描く鋭角、すなわち、ＰＣＢとリードフレームの切削面が平行になるようにしている。
実施の形態に係る基板内蔵パッケージによれば、パッケージ内部のＬＳＩチップの位置、フォーミングおよびリードフレームの加工形状を組み合わせることで、放熱対策が可能である。
（第１の実施の形態）
第１の実施の形態に係る基板内蔵パッケージ１００およびこの基板内蔵パッケージ１００を搭載した半導体装置２００の模式的断面構造は、図１６に示すように表される。
第１の実施の形態においては、基板１０はリセス構造を備え、基板内蔵パッケージ１００はリセス構造内に内蔵されている。第１の実施の形態に係る基板内蔵パッケージ１００を搭載した半導体装置２００は、リセス構造を備える基板１０と、リセス構造内に内蔵された基板内蔵パッケージ１００とを備える。
基板１０に形成されるリセス構造は、例えば、多層基板１０の電極位置を層数（厚さ）で調整することで形成可能である。リセス構造内に基板内蔵パッケージ１００を内蔵することによって、筐体やヒートシンクと接する上面を他の部品の上面よりも高く設定することができる。
リードフレーム１２1Ｃ・１２2Ｃは、フォーミングにより基板１０と接触し、基板表面パターン電極８1・８2と接続される。リードフレーム１２1Ｃ・１２2Ｃの尖端部の切削角度は、基板１０に対して引いたリードフレーム１２1Ｃ・１２2Ｃの直線が描く鋭角を有する。
リードフレーム１２1Ｃ・１２2Ｃは、フォーミングにより、エクスポーズドパッド２２の上面の高さ位置よりもリードフレーム１２1Ｃ・１２2Ｃのトップ部の高さ位置を相対的に低く設定している。
第１の実施の形態によれば、パッケージ内部のＬＳＩチップの位置、フォーミングおよびリードフレームの加工形状を組み合わせることで、放熱対策が可能な基板内蔵パッケージおよびこの基板内蔵パッケージをリセス構造を備える基板に搭載した半導体装置を提供することができる。
（第２の実施の形態）
第２の実施の形態に係る基板内蔵パッケージ１００およびこの基板内蔵パッケージ１００を搭載した半導体装置２００の模式的断面構造は、図１７に示すように表される。
第２の実施の形態においては、基板１０は開口部１５を備え、基板内蔵パッケージ１００は開口部１５内に内蔵されている。第２実施の形態に係る基板内蔵パッケージ１００を搭載した半導体装置２００は、開口部１５を備える基板１０と、開口部１５内に内蔵された基板内蔵パッケージ１００とを備える。
また、基板１０は、開口部１５を囲む段差基板（半田付け用ランド）１３とを備える。
基板１０に形成される開口部１５・段差基板（半田付け用ランド）１３構造は、例えば、多層基板１０の電極位置を層数（厚さ）で調整することで形成可能である。開口部１５内に基板内蔵パッケージ１００を内蔵することによって、筐体やヒートシンクと接する上面を他の部品の上面よりも高く設定する。
リードフレーム１２1Ｃ・１２2Ｃは、フォーミングにより段差基板（半田付け用ランド）１３と接触し、段差基板表面パターン電極８3、８4と接続される。リードフレーム１２1Ｃ・１２2Ｃの尖端部の切削角度は、段差基板（半田付け用ランド）１３に対して引いたリードフレーム１２1Ｃ・１２2Ｃの直線が描く鋭角を有する。
リードフレーム１２1Ｃ・１２2Ｃは、フォーミングにより、エクスポーズドパッド２２の上面の高さ位置よりもリードフレーム１２1Ｃ・１２2Ｃのトップ部の高さ位置を相対的に低く設定している。
第２の実施の形態によれば、パッケージ内部のＬＳＩチップの位置、フォーミングおよびリードフレームの加工形状を組み合わせることで、放熱対策が可能な基板内蔵パッケージおよびこの基板内蔵パッケージを開口部を備える基板に搭載した半導体装置を提供することができる。
（第３の実施の形態）
第３の実施の形態に係る基板内蔵パッケージ１００およびこの基板内蔵パッケージ１００を搭載した半導体装置２００の模式的断面構造は、図１８に示すように表される。
第３の実施の形態においては、基板１０はリセス構造を備え、基板内蔵パッケージ１００はリセス構造内に内蔵されている。第３の実施の形態に係る基板内蔵パッケージ１００を搭載した半導体装置２００は、リセス構造を備える基板１０と、リセス構造内に内蔵された基板内蔵パッケージ１００とを備える。
基板１０に形成されるリセス構造は、例えば、多層基板１０（１０1・１０2・１０3・…・１０n）の電極位置を層数（厚さ）で調整することで形成可能である。リセス構造内に基板内蔵パッケージ１００を内蔵することによって、筐体３０と接する上面を他の回路部品１０２・１０４の上面よりも高く設定することができる。
リードフレーム１２1Ｃ・１２2Ｃは、フォーミングにより基板１０と接触し、基板表面パターン電極８1・８2と接続される。リードフレーム１２1Ｃ・１２2Ｃの尖端部の切削角度は、基板１０に対して引いたリードフレーム１２1Ｃ・１２2Ｃの直線が描く鋭角を有する。
リードフレーム１２1Ｃ・１２2Ｃは、フォーミングにより、エクスポーズドパッド２２の上面の高さ位置よりもリードフレーム１２1Ｃ・１２2Ｃのトップ部の高さ位置を相対的に低く設定している。
第３の実施の形態によれば、パッケージ内部のＬＳＩチップの位置、フォーミングおよびリードフレームの加工形状を組み合わせることで、放熱対策が可能な基板内蔵パッケージおよびこの基板内蔵パッケージをリセス構造を備える基板に搭載した半導体装置を提供することができる。
（第４の実施の形態）
第４の実施の形態に係る基板内蔵パッケージ１００およびこの基板内蔵パッケージ１００を搭載した半導体装置２００の模式的断面構造は、図１９に示すように表される。
第４の実施の形態においては、基板１０は、開口部１５を備え、基板内蔵パッケージ１００は開口部１５内に内蔵されている。第４実施の形態に係る基板内蔵パッケージ１００を搭載した半導体装置２００は、開口部１５を備える基板１０と、開口部１５内に内蔵された基板内蔵パッケージ１００とを備える。
また、基板１０は、開口部１５に隣接する段差基板（半田付け用ランド）１３とを備える。
基板１０に形成される開口部１５・段差基板（半田付け用ランド）１３構造は、例えば、多層基板１０の電極位置を層数（厚さ）で調整することで形成可能である。開口部１５内に基板内蔵パッケージ１００を内蔵することによって、筐体３０と接する上面を他の部品の上面よりも高く設定する。
リードフレーム１２1Ｃ・１２2Ｃは、フォーミングにより基板１０・段差基板（半田付け用ランド）１３と接触し、基板表面パターン電極８1・段差基板表面パターン電極８4と接続される。リードフレーム１２1Ｃ・１２2Ｃの尖端部の切削角度は、基板１０・段差基板（半田付け用ランド）１３に対して引いたリードフレーム１２1Ｃ・１２2Ｃの直線が描く鋭角を有する。
リードフレーム１２1Ｃ・１２2Ｃは、フォーミングにより、エクスポーズドパッド２２の上面の高さ位置よりもリードフレーム１２1Ｃ・１２2Ｃのトップ部の高さ位置を相対的に低く設定している。
第４の実施の形態によれば、リードフレーム１２2Ｃは、フォーミングにより段差基板（半田付け用ランド）１３と接触し、段差基板表面パターン電極８4と接続されることから、基板内のＶＩＡ電極を減らすことができる。
第４の実施の形態によれば、パッケージ内部のＬＳＩチップの位置、フォーミングおよびリードフレームの加工形状を組み合わせることで、放熱対策が可能な基板内蔵パッケージおよびこの基板内蔵パッケージを開口部を備える基板に搭載した半導体装置を提供することができる。
（第５の実施の形態）
第５の実施の形態に係る基板内蔵パッケージ１００およびこの基板内蔵パッケージ１００を搭載した半導体装置２００の模式的断面構造は、図２０に示すように表される。
第５の実施の形態においては、基板１０はリセス構造を備え、基板内蔵パッケージ１００はリセス構造内に内蔵されている。第５の実施の形態に係る基板内蔵パッケージ１００を搭載した半導体装置２００は、リセス構造を備える基板１０と、リセス構造内に内蔵された基板内蔵パッケージ１００とを備える。
基板１０に形成されるリセス構造は、例えば、多層基板１０（１０1・１０2・１０3・…・１０n）の電極位置を層数（厚さ）で調整することで形成可能である。リセス構造内に基板内蔵パッケージ１００を内蔵することによって、筐体３０と接する上面を他の回路部品１０２・１０４の上面よりも高く設定することができる。
リードフレーム１２1Ｃ・１２2Ｃは、フォーミングにより基板１０1・１０3と接触し、基板表面パターン電極８1・多層基板内積層電極９1と接続される。さらに、多層基板内積層電極９1・９2は、回路部品１０４に接続される。
リードフレーム１２1Ｃ・１２2Ｃの尖端部の切削角度は、基板１０1・１０3に対して引いたリードフレーム１２1Ｃ・１２2Ｃの直線が描く鋭角を有する。
リードフレーム１２1Ｃ・１２2Ｃは、フォーミングにより、エクスポーズドパッド２２の上面の高さ位置よりもリードフレーム１２1Ｃ・１２2Ｃのトップ部の高さ位置を相対的に低く設定している。
第５の実施の形態によれば、リードフレーム１２2Ｃは、フォーミングにより基板１０3と接触し、多層基板内積層電極９1と接続されることから、基板内のＶＩＡ電極を減らすことができる。
第５の実施の形態によれば、パッケージ内部のＬＳＩチップの位置、フォーミングおよびリードフレームの加工形状を組み合わせることで、放熱対策が可能な基板内蔵パッケージおよびこの基板内蔵パッケージをリセス構造を備える基板に搭載した半導体装置を提供することができる。
（第６の実施の形態）
第６の実施の形態に係る基板内蔵パッケージ１００およびこの基板内蔵パッケージ１００を搭載した半導体装置２００の模式的平面構造は、図２１に示すように表される。
第６の実施の形態においては、基板内蔵パッケージ１００は、図２１に示すように、リードフレーム１２1Ｃ・１２2Ｃ・１２3Ｃ・１２4Ｃを有するＱＦＰ構造を備える。
第６の実施の形態においては、図１７に示す第２の実施の形態と同様に、基板１０は開口部１５を備え、基板内蔵パッケージ１００は開口部１５内に内蔵されている。第６実施の形態に係る基板内蔵パッケージ１００を搭載した半導体装置２００は、開口部１５を備える基板１０と、開口部１５内に内蔵された基板内蔵パッケージ１００とを備える。
また、基板１０は、開口部１５に隣接する段差基板（半田付け用ランド）１３とを備える。
基板１０に形成される開口部１５・段差基板（半田付け用ランド）１３構造は、例えば、多層基板１０の電極位置を層数（厚さ）で調整することで形成可能である。開口部１５内に基板内蔵パッケージ１００を内蔵することによって、筐体やヒートシンクと接する上面を他の部品の上面よりも高く設定する。
リードフレーム１２1Ｃ・１２2Ｃ・１２3Ｃ・１２4Ｃは、フォーミングにより基板１０・段差基板（半田付け用ランド）１３と接触し、基板表面パターン電極・段差基板表面パターン電極などと接続される。リードフレーム１２1Ｃ・１２2Ｃ・１２3Ｃ・１２4Ｃの尖端部の切削角度は、基板１０・段差基板（半田付け用ランド）１３に対して引いたリードフレーム１２1Ｃ・１２2Ｃ・１２3Ｃ・１２4Ｃの直線が描く鋭角を有する。
リードフレーム１２1Ｃ・１２2Ｃ・１２3Ｃ・１２4Ｃは、フォーミングにより、エクスポーズドパッド２２の上面の高さ位置よりもリードフレーム１２1Ｃ・１２2Ｃ・１２3Ｃ・１２4Ｃのトップ部の高さ位置を相対的に低く設定している。
第６の実施の形態によれば、パッケージ内部のＬＳＩチップの位置、フォーミングおよびリードフレームの加工形状を組み合わせることで、放熱対策が可能な基板内蔵パッケージおよびこの基板内蔵パッケージを開口部を備える基板に搭載した半導体装置を提供することができる。
（第７の実施の形態）
第７の実施の形態に係る基板内蔵パッケージ１００およびこの基板内蔵パッケージ１００を搭載した半導体装置２００の模式的平面構造は、図２２に示すように表される。
第７の実施の形態においては、基板内蔵パッケージ１００は、図２１に示すように、リードフレーム１２1Ｃ・１２2Ｃ・１２3Ｃ・１２4Ｃを有するＱＦＰ構造を備える。
第７の実施の形態においては、図１８に示す第３の実施の形態と同様に、基板１０はリセス構造を備え、基板内蔵パッケージ１００はリセス構造内に内蔵されている。第７の実施の形態に係る基板内蔵パッケージ１００を搭載した半導体装置２００は、リセス構造を備える基板１０と、リセス構造内に内蔵された基板内蔵パッケージ１００とを備える。
基板１０に形成されるリセス構造は、例えば、多層基板１０（１０1・１０2・１０3・…・１０n）の電極位置を層数（厚さ）で調整することで形成可能である。リセス構造内に基板内蔵パッケージ１００を内蔵することによって、筐体やヒートシンクと接する上面を他の回路部品の上面よりも高く設定することができる。
リードフレーム１２1Ｃ・１２2Ｃ・１２3Ｃ・１２4Ｃは、フォーミングにより基板１０と接触し、基板表面パターン電極と接続される。リードフレーム１２1Ｃ・１２2Ｃ・１２3Ｃ・１２4Ｃの尖端部の切削角度は、基板１０に対して引いたリードフレーム１２1Ｃ・１２2Ｃ・１２3Ｃ・１２4Ｃの直線が描く鋭角を有する。
リードフレーム１２1Ｃ・１２2Ｃ・１２3Ｃ・１２4Ｃは、フォーミングにより、エクスポーズドパッド２２の上面の高さ位置よりもリードフレーム１２1Ｃ・１２2Ｃ・１２3Ｃ・１２4Ｃのトップ部の高さ位置を相対的に低く設定している。
第７の実施の形態によれば、パッケージ内部のＬＳＩチップの位置、フォーミングおよびリードフレームの加工形状を組み合わせることで、放熱対策が可能な基板内蔵パッケージおよびこの基板内蔵パッケージをリセス構造を備える基板に搭載した半導体装置を提供することができる。
（第８の実施の形態：モジュール）
第８の実施の形態に係る基板内蔵パッケージ１００Ａ・１００Ｂおよびこの基板内蔵パッケージ１００Ａ・１００Ｂを搭載した半導体装置２００Ａ・２００Ｂの模式的平面パターン構成は、図２３（ａ）に示すように表され、図２３（ａ）のＩ−Ｉ線に沿う模式的断面構造は、図２３（ｂ）に示すように表される。
第８の実施の形態においては、基板内蔵パッケージ１００Ａ・１００Ｂは、基板１０Ａ・１０Ｂに形成されたそれぞれのリセス構造内に配置され、基板１０Ａ・１０Ｂ間は、コネクタ３８Ａ・３８Ｂ間に接続されるバス接続ライン４０を介して接続されている。ここで、コネクタ３８Ａ・３８Ｂは、基板１０Ａ・１０Ｂの基板表面パターン電極８Ａ・８Ｂ上に配置される。
第８の実施の形態においては、図１８に示す第３の実施の形態と同様に、基板１０Ａ・１０Ｂはリセス構造を備え、基板内蔵パッケージ１００Ａ・１００Ｂはリセス構造内に内蔵されている。第８の実施の形態に係る基板内蔵パッケージ１００Ａ・１００Ｂを搭載した半導体装置２００Ａ・２００Ｂは、リセス構造を備える基板１０Ａ・１０Ｂと、リセス構造内に内蔵された基板内蔵パッケージ１００Ａ・１００Ｂとを備える。
基板１０Ａ・１０Ｂに形成されるリセス構造は、例えば、多層基板の電極位置を層数（厚さ）で調整することで形成可能である。リセス構造内に基板内蔵パッケージ１００Ａ・１００Ｂを内蔵することによって、筐体やヒートシンクと接する上面を他の回路部品やコネクタ３８Ａ・３８Ｂの上面よりも高く設定することができる。
リードフレーム１２ＡＣ・１２ＢＣは、フォーミングにより基板１０Ａ・１０Ｂと接触し、基板表面パターン電極８Ａ・８Ｂと接続される。リードフレーム１２ＡＣ・１２ＢＣの尖端部の切削角度は、基板１０Ａ・１０Ｂに対して引いたリードフレーム１２ＡＣ・１２ＢＣの直線が描く鋭角を有する。
リードフレーム１２ＡＣ・１２ＢＣは、フォーミングにより、エクスポーズドパッド２２Ａ・２２Ｂの上面の高さ位置よりもリードフレーム１２ＡＣ・１２ＢＣのトップ部の高さ位置を相対的に低く設定している。
第８の実施の形態によれば、パッケージ内部のＬＳＩチップの位置、フォーミングおよびリードフレームの加工形状を組み合わせることで、放熱対策が可能な複数の基板内蔵パッケージおよびこの複数の基板内蔵パッケージをリセス構造を備える複数の基板に搭載した半導体装置を提供することができる。
尚、上記の例では、リセス構造を備える例を説明したが、開口部を備えていても良い。また、基板は多層基板を備えていても良い。また、上面を筐体やヒートシンクと接する構成を採用しても良い。
第８の実施の形態によれば、半導体装置２００Ａと、第２の半導体装置２００Ｂとを備え、半導体装置２００Ａと半導体装置２００Ｂはコネクタを介してバス接続されるモジュールを提供可能である。
第８の実施の形態に係る基板内蔵パッケージおよびこの基板内蔵パッケージを搭載した半導体装置を適用可能なデジタルスチルカメラ（ＤＳＣ：Digital Still Camera）モジュール３００の模式的ブロック構成は、図２４に示すように表される。
ＤＳＣモジュール３００は、図２４に示すように、カメラ実装基板４００上に配置され、カメラモジュールブロック３０２と、ＡＣアダプタブロック３０４と、汎用集積回路ブロック３０６と、電源供給ブロック３１０と、ディスプレイブロック３０８と、ＬＣＤパネルモジュール３１２とを備える。各ブロック間は、第８の実施の形態と同様に、バス接続ラインを介して接続可能である。図２４に示される各ブロックは、放熱対策が可能な基板内蔵パッケージおよびこの基板内蔵パッケージを基板に搭載した半導体装置により構成可能である。
以上説明したように、本実施の形態によれば、放熱可能な基板内蔵パッケージ、この基板内蔵パッケージを搭載した半導体装置およびモジュールを提供することができる。
[その他の実施の形態]
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本実施の形態に係る基板内蔵パッケージ、この基板内蔵パッケージを搭載した半導体装置およびモジュールは、放熱可能なことから、小型化・薄型化されたＡＶ機器、携帯電話、スマートホン、タブレットＰＣ、パーソナルコンピュータなど幅広い応用分野に適用可能である。
８、８1、８2、８Ａ、８Ｂ、８Ｉ…基板表面パターン電極
８3、８4…段差基板表面パターン電極
９1、９2…多層基板内積層電極
１０、１０Ａ、１０Ｂ、１０Ｉ、１０1、１０2、１０3、１０4、…、１０n-1、１０n…基板（ＰＣＢ、多層基板）
１２、１２1、１２2、１２Ｃ、１２1Ｃ、１２2Ｃ、１２3Ｃ、１２4Ｃ、１２ＡＣ、１２ＢＣ…リードフレーム
１３…段差基板（半田付け用ランド）
１５…開口部
２０、２０Ａ、２０Ｂ…半導体チップ（半導体集積回路）
２２、２２Ａ、２２Ｂ…エクスポーズドパッド（放熱パッド）
２４ａ…モールド樹脂面
２４ｂ…エクスポーズドパッド面
２６…モールド樹脂
３０…筐体
３２…ヒートシンク
３４…ファン
３５…フィン
３８Ａ、３８Ｂ…コネクタ
４０…バス接続ライン
８０、８０Ａ、８０Ｂ…パッケージ
１００、１００Ａ、１００Ｂ…基板内蔵パッケージ
１０２、１０４…回路部品
１０６1、１０６2 …貫通電極
１０８…ＶＩＡ電極
２００、２００Ａ、２００Ｂ……半導体装置
３００…ディジタルスチルカメラ（ＤＳＣ）モジュール
３０２…カメラモジュールブロック
３０４…ＡＣアダプタブロック
３０６…汎用集積回路ブロック
３０８…ディスプレイブロック
３１０…電源供給ブロック
３１２…ＬＣＤパネルモジュール
４００…カメラ実装基板
ＣＬ１、ＣＬ２…切断面
Ｌ１、Ｌ２、Ｌ３…リードフレーム長さ
θ１、θ２…角度

Claims (17)

  1. 外部に接触可能な面を有するエクスポーズドパッドと、
    前記エクスポーズドパッドの前記外部に接触可能な面に対向する面上に配置された半導体チップと、
    前記半導体チップをモールドするモールド樹脂と、
    前記モールド樹脂の側面から延伸するとともに先端部に加工形状を備えるリードフレームと
    を備え、前記リードフレームの尖端部の切削角度は、パッケージ上面に対して引いた前記リードフレームの直線が描く鋭角を有することを特徴とする基板内蔵パッケージ。
  2. パッケージが配置される基板を備え、
    前記リードフレームは、フォーミングにより前記基板と接触し、前記リードフレームの尖端部の切削角度は、前記基板に対して引いた前記リードフレームの直線が描く鋭角を有することを特徴とする請求項１に記載の基板内蔵パッケージ。
  3. 前記リードフレームの尖端部の切削面は、パッケージ上面および前記基板と平行な面を備えることを特徴とする請求項２に記載の基板内蔵パッケージ。
  4. 前記半導体チップは、接地側を上面にするフェースダウン構造を備えることを特徴とする請求項２または３に記載の基板内蔵パッケージ。
  5. 前記半導体チップは、ワイヤボンディング面の逆側を上面にするフェースダウン構造を備えることを特徴とする請求項２または３に記載の基板内蔵パッケージ。
  6. 前記エクスポーズドパッドは、前記外部に接触可能な面において、筐体に接触可能であることを特徴とする請求項２〜５のいずれか１項に記載の基板内蔵パッケージ。
  7. 前記エクスポーズドパッドは、前記外部に接触可能な面において、ヒートシンクに接触可能であることを特徴とする請求項２〜５のいずれか１項に記載の基板内蔵パッケージ。
  8. 第１の熱伝導シートを備え、
    前記エクスポーズドパッドは、前記外部に接触可能な面において、前記第１の熱伝導シートを介して前記筐体に接触可能であることを特徴とする請求項６に記載の基板内蔵パッケージ。
  9. 第１の熱伝導シートを備え、
    前記エクスポーズドパッドは、前記外部に接触可能な面において、前記第１の熱伝導シートを介して前記ヒートシンクに接触可能であることを特徴とする請求項７に記載の基板内蔵パッケージ。
  10. 前記モールド樹脂の底部に配置される第２の熱伝導シートを備え、
    前記第２の熱伝導シートを介して前記基板に接触可能であることを特徴とする請求項２〜９のいずれか１項に記載の基板内蔵パッケージ。
  11. 前記基板は多層基板を備え、
    前記多層基板の電極位置を前記多層基板の層数で調整することで、前記筐体と接触する前記パッケージ上面を他の部品の上面よりも高く設定したことを特徴とする請求項２〜１０のいずれか１項に記載の基板内蔵パッケージ。
  12. 前記リードフレームは、フォーミングにより、前記エクスポーズドパッドの上面の高さ位置よりも前記リードフレームのトップ部の高さ位置を相対的に低く設定したことを特徴とする請求項１〜１１のいずれか１項に記載の基板内蔵パッケージ。
  13. パッケージが配置される基板と、
    外部に接触可能な面を有するエクスポーズドパッドと、
    前記エクスポーズドパッドの前記外部に接触可能な面に対向する面上に配置された半導体チップと、
    前記半導体チップをモールドするモールド樹脂と、
    前記モールド樹脂の側面から延伸するとともに前記基板と接触しかつ先端部に加工形状を備えるリードフレームと
    を備え、
    前記リードフレームの尖端部の切削角度は、前記パッケージ上面および前記基板に対して引いた前記リードフレームの直線が描く鋭角を有し、前記尖端部の切削面は、前記パッケージ上面および前記基板と平行な面を備え、
    前記リードフレームは、フォーミングにより、前記エクスポーズドパッドの上面の高さ位置よりも前記リードフレームのトップ部の高さ位置を相対的に低く設定したことを特徴とする基板内蔵パッケージ。
  14. 前記基板内蔵パッケージは、デュアルインラインパッケージ若しくはクワッドフラットパッケージを備えることを特徴とする請求項１〜１３のいずれか１項に記載の基板内蔵パッケージ。
  15. 前記基板は、リセス構造を備え、
    請求項２〜１４のいずれか１項に記載の基板内蔵パッケージを前記基板に搭載したことを特徴とする半導体装置。
  16. 前記基板は、開口部を備え、
    請求項２〜１４のいずれか１項に記載の基板内蔵パッケージを前記基板に搭載したことを特徴とする半導体装置。
  17. 請求項２〜１４のいずれか１項に記載の基板内蔵パッケージを前記基板に搭載した第１の半導体装置および第２の半導体装置を備え、前記第１の半導体装置と前記第２の半導体装置は互いにコネクタを介してバス接続されることを特徴とするモジュール。
JP2014160649A 2014-08-06 2014-08-06 基板内蔵パッケージ、半導体装置およびモジュール Pending JP2016039213A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014160649A JP2016039213A (ja) 2014-08-06 2014-08-06 基板内蔵パッケージ、半導体装置およびモジュール
US14/819,755 US9508639B2 (en) 2014-08-06 2015-08-06 Package-in-substrate, semiconductor device and module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014160649A JP2016039213A (ja) 2014-08-06 2014-08-06 基板内蔵パッケージ、半導体装置およびモジュール

Publications (1)

Publication Number Publication Date
JP2016039213A true JP2016039213A (ja) 2016-03-22

Family

ID=55267976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014160649A Pending JP2016039213A (ja) 2014-08-06 2014-08-06 基板内蔵パッケージ、半導体装置およびモジュール

Country Status (2)

Country Link
US (1) US9508639B2 (ja)
JP (1) JP2016039213A (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5557974U (ja) * 1978-10-16 1980-04-19
JPS63169749A (ja) * 1987-01-08 1988-07-13 Fujitsu Ltd 半導体装置
JPS63155651U (ja) * 1987-03-31 1988-10-12
JPH02129951A (ja) * 1988-11-09 1990-05-18 Hitachi Ltd 半導体装置の製造方法
JPH0423460A (ja) * 1990-05-18 1992-01-27 Mitsubishi Electric Corp 半導体装置
JPH06334104A (ja) * 1993-05-24 1994-12-02 Hitachi Ltd 等長等負荷バス配線
JPH09199824A (ja) * 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
JPH09213848A (ja) * 1996-02-02 1997-08-15 Sony Corp 電子部品のヒートシンク
JP2003031736A (ja) * 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置およびその製造方法
JP2005327940A (ja) * 2004-05-14 2005-11-24 Omron Corp 発熱部品の放熱構造と、この放熱構造における放熱部材の製造方法
JP2009049333A (ja) * 2007-08-23 2009-03-05 Sumitomo Electric Ind Ltd 放熱装置及びその放熱装置を備えた光トランシーバ
WO2009037833A1 (ja) * 2007-09-21 2009-03-26 Panasonic Corporation 立体プリント配線板およびその製造方法ならびに電子部品モジュール

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866571A (en) * 1982-06-21 1989-09-12 Olin Corporation Semiconductor package
JPH0783082B2 (ja) 1989-05-18 1995-09-06 株式会社東芝 半導体装置
EP1004145B1 (de) * 1997-07-29 2005-06-01 Osram Opto Semiconductors GmbH Optoelektronisches bauelement
US6194777B1 (en) * 1998-06-27 2001-02-27 Texas Instruments Incorporated Leadframes with selective palladium plating
US6576983B1 (en) * 2001-11-13 2003-06-10 Skyworks Solutions, Inc. Controlled impedance leads in a leadframe for high frequency applications
JP4401070B2 (ja) 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP2004087998A (ja) 2002-08-29 2004-03-18 Fuji Electric Holdings Co Ltd 表面実装型半導体装置およびその製造方法
JP2005057125A (ja) 2003-08-06 2005-03-03 Rohm Co Ltd 半導体装置
US7245007B1 (en) * 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
JP2008270324A (ja) 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
US8294249B2 (en) * 2008-08-05 2012-10-23 Integrated Device Technology Inc. Lead frame package
JP2011134990A (ja) 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011165741A (ja) 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
JP5760260B2 (ja) 2011-08-11 2015-08-05 株式会社フジクラ 部品内蔵プリント基板及びその製造方法
US8912670B2 (en) * 2012-09-28 2014-12-16 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US9013030B2 (en) * 2013-03-28 2015-04-21 Infineon Technologies Ag Leadframe, semiconductor package including a leadframe and method for producing a leadframe

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5557974U (ja) * 1978-10-16 1980-04-19
JPS63169749A (ja) * 1987-01-08 1988-07-13 Fujitsu Ltd 半導体装置
JPS63155651U (ja) * 1987-03-31 1988-10-12
JPH02129951A (ja) * 1988-11-09 1990-05-18 Hitachi Ltd 半導体装置の製造方法
JPH0423460A (ja) * 1990-05-18 1992-01-27 Mitsubishi Electric Corp 半導体装置
JPH06334104A (ja) * 1993-05-24 1994-12-02 Hitachi Ltd 等長等負荷バス配線
JPH09199824A (ja) * 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
JPH09213848A (ja) * 1996-02-02 1997-08-15 Sony Corp 電子部品のヒートシンク
JP2003031736A (ja) * 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置およびその製造方法
JP2005327940A (ja) * 2004-05-14 2005-11-24 Omron Corp 発熱部品の放熱構造と、この放熱構造における放熱部材の製造方法
JP2009049333A (ja) * 2007-08-23 2009-03-05 Sumitomo Electric Ind Ltd 放熱装置及びその放熱装置を備えた光トランシーバ
WO2009037833A1 (ja) * 2007-09-21 2009-03-26 Panasonic Corporation 立体プリント配線板およびその製造方法ならびに電子部品モジュール

Also Published As

Publication number Publication date
US20160043028A1 (en) 2016-02-11
US9508639B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
KR102456366B1 (ko) 반도체 패키지
US9554453B2 (en) Printed circuit board structure with heat dissipation function
EP3310140B1 (en) Mounting assembly with a heatsink
US9119320B2 (en) System in package assembly
JP2004071670A (ja) Ｉｃパッケージ、接続構造、および電子機器
US9271388B2 (en) Interposer and package on package structure
JP2015082576A (ja) 電子装置、電子機器及び電子装置の製造方法
US20130140664A1 (en) Flip chip packaging structure
JP4919689B2 (ja) モジュール基板
US7310224B2 (en) Electronic apparatus with thermal module
US10154597B2 (en) Component mount board
CN116095952A (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
TW201737445A (zh) 封裝中的堆疊整流器
JP2016039213A (ja) 基板内蔵パッケージ、半導体装置およびモジュール
JP2005166892A (ja) スタック型小型メモリカード
JP2009129960A (ja) 半導体装置およびその製造方法
CN221264064U (zh) 可挠性线路板、薄膜覆晶封装结构
JP2005228811A (ja) 半導体装置
JP2019050297A (ja) 半導体装置
CN203118936U (zh) 整流半导体芯片封装结构
TWI498066B (zh) 印刷電路板組裝物
KR20140078104A (ko) 광소자 패키지 및 그 제조방법
US20060060951A1 (en) Semiconductor device and semiconductor device unit
JP2009212355A (ja) プリント基板および電子回路モジュール
KR20020005823A (ko) 테이프 배선기판을 이용한 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181106