JP2003031736A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003031736A JP2003031736A JP2001213975A JP2001213975A JP2003031736A JP 2003031736 A JP2003031736 A JP 2003031736A JP 2001213975 A JP2001213975 A JP 2001213975A JP 2001213975 A JP2001213975 A JP 2001213975A JP 2003031736 A JP2003031736 A JP 2003031736A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- mounting portion
- semiconductor device
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
る。 【解決手段】 複数のボンディングパッドが形成された
半導体チップ2と、複数のインナリード8aと、前記ボ
ンディングパッドとインナリード8aとを接続する複数
のボンディングワイヤ4と、半導体チップ2を支持する
チップ支持面5aと外部に露出する裏面5bとを有する
ヒートスプレッダ5と、半導体チップ2とヒートスプレ
ッダ5とを接合するチップ接合材9と、半導体チップ2
を封止用樹脂によって封止する樹脂体3と、樹脂体3か
ら外部に突出する複数のアウタリード8bとからなり、
ヒートスプレッダ5のチップ支持面5aのチップ周囲に
チップ支持面5aより上側に突出する突出部5cが設け
られたことにより、チップ接合材9の端部にかかる熱ス
トレスを緩和してQFP1の信頼性の向上を図る。
Description
関し、特に、樹脂封止形で、かつヒートシンクを有した
高放熱形の半導体装置の信頼性向上に適用して有効な技
術に関する。
の搭載が要求される自動車分野では、急速に面実装形パ
ッケージの需要が増えてきており、その中で、特に、高
放熱形の面実装形パッケージの要求が多い。
ヒートスプレッダと呼ばれるヒートシンクを備え、この
ヒートスプレッダを樹脂体から露出させて放熱性を高め
る構造のものがある。
り効率的にヒートスプレッダに伝達させるため、ダイボ
ンド材であるチップ接合材としては、主に、はんだ材や
熱伝導率の高い銀ペーストが多く使用されている。
半導体装置の構造とその製造方法については、例えば、
特開平6−295963号公報にその記載があり、そこ
には、放熱板または放熱ブロックにU字溝あるいは返し
の有る底付き穴を設けて、樹脂封止時に、U字溝または
返しの有る底付き穴の部分に樹脂を食いつかせ、放熱板
または放熱ブロックと樹脂との密着性を向上させる技術
が記載されている。
は、前記公報に記載された技術では、温度サイクル試験
や基板実装時のリフローによる熱ストレスに対しては、
放熱板または放熱ブロックと樹脂との密着性が不十分で
あることを見い出した。
が樹脂体から露出する構造の面実装形パッケージにおい
て、ヒートスプレッダと樹脂の熱膨張係数の差によって
発生する熱ストレスは非常に大きく、前記公報に記載さ
れた技術のみで熱ストレスによるヒートスプレッダと樹
脂の接合部の剥離を回避するのは困難と思われる。
部が剥離すると、ダイボンド材であるチップ接合材に全
てのストレスが集中し、面実装形パッケージとしての信
頼性が低下することが問題となる。
熱形の半導体装置およびその製造方法を提供することに
ある。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
パッドが形成された半導体チップと、半導体チップの周
囲に配置された複数のインナリードと、複数のボンディ
ングパッドと複数のインナリードとをそれぞれ接続する
複数の接続部材と、半導体チップを支持するチップ支持
面とこの面の反対側に配置されて外部に露出する裏面と
を有するチップ搭載部と、半導体チップとチップ搭載部
とを接合するチップ接合材と、半導体チップを封止して
半導体チップの側部に配置されるチップ側部封止部を有
する樹脂体と、この樹脂体から外部に突出する複数のア
ウタリードとを有し、チップ搭載部のチップ支持面のチ
ップ周囲にチップ支持面より突出する突出部が設けられ
ているものである。
る突出部が形成されたチップ搭載部を複数有した多連ヒ
ートシンクと、インナリードおよびアウタリードを有し
た多連フレームとを接合してなるリードフレームを準備
する工程と、チップ搭載部のチップ支持面にチップ接合
材を介して半導体チップを搭載する工程と、ボンディン
グステージ上にチップ搭載部を配置した後、チップ搭載
部の突出部の外側に前記インナリードを配置してチップ
搭載部とインナリードとが接触するように両者をクラン
プし、この状態でボンディングステージからチップ搭載
部を介してインナリードに熱を伝えて半導体チップのボ
ンディングパッドとインナリードとをボンディングワイ
ヤによって接続する工程と、接続後、クランプを開放し
てチップ搭載部とインナリードとを離脱させる工程と、
半導体チップを樹脂封止してチップ搭載部のチップ支持
面と反対側の面が外部に露出するように樹脂体を形成す
る工程と、樹脂体から突出する複数のアウタリードをリ
ードフレームの多連フレームから分離する工程とを有す
るものである。
に基づいて詳細に説明する。
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明などの関係にある。
数等(個数、数値、量、範囲等を含む)に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合などを除き、その特定の数に限定され
るものではなく、特定の数以上でも以下でも良いものと
する。
構成要素(要素ステップなども含む)は、特に明示した
場合および原理的に明らかに必須であると考えられる場
合などを除き、必ずしも必須のものではないことは言う
までもない。
要素などの形状、位置関係などに言及するときは、特に
明示した場合および原理的に明らかにそうでないと考え
られる場合などを除き、実質的にその形状などに近似ま
たは類似するものなどを含むものとする。このことは前
記数値および範囲についても同様である。
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。
態1の半導体装置の構造の一例を一部破断して示す平面
図、図2は図1に示す半導体装置の構造を一部破断して
示す側面図、図3は図1に示す半導体装置の対角線方向
の構造を示す断面図、図4は図1に示す半導体装置の構
造を示す断面図、図5、図6、図7および図8はそけぞ
れ本発明の実施の形態1の半導体装置の変形例の構造を
示す断面図、図9は図5に示す半導体装置におけるレジ
ン収縮力低減状態の一例を示す概念図、図10は図5に
示す半導体装置における熱ストレス印加時のヒートスプ
レッダの突出部への締め付け力発生状態の一例を示す概
念図、図11は図1に示す半導体装置における熱ストレ
ス印加時のヒートスプレッダの突出部とチップ側部封止
部の構造の一例を示す拡大部分断面図、図12は図7に
示す半導体装置におけるレジン収縮力低減状態の一例を
示す概念図、図13は図7に示す半導体装置における熱
ストレス印加時のヒートスプレッダの突出部への締め付
け力発生状態の一例を示す概念図、図14は本発明の実
施の形態1の半導体装置の組み立て手順の一例を示す製
造プロセスフロー図、図15は図1に示す半導体装置の
組み立てに用いられるリードフレームの構造の一例を示
す部分平面図、図16は図15に示すリードフレームの
構造を示す断面図、図17は図1に示す半導体装置の組
み立てにおけるダイボンディング状態の一例を示す部分
平面図、図18は図1に示す半導体装置の組み立てにお
けるワイヤボンディング状態の一例を示す部分平面図、
図19は図1に示す半導体装置の組み立てにおけるワイ
ヤボンディング状態の一例を示す拡大部分断面図、図2
0は図6に示す変形例の半導体装置の組み立てにおける
ワイヤボンディング状態を示す拡大部分断面図、図21
は図1に示す半導体装置の組み立てにおけるモールド状
態の一例を示す部分断面図、図22は図1に示す半導体
装置の組み立てにおける切断成形状態の一例を示す部分
断面図、図23は図1に示す半導体装置の実装基板への
実装状態の構造の一例を示す部分平面図、図24は図2
3に示す実装状態の構造を一部破断して示す側面図であ
る。
形で、かつワイヤボンディングタイプの面実装形の半導
体パッケージであり、低熱抵抗を実現する高放熱タイプ
のICパッケージである。
形成された半導体チップ(半導体ペレットともいう)2
を有するとともに、この半導体チップ2から発せられる
熱を外部に放熱するヒートシンクであるヒートスプレッ
ダ5が設けられており、放熱性を高めるために、ヒート
スプレッダ5の一部を樹脂体3から露出させた構造のも
のである。
搭載部を兼ねており、ヒートスプレッダ5上にチップ接
合材9を介して半導体チップ2が固定されている。
示すように、樹脂体3から4方向に突出して、それぞれ
ガルウィング状に曲げ成形されており、ここでは、前記
半導体装置の一例として、高放熱タイプのQFP(Quad
Flat Package)1を取り上げて説明する。
ついて説明すると、主面2bとその反対側の裏面2cと
を有し、かつ主面2bに半導体素子および複数の表面電
極であるボンディングパッド2aが形成された半導体チ
ップ2と、半導体チップ2の周囲に配置された複数のイ
ンナリード8aと、複数のボンディングパッド2aと複
数のインナリード8aとをそれぞれ電気的に接続する複
数の接続部材であるボンディングワイヤ4と、半導体チ
ップ2を支持するチップ支持面5aとこのチップ支持面
5aの反対側に配置されて外部に露出する裏面5bとを
有するチップ搭載部であるヒートスプレッダ5と、チッ
プ支持面5aと半導体チップ2の裏面2cとの間に配置
され、かつ半導体チップ2とヒートスプレッダ5とを接
合するダイボンド材であるチップ接合材9と、半導体チ
ップ2、複数のインナリード8aおよび複数のボンディ
ングワイヤ4を封止用樹脂によって封止し、かつ半導体
チップ2の側部に配置されるチップ側部封止部3aを有
する樹脂体3と、複数のインナリード8aとそれぞれに
一体に形成され、かつ樹脂体3から外部に突出する複数
のアウタリード8bとからなり、ヒートスプレッダ5の
チップ支持面5aのチップ周囲にチップ支持面5aより
上側に突出する図2および図4に示すような突出部5c
が設けられている。
あるため、その放熱部材であるヒートスプレッダ5が直
接半導体チップ2を支持し、さらにヒートスプレッダ5
の裏面5bを樹脂体3の裏面3bに露出させることによ
り、半導体チップ2から発せられる熱をチップ接合材9
を介して直接ヒートスプレッダ5に伝達し、さらにヒー
トスプレッダ5の裏面5bからパッケージ外部に放出ま
たは実装基板13(図23参照)に伝達するものであ
る。
プレッダ5の裏面5bと樹脂体3の裏面3bとが同一面
となっている。
部に、図1および図3に示すように、バンパ7bと呼ば
れるヒートシンクが吊りリード7aを介して設けられて
おり、このバンパ7bが、図1に示すように、QFP1
の樹脂体3の4隅に露出して配置され、さらに、放熱効
果を高めている。
ば、銅または銅合金あるいはアルミニウムなどの熱伝導
率が高い金属材料などによって形成されていることが好
ましい。
ートスプレッダ5のチップ支持面5aのチップ周囲にチ
ップ支持面5aより上側に突出する図2および図4に示
すような突出部5cが設けられている。
導体チップ2の周囲に、例えば、枠状に形成されてい
る。
たヒートスプレッダ5の突出部5cについて説明する。
8に示すようなヒートスプレッダ21を有した比較例の
高放熱形半導体装置20において、構成部材それぞれの
材料とその熱膨張係数は、例えば、半導体チップ2がシ
リコンであり、その熱膨張係数α1がα1=3ppm/
k、チップ接合材9が銀ペーストであり、その熱膨張係
数α2がα2=28ppm/k、ヒートスプレッダ21
が銅であり、その熱膨張係数α3がα3=18ppm/
k、樹脂体3がエポキシ系の熱硬化性樹脂であり、その
熱膨張係数α4がα3=25ppm/kである。
は、リフローや温度サイクル試験などの際に、その樹脂
体3とヒートスプレッダ21の熱膨張係数の差によって
熱ストレスが発生し、樹脂体3(封止用樹脂)と半導体
チップ2、および樹脂体3(封止用樹脂)とヒートスプ
レッダ21では高放熱形半導体装置20の底面方向に向
かった凸変形が起こり、また、半導体チップ2とヒート
スプレッダ21では高放熱形半導体装置20の上面方向
に向かった凸変形が起こる。
3との間の接合部で剥離が発生し、さらに、前記接合部
が剥離すると、図28のA部に示す箇所、すなわち、ヒ
ートスプレッダ21上における半導体チップ2の周囲の
チップ水平方向の箇所が、封止用樹脂からなるチップ側
部封止部3aのみの単一部材による構造となるため、熱
ストレスが、図28に示すB部、すなわちチップ接合材
(チップ接合部)9の端部に直接集中してかかり、その
結果、チップ接合部の劣化を招く。
材9は、半導体チップ2を固定するだけではなく、半導
体チップ2からの放熱性を高める上で重要な役割を果た
しており、チップ接合材9の劣化は、放熱性を低下さ
せ、パッケージの信頼性も低下させることになる。
態1のQFP1では、ヒートスプレッダ5のチップ支持
面5aのチップ周囲にチップ支持面5aより上側に突出
する突出部5cが設けられているため、図9のC部に示
す箇所、すなわち、ヒートスプレッダ5のチップ支持面
5a上における半導体チップ2の周囲のチップ水平方向
の箇所が、封止用樹脂からなる図4に示すチップ側部封
止部3aとヒートスプレッダ5の突出部5cとの2種類
の部材による構造となるため、図9に示す長さMと図2
8に示す長さLにおいて、M<<Lとなり、したがっ
て、チップ側部封止部3aにおける封止用樹脂の量が高
放熱形半導体装置20の場合と比べて遥かに少ない。
ける封止用樹脂とヒートスプレッダ5との熱膨張係数の
差によって発生する熱ストレスの応力差を低減すること
ができ、チップ接合材9の端部にかかる応力を緩和でき
る。
に、チップ側部の封止用樹脂の収縮によってヒートスプ
レッダ5の突出部5cを締め付ける力が発生し、これに
よって、封止用樹脂とヒートスプレッダ5のチップ支持
面5aとの界面の開口変形を抑制する効果を生み出す。
すなわち、チップ側部の封止用樹脂の収縮による応力を
突出部5cで受けてこの応力を緩和させる。
5c付近で突出部5cと封止用樹脂との間で剥離が発生
した際にも、突出部5cで前記応力を受けてチップ接合
材9(チップ接合部)の端部にかかる応力を緩和でき
る。
(封止用樹脂)と突出部5cの収縮によって両者が剥離
して突出部5cの外側部分とその外側の封止用樹脂との
間に隙間が形成されても、突出部5cの内側壁面5dと
チップ側部封止部3aとが突出部5cの収縮によって接
触するため、チップ側部封止部3aで発生する応力を突
出部5cの内側壁面5dによって受けることができる。
合部)の端部にかかる応力を緩和できる。
は、ヒートスプレッダ5のチップ周囲にチップ支持面5
aより上側に突出する突出部5cが設けられたことによ
り、チップ接合材9(チップ接合部)の端部にかかる応
力を緩和でき、チップ接合材9の劣化を防ぐことができ
る。
熱をチップ接合材9を介してヒートスプレッダ5に確実
に伝えることができ、高放熱形のQFP1として高い放
熱性を維持することができる。
の向上を図ることができる。
Mすなわちチップ側部封止部3aの幅は、チップ側部封
止部3aにおける封止用樹脂の量が少なくなるように、
なるべく小さい方が好ましい。
体チップ2の近くに設けることが好ましい。ただし、半
導体チップ2と突出部5cとの間に、モールド時に、チ
ップ側部に封止用樹脂が入り込める程度の隙間は形成し
なければならない。
置箇所は、モールド時に半導体チップ2と突出部5cと
の間に封止用樹脂が入り込める最低限の隙間を形成可能
な程度の位置で、かつなるべく半導体チップ2の近くに
設けることが好ましい。つまり、ヒートスプレッダ5の
外周方向に対して、図9に示す距離Mは、チップ側部封
止部3aを形成可能な程度になるべく小さい方が好まし
い。
ップ支持面5aにおける突出部5cの位置としては、図
9に示すように、突出部5cの半導体チップ2の端部か
らの距離(M)が、突出部5cからヒートスプレッダ5
の端部(N)までの距離より短いことが好ましく、M<
Nとすることにより、チップ側部封止部3aにおける封
止用樹脂の量を十分に少なくでき、その結果、チップ接
合材9の端部にかかる応力を十分に緩和できる。
ことができ、QFP1の信頼性の向上を図ることができ
る。
を確実に緩和するには、ヒートスプレッダ5における突
出部5cのチップ支持面5aからの高さを、可能な限り
高くする。
ば高いほどチップ接合材9の端部にかかる応力を緩和で
きるためであり、好ましくは、図4に示すように、ヒー
トスプレッダ5における突出部5cのチップ支持面5a
からの高さが、チップ接合材9の厚さより高くなるよう
にする。例えば、チップ接合材9の厚さ(t1)が、5
0μmの場合、突出部5cの高さ(t2)を100μm
程度とする。
かる応力を確実に緩和して、QFP1の信頼性の向上を
図ることができる。
法を図14に示す製造プロセスフロー図にしたがって説
明する。
チップ支持面5aおよびこのチップ支持面5aから上側
に突出する枠状の突出部5cが形成されたヒートスプレ
ッダ5を複数有した多連ヒートシンク7と、インナリー
ド8aおよびアウタリード8bを有した多連フレーム8
とを接合してなる多連のリードフレーム6を準備する
(図14に示すステップS1)。
のパッケージ領域にチップ搭載部であるヒートスプレッ
ダ5が形成され、さらに、各チップ支持面5aには、枠
状に突出部5cが形成されている。
で吊りリード7aによって支持され、さらに、それぞれ
の吊りリード7aが角部端部7cに一体で繋がってい
る。
リード8aとそれぞれに一体で繋がった複数のアウタリ
ード8bとが設けられており、隣り合ったリード同士が
タイバー8eによって連結され、さらに、各アウタリー
ド8bがその先端で支持部8cによって支持されてい
る。
7とは、図15に示すように、結合部8dでかしめ接合
によって結合され、これによって、多連のリードフレー
ム6が形成される。
ヒートスプレッダ5が角部端部7cより一段低くなるよ
うに、吊りリード7a付近で曲げ加工が行われている。
レーム8とを結合部8dでかしめ接合によって接合した
後には、各インナリード8aとヒートスプレッダ5との
間には、図16に示すような隙間が形成されている。
面5aにチップ接合材9を塗布し、さらにこのチップ接
合材9上に半導体チップ2を配置して、ステップS3に
示すダイボンディングを行う。
に、ヒートスプレッダ5のチップ支持面5aにダイボン
ディング材であるはんだや銀ペーストなどのチップ接合
材9を供給し、さらに、図17に示すように、ヒートス
プレッダ5のチップ支持面5aにおいて枠状の突出部5
cの内側に半導体チップ2を配置して、チップ接合材9
を介して半導体チップ2の裏面2cとヒートスプレッダ
5のチップ支持面5aとを接合する。
ニウム線などのワイヤ材の供給を行って、ステップS5
に示すワイヤボンディングを行う。
ディングステージ11上にヒートスプレッダ5を配置
し、その後、ヒートスプレッダ5の突出部5cの外側に
インナリード8aを配置する。
aとの間に突出部5cが配置されるようにヒートスプレ
ッダ5上にインナリード8aを配置し、この位置関係で
ヒートスプレッダ5とインナリード8aとを接触させて
ボンディング用のクランプ部材12によって両者をクラ
ンプする。
ステージ11からヒートスプレッダ5を介してインナリ
ード8aに熱を伝えて、図18に示すように、半導体チ
ップ2のボンディングパッド2aとこれに対応するイン
ナリード8aとをボンディングワイヤ4によって電気的
に接続する。
ンプを開放してスプリングバックによりヒートスプレッ
ダ5とインナリード8aとを離脱させる。
ックにより、インナリード8aをヒートスプレッダ5か
ら離脱させる。
熱硬化性樹脂などの封止材(封止用樹脂)の供給を行っ
て、ステップS7に示すモールドを行う。
金型15の上型15aと下型15bによってキャビティ
15c形成するとともに、このキャビティ15cに半導
体チップ2が搭載されたヒートスプレッダ5を配置し、
その後、封止用樹脂をキャビティ15cに供給してモー
ルドによって半導体チップ2とボンディングワイヤ4を
樹脂封止する。
面5aと反対側の面である裏面5bが樹脂体3の裏面3
bに露出するように樹脂体3を形成する。
cとの間に封止用樹脂を回り込ませてチップ側部封止部
3aを有する樹脂体3を形成する。
を行う。
切断して、各アウタリード8b間を絶縁する。
て各アウタリード8bに外装めっきを施す。
行う。
から突出する複数のアウタリード8bそれぞれをリード
フレーム6の多連フレーム8の支持部8cから切断分離
し、さらに、図4に示すガルウィング状に曲げ成形す
る。
成となる。
ステップS12に示すように客先での顧客基板実装とな
る。
13に、はんだ14を介してQFP1を実装する。
3のランド13aに、はんだ14を介してアウタリード
8bが接続されるようにQFP1を実装する。
熱タイプのQFP1であるため、樹脂体3の裏面3bに
ヒートスプレッダ5の裏面5bが露出しており、したが
って、基板実装の際には、ヒートスプレッダ5の裏面5
bと実装基板13のランド13aとをはんだ14によっ
て接続する。
5の裏面5bの周縁部などの一部と接続していてもよい
し、また、裏面5b全体に亘って接続していてもよい。
変形例のQFP1について説明する。
1と同様のものであるが、樹脂体3の裏面3bにヒート
スプレッダ5の裏面5bを露出させるだけではなく、樹
脂体3の裏面3bからヒートスプレッダ5を僅かに突出
させてヒートスプレッダ5の露出面積を増やしてQFP
1の放熱性をさらに高めたものである。
いては、図4に示すQFP1のものと同様である。
QFP1と同様のものであるが、ヒートスプレッダ5の
突出部5cを、チップ側部封止部3aの外側からヒート
スプレッダ5の端部まで亘って形成したものである。
えると、ヒートスプレッダ5の上面5fに四角形の凹ん
だ凹部5eが設けられたものであり、この上面5fより
凹んだ箇所に四角形のチップ支持面5aが形成され、さ
らに、このチップ支持面5a上に半導体チップ2を囲む
壁部5gが形成されているものである。
固定された構造となる。
当する箇所が、チップ側部封止部3aの外側からヒート
スプレッダ5の端部まで亘って形成されているため、ヒ
ートスプレッダ5の突出部5c付近の封止用樹脂の変形
による応力を幅の広い突出部5cで受けることができる
ため、この応力を緩和させることができ、これにより、
チップ接合材9(チップ接合部)の端部にかかる応力を
緩和できる。
図12に示す長さPと図28に示す長さLにおいて、P
<<Lとなり、したがって、チップ側部封止部3aにお
ける封止用樹脂の量が図28に示す高放熱形半導体装置
20の場合と比べて遥かに少ない。
も、チップ側部における封止用樹脂とヒートスプレッダ
5との熱膨張係数の差によって発生する熱ストレスの応
力差を低減することができ、チップ接合材9の端部にか
かる応力を緩和できる。
側部の封止用樹脂の収縮によって、図13に示すよう
に、ヒートスプレッダ5の突出部5cを締め付ける力を
発生させることができるため、これによって、チップ側
部の封止用樹脂の収縮による応力を突出部5cで受けて
この応力を緩和させ、その結果、チップ接合材9の端部
にかかる応力を緩和できる。
の壁部5gのチップ支持面5aからの高さ(t2)をチ
ップ接合材9の厚さ(t1)より高くすることにより、
壁部5g付近の封止用樹脂の変形による応力をこの壁部
5gで受けることができるため、この応力をさらに緩和
させることができ、したがって、チップ接合材9の端部
にかかる応力をさらに緩和できる。
図4に示すQFP1とほぼ同様であるが、ワイヤボンデ
ィング工程において、ボンディングステージ11とクラ
ンプ部材12とによってインナリード8aとヒートスプ
レッダ5とをクランプする際に、図20に示すように、
まず、ボンディングステージ11上にヒートスプレッダ
5を配置した後、インナリード8aをヒートスプレッダ
5の突出部5c上つまりヒートスプレッダ5の上面5f
に配置してヒートスプレッダ5とインナリード8aとが
接触するようにクランプ部材12によって両者をクラン
プする。
ステージ11からヒートスプレッダ5を介してインナリ
ード8aに熱を伝えて、半導体チップ2のボンディング
パッド2aとこれに対応するインナリード8aとをボン
ディングワイヤ4によって電気的に接続する。
後、クランプ部材12による前記クランプを開放してヒ
ートスプレッダ5とインナリード8aとを離脱させてワ
イヤボンディングを終了する。
QFP1と同様のものであるが、樹脂体3の裏面3bに
ヒートスプレッダ5の裏面5bを露出させるだけではな
く、図5に示すQFP1と同様に樹脂体3の裏面3bか
らヒートスプレッダ5を僅かに突出させてヒートスプレ
ッダ5の露出面積を増やして図7に示すQFP1の放熱
性をさらに高めたものである。
QFP1に対して、ヒートスプレッダ5の突出部5cの
上面5fの内側端部(図8に示すD部)に切り欠き部5
hが設けられたものである。
ートスプレッダ5の突出部5cを段差形状としたもので
あり、図8では突出部5cが2段の場合を示している。
トスプレッダ5の突出部5cは、2段以上の複数段の段
差形状であってもよい。
造方法については、図6に示すQFP1のものと同様で
ある。
形態2の半導体装置の構造の一例を示す断面図、図26
は本発明の実施の形態2の半導体装置の変形例の構造を
示す断面図、図27は本発明の実施の形態2の半導体装
置の組み立て手順の一例を示す製造プロセスフロー図で
ある。
7)は、実施の形態1の図6に示すQFP1と同様に、
樹脂封止形で、かつ面実装形の半導体パッケージであ
り、低熱抵抗を実現する高放熱タイプのICパッケージ
であるが、QFP17の図6に示すQFP1と異なる点
は、半導体チップ2とインナリード8aとを接続する接
続部材として、ボンディングワイヤ4ではなく、金バン
プなどの突起電極10を用いた点である。
細く、オン抵抗が高いため、ワイヤレスとし、ボンディ
ングワイヤ4の代わりとして突起電極10を用いてオン
抵抗を下げることを目的とした半導体パッケージであ
る。
にこれと対向させて各インナリード8aの内方端部を配
置し、半導体チップ2のボンディングパッド2a(図1
参照)とインナリード8aとを金バンプもしくははんだ
バンプなどの突起電極10で電気的に接続するととも
に、グラウンド(GND)用のインナリード8aとヒー
トスプレッダ5とを金バンプもしくははんだバンプなど
の伝導部材16によって接続するものである。
への実装時に、QFP17のヒートスプレッダ5の直下
にグラウンド用のランド13aを配置してこのランド1
3aとヒートスプレッダ5とをはんだ14によって電気
的に接続することにより、グラウンドの強化を図ること
ができる。
造については、実施の形態1の図6に示すQFP1と同
様であるため、その重複説明は省略する。
方法を図27に示す製造プロセスフロー図にしたがって
説明する。
レーム6と同様に、チップ支持面5aおよびこのチップ
支持面5aから上側に突出する枠状の突出部5cが形成
されたヒートスプレッダ5を複数有した多連ヒートシン
ク7と、インナリード8aおよびアウタリード8bを有
した多連フレーム8とを接合してなる多連のリードフレ
ーム6を準備する(図27に示すステップS21)。
は、実施の形態1で説明したものと同様である。
ディングパッド2aに予め金バンプやはんだバンプなど
の突起電極10が取り付けられた突起電極付き半導体チ
ップ2を準備する。
ッド2a上の突起電極10とこれに対応するインナリー
ド8aとを接続するステップS23に示すダイボンディ
ングを行う。
れと対向させて各インナリード8aの内方端部を配置し
た後、各突起電極10とこれに対応するインナリード8
aとを電気的に接続する。
ップ2とが突起電極10を介して接続される。
ダ接合を行う。
のインナリード8aに金バンプもしくははんだバンプな
どの伝導部材16の取り付けを行い、その後、半導体チ
ップ2の裏面2cとヒートスプレッダ5の凹部5eのチ
ップ支持面5aとをチップ接合材9を介して接合する。
ダ5の突出部5cの上面5fとの接合も行う。
1の製造と同じ方法により、ステップS25に示す封止
材(封止用樹脂)の供給、ステップS26に示すモール
ド、ステップS27に示すタイバー切断、ステップS2
8に示すめっき、ステップS29に示す切断成形および
ステップS30に示す外形完成を順次行ってQFP17
を組み立てるとともに、組み立て後、ステップS31に
示す顧客基板実装を行う。
半導体チップ2をインナリード8aと接合する前に、先
に半導体チップ2の裏面2cとヒートスプレッダ5のチ
ップ支持面5aとを接合し、半導体チップ2とヒートス
プレッダ5とを接合した後に半導体チップ2上の突起電
極10とインナリード8aとを接合してもよい。
では、実施の形態1の図6に示すQFP1と同様の効果
を得ることができる。
る変形例のQFP17について説明する。
QFP17に対してそのヒートスプレッダ5の突出部5
cの上面5fにおける伝導部材16との接合部の外側
(図26に示すE部)にさらに一段高くなった段差部5
iを形成したものである。
差部5iが、ヒートスプレッダ5と封止用樹脂との熱膨
張係数の差によって発生する応力を緩和するため、伝導
部材16にかかる応力を低減して伝導部材16の接続寿
命を向上させることができる。
は、図25に示すQFP17のものと同様である。
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
FP1では、チップ接合材9の厚さ(t1)より突出部
5cの高さ(t2)の方が高い(t1<t2)方が好ま
しいことを説明したが、t1<t2の関係は、前記実施
の形態1,2の全てのQFP1,17について適用され
るものである。
>t2の場合であってもチップ接合材9の端部にかかる
応力を緩和する効果は得ることができる。
P1では、突出部5cがチップ周囲に枠状に形成されて
いる場合を説明したが、実施の形態1,2で説明した全
てのQFP1,17について、突出部5cは必ずしも繋
がった枠状でなくてもよく、部分的(例えば、角部な
ど)に途切れた箇所があってもよい。
cは、チップ支持面5aから上側に凸となった形状であ
ればよく、かつ半導体チップ2の周囲に設けられていれ
ばよい。
や銅合金でなくてもよく、熱伝導率の高い材料によって
形成されたものであればよい。
装置がQFP1,17の場合について説明したが、前記
半導体装置は、QFP1,17に限らず、突出部5cが
形成されたヒートスプレッダ5を有し、かつヒートスプ
レッダ5が樹脂体3の裏面3bに露出する構造のもので
あれば、例えば、QFJ(Quad Flat J-leaded Packag
e) などの他の半導体装置であってもよい。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
ートスプレッダ)のチップ周囲に突出部が設けられたこ
とにより、チップ接合材の端部にかかる応力を緩和で
き、この半導体装置の信頼性の向上を図ることができ
る。
例を一部破断して示す平面図である。
す側面図である。
す断面図である。
る。
構造を示す断面図である。
構造を示す断面図である。
構造を示す断面図である。
構造を示す断面図である。
減状態の一例を示す概念図である。
加時のヒートスプレッダの突出部への締め付け力発生状
態の一例を示す概念図である。
加時のヒートスプレッダの突出部とチップ側部封止部の
構造の一例を示す拡大部分断面図である。
低減状態の一例を示す概念図である。
加時のヒートスプレッダの突出部への締め付け力発生状
態の一例を示す概念図である。
て手順の一例を示す製造プロセスフロー図である。
るリードフレームの構造の一例を示す部分平面図であ
る。
面図である。
イボンディング状態の一例を示す部分平面図である。
イヤボンディング状態の一例を示す部分平面図である。
イヤボンディング状態の一例を示す拡大部分断面図であ
る。
おけるワイヤボンディング状態を示す拡大部分断面図で
ある。
ールド状態の一例を示す部分断面図である。
断成形状態の一例を示す部分断面図である。
態の構造の一例を示す部分平面図である。
示す側面図である。
一例を示す断面図である。
の構造を示す断面図である。
て手順の一例を示す製造プロセスフロー図である。
の熱膨張係数の違いを示す概念図である。
Claims (20)
- 【請求項1】 主面とその反対側の裏面とを有し、前記
主面に半導体素子および複数のボンディングパッドが形
成された半導体チップと、 前記半導体チップの周囲に配置された複数のインナリー
ドと、 前記複数のボンディングパッドと前記複数のインナリー
ドとをそれぞれ電気的に接続する複数の接続部材と、 前記半導体チップを支持するチップ支持面と、この面の
反対側に配置されて外部に露出する裏面とを有するチッ
プ搭載部と、 前記チップ支持面と前記半導体チップの裏面との間に配
置され、前記半導体チップと前記チップ搭載部とを接合
するチップ接合材と、 前記半導体チップ、前記複数のインナリードおよび前記
複数の接続部材を封止し、前記半導体チップの側部に配
置されるチップ側部封止部を有する樹脂体と、 前記複数のインナリードとそれぞれに一体に形成され、
前記樹脂体から外部に突出する複数のアウタリードとを
有し、 前記チップ搭載部のチップ支持面のチップ周囲に前記チ
ップ支持面より突出する突出部が設けられていることを
特徴とする半導体装置。 - 【請求項2】 主面とその反対側の裏面とを有し、前記
主面に半導体素子および複数のボンディングパッドが形
成された半導体チップと、 前記半導体チップの周囲に配置された複数のインナリー
ドと、 前記複数のボンディングパッドと前記複数のインナリー
ドとをそれぞれ電気的に接続する複数の接続部材である
ボンディングワイヤと、 前記半導体チップを支持するチップ支持面と、この面の
反対側に配置されて外部に露出する裏面とを有するチッ
プ搭載部と、 前記チップ支持面と前記半導体チップの裏面との間に配
置され、前記半導体チップと前記チップ搭載部とを接合
するチップ接合材と、 前記半導体チップ、前記複数のインナリードおよび前記
複数のボンディングワイヤを封止し、前記半導体チップ
の側部に配置されるチップ側部封止部を有する樹脂体
と、 前記複数のインナリードとそれぞれに一体に形成され、
前記樹脂体から外部に突出する複数のアウタリードとを
有し、 前記チップ搭載部のチップ支持面のチップ周囲に前記チ
ップ支持面より突出する突出部が設けられていることを
特徴とする半導体装置。 - 【請求項3】 主面とその反対側の裏面とを有し、前記
主面に半導体素子および複数のボンディングパッドが形
成された半導体チップと、 前記半導体チップの主面と対向して配置された複数のイ
ンナリードと、 前記複数のボンディングパッドと前記複数のインナリー
ドとをそれぞれ電気的に接続する複数の接続部材である
突起電極と、 前記半導体チップを支持するチップ支持面と、この面の
反対側に配置されて外部に露出する裏面とを有するチッ
プ搭載部と、 前記チップ支持面と前記半導体チップの裏面との間に配
置され、前記半導体チップと前記チップ搭載部とを接合
するチップ接合材と、 前記半導体チップ、前記複数のインナリードおよび前記
複数の突起電極を封止し、前記半導体チップの側部に配
置されるチップ側部封止部を有する樹脂体と、 前記複数のインナリードとそれぞれに一体に形成され、
前記樹脂体から外部に突出する複数のアウタリードとを
有し、 前記チップ搭載部のチップ支持面のチップ周囲に前記チ
ップ支持面より突出する突出部が設けられていることを
特徴とする半導体装置。 - 【請求項4】 請求項1記載の半導体装置であって、前
記チップ搭載部における突出部のチップ支持面からの高
さが、前記チップ接合材の厚さより高いことを特徴とす
る半導体装置。 - 【請求項5】 請求項2記載の半導体装置であって、前
記チップ搭載部における突出部のチップ支持面からの高
さが、前記チップ接合材の厚さより高いことを特徴とす
る半導体装置。 - 【請求項6】 請求項3記載の半導体装置であって、前
記チップ搭載部における突出部のチップ支持面からの高
さが、前記チップ接合材の厚さより高いことを特徴とす
る半導体装置。 - 【請求項7】 請求項1記載の半導体装置であって、前
記チップ搭載部における突出部の前記半導体チップの端
部からの距離が、前記突出部から前記チップ搭載部の端
部までの距離より短いことを特徴とする半導体装置。 - 【請求項8】 請求項2記載の半導体装置であって、前
記チップ搭載部における突出部の前記半導体チップの端
部からの距離が、前記突出部から前記チップ搭載部の端
部までの距離より短いことを特徴とする半導体装置。 - 【請求項9】 請求項3記載の半導体装置であって、前
記チップ搭載部における突出部の前記半導体チップの端
部からの距離が、前記突出部から前記チップ搭載部の端
部までの距離より短いことを特徴とする半導体装置。 - 【請求項10】 請求項2記載の半導体装置であって、
前記チップ搭載部の突出部は、前記チップ側部封止部の
外側から前記チップ搭載部の端部まで亘って形成されて
いることを特徴とする半導体装置。 - 【請求項11】 請求項3記載の半導体装置であって、
前記チップ搭載部の突出部は、前記チップ側部封止部の
外側から前記チップ搭載部の端部まで亘って形成されて
いることを特徴とする半導体装置。 - 【請求項12】 請求項2記載の半導体装置であって、
前記チップ搭載部は、銅または銅合金によって形成され
ていることを特徴とする半導体装置。 - 【請求項13】 請求項3記載の半導体装置であって、
前記チップ搭載部は、銅または銅合金によって形成され
ていることを特徴とする半導体装置。 - 【請求項14】 主面とその反対側の裏面とを有し、前
記主面に半導体素子および複数のボンディングパッドが
形成された半導体チップと、 前記半導体チップの周囲に配置された複数のインナリー
ドと、 前記複数のボンディングパッドと前記複数のインナリー
ドとをそれぞれ電気的に接続する複数の接続部材と、 前記半導体チップを支持するチップ支持面と、この面の
反対側に配置されて外部に露出する裏面とを有するチッ
プ搭載部と、 前記チップ支持面と前記半導体チップの裏面との間に配
置され、前記半導体チップと前記チップ搭載部とを接合
するチップ接合材と、 前記半導体チップ、前記複数のインナリードおよび前記
複数の接続部材を封止し、前記半導体チップの側部に配
置されるチップ側部封止部を有する樹脂体と、 前記複数のインナリードとそれぞれに一体に形成され、
前記樹脂体から外部に突出する複数のアウタリードとを
有し、 前記チップ搭載部においてこれの上面より凹んだ箇所に
前記チップ支持面が形成され、前記チップ支持面に前記
半導体チップを囲む壁部が形成されていることを特徴と
する半導体装置。 - 【請求項15】 主面とその反対側の裏面とを有し、前
記主面に半導体素子および複数のボンディングパッドが
形成された半導体チップと、 前記半導体チップの周囲に配置された複数のインナリー
ドと、 前記複数のボンディングパッドと前記複数のインナリー
ドとをそれぞれ電気的に接続する複数の接続部材である
ボンディングワイヤと、 前記半導体チップを支持するチップ支持面と、この面の
反対側に配置されて外部に露出する裏面とを有するチッ
プ搭載部と、 前記チップ支持面と前記半導体チップの裏面との間に配
置され、前記半導体チップと前記チップ搭載部とを接合
するチップ接合材と、 前記半導体チップ、前記複数のインナリードおよび前記
複数のボンディングワイヤを封止し、前記半導体チップ
の側部に配置されるチップ側部封止部を有する樹脂体
と、 前記複数のインナリードとそれぞれに一体に形成され、
前記樹脂体から外部に突出する複数のアウタリードとを
有し、 前記チップ搭載部においてこれの上面より凹んだ箇所に
前記チップ支持面が形成され、前記チップ支持面に前記
半導体チップを囲む壁部が形成されていることを特徴と
する半導体装置。 - 【請求項16】 主面とその反対側の裏面とを有し、前
記主面に半導体素子および複数のボンディングパッドが
形成された半導体チップと、 前記半導体チップの主面と対向して配置された複数のイ
ンナリードと、 前記複数のボンディングパッドと前記複数のインナリー
ドとをそれぞれ電気的に接続する複数の接続部材である
突起電極と、 前記半導体チップを支持するチップ支持面と、この面の
反対側に配置されて外部に露出する裏面とを有するチッ
プ搭載部と、 前記チップ支持面と前記半導体チップの裏面との間に配
置され、前記半導体チップと前記チップ搭載部とを接合
するチップ接合材と、 前記半導体チップ、前記複数のインナリードおよび前記
複数の突起電極を封止し、前記半導体チップの側部に配
置されるチップ側部封止部を有する樹脂体と、 前記複数のインナリードとそれぞれに一体に形成され、
前記樹脂体から外部に突出する複数のアウタリードとを
有し、 前記チップ搭載部においてこれの上面より凹んだ箇所に
前記チップ支持面が形成され、前記チップ支持面に前記
半導体チップを囲む壁部が形成されていることを特徴と
する半導体装置。 - 【請求項17】 請求項15記載の半導体装置であっ
て、前記チップ搭載部における壁部のチップ支持面から
の高さが、前記チップ接合材の厚さより高いことを特徴
とする半導体装置。 - 【請求項18】 請求項16記載の半導体装置であっ
て、前記チップ搭載部における壁部のチップ支持面から
の高さが、前記チップ接合材の厚さより高いことを特徴
とする半導体装置。 - 【請求項19】 半導体チップが搭載されたチップ搭載
部と、複数のインナリードおよびアウタリードと、複数
のボンディングワイヤと、前記半導体チップを封止する
樹脂体とを有する半導体装置の製造方法であって、 チップ支持面およびこの面から突出する突出部が形成さ
れた前記チップ搭載部を複数有した多連ヒートシンク
と、前記インナリードおよびアウタリードを有した多連
フレームとを接合してなるリードフレームを準備する工
程と、 前記チップ搭載部のチップ支持面にチップ接合材を介し
て前記半導体チップを搭載する工程と、 ボンディングステージ上に前記チップ搭載部を配置した
後、前記チップ搭載部の突出部の外側に前記インナリー
ドを配置して前記チップ搭載部と前記インナリードとが
接触するように両者をクランプし、この状態で前記ボン
ディングステージから前記チップ搭載部を介して前記イ
ンナリードに熱を伝えて、前記半導体チップのボンディ
ングパッドとこれに対応する前記インナリードとを前記
ボンディングワイヤによって電気的に接続する工程と、 接続後、前記クランプを開放して前記チップ搭載部と前
記インナリードとを離脱させる工程と、 前記半導体チップと前記ボンディングワイヤを樹脂封止
して、前記チップ搭載部のチップ支持面と反対側の面が
外部に露出するように前記樹脂体を形成する工程と、 前記樹脂体から突出する前記複数のアウタリードを前記
リードフレームの多連フレームから分離する工程とを有
することを特徴とする半導体装置の製造方法。 - 【請求項20】 半導体チップが搭載されたチップ搭載
部と、複数のインナリードおよびアウタリードと、複数
のボンディングワイヤと、前記半導体チップを封止する
樹脂体とを有する半導体装置の製造方法であって、 チップ支持面およびこの面から突出する突出部が端部ま
で亘って形成された前記チップ搭載部を複数有した多連
ヒートシンクと、前記インナリードおよびアウタリード
を有した多連フレームとを接合してなるリードフレーム
を準備する工程と、 前記チップ搭載部のチップ支持面にチップ接合材を介し
て前記半導体チップを搭載する工程と、 ボンディングステージ上に前記チップ搭載部を配置した
後、前記インナリードを前記チップ搭載部の突出部上に
配置して前記チップ搭載部と前記インナリードとが接触
するように両者をクランプし、この状態で前記ボンディ
ングステージから前記チップ搭載部を介して前記インナ
リードに熱を伝えて、前記半導体チップのボンディング
パッドとこれに対応する前記インナリードとを前記ボン
ディングワイヤによって電気的に接続する工程と、 接続後、前記クランプを開放して前記チップ搭載部と前
記インナリードとを離脱させる工程と、 前記半導体チップと前記ボンディングワイヤを樹脂封止
して、前記チップ搭載部のチップ支持面と反対側の面が
外部に露出するように前記樹脂体を形成する工程と、 前記樹脂体から突出する前記複数のアウタリードを前記
リードフレームの多連フレームから分離する工程とを有
することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001213975A JP2003031736A (ja) | 2001-07-13 | 2001-07-13 | 半導体装置およびその製造方法 |
US10/188,805 US6849933B2 (en) | 2001-07-13 | 2002-07-05 | Semiconductor mounting device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001213975A JP2003031736A (ja) | 2001-07-13 | 2001-07-13 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003031736A true JP2003031736A (ja) | 2003-01-31 |
Family
ID=19048871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001213975A Pending JP2003031736A (ja) | 2001-07-13 | 2001-07-13 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6849933B2 (ja) |
JP (1) | JP2003031736A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005167244A (ja) * | 2003-12-04 | 2005-06-23 | Palo Alto Research Center Inc | 集積回路積層に用いられる薄いパッケージ |
JP2010056325A (ja) * | 2008-08-28 | 2010-03-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US8362626B2 (en) | 2007-08-28 | 2013-01-29 | Renesas Electronics Corporation | Semiconductor device with non-overlapped circuits |
JP2014143437A (ja) * | 2014-04-03 | 2014-08-07 | Renesas Electronics Corp | 半導体装置 |
JP2016039213A (ja) * | 2014-08-06 | 2016-03-22 | ローム株式会社 | 基板内蔵パッケージ、半導体装置およびモジュール |
JP2017139290A (ja) * | 2016-02-02 | 2017-08-10 | エスアイアイ・セミコンダクタ株式会社 | 樹脂封止型半導体装置 |
JP2018174232A (ja) * | 2017-03-31 | 2018-11-08 | 富士電機株式会社 | 半導体装置および製造方法 |
WO2021220357A1 (ja) * | 2020-04-27 | 2021-11-04 | 三菱電機株式会社 | 半導体装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004356618A (ja) * | 2003-03-19 | 2004-12-16 | Ngk Spark Plug Co Ltd | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法 |
TWI231578B (en) * | 2003-12-01 | 2005-04-21 | Advanced Semiconductor Eng | Anti-warpage package and method for making the same |
US7335534B2 (en) * | 2005-01-10 | 2008-02-26 | Hvvi, Semiconductors, Inc. | Semiconductor component and method of manufacture |
US8067834B2 (en) * | 2007-08-21 | 2011-11-29 | Hvvi Semiconductors, Inc. | Semiconductor component |
US20090152683A1 (en) * | 2007-12-18 | 2009-06-18 | National Semiconductor Corporation | Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability |
US7808089B2 (en) * | 2007-12-18 | 2010-10-05 | National Semiconductor Corporation | Leadframe having die attach pad with delamination and crack-arresting features |
US20120306067A1 (en) * | 2011-06-02 | 2012-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermally Enhanced Integrated Circuit Package |
ITTO20150230A1 (it) * | 2015-04-24 | 2016-10-24 | St Microelectronics Srl | Procedimento per produrre componenti elettronici, componente e prodotto informatico corrispondenti |
JP6677616B2 (ja) * | 2016-09-29 | 2020-04-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US10651109B2 (en) | 2018-07-16 | 2020-05-12 | Infineon Technologies Ag | Selective plating of semiconductor package leads |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6123347A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
JPH02129951A (ja) * | 1988-11-09 | 1990-05-18 | Hitachi Ltd | 半導体装置の製造方法 |
JPH0653358A (ja) * | 1992-06-15 | 1994-02-25 | Motorola Inc | 絶縁半導体パッケージ |
JPH06112398A (ja) * | 1992-09-29 | 1994-04-22 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JPH07273256A (ja) * | 1994-04-01 | 1995-10-20 | Nippon Steel Corp | 半導体装置および該装置用ヒートスプレッダー |
JPH0817998A (ja) * | 1994-07-04 | 1996-01-19 | Toppan Printing Co Ltd | リードフレーム |
JPH08116016A (ja) * | 1994-10-15 | 1996-05-07 | Toshiba Corp | リードフレーム及び半導体装置 |
JPH11145363A (ja) * | 1997-11-06 | 1999-05-28 | Hitachi Ltd | 半導体装置 |
JP2000150753A (ja) * | 1998-11-13 | 2000-05-30 | Nec Corp | 半導体装置 |
JP2001110830A (ja) * | 1999-10-08 | 2001-04-20 | Denso Corp | 樹脂封止型半導体装置およびその製造方法 |
JP2001144242A (ja) * | 1999-11-15 | 2001-05-25 | Denso Corp | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3223634B2 (ja) | 1993-04-07 | 2001-10-29 | セイコーエプソン株式会社 | 半導体装置 |
US5892278A (en) * | 1996-05-24 | 1999-04-06 | Dai Nippon Printingco., Ltd. | Aluminum and aluminum alloy radiator for semiconductor device and process for producing the same |
US6198163B1 (en) | 1999-10-18 | 2001-03-06 | Amkor Technology, Inc. | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface |
US6246111B1 (en) * | 2000-01-25 | 2001-06-12 | Siliconware Precision Industries Co., Ltd. | Universal lead frame type of quad flat non-lead package of semiconductor |
-
2001
- 2001-07-13 JP JP2001213975A patent/JP2003031736A/ja active Pending
-
2002
- 2002-07-05 US US10/188,805 patent/US6849933B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6123347A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
JPH02129951A (ja) * | 1988-11-09 | 1990-05-18 | Hitachi Ltd | 半導体装置の製造方法 |
JPH0653358A (ja) * | 1992-06-15 | 1994-02-25 | Motorola Inc | 絶縁半導体パッケージ |
JPH06112398A (ja) * | 1992-09-29 | 1994-04-22 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JPH07273256A (ja) * | 1994-04-01 | 1995-10-20 | Nippon Steel Corp | 半導体装置および該装置用ヒートスプレッダー |
JPH0817998A (ja) * | 1994-07-04 | 1996-01-19 | Toppan Printing Co Ltd | リードフレーム |
JPH08116016A (ja) * | 1994-10-15 | 1996-05-07 | Toshiba Corp | リードフレーム及び半導体装置 |
JPH11145363A (ja) * | 1997-11-06 | 1999-05-28 | Hitachi Ltd | 半導体装置 |
JP2000150753A (ja) * | 1998-11-13 | 2000-05-30 | Nec Corp | 半導体装置 |
JP2001110830A (ja) * | 1999-10-08 | 2001-04-20 | Denso Corp | 樹脂封止型半導体装置およびその製造方法 |
JP2001144242A (ja) * | 1999-11-15 | 2001-05-25 | Denso Corp | 半導体装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005167244A (ja) * | 2003-12-04 | 2005-06-23 | Palo Alto Research Center Inc | 集積回路積層に用いられる薄いパッケージ |
US8362626B2 (en) | 2007-08-28 | 2013-01-29 | Renesas Electronics Corporation | Semiconductor device with non-overlapped circuits |
JP2010056325A (ja) * | 2008-08-28 | 2010-03-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2014143437A (ja) * | 2014-04-03 | 2014-08-07 | Renesas Electronics Corp | 半導体装置 |
JP2016039213A (ja) * | 2014-08-06 | 2016-03-22 | ローム株式会社 | 基板内蔵パッケージ、半導体装置およびモジュール |
JP2017139290A (ja) * | 2016-02-02 | 2017-08-10 | エスアイアイ・セミコンダクタ株式会社 | 樹脂封止型半導体装置 |
JP2018174232A (ja) * | 2017-03-31 | 2018-11-08 | 富士電機株式会社 | 半導体装置および製造方法 |
JP7019957B2 (ja) | 2017-03-31 | 2022-02-16 | 富士電機株式会社 | 半導体装置および製造方法 |
WO2021220357A1 (ja) * | 2020-04-27 | 2021-11-04 | 三菱電機株式会社 | 半導体装置 |
JPWO2021220357A1 (ja) * | 2020-04-27 | 2021-11-04 |
Also Published As
Publication number | Publication date |
---|---|
US20030020162A1 (en) | 2003-01-30 |
US6849933B2 (en) | 2005-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100192028B1 (ko) | 플라스틱 밀봉형 반도체 장치 | |
US6844622B2 (en) | Semiconductor package with heat sink | |
US5535509A (en) | Method of making a lead on chip (LOC) semiconductor device | |
JP2003031736A (ja) | 半導体装置およびその製造方法 | |
US6157074A (en) | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same | |
JPH04291948A (ja) | 半導体装置及びその製造方法及び放熱フィン | |
JP5100967B2 (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
TWI515855B (zh) | 具有提升接地接合穩定性之引線架封裝 | |
JP2007521643A (ja) | 受動デバイスを有するリードフレーム | |
WO2005124858A2 (en) | Package and method for packaging an integrated circuit die | |
JPH08111491A (ja) | 半導体装置 | |
US20220189856A1 (en) | Die attachment for semiconductor device packaging and method therefor | |
US6962836B2 (en) | Method of manufacturing a semiconductor device having leads stabilized during die mounting | |
US20050110127A1 (en) | Semiconductor device | |
US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
JP2651427B2 (ja) | 半導体装置の製造方法 | |
JP2660732B2 (ja) | 半導体装置 | |
JP2001015669A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
KR100553717B1 (ko) | 고방열 구조를 갖는 반도체 패키지 | |
JP2002057244A (ja) | 半導体装置およびその製造方法 | |
KR100281122B1 (ko) | 반도체패키지 | |
KR0125874Y1 (ko) | 반도체 패키지 | |
JP2006032773A (ja) | 半導体装置 | |
JP2010056138A (ja) | 半導体装置とその製造方法 | |
JP2003133502A (ja) | 半導体装置およびその製造方法ならびに電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110118 |