CN221264064U - 可挠性线路板、薄膜覆晶封装结构 - Google Patents
可挠性线路板、薄膜覆晶封装结构 Download PDFInfo
- Publication number
- CN221264064U CN221264064U CN202223316113.1U CN202223316113U CN221264064U CN 221264064 U CN221264064 U CN 221264064U CN 202223316113 U CN202223316113 U CN 202223316113U CN 221264064 U CN221264064 U CN 221264064U
- Authority
- CN
- China
- Prior art keywords
- edge
- flexible substrate
- bonding area
- bonding region
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- IHQKEDIOMGYHEB-UHFFFAOYSA-M sodium dimethylarsinate Chemical class [Na+].C[As](C)([O-])=O IHQKEDIOMGYHEB-UHFFFAOYSA-M 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型公开了可挠性线路板、薄膜覆晶封装结构:其中可挠性线路板包括可挠性基板和设置在可挠性基板上的线路层,可挠性基板上设置有芯片结合区、第一外结合区和第二外结合区;线路层则包括延伸设置在芯片结合区和第二外结合区之间的第二外引线和延伸设置在芯片结合区和第一外结合区之间的第一外引线;第一外结合区设置在可挠性基板的内部;第一外结合区具有第一边缘和第二边缘,第一外引线包括上外引线和下外引线;第一外引线包括延伸设置在第一边缘内的上外引脚,第二外引线包括延伸设置在第二边缘内的下外引脚。本实用新型它能够使第一外结合区的区域形成有两排外引脚,能够排布更多的外引脚。
Description
技术领域
本实用新型涉及半导体封装技术领域,特别是可挠性线路板、薄膜覆晶封装结构。
背景技术
随着电子科技的快速发展,各类电子产品朝着小型化、轻薄化发展,同时消费者对产品性能则提出越来越高的需求,这就要求线路板的引脚以及芯片表面的凸块(bump)设置更为紧密。相较而言,薄膜覆晶(chip on film,COF)封装结构是将可挠性线路板作为芯片载体,并将芯片的凸块(Bump)与可挠性线路板上的内引脚进行接合(Bonding),其具有结构紧凑、性能高、可挠曲(Flexible)的特点,能够更好地满足产品设计需求,提高芯片集成度,近年受到业界越来越广泛的重视。
现有的可挠性线路板大多设置呈矩形,并包括可挠性基板和设置在可挠性基板上的线路层,可挠性基板上设置有芯片结合区、内结合区和外结合区,外结合区包括设置在可挠性基板的相对两个边缘的第一外结合区和第二外结合区,芯片结合区用于装载芯片,线路层则包括延伸在芯片结合区和第一外结合区之间的第一外引线,在延伸在芯片结合区和第二外结合区之间的第二外引线,部分外引线延伸在芯片结合区以形成用于与芯片结合的内引脚,部分外引线延伸在第一外结合区或第二外结合区以形成外引脚,外引脚用于与外接设备结合。
随着屏幕高画质显示、高刷新率的需求,及芯片微型化、功能高集成化的趋势,可挠性基板上的外引脚数量随之也大幅增加。由于现有技术的可挠性线路板的外结合区一般设置在矩形的可挠性基板的长边的边缘,所有的外引脚沿可挠性基板的长边并列设置,当外引脚数量增加的时候就需要通过缩小线路间距或加大可挠性基板的尺寸来实现,这些方法不仅加大可挠性线路板的生产商的成本与难度,也给终端面板厂的机构设计提出了更高的空间要求。
有鉴于此,有必要设计一种能够容置更多外引脚的可挠性线路板。
实用新型内容
本实用新型的目的是提供的可挠性线路板,以解决现有技术中的不足,它能够使外结合区的区域形成有两排外引脚,能够排布更多的外引脚,使在不改变引脚粗细及可挠性基板尺寸的前提下容置更多的引脚,提升了芯片的性能;此外能够在不改变外引脚数量及可挠性基板尺寸的前提下加大引脚宽度和间距,降低了可挠性线路板的生产商的工艺难度。
本实用新型提供了一种可挠性线路板,包括:可挠性基板和设置在可挠性基板上的线路层,可挠性基板上设置有芯片结合区、第一外结合区和第二外结合区;线路层则包括延伸设置在芯片结合区和第二外结合区之间的第二外引线和延伸设置在芯片结合区和第一外结合区之间的第一外引线;所述第一外结合区设置在可挠性基板的内部远离可挠性基板边缘的位置;
所述第一外结合区具有第一边缘和第二边缘,所述第一外引线包括若干延伸设置在第一边缘与芯片结合区之间的上外引线和若干延伸设置在第二边缘与芯片结合区之间的下外引线;
所述第一外引线包括延伸设置在第一边缘内的上外引脚,第二外引线包括延伸设置在第二边缘内的下外引脚。
进一步的,所述第一边缘和所述第二边缘设置在第一外结合区的相对两侧。
进一步的,所述第一外结合区呈矩形并具有一对长边和一对短边,所述第一边缘和所述第二边缘设置在靠近长边的边缘位置。
进一步的,所述可挠性基板为矩形并具有长度方向和宽度方向,所述第一外结合区沿所述可挠性基板的长度方向延伸设置;在长度方向上,第一外结合区的尺寸小于所述可挠性基板的尺寸,以在第一外结合区与可挠性基板的宽边之间形成布线空间。
进一步的,所述芯片结合区也呈矩形并沿可挠性基板的长度方向延伸设置,所述芯片结合区与所述第一外结合区平行设置。
进一步的,在长度方向上,所述芯片结合区及所述第一外结合区均设置在可挠性基板的中心位置;第一外结合区与所述可挠性基板的两个宽边之间形成的两个布线空间对称设置在第一外结合区的两侧。
进一步的,所述第二外结合区设置在靠近可挠性基板长边的边缘位置,所述芯片结合区位于第一外结合区与第二外结合区之间,且所述芯片结合区设置在相对靠近第一外结合区的位置。
进一步的,所述第二外结合区设置在可挠性基板的边缘并位于靠近可挠性基板长边的边缘,所述第二外引线包括延伸设置在第二外结合区内的第二外引脚,若干所述第二外引脚并列设置在所述可挠性基板上。
本实用新型另一实施例还公开了一种覆晶封装结构包括所述的可挠性线路板和芯片,所述芯片设置在所述芯片结合区,且所述芯片朝向所述可挠性线路板的一侧设有若干与所述第二外引线及第一外引线相接合的金属凸块。
与现有技术相比,本实用新型本实施例将第一外结合区设置在可挠性基板的内部能够使第一外结合区的多个边缘都能设置外引脚,相比于现有技术中第一外结合区设置在边缘的情况,将第一外结合区设置在内部则能够使第一外结合区的相对两侧边缘都设置外引脚,从而使第一外结合区的区域形成有两排外引脚,能够排布更多的外引脚,使在不改变引脚粗细及可挠性基板尺寸的前提下容置更多的引脚,提升了芯片的性能。本实用新型实施例能够使外结合区的区域的外引脚宽度和间距变大,使在不改变引脚数量及可挠性基板尺寸的前提下加大引脚宽度和间距,降低了可挠性线路板的生产商的工艺难度。
附图说明
图1是现有技术中可挠性线路板的结构示意图;
图2是现有技术中薄膜覆晶封装结构的结构示意图;
图3是本实用新型实施例公开的可挠性线路板的结构示意图;
图4是本实用新型实施例公开的薄膜覆晶封装结构的结构示意图;
附图标记说明:1-可挠性基板,11-芯片结合区,12-第二外结合区,13-第一外结合区,131-第一边缘,132-第二边缘,2-线路层,21-第二外引线,211-第二外引脚,22-第一外引线,221-第一外引脚,222-第一内引脚,223-上外引线,224-下外引线,3-保护层,100-芯片,101-金属凸块。
具体实施方式
下面通过参考附图描述的实施例是示例性的,仅用于解释本实用新型,而不能解释为对本实用新型的限制。
本实用新型的实施例:如图1-2所示,公开了一种可挠性线路板,该可挠性线路板在与芯片结合后形成薄膜覆晶封装结构,形成的薄膜覆晶封装结构可以被用在液晶显示器(liquid crystal display,LCD)和有机发光二级体显示器(organic light-emittingdiode,OLED)等显示装置中。可挠性线路板上设置有用于与显示设备连接的外引脚。
随着屏幕高画质显示、高刷新率的需求,及芯片微型化、功能高集成化的趋势,对芯片的性能要求也会提升,相应的,可挠性基板上的外引脚数量也会随之大幅增加。
现有技术如图1所示,可挠性线路板一般包括可挠性基板1和设置在可挠性基板1上的线路层,可挠性基板1具有矩形结构,可挠性基板1上设置有芯片结合区11、第二外结合区12和第一外结合区13,第二外结合区12和第一外结合区13相对设置在可挠性基板1的相对两侧,第二外结合区12和第一外结合区13一般沿矩形的可挠性基板1的长边方向设置。线路层则包括延伸设置在第二外结合区12与芯片结合区11之间的第二外引线21和延伸设置在第一外结合区13与芯片结合区11之间的第一外引线22,第二外引线21和第一外引线22均设置有多个。
第一外引线22延伸在第一外结合区13的部分形成第一外引脚221,第一外引线22延伸在芯片结合区11的部分形成第一内引脚222。相应的,第一内引脚222也设置有多个,第一外引脚221也设置有多个。在现有技术中若干第一外引脚221一般并列设置在第一外结合区13内,由于第一外结合区13设置在可挠性基板1的边缘,因此,若干第一外引脚221实际上也是并列设置在可挠性基板1的边缘。
随着对芯片性能的要求的提高,需要提升传输效率第一外引脚221的数量会不断的增多。相应的,第一外引线22的数量也相应的增多,如何容置增多的第一外引脚221是需要解决的问题,现有技术中一般选择将第一外引脚221的尺寸变细,从而在可挠性基板1的尺寸不变的情况下放置更多的第一外引脚221。此外还可以通过增大可挠性基板1的尺寸,以实现可以排布更多的第一外引脚221。上述两种方式都增加了生产厂商的制造难度,同时也增加了生产成本,同时,也给终端面板厂的机构设计提出了更高的空间要求。
对此,本实用新型提出的可挠性线路板如图3ˉ图4所示,包括可挠性基板1和设置在可挠性基板1上的线路层2,可挠性基板1上设置有用于装载芯片的芯片结合区11、第二外结合区12和第一外结合区13,线路层2则包括延伸设置在芯片结合区11和第二外结合区之间12的第二外引线21和延伸设置在芯片结合区11和第一外结合区13之间的第一外引线22;芯片结合区11的位置用于在薄膜覆晶封装的时候装载芯片,第一外结合区13则用于与客户产品进行电性连接,第二外结合区12则用于与其他器件连接。
在本实施例中所述第一外结合区13设置在可挠性基板1的内部远离可挠性基板1边缘的位置;在现有技术中第一外结合区13一般设置在可挠性基板1的边缘的位置,本实施例公开的方案第一外结合区13设置在可挠性基板1的内部中间的位置,第一外结合区13距离可挠性基板1的各个边缘都有一定的间隔。
所述第一外结合区13具有第一边缘131和第二边缘132,所述第一外引线22包括若干延伸设置在第一边缘131与芯片结合区11之间的上外引线223和若干延伸设置在第二边缘132与芯片结合区11之间的下外引线224;
所述上外引线223包括延伸设置在第一边缘131内的上外引脚,下外引线224包括延伸设置在第二边缘132内的下外引脚。由于上外引线223设置有多个,下外引线224也设置有多个,相应的上外引脚和下外引脚均设置有多个,多个上外引脚并列设置在第一边缘131上,多个下外引脚并列设置在第二边缘132上。
需要说明的是在本实施例中上外引脚可以是上外引线223自身的一部分,也可以是设置在上外引线223上并与上外引线223电性连接的导电部。相应的,下外引脚也可以是下外引线224自身的一部分,也可以是设置在下外引线224上并与下外引线224电性连接的导电部。
本实施例将第一外结合区13设置在可挠性基板1的内部能够使第一外结合区13的多个边缘都能设置外引脚,相比于现有技术中第一外结合区13设置在边缘的情况,相应的外引脚也只能并列设置一排在第一外结合区13上,其设置外引脚的数量受限。将第一外结合区13设置在内部则能够使第一外结合区13的相对两侧边缘都设置外引脚,从而使第一外结合区13的区域形成有两排外引脚,能够排布更多的外引脚,使在不改变引脚粗细及可挠性基板1尺寸的前提下容置更多的引脚,提升了芯片的性能。
此外,由于第一外结合区13设置在可挠性基板的内部,远离边缘的位置在终端面板冲切制程中也可完全避免冲切制程中冲切刀具与外引脚的直接接触,减少冲切产生的金属碎屑,从而减少面板应金属碎屑造成短路的不良风险。
需要说明的是,本实施例中由于第一外结合区13上引脚的排布方式进行了变动与第一外结合区13的外引脚电性连接的插接部也需要进行相适应的更改。
由于第一外结合区13设置在可挠性基板1的内部靠近中心的位置,使第一外结合区13与可挠性基板1的各个边缘之间都有空间,这些空间能够用于排布第一外引线22,使第一外引线22可以绕设在第一外结合区13的各个边缘,从而在各个边缘形成相应的引脚。能够扩宽外引脚布置的位置,从而增加外引脚布置的数量。
由此,本实施例中只是限定了第一边缘131和第二边缘132,当然第一外结合区13还可以有第三边缘、第四边缘,在每个边缘上都设置外引脚,只需要对相应的第一外引线进行调整。
为了更好的实现第一外引脚221的排布,所述第一边缘131和所述第二边缘132设置在第一外结合区13的相对两侧,第一边缘131和第二边缘132相对设置。
在本实施例中,所述第一外结合区13呈矩形并具有一对长边和一对短边,所述第一边缘131和所述第二边缘132设置在靠近长边的边缘位置。第一边缘131和第二边缘132均位于矩形的第一外结合区13的长边位置,这样才能够更好的利用空间,从而排布更多的外引脚。在本实施例中第一边缘131和第二边缘132实际上是并列平行设置的两个区域,外引脚在这两个区域设置后呈并列的两排设置,从而拓宽了外引脚的排布区域。当然在其它实施例中第一边缘131和第二边缘132也可以设置成不平行,第一外结合区13也可以设置成其他的不规则形状。
也即第一外结合区13还可以是其他的形状比如椭圆形或者圆形,相应的第一边缘和第二边缘可以是圆形或椭圆形的相对的两个边缘位置。只是矩形结构的第一外结合区13能够更方便设计和制造。
在本实施例中,所述可挠性基板1为矩形并具有长度方向和宽度方向,所述第一外结合区13也呈矩形,第一外结合区13沿所述可挠性基板1的长度方向延伸设置;在长度方向上,第一外结合区13的尺寸小于所述可挠性基板1的尺寸,以在第一外结合区13与可挠性基板1的宽边之间形成布线空间。可以理解的是,在其他实施例中可挠性基板1的形状也可以是其他形状并不局限在矩形。
第一外结合区13延伸方向与可挠性基板1的延伸方向实际上是一致的,这样结构的设置能够更好的利用可挠性基板1的空间,从而实现第一外引线22更好的排布设置。
在其他实施例中第一外结合区13还可以沿可挠性基板1的宽度方向延伸设置,伸展在可挠性基板1上斜向延伸设置。
布线空间实际上是第一外结合区13的宽边与可挠性基板1的宽边之间的区域,该区域用于第一外引线22的布置,第一外引线22通过布线空间绕设到第一外结合区13背离芯片结合区11的一侧,以在第一外结合区13背离芯片结合区11的一个边缘上形成外引脚。
在具体实施例中第一边缘131设置在第一外结合区13背离芯片结合区11的位置,第二边缘132设置在第一外结合区13靠近芯片结合区11的边缘。因此上外引线223则从芯片结合区11出来排布在布线空间,然后通过布线空间绕设到第一边缘131并形成上外引脚。
进一步的,所述芯片结合区11也呈矩形并沿可挠性基板1的长度方向延伸设置,所述芯片结合区11与所述第一外结合区13平行设置。
芯片结合区11与第一外结合区13平行设置能够使第二边缘132与芯片结合区11更好的通过下外引线224连接,下外引线224可以以最短的路径连接在芯片结合区11和第一外结合区13之间,降低了下外引线224排布的难度。
在长度方向上,所述芯片结合区11及所述第一外结合区13均设置在可挠性基板1的中心位置;第一外结合区13与所述可挠性基板1的两个宽边之间形成的两个布线空间对称设置在第一外结合区13的两侧。
将芯片结合区11和第一外结合区13设置在可挠性基板1的长度方向的中间位置,能够使连接在第一外结合区13和芯片结合区11之间的第一外引线22在排布的时候对称设置,从而使布线更整齐,同时也降低了布线的难度。可以理解的是,第一外结合区13以及芯片结合区11都可以布置在偏离中间的位置。
所述第二外结合区12设置在靠近可挠性基板1长边的边缘位置,所述芯片结合区11位于第一外结合区13与第二外结合区12之间,且所述第一外结合区13设置在相对靠近芯片结合区11的位置,芯片结合区11相对更靠近第一外结合区13。
将第一外结合区13设置在靠近芯片结合区11的位置能够有效缩短第一外结合区13与芯片结合区11的直线空间,在使用过程中能够缩小面板上预留给可挠性线路板的弯折空间,留出空间给面板其他部件。
所述第二外结合区12设置在可挠性基板1的边缘并位于靠近可挠性基板1长边的边缘,所述第二外引线21包括延伸设置在第二外结合区12内的第二外引脚211,若干所述第二外引脚211并列设置在所述可挠性基板1上。
需要说明的是,在本实施例中所述可挠性基板1设置为柔性绝缘薄膜,如可采用聚酰亚胺(PI)薄膜;所述线路层2主要由金属铜或铜合金制得,具体可采用既定化学药剂进行湿法蚀刻或电镀等方法得到。在线路层2外还设置有保护层3,线路层2设置在保护层3与可挠性基板1之间。
所述保护层3一般采用防水性较佳且耐腐蚀的防潮漆制得,以对所述线路层2进行保护,提高该可挠性线路板的可靠性和电气稳定性,所述防潮漆的颜色可根据不同的产品规格进行选取。
如图4所示,本实用新型另一实施例还公开了一种覆晶封装结构,包括所述的可挠性线路板和芯片100,所述芯片100设置在所述芯片结合区11,且所述芯片100朝向所述可挠性线路板的一侧设有若干与所述第二外引线21及第一外引线22相接合的金属凸块101。
本实用新型的另一实施例还公开了一种显示装置,包括:显示屏幕和覆晶封装结构,所述覆晶封装结构包括所述的可挠性线路板和芯片100,所述芯片100设置在所述芯片结合区11,且所述芯片100朝向所述可挠性线路板的一侧设有若干与所述第二外引线21及第一外引线22相接合的金属凸块101;所述第一外引脚221与所述显示屏幕电性连接。
以上依据图式所示的实施例详细说明了本实用新型的构造、特征及作用效果,以上所述仅为本实用新型的较佳实施例,但本实用新型不以图面所示限定实施范围,凡是依照本实用新型的构想所作的改变,或修改为等同变化的等效实施例,仍未超出说明书与图示所涵盖的精神时,均应在本实用新型的保护范围内。
Claims (9)
1.一种可挠性线路板,其特征在于,包括:可挠性基板和设置在可挠性基板上的线路层,可挠性基板上设置有芯片结合区、第一外结合区和第二外结合区;线路层则包括延伸设置在芯片结合区和第二外结合区之间的第二外引线和延伸设置在芯片结合区和第一外结合区之间的第一外引线;所述第一外结合区设置在可挠性基板的内部远离可挠性基板边缘的位置;
所述第一外结合区具有第一边缘和第二边缘,所述第一外引线包括若干延伸设置在第一边缘与芯片结合区之间的上外引线和若干延伸设置在第二边缘与芯片结合区之间的下外引线;
所述第一外引线包括延伸设置在第一边缘内的上外引脚,第二外引线包括延伸设置在第二边缘内的下外引脚。
2.根据权利要求1所述的可挠性线路板,其特征在于:所述第一边缘和所述第二边缘设置在第一外结合区的相对两侧。
3.根据权利要求2所述的可挠性线路板,其特征在于:所述第一外结合区呈矩形并具有一对长边和一对短边,所述第一边缘和所述第二边缘设置在靠近长边的边缘位置。
4.根据权利要求3所述的可挠性线路板,其特征在于:所述可挠性基板为矩形并具有长度方向和宽度方向,所述第一外结合区沿所述可挠性基板的长度方向延伸设置;在长度方向上,第一外结合区的尺寸小于所述可挠性基板的尺寸,以在第一外结合区与可挠性基板的宽边之间形成布线空间。
5.根据权利要求4所述的可挠性线路板,其特征在于:所述芯片结合区也呈矩形并沿可挠性基板的长度方向延伸设置,所述芯片结合区与所述第一外结合区平行设置。
6.根据权利要求5所述的可挠性线路板,其特征在于:在长度方向上,所述芯片结合区及所述第一外结合区均设置在可挠性基板的中心位置;第一外结合区与所述可挠性基板的两个宽边之间形成的两个布线空间对称设置在第一外结合区的两侧。
7.根据权利要求6所述的可挠性线路板,其特征在于:所述第二外结合区设置在靠近可挠性基板长边的边缘位置,所述芯片结合区位于第一外结合区与第二外结合区之间,且所述芯片结合区设置在相对靠近第一外结合区的位置。
8.根据权利要求1所述的可挠性线路板,其特征在于:所述第二外结合区设置在可挠性基板的边缘并位于靠近可挠性基板长边的边缘,所述第二外引线包括延伸设置在第二外结合区内的第二外引脚,若干所述第二外引脚并列设置在所述可挠性基板上。
9.一种薄膜覆晶封装结构,其特征在于:包括如权利要求1至8任一项所述的可挠性线路板和芯片,所述芯片设置在所述芯片结合区,且所述芯片朝向所述可挠性线路板的一侧设有若干与所述第二外引线及第一外引线相接合的金属凸块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223316113.1U CN221264064U (zh) | 2022-12-09 | 2022-12-09 | 可挠性线路板、薄膜覆晶封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223316113.1U CN221264064U (zh) | 2022-12-09 | 2022-12-09 | 可挠性线路板、薄膜覆晶封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN221264064U true CN221264064U (zh) | 2024-07-02 |
Family
ID=91656466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223316113.1U Active CN221264064U (zh) | 2022-12-09 | 2022-12-09 | 可挠性线路板、薄膜覆晶封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN221264064U (zh) |
-
2022
- 2022-12-09 CN CN202223316113.1U patent/CN221264064U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7329597B2 (en) | Semiconductor chip and tab package having the same | |
KR101805114B1 (ko) | 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법 | |
US7436055B2 (en) | Packaging method of a plurality of chips stacked on each other and package structure thereof | |
KR102475251B1 (ko) | 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스 | |
US8269322B2 (en) | Tape wiring substrate and tape package using the same | |
US20090261465A1 (en) | Semiconductor device and its manufacturing method | |
WO2024120485A1 (zh) | 可挠性线路板、薄膜覆晶封装结构及显示装置 | |
US20120306064A1 (en) | Chip package | |
US20060108146A1 (en) | Structure of electronic package and method for fabricating the same | |
US10103115B2 (en) | Circuit substrate and semicondutor package structure | |
CN101777542B (zh) | 芯片封装构造以及封装方法 | |
CN221264064U (zh) | 可挠性线路板、薄膜覆晶封装结构 | |
KR20130101192A (ko) | 다수의 단차가 있는 인쇄회로 기판 (pcb)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법 | |
CN112309998B (zh) | 封装器件及其制备方法、电子设备 | |
CN110323201B (zh) | 柔性线路板与覆晶薄膜封装结构 | |
JP2007184415A (ja) | 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器 | |
US20110228487A1 (en) | Integrated Circuit Card | |
CN104218015A (zh) | 封装结构及其制作方法 | |
KR100235107B1 (ko) | 탭 패키지 | |
TWI768322B (zh) | 電子裝置及其製法 | |
TWI731737B (zh) | 導線架封裝結構 | |
CN219513089U (zh) | 芯片封装 | |
US20230245949A1 (en) | Electronic device | |
JP2016039213A (ja) | 基板内蔵パッケージ、半導体装置およびモジュール | |
KR950003906B1 (ko) | 탭 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |