JP2005057125A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005057125A JP2005057125A JP2003287813A JP2003287813A JP2005057125A JP 2005057125 A JP2005057125 A JP 2005057125A JP 2003287813 A JP2003287813 A JP 2003287813A JP 2003287813 A JP2003287813 A JP 2003287813A JP 2005057125 A JP2005057125 A JP 2005057125A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- integrated circuit
- metal
- metal film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 半導体装置を回路基板に取り付けたときの電源又はグランド用配線の抵抗を低減する。
【解決手段】半導体装置1の半導体集積回路10の電源及び/又はグランドラインから回路基板の電極までの距離を最短にするため、半導体集積回路10の電源電極又はグランドラインの少なくとも一方を前記電極上の保護膜26の開孔を介して金属膜30に接続する。この金属膜30を半導体装置1を取り付ける回路基板側或いはその反対側に露出させ、その露出面を介して回路基板の電源及び/又はグランド電極と接続する。代替的には、金属膜を間に応力緩和膜を介在させて互いに接続した上下の金属膜とするか、或いは前記金属膜の上に金属板を配置する。
【選択図】 図1
【解決手段】半導体装置1の半導体集積回路10の電源及び/又はグランドラインから回路基板の電極までの距離を最短にするため、半導体集積回路10の電源電極又はグランドラインの少なくとも一方を前記電極上の保護膜26の開孔を介して金属膜30に接続する。この金属膜30を半導体装置1を取り付ける回路基板側或いはその反対側に露出させ、その露出面を介して回路基板の電源及び/又はグランド電極と接続する。代替的には、金属膜を間に応力緩和膜を介在させて互いに接続した上下の金属膜とするか、或いは前記金属膜の上に金属板を配置する。
【選択図】 図1
Description
本発明は、プリント回路基板等の回路基板に配置したときの配線抵抗を低減させた半導体装置に関する。
従来の半導体装置では、半導体集積回路の内部電極であるグランド或いは電源電極の取り出し口は半導体集積回路の周辺部に配置されるのが一般的であり、そのため半導体集積回路の内部の素子から非常に細いアルミニュウムや銅の金属配線で半導体集積回路の周辺部に配置された電極取り出し口に接続する必要があった。また、半導体集積回路の電極取り出し口とプリント回路基板等の回路基板の電極との接続は、半導体集積回路の電極と銅合金等のリードと呼ばれ金属板或いはバンプ又はランドを金あるいはアルミニュウム又は銅のワイヤーで接合するか、又は金、はんだ、スズ等のバンプで接合して行い、かつ半導体集積回路、半導体集積回路の電極とリード、バンプ、又はランドとの接合部、リード又はバンプ又はランド等を機械的ストレス等から保護するため、エポキシ樹脂、ポリイミドなどの合成樹脂で封止している。
なお、稀には半導体集積回路の中央付近に内部電極の取り出し口を設け、そこからワイヤーでリードに接続する場合もある。
なお、稀には半導体集積回路の中央付近に内部電極の取り出し口を設け、そこからワイヤーでリードに接続する場合もある。
図9は、特定の文献に記載されたものではないが従来の半導体装置1の1例を模式的に示す断面図である。半導体装置1の半導体集積回路10は接着剤又ははんだによりダイパッド12上に取り付けられており、かつ図中上部、即ちその能動面上には保護膜26が形成されていると共に、その保護膜26の複数の電極取り出し口22,24を通して半導体集積回路10の一端が内部電極に接続された金属配線20の他端に接続されたワイヤー18がリード16に接続されており、かつエポキシ樹脂等で樹脂封止18されている。
このように従来の半導体装置1は、半導体集積回路10の内部電極(内部素子)から半導体集積回路の周辺部に配置された電極取り出し口22まで非常に細い金属配線20で接続し、かつ半導体集積回路10の電極取り出し口22,24からワイヤー18でリード16に接続する必要があったため、配線長が長くなり、その分電気抵抗値の増加を招き、特性劣化の要因となっていた。
また、半導体集積回路の中央付近に電極取り出し口を設けた構造の半導体集積回路では、前記構造の半導体装置よりも配線抵抗を若干低減することができるが、電極取り出し口とリードとを金属細線で接続しなければならずかつその細線長が長くなるため、いずれにしろ電気抵抗値の増大を招き、特性劣化の要因となっていた。
加えて、近年は半導体集積回路の微細化が益々進んだ結果、金属配線、金属細線は益々細くなる傾向にあるため、この要因による特性劣化も益々顕著になりつつある。
なお、半導体装置において、ICチップに金属突起(金属バンプ)を設け、この金属突起に金属部材(金属棒)を載置して、両者を例えば非導電性接着等で固定して、金属棒端部を露出させた構造の半導体装置が知られているが(特許文献1参照)、これは専ら放熱を目的としたものであって、金属棒はICチップの電極に接続されてものではない。
また、半導体集積回路の中央付近に電極取り出し口を設けた構造の半導体集積回路では、前記構造の半導体装置よりも配線抵抗を若干低減することができるが、電極取り出し口とリードとを金属細線で接続しなければならずかつその細線長が長くなるため、いずれにしろ電気抵抗値の増大を招き、特性劣化の要因となっていた。
加えて、近年は半導体集積回路の微細化が益々進んだ結果、金属配線、金属細線は益々細くなる傾向にあるため、この要因による特性劣化も益々顕著になりつつある。
なお、半導体装置において、ICチップに金属突起(金属バンプ)を設け、この金属突起に金属部材(金属棒)を載置して、両者を例えば非導電性接着等で固定して、金属棒端部を露出させた構造の半導体装置が知られているが(特許文献1参照)、これは専ら放熱を目的としたものであって、金属棒はICチップの電極に接続されてものではない。
本発明は従来の半導体装置における上記問題を解決すべくなされたものであって、その目的は、半導体装置の半導体集積回路内部の素子からプリント基板等の外部端子までの配線抵抗を大幅に改善し、特性劣化を最小限に止めることである。
上記目的を達成するため、
請求項1の発明は、半導体集積回路と、該半導体集積回路の電極端子と基板電極とを接続する導電手段を有し、樹脂封止した半導体装置において、上記半導体集積回路上に順に積層して設けた保護膜及び金属膜を有し、該金属膜が上記保護膜の開孔部分で半導体集積回路の内部電極と接続し、かつ該金属膜を上記半導体装置の表面若しくは裏面側で上記封止樹脂から露出させたことを特徴とする半導体装置である。
請求項2の発明は、請求項1に記載された半導体装置において、上記金属膜が応力緩和層を備えていることを特徴とする半導体装置である。
請求項3の発明は、請求項2に記載された半導体装置において、上記金属膜は第1及び第2の金属膜からなり、該第1及び第2の金属膜は上記応力緩和層を介在させて少なくとも1箇所で接続されており、上記第2の金属膜を半導体装置の表面、若しくは裏面側で上記封止樹脂から露出させたことを特徴とする半導体装置である。
請求項4の発明は、請求項1に記載された半導体装置において、上記第1の金属膜に接合された金属板を有し、かつ該金属板を上記半導体装置の表面若しくは裏面側で封止樹脂から露出させたことを特徴とする半導体装置である。
請求項5の発明は、請求項2又は3に記載された半導体装置において、上記第2の金属膜に接合された金属板を有し、かつ該金属板を上記半導体装置の表面若しくは裏面側で封止樹脂から露出させたことを特徴とする半導体装置である。
請求項6の発明は、請求項1ないし5のいずれかに記載された半導体装置において、上記第1及び第2の金属膜は金、アルミニュウム、銅又はそれを主成分とする合金からなり、上記応力緩和層はポリイミド、エポキシ樹脂、その他のエラストマー又はプラストマーであることを特徴とする半導体装置である。
請求項7の発明は、請求項1ないし6に記載された半導体装置において、半導体集積回路を搭載したダイパッドを有し、該ダイパッドを半導体装置の表面若しくは裏面側で上記封止樹脂から露出させたことを特徴とする半導体装置である。
請求項8の発明は、請求項1ないし7のいずれかに記載された半導体装置において、半導体装置の表面あるいは裏面側で上記封止樹脂から露出させた金以外の金属膜又は金属板の表面にメッキ層を有することを特徴とする半導体装置である。
請求項1の発明は、半導体集積回路と、該半導体集積回路の電極端子と基板電極とを接続する導電手段を有し、樹脂封止した半導体装置において、上記半導体集積回路上に順に積層して設けた保護膜及び金属膜を有し、該金属膜が上記保護膜の開孔部分で半導体集積回路の内部電極と接続し、かつ該金属膜を上記半導体装置の表面若しくは裏面側で上記封止樹脂から露出させたことを特徴とする半導体装置である。
請求項2の発明は、請求項1に記載された半導体装置において、上記金属膜が応力緩和層を備えていることを特徴とする半導体装置である。
請求項3の発明は、請求項2に記載された半導体装置において、上記金属膜は第1及び第2の金属膜からなり、該第1及び第2の金属膜は上記応力緩和層を介在させて少なくとも1箇所で接続されており、上記第2の金属膜を半導体装置の表面、若しくは裏面側で上記封止樹脂から露出させたことを特徴とする半導体装置である。
請求項4の発明は、請求項1に記載された半導体装置において、上記第1の金属膜に接合された金属板を有し、かつ該金属板を上記半導体装置の表面若しくは裏面側で封止樹脂から露出させたことを特徴とする半導体装置である。
請求項5の発明は、請求項2又は3に記載された半導体装置において、上記第2の金属膜に接合された金属板を有し、かつ該金属板を上記半導体装置の表面若しくは裏面側で封止樹脂から露出させたことを特徴とする半導体装置である。
請求項6の発明は、請求項1ないし5のいずれかに記載された半導体装置において、上記第1及び第2の金属膜は金、アルミニュウム、銅又はそれを主成分とする合金からなり、上記応力緩和層はポリイミド、エポキシ樹脂、その他のエラストマー又はプラストマーであることを特徴とする半導体装置である。
請求項7の発明は、請求項1ないし6に記載された半導体装置において、半導体集積回路を搭載したダイパッドを有し、該ダイパッドを半導体装置の表面若しくは裏面側で上記封止樹脂から露出させたことを特徴とする半導体装置である。
請求項8の発明は、請求項1ないし7のいずれかに記載された半導体装置において、半導体装置の表面あるいは裏面側で上記封止樹脂から露出させた金以外の金属膜又は金属板の表面にメッキ層を有することを特徴とする半導体装置である。
本発明によれば、(1)半導体装置内部の半導体集積回路の任意の場所から内部電極を最短距離で基板電極に接合することが可能となり、配線抵抗を非常に小さくすることができる。これにより高速かつ小型化した半導体装置を安定して動作させることができる。また、金属膜又は金属板により半導体集積回路で発生した熱を効率よく放熱することができる。
(2)金属膜に応力緩和膜を備えることにより、半導体集積回路で発生した熱による半導体装置内部における熱応力を緩和し、結合した各要素間の剥離等による故障を防止することができる。
(2)金属膜に応力緩和膜を備えることにより、半導体集積回路で発生した熱による半導体装置内部における熱応力を緩和し、結合した各要素間の剥離等による故障を防止することができる。
本発明の実施形態を図面を参照して説明する。
図1は本発明の実施形態に係る半導体装置を模式的に示す断面図であり、従来のものと同一の箇所には同一の番号を付してある。即ち、半導体装置1の半導体集積回路10は接着剤又ははんだによりダイパッド12上に取り付けられており、かつ図中上部、即ちその能動面上には保護膜26が形成されている。また、その保護膜26の複数の電極取り出し口22,24を介して半導体集積回路10の金属配線20に接続されたワイヤー18がリード16に接続されており、半導体集積回路10、ダイパッド12,ワイヤー18金属配線20,保護膜26等がエポキシ樹脂28により封止されている。
図1は本発明の実施形態に係る半導体装置を模式的に示す断面図であり、従来のものと同一の箇所には同一の番号を付してある。即ち、半導体装置1の半導体集積回路10は接着剤又ははんだによりダイパッド12上に取り付けられており、かつ図中上部、即ちその能動面上には保護膜26が形成されている。また、その保護膜26の複数の電極取り出し口22,24を介して半導体集積回路10の金属配線20に接続されたワイヤー18がリード16に接続されており、半導体集積回路10、ダイパッド12,ワイヤー18金属配線20,保護膜26等がエポキシ樹脂28により封止されている。
ここで、本実施形態では、半導体集積回路10の能動面には従来の電極取り出し口22,24に加えて半導体集積回路10の任意の場所に半導体集積回路の少なくともグランドライン若しくは電源ラインのどちらか一方を取り出す電極取り出し口32を一箇所あるいは複数箇所設け、その部分の保護膜26は除去されている。保護膜26上には、半導体集積回路10の外部端子との接続を行う電極取り出し口32以外の保護膜26の開孔部を除く部分に、蒸着法、若しくはメッキ法で金、アルミニュウム、銅又はそれらを主成分とする合金でできた金属膜を形成している。形成する金属膜の大きさは、半導体集積回路の外部端子との接続を行う電極取り出し口32以外の保護膜の開孔部を除く領域の概ね60〜80%が望ましい。これにより半導体集積回路のグランドライン又は電源ラインのどちらか一方は保護膜26の上に形成された金属膜30と接合される。
この金属膜30は半導体装置1を覆うエポキシ樹脂28から露出しており、この露出した金属膜30とプリント基板の電極(図示せず)とを接続させることにより、従来のように長い金属配線を用いずに半導体集積回路10の電極(電源又はグランド電極)に接続することができる。また、半導体集積回路10で発生した熱を金属膜30を介して外部に放熱することができる。
この金属膜30は半導体装置1を覆うエポキシ樹脂28から露出しており、この露出した金属膜30とプリント基板の電極(図示せず)とを接続させることにより、従来のように長い金属配線を用いずに半導体集積回路10の電極(電源又はグランド電極)に接続することができる。また、半導体集積回路10で発生した熱を金属膜30を介して外部に放熱することができる。
図2は本発明の半導体装置の第2の実施形態を示す模式的断面図である。この実施形態では基本構造は図1に示した半導体装置と同様であり、ただ、第1の実施形態に係る半導体装置1における金属膜30に代えて、半導体集積回路10と半導体装置1の露出部との応力を緩和するために保護膜26の上に形成させた金属膜30aの上にさらにポリイミド等の応力緩和膜34を設け、さらにその上に蒸着法、若しくはメッキ法等で例えば、金、アルミニュウム、銅又はこれらを主成分とする合金でできた金属膜30bを形成させている。半導体集積回路からみて上層の金属膜30bは半導体装置1を封止するエポキシ樹脂28から露出しており、この露出した金属膜30bとプリント基板の電極(図示せず)とを接続させ、下層の金属膜30aと上層の金属膜30bは少なくとも1箇所で接続されている。この構成により、前記第1の実施形態と同様に従来のように長い金属配線を用いずに半導体集積回路10の内部電極(内部素子)を電源又はグランドラインに接続することができるだけでなく、応力緩和層34を備えているので、動作時と非動作時に半導体装置1が加熱と冷却を繰り返すことで、同装置1内部の各要素間の熱膨張率の差により接合部分が剥離して半導体装置1が破損したり或いは接続不良を起こすなどの問題が生じることはない。
図3は本発明の半導体装置の第3の実施形態を示す模式的断面図である。この実施形態は、第1の実施形態に係る半導体装置1における金属膜30上に金、銅などの金属板40を配置した構造である。この構造は、半導体集積回路10と半導体装置1の表面、あるいは裏面までに距離があり、金属膜30で半導体装置1の表面あるいは裏面に露出させるには生産性的にも経済的にも好ましくない場合に好適であって、金属膜の上に例えば、金、アルミニュウム、銅或いはこれらを主成分とする合金でできた金属板を接合して、その金属板を半導体装置の表面あるいは裏面に露出させている。
この構成により、前記第1の実施形態と同様に従来のように長い金属配線を用いずに半導体集積回路10の内部電極を電源又はグランドラインに接続することができるだけでなく、金属板40はヒートシンクとして機能するから半導体集積回路で発生した熱を一層促進することができる。また、金属膜30と金属板40の接合は金−スズ接合、高温はんだ接合が望ましい。
この構成により、前記第1の実施形態と同様に従来のように長い金属配線を用いずに半導体集積回路10の内部電極を電源又はグランドラインに接続することができるだけでなく、金属板40はヒートシンクとして機能するから半導体集積回路で発生した熱を一層促進することができる。また、金属膜30と金属板40の接合は金−スズ接合、高温はんだ接合が望ましい。
図4は本発明の半導体装置の第4の実施形態を示す模式的断面図である。
この実施形態は、第2の実施形態における上層金属層30bの上に第3の実施形態における金属板40を配置した構造である。
即ち、保護膜26の上に形成させた金属膜30aの上にさらにポリイミド等の応力緩和膜34を設け、その上に蒸着法、若しくはメッキ法等で例えば、金、アルミニュウム、銅又はこれらを主成分とする合金でできた金属膜30bを形成させ、更にその上に金属板40を配置した構造である。この場合も、下層の金属膜30aと上層の金属膜30bは少なくとも1箇所で接続されている。
従って、この実施形態の半導体装置1は、第2及び第3の実施形態の備えた前記作用効果を合わせて備えている。即ち、従来のように長い金属配線を用いずに半導体集積回路10を電源又はグランドラインに接続することにより、さらに、ヒートシンクとなる金属板40により半導体集積回路からの放熱が一層促進されるだけでなく、応力緩和膜34により熱応力が緩和されるため、接合部の剥離や隙間の形成が確実に防止でき、半導体装置1は破損することなく常に安定した動作を行うことができる。
この実施形態は、第2の実施形態における上層金属層30bの上に第3の実施形態における金属板40を配置した構造である。
即ち、保護膜26の上に形成させた金属膜30aの上にさらにポリイミド等の応力緩和膜34を設け、その上に蒸着法、若しくはメッキ法等で例えば、金、アルミニュウム、銅又はこれらを主成分とする合金でできた金属膜30bを形成させ、更にその上に金属板40を配置した構造である。この場合も、下層の金属膜30aと上層の金属膜30bは少なくとも1箇所で接続されている。
従って、この実施形態の半導体装置1は、第2及び第3の実施形態の備えた前記作用効果を合わせて備えている。即ち、従来のように長い金属配線を用いずに半導体集積回路10を電源又はグランドラインに接続することにより、さらに、ヒートシンクとなる金属板40により半導体集積回路からの放熱が一層促進されるだけでなく、応力緩和膜34により熱応力が緩和されるため、接合部の剥離や隙間の形成が確実に防止でき、半導体装置1は破損することなく常に安定した動作を行うことができる。
図5は、本発明の半導体装置1の第5の実施形態を示す模式的断面図である。この実施形態は、第4の実施形態においてダイパッド12の下側を封止用エポキシ樹脂から露出させて、ダイパッド12が回路基板に直接接触するように構成されている。そのため、第4の実施形態の作用効果に加え、半導体集積回路10で発生した熱はダイパッド12を通じて回路基板に放熱することができ、その分放熱効率が向上するとの作用効果を得ることができる。
図6は本発明の半導体装置1の第6の実施形態を示す模式的断面図であり、図5に示す半導体装置1におけるダイパッド12、半導体集積回路10、保護膜26、第1金属膜30a、応力緩和膜34、第2の金属膜30b、金属板40を天地逆向きに配置してワイヤー18を介してリード16に接続している。
この構造では、金属板が直接プリント回路基板に直接接続されるから配線抵抗を一層低減することができ、かつ、金属板の熱が直接回路基板に放熱されるとともに、ダイパッド12も封止樹脂から露出するよう構成されているため、ダイパッド12からの放熱も促進される。
この構造では、金属板が直接プリント回路基板に直接接続されるから配線抵抗を一層低減することができ、かつ、金属板の熱が直接回路基板に放熱されるとともに、ダイパッド12も封止樹脂から露出するよう構成されているため、ダイパッド12からの放熱も促進される。
図7は本発明の半導体装置1の第7の実施形態を示す模式的断面図であり、図4に示す半導体装置1におけるダイパッド12、半導体集積回路10、保護膜26、第1金属膜30a、応力緩和膜34、第2の金属膜30b、金属板40を天地逆向きに配置してワイヤー18を介してリード16に接続している。
この構造でも、金属板が直接プリント回路基板に接続されるため、一層短距離で回路基板の電極に接続することができ、その分抵抗を低減することができる。その他の作用効果は図4に記載されたものと同様である。
この構造でも、金属板が直接プリント回路基板に接続されるため、一層短距離で回路基板の電極に接続することができ、その分抵抗を低減することができる。その他の作用効果は図4に記載されたものと同様である。
図8は本発明の半導体装置1の第8の実施形態を示す模式的断面図であり、この実施形態では、ワイヤー18をダイパッド12に接合し、かつダイパッド12の下側に複数のバンプ42を設けて、この複数のバンプ42を介して例えばプリント回路基板の電極に接続される。その他の構成は図5に示す半導体装置1と同様であり、その作用効果もそれと同様である。
以上の各実施形態において、封止樹脂から露出させた金属膜30又は金属板40が金以外のときは、半導体装置1の内部を保護してその腐食防止等をするため、露出させた金属膜30又は金属板40の表面に金若しくははんだ或いはスズメッキを施すことが望ましい。
以上の各実施形態において、封止樹脂から露出させた金属膜30又は金属板40が金以外のときは、半導体装置1の内部を保護してその腐食防止等をするため、露出させた金属膜30又は金属板40の表面に金若しくははんだ或いはスズメッキを施すことが望ましい。
1…半導体装置、10…半導体集積回路、12…ダイパッド、14…接着剤又ははんだ、16…リード、18…ワイヤー、22,24…電極取り出し口、26…保護膜、30…金属膜、32…グランド又は電源ライン、34…応力緩和膜、40…金属板、42…バンプ。
Claims (8)
- 半導体集積回路と、該半導体集積回路の電極端子と基板電極とを接続する導電手段を有し、樹脂封止した半導体装置において、
上記半導体集積回路上に順に積層して設けた保護膜及び金属膜を有し、該金属膜が上記保護膜の開孔部分で半導体集積回路の内部電極と接続し、かつ該金属膜を上記半導体装置の表面若しくは裏面側で上記封止樹脂から露出させたことを特徴とする半導体装置。 - 請求項1に記載された半導体装置において、
上記金属膜が応力緩和層を備えていることを特徴とする半導体装置。 - 請求項2に記載された半導体装置において、
上記金属膜は第1及び第2の金属膜からなり、該第1及び第2の金属膜は上記応力緩和層を介在させて少なくとも1箇所で接続されており、上記第2の金属膜を半導体装置の表面、若しくは裏面側で上記封止樹脂から露出させたことを特徴とする半導体装置。 - 請求項1に記載された半導体装置において、
上記第1の金属膜に接合された金属板を有し、かつ該金属板を上記半導体装置の表面若しくは裏面側で封止樹脂から露出させたことを特徴とする半導体装置。 - 請求項2又は3に記載された半導体装置において、
上記第2の金属膜に接合された金属板を有し、かつ該金属板を上記半導体装置の表面若しくは裏面側で封止樹脂から露出させたことを特徴とする半導体装置。 - 請求項1ないし5のいずれかに記載された半導体装置において、
上記第1及び第2の金属膜は金、アルミニュウム、銅又はそれを主成分とする合金からなり、
上記応力緩和層はポリイミド、エポキシ樹脂、その他のエラストマー又はプラストマーであることを特徴とする半導体装置。 - 請求項1ないし6に記載された半導体装置において、
半導体集積回路を搭載したダイパッドを有し、該ダイパッドを半導体装置の表面若しくは裏面側で上記封止樹脂から露出させたことを特徴とする半導体装置。 - 請求項1ないし7のいずれかに記載された半導体装置において、
半導体装置の表面あるいは裏面側で上記封止樹脂から露出させた金以外の金属膜又は金属板の表面にメッキ層を有することを特徴とする半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287813A JP2005057125A (ja) | 2003-08-06 | 2003-08-06 | 半導体装置 |
KR1020040060778A KR20050016087A (ko) | 2003-08-06 | 2004-08-02 | 반도체장치 |
CNB2004101047336A CN100386870C (zh) | 2003-08-06 | 2004-08-03 | 半导体装置 |
US10/911,509 US20050212148A1 (en) | 2003-08-06 | 2004-08-05 | Semiconductor device |
TW093123585A TWI346369B (en) | 2003-08-06 | 2004-08-06 | Semiconductor device |
US11/468,693 US20070120236A1 (en) | 2003-08-06 | 2006-08-30 | Semiconductor device |
US11/469,225 US20070063334A1 (en) | 2003-08-06 | 2006-08-31 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287813A JP2005057125A (ja) | 2003-08-06 | 2003-08-06 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005057125A true JP2005057125A (ja) | 2005-03-03 |
Family
ID=34366691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003287813A Withdrawn JP2005057125A (ja) | 2003-08-06 | 2003-08-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005057125A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347488A (ja) * | 2004-06-02 | 2005-12-15 | Fujitsu Ltd | 半導体装置 |
US9508639B2 (en) | 2014-08-06 | 2016-11-29 | Rohm Co., Ltd. | Package-in-substrate, semiconductor device and module |
JP2017028131A (ja) * | 2015-07-23 | 2017-02-02 | 株式会社デンソー | パッケージ実装体 |
JP2017034131A (ja) * | 2015-08-03 | 2017-02-09 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置及びそれを有する実装基板 |
US11195803B2 (en) | 2018-03-08 | 2021-12-07 | Mitsubishi Electric Corporation | Semiconductor element, semiconductor device, power conversion device, and method of manufacturing semiconductor element |
-
2003
- 2003-08-06 JP JP2003287813A patent/JP2005057125A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347488A (ja) * | 2004-06-02 | 2005-12-15 | Fujitsu Ltd | 半導体装置 |
US9508639B2 (en) | 2014-08-06 | 2016-11-29 | Rohm Co., Ltd. | Package-in-substrate, semiconductor device and module |
JP2017028131A (ja) * | 2015-07-23 | 2017-02-02 | 株式会社デンソー | パッケージ実装体 |
JP2017034131A (ja) * | 2015-08-03 | 2017-02-09 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置及びそれを有する実装基板 |
US11195803B2 (en) | 2018-03-08 | 2021-12-07 | Mitsubishi Electric Corporation | Semiconductor element, semiconductor device, power conversion device, and method of manufacturing semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11605609B2 (en) | Ultra-thin embedded semiconductor device package and method of manufacturing thereof | |
US8451621B2 (en) | Semiconductor component and method of manufacture | |
US10312184B2 (en) | Semiconductor systems having premolded dual leadframes | |
US20040169262A1 (en) | Co-packaged control circuit, transistor and inverted diode | |
EP3157053B1 (en) | Power module | |
US7157292B2 (en) | Leadframe for a multi-chip package and method for manufacturing the same | |
US8040682B2 (en) | Semiconductor device | |
US20090146314A1 (en) | Semiconductor Device | |
US20080029875A1 (en) | Hermetically sealed semiconductor device module | |
JP2015005681A (ja) | 半導体装置及びその製造方法 | |
US20070063334A1 (en) | Semiconductor device | |
CN109801900B (zh) | 一种电力用逆变电路装置 | |
JP2005057125A (ja) | 半導体装置 | |
US20050087864A1 (en) | Cavity-down semiconductor package with heat spreader | |
JP2008017540A (ja) | 超小型電力変換装置 | |
JP2005057126A (ja) | 半導体装置 | |
WO2021031125A1 (zh) | 线路嵌入式基板、芯片封装结构及基板制备方法 | |
JPH08148647A (ja) | 半導体装置 | |
JP3451020B2 (ja) | 半導体装置の製造方法 | |
JP2019050297A (ja) | 半導体装置 | |
KR102332716B1 (ko) | 반도체 패키지 | |
JP3372169B2 (ja) | 半導体パッケージ | |
JPH07226454A (ja) | 半導体装置 | |
JP2009158825A (ja) | 半導体装置 | |
JP4544724B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060803 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070717 |