JP2015055582A

JP2015055582A - 回路基板検査装置

Info

Publication number: JP2015055582A
Application number: JP2013189936A
Authority: JP
Inventors: 悟朗竹内; Goro Takeuchi
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 2013-09-13
Filing date: 2013-09-13
Publication date: 2015-03-23
Anticipated expiration: 2033-09-13
Also published as: JP6138640B2

Abstract

【課題】構成の複雑化と検査信号の劣化を回避しつつ導体パターン間の絶縁検査と電子部品の部品検査を行いかつ電子部品の劣化も回避する。
【解決手段】プローブピン２１のすべてを第１検査部４から切り離したり任意のプローブピン２１を第１検査部４に接続したりするスキャナ３と、１つの導体パターン群ＧＰを構成させる電子部品に接続された導体パターンＰに接触するプローブピン２１に配線を介して直接接続されている第２検査部５と、第１検査部４等に電圧Ｖ１を供給する電源部８と、電圧Ｖ１と電気的に絶縁された電圧Ｖ２を第２検査部５に供給するフローティング電源部９と、スキャナ３を構成する切替スイッチのオン・オフ状態を切り替え制御するタイミングにおいて、第２検査部５を制御して、配線を介して第２検査部５と接続されているすべてのプローブピン２１に予め規定された電圧値の直流定電圧を第２検査部５から供給させる制御部６とを備えている。
【選択図】図１

Description

本発明は、導体パターンが形成されると共に導体パターンに接続された電子部品が内蔵された回路基板に対して所定の電気的検査を実行する回路基板検査装置に関するものである。

この種の回路基板検査装置として、本願出願人は下記特許文献１に開示された回路基板検査装置を既に提案している。この回路基板検査装置では、制御部が、導体パターンデータおよび電子部品接続データに基づいて電子部品を介して連鎖的に接続されている全ての導体パターンを１つの導体パターン群として特定すると共に、導体パターン群が複数存在するときに１つの導体パターン群におけるいずれかの導体パターンと他の１つの導体パターン群におけるいずれかの導体パターンとの間に検査用信号を供給させる第１処理を実行し、検査部が、第１処理の実行時において、検査用信号の供給に伴って１つの導体パターン群の導体パターンと他の１つの導体パターン群の導体パターンとの間に生じる物理量に基づいて各導体パターン群の間の絶縁状態を検査する。

したがって、この回路基板検査装置によれば、１つの導体パターン群に含まれている導体パターンおよび電子部品は基本的には同電位に維持されるため、回路基板に実装されている電子部品を損傷させることなく絶縁されているべき導体パターンの間の絶縁状態を確実に検査することが可能になっている。また、この回路基板検査装置では、回路基板に実装されている電子部品の例えば抵抗値を算出し、この算出した抵抗値に基づいて電子部品の良否検査（部品検査）を実施することも可能となっている。

また、外部の測定器から別の動作波形などを回路基板の電子部品（ＩＣ（集積回路））に与えて、例えば、簡易的なファンクションテストを実施可能にするための構成として、下記特許文献２に従来の技術として開示されている構成、すなわち、外部入出力端子と、各アームに取り付けられているプローブピンをスキャナボード側若しくは外部入出力端子側のいずれかに切り替えるスイッチとを備える構成も知られている。

ところが、上記した従来の回路基板検査装置には、以下のような改善すべき課題が存在している。すなわち、この回路基板検査装置を用いて、導体パターンの間の絶縁状態の検査と共に、上記のファンクションテストのような電子部品についての部品検査を実施するためには、上記の特許文献２に開示されているようなスイッチを設けて、絶縁状態の検査を行う際にはプローブピンをスキャナボード側に切り替え、部品検査を行う際にはプローブピンを外部入出力端子側に切り替える構成にする必要がある、このため、このように構成した場合には、スイッチを追加する分だけ装置構成が複雑になると共に、部品検査のための検査信号がスイッチを経由する際に劣化（信号の減衰やノイズの混入）するおそれがあるという課題が存在しており、この課題の改善が求められていた。

そこで、本願出願人は、この課題を改善すべく特願２０１２−２００２４８において、装置構成の複雑化と検査信号の劣化を回避しつつ導体パターン間の絶縁検査と電子部品の部品検査を行い得る回路基板検査装置を提案している。この回路基板検査装置では、回路基板に内蔵されている電子部品の検査を実行する第２検査部を、この第２検査部にフローティング電源部から作動用電圧を供給し、かつ第２検査部との間でのデータや信号のやり取りをアイソレータを介して実行する構成にすることで、絶縁検査を実行する第１検査部に対してフローティング構造としている。これにより、この回路基板検査装置では、第１検査部からの信号を切り替えてフィクスチャの任意のプローブピンに供給したり第１検査部をすべてのプローブピンから切り離したりするスキャナと、プローブピンとを配線で常時接続としつつ、第２検査部を構成する検査装置およびプローブピンについても配線で常時接続として、第１検査部側のスキャナと、第２検査部側の検査装置とをスイッチで切り替えなくてもよい構造としている。

特許第４５３２５７０号公報（第３−６頁、第１図）特開平６−３３１６９９号公報（第２頁、第３図）

ところで、本願出願人は、特願２０１２−２００２４８において提案した上記の回路基板検査装置について継続して検討を行った。その結果、配線を介してプローブピンに常時接続されるスキャナを構成するスイッチ素子として、メカニカルリレーやフォトモスリレーを使用したときには生じないが、アナログスイッチ（特に高耐圧アナログスイッチ）を使用したときには、スパイク状のノイズに起因する課題が存在していることを見出した。具体的には、このアナログスイッチがＦＥＴ（電界効果トランジスタ）で構成されるため、ゲート端子に供給する制御信号の立ち上がり時および立ち下がり時においてスパイク状のノイズがソース端子側やドレイン端子側に寄生容量を介して漏れ出すという現象が生じ、このノイズが、配線およびプローブピンを介して回路基板に内蔵されている電子部品（特にＩＣなどの耐圧の低い電子部品）に供給されて、場合によっては電子部品を劣化させるおそれがあるという改善すべき課題の存在を見出した。

本発明は、かかる課題に鑑みてなされたものであり、装置構成の複雑化と検査信号の劣化を回避しつつ導体パターン間の絶縁検査と電子部品の部品検査を行い得ると共に、電子部品の劣化についても回避し得る回路基板検査装置を提供することを主目的とする。

上記目的を達成すべく請求項１記載の回路基板検査装置は、複数の導体パターンが形成されると共に当該複数の導体パターンのうちのいずれかの導体パターンに接続された電子部品が内蔵された回路基板を検査する回路基板検査装置であって、前記複数の導体パターンに接触させられる複数のプローブピンが立設されたフィクスチャと、一対の接続端子を有し当該一対の接続端子に接続された検査対象部位間の絶縁状態を検査する第１検査部と、複数の切替スイッチを有して構成されると共に、配線を介して前記複数のプローブピンおよび前記一対の接続端子と接続された状態で前記フィクスチャと前記第１検査部との間に配設されて、前記切替スイッチのオン・オフ状態が制御されることにより、前記複数のプローブピンすべてを前記一対の接続端子から切り離す分離状態および前記複数のプローブピンのうちの任意のプローブピンを前記一対の接続端子に接続する接続状態のいずれかの状態に移行するスキャナと、前記電子部品を介して連鎖的に接続されている全ての前記導体パターンを１つの導体パターン群としたときに、１つの当該導体パターン群を構成させる前記電子部品に接続されている前記導体パターンに接触する前記プローブピンに配線を介して直接的に接続されて、当該電子部品に対する部品検査を実行する第２検査部と、前記第１検査部、前記スキャナおよび前記第２検査部に対する制御を実行する制御部と、前記第１検査部、前記スキャナおよび前記制御部に第１作動用電圧を供給する電源部と、前記第１作動用電圧と電気的に絶縁された第２作動用電圧を前記第２検査部に供給するフローティング電源部とを備え、前記制御部は、前記スキャナに対する制御を実行して、１つの前記導体パターン群におけるいずれかの前記導体パターン、他の１つの前記導体パターン群におけるいずれかの前記導体パターン、および前記導体パターン群を構成しない前記導体パターンのうちのいずれか２つを前記検査対象部位として前記一対の接続端子に接続させると共に前記第１検査部に対する制御を実行して当該検査対象部位間の絶縁状態を検査させる絶縁検査処理と、前記スキャナに対する制御を実行して当該スキャナを前記分離状態に移行させると共に前記第２検査部に対する制御を実行して前記部品検査を実行させる部品検査処理とを実行すると共に、前記スキャナに対する制御を実行して前記切替スイッチの前記オン・オフ状態を切り替え制御するタイミングにおいて、前記第２検査部を制御して、前記配線を介して前記第２検査部と接続されているすべての前記プローブピンに予め規定された電圧値の直流定電圧を当該第２検査部から供給させる。

また、請求項２記載の回路基板検査装置は、請求項１記載の回路基板検査装置において、前記制御部は、前記絶縁検査処理の実行時において、前記検査対象部位としての１つの前記導体パターン群を構成する前記各導体パターンが互いに同電位になるように前記スキャナに対する制御を実行する。

請求項１記載の回路基板検査装置では、導体パターン群に配線を介して接続されている第２検査部はフローティング電源部から電圧が供給されて作動する。したがって、この回路基板検査装置によれば、第２検査部が配線を介してプローブピンに接続されている状態で、制御部が絶縁検査処理を実行したとしても、第２検査部の基準電位および電圧と、制御部側の電源部の基準電位および電圧とが相互に電気的に分離されているため、第２検査部と制御部などの電源部側の回路との間での電流の回り込みを防止することができ、これにより、第２検査部の損傷を回避することができる。また、この回路基板検査装置によれば、第２検査部とフィクスチャのプローブピンとの間は配線を介して直接的に接続したままの状態でよいため、絶縁検査の際に第２検査部とフィクスチャのプローブピンとの間を分離するためのスイッチを不要にでき、これによって装置構成の複雑化を回避することができると共に、第２検査部から回路基板に内蔵されている電子部品への検査信号についてもその劣化を回避して供給することができる。

また、この回路基板検査装置では、制御部が、スキャナに対する制御を実行して切替スイッチのオン・オフ状態を切り替え制御するタイミングにおいて、第２検査部を制御して、配線を介して第２検査部と接続されているすべてのプローブピンに予め規定された電圧値の直流定電圧を第２検査部から供給させる。したがって、この回路基板検査装置によれば、スキャナを構成する切替スイッチをオン状態およびオフ状態のうちのいずれか一方の状態から他方の状態に切り替え制御するためにゲート端子に供給する制御信号の立ち上がり時および立ち下がり時のうちの少なくとも一方の時において、直流定電圧の供給によって各導体パターン間のインピーダンスを低い値に規定できるため、任意の一対の導体パターン間に発生するノイズ電圧の電圧値を低い値に抑制できる結果、第２検査部に直接的に接続されている電子部品の劣化を回避することができる。

また、請求項３記載の回路基板検査装置では、制御部が、絶縁検査処理の実行時において、検査対象部位としての１つの導体パターン群を構成する各導体パターンが互いに同電位になるようにスキャナを制御する。したがって、この回路基板検査装置によれば、同じ導体パターン群内における各導体パターンの間の電位差によって同じ導体パターン群内において漏れ電流が生じて、それによって電子部品が損傷するという事態の発生を確実に防止することができる。

回路基板検査装置１の構成を示す構成図である。

以下、回路基板検査装置の実施の形態について、添付図面を参照して説明する。

最初に、回路基板検査装置１の構成について説明する。図１に示す回路基板検査装置１は、フィクスチャ（ピンボード）２、スキャナ３、第１検査部４、第２検査部５、制御部６、記憶部７、電源部８、フローティング電源部９およびアイソレータ１０を備えて、回路基板５１に対して所定の電気的検査を実行可能に構成されている。

検査対象である回路基板５１は、内部に電子部品が内蔵された部品内蔵型の回路基板であり、図１に示すように、一例として、複数の導体パターンＰ１〜Ｐ１６（以下、特に区別しないときには、「導体パターンＰ」ともいう）が形成されていると共に、電子部品としての抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４、コンデンサＣ１，Ｃ２，Ｃ３、および集積回路ＩＣ１，ＩＣ２が内部に内蔵されている。なお、内蔵されている電子部品に接続されている導体パターンＰ１〜Ｐ１５は、不図示のビア（またはスルーホール）などを介して回路基板５１の表面（本例では一例として上面）と電子部品が配設されている回路基板５１の内部との間に亘って形成されている。また、導体パターンＰ１６は、一例として、回路基板５１の表面に形成されている。また、集積回路ＩＣ１は、所定の周波数特性を有するフィルタ素子であり、集積回路ＩＣ２は、一例として、入力ピン（例えば、導体パターンＰ１１，Ｐ１２，Ｐ９に接続されているピン）に入力される論理で示される値に応じた電圧を出力ピン（例えば、導体パターンＰ８に接続されているピン）から出力するＤ／Ａ変換器であるものとする。

また、この回路基板５１には、複数の電子部品が表面に後付けで実装される。この例では一例として、図１において破線で示すように、導体パターンＰ１５と導体パターンＰ１６との間にコンデンサＣ１１が実装されると共に、導体パターンＰ１３と導体パターンＰ１６との間に抵抗Ｒ１１が実装される。したがって、回路基板検査装置１による回路基板５１の検査時には、導体パターン１６は、いずれの電子部品とも接続されていない状態にある。

フィクスチャ２は、複数（ｍ本）のプローブピン２１を備えて構成されている。フィクスチャ２は、不図示の載置台の上面に載置されている回路基板５１の上方において、不図示の支持機構によって回路基板５１に対して接離動自在な状態に支持されている。また、複数のプローブピン２１は、フィクスチャ２の載置台側の面（本例では下面）における接触する導体パターンの接触部位（接触ポイント）に対応する位置に立設されている。本例では、接触部位は、各導体パターンに対して１つずつ規定されている。このため、プローブピン２１は、一例としてｍ（＝１６）本立設されている。この構成により、フィクスチャ２は、各プローブピン２１が対応する接触部位に接触する状態（プロ−ビング状態）まで移動されたときには、載置台との間で回路基板５１を挟み込んで保持する。

スキャナ３は、複数の切替スイッチを有して構成されて、図１に示すように、フィクスチャ２と第１検査部４との間に配設されている。また、スキャナ３は、複数（ｍ本）のプローブピン２１と配線（本数はｍ本）を介して接続されると共に、第１検査部４の後述する一対の接続端子４ａ，４ｂと配線（２本の配線）を介して接続されている。また、スキャナ３は、制御部６によって複数の切替スイッチのオン・オフ状態が制御されることにより、複数のプローブピン２１のすべてを第１検査部４の一対の接続端子４ａ，４ｂから切り離す分離状態、および複数のプローブピン２１のうちの任意のプローブピン２１を第１検査部４の一対の接続端子４ａ，４ｂのうちの任意の一方の接続端子に接続すると共に、この一方の接続端子に接続されたプローブピン２１を除く他のプローブピン２１のうちの任意のプローブピン２１を一対の接続端子４ａ，４ｂのうちの他方の接続端子に接続する接続状態のいずれかの状態に移行することが可能になっている。また、各切替スイッチには、ＦＥＴ（電界効果トランジスタ）で構成されたアナログスイッチ（特に高耐圧アナログスイッチ）が使用されている。

第１検査部４は、一対の接続端子４ａ，４ｂを有し、この一対の接続端子４ａ，４ｂに接続された検査対象部位間の絶縁状態を検査する。一例として、第１検査部４は、一対の接続端子４ａ，４ｂと共に、絶縁抵抗計および処理部（いずれも図示せず）を備えている。この構成により、処理部が制御部６によって制御されることで絶縁抵抗計を作動させて、一対の接続端子４ａ，４ｂに接続された検査対象部位間の絶縁抵抗を測定し、この測定した絶縁抵抗の抵抗値と予め規定された基準抵抗値とを比較することにより、検査対象部位間の絶縁状態を検査して（例えば、算出した抵抗値が基準抵抗値以上のときには絶縁状態は良好であり、基準抵抗値未満のときには絶縁状態は不良であるというようにして検査して）、この検査結果を示す結果データＤ１を制御部６に出力する。

第２検査部５は、内蔵されている電子部品（本例では、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４、コンデンサＣ１，Ｃ２，Ｃ３、および集積回路ＩＣ１，ＩＣ２）のうちの部品検査を実行する電子部品に接続されている導体パターンに接触する各プローブピン２１にｎ本の配線を介して接続されて、これらの電子部品に対する部品検査を実行する。本例では、部品検査を実行する電子部品は一例として集積回路ＩＣ１，ＩＣ２の２つであるため、この部品検査を実行する電子部品の個数に対応して、第２検査部５は、フィルタ素子である集積回路ＩＣ１の周波数特性を測定して検査するための検査装置Ａ（例えば、周波数特性測定器）と、Ｄ／Ａ変換器である集積回路ＩＣ２を動作させて検査するための検査装置Ｂ（例えば、集積回路ＩＣ２を作動させるためのデジタルデータを複数ビット出力可能な信号出力装置、および集積回路ＩＣ２の出力電圧を測定する電圧測定器）の２つの検査装置を備え、各集積回路ＩＣ１，ＩＣ２に接続されている導体パターン（この例では、９本の導体パターンＰ１，Ｐ２，Ｐ３，Ｐ８〜Ｐ１３）に接触する９本のプローブピン２１に９本の配線（ｎ＝９）を介して接続されている。

この場合、検査装置Ａは、検査対象とする集積回路ＩＣ１に接続されている導体パターンＰ１，Ｐ２，Ｐ３に接触する３本のプローブピン２１に、ｎ（本例では９）本の配線のうちの３本の配線を介して接続されている。また、検査装置Ｂは、検査対象とする集積回路ＩＣ２に接続されている導体パターンＰ８〜Ｐ１３に接触する６本のプローブピン２１に、ｎ本の配線のうちの他の６本の配線を介して接続されている。また、各検査装置Ａ，Ｂは互いに電気的に分離されている。

また、第２検査部５は、電源部８から出力される電圧（第１作動用電圧）Ｖ１に基づいて作動するスキャナ３、第１検査部４、制御部６および記憶部７とは異なり、フローティング電源部９から供給される電圧（電圧Ｖ１側から電気的に絶縁された電圧）を作動用電圧として作動する。具体的には、第２検査部５の検査装置Ａは、フローティング電源部９から電源端子５ａに供給される電圧Ｖ２（電圧Ｖ１側の後述の基準電位Ｇ１および電圧Ｖ１から電気的に絶縁された後述の基準電位Ｇ２を基準として生成される第２作動用電圧）を作動用電圧として作動する。一方、第２検査部５の他の１つの検査装置Ｂは、フローティング電源部９から電源端子５ｂに供給される電圧Ｖ３（電圧Ｖ１側の基準電位Ｇ１および電圧Ｖ１から電気的に絶縁され、かつ基準電位Ｇ２および電圧Ｖ２からも電気的に絶縁された後述の基準電位Ｇ３を基準として生成される電圧）を作動用電圧として作動する。

また、第２検査部５の検査装置Ａは、制御部６によって制御されて作動して（制御部６から出力される制御信号Ｓａに基づいて動作して）、集積回路ＩＣ１を検査するための検査信号を生成して集積回路ＩＣ１に出力することにより、集積回路ＩＣ１に対する検査を実行する。また、検査装置Ａは、制御部６によって制御されて作動して、集積回路ＩＣ１に対する検査の結果を示す結果データＤａを制御部６に出力する。また、検査装置Ａは、制御部６によって制御されて作動して、集積回路ＩＣ１に接続されている導体パターンＰ１，Ｐ２，Ｐ３に接触する３本のプローブピン２１に予め規定された直流定電圧を出力する。具体的には、検査装置Ａは、導体パターンＰ２に接触するプローブピン２１に基準電位Ｇ２と同電位の直流定電圧を出力し、導体パターンＰ１，３に接触する２本のプローブピン２１に基準電位Ｇ２以上電圧Ｖ２未満の電圧範囲内から予め任意に規定された電圧値（集積回路ＩＣ１の最大定格電圧よりも低い電圧値）の直流定電圧を出力する。

同様にして、第２検査部５の他の１つの検査装置Ｂも、制御部６によって制御されて作動して（制御部６から出力される制御信号Ｓｂに基づいて動作して）、集積回路ＩＣ２を検査するための検査信号を生成して集積回路ＩＣ２に出力することにより、集積回路ＩＣ２に対する検査を実行する。また、検査装置Ｂは、制御部６によって制御されて作動して、集積回路ＩＣ２に対する検査の結果を示す結果データＤｂを制御部６に出力する。また、検査装置Ｂは、制御部６によって制御されて作動して、集積回路ＩＣ２に接続されている導体パターンＰ８〜Ｐ１３に接触する６本のプローブピン２１に直流定電圧を出力する。具体的には、検査装置Ｂは、導体パターンＰ１３に接触するプローブピン２１に基準電位Ｇ３と同電位の直流定電圧を出力し、導体パターンＰ８〜Ｐ１２に接触する５本のプローブピン２１に基準電位Ｇ３以上電圧Ｖ３未満の電圧範囲内から予め任意に規定された電圧値（集積回路ＩＣ２の最大定格電圧よりも低い電圧値）の直流定電圧を出力する。

なお、検査装置Ａと制御部６との間の制御信号Ｓａおよび結果データＤａのやり取り、および検査装置Ｂと制御部６との間の制御信号Ｓｂおよび結果データＤｂのやり取りは、アイソレータ１０を介して行われる。

さらに、第２検査部５の検査装置Ａ，Ｂが検査する集積回路ＩＣ１，ＩＣ２は、後述するように、互いに電気的に絶縁されている異なる導体パターン群ＧＰ１，ＧＰ２（以下、区別しないときには、「導体パターン群ＧＰ」ともいう。）にそれぞれ含まれている。

このようにして、各検査装置Ａ，Ｂが第２検査部５の内部において互いに電気的に分離され、かつ検査装置Ａにフローティング電源部９から供給される電圧Ｖ２およびその基準電位Ｇ２と、検査装置Ｂにフローティング電源部９から供給される電圧Ｖ３およびその基準電位Ｇ３とが互いに電気的に絶縁（分離）され、検査装置Ａ，Ｂが共にアイソレータ１０を介して制御部６と電気的に絶縁され、かつ検査装置Ａ，Ｂが配線を介して直接接続されている集積回路ＩＣ１，ＩＣ２に接続されている各導体パターン群ＧＰ１，ＧＰ２同士が電気的に絶縁されている構成のため、第２検査部５（本例では各検査装置Ａ，Ｂ）は、常にフローティング状態になっている。

制御部６は、コンピュータなどを備えて構成されて、上記したように、第１検査部４、スキャナ３および第２検査部５に対する制御を実行して、定電圧供給処理、絶縁検査処理および部品検査処理を実行する。

記憶部７は、ＲＯＭやＲＡＭなどの半導体メモリや、ＨＤＤ（Hard Disk Drive ）などを備えて構成されて、制御部６のための動作プログラムを記憶すると共に、制御部６が第１検査部４および第２検査部５から取得した結果データＤ１，Ｄａ，Ｄｂを記憶する。また、記憶部７には、回路基板５１に関するデータ、すなわち、各導体パターンＰ１〜Ｐ１６に接触するプローブピン２１を特定可能なデータ、各導体パターンＰ１〜Ｐ１６に接続される各電子部品（抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４、コンデンサＣ１，Ｃ２，Ｃ３、および集積回路ＩＣ１，ＩＣ２）を特定可能なデータ、および部品検査を実行する電子部品（抵抗Ｒ１，Ｒ２、コンデンサＣ２および集積回路ＩＣ１，ＩＣ２）を特定可能なデータが予め記憶されている。

電源部８は、スキャナ３、第１検査部４、制御部６および記憶部７を作動させるための電圧Ｖ１（基準電位Ｇ１を基準とする電圧）を生成して出力する。フローティング電源部９は、一例として、独立した２つの２次巻線を有するトランスを用いて構成された絶縁型ＤＣ／ＤＣコンバータで構成されて、各２次巻線に誘起される交流電圧を電気的に分離された２つの整流平滑回路で直流電圧としての電圧Ｖ２，Ｖ３にそれぞれ変換して出力する。この構成により、フローティング電源部９は、電圧Ｖ１およびこの電圧Ｖ１の基準電位Ｇ１から電気的に絶縁された基準電位Ｇ２を基準とする電圧Ｖ２を生成して出力すると共に、電圧Ｖ１および基準電位Ｇ１、並びに電圧Ｖ２および基準電位Ｇ２の双方から電気的に絶縁された基準電位Ｇ３を基準とする電圧Ｖ３を生成して出力する。アイソレータ１０は、制御部６と第２検査部５との間に配設されて、制御部６から出力される制御信号Ｓａ，Ｓｂを入力すると共に電気的に絶縁して第２検査部５に出力する。また、アイソレータ１０は、第２検査部５から出力される結果データＤａ，Ｄｂを入力すると共に電気的に絶縁して制御部６に出力する。

次に、回路基板検査装置１の動作について、図面を参照して説明する。なお、回路基板５１は、不図示の載置台上に載置されて、この載置台とフィクスチャ２との間で挟み込まれている（保持されている）ものとする。

この状態において、回路基板検査装置１では、制御部６が、まず、回路基板５１に対する絶縁検査処理を実行する。この絶縁検査処理では、制御部６は、最初に、アイソレータ１０を介して第２検査部５に制御信号Ｓａ，Ｓｂを出力することによって第２検査部５を制御して、第２検査部５の各検査装置Ａ，Ｂを停止状態（部品検査のための信号がプローブピン２１に出力されない状態）に移行させる。

次いで、制御部６は、記憶部７に記憶されている回路基板５１に関するデータに基づいて、回路基板５１に内蔵されている上記の電子部品を介して連鎖的に接続されている全ての導体パターンＰを１つの導体パターン群ＧＰとして特定する。回路基板５１では、図１に示すように、導体パターンＰ１〜Ｐ４が、電子部品としての抵抗Ｒ１、コンデンサＣ１および集積回路ＩＣ１を介して連鎖的に接続されている。また、導体パターンＰ５〜Ｐ１５が、電子部品としての抵抗Ｒ２，Ｒ３，Ｒ４、コンデンサＣ２，Ｃ３および集積回路ＩＣ２を介して連鎖的に接続されている。このため、制御部６は、導体パターンＰ１〜Ｐ４を１つの導体パターン群ＧＰ１として特定し、導体パターンＰ５〜Ｐ１５を他の１つの導体パターン群ＧＰ２として特定する。なお、導体パターンＰ１６には電子部品（回路基板５１に予め内蔵されている電子部品）が接続されていない。このため、導体パターンＰ１６は、導体パターン群ＧＰを構成しない導体パターンとして存在している。

続いて、制御部６は、１つの導体パターン群ＧＰにおけるいずれかの導体パターンＰ、他の１つの導体パターン群ＧＰにおけるいずれかの導体パターンＰ、および導体パターン群ＧＰを構成しない導体パターンＰのうちのいずれか２つを検査対象部位として、各検査対象部位間の絶縁状態を検査する（本例では、１つの導体パターン群ＧＰ１と他の導体パターン群ＧＰ２との間の絶縁状態、導体パターン群ＧＰ１と導体パターン群を構成しない導体パターンＰ１６との間の絶縁状態、および導体パターン群ＧＰ２と導体パターンＰ１６との間の絶縁状態を検査する）。

具体的には、制御部６は、導体パターン群ＧＰ１と導体パターン群ＧＰ２との間の絶縁状態の検査に際しては、スキャナ３に対する制御を実行して、導体パターン群ＧＰ１におけるいずれかの導体パターンＰに接触するプローブピン２１（本例では、導体パターン群ＧＰ１におけるすべての導体パターンＰ１〜Ｐ４に接触するすべてのプローブピン２１）をスキャナ３を介して第１検査部４の一対の接続端子４ａ，４ｂのうちのいずれか一方（例えば、接続端子４ａ）に検査対象部位として接続し（つまり、導体パターン群ＧＰ１におけるすべての導体パターンＰ１〜Ｐ４を同電位にし）、かつ他の導体パターン群ＧＰ２におけるいずれかの導体パターンＰに接触するプローブピン２１（本例では、導体パターン群ＧＰ２におけるすべての導体パターンＰ５〜Ｐ１５に接触するすべてのプローブピン２１）をスキャナ３を介して第１検査部４の一対の接続端子４ａ，４ｂのうちの他方（例えば、接続端子４ｂ）に検査対象部位として接続する（つまり、導体パターン群ＧＰ２におけるすべての導体パターンＰ５〜Ｐ１５を同電位にする）。

次いで、このスキャナ３に対する制御を実行する際に、制御部６は、アイソレータ１０を介して第２検査部５に制御信号Ｓａ，Ｓｂを出力することによって定電圧供給処理を実行して、スキャナ３を構成する切替スイッチをオン状態およびオフ状態のうちのいずれか一方の状態から他方の状態に切り替え制御するタイミングにおいて、ｎ本の配線を介して第２検査部５（具体的には、検査装置Ａ，Ｂ）と接続されているすべてのプローブピン２１にこの第２検査部５（検査装置Ａ，Ｂ）から上記した直流定電圧が供給されるように第２検査部５（検査装置Ａ，Ｂ）を制御する。また、制御部６は、ｎ本の配線を介して第２検査部５からプローブピン２１に直流定電圧が供給されている状態において、スキャナ３に対する制御が完了したとき（スキャナ３を構成する切替スイッチをオン状態およびオフ状態のうちのいずれか一方の状態から他方の状態に切り替え制御し終えたとき）には、アイソレータ１０を介して第２検査部５に制御信号Ｓａ，Ｓｂを出力することによって第２検査部５を制御して、第２検査部５の各検査装置Ａ，Ｂを停止状態に移行させる（上記した直流定電圧の供給を停止させる）。

スキャナ３を構成する切替スイッチはＦＥＴで構成されていることから、切替スイッチをオン状態およびオフ状態のうちのいずれか一方の状態から他方の状態に切り替え制御するためにゲート端子に供給する制御信号の立ち上がり時および立ち下がり時のうちの少なくとも一方の時において、スパイク状のノイズ（具体的には、スパイク状の電流）がソース端子側やドレイン端子側に寄生容量を介して漏れ出すという現象が生じる。しかしながら、スパイク状のノイズ電圧によって劣化が生じ易い集積回路ＩＣ１，ＩＣ２に接続されている導体パターンＰ１〜Ｐ３，Ｐ８〜Ｐ１３には、第２検査部５から直流定電圧が供給されて、これらの導体パターンＰ１〜Ｐ３，Ｐ８〜Ｐ１３の電位が不定となる状態のときと比較して、各導体パターンＰ１〜Ｐ３，Ｐ８〜Ｐ１３間のインピーダンスが低い値に規定されている。これにより、各導体パターンＰ１〜Ｐ３，Ｐ８〜Ｐ１３のうちの任意の一対の導体パターン間に電流がスパイク状に流れたとしても、この電流が流れることによってこの一対の導体パターン間に発生するノイズ電圧の電圧値が低い値に抑制されることから、集積回路ＩＣ１，ＩＣ２の劣化が回避されている。

次いで、制御部６は、第１検査部４に対する制御を実行して、検査対象部位間（導体パターン群ＧＰ１と導体パターン群ＧＰ２との間）の絶縁状態を検査させる。

また、制御部６は、導体パターン群ＧＰ１と導体パターンＰ１６との間の絶縁状態の検査に際しては、スキャナ３に対する制御を実行して、導体パターン群ＧＰ１におけるいずれかの導体パターンＰに接触するプローブピン２１（本例では、導体パターン群ＧＰ１におけるすべての導体パターンＰ１〜Ｐ４に接触するすべてのプローブピン２１）をスキャナ３を介して第１検査部４の一対の接続端子４ａ，４ｂのうちのいずれか一方（例えば、接続端子４ａ）に検査対象部位として接続し（導体パターンＰ１〜Ｐ４を同電位にし）、かつ導体パターンＰ１６に接触するプローブピン２１をスキャナ３を介して第１検査部４の一対の接続端子４ａ，４ｂのうちの他方（例えば、接続端子４ｂ）に検査対象部位として接続する。

この場合にも、制御部６は、上記した導体パターン群ＧＰ１と導体パターン群ＧＰ２との間の絶縁状態を検査するときと同様にして、定電圧供給処理を実行して、スキャナ３を構成する切替スイッチをオン状態およびオフ状態のうちのいずれか一方の状態から他方の状態に切り替え制御するタイミングにおいて、第２検査部５と接続されているすべてのプローブピン２１にこの第２検査部５から上記した直流定電圧が供給されるように第２検査部５を制御する。また、制御部６は、第２検査部５からプローブピン２１に直流定電圧が供給されている状態において、スキャナ３に対する制御が完了したとき（スキャナ３を構成する切替スイッチをオン状態およびオフ状態のうちのいずれか一方の状態から他方の状態に切り替え制御し終えたとき）には、第２検査部５を制御して、第２検査部５を停止状態に移行させる（上記した直流定電圧の供給を停止させる）。

これにより、切替スイッチをオン状態およびオフ状態のうちのいずれか一方の状態から他方の状態に切り替え制御するためにゲート端子に供給する制御信号の立ち上がり時および立ち下がり時のうちの少なくとも一方の時において、直流定電圧の供給によって各導体パターンＰ１〜Ｐ３，Ｐ８〜Ｐ１３間のインピーダンスが低い値に規定されていることから、任意の一対の導体パターン間に発生するノイズ電圧の電圧値は低い値に抑制されて、集積回路ＩＣ１，ＩＣ２の劣化が回避されている。

次いで、制御部６は、第１検査部４に対する制御を実行して、検査対象部位間（導体パターン群ＧＰ１と導体パターンＰ１６との間）の絶縁状態を検査させる。

また、制御部６は、導体パターン群ＧＰ２と導体パターンＰ１６との間の絶縁状態の検査に際しては、スキャナ３に対する制御を実行して、導体パターン群ＧＰ２におけるいずれかの導体パターンＰに接触するプローブピン２１（本例では、導体パターン群ＧＰ２におけるすべての導体パターンＰ５〜Ｐ１５に接触するすべてのプローブピン２１）をスキャナ３を介して第１検査部４の一対の接続端子４ａ，４ｂのうちのいずれか一方（例えば、接続端子４ａ）に検査対象部位として接続し（導体パターンＰ５〜Ｐ１５を同電位にし）、かつ導体パターンＰ１６に接触するプローブピン２１をスキャナ３を介して第１検査部４の一対の接続端子４ａ，４ｂのうちの他方（例えば、接続端子４ｂ）に検査対象部位として接続する。

次いで、制御部６は、第１検査部４に対する制御を実行して、検査対象部位間（導体パターン群ＧＰ２と導体パターンＰ１６との間）の絶縁状態を検査させる。

この第１検査部４による絶縁状態の検査中において、第１検査部４の一対の接続端子４ａ，４ｂから出力される絶縁抵抗計の検査用電圧（一般的に、数百ボルトのような高電圧）が、スキャナ３およびフィクスチャ２のプローブピン２１を介して、導体パターン群ＧＰ１と他の導体パターン群ＧＰ２との間、導体パターン群ＧＰ１と導体パターン群を構成しない導体パターンＰ１６との間、および導体パターン群ＧＰ２と導体パターンＰ１６との間に、第２検査部５がｎ本の配線を介してフィクスチャ２のプローブピン２１に接続されている状態のままで順次印加される。

これにより、導体パターン群ＧＰ１と他の導体パターン群ＧＰ２との間への検査用電圧の印加の際には、このｎ本の配線のうちの３本の配線を介して導体パターン群ＧＰ１を構成する導体パターンＰ１〜Ｐ３に接触しているプローブピン２１に接続されている検査装置Ａと、このｎ本の配線のうちの他の６本の配線を介して導体パターン群ＧＰ２を構成する導体パターンＰ８〜Ｐ１３に接触しているプローブピン２１に接続されている検査装置Ｂとの間にも、高電圧の検査用電圧が印加される。しかしながら、上記したように、検査装置Ａ，Ｂは、それぞれの基準電位Ｇ２，Ｇ３が互いに電気的に分離され、かつそれぞれの作動用電圧である電圧Ｖ２，Ｖ３も互いに電気的に分離され、さらに制御部６との間もアイソレータ１０によって電気的に分離されているため、検査用電圧の印加時における検査装置Ａから検査装置Ｂ（または、検査装置Ｂから検査装置Ａ）への電流の回り込み、検査装置Ａから制御部６などの電源部８側の回路（または、制御部６などの電源部８側の回路から検査装置Ａ）への電流の回り込み、および検査装置Ｂから制御部６などの電源部８側の回路（または、制御部６などの電源部８側の回路から検査装置Ｂ）への電流の回り込みが防止されている。これにより、検査装置Ａおよび検査装置Ｂの損傷が回避されている。

また、導体パターン群ＧＰ１と導体パターンＰ１６との間への検査用電圧の印加の際には、３本の配線を介して導体パターン群ＧＰ１を構成する導体パターンＰ１〜Ｐ３に接触しているプローブピン２１に接続されている検査装置Ａと、導体パターンＰ１６との間に、高電圧の検査用電圧が印加される。しかしながら、上記したように、検査装置Ａは、基準電位Ｇ２が電源部８側の基準電位Ｇ１と電気的に分離され、かつ作動用電圧である電圧Ｖ２も電源部８側の電圧Ｖ１と電気的に分離され、さらに制御部６との間もアイソレータ１０によって電気的に分離されているため、検査用電圧の印加時における検査装置Ａから制御部６などの電源部８側の回路（または、制御部６などの電源部８側の回路から検査装置Ａ）への電流の回り込みが防止されている。これにより、検査装置Ａの損傷が回避されている。

また、導体パターン群ＧＰ２と導体パターンＰ１６との間への検査用電圧の印加の際においても、６本の配線を介して導体パターン群ＧＰ２を構成する導体パターンＰ８〜Ｐ１３に接触しているプローブピン２１に接続されている検査装置Ｂと、導体パターンＰ１６との間に、高電圧の検査用電圧が印加されるが、基準電位Ｇ３が基準電位Ｇ１と電気的に分離され、かつ電圧Ｖ３も電圧Ｖ１と電気的に分離され、さらに制御部６との間もアイソレータ１０によって電気的に分離されているため、上記した検査装置Ａを使用した検査のときと同様にして、検査装置Ｂの損傷が回避されている。

最後に、制御部６は、第１検査部４に対する制御を実行して、検査対象部位間の絶縁状態についての検査結果を示す結果データＤ１を出力させると共に、この結果データＤ１を取得して記憶部７に記憶させる。これにより、絶縁検査処理が完了する。

次に、制御部６は、回路基板５１に内蔵されている電子部品（本例では、集積回路ＩＣ１，ＩＣ２）を検査する部品検査処理を実行する。この部品検査処理では、制御部６は、まず、スキャナ３に対する制御を実行して、複数のプローブピン２１に接続されているｍ（本例では１６）本の配線のすべてを第１検査部４の一対の接続端子４ａ，４ｂの双方から切り離すことで、スキャナ３を分離状態に移行させる。

この場合にも、制御部６は、上記した導体パターン群ＧＰ１と導体パターン群ＧＰ２との間の絶縁状態を検査するときに実行するスキャナ３に対する制御のときと同様にして、定電圧供給処理を実行して、スキャナ３を構成するすべての切替スイッチをオフ状態に制御するタイミングにおいて、第２検査部５と接続されているすべてのプローブピン２１にこの第２検査部５から上記した直流定電圧が供給されるように第２検査部５を制御する。また、制御部６は、第２検査部５からプローブピン２１に直流定電圧が供給されている状態において、スキャナ３に対する制御が完了したとき（スキャナ３を構成する切替スイッチをオフ状態に制御し終えたとき）には、第２検査部５を制御して、第２検査部５を停止状態に移行させる（上記した直流定電圧の供給を停止させる）。

これにより、切替スイッチをオン状態からオフ状態に制御するためにゲート端子に供給する制御信号の立ち上がり時（または立ち下がり時）において、直流定電圧の供給によって各導体パターンＰ１〜Ｐ３，Ｐ８〜Ｐ１３間のインピーダンスが低い値に規定されていることから、任意の一対の導体パターン間に発生するノイズ電圧の電圧値は低い値に抑制されて、集積回路ＩＣ１，ＩＣ２の劣化が回避されている。

次いで、制御部６は、アイソレータ１０を介して第２検査部５の検査装置Ａに制御信号Ｓａを出力することによって検査装置Ａを制御して、集積回路ＩＣ１（フィルタ素子）に対する部品検査を実行させる。この場合、検査装置Ａは、３本の配線およびこれらの配線に接続されているプローブピン２１を介して直接的（切替スイッチが介在しないことを意味する）に接続されている集積回路ＩＣ１に対して周波数特性を測定するための信号を供給すると共に、そのときに集積回路ＩＣ１から出力される信号を測定することにより、集積回路ＩＣ１の周波数特性を測定する。また、第２検査部５は、測定した周波数特性が予め規定された基準範囲内に含まれているか否かに基づいて集積回路ＩＣ１を検査する（例えば、測定した周波数特性が基準範囲内に含まれているときには良品であり、基準範囲から外れているときには不良品であるというように検査する）。

続いて、制御部６は、アイソレータ１０を介して第２検査部５の検査装置Ｂに制御信号Ｓｂを出力することによって検査装置Ｂを制御して、集積回路ＩＣ２（Ｄ／Ａ変換器）に対する部品検査を実行させる。この場合、検査装置Ｂは、６本の配線およびこれらの配線に接続されているプローブピン２１を介して直接的（切替スイッチが介在しないことを意味する）に接続されている集積回路ＩＣ２に対して、信号出力装置が集積回路ＩＣ２の入力ピンにデジタルデータを複数パターン出力し、電圧測定器が各パターン時に集積回路ＩＣ２の出力ピンから出力される出力電圧を測定すると共に、各パターンに対応して予め規定された基準範囲内にこの出力電圧が含まれているか否かに基づいて集積回路ＩＣ２を検査する（例えば、出力電圧の電圧値が基準範囲内に含まれているときには良品であり、基準範囲から外れているときには不良品であるというように検査する）。

最後に、制御部６は、第２検査部５に対する制御を実行して、検査装置Ａによる集積回路ＩＣ１の検査結果を示す結果データＤａと、検査装置Ｂによる集積回路ＩＣ２の検査結果を示す結果データＤｂとを出力させると共に、これらの結果データＤａ，Ｄｂを取得して記憶部７に記憶させる。これにより、部品検査処理が完了し、回路基板５１に対するすべての検査処理が完了する。なお、制御部６は、回路基板検査装置１が不図示の出力部を備えているときには、記憶部７から各結果データＤ１，Ｄａ，Ｄｂを読み出して、出力部に出力する。これにより、出力部が表示装置で構成されているときには、各結果データＤ１，Ｄａ，Ｄｂが表示装置の画面上に表示される。また、出力部が外部インターフェース回路で構成されているときには、外部インターフェース回路を介して回路基板検査装置１と接続されている外部装置に各結果データＤ１，Ｄａ，Ｄｂが出力される。

このように、この回路基板検査装置１では、１つの導体パターン群ＧＰ１を構成させる集積回路ＩＣ１に接続されている導体パターンＰ１〜Ｐ３に接触するプローブピン２１に配線を介して直接的に接続されて、この集積回路ＩＣ１に対する部品検査を実行する検査装置Ａ、および他の１つの導体パターン群ＧＰ２を構成させる集積回路ＩＣ２に接続されている導体パターンＰ８〜Ｐ１３に接触するプローブピン２１に配線を介して直接的に接続されて、この集積回路ＩＣ２に対する部品検査を実行する検査装置Ｂを有する第２検査部５と、制御部６側の電源部８に対して電気的に絶縁された状態に構成されて第２検査部５の検査装置Ａ，Ｂに作動用の電圧Ｖ２，Ｖ３を供給するフローティング電源部９とを備え、制御部６が、スキャナ３および第１検査部４に対する制御を実行して、導体パターン群ＧＰ１と他の導体パターン群ＧＰ２との間、導体パターン群ＧＰ１と導体パターン群を構成しない導体パターンＰ１６との間、および導体パターン群ＧＰ２と導体パターンＰ１６との間の絶縁状態の検査を第１検査部４に実行させる絶縁検査処理と、スキャナ３に対する制御を実行してスキャナ３を分離状態に移行させると共に第２検査部５に対する制御を実行して回路基板５１に内蔵されている集積回路ＩＣ１，ＩＣ２について部品検査を実行させる部品検査処理とを実行する。

したがって、この回路基板検査装置１によれば、第２検査部５の各検査装置Ａ，Ｂが配線を介してプローブピン２１に接続されている状態で、制御部６が絶縁検査処理を実行したとしても、導体パターン群ＧＰ１に配線を介して接続されている検査装置Ａの基準電位Ｇ２および電圧Ｖ２、導体パターン群ＧＰ２に配線を介して接続されている検査装置Ｂの基準電位Ｇ３および電圧Ｖ３、並びに制御部６側の電源部８の基準電位Ｇ１および電圧Ｖ１が相互に電気的に分離されているため、検査装置Ａから検査装置Ｂ（または、検査装置Ｂから検査装置Ａ）への電流の回り込み、検査装置Ａから制御部６などの電源部８側の回路（または、制御部６などの電源部８側の回路から検査装置Ａ）への電流の回り込み、および検査装置Ｂから制御部６などの電源部８側の回路（または、制御部６などの電源部８側の回路から検査装置Ｂ）への電流の回り込みを防止することができ、これにより、第２検査部５（本例では、検査装置Ａおよび検査装置Ｂ）の損傷を回避することができる。

また、第２検査部５（本例では、検査装置Ａおよび検査装置Ｂ）とフィクスチャ２のプローブピン２１との間は配線を介して直接的に接続したままの状態でよいため、絶縁検査の際に第２検査部５とフィクスチャ２のプローブピン２１との間を分離するためのスイッチを不要にでき、これによって装置構成の複雑化を回避することができると共に、第２検査部５から回路基板５１に内蔵されている電子部品（この例では集積回路ＩＣ１，ＩＣ２）への検査信号についてもその劣化を回避して供給することができる。

また、この回路基板検査装置１では、制御部６が、スキャナ３に対する制御を実行して切替スイッチ（ＦＥＴで構成されている）のオン・オフ状態を切り替え制御するタイミング（オン状態およびオフ状態のうちのいずれか一方の状態から他方の状態に切り替え制御するタイミング）において、第２検査部５を制御して、配線を介して第２検査部５と接続されているすべてのプローブピン２１に予め規定された電圧値の直流定電圧を第２検査部５から供給させる定電圧供給処理を実行する。したがって、この回路基板検査装置１によれば、スキャナ３を構成する切替スイッチをオン状態およびオフ状態のうちのいずれか一方の状態から他方の状態に切り替え制御するためにゲート端子に供給する制御信号の立ち上がり時および立ち下がり時のうちの少なくとも一方の時において、直流定電圧の供給によって各導体パターンＰ１〜Ｐ３，Ｐ８〜Ｐ１３間のインピーダンスを低い値に規定できるため、任意の一対の導体パターン間に発生するノイズ電圧の電圧値を低い値に抑制できる結果、集積回路ＩＣ１，ＩＣ２の劣化を回避することができる。

また、この回路基板検査装置１では、制御部６が、絶縁検査処理の実行時において、検査対象部位としての１つの導体パターン群ＧＰを構成する各導体パターンＰが互いに同電位になるように、本例では、導体パターン群ＧＰ１を構成する導体パターンＰ１〜Ｐ４が互いに同電位になり、また導体パターン群ＧＰ２を構成する導体パターンＰ５〜Ｐ１５が互いに同電位になるようにスキャナ３を制御する。したがって、この回路基板検査装置１によれば、同じ導体パターン群ＧＰ内における各導体パターンＰの間の電位差によって同じ導体パターン群ＧＰ内において漏れ電流（電流の回り込み）が生じて、それによって電子部品が損傷するという事態の発生を確実に防止することができる。

なお、導体パターンＰを連鎖的に接続させる電子部品によっては、同じ導体パターン群ＧＰ内における各導体パターンＰの間に殆ど電位差が生じない場合がある。このため、このような導体パターン群ＧＰにおいては、導体パターン群ＧＰを構成するすべての導体パターンＰを同電位にする必要が無いことから、１つの導体パターン群ＧＰを構成するいずれかの導体パターンＰを検査対象部位として第１検査部４に接続する構成を採用することもできる。

１回路基板検査装置
２フィクスチャ
３スキャナ
４第１検査部
５第２検査部
６制御部
８電源部
９フローティング電源部
２１プローブピン
５１回路基板
Ｃ１〜Ｃ３コンデンサ
ＧＰ１，ＧＰ２導体パターン群
ＩＣ１，ＩＣ２集積回路
Ｐ１〜Ｐ１６導体パターン
Ｒ１〜Ｒ４抵抗

Claims

複数の導体パターンが形成されると共に当該複数の導体パターンのうちのいずれかの導体パターンに接続された電子部品が内蔵された回路基板を検査する回路基板検査装置であって、
前記複数の導体パターンに接触させられる複数のプローブピンが立設されたフィクスチャと、
一対の接続端子を有し当該一対の接続端子に接続された検査対象部位間の絶縁状態を検査する第１検査部と、
複数の切替スイッチを有して構成されると共に、配線を介して前記複数のプローブピンおよび前記一対の接続端子と接続された状態で前記フィクスチャと前記第１検査部との間に配設されて、前記切替スイッチのオン・オフ状態が制御されることにより、前記複数のプローブピンすべてを前記一対の接続端子から切り離す分離状態および前記複数のプローブピンのうちの任意のプローブピンを前記一対の接続端子に接続する接続状態のいずれかの状態に移行するスキャナと、
前記電子部品を介して連鎖的に接続されている全ての前記導体パターンを１つの導体パターン群としたときに、１つの当該導体パターン群を構成させる前記電子部品に接続されている前記導体パターンに接触する前記プローブピンに配線を介して直接的に接続されて、当該電子部品に対する部品検査を実行する第２検査部と、
前記第１検査部、前記スキャナおよび前記第２検査部に対する制御を実行する制御部と、
前記第１検査部、前記スキャナおよび前記制御部に第１作動用電圧を供給する電源部と、
前記第１作動用電圧と電気的に絶縁された第２作動用電圧を前記第２検査部に供給するフローティング電源部とを備え、
前記制御部は、前記スキャナに対する制御を実行して、１つの前記導体パターン群におけるいずれかの前記導体パターン、他の１つの前記導体パターン群におけるいずれかの前記導体パターン、および前記導体パターン群を構成しない前記導体パターンのうちのいずれか２つを前記検査対象部位として前記一対の接続端子に接続させると共に前記第１検査部に対する制御を実行して当該検査対象部位間の絶縁状態を検査させる絶縁検査処理と、前記スキャナに対する制御を実行して当該スキャナを前記分離状態に移行させると共に前記第２検査部に対する制御を実行して前記部品検査を実行させる部品検査処理とを実行すると共に、前記スキャナに対する制御を実行して前記切替スイッチの前記オン・オフ状態を切り替え制御するタイミングにおいて、前記第２検査部を制御して、前記配線を介して前記第２検査部と接続されているすべての前記プローブピンに予め規定された電圧値の直流定電圧を当該第２検査部から供給させる回路基板検査装置。
前記制御部は、前記絶縁検査処理の実行時において、前記検査対象部位としての１つの前記導体パターン群を構成する前記各導体パターンが互いに同電位になるように前記スキャナに対する制御を実行する請求項１記載の回路基板検査装置。