JP2000121703A - 半導体モジュールの電気的特性試験方法及びその装置 - Google Patents
半導体モジュールの電気的特性試験方法及びその装置Info
- Publication number
- JP2000121703A JP2000121703A JP10296688A JP29668898A JP2000121703A JP 2000121703 A JP2000121703 A JP 2000121703A JP 10296688 A JP10296688 A JP 10296688A JP 29668898 A JP29668898 A JP 29668898A JP 2000121703 A JP2000121703 A JP 2000121703A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- test
- unit
- testing
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】マルチプレクサリレーユニットを介し、半導体
モジュールに搭載された個々のＩＣに対して、複数の測
定ユニットを併設に設置することで、半導体モジュール
の電気的特性試験を並列で行うことを目的とする。 【解決手段】被試験半導体モジュールが有する試験ピン
の総数以上のプローブを有し、係るプローブがマルチプ
レクサリレーユニットを介して、複数設けられた同種の
測定ユニットに接続され、その複数設けられた測定ユニ
ットのそれぞれが互いに並列に接続されていることを特
徴とする。
モジュールに搭載された個々のＩＣに対して、複数の測
定ユニットを併設に設置することで、半導体モジュール
の電気的特性試験を並列で行うことを目的とする。 【解決手段】被試験半導体モジュールが有する試験ピン
の総数以上のプローブを有し、係るプローブがマルチプ
レクサリレーユニットを介して、複数設けられた同種の
測定ユニットに接続され、その複数設けられた測定ユニ
ットのそれぞれが互いに並列に接続されていることを特
徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体モジュール
の電気的特性試験方法及びその装置に関するものであ
る。
の電気的特性試験方法及びその装置に関するものであ
る。
【０００２】
【従来の技術】一般に、半導体モジュールは、図４
（ａ）に示されるように、モジュール基盤３上に複数の
半導体集積回路（以下、ＩＣとする）２を搭載し、係る
ＩＣ２それぞれに特定の信号を入力する入力部４と、Ｉ
Ｃ２内で処理された信号を出力する出力部５とが設けら
れている。これら入力部４及び出力部５は共に電極部６
を構成しており、図では省略しているが、前記ＩＣ２そ
れぞれに設けられたピンと、入力部４及び出力部５とは
電気的に接続されている。すなわち、係る入力部４及び
出力部５それぞれの電極部６には、図４（ｂ）に示され
るような試験ピンコンタクトパッド７が半導体モジュー
ル１に搭載されているＩＣ２が有するすべてのピンの数
と同数設けられていることになる。
（ａ）に示されるように、モジュール基盤３上に複数の
半導体集積回路（以下、ＩＣとする）２を搭載し、係る
ＩＣ２それぞれに特定の信号を入力する入力部４と、Ｉ
Ｃ２内で処理された信号を出力する出力部５とが設けら
れている。これら入力部４及び出力部５は共に電極部６
を構成しており、図では省略しているが、前記ＩＣ２そ
れぞれに設けられたピンと、入力部４及び出力部５とは
電気的に接続されている。すなわち、係る入力部４及び
出力部５それぞれの電極部６には、図４（ｂ）に示され
るような試験ピンコンタクトパッド７が半導体モジュー
ル１に搭載されているＩＣ２が有するすべてのピンの数
と同数設けられていることになる。
【０００３】従来一般に用いられる半導体モジュールの
電気的特性を試験するための装置（以下、テスタとす
る）は、図５に示されるように、テスタ５１内にリレー
５２が設けられ、係るリレー５２の一方にはコネクタ５
６が設けられ、このコネクタ５６の先端には、被試験半
導体モジュール１内に搭載されたＩＣ２一個体が有する
ピン数と同数のプローブ（図示せず）を有している。リ
レー５２の他方には測定ユニット５５が並列に接続さ
れ、それら測定ユニットに係る試験項目に応じて信号の
変換を行うアッテネーター５３が、それぞれの測定ユニ
ット間に介入されている。それぞれの測定ユニット５５
はさらに、コンパレーター５４の一方に接続され、その
コンパレーター５４の他方には制御機器（図示せず）が
接続されている。この制御機器は、制御バス（図示せ
ず）等を介して、半導体モジュール１の入力部と接続さ
れることにより、半導体モジュール１の試験を行う上で
の制御を担っていた。
電気的特性を試験するための装置（以下、テスタとす
る）は、図５に示されるように、テスタ５１内にリレー
５２が設けられ、係るリレー５２の一方にはコネクタ５
６が設けられ、このコネクタ５６の先端には、被試験半
導体モジュール１内に搭載されたＩＣ２一個体が有する
ピン数と同数のプローブ（図示せず）を有している。リ
レー５２の他方には測定ユニット５５が並列に接続さ
れ、それら測定ユニットに係る試験項目に応じて信号の
変換を行うアッテネーター５３が、それぞれの測定ユニ
ット間に介入されている。それぞれの測定ユニット５５
はさらに、コンパレーター５４の一方に接続され、その
コンパレーター５４の他方には制御機器（図示せず）が
接続されている。この制御機器は、制御バス（図示せ
ず）等を介して、半導体モジュール１の入力部と接続さ
れることにより、半導体モジュール１の試験を行う上で
の制御を担っていた。
【０００４】従来の半導体モジュールの電気的特性の試
験方法は、まず、図４（ｂ）及び図５に示されるよう
に、テスタ５１に設けられたコネクタ５６を被試験半導
体モジュール１の試験ピンコンタクトパッド７に接続す
る。このとき、電気的に接続されているのは、コネクタ
５６先端に設けられたプローブ１０２と試験ピンコンタ
クトパッド７である。次に、制御機器と半導体モジュー
ル１の入力部４とを接続することで、制御機器から半導
体モジュール１の入力部へ必要な信号が入力され、半導
体モジュール１内部の各ＩＣ２にその信号が送られた
後、各ＩＣ２に接続されている試験ピンコンタクトパッ
ド７に出力される。試験ピンコンタクトパッド７に接続
されているコネクタ５６から、リレー５２を介して出力
された信号はそれぞれの測定ユニット５５に送信され、
それらの測定ユニット５５によって特定の試験判定を行
う。特定の試験判定を行った後、コンパレーター５４に
出力された信号は、外部インターフェース（図示せず）
を介して、制御機器に出力されて、一連の半導体モジュ
ールの電気的特性試験が終了する。実際には、試験する
半導体モジュール内部にＩＣが一個のみ搭載される例は
ほとんどなく、加えて、前記コネクタが有するプローブ
の数は、被試験ＩＣ一個体のピン数に対応していること
から、半導体モジュールの電気的特性試験は、コネクタ
を各ＩＣに対応する試験ピンコンタクトパッド毎に差し
替えて行っていた。
験方法は、まず、図４（ｂ）及び図５に示されるよう
に、テスタ５１に設けられたコネクタ５６を被試験半導
体モジュール１の試験ピンコンタクトパッド７に接続す
る。このとき、電気的に接続されているのは、コネクタ
５６先端に設けられたプローブ１０２と試験ピンコンタ
クトパッド７である。次に、制御機器と半導体モジュー
ル１の入力部４とを接続することで、制御機器から半導
体モジュール１の入力部へ必要な信号が入力され、半導
体モジュール１内部の各ＩＣ２にその信号が送られた
後、各ＩＣ２に接続されている試験ピンコンタクトパッ
ド７に出力される。試験ピンコンタクトパッド７に接続
されているコネクタ５６から、リレー５２を介して出力
された信号はそれぞれの測定ユニット５５に送信され、
それらの測定ユニット５５によって特定の試験判定を行
う。特定の試験判定を行った後、コンパレーター５４に
出力された信号は、外部インターフェース（図示せず）
を介して、制御機器に出力されて、一連の半導体モジュ
ールの電気的特性試験が終了する。実際には、試験する
半導体モジュール内部にＩＣが一個のみ搭載される例は
ほとんどなく、加えて、前記コネクタが有するプローブ
の数は、被試験ＩＣ一個体のピン数に対応していること
から、半導体モジュールの電気的特性試験は、コネクタ
を各ＩＣに対応する試験ピンコンタクトパッド毎に差し
替えて行っていた。
【０００５】代表的な半導体モジュールとして、近年、
研究開発が進み、更なる高性能化の期待が高まっている
プラズマディスプレイパネル（ＰＤＰ）モジュールが挙
げられる。このＰＤＰモジュールは、内部に同一のＩＣ
を複数搭載し、それらＩＣが有するピンの総数は３８４
以上にのぼる。従って、このＰＤＰモジュールに関する
電気的特性試験も例外ではなく、ＰＤＰモジュール内部
に搭載されるＩＣの数だけ、コネクタを係るＰＤＰモジ
ュールに差し替えて電気的特性試験を行っていた。
研究開発が進み、更なる高性能化の期待が高まっている
プラズマディスプレイパネル（ＰＤＰ）モジュールが挙
げられる。このＰＤＰモジュールは、内部に同一のＩＣ
を複数搭載し、それらＩＣが有するピンの総数は３８４
以上にのぼる。従って、このＰＤＰモジュールに関する
電気的特性試験も例外ではなく、ＰＤＰモジュール内部
に搭載されるＩＣの数だけ、コネクタを係るＰＤＰモジ
ュールに差し替えて電気的特性試験を行っていた。
【０００６】
【発明が解決しようとする課題】しかし、従来における
半導体モジュール、特にＰＤＰモジュールの電気的特性
試験装置及びその方法においては以下のような問題が生
じていた。従来の半導体モジュールの電気的特性試験の
内容は、ダイオード等の、ディスクリート（単一）素子
の耐圧試験及びリーク試験項目に特定されていた。一
方、ＰＤＰモジュールに搭載されるＩＣの試験では、高
電圧測定や遅延測定などの試験が主となる。そのため、
高電圧測定や遅延測定等の試験に要する時間に比べて、
耐圧試験及びリーク試験に費やすことのできる時間は相
対的に短くなっていた。従って、耐圧試験やリーク試験
のために充分な時間を設定することはできず、従来にお
ける半導体モジュールの電気的特性の試験方法ではあま
り有効な試験を行うことができなかった。
半導体モジュール、特にＰＤＰモジュールの電気的特性
試験装置及びその方法においては以下のような問題が生
じていた。従来の半導体モジュールの電気的特性試験の
内容は、ダイオード等の、ディスクリート（単一）素子
の耐圧試験及びリーク試験項目に特定されていた。一
方、ＰＤＰモジュールに搭載されるＩＣの試験では、高
電圧測定や遅延測定などの試験が主となる。そのため、
高電圧測定や遅延測定等の試験に要する時間に比べて、
耐圧試験及びリーク試験に費やすことのできる時間は相
対的に短くなっていた。従って、耐圧試験やリーク試験
のために充分な時間を設定することはできず、従来にお
ける半導体モジュールの電気的特性の試験方法ではあま
り有効な試験を行うことができなかった。
【０００７】また、従来の電気的特性試験装置には、異
なる測定ユニットを一台ずつしか搭載していないため、
近年増加する傾向にあるＩＣのピン数に対応できず、各
測定項目毎の測定回数や測定範囲が多くなっていた。
なる測定ユニットを一台ずつしか搭載していないため、
近年増加する傾向にあるＩＣのピン数に対応できず、各
測定項目毎の測定回数や測定範囲が多くなっていた。
【０００８】さらに、被試験半導体モジュールに対し
て、テスタに設置されるコネクタの数が少ないため、未
試験の試験ピンコンタクトパッドへのコネクタの切り替
え接続を手動で行っていたので、切り替えの配線容量等
が影響し、スイッチング時間測定に若干の影響が生じ、
加えて人為的な測定ミスや切り替えミスが試験結果に多
大な問題を生じさせていた。以上のことから、従来の電
気的特性試験装置による半導体モジュールの高電圧測定
及び遅延測定では、時間がかかりすぎることから、円滑
な製品出荷作業に悪影響を及ぼしていた。
て、テスタに設置されるコネクタの数が少ないため、未
試験の試験ピンコンタクトパッドへのコネクタの切り替
え接続を手動で行っていたので、切り替えの配線容量等
が影響し、スイッチング時間測定に若干の影響が生じ、
加えて人為的な測定ミスや切り替えミスが試験結果に多
大な問題を生じさせていた。以上のことから、従来の電
気的特性試験装置による半導体モジュールの高電圧測定
及び遅延測定では、時間がかかりすぎることから、円滑
な製品出荷作業に悪影響を及ぼしていた。
【０００９】本発明に係る半導体モジュールの電気的特
性試験方法及びその装置は、以上の従来技術における問
題に鑑みてなされたものであり、マルチプレクサリレー
ユニットを介し、半導体モジュールに搭載された個々の
ＩＣに対応して、複数の測定ユニットを並列に設置する
ことで、半導体モジュールの電気的特性試験を並列で行
うことによる時間短縮を可能にすることを目的とする。
性試験方法及びその装置は、以上の従来技術における問
題に鑑みてなされたものであり、マルチプレクサリレー
ユニットを介し、半導体モジュールに搭載された個々の
ＩＣに対応して、複数の測定ユニットを並列に設置する
ことで、半導体モジュールの電気的特性試験を並列で行
うことによる時間短縮を可能にすることを目的とする。
【００１０】また、半導体モジュールに搭載された個々
のＩＣの試験に止まらず、係る複数のＩＣによって作動
する命令等の試験若しくは、複数のＩＣにおける相互間
の試験を行うことも可能となる。
のＩＣの試験に止まらず、係る複数のＩＣによって作動
する命令等の試験若しくは、複数のＩＣにおける相互間
の試験を行うことも可能となる。
【００１１】
【課題を解決するための手段】前記課題を解決するため
に提供する本願第一の発明に係る半導体モジュールの電
気的特性試験装置は、半導体モジュールが有する試験ピ
ンの総数以上のプローブを有し、係るプローブがマルチ
プレクサリレーユニットを介して、複数設けられた同種
の測定ユニットに接続され、その複数設けられた同種の
測定ユニットのそれぞれが、互いに並列に接続されてい
ることを特徴とする。
に提供する本願第一の発明に係る半導体モジュールの電
気的特性試験装置は、半導体モジュールが有する試験ピ
ンの総数以上のプローブを有し、係るプローブがマルチ
プレクサリレーユニットを介して、複数設けられた同種
の測定ユニットに接続され、その複数設けられた同種の
測定ユニットのそれぞれが、互いに並列に接続されてい
ることを特徴とする。
【００１２】半導体モジュールが有する試験ピンの総数
以上のプローブを有し、係るプローブがマルチプレクサ
リレーユニットを介して、複数設けられた同種の測定ユ
ニットに接続され、その複数設けられた同種の測定ユニ
ットのそれぞれが、互いに並列に接続されていることに
より、従来のように試験ピンコンタクトパッドに対して
コネクタを接続し直しながら試験するといった煩わしさ
を解消し、また、測定ユニットの並列構成とも相まっ
て、測定試験にかかる時間を短縮する事を可能とする。
以上のプローブを有し、係るプローブがマルチプレクサ
リレーユニットを介して、複数設けられた同種の測定ユ
ニットに接続され、その複数設けられた同種の測定ユニ
ットのそれぞれが、互いに並列に接続されていることに
より、従来のように試験ピンコンタクトパッドに対して
コネクタを接続し直しながら試験するといった煩わしさ
を解消し、また、測定ユニットの並列構成とも相まっ
て、測定試験にかかる時間を短縮する事を可能とする。
【００１３】前記課題を解決するために提供する本願第
二の発明に係る半導体モジュールの電気的特性試験装置
は、前記半導体モジュールに搭載されたＩＣの数以上の
コネクタを有し、係るコネクタがマルチプレクサリレー
ユニットを介して、複数設けられた同種の測定ユニット
に接続され、その複数設けられた同種の測定ユニットの
それぞれが、互いに並列に接続されていることを特徴と
する。
二の発明に係る半導体モジュールの電気的特性試験装置
は、前記半導体モジュールに搭載されたＩＣの数以上の
コネクタを有し、係るコネクタがマルチプレクサリレー
ユニットを介して、複数設けられた同種の測定ユニット
に接続され、その複数設けられた同種の測定ユニットの
それぞれが、互いに並列に接続されていることを特徴と
する。
【００１４】前記半導体モジュールに搭載されたＩＣの
数以上のコネクタを有し、係るコネクタがマルチプレク
サリレーユニットを介して、複数設けられた同種の測定
ユニットに接続され、その複数設けられた同種の測定ユ
ニットのそれぞれが、互いに並列に接続されていること
により、同一のＩＣに対して、効率よく試験を行うこと
が可能となる。
数以上のコネクタを有し、係るコネクタがマルチプレク
サリレーユニットを介して、複数設けられた同種の測定
ユニットに接続され、その複数設けられた同種の測定ユ
ニットのそれぞれが、互いに並列に接続されていること
により、同一のＩＣに対して、効率よく試験を行うこと
が可能となる。
【００１５】前記課題を解決するために提供する本願第
三の発明に係る半導体モジュールの電気的特性試験装置
は、同種の測定ユニットの数が、前記ＩＣの数と同数で
あることを特徴とする。
三の発明に係る半導体モジュールの電気的特性試験装置
は、同種の測定ユニットの数が、前記ＩＣの数と同数で
あることを特徴とする。
【００１６】同種の測定ユニットの数が、前記ＩＣの数
と同数であることにより、半導体モジュールに搭載され
たＩＣを並列に試験することが可能であり、かかる時間
もＩＣ一個を試験する時間と変わらない程度まで短縮す
ること可能にする。
と同数であることにより、半導体モジュールに搭載され
たＩＣを並列に試験することが可能であり、かかる時間
もＩＣ一個を試験する時間と変わらない程度まで短縮す
ること可能にする。
【００１７】前記課題を解決するために提供する本願第
四の発明に係る半導体モジュールの電気的特性試験装置
は、マルチプレクサリレーユニット内に、マルチプレク
サリレーが前記ＩＣの数以上設けられることを特徴とす
る。
四の発明に係る半導体モジュールの電気的特性試験装置
は、マルチプレクサリレーユニット内に、マルチプレク
サリレーが前記ＩＣの数以上設けられることを特徴とす
る。
【００１８】マルチプレクサリレーが、前記ＩＣの数以
上設けられることにより、ＩＣ毎に重複した試験や多肢
にわたる試験が可能となり、試験項目の選択自由度が高
くなる。
上設けられることにより、ＩＣ毎に重複した試験や多肢
にわたる試験が可能となり、試験項目の選択自由度が高
くなる。
【００１９】前記課題を解決するために提供する本願第
五の発明に係る半導体モジュールの電気的特性試験装置
は、測定ユニットが時間測定ユニット及び、電圧測定ユ
ニットであることを特徴とする。
五の発明に係る半導体モジュールの電気的特性試験装置
は、測定ユニットが時間測定ユニット及び、電圧測定ユ
ニットであることを特徴とする。
【００２０】ＰＤＰモジュールに代表されるような多く
のＩＣを搭載する半導体モジュールの主な試験項目が遅
延時間測定及び電圧測定であり、これらが試験時間の大
部分を占めることから、測定ユニットが時間測定ユニッ
ト及び電圧測定ユニットであることにより、試験時間の
短縮が可能である。
のＩＣを搭載する半導体モジュールの主な試験項目が遅
延時間測定及び電圧測定であり、これらが試験時間の大
部分を占めることから、測定ユニットが時間測定ユニッ
ト及び電圧測定ユニットであることにより、試験時間の
短縮が可能である。
【００２１】前記課題を解決するために提供する本願第
六の発明に係る半導体モジュールの電気的特性試験装置
は、前記半導体モジュールがＰＤＰモジュールであるこ
とを特徴とする。
六の発明に係る半導体モジュールの電気的特性試験装置
は、前記半導体モジュールがＰＤＰモジュールであるこ
とを特徴とする。
【００２２】ＰＤＰモジュールは、搭載されるＩＣがす
べて同一である半導体モジュールであるので、試験時間
短縮及び被試験ＰＤＰモジュールに搭載されたＩＣ相互
間の試験をも実現することが可能となる。
べて同一である半導体モジュールであるので、試験時間
短縮及び被試験ＰＤＰモジュールに搭載されたＩＣ相互
間の試験をも実現することが可能となる。
【００２３】前記課題を解決するために提供する本願第
七の発明に係る半導体モジュールの電気的特性試験方法
は、被試験半導体モジュールに接続されたプローブ各々
から電気信号が、マルチプレクサリレーユニットを介し
て、測定ユニットに送られることにより、被試験半導体
モジュールに搭載されたＩＣを並列に試験することを特
徴とする。
七の発明に係る半導体モジュールの電気的特性試験方法
は、被試験半導体モジュールに接続されたプローブ各々
から電気信号が、マルチプレクサリレーユニットを介し
て、測定ユニットに送られることにより、被試験半導体
モジュールに搭載されたＩＣを並列に試験することを特
徴とする。
【００２４】被試験半導体モジュールに接続されたプロ
ーブ各々から電気信号が、マルチプレクサリレーユニッ
トを介して、測定ユニットに送られることにより、被試
験半導体モジュールに搭載されたＩＣを並列に試験する
ことにより、プロ−ブ等の被試験半導体モジュールへの
切り替えが不要となり、試験時間をも短縮することが可
能となる。
ーブ各々から電気信号が、マルチプレクサリレーユニッ
トを介して、測定ユニットに送られることにより、被試
験半導体モジュールに搭載されたＩＣを並列に試験する
ことにより、プロ−ブ等の被試験半導体モジュールへの
切り替えが不要となり、試験時間をも短縮することが可
能となる。
【００２５】前記課題を解決するために提供する本願第
八の発明に係る半導体モジュールの電気的特性試験方法
は、被試験半導体モジュールに接続された複数のコネク
タ各々から電気信号が、マルチプレクサリレーユニット
を介して、測定ユニットに送られることにより、被試験
半導体モジュールに搭載されたＩＣを並列に試験するこ
とを特徴とする。
八の発明に係る半導体モジュールの電気的特性試験方法
は、被試験半導体モジュールに接続された複数のコネク
タ各々から電気信号が、マルチプレクサリレーユニット
を介して、測定ユニットに送られることにより、被試験
半導体モジュールに搭載されたＩＣを並列に試験するこ
とを特徴とする。
【００２６】被試験半導体モジュールに接続された複数
のコネクタ各々から電気信号が、マルチプレクサリレー
ユニットを介して、測定ユニットに送られることによ
り、被試験半導体モジュールに搭載されたＩＣを並列に
試験することにより、係るＩＣ毎の個別な試験が可能と
なる。
のコネクタ各々から電気信号が、マルチプレクサリレー
ユニットを介して、測定ユニットに送られることによ
り、被試験半導体モジュールに搭載されたＩＣを並列に
試験することにより、係るＩＣ毎の個別な試験が可能と
なる。
【００２７】前記課題を解決するために提供する本願第
九の発明に係る半導体モジュールの電気的特性試験方法
は、前記半導体モジュールがＰＤＰモジュールであるこ
とを特徴とする。
九の発明に係る半導体モジュールの電気的特性試験方法
は、前記半導体モジュールがＰＤＰモジュールであるこ
とを特徴とする。
【００２８】前記半導体モジュールがＰＤＰモジュール
であることにより、被試験ＰＤＰモジュール内には同一
のＩＣが搭載されていることから、ＩＣ毎に同様の試験
を平行して行うことができ、試験にかかる時間もさらに
短縮される。
であることにより、被試験ＰＤＰモジュール内には同一
のＩＣが搭載されていることから、ＩＣ毎に同様の試験
を平行して行うことができ、試験にかかる時間もさらに
短縮される。
【００２９】
【発明の実施の形態】以下に本発明に係る半導体モジュ
ールの電気的特性試験装置の一実施の形態につきＰＤＰ
モジュールを例に図面を参照して説明する。図１に示す
ように、本発明の一実施の形態に係る半導体モジュール
の電気的特性試験装置であるテスタ５１は、６個のＩＣ
が有するピンと同数である、３８４個のプローブ１０２
を有し、係るプローブ１０２は、３８４の配線によっ
て、マルチプレクサリレーユニット１０４の入力部１０
４ａと１対１で接続されている。マルチプレクサリレー
ユニット１０４の出力部１０４ｂからは、配線が集束さ
れ、アッテネーター５３に接続され、係るアッテネータ
ー５３はコンパレーター５４を介して、制御機器（図示
せず）に接続されている。この制御機器とＰＤＰモジュ
ール１０１の入力部４とは制御バスＩ／Ｆ（図示せず）
を介して接続されている。また、マルチプレクサリレー
ユニット１０４とアッテネーター５３との間から分岐線
が設けられ、係る分岐線の一方には規定の電圧や電流を
デバイスに印加する電源である高電圧Ｖ／Ｉソースユニ
ット１０６が接続されている。さらに、アッテネーター
５３とコンパレーター５４との間からも分岐線が設けら
れ、遅延時間測定を行う時間測定ユニット１０７を接続
する。尚、高電圧Ｖ／Ｉソースユニット１０６及び、時
間測定ユニット１０７はそれぞれ、並列に６台接続さ
れ、前記制御バスＩ／Ｆにも接続されている。
ールの電気的特性試験装置の一実施の形態につきＰＤＰ
モジュールを例に図面を参照して説明する。図１に示す
ように、本発明の一実施の形態に係る半導体モジュール
の電気的特性試験装置であるテスタ５１は、６個のＩＣ
が有するピンと同数である、３８４個のプローブ１０２
を有し、係るプローブ１０２は、３８４の配線によっ
て、マルチプレクサリレーユニット１０４の入力部１０
４ａと１対１で接続されている。マルチプレクサリレー
ユニット１０４の出力部１０４ｂからは、配線が集束さ
れ、アッテネーター５３に接続され、係るアッテネータ
ー５３はコンパレーター５４を介して、制御機器（図示
せず）に接続されている。この制御機器とＰＤＰモジュ
ール１０１の入力部４とは制御バスＩ／Ｆ（図示せず）
を介して接続されている。また、マルチプレクサリレー
ユニット１０４とアッテネーター５３との間から分岐線
が設けられ、係る分岐線の一方には規定の電圧や電流を
デバイスに印加する電源である高電圧Ｖ／Ｉソースユニ
ット１０６が接続されている。さらに、アッテネーター
５３とコンパレーター５４との間からも分岐線が設けら
れ、遅延時間測定を行う時間測定ユニット１０７を接続
する。尚、高電圧Ｖ／Ｉソースユニット１０６及び、時
間測定ユニット１０７はそれぞれ、並列に６台接続さ
れ、前記制御バスＩ／Ｆにも接続されている。
【００３０】次に、本発明の一実施の形態の半導体モジ
ュールの電気的試験装置について、ＰＤＰモジュールを
例に、試験を行う場合を図面を参照して説明する。図３
（ａ）に示すＰＤＰモジュールの外観の図において、Ｐ
ＤＰモジュール１には６４のピンを有するＩＣ２が６個
搭載されており、各々のＩＣ２のピンと入力部４及び、
出力部５の端部である、電極部６に設けられた３８４の
試験ピンコンタクトパッド７とは、１対１で対応し、電
気的に接続されている。
ュールの電気的試験装置について、ＰＤＰモジュールを
例に、試験を行う場合を図面を参照して説明する。図３
（ａ）に示すＰＤＰモジュールの外観の図において、Ｐ
ＤＰモジュール１には６４のピンを有するＩＣ２が６個
搭載されており、各々のＩＣ２のピンと入力部４及び、
出力部５の端部である、電極部６に設けられた３８４の
試験ピンコンタクトパッド７とは、１対１で対応し、電
気的に接続されている。
【００３１】図３（ｂ）に示されるように、ＰＤＰモジ
ュール１０１の試験ピンコンタクトパッド７に対し、テ
スタ５１のプローブ１０２を接続する。また、テスタの
出力部、すなわちコンパレーター５４の出力部と制御機
器とを制御インターフェース（図示せず）によって接続
する。
ュール１０１の試験ピンコンタクトパッド７に対し、テ
スタ５１のプローブ１０２を接続する。また、テスタの
出力部、すなわちコンパレーター５４の出力部と制御機
器とを制御インターフェース（図示せず）によって接続
する。
【００３２】次に、テスタ外部に接続された制御機器に
より、電気的特性試験に係る項目に従った信号がＰＤＰ
モジュール１０１に入力部を経て入力される。かかる信
号は、ＰＤＰモジュール１０１内に搭載された各ＩＣ２
に対して並列に入力され、ＩＣ２のピンそれぞれが対応
している試験ピンコンタクトパッド７を介して、マルチ
プレクサリレーユニット１０４に到達する。このマルチ
プレクサリレーユニット１０４は、試験項目に応じて選
択的に入出力の信号の振り分けが可能であり、各ＩＣ２
の電圧試験に係る信号を高電圧Ｖ／Ｉソースユニット１
０６それぞれに並列に振り分け、処理される。また、ア
ッテネーター５３を経て、時間測定ユニット１０７に到
達した信号についても、同様に処理される。それぞれの
測定ユニットにおいて処理された信号は、ＰＡＳＳ
（１）又はＦＡＩＬ（０）の２種類の信号をコンパレー
ター５４に伝え、制御機器に対して出力されることによ
って、ＰＤＰモジュール１０１の電気的特性に係る試験
が完了する。
より、電気的特性試験に係る項目に従った信号がＰＤＰ
モジュール１０１に入力部を経て入力される。かかる信
号は、ＰＤＰモジュール１０１内に搭載された各ＩＣ２
に対して並列に入力され、ＩＣ２のピンそれぞれが対応
している試験ピンコンタクトパッド７を介して、マルチ
プレクサリレーユニット１０４に到達する。このマルチ
プレクサリレーユニット１０４は、試験項目に応じて選
択的に入出力の信号の振り分けが可能であり、各ＩＣ２
の電圧試験に係る信号を高電圧Ｖ／Ｉソースユニット１
０６それぞれに並列に振り分け、処理される。また、ア
ッテネーター５３を経て、時間測定ユニット１０７に到
達した信号についても、同様に処理される。それぞれの
測定ユニットにおいて処理された信号は、ＰＡＳＳ
（１）又はＦＡＩＬ（０）の２種類の信号をコンパレー
ター５４に伝え、制御機器に対して出力されることによ
って、ＰＤＰモジュール１０１の電気的特性に係る試験
が完了する。
【００３３】出力電圧試験は、ＰＤＰモジュール１０１
の電気的特性を試験する項目の中で最も時間がかかるも
のである。その出力電圧試験に使用する高電圧Ｖ／Ｉソ
ース１０６を６台用いてＩＣ毎に並列測定を行い、試験
時間を従来に比べて１／６に短縮させることが可能とな
る。また、遅延時間測定に使用する時間測定ユニット１
０７を６台用いることで、上記と同様にＰＤＰモジュー
ル１０１内のＩＣそれぞれに対して独立した試験を行
い、試験時間を１／６に短縮できる。
の電気的特性を試験する項目の中で最も時間がかかるも
のである。その出力電圧試験に使用する高電圧Ｖ／Ｉソ
ース１０６を６台用いてＩＣ毎に並列測定を行い、試験
時間を従来に比べて１／６に短縮させることが可能とな
る。また、遅延時間測定に使用する時間測定ユニット１
０７を６台用いることで、上記と同様にＰＤＰモジュー
ル１０１内のＩＣそれぞれに対して独立した試験を行
い、試験時間を１／６に短縮できる。
【００３４】また、以上のような実施の形態によって、
例えば、１個のＩＣが有するピン数が６４ピン（出力）
の場合、ＰＤＰモジュールに搭載されたＩＣの総ピン数
は、６４×６＝３８４ピンとなる。従来は、１〜６４
（ピン）、６５〜１２８（ピン）、１２９〜１９２（ピ
ン）、１９３〜２５６（ピン）、２５７〜３２０（ピ
ン）、３２１〜３８４（ピン）といった割り当てをし、
それぞれを測定していたが、第６４ピンと第６５ピンの
ような隣接するピン同士の相互的な試験が困難であり、
必要に応じて、再度これら隣接する試験ピンコンタクト
パッドを試験していたのに対し、本発明に係る試験装置
によって、係るＩＣを１個のデバイスとして試験するこ
とが可能となる。
例えば、１個のＩＣが有するピン数が６４ピン（出力）
の場合、ＰＤＰモジュールに搭載されたＩＣの総ピン数
は、６４×６＝３８４ピンとなる。従来は、１〜６４
（ピン）、６５〜１２８（ピン）、１２９〜１９２（ピ
ン）、１９３〜２５６（ピン）、２５７〜３２０（ピ
ン）、３２１〜３８４（ピン）といった割り当てをし、
それぞれを測定していたが、第６４ピンと第６５ピンの
ような隣接するピン同士の相互的な試験が困難であり、
必要に応じて、再度これら隣接する試験ピンコンタクト
パッドを試験していたのに対し、本発明に係る試験装置
によって、係るＩＣを１個のデバイスとして試験するこ
とが可能となる。
【００３５】また、本発明に係る半導体モジュールの電
気的特性試験装置の他の実施の形態として、図２に示さ
れるように、テスタ５１内のマルチプレクサリレーユニ
ット１０４の入力側１０４ａに複数のコネクタ５６を設
けることも可能である。これは、前述の実施の形態に見
られるような、統括的な試験方法及びその装置によっ
て、試験に要する時間の短縮を第一の目的としたもので
はなく、被試験半導体モジュールに搭載された個々のＩ
Ｃに対して選択的に試験を行え、特に、係るＩＣがすべ
て異なるＩＣである場合や、ＩＣが同一であっても、同
時に行う試験項目が異なる場合に有効な試験を行うこと
が可能である。
気的特性試験装置の他の実施の形態として、図２に示さ
れるように、テスタ５１内のマルチプレクサリレーユニ
ット１０４の入力側１０４ａに複数のコネクタ５６を設
けることも可能である。これは、前述の実施の形態に見
られるような、統括的な試験方法及びその装置によっ
て、試験に要する時間の短縮を第一の目的としたもので
はなく、被試験半導体モジュールに搭載された個々のＩ
Ｃに対して選択的に試験を行え、特に、係るＩＣがすべ
て異なるＩＣである場合や、ＩＣが同一であっても、同
時に行う試験項目が異なる場合に有効な試験を行うこと
が可能である。
【００３６】複数の被試験ＩＣを１個のデバイスとして
試験することによって、試験にかかる時間を短縮できる
だけでなく、従来行うことができなかった、半導体モジ
ュール内のＩＣ相互間の試験をも行うことが可能とな
る。また、従来、半導体モジュールを試験するにあたっ
て、プローブと試験ピンコンタクトパッドとの接続を切
り替えで行っていたため、切り替えの配線容量等が影響
し、スイッチング時間測定に若干の影響があったが、同
時測定では影響が生じない。さらに、工程が簡略化され
ることにより、人為的な測定ミス又は切り替えのミスを
防ぐことができる。
試験することによって、試験にかかる時間を短縮できる
だけでなく、従来行うことができなかった、半導体モジ
ュール内のＩＣ相互間の試験をも行うことが可能とな
る。また、従来、半導体モジュールを試験するにあたっ
て、プローブと試験ピンコンタクトパッドとの接続を切
り替えで行っていたため、切り替えの配線容量等が影響
し、スイッチング時間測定に若干の影響があったが、同
時測定では影響が生じない。さらに、工程が簡略化され
ることにより、人為的な測定ミス又は切り替えのミスを
防ぐことができる。
【００３７】
【図１】本発明の一実施の形態におけるＰＤＰモジュー
ルの電気的特性試験装置の構成図である。
ルの電気的特性試験装置の構成図である。
【図２】本発明の他の実施の形態におけるＰＤＰモジュ
ールの電気的特性試験装置の構成図である。
ールの電気的特性試験装置の構成図である。
【図３】（ａ）本発明におけるＰＤＰモジュールの構成
図である。 （ｂ）本発明におけるＰＤＰモジュールの電気的特性試
験を行う際のプローブと試験ピンコンタクトパッドとの
拡大構成図である。
図である。 （ｂ）本発明におけるＰＤＰモジュールの電気的特性試
験を行う際のプローブと試験ピンコンタクトパッドとの
拡大構成図である。
【図４】（ａ）従来における半導体モジュールの電気的
特性試験装置の構成図である。 （ｂ）従来における半導体モジュールの電気的特性試験
を行う際のプローブ及び試験ピンコンタクトパッドの拡
大構成図である。
特性試験装置の構成図である。 （ｂ）従来における半導体モジュールの電気的特性試験
を行う際のプローブ及び試験ピンコンタクトパッドの拡
大構成図である。
【図５】従来における半導体モジュールの電気的特性試
験装置の構成図である。
験装置の構成図である。
１．半導体モジュール ２．半導体集積回路（ＩＣ） ３．モジュール基盤 ４．入力部 ５．出力部 ６．電極部 ７．試験ピンコンタクトパッド ５１．テスタ ５２．リレー ５３．アッテネーター ５４．コンパレーター ５５．測定ユニット ５６．コネクタ １０１．ＰＤＰモジュール １０２．プローブ １０４．マルチプレクサリレーユニット １０６．高電圧Ｖ／Ｉソース １０７．時間測定ユニット
Claims (9)
- 【請求項１】半導体集積回路を複数搭載した半導体モジ
ュールの電気的特性を試験するために接続される、プロ
ーブがリレーを介して特定の試験を行う測定ユニットに
接続されてなる半導体集積回路の電気的特性試験装置に
おいて、前記半導体モジュールが有する試験ピンの総数
以上のプローブを有し、係るプローブがマルチプレクサ
リレーユニットを介して、複数設けられた同種の測定ユ
ニットに接続され、その複数設けられた同種の測定ユニ
ットのそれぞれが、互いに並列に接続されていることを
特徴とする半導体集積回路の電気的特性試験装置。 - 【請求項２】同一の半導体集積回路を複数搭載した半導
体モジュールの電気的特性を試験するために接続され
る、コネクタがリレーを介して特定の試験を行う測定ユ
ニットに接続されてなる半導体集積回路の電気的特性試
験装置において、前記半導体モジュールに搭載された半
導体集積回路の数以上のコネクタを有し、係るコネクタ
がマルチプレクサリレーユニットを介して、複数設けら
れた同種の測定ユニットに接続され、その複数設けられ
た同種の測定ユニットのそれぞれが、互いに並列に接続
されていることを特徴とする半導体集積回路の電気的特
性試験装置。 - 【請求項３】同種の測定ユニットの数が、前記半導体集
積回路の数と同数であることを特徴とする請求項１又は
請求項２に記載の電気的特性試験装置。 - 【請求項４】前記マルチプレクサリレーユニット内に設
けられるマルチプレクサリレーが前記半導体集積回路の
数以上設けられることを特徴とする請求項１乃至請求項
３の何れか一に記載の電気的特性試験装置。 - 【請求項５】測定ユニットが時間測定ユニット及び電圧
測定ユニットであることを特徴とする請求項１乃至請求
項４の何れか一に記載の電気的特性試験装置。 - 【請求項６】前記半導体モジュールがＰＤＰモジュール
であることを特徴とする請求項１乃至請求項５の何れか
一に記載の電気的特性試験装置。 - 【請求項７】被試験半導体モジュールの試験ピンコンタ
クトパッドに対して、プローブを接続し、係るプローブ
から電気信号がリレーを介して、特定の試験を行う測定
ユニットに送信されることにより、被試験半導体モジュ
ールの電気的特性を試験する方法において、被試験半導
体モジュールに接続されたプローブ各々から電気信号
が、マルチプレクサリレーユニットを介して、測定ユニ
ットに送られることにより、被試験半導体モジュールに
搭載された半導体集積回路を並列に試験することを特徴
とする半導体モジュールの電気的特性の試験方法。 - 【請求項８】被試験半導体モジュールの試験ピンコンタ
クトパッドに対して、コネクタを接続し、係るコネクタ
から電気信号がリレーを介して、特定の試験を行う測定
ユニットに送信されることにより、被試験半導体モジュ
ールの電気的特性を試験する方法において、被試験半導
体モジュールに接続された複数のコネクタ各々から電気
信号が、マルチプレクサリレーユニットを介して、測定
ユニットに送られることにより、被試験半導体モジュー
ルに搭載された半導体集積回路を並列に試験することを
特徴とする半導体モジュールの電気的特性の試験方法。 - 【請求項９】前記半導体モジュールがＰＤＰモジュール
であることを特徴とする請求項７又は請求項８に記載の
半導体モジュールの電気的特性の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10296688A JP2000121703A (ja) | 1998-10-19 | 1998-10-19 | 半導体モジュールの電気的特性試験方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10296688A JP2000121703A (ja) | 1998-10-19 | 1998-10-19 | 半導体モジュールの電気的特性試験方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000121703A true JP2000121703A (ja) | 2000-04-28 |
Family
ID=17836804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10296688A Pending JP2000121703A (ja) | 1998-10-19 | 1998-10-19 | 半導体モジュールの電気的特性試験方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000121703A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7004776B2 (en) | 2003-10-27 | 2006-02-28 | J.S.T. Mfg. Co., Ltd. | ZIF connector and semiconductor-testing apparatus using the same |
| CN104880661A (zh) * | 2015-05-12 | 2015-09-02 | 北京星航机电装备有限公司 | 一种用于电磁继电器控制线路的自动检查方法 |
| CN106443412A (zh) * | 2016-09-09 | 2017-02-22 | 杭州万高科技股份有限公司 | 一种ic测试装置及方法 |
-
1998
- 1998-10-19 JP JP10296688A patent/JP2000121703A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7004776B2 (en) | 2003-10-27 | 2006-02-28 | J.S.T. Mfg. Co., Ltd. | ZIF connector and semiconductor-testing apparatus using the same |
| CN104880661A (zh) * | 2015-05-12 | 2015-09-02 | 北京星航机电装备有限公司 | 一种用于电磁继电器控制线路的自动检查方法 |
| CN106443412A (zh) * | 2016-09-09 | 2017-02-22 | 杭州万高科技股份有限公司 | 一种ic测试装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
| US5864565A (en) | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit | |
| US5861743A (en) | Hybrid scanner for use in an improved MDA tester | |
| US6966019B2 (en) | Instrument initiated communication for automatic test equipment | |
| US7281181B2 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
| KR100905507B1 (ko) | 고전압 기능부를 가진 핀 전자기기 | |
| JPWO2006087844A1 (ja) | 配線の接続状態検査装置 | |
| US10156606B2 (en) | Multi-chassis test device and test signal transmission apparatus of the same | |
| JP2000121703A (ja) | 半導体モジュールの電気的特性試験方法及びその装置 | |
| US20050030056A1 (en) | Apparatus for measuring VS parameters in a wafer burn-in system | |
| JP2002005999A (ja) | 半導体試験装置 | |
| KR20060132143A (ko) | 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 | |
| JP3483130B2 (ja) | 集積回路の検査方法 | |
| US7210081B1 (en) | Apparatus and methods for assessing reliability of assemblies using programmable logic devices | |
| KR101068568B1 (ko) | 반도체 장치의 테스트용 인터페이스 보드 | |
| EP4224180A1 (en) | Dft architecture for analog circuits | |
| JP2004156976A (ja) | 半導体集積回路のテスト方法、プローブカード、半導体集積回路装置と半導体集積回路装置の製造方法 | |
| JP2004095802A (ja) | 半導体試験装置 | |
| JP4066265B2 (ja) | 半導体試験装置のコンタクトリング | |
| JPH01119772A (ja) | Ｉｃテスター | |
| JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| Grout | Automatic Test Equipment (ATE) and Production Test | |
| JPH10186006A (ja) | プリント回路板の試験方法 | |
| US20050285612A1 (en) | Apparatus for measuring DC parameters in a wafer burn-in system |