JP2015046626A - 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロック - Google Patents

積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロック Download PDF

Info

Publication number
JP2015046626A
JP2015046626A JP2014225783A JP2014225783A JP2015046626A JP 2015046626 A JP2015046626 A JP 2015046626A JP 2014225783 A JP2014225783 A JP 2014225783A JP 2014225783 A JP2014225783 A JP 2014225783A JP 2015046626 A JP2015046626 A JP 2015046626A
Authority
JP
Japan
Prior art keywords
die
building block
flexible tape
electrical traces
microns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014225783A
Other languages
English (en)
Inventor
アディムラ ラヴィクマル
Ravikumar Adimula
アディムラ ラヴィクマル
ジン イム ミュン
Jin Imu Myun
ジン イム ミュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2015046626A publication Critical patent/JP2015046626A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

【課題】単一パッケージ内に多機能な構成要素又は更に大きな容量を持たせる積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロックを提供する。
【解決手段】積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロックが記載されている。マルチダイ・ビルディングブロックは、第１面と第２面を有する可撓性テープ１１０であって、各面が複数の電気トレース１１２を含んでいる可撓性テープ１１０を含んでいる。第１ダイ１０４は、第１の複数の相互接続部１０８を通して、可撓性テープ１１０の第１面の複数の電気トレース１１２に連結されている。第２ダイ１０６は、第２の複数の相互接続部を通して、可撓性テープ１１０の第２面の複数の電気トレースに連結されている。
【選択図】図１

Description

本発明の実施形態は、半導体パッケージングの分野、厳密には、積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロックの分野に属する。
今日の消費者家電市場では、非常に込み入った回路を必要とする複雑な機能が求められることが多い。基本的なビルディングブロック、例えば、トランジスタの小型化が進んだおかげで、一層込み入った回路でさえ、それぞれの進歩した世代に合わせて単一ダイ上に組み込むことができるようになった。一方、小型化は、通常、寸法の削減と捉えられているが、実際には、単一パッケージ内に多機能な構成要素又は更に大きな容量を持たせるために、半導体パッケージ内に含めることを求められる半導体ダイの数は、増加してゆくことになる。
Ｃ４はんだボール接続は、半導体素子と基板の間にフリップチップ相互接続部を提供するのに長年使用されてきた。フリップチップ又はControlled Collapse Chip Connection（Ｃ４）は、集積回路（ＩＣ）チップ、ＭＥＮＳ、又は構成要素の様な半導体素子に使用される取り付け法の一様式であり、ワイヤーボンディングに代えてはんだバンプを利用している。はんだバンプは、基板パッケージの上面に位置するＣ４パッド上に堆積させる。
半導体素子を基板に取り付けるために、それはひっくり返され−即ち、アクティブ面を下にして取り付け区域に相対させる。はんだバンプは、半導体素子を基板に直接接続するのに使用される。しかしながら、この手法は、取り付け区域のサイズによって制限が課され、積み重ね型ダイに容易に対応できないことがある。
一方、従来のワイヤーボンディング手法では、単一の半導体パッケージ内に合理的に含めることのできる半導体ダイの数が制限されてしまうことがある。更に、多数の半導体ダイを半導体パッケージにパッケージングしようとすると、全体構造の問題が持ち上がる。
従って、半導体パッケージの進化には、更なる改良が必要とされている。
積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロックをここに説明する。
以下の説明では、本発明の実施形態を十分に理解して頂けるように、具体的寸法の様な数々の具体的な詳細事項を説明している。当業者には自明である様に、本発明の実施形態は、これらの具体的な詳細事項無しに実施することもできる。場合によっては、本発明の実施形態を曖昧にしないために、特定の半導体ダイ機能の様な周知の機能は、詳細に説明していない。更に、図に示されている様々な実施形態は、説明を目的とした表示であり、必ずしも縮尺を合わせて描いている訳ではないものと理解頂きたい。
ここでは、積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロックが開示されている。或る実施形態では、マルチダイ・ビルディングブロックは、第１面と第２面を有する可撓性テープを含んでおり、各面が複数の電気トレースを含んでいる。第１ダイは、第１の複数の相互接続部を通して、可撓性テープの第１面の複数の電気トレースと連結されている。第２ダイは、第２の複数の相互接続部を通して、可撓性テープの第２面の複数の電気トレースと連結されている。或る実施形態では、積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロックを製作するための方法は、第１面と第２面を有する可撓性テープであって、各面が複数の電気トレースを備えている可撓性テープを提供する段階を含んでいる。第１ダイは、第１の複数の相互接続部を通して、可撓性テープの第１面の複数の電気トレースと連結されている。第２ダイは、第２の複数の相互接続部を通して、可撓性テープの第２面の複数の電気トレースと連結されている。
本発明の或る実施形態による、積み重ね型ダイパッケージ用の２ダイ式ビルディングブロックの断面図を示している。 本発明の或る実施形態による、一対の２ダイ式ビルディングブロックを含んでいる積み重ね型ダイパッケージの断面図を示している。 本発明の或る実施形態による、積み重ね型ダイパッケージ用の２ダイ式ビルディングブロックを製作するための方法の工程を表すフローチャートを示している。 本発明の或る実施形態による、積み重ね型ダイパッケージ用の４ダイ式ビルディングブロックの断面図を示している。
本発明の或る実施形態によれば、マルチダイ・ビルディングブロックを形成し、次いでそれらを積み重ねることによって、積み重ね型ダイパッケージの柔軟性を高めることができる。例えば、１つの実施形態では、各マルチダイ・ビルディングブロックは、ダイを一体に貼り合わせる自身の中央可撓性テープを有している。可撓性テープとマルチダイ・ビルディングブロックの使用は、その様なダイのパッケージングに従来使用されていたワイヤーボンディングの、全てとまではいかなくても殆どに、取って代わることができる。而して、或る実施形態では、多くのダイをまとめて１つのパッケージへと積み重ねる場合に問題となるワイヤーボンディングアレイの複雑さが解消される。更に、或る実施形態では、可撓性テープとマルチダイ・ビルディングブロックの使用によって、メモリと論理ダイ両方の一体集積化が容易に行えるようになる。別の実施形態では、可撓性テープとマルチダイ・ビルディングブロックの使用によって、異なるサイズのダイの集積化が容易に行えるようになる。
マルチダイ・ビルディングブロックは、半導体パッケージで使用するために製作してもよい。図１は、本発明の或る実施形態による、積み重ね型ダイパッケージ用の２ダイ式ビルディングブロックの断面図を示している。
図１に示す様に、積み重ね型ダイパッケージ用の２ダイ式ビルディングブロック１００は、第１ダイ１０４と第２ダイ１０６を含んでいる。第１ダイ１０４と第２ダイ１０６のそれぞれは、表面に複数の相互接続部１０８を含んでいる。２ダイ式ビルディングブロック１００は、更に、第１面と第２面を有する可撓性テープ１１０を含んでいる。各表面は、複数の電気トレース１１２を含んでいる。本発明の或る実施形態によれば、第１ダイ１０４は、第１の複数の相互接続部１０８を通して、可撓性テープ１１０の第１面の複数の電気トレース１１２に連結されている。更に、第２ダイ１０６は、第２の複数の相互接続部を通して、可撓性テープ１１０の第２面の複数の電気トレースに連結されている。
或る実施形態では、可撓性テープ１１０はポリイミド材料で作られ、複数の電気トレース１１２は銅で作られている。１つの実施形態では、銅の表面は、ニッケルと金で仕上げが施されている。１つの実施形態では、可撓性テープ１１０は、第１ダイ１０４と第２ダイ１０６の間に或る厚さを有しており、同厚さは、大凡、１５ミクロンから７５ミクロンの範囲にあり、複数の電気トレース１１２のそれぞれは、第１ダイ１０４と第２ダイ１０６の間に或る厚さを有しており、同厚さは、大凡、１０ミクロンから２０ミクロンの範囲にある。複数の電気トレース１１２の実際のレイアウトは、具体的な用途に応じて異なっていてもよい。例えば、或る実施形態では、図１に描かれている様に、複数の電気トレース１１２は、それぞれ、断面図示されている複数の相互接続部のそれぞれの方向に沿って平行に走っている連続導電ラインを含んでいる。図２に描かれている様に、別の実施形態では、複数の電気トレース１１２は、それぞれ、断面図示されている複数の相互接続部のそれぞれの方向に沿って垂直に走っている連続した導電ラインを含んでいる（例えば、下で説明されている図２の要素２１２を参照）。
本発明の或る実施形態では、図１に描かれている様に、複数の相互接続部１０８のそれぞれは、金属バンプのアレイで作られており、各金属バンプ間に導電性接着剤１３０が散在している。１つの実施形態では、金属バンプのそれぞれのアレイの各金属バンプは、限定するわけではないが、銅、金、又はニッケルの様な金属で作られている。導電性接着剤１３０は、バンプ対トレース接着に適した材料であってもよい。或る実施形態では、導電性接着剤１３０は、異方性の導電性接着剤で作られている。１つの実施形態では、導電性接着剤１３０は、限定するわけではないが、異方性の導電性エポキシアクリレートペースト又はフィルムの様な材料で作られている。
第１ダイ１０４と第２ダイ１０６は、適していれば電子産業で使用されているどの様な個々の半導体チップであってもよく、形態又は機能が同じである必要は無い。１つの実施形態では、第１ダイ１０４又は第２ダイ１０６は、メモリセルのアレイか、又は、単結晶シリコン片上に形成されたマイクロプロセッサである。別の実施形態では、第１ダイ１０４又は第２ダイ１０６は、III−Ｖ族の材料スライス上に形成されたダイオードである。
第１ダイ１０４又は第２ダイ１０６は、超小型電子集積回路が形成されている表面を有していてもよい。１つの実施形態では、第１ダイ１０４又は第２ダイ１０６は、ダイの複数の相互接続部１０８と同じ側にＣＭＯＳトランジスタのアレイを含んでいる表面を有している。或る実施形態では、第１ダイ１０４又は第２ダイ１０６は、大凡、３５０ミクロンから８００ミクロンの範囲の厚さを有している。
複数のマルチダイ・ビルディングブロックが、半導体パッケージに含まれていてもよい。図２は、本発明の或る実施形態による、一対の２ダイ式ビルディングブロックを含んでいる積み重ね型ダイパッケージの断面図を示している。
図２に示す様に、半導体パッケージ２００は、基板２２０を含んでいる。積み重ねられた複数の２ダイ式ビルディングブロック（例えば、図２に描かれている様に、２ダイ式ビルディングブロック２０２Ａ＋２ダイ式ビルディングブロック２０２Ｂ）は、基板２２０の表面に連結されている。各２ダイ式ビルディングブロック２０２Ａ又は２０２Ｂは、第１面と第２面を有する可撓性テープ２１０を含んでおり、各面が複数の電気トレース２１２を含んでいる。第１ダイ２０４は、第１の複数の相互接続部２０８を通して、可撓性テープ２１０の第１面の複数の電気トレース２１２に連結されている。第２ダイ２０６は、第２の複数の相互接続部を通して、可撓性テープ２１０の第２面の複数の電気トレースに連結されている。モールド成形部２１８は、基板２２０の上に配置されており、積み重ねられた複数の２ダイ式ビルディングブロック２０２Ａ＋２０２Ｂがその中に封入されている。
本発明の或る実施形態では、各２ダイ式ビルディングブロック２０２Ａ又は２０２Ｂの可撓性テープ１１０の端部は、導電性接着剤２１４で基板２２０の表面に連結されている。導電性接着剤２１４は、トレース対トレース接着に適した材料であってもよい。或る実施形態では、導電性接着剤２１４は、限定するわけではないが、異方性の導電性エポキシアクリレートペースト又はフィルムの様な材料で作られている。
或る実施形態では、半導体パッケージ２００は、更に、基板２２０の第２の反対側の表面に、はんだバンプ２２２のアレイを含んでいる。そのため、図２に描かれている様に、１つの実施形態では、半導体パッケージ２００は、ボール−グリッドアレイ（ＢＧＡ）パッケージである。しかしながら、本発明の実施形態は、ＢＧＡ半導体パッケージに限定されないものと理解頂きたい。基板２２０は、具体的な用途に応じて、可撓性を有する基板であってもよいし、剛性を有する基板であってもよい。或る実施形態では、基板２２０には、導電性接着剤２１４を介して各可撓性テープ２１０に電気的に連結するための複数の電気トレースが配置されている。
本発明の或る実施形態によれば、各２ダイ式ビルディングブロック２０２Ａ又は２０２Ｂの可撓性テープ２１０は、ポリイミド材料で作られており、各２ダイ式ビルディングブロック２０２Ａ又は２０２Ｂの複数の電気トレース２１２は、銅で作られている。１つの実施形態では、銅の表面は、ニッケルと金で仕上げが施されている。１つの実施形態では、各２ダイ式ビルディングブロック２０２Ａ又は２０２Ｂの可撓性テープ２１０は、各２ダイ式ビルディングブロック２０２Ａ又は２０２Ｂの第１ダイ２０４と第２ダイ２０６の間に或る厚さを有しており、同厚さは、大凡、１５ミクロンから７５ミクロンの範囲にある。前記実施形態では、各２ダイ式ビルディングブロック２０２Ａ又は２０２Ｂの複数の電気トレース２１２のそれぞれは、２ダイ式ビルディングブロック２０２Ａ又は２０２Ｂそれぞれの第１ダイ２０４と第２ダイ２０６の間に或る厚さを有しており、同厚さは、大凡、１０ミクロンから２０ミクロンの範囲にある。複数の電気トレース２１２の実際のレイアウトは、具体的な用途に応じて異なっていてもよい。例えば、図２に描かれている様に、或る実施形態では、複数の電気トレース１１２は、それぞれ、断面図示されている複数の相互接続部のそれぞれの方向に沿って垂直に走っている連続した導電ラインを含んでいる。図１に描かれている様に、別の実施形態では、複数の電気トレース２１２は、それぞれ、断面図示されている複数の相互接続部のそれぞれの方向に平行に走っている連続した導電ラインを含んでいる（例えば、上で説明されている図１の要素１１２を参照）。
或る実施形態では、図２に描かれている様に、各２ダイ式ビルディングブロック２０２Ａ又は２０２Ｂの複数の相互接続部２０８のそれぞれは、金属バンプのアレイで作られており、各金属バンプ間に導電性接着剤２３０が散在している。１つの実施形態では、金属バンプのそれぞれのアレイの各金属バンプは、限定するわけではないが、銅、金、又はニッケルの様な金属で作られている。導電性接着剤２３０は、バンプ対トレース接着に適した材料であってもよい。或る実施形態では、導電性接着剤２３０は、異方性の導電性接着剤で作られている。１つの実施形態では、導電性接着剤２３０は、限定するわけではないが、異方性の導電性エポキシアクリレートペースト又はフィルムの様な材料で作られている。
第１ダイ２０４と第２ダイ２０６は、図１の第１ダイ１０４と第２ダイ１０６に関係付けて説明されている様な半導体ダイであってもよい。図２に描かれている様に、各２ダイ式ビルディングブロック、例えば、２０２Ａと２０２Ｂは、積み重ねられるダイを背中合わせにして互いに貼り合わせてもよい。例えば、本発明の或る実施形態では、２ダイ式ビルディングブロック２０２Ａと２０２Ｂは、境界面２１６で重ね合わされ連結されている。１つの実施形態では、２ダイ式ビルディングブロック２０２Ａと２０２Ｂの境界面２１６を連結するのに、非導電性ダイ貼り合せ用ペースト又はフィルム、例えば、エポキシ樹脂が使用されている。２ダイ式ビルディングブロック２０２Ｂを基板２２０の上表面に接着するのにも、同様の材料を使用することができる。モールド成形部２１８も、非導電性材料で作ることができる。１つの実施形態では、モールド成形部２１８は、限定するわけではないが、シリカフィラーで作られているエポキシ樹脂の様な材料で作られている。
本発明の実施形態の精神及び範囲内に含まれると考えられる半導体パッケージは、図２に関係付けて説明されている特定の配置構成に限定されない。例えば、本発明の或る実施形態によれば、単一の半導体パッケージのパッケージングで、２ダイ式より多いダイのビルディングブロックが互いに積み重ねられている。或る実施形態では、単一の半導体パッケージのパッケージングで、数層に積み重ねられた２ダイ式ビルディングブロックが、単一の基板上に、互いに概ね隣接して配置されている。本発明の別の実施形態では、２ダイ式ビルディングブロックの内の少なくとも１つから出ている可撓性テープ部分は、外部接続のために、半導体パッケージの外側へ伸ばされている。
マルチダイ・ビルディングブロックは、半導体パッケージで使用するために、連結プロセスによって製作してもよい。図３は、本発明の或る実施形態による、積み重ね型ダイパッケージ用の２ダイ式ビルディングブロックを製作するための方法の工程を表したフローチャート３００を示している。
フローチャート３００の工程３０２に示す様に、積み重ね型ダイパッケージ用の２ダイ式ビルディングブロックを製作するための方法は、それぞれに複数の電気トレースを含んでいる第１面と第２面を有する可撓性テープを提供する段階を含んでいる。本発明の或る実施形態によれば、可撓性テープを提供する段階は、複数の銅製電気トレースを含むポリイミド材料を提供する段階を含んでいる。１つの実施形態では、銅の表面は、ニッケルと金で仕上げが施されている。１つの実施形態では、可撓性テープは、大凡、１５ミクロンから７５ミクロンの範囲の厚さを有する領域を有しており、同領域は、半導体ダイを可撓性テープに取り付ける場所である。前記実施形態では、複数の電気トレースのそれぞれは、その領域の厚さが、大凡、１０ミクロンから２０ミクロンの範囲にある。
フローチャート３００の工程３０４に示す様に、第１の複数の相互接続部を通して、第１ダイは、可撓性テープの第１面の複数の電気トレースに連結される。本発明の或る実施形態によれば、第１の複数の相互接続部は、金属バンプのアレイで作られており、各金属バンプ間に導電性接着剤が散在している。１つの実施形態では、金属バンプのアレイの各金属バンプは、限定するわけではないが、銅、金、又はニッケルの様な金属で作られている。
フローチャート３００の工程３０６に示す様に、第２の複数の相互接続部を通して、第２ダイは、可撓性テープの第２面の複数の電気トレースに連結される。或る実施形態では、第２の複数の相互接続部は、金属バンプのアレイで作られており、各金属バンプ間に導電性接着剤が散在している。１つの実施形態では、金属バンプのアレイの各金属バンプは、限定するわけではないが、銅、金、又はニッケルの様な金属で作られている。本発明の或る実施形態によれば、第１ダイと第２ダイを可撓性テープの複数の電気トレースに連結する段階は、大凡、摂氏１５０度から２００度の範囲の温度まで、大凡、１ＭＰａから１０ＭＰａの圧力で、大凡、５秒から２０秒の間加熱する段階を含んでいる。１つの実施形態では、加熱工程は、第１ダイと第２ダイの両方を可撓性テープに連結した後に１回行われる。或る代わりの実施形態では、加熱工程は、第１ダイを可撓性テープに連結した後と、更に第２ダイを可撓性テープに連結した後の２回行われる。また、工程３０４と３０６は、説明されている明確に分けられた順序で行ってもよいし、ほぼ同時に行ってもよい。
或る実施形態では、工程３０２、３０４、及び３０６により２ダイ式ビルディングブロックを形成する段階の後に、２ダイ式ビルディングブロックは基板の表面に連結される。
１つの実施形態では、次いで、モールド成形部が基板の上に形成され、その中に２ダイ式ビルディングブロックが封入される。或る特定の実施形態では、モールド成形部を形成する前に、１つ又はそれ以上の追加の２ダイ式ビルディングブロックが、前記２ダイ式ビルディングブロックの上に積み重ねられ、その場合、モールド成形部は、積み重ねられた２ダイ式ビルディングブロック全てを封入する。或る実施形態では、各２ダイ式ビルディングブロックの可撓性テープの端部は、導電性接着剤で基板の表面に連結されている。別の実施形態では、はんだバンプのアレイは基板の第２面に形成されており、半導体パッケージはＢＧＡパッケージである。
本発明の実施形態は、半導体パッケージで使用するための２ダイ式ビルディングブロックに限定されない。例えば、図４は、本発明の或る実施形態による、積み重ね型ダイパッケージ用の４ダイ式ビルディングブロックの断面図を示している。図４に示す様に、積み重ね型ダイパッケージ用の４ダイ式ビルディングブロック４００は、第１ダイ４０４と第２ダイ４０６を対にしたものと、更に第３ダイ４０５と第４ダイ４０７を対にしたものを含んでいる。４ダイ式ビルディングブロック４００は、第１ダイ４０４、第２ダイ４０６、第３ダイ４０５、及び第４ダイ４０７を連結する可撓性テープ４１０を含んでいる。
以上、積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロックを開示してきた。本発明の或る実施形態によれば、２ダイ式ビルディングブロックは、第１面と第２面を有する可撓性テープを含んでおり、各面が複数の電気トレースを含んでいる。第１ダイは、第１の複数の相互接続部を通して、可撓性テープの第１面の複数の電気トレースに連結されている。第２ダイは、第２の複数の相互接続部を通して、可撓性テープの第２面の複数の電気トレースに連結されている。１つの実施形態では、可撓性テープは、ポリイミド材料で作られており、複数の電気トレースは銅で作られている。１つの実施形態では、複数の相互接続部のそれぞれは、金属バンプのアレイを含んでおり、各金属バンプ間に導電性接着剤が散在している。
１００、２０２Ａ、２０２Ｂ ２ダイ式ビルディングブロック
４００ ４ダイ式ビルディングブロック
１０４、２０４、４０４ 第１ダイ
１０６、２０６、４０６ 第２ダイ
４０５ 第３ダイ
４０７ 第４ダイ
１０８、２０８ 相互接続部
１１０、２１０、４１０ 可撓性テープ
１１２ 電気トレース
１３０、２１４ 接着剤
２００ 半導体パッケージ
２１２ 電気トレース
２１６ 境界面
２１８ モールド成形部
２２０ 基板
２２２ はんだバンプ
２３０ 導電性接着剤

Claims (23)

  1. 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロックにおいて、
    第１面と第２面を有する可撓性テープであって、各面が複数の電気トレースを備えている可撓性テープと、
    第１の複数の相互接続部を通して、前記可撓性テープの前記第１面の前記複数の電気トレースに連結されている第１ダイと、
    第２の複数の相互接続部を通して、前記可撓性テープの前記第２面の前記複数の電気トレースに連結されている第２ダイと、を備えているマルチダイ・ビルディングブロック。
  2. 前記可撓性テープはポリイミド材料を備えており、前記複数の電気トレースは銅を備えている、請求項１に記載のマルチダイ・ビルディングブロック。
  3. 前記可撓性テープは、前記第１ダイと第２ダイの間に或る厚さを有しており、前記厚さは、大凡、１５ミクロンから７５ミクロンの範囲にあり、前記複数の電気トレースのそれぞれは、前記第１ダイと第２ダイの間に或る厚さを有しており、前記厚さは、大凡、１０ミクロンから２０ミクロンの範囲にある、請求項２に記載のマルチダイ・ビルディングブロック。
  4. 前記複数の相互接続部のそれぞれは、金属バンプのアレイを備えており、各金属バンプ間に導電性接着剤が散在している、請求項１に記載のマルチダイ・ビルディングブロック。
  5. 前記導電性接着剤は、異方性の導電性接着剤である、請求項４に記載のマルチダイ・ビルディングブロック。
  6. 前記金属バンプのそれぞれのアレイの各金属バンプは、銅、金、及びニッケルから成る群から選択された金属を備えている、請求項４に記載のマルチダイ・ビルディングブロック。
  7. 半導体パッケージにおいて、
    基板と、
    前記基板の表面と連結している積み重ねられた複数のマルチダイ・ビルディングブロックであって、各マルチダイ・ビルディングブロックは、
    第１面と第２面を有する可撓性テープであって、各面が複数の電気トレースを備えている可撓性テープと、
    第１の複数の相互接続部を通して、前記可撓性テープの前記第１面の前記複数の電気トレースに連結されている第１ダイと、
    第２の複数の相互接続部を通して、前記可撓性テープの前記第２面の前記複数の電気トレースに連結されている第２ダイと、を備えている、マルチダイ・ビルディングブロックと、
    前記基板の上に配置され、前記積み重ねられた複数のマルチダイ・ビルディングブロックを封入しているモールド成形部と、を備えている半導体パッケージ。
  8. 各マルチダイ・ビルディングブロックの前記可撓性テープの端部は、導電性接着剤で前記基板の前記表面に連結されている、請求項７に記載の半導体パッケージ。
  9. 前記基板の第２面にはんだバンプのアレイを更に備えており、前記半導体パッケージはボール−グリッドアレイ（ＢＧＡ）パッケージである、請求項７に記載の半導体パッケージ。
  10. 各マルチダイ・ビルディングブロックの前記可撓性テープは、ポリイミド材料を備えており、各マルチダイ・ビルディングブロックの前記複数の電気トレースは、銅を備えている、請求項７に記載の半導体パッケージ。
  11. 各マルチダイ・ビルディングブロックの前記可撓性テープは、各マルチダイ・ビルディングブロックの前記第１ダイと第２ダイの間に或る厚さを有しており、前記厚さは、大凡、１５ミクロンから７５ミクロンの範囲にあり、各マルチダイ・ビルディングブロックの前記複数の電気トレースのそれぞれは、各マルチダイ・ビルディングブロックの前記第１ダイと第２ダイの間に或る厚さを有しており、前記厚さは、大凡、１０ミクロンから２０ミクロンの範囲にある、請求項１０に記載の半導体パッケージ。
  12. 各マルチダイ・ビルディングブロックの前記複数の相互接続部のそれぞれは、金属バンプのアレイを備えており、各金属バンプ間に導電性接着剤が散在している、請求項７に記載の半導体パッケージ。
  13. 前記導電性接着剤は、異方性の導電性接着剤である、請求項１２に記載の半導体パッケージ。
  14. 前記金属バンプのそれぞれのアレイの各金属バンプは、銅、金、及びニッケルから成る群から選択された金属を備えている、請求項１２に記載の半導体パッケージ。
  15. 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロックを製作するための方法において、
    第１面と第２面を有する可撓性テープであって、各面が複数の電気トレースを備えている可撓性テープを提供する段階と、
    第１の複数の相互接続部を通して、第１ダイを、前記可撓性テープの前記第１面の前記複数の電気トレースに連結する段階と、
    第２の複数の相互接続部を通して、第２ダイを、前記可撓性テープの前記第２面の前記複数の電気トレースに連結する段階と、から成る方法。
  16. 前記マルチダイ・ビルディングブロックを、基板の表面に連結する段階と、
    モールド成形部を前記基板の上に形成し、前記マルチダイ・ビルディングブロックを封入する段階と、を更に含んでいる、請求項１５に記載の方法。
  17. 前記モールド成形部を形成する前に、１つ又は複数の追加のマルチダイ・ビルディングブロックを、前記マルチダイ・ビルディングブロックの上に積み重ねる段階を更に含んでおり、前記モールド成形部は、前記積み重ねられたマルチダイ・ビルディングブロックの全てを封入する、請求項１６に記載の方法。
  18. 前記第１ダイと前記第２ダイを前記可撓性テープの前記複数の電気トレースに連結する段階は、大凡、摂氏１５０度から２００度の範囲の温度まで、大凡、１ＭＰａから１０ＭＰａの範囲の圧力で、大凡、５秒から２０秒の間加熱する段階を含んでいる、請求項１５に記載の方法。
  19. 前記可撓性テープを提供する段階は、複数の銅製電気トレースを備えているポリイミド材料を提供する段階を含んでいる、請求項１５に記載の方法。
  20. 前記可撓性テープは、前記第１ダイと第２ダイの間に或る厚さを有しており、前記厚さは、大凡、１５ミクロンから７５ミクロンの範囲にあり、前記複数の電気トレースのそれぞれは、前記第１ダイと第２ダイの間に或る厚さを有しており、前記厚さは、大凡、１０ミクロンから２０ミクロンの範囲にある、請求項１９に記載の方法。
  21. 前記複数の相互接続部のそれぞれは、金属バンプのアレイを備えており、各金属バンプ間に導電性接着剤が散在している、請求項１５に記載の方法。
  22. 前記導電性接着剤は、異方性の導電性接着剤である、請求項２１に記載の方法。
  23. 金属バンプのそれぞれのアレイの各金属バンプは、銅、金、及びニッケルから成る群から選択された金属を備えている、請求項２１に記載の方法。
JP2014225783A 2008-12-31 2014-11-06 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロック Pending JP2015046626A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/347,738 2008-12-31
US12/347,738 US8344491B2 (en) 2008-12-31 2008-12-31 Multi-die building block for stacked-die package

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009264356A Division JP2010157694A (ja) 2008-12-31 2009-10-29 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロック

Publications (1)

Publication Number Publication Date
JP2015046626A true JP2015046626A (ja) 2015-03-12

Family

ID=42221043

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009264356A Pending JP2010157694A (ja) 2008-12-31 2009-10-29 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロック
JP2014225783A Pending JP2015046626A (ja) 2008-12-31 2014-11-06 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロック

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009264356A Pending JP2010157694A (ja) 2008-12-31 2009-10-29 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロック

Country Status (5)

Country Link
US (1) US8344491B2 (ja)
JP (2) JP2010157694A (ja)
KR (1) KR101531153B1 (ja)
CN (2) CN102891138B (ja)
DE (1) DE102009050744A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344491B2 (en) 2008-12-31 2013-01-01 Micron Technology, Inc. Multi-die building block for stacked-die package
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
US20180175005A1 (en) * 2016-12-21 2018-06-21 Intel Corporation Thermal dissipation using anisotropic conductive material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085605A (ja) * 1999-09-14 2001-03-30 Toshiba Corp 半導体装置及びその製造方法
JP2002158326A (ja) * 2000-11-08 2002-05-31 Apack Technologies Inc 半導体装置、及び製造方法
JP2005093551A (ja) * 2003-09-12 2005-04-07 Genusion:Kk 半導体装置のパッケージ構造およびパッケージ化方法
JP2005340588A (ja) * 2004-05-28 2005-12-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007505478A (ja) * 2003-08-29 2007-03-08 サーマルワークス，インコーポレイティド 膨張制約されたダイスタック

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438224A (en) 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
JPH06232327A (ja) * 1993-02-01 1994-08-19 Nec Corp フレキシブルプリンティングサーキットテープとこれを用いた半導体装置用パッケージ
KR0137826B1 (ko) 1994-11-15 1998-04-28 문정환 반도체 디바이스 패키지 방법 및 디바이스 패키지
JP3012184B2 (ja) * 1996-01-12 2000-02-21 富士通株式会社 実装装置
US6137164A (en) 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
JP4213281B2 (ja) * 1999-02-25 2009-01-21 ローム株式会社 チップオンチップ型半導体装置
JP3633559B2 (ja) * 1999-10-01 2005-03-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4447143B2 (ja) * 2000-10-11 2010-04-07 新光電気工業株式会社 半導体装置及びその製造方法
US7081373B2 (en) * 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US7071547B2 (en) 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP4193702B2 (ja) * 2004-01-14 2008-12-10 株式会社デンソー 半導体パッケージの実装構造
JP2005347513A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7511968B2 (en) 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
TWI249796B (en) * 2004-11-08 2006-02-21 Siliconware Precision Industries Co Ltd Semiconductor device having flip chip package
US7291907B2 (en) 2005-02-28 2007-11-06 Infineon Technologies, Ag Chip stack employing a flex circuit
JP4237160B2 (ja) * 2005-04-08 2009-03-11 エルピーダメモリ株式会社 積層型半導体装置
JP2008311263A (ja) * 2007-06-12 2008-12-25 Panasonic Corp 半導体チップの実装構造体
US8344491B2 (en) 2008-12-31 2013-01-01 Micron Technology, Inc. Multi-die building block for stacked-die package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085605A (ja) * 1999-09-14 2001-03-30 Toshiba Corp 半導体装置及びその製造方法
JP2002158326A (ja) * 2000-11-08 2002-05-31 Apack Technologies Inc 半導体装置、及び製造方法
JP2007505478A (ja) * 2003-08-29 2007-03-08 サーマルワークス，インコーポレイティド 膨張制約されたダイスタック
JP2005093551A (ja) * 2003-09-12 2005-04-07 Genusion:Kk 半導体装置のパッケージ構造およびパッケージ化方法
JP2005340588A (ja) * 2004-05-28 2005-12-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN101771026A (zh) 2010-07-07
CN101771026B (zh) 2012-07-18
CN102891138B (zh) 2016-10-19
DE102009050744A1 (de) 2010-07-01
KR20100080347A (ko) 2010-07-08
KR101531153B1 (ko) 2015-06-25
US8344491B2 (en) 2013-01-01
JP2010157694A (ja) 2010-07-15
US20100164085A1 (en) 2010-07-01
CN102891138A (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
TWI685932B (zh) 用於干擾屏蔽的引線接合線
JP5320611B2 (ja) スタックダイパッケージ
KR101522763B1 (ko) 콤포넌트 패키지용 장치 및 방법
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US20080042265A1 (en) Chip scale module package in bga semiconductor package
US20130277855A1 (en) High density 3d package
US8624377B2 (en) Method of stacking flip-chip on wire-bonded chip
KR20100050511A (ko) 몸체-관통 전도성 비아를 갖는 패키징된 집적 회로 장치 및 그 제조 방법
US20200343163A1 (en) Semiconductor device with through-mold via
US20100314730A1 (en) Stacked hybrid interposer through silicon via (TSV) package
CN101043009B (zh) 封装半导体管芯的方法
CN105027282A (zh) 启用通孔的层叠封装
US20080237833A1 (en) Multi-chip semiconductor package structure
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
KR20150011893A (ko) 적층형 반도체패키지 및 그 제조방법
JP2015046626A (ja) 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロック
TW200536089A (en) Multiple stacked die window csp package and method of manufacture
US7615487B2 (en) Power delivery package having through wafer vias
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
US20080237831A1 (en) Multi-chip semiconductor package structure
JP4339032B2 (ja) 半導体装置
US20080237832A1 (en) Multi-chip semiconductor package structure
CN110634830B (zh) 一种多芯片集成的封装方法和结构

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170208