JP2008311263A - 半導体チップの実装構造体 - Google Patents

Abstract

【課題】対向する位置にバンプが形成されていない２個の半導体チップを回路基板上に実装する場合であっても、バンプと回路基板の電極パッドとの間の良好な接触状態を確保できる半導体チップの実装構造体を提供する。
【解決手段】２個の半導体チップ４ａおよび４ｂが回路基板１０を挟むように配置され、接着剤３により回路基板１０に実装される。半導体チップ４ａは、バンプ８ａ１〜８ａ４が回路基板１０の上面ＵＳに設けられた電極パッド２ａに圧接された状態で、回路基板１０に接着剤３で接合されている。また半導体チップ４ｂは、バンプ８ｂ１〜８ｂ４が回路基板１０の下面ＬＳに設けられた電極パッド２ｂに圧接された状態で、回路基板１０に接着剤３で接合されている。半導体チップ４ｂのフリーバンプ８ｂ３と対向する回路基板１０の裏側には、電極パッド２ｂ３の変形を抑制する変形抑制部材１５ａが設けられている。
【選択図】図１

Description

本発明は、回路基板の少なくとも一方の面に半導体チップが実装される実装構造体に関し、さらに回路基板の両面のそれぞれに半導体チップが実装される実装構造体に関する。

半導体プロセスの微細化技術の進展に伴い、メモリ素子の高容量化が進んでいる。そのような背景のもと、記録媒体として従来から使われている磁気記録媒体や光紀録媒体に代わって、フラッシュメモリのような固体メモリが使われ出している。固体メモリの応用例として、ＩＣカードやデジタルカメラなどのメモリカードがあり、さらにはセキュリティ機能を持ったＳＤ(登録商標)カードなどが広まっている。このようなメモリカードは音楽情報や映像情報などを記録するために今後益々大容量化が要望されている。

メモリの大容量化を実現する有効な方法の一つに複数（例えば、２枚）の半導体チップを立体的に重ね合わせて一つのメモリカードとする方法がある。この場合、メモリカードの薄型化を損なうことなく複数の半導体チップを立体的に接続するための三次元実装や両面ベアチップ実装技術が用いられる。このような実装技術により構成された実装構造体の一例（例えば、特許文献１）を示す。

図６を参照して、従来の実装構造体２００ａについて説明する。なお、図６（ａ）〜（ｃ）には、それぞれ従来の実装構造体２００ａの半導体チップの接合面に概ね垂直な面で切断した縦断面が示されている。詳しくは、図６（ａ）は製造工程において実装構造体２００ａが加圧加熱ツール２０ａおよび２０ｂで圧縮される状態を示し、図６（ｂ）は完成後の実装構造体２００ａを示す。また図６（ｃ）は図６（ｂ）とはバンプの配列が異なる実装構造体２００ａを示す。

まず図６（ａ）に基づいて、実装構造体２００ａの製造工程について簡単に説明する。実装構造体１００ａは、２つの半導体チップ２ａおよび２ｂのそれぞれが、回路基板１０の上面ＵＳおよび下面ＬＳに実装される。

半導体チップ４ａは２つの面が略平行な平板状に形成され、一面の周辺部に複数の電極パッド７ａが直線状に配置されている。通常、一対の電極パッド７ａが半導体チップ４ａの電極面の周辺部に対抗する形で設けられている。半導体チップ４ａの各電極パッド７ａ上にはバンプ８ａ１〜８ａ４が形成されている。バンプ８ａ１〜８ａ４と電極パッド７ａとは、接合部における互いの素材が融合しあって強固に固着している。半導体チップ４ｂは、半導体チップ４ａと同様に構成されている。回路基板１０は、平板上のベースプレート１の両面に複数の電極パッド２ａおよび２ｂが形成されている。

実装構造体２００ａを製造する際には、まずベースプレート１の上面ＵＳに形成された電極パッド２ａに対して半導体チップ４ａのバンプ８ａ１〜８ａ４が位置合わせされる。この状態で半導体チップ４ａは接着剤３に軽く押付けられ、接着剤３を介してベースプレート１の上面ＵＳに仮固定される。

半導体チップ４ａが仮固定された回路基板１０が上下反転され、ベースプレート１の下面ＬＳに半導体チップ４ｂが半導体チップ４ａと同様の方法で仮固定される。このようにして回路基板の両実装面ＵＳ、ＬＳに半導体チップ４ａおよび４ｂが仮固定された構造体を加圧加熱ヘッド２０ａおよび２０ｂで挟み、矢印方向に約３０秒間押し付けながら加熱する。

加圧加熱ヘッド２０ａおよび２０ｂによって半導体チップ４ａおよび４ｂは回路基板１０に対して押し付けられる。バンプ８ａ１〜８ａ４はそれぞれ、回路基板１０の電極パッド２ａおよび２ｂを介してバンプ８ｂ１〜８ｂ４に突き当たる。例えば、バンプ８ａ１と対向するバンプ８ｂ１は、加圧加熱ヘッド２０ａおよび２０ｂの加圧力に拮抗して、相互に受け止めあう。

やがて、加圧力に抗しきれず、バンプ８ａ１および８ｂ１のそれぞれの電極パッド２ａおよび２ｂとの接触面が変形し、電極パッド２ａおよび２ｂとの間で十分な密着性が確保される。バンプ８ａ２と８ｂ２、バンプ８ａ３とバンプ８ｂ３、およびバンプ８ａ４とバンプ８ｂ４についても同様である。

また上記加圧加熱工程において、回路基板１０の両実装面ＵＳ、ＬＳに充填されている接着剤３は熱硬化して収縮する。接着剤３は半導体チップ４ａ，４ｂと回路基板１０の対向する実装面ＵＳ、ＬＳとの隙間全体に充填されている。つまり、硬化する接着剤３の収縮力によって、２個の半導体チップ４ａおよび４ｂは回路基板１０の対向する実装面ＵＳおよびＬＳに引き寄せられる。

半導体チップ４ａおよび４ｂは、回路基板１０を介して互いに引き寄せられた状態で、回路基板１０の実装面ＵＳおよびＬＳに強固に接着される。結果、各バンプ８ａ１〜８ａ４および８ｂ１〜８ｂ４は対応する電極パッド２ａおよび２ｂにそれぞれ圧接された状態で電気的に接続される。図６（ｂ）に完成した実装構造体２００ａの断面を示す。

上述した加圧加熱工程の前後において、バンプ８ａ（８ａ１〜８ａ４の総称）および８ｂ（８ｂ１〜８ｂ４の総称）の高さは図６（ａ）に示すＨａから図６（ｂ）に示すＨｂに変化する。この寸法変化の主な原因は、上述のように対向するバンプ８ａと８ｂとが互いに相手を電極パッド２ａおよび２ｂを介して変形させることによる。

一例として示すと、圧接される前のバンプ８ａおよび８ｂの直径は約８０μｍ、高さＨａは約６０μｍであるが、加圧加熱ヘッド２０ａ、２０ｂで圧接されることにより、高さＨｂは約３５μｍに縮まる。

これと同時に、電極パッド２ａおよび２ｂがバンプ８ａおよび８ｂによって、ベースプレート１側に局部的に変形される。ただし、この変形量は、ベースプレート１の厚さの１／２より小さく、電極パッド２ａ、２ｂに損傷をあたえるようなものではない。

図６（ｂ）に示すように従来の実装構造体２００ａは、半導体チップ４ａに設けられたバンプ８ａ１〜８ａ４と、半導体チップ４ｂに設けられたバンプ８ｂ１〜８ｂ４が互いに対向する位置に形成されている。このような構成とすることで、加圧加熱工程において各バンプ８ａ１〜８ａ４および８ｂ１〜８ｂ４のそれぞれが、対応する電極パッド２ａおよび２ｂに圧接される。結果、バンプ８ａ１〜８ａ４および８ｂ１〜８ｂ４は、電極パッド２ａおよび２ｂとの接触面が変形し、電極パッド２ａおよび２ｂとの間で十分な密着性が確保される。

これに対し図６（ｃ）に示すように、半導体チップ４ａおよび４ｂの対向する位置にバンプが形成されない場合がある。図６（ｃ）の示す実装構造体２００ａでは、図６（ａ）に示したバンプ８ａ１〜８ａ４のうち８ａ３が欠落し、バンプ８ｂ１〜８ｂ４のうち８ｂ２が欠落している。

このような場合、半導体チップ４ａおよび４ｂをベースプレート１に押付けながら加熱する工程において、バンプ８ａ３および８ｂ２とその他のバンプで高さに差が生じる。すなわち、対向する位置にバンプが形成されているバンプ８ａ１と８ｂ１および８ａ４と８ｂ４は、相互に押圧されることによって変形し、高さがＨｂになる。これに対し、対向する位置にバンプが形成されていないバンプ８ａ２および８ｂ３は、ほぼ当初の高さＨａを維持する。

図６（ｃ）に示すように、バンプの高さＨａとＨｂの差ΔＨを原因として回路基板１０がバンプ８ａ２および８ｂ３によって押され、バンプ８ａ２および８ｂ３と接する電極パッド２ａ２および２ｂ３は大きくたわむ。このとき、電極パッドがバンプに沿って過度（全体的に）に変形してバンプが電極パッドに部分的に食い込むと共に、電極パッドとパンプとの間の密着性を十分確保できなくなる。

また、接着剤３が硬化して実装構造体２００ａが形成された後に、半導体チップ４ａおよび４ｂが動作に伴って発熱した場合、接着剤とバンプの熱膨張率の違いによりバンプが伸張する。バンプ８ａ２や８ｂ３の回路基板１０に対して垂直な方向への伸張が繰り返されると、伸張に伴って電極パッド２ａ２および２ｂ３に応力が加わる。この応力によって電極パッド２ａ２および２ｂ３のたわみが増大する。このような熱応力が電極パッド２ａ２や２ｂ３に繰り返し加わると、最悪の場合電極パッド２ａ２や２ｂ３が破断し、バンプ８ａ２と電極パッド２ａ２の間、またバンプ８ｂ３と電極パッド２ｂ３との間の電気的な接続が不安定になる。

従来の実装構造体２００ａにおいて、設計等の理由により、半導体チップ４ａおよび４ｂの互いに対向する位置にバンプが形成されない場合には、図７（ａ）および（ｂ）に示すように、半導体チップ４ａ或いは４ｂにダミーのバンプを形成することで問題の解決を図っている（特許文献２参照）。

具体的には、図７（ａ）に示す実装構造体２００ｂでは、半導体チップ４ａにダミーの電極パッド１２ａとダミーのバンプ１３ａを形成し、半導体チップ４ｂにダミーの電極パッド１２ｂとダミーのバンプ１３ｂを形成している。もしくは図７（ｂ）に示す実装構造体２００ｃでは、上記構成に加えて、回路基板１０にもダミーの電極パッド１４ａおよび１４ｂを形成している。なお図中、図６と同一部分には同一符号を付している。

図７（ａ）および（ｂ）に示す構成を採用することにより、加圧加熱時にバンプ８ａ２およびダミーのバンプ１３ｂの双方に加わる負荷が相殺され、またバンプ８ｂ３およびダミーのバンプ１３ａの双方に加わる負荷が相殺される。この加圧負荷の相殺により回路基板１０の電極パッド２ａ２および２ｂ３がたわんで変形するのを防止できる。
特開２００３−１９７８５３号公報 ＷＯ２００６／０７０８６３

上述した実装構造体を作成する場合、市販されている半導体チップを購入して使用するケースが多い。このような場合、図６（ｃ）に示すようなバンプ構成を回避するためには、半導体チップの製造者に対し、図６（ｂ）に示すように半導体チップ４ａのバンプ８ａ１〜８ａ４と半導体チップ４ｂのバンプ８１〜８ｂ４のそれぞれが対向する位置に来るような設計を依頼する必要がある。もしくは、半導体チップ４ａおよび４ｂ側の都合により、互いに対向する位置にバンプを形成できない場合には、半導体チップの製造者に対し、図７に示したようなダミーのバンプ１３ａ，１３ｂを形成するように依頼する必要がある。

しかしながら前者の場合、半導体チップの設計を変更する必要があるため、製造者の了解を得られない場合がある。仮に製造者の了解を得られたとしてもコストアップの要因になる。後者の場合も、製造者の了解を得られなかったり、了解を得られても、ダミーの電極パッド１３ａ、１３ｂを形成するための工程が付加されるためコストアップの要因になる。

何れの場合においても、コストアップに加えて、バンプあるいはダミーのバンプを備えた半導体チップを入手するまでに時間を要する。特に、バンプパターンが異なる半導体チップを至急に必要とする製品開発時には大きな障害になる。なぜならば、製品開発においては、必要とする半導体チップは比較的少量である。そのため、外部の半導体チップの製造者にバンプ／ダミーのバンプの増設を依存すれば、コストが量産時に比べて莫大なものになる。

本発明はこのような従来の問題点に鑑みてなされたもので、対向する位置にバンプが形成されていない半導体チップを回路基板に実装する場合であっても、半導体チップにバンプ或いはダミーバンプを追加するのではなく、回路基板側に対策することによって、バンプと回路基板の電極パッドとの間の良好な接触状態を確保でき、しかも比較的容易に実現できる半導体チップの実装構造体を提供することを目的とする。

上記目的を達成するため、本発明に係る半導体チップの実装構造体は、
第１の半導体チップに設けられた第１のバンプが回路基板の第１面に設けられた第１の電極パッドに圧接した状態で、当該第１の半導体チップが当該回路基板に第１の接着剤で接合されて成る半導体チップの実装構造体であって、
前記回路基板の前記第１面に対向する第２面には、前記第１のバンプが圧接する前記第１の電極パッドに対応する位置に第１の変形抑制手段が設けられている。

本発明に係る半導体チップの実装構造体は、第２のバンプが設けられた第２の半導体チップを備え、
前記第２のバンプが前記回路基板の前記第１面に対向する第２面に設けられた第２の電極パッドに圧接した状態で、前記第２の半導体チップが当該回路基板に第２の接着剤で接合され、
前記第１面には、前記第２のバンプが圧接する前記第２の電極パッドに対応する位置に第２の変形抑制手段が設けられていることが好ましい。

ここで、前記第１の変形抑制手段は前記第１の電極パッドに対向して設けられ、前記第２の半導体チップとの間は前記第２の接着剤が充填されていることが好ましい。また前記第２の変形抑制手段は前記第２の電極パッドに対向して設けられ、前記第１の半導体チップとの間は前記第１の接着剤が充填されていることが好ましい。また前記第１の変形抑制手段は弾性材料で構成されることが好ましい。

なお、前記第１の変形抑制手段は前記第２面上に設けられた隣接する前記第２の電極パッドと一体的に構成されていてもよい。また前記第１の変形抑制手段と前記第２の半導体チップとの間には、前記第１のバンプの圧接による前記第１の電極パッドの変形を防止する剛性体がさらに設けられていてもよい。さらに前記第１の変形抑制手段と前記第１の電極パッドとの間にビアホールが形成されていてもよい。

本発明に係る半導体チップの実装構造体は、回路基板に電極パッドの変形を抑制する部材としての弾性体を設けることでバンプと電極パッドとの間の良好な接触状態を確保し、結果としてバンプと電極パッド間の安定した電気的接続を実現している。

また本発明に係る半導体チップの実装構造体は、半導体チップの製造者に設計変更やダミーのバンプの増設を依頼する必要がないため、半導体チップ製造者の意向に左右されることなく実現できる。

本発明の実施の形態について詳述する前に、まず本発明の半導体チップの実装構造体の基本的な概念について説明する。上述の従来の実装構造体においては、互いに接合される半導体チップの対向する位置にバンプがないために、対向する位置にあるバンプ（以後、規制バンプという）によって規制されることのないバンプ（以後、フリーバンプという）により、電極パッド（以後、フリー電極パッドという）が過剰に変形されてしまう。

本発明においては、回路基板のベースプレートを挟んで、フリーバンプの反対側に、フリー電極パッドを裏打ちするように変形抑制部材が設けられる。この変形抑制部材によって裏打されたフリー電極パッドは、フリーバンプをより大きな剛性力で弾性的に受け止めることができる。結果、フリー電極パッドのみの場合に比べて、フリー電極パッドの変形が抑制されると共に、フリー電極パッドはフリーバンプにより強く押しつけられて密着性も改善される。

このように、変形抑制部材はフリー電極パッドの過剰な変形を抑制すると共に、フリーバンプとの良好な接触状態を実現する。変形抑制部材は、フリー電極パッドの変形を抑制する機能を果たすために必要とされる剛性、弾性、および強度等の機械的性質を具備すべく、材質および形状が決定される。実施の形態においては、変形抑制部材は好ましくは弾性部材によって、対向するフリー電極パッドと同様の形状に構成される。変形抑制部材に対する機械的性質の要求は、規制バンプによって支持される電極パッドに対する要求以上である。

このように、変形抑制部材によって過度な変形が防止され、かつフリーバンプに良好に密着した状態で、半導体チップは接着剤によって回路基板に接合される。結果、フリー電極パッドの過度な変形に起因する、接合後のフリーバンプの熱伸張によるフリー電極パッドの損傷が防止されると共に、フリーバンプとフリー電極パッドとの十分な電気接触性が確保される。以下に、図１〜図５を参照して、本発明の実施の形態に係る実装構造体について詳述する。

（実施の形態１）
図１を参照して、本発明の実施の形態１に係る半導体チップの実装構造体の構成について説明する。なお、図１（ａ）は半導体チップの実装構造体１００ａの半導体チップの接合面に概ね垂直な面で切断した縦断面を示し、図１（ｂ）は図１（ａ）において、接合面に概ね平行な面（Iｂ−Iｂ線）で切断された実装構造体１００ａの横断面を示す。なお、図面および明細書の説明において、既述の部材と同一機能を有するものに同一の符号を付すとともに、詳細な説明を省略する。

図１（ａ）に示すように、実装構造体１００ａは、２つの半導体チップ２ａおよび２ｂのそれぞれが、回路基板１０の上面ＵＳおよび下面ＬＳに実装されている。回路基板１０の上面ＵＳに実装された半導体チップ４ａの下面には複数の電極パッド７ａが形成されている。それぞれの電極パッド７ａ上には３つのバンプ８ａ１、８ａ２および８ａ４が形成されているが、図６（ｃ）に示した実装構造体２００ａと同様にバンプ８ａ３が欠落している。

回路基板１０の下面ＬＳに実装された半導体チップ４ｂの上面には複数の電極パッド７ｂが形成されている。それぞれの電極パッド７ｂ上には３つのバンプ８ｂ１、８ｂ３および８ｂ４が形成されているが、図６（ｃ）に示した実装構造体２００ａと同様にバンプ８ｂ２が欠落している。

規制バンプであるバンプ８ａ１と８ｂ１およびバンプ８ａ４と８ｂ４は互いに対向する位置に設けられているが、これも、実装構造体２００ａにおけるのと同様である。ただし、本実施の形態においては、フリーバンプであるバンプ８ａ２と対向する位置にある回路基板１０の裏側には変形抑制部材１５ｂが設けられている。またフリーバンプであるバンプ８ｂ３と対向する位置にある回路基板１０の裏側には変形抑制部材１５ａが設けられている。

半導体チップ４ａおよび４ｂと回路基板１０の対向する実装面ＵＳ、ＬＳとの隙間には熱硬化した接着剤３が充填されている。半導体チップ４ａ、４ｂは接着剤３により回路基板１０の実装面ＵＳ、ＬＳに強固に接着されている。また個々のバンプ８ａ１〜８ａ４、８ｂ１〜８ｂ４および変形抑制部材１５ａ，１５ｂは絶縁性の接着剤３によって電気的に分離されている。

図１（ｂ）には、回路基板１０のベースプレート１の上面ＵＳを半導体チップ４ａから見た状態が示されている。なお、表示の都合上、接着剤３は省略されている。上述のように、上面ＵＳには３つの電極パッド２ａ１、２ａ２、および２ａ４（電極バッド２ａと総称）が設けられている。そして、電極パッド２ａ２と２ａ４との間に変形抑制部材１５ａが設けられている。

電極パッド２ａは、半導体チップ４ａをバンプ８ａ１〜８ａ４を介して他の電気／電子機器と電気的に接続するために設けられている。そのために、電極パッド２ａは、本体２ｃ（２ｃ１、２ｃ２および２ｃ４の総称）およびリード２ｄ（２ｄ１、２ｄ２および２ｄ４の総称）を含む。本体２ｃはバンプ８ａ（８ａ１、８ａ２および８ａ４の総称）との電気的接続に供され、リード２ｄは本体２ｃを介して接続されたバンプ８ａ（半導体チップ４ａ）と他の電気／電子機器との電気的接続に供される。本体２ｃは、矩形状好ましくは正方形状に形成され、リード２ｄは本体２ｃの端部から回路基板１０の端部に向かって延在するように形成されている。

変形抑制部材１５ａは、回路基板１０のベースプレート１を介して反対側に設けた電極パッド２ｂ３を裏打ちするように設けられている。つまり、変形抑制部材１５ａは、フリーバンプ８ｂ３によって圧接される電極パッド２ｂ３をベースプレート１越しに弾性的に受け止めて、電極パッド２ｂ３の過度な変形防止に供される。

そのために、変形抑制部材１５ａは、電極パッド２ｂ３に所望の剛性を付与すべく所定の弾性を有する部材で構成される。なお、変形抑制部材１５ａは半導体チップ４ａを他の電気／電子機器と電気的に接続するための機能は不要である。変形抑制部材１５はバンプ８や電極パッド２に代表される導電性部材とは、接着剤３によって絶縁されている。つまり、変形抑制部材１５ａは導電性の有無にはこだわらない。

実装構造体１００ａの主要部材の材料と寸法の一例を説明する。回路基板１０には、通常厚さ１４μｍ程度のポリイミド樹脂が使用される。回路基板１０の実装面ＵＳ，ＬＳには厚さ約１７μｍの電極パッド２ａ，２ｂが形成されている。半導体チップ４ａ，４ｂの厚さについては特に規定されていないが、通常は１００μｍ以上である。バンプ８ａ１〜８ａ４、８ｂ１〜８ｂ４の直径は約８０μｍ、これらのバンプのうち規制バンプ８ａ１、８ａ４、８ｂ１および８ｂ４の高さは約３５μｍ、フリーバンプ８ａ２および８ｂ３の高さは約６０μｍである。

なお、図１（ｂ）には、３個の電極パッド２ａが回路基板１０の周辺部に配列された例が示されているが、実際には四角形状の回路基板１０の相対する周辺部にも同様の電極パッドが設けられている。また表示の都合上、接着剤３は省略されている。

次に変形抑制部材１５ａおよび１５ｂの構成および機能について詳述する。なお変形抑制部材１５ａおよび１５ｂの機能は同一であるため、以降は変形抑制部材１５ａを代表としてその構成および機能を説明する。

フリーバンプ８ｂ３と対向する回路基板１０の上面ＵＳには、半導体チップ４ａと回路基板１０の間で電気的な接続を行う必要がないため、電極パッドは設けられていない。このような箇所に変形抑制部材１５ａを設けることによって、フリー電極パッド２ｂ３の剛性が高まり、フリーバンプ８ｂ３の圧接に対する対変形性が改善される。結果、フリー電極パッド２ｂ３の変形が抑制される。

また変形抑制部材１５ａと半導体チップ４ａの間は硬化した接着剤３が充填されており、熱によってフリーバンプ８ｂ３が伸張しようとする場合に、その伸張を抑えるように作用する。このように変形抑制部材１５ａの働き、および接着剤３の働きにより、熱応力が繰り返し加わった場合にフリー電極パッド２ｂ３が損傷する恐れが低減される。また変形抑制部材１５ａを設けない場合に比べ、前述した加圧加熱工程においてフリーバンプ８ｂ３に回路基板１０を押し付ける力が増し、フリー電極パッド２ｂ３とフリーバンプ８ｂ３との間の密着性が向上する。

なお、変形抑制部材１５ａは上述のように裏打ちするフリー電極パッド２ｂ３がフリーバンプ８ｂ３によって過度に変形することを防止できるような材質で、フリー電極パッド２ｂ３に応じた形状に構成される。材質としては、所望の剛性を実現できるような弾性体であれば、導電性の有無にはこだわらない。

この観点から、変形抑制部材１５ａは機械的強度要求を満たすことができれば、電極パッド２と同じ材料を用いて構成しても良い。この場合、回路基板１０に電極パッド２を形成する工程を流用して、電極パッド２と同様に変形抑制部材を形成できる。

（実施の形態２）
図２に本発明の実施の形態２に係る半導体チップの実装構造体１００ｂの構成を示す。本実施の形態においては、実施の形態１で説明した変形抑制部材１５ａ，１５ｂが単独ではなく、隣接する電極パッド２ａ，２ｂと一体的に構成されている。図２において、符号１６ａで示されているのが、隣接する電極パッド２ａと変形抑制部材１５ａが一体的に構成された部材である。同様に、符号１６ｂは、隣接する電極パッド２ａと変形抑制部材１５ａが一体的に構成された部材を示している。

なお図２（ａ）は本実施の形態の半導体チップの実装構造体１００ｂの半導体チップの接合面に概ね垂直な面で切断した縦断面を示し、図２（ｂ）は図２（ａ）において、接合面に概ね平行な面（IIｂ−IIｂ線）で切断された実装構造体１００ｂの横断面を示す。図２（ｂ）においては、視認性の都合上、ベースプレートの下面ＵＳに設けられているバンプ８ｂ１、８ｂ３、および３ｂ４、部材１６ｂ、電極パッド２ｂ３、および電極パッド２ｂは表示されていない。

本例においても、部材１６ａにおける変形抑制部材１５ａに相当する部分は、バンプを介して半導体チップを他の電気／電子機器に電気的に接続する機能を有しない。一方、部材１６ａの電極パッド２ａ４に相当する部分は、バンプ８ａ４を介して半導体チップ４ａを電気的に外部に接続している。

しかしながら、変形抑制部材１５ａが電極パッド２ａ４と一体的に構成されることによって、フリーバンプ８ｂ３によるフリー電極パッド２ｂ３に対する圧接力は、変形抑制部材１５ａに相当する部分だけではなく、一体化された電極バッド２ａ４に相当する部分にも伝わる。つまり部材１６ａにおいては、変形抑制部材１５ａの単独の場合に比べてより大きな構造強度で、フリー電極パッド２ｂ３の変形が抑制される。

さらに、電源パッド２ａ４の部分はそれぞれ対向するバンプ８ａ４および８ｂ４によって、機械的に固定されて規制されている。つまり、変形抑制部材１５ａ部を介して規制された電極パッド２ａ４に伝わる変形は、対向バンプ８ａ４および８ｂ４によって受け止められる。この場合、部材１６ａの張力もフリー電極パッド２ｂ３の変形を抑制する力として働く。上述した機能より、部材１６ａを変形抑制電極と呼ぶ。

本実施の形態では、フリー電極パッド２ａ２および２ｂ３の変形を抑制する手段として、実施の形態１で用いた変形抑制部材１５ａおよび電極パッド２ａ４が変形抑制電極１６ａに置き換えられている。同様に、変形抑制部材１５ｂおよび電極パッド２ｂ１は、変形抑制電極１６ｂに置き換えられている。その他の構成については実施の形態１と変わらない。なお実施の形態１と同様に、変形抑制電極１６ａ，１６ｂの機能は同一である。よって、以下に変形抑制電極１６ａに基づいて、本実施の形態にかかる変形抑制部材について説明する。

実施の形態１の変形抑制部材１５ｂは隣接する電極パッド２ｂとは独立して形成されている。これに対して、図２（ｂ）に示すように、変形抑制電極１６ａは、実施の形態１の変形抑制部材１５ａと隣接する電極パッド２ａが一体的に構成されている。言い換えれば、通常の電極パッド２ａが、隣接する変形抑制部材１５ａが形成される位置まで拡張して形成されている。

変形抑制部材１５ａと電極パッド２ａ４を一体化して新たな変形抑制電極１６ａとすることにより、変形抑制部材１５ａと電極パッド２ａ４によって構造強度が強化される。結果、これらを単独で設けた場合に比べて、電極パッド２ａ４を含めた部分で、回路基板１０の構造強度が高まる。結果として、フリー電極パッド２ｂ３は変形に対して強くなり、またフリー電極パッド２ｂ３をフリーバンプ８ｂ３に押し付ける力が増す。

なお変形抑制電極１６ａの形成は、実施の形態１と同様に回路基板１０に電極パッドを形成する工程を流用することにより、コストをほとんど増加させることなく実現できる。

（実施の形態３）
図３に本発明の実施の形態３に係る半導体チップの実装構造体１００ｃの構成を示す。本実施の形態では、フリー電極パッド２ａ２および２ｂ３の変形を抑制する手段である変形抑制部材１５ａ，１５ｂに加えて、フリー電極パッド２ａ２および２ｂ３の変形を防止する部材として剛性体１７ａおよび１７ｂが設けられている。具体的には、変形抑制部材１５ａと半導体チップ４ｂの間に剛性体１７ｂが設けられ、また変形抑制部材１５ａと半導体チップ８ａの間に剛性体１７ａが設けられている。以降、剛性体１７ａを代表としてその構成と機能を説明する。

図７に示した従来の実装構造体２００ｂ，２００ｃでは、変形の防止を目的とするダミーバンプ１３ｂが半導体チップ４ｂに形成されていたが、本実施の形態では変形防止部材としての剛性体１７ａが回路基板１０のベースプレート１上に形成されている。

剛性体１７ａは前述した加圧加熱工程において、フリーバンプ８ｂ３に加わる負荷を相殺する機能を持っている。結果、剛性体１７ａは、変形抑制部材１５ａと共にフリー電極パッド２ｂ３がたわみ変形するのを防止できる。

このような機能を果たすためには、剛性体１７ａは、半導体チップ４ａを外部に電気的に接続しないという条件を満たしたうえで、バンプ８ａ１〜８ａ４と同じ材料を用いて同じように構成されることが好ましい。回路基板１０にバンプ８ａ１〜８ａ４と同じ材料を用いれば、回路基板１０を製造する際に若干の工程を追加するだけで対応できる。また、剛性体１７ａの形成には、半導体チップにバンプを形成する方法を転用できるため、特に困難さは伴わない。ただし、剛性体１７ａの材料は導電性を必要としないため、バンプ８ａ１〜８ａ４と異なる材料を用いて剛性体１７ａを形成することも可能である。

本実施の形態の剛性体１７ａを用いれば、半導体チップ４ａおよび４ｂを回路基板１０に押し付けながら加熱する工程において、剛性体１７ａと対向する位置にあるフリーバンプ８ｂ３を電極パッド２ｂ３に圧接できる。結果としてフリーバンプ８ｂ３とフリー電極パッド２ｂ３との間の密着性が増し、図６（ｂ）に示したような、バンプ８ａ１〜８ａ４とバンプ８ａ１〜８ａ４がそれぞれ対向する位置に設けられた実装構造体２００ａと同様の接触状態を実現できる。

（実施の形態４）
図４に本発明の実施の形態４に係る半導体チップの実装構造体１００ｄの構成を示す。本実施の形態では、ベースプレート１において、１対のフリー電極パッド２と変形抑制手段１５と間にビアホール１８が設けられている。

具体的には、回路基板１０のベースプレート１のうちフリー電極パッド２ａ２に接する位置にビアホール１８ｂが形成され、またビアホール１８ｂを覆うように変形抑制手段１５ｂが形成されている。同様にベースプレート１のうちフリー電極パッド２ｂ３に接する位置にビアホール１８ａが形成され、ビアホール１８ａを覆うように変形抑制手段１５ａが形成されている。以降、ビアホール１８ａを代表としてその構成と機能を説明する。

まずビアホール１８ａの形成方法について説明する。回路基板１０のベースプレート１に所定の大きさの穴が開けられた後、その穴に熱硬化性樹脂と導電性の粉末を混ぜたものが充填される。その後、図示しない加圧加熱ツールでベースプレート１を加圧加熱して、穴内に充填された樹脂を圧縮すると共に熱硬化させる。このようにしてベースプレート１にビアホール１８ａが形成される。次にビアホール１８ａが形成されたベースプレート１の下面ＬＳにフリー電極２ｂ３が形成され、更に上面ＵＳに変形抑制手段１５ａが設けられる。

ビアホール１８ａは変形抑制手段１５ａと共にフリー電極パッド２ｂ３の剛性を高める働きをする。結果として、フリー電極パッド２ｂ３は変形に対して更に強くなり、またフリーバンプ８ｂ３とフリー電極パッド２ｂ３との間の密着性が増す。

（実施の形態５）
上述の各実施の形態においては、２個の半導体チップ４ａ、４ｂが対向するように回路基板１０の２つの実装面（ＵＳ、ＬＳ）に取り付けられて、半導体チップの実装構造体が構成される。これに対して、本実施の形態に係る半導体チップの実装構造体は、半導体チップが２つではなく、１つだけが回路基板１０の１つの実装面に取り付けられて構成される。

図５（ａ）に本発明の実施の形態５に係る半導体チップの実装構造体１００ｅにおいて、接着剤３が熱硬化されている状態を示す。図５（ｂ）には比較のため、変形抑制部材が設けられていない半導体チップの実装構造体１００ｆにおいて、接着剤３が熱硬化されている状態を示す。

本実施の形態は、フレキシブルプリント基板のようなベースプレート１が薄く、かつ電極パッド２ａ、２ｂの厚みがベースプレート１に対して十分厚い回路基板１０を用いる半導体チップの実装構造体１００ｅを対象としている。図５（ａ）に示すように、図示しない加圧加熱ツールを用いて半導体チップ４ａをベースプレート１に押し付けながら加熱された接着剤３が熱硬化して、実装構造体１００ｅは完成する。

しかしながら、図５（ｂ）に示すように、回路基板１０の下面ＬＳのうち電極パッド２ｂが設けられていない箇所では、フリー電極パッド２ａ２がフリーバンプ８ａ２に押されて大きくたわみ変形する。

よって、本実施の形態においては、図５（ａ）に示すように、フリーバンプ８ａ２に対向する回路基板１０の裏側に変形抑制部材１９を設けることで、電極パッド２ｂの厚みに起因する回路基板１０の変形を抑制している。結果、フリー電極パッド２ａ２が変形に対して強くなり、またフリーバンプ８ａ２とフリー電極パッド２ａ２との間の密着性も改善される。

以上、図面を参照して本発明を実施するための最適な形態について説明したが、本発明の適用範囲はこれに限定されるものではなく、当業者であれば容易に想到しうる形態についても本発明の範囲に属することは明らかである。

本発明は、回路基板の両面にベアＩＣを実装して構成される構造体に利用できる。

本発明の実施の形態１に係る半導体チップの実装構造体において、対向する半導体チップが互いに回路基板に実装されている様子を示す図 本発明の実施の形態２に係る半導体チップの実装構造体において、対向する半導体チップが互いに回路基板に実装されている様子を示す図 本発明の実施の形態３に係る半導体チップの実装構造体において、対向する半導体チップが互いに回路基板に実装されている様子を示す断面図 本発明の実施の形態４に係る半導体チップの実装構造体において、対向する半導体チップが互いに回路基板に実装されている様子を示す断面図 本発明の実施の形態５に係る半導体チップの実装構造体において、半導体チップが回路基板に実装されている様子を示す断面図 従来の半導体チップの実装構造体の構成の一例を示す断面図 従来の半導体チップの実装構造体の構成の図６とは異なる例を示す断面図

符号の説明

１ ベースプレート
２ａ，２ｂ 電極パッド
３ 接着剤
４ａ，４ｂ 半導体チップ
８ａ１〜８ａ４，８ｂ１〜８ｂ４ バンプ
１０ 回路基板
１５ａ、１５ｂ、１９ 変形抑制部材
１６ａ，１６ｂ 変形抑制電極
１７ａ、１７ｂ 剛性体
１８ａ、１８ｂ ビアホール
２０ａ、２０ｂ 加圧加熱ツール
１００ａ〜１００ｆ 半導体チップの実装構造体

Claims (8)

1. 第１の半導体チップに設けられた第１のバンプが回路基板の第１面に設けられた第１の電極パッドに圧接した状態で、当該第１の半導体チップが当該回路基板に第１の接着剤で接合されて成る半導体チップの実装構造体であって、
   前記回路基板の前記第１面に対向する第２面には、前記第１のバンプが圧接する前記第１の電極パッドに対応する位置に第１の変形抑制手段が設けられている半導体チップの実装構造体。
2. 第２のバンプが設けられた第２の半導体チップを備え、
   前記第２のバンプが前記回路基板の前記第１面に対向する第２面に設けられた第２の電極パッドに圧接した状態で、前記第２の半導体チップが当該回路基板に第２の接着剤で接合され、
   前記第１面には、前記第２のバンプが圧接する前記第２の電極パッドに対応する位置に第２の変形抑制手段が設けられている請求項１に記載の半導体チップの実装構造体。
3. 前記第１の変形抑制手段は前記第１の電極パッドに対向して設けられ、前記第２の半導体チップとの間は前記第２の接着剤が充填されている請求項２に記載の半導体チップの実装構造体。
4. 前記第２の変形抑制手段は前記第２の電極パッドに対向して設けられ、前記第１の半導体チップとの間は前記第１の接着剤が充填されている請求項２に記載の半導体チップの実装構造体。
5. 前記第１の変形抑制手段は弾性材料で構成される請求項１に記載の半導体チップの実装構造体。
6. 前記第１の変形抑制手段は前記第２面上に設けられた隣接する前記第２の電極パッドと一体的に構成されている請求項１に記載の半導体チップの実装構造体。
7. 前記第１の変形抑制手段と前記第２の半導体チップとの間には、前記第１のバンプの圧接による前記第１の電極パッドの変形を防止する剛性体がさらに設けられている請求項５に記載の半導体チップの実装構造体。
8. 前記第１の変形抑制手段と前記第１の電極パッドとの間にビアホールが形成されている請求項１に記載の半導体チップの実装構造体。

Images