JP4213281B2 - チップオンチップ型半導体装置 - Google Patents
チップオンチップ型半導体装置 Download PDFInfo
- Publication number
- JP4213281B2 JP4213281B2 JP4750399A JP4750399A JP4213281B2 JP 4213281 B2 JP4213281 B2 JP 4213281B2 JP 4750399 A JP4750399 A JP 4750399A JP 4750399 A JP4750399 A JP 4750399A JP 4213281 B2 JP4213281 B2 JP 4213281B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- insulating film
- semiconductor
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
この発明は、半導体チップに半導体チップを重ね合わせるように、複数の半導体チップを積層構造に接合した、いわゆるチップオンチップ型の半導体装置に関する。
【0002】
【従来の技術】
半導体装置において、小型化や高集積化を目指すために、従来の2次元構造から3次元構造に向かう提案がされている。
ところが、連続した製造プロセスで3次元構造の半導体装置を形成しようとすると、歩留りが悪く、困難なことが多い。
【0003】
そこで、本願の発明者等は、半導体チップの表面と半導体チップの表面とを重ね合わせるように、複数の半導体チップを2層の積層構造に接合する、いわゆるチップオンチップ構造の半導体装置の実用化を研究してきた。
【0004】
【発明が解決しようとする課題】
半導体チップの表面と半導体チップの表面とを重ね合わせて接合する場合、接合する電極同士がずれないように、両半導体チップのアライメントを正しく行う必要がある。
また、重ね合わせようとする2つの半導体チップの電極同士は、予め接合可能な配置にしておかなければならず、電極配置ピッチの異なる半導体チップ同士を重ね合わせて接合することができないという課題があった。
【0005】
この発明は、かかる課題を解決するためになされたもので、表面同士が対向するように複数の半導体チップを重ね合わせて接合したチップオンチップ構造の半導体装置を提供することを主たる目的とする。
【0007】
請求項1記載の発明は、第1の半導体チップと、第1の半導体チップの表面に重ね合わされた予め定める配線パターンが形成された絶縁フィルムと、絶縁フィルムの上に重ね合わされた第2の半導体チップとを含み、前記絶縁フィルムを挟んで第1の半導体チップの表面と第2の半導体チップの表面とが対向されており、前記絶縁フィルムには、絶縁フィルムの第1の半導体チップの表面と対向する面側に設けられ、第1の半導体チップの所定の複数の電極に接続され得る複数の第1接続部、絶縁フィルムの第2の半導体チップの表面と対向する面側に設けられ、第2の半導体チップの所定の電極に接続され得る第2接続部、ならびに前記複数の第1接続部および第2接続部を電気的につなぐ配線を含む配線パターンが形成されており、前記構成によって、第1の半導体チップおよび第2の半導体チップの所定の電極同士を電気的に接続するだけでなく、第1の半導体チップの所定の複数の電極同士も電気的に接続されていることを特徴とする、チップオンチップ型半導体装置である。
【0008】
この発明によれば、予め定める配線パターンが形成された絶縁フィルムを用いることにより、第1の半導体チップと第2の半導体チップとの間に所定の電気的な接続がなされるように、両半導体チップを重ね合わせることができる。 すなわち、絶縁フィルムに、第1の半導体チップおよび第2の半導体チップの接続に必要な配線パターンを予め形成しておけば、第1の半導体チップの接続すべき電極と、第2の半導体チップの接続すべき電極とが、絶縁フィルムに形成された配線パターンによって電気的に接続される。絶縁フィルムは、たとえばポリイミド等で作られるごく薄いフィルムを用いればよい。配線パターンは、たとえば両面印刷等により形成できる。絶縁フィルムに配線パターンを印刷する前に、絶縁フィルムの所定の位置に小孔を形成しておけば、絶縁フィルムに配線パターンを印刷形成したとき、絶縁フィルム両面の配線が電気的に導通した状態になる。
【0009】
より具体的には、予め定める配線パターンが形成された絶縁フィルムによって、第1の半導体チップおよび第2の半導体チップ間の電気的な接続が達成されているので、複数の半導体チップが種々の態様で重ね合わされたチップオンチップ型半導体装置を提供することができる。
【0010】
特に、第1の半導体チップのたとえば電極配置ピッチと、第2の半導体チップの電極配置ピッチとが異なっていても、第1の半導体チップの電極および第2の半導体チップの電極は、絶縁フィルムに設けられた配線パターンを介して接続されるので、電極配置ピッチの違い等にかかわらず、両電極を電気的に接続することができる。
【0011】
上述の構成において、半導体チップの表面は、一般に、電極部分を除いてはパッシベーション膜で覆われている。従って絶縁フィルムに形成された配線パターンが半導体チップ表面に接触しても、半導体チップに形成されている回路を短絡させる等の虞れはない。
また上述の各構成は、第1の半導体チップと第2の半導体チップとを所定の配線パターンを有する絶縁フィルムを介して電気的に接続する構成であるが、絶縁フィルムの第1の半導体チップの複数の電極を電気的に接続可能な配線パターンが設けられているので、第1の半導体チップの電極同士を接続することもできる。
【0012】
さらに、第1の半導体チップおよび第2の半導体チップによってサンドイッチされた絶縁フィルムが両半導体チップの接合面よりも外方に延び出した構成とし、その延び出した絶縁フィルムの配線パターンを、第1の半導体チップおよび第2の半導体チップとは別の半導体チップと接続することにより、3層以上の積層構造の半導体装置を実現することもできる。
【0013】
また、第1の半導体チップおよび第2の半導体チップでサンドイッチされた絶縁フィルムの周縁部を延ばし、その絶縁フィルムに設けられた配線パターンをパッケージ基板等に接続することにより、絶縁フィルムの配線パターンをワイヤボンデイングの代わりに使用することもできる。
また、絶縁フィルムの配線パターンに、電源ラインとなる配線を予め形成しておけば、この絶縁フィルムで重ね合わせる半導体チップには電源ラインを形成する必要がなくなり、半導体チップの小型化を図ることができる。つまり、従来は、半導体チップの表面に電源ラインを含むすべての回路を形成しており、かかる半導体チップを重ね合わせていたわけである。ところが、この発明によれば、サンドイッチされる絶縁フィルムに、電源ライン等の大容量の配線ラインを形成する等によって、半導体チップ表面に形成する回路から電源ライン等を省略して、チップオンチップ型半導体装置に組合わせられたときに完成した回路が構成されるようにできる。これにより、より小型化が達成されたチップオンチップ型半導体装置とすることができる。
【0014】
【発明の実施の形態】
以下には、図面を参照して、この発明の実施形態について説明をする。
具体的な実施形態の説明の前に、絶縁フィルムを利用して半導体チップ同士を重ね合わせるやり方の、関連技術について説明をする。
図1Aは、絶縁フィルム1を用いて半導体チップ2および3を重ね合わせて接合するやり方を示す図解的な縦断面図である。また、図1Bは絶縁フィルム1の図解的な平面図である。
【0015】
図1Bに示すように、微小な金属球4が縦横に規則正しく一定間隔で多数配列された絶縁フィルム1を準備する。各金属球4は、絶縁フィルム1を上下に貫通した状態で配置されている。そして、図1Aに示すように、この絶縁フィルム1をサンドイッチするように、半導体チップ2および半導体チップ3を重ね合わせる。このとき、半導体チップ2の表面2aおよび半導体チップ3の表面3aが、絶縁フィルム1を挟んで対向するように重ね合わせる。また、半導体チップ2の表面2aに形成された電極2bと、半導体チップ3の表面3aに形成された電極3bとが対向するように重ね合わせる。その結果、電極2bと電極3bとは絶縁フィルム1に備えられたいずれかの金属球4により電気的に接続される。
【0016】
なお、半導体チップ2の表面2aおよび半導体チップ3の表面3aは、電極2b,3b部分を除いては、パッシベーション膜で覆われている。従って、これら半導体チップの表面2a,3aで挟まれる金属球4は、各半導体チップ2,3に形成されている回路を短絡する等の心配はない。
ところが、図1A,Bに示すような汎用的な絶縁フィルム1を用いる接合方法では、半導体チップ2の電極2bと、半導体チップ3の電極3bとが互いに対向する位置に設けられていなければならない。このため、重ね合わせる半導体チップ2,3は、それぞれ予め定める電極配置をした半導体チップでなければならず、重ね合わせることのできる半導体チップの構成が制限を受けてしまう。
【0017】
そこで、この実施形態では、重ね合わせる半導体チップが、その電極配置構成等で制限を受けることのない構成にした。
図2は、この発明の一実施形態にかかる重ね合わせ方法により製造されるチップオンチップ型半導体装置の構成を説明するための図解的な断面構造図である。図2において、11は第1の半導体チップであり、その表面12の所定の位置にはバンプ13a,13b,13cが設けられている。各バンプ13a,13b,13cは、それぞれ、その下方に配置されている電極上に設けられた接続用の導電部であり、たとえばAu、Pd、Pt、Ag、Ir、Ni、Cu等で形成されている。
【0018】
第1の半導体チップ11の表面12上には絶縁フィルム14が積層される。絶縁フィルム14は、たとえばポリイミドで形成された絶縁性のフィルム15を有し、このフィルム15に予め定める配線パターン16,20が形成されたものである。
絶縁フィルム14の上には、さらに、第2の半導体チップ17が積層される。第2の半導体チップ17は、その表面18が絶縁フィルム14を介して第1の半導体チップ11と対向するように積層される。第2の半導体チップ17の表面18にも、第1の半導体チップ11と同様、所定の位置に配列された電極上に形成されたバンプ19a,19bが備えられている。
【0019】
第1の半導体チップ11および第2の半導体チップ17によって絶縁フィルム14をサンドイッチするように重ね合わせることにより、第1の半導体チップ11のバンプ13aと第2の半導体チップ17のバンプ19aとが配線パターン16を介して電気的に接続される。また、第1の半導体チップ11のバンプ13bと第2の半導体チップ17のバンプ19bとが配線パターン20を介して接続される。さらに、第1の半導体チップ11のバンプ13bとバンプ13cとは、配線パターン20を介して電気的に接続される。そして、重ね合わされて加圧および加熱されることにより、各バンプが溶けて配線パターンの接続部との接合がなされ、チップオンチップ型半導体装置ができる。
【0020】
絶縁フィルム14における配線パターン16,20は、たとえば両面印刷により形成することができる。両面印刷の前に、フィルム15の所定の位置に予め小孔21,22を形成しておけば、配線パターン16,20が両面印刷されたときに、フィルム15の両面の配線パターンが、小孔21,22を介して電気的に導通される。
【0021】
配線パターン16には、フィルム15の一方面側に設けられた第1接続部23が含まれている。第1接続部23は第1半導体チップ11のバンプ13aに接続され得る部分であり、好ましくは、導電材が盛り上がるように形成されている。また、配線パターン16には、フィルム15の他方面側に設けられた第2接続部24が含まれている。第2接続部24は第2の半導体チップ17のバンプ19aに接続され得る部分であり、やはり、導電材がフィルム15の表面から盛り上がるように形成されている。
【0022】
配線パターン22も、配線パターン16と同様、バンプ13bに接続され得る接続部25、バンプ19bに接続され得る接続部26が含まれている。さらに、バンプ13cに接続され得る接続部27が備えられており、接続部25と27とは電気的につながれている。この結果、配線パターン20により、第1の半導体チップ11のバンプ13b,13c同士が電気的につながれている。このように、絶縁フィルム14に備えられた配線パターン16,20は、第1の半導体チップ11および第2の半導体チップ17の所定のバンプ同士を電気的に接続するだけでなく、第1の半導体チップ11の所定のバンプ同士を電気的に接続することもできる。
【0023】
第1の半導体チップ11(同一の半導体チップ)の複数のバンプ13b,13cを絶縁フィルム14の配線パターン20で接続するようにすると、次のような利点がある。
第1の半導体チップ11にはたとえば電源ラインが必要であり、その電源ラインによって複数のバンプ13b,13cに電源を供給するという回路構成であるとする。この場合、従来であれば、電源ラインを第1の半導体チップ11の表面に形成する必要があった。ところが、この実施形態では、絶縁フィルム14の配線パターン20に電源ラインが形成されている。電源ライン等の大容量の配線ラインは、第1の半導体チップ11に形成すると、第1の半導体チップ11の大きさが大きくならざるを得ない。ところが、この実施形態のように絶縁フィルム14の配線パターン20として、電源ラインを形成すれば、装置全体の小型化が達成できる。
【0024】
なお、絶縁フィルム14は、接合時には周縁部に不要な部分を含む大きめのフィルムを使用する方が、位置合わせ等の調整が便利である。接合後に、半導体チップからはみ出している不要なフィルム15部分を切断すればよい。
図3は、この発明の他の実施形態にかかるチップオンチップ型半導体装置の構成例を示す図解的な縦断面図である。図3の半導体装置は、半導体親チップ31の上に絶縁フィルム32を挟んで重ね合わされた2つの半導体子チップ33,34が積層された3層構造になっている。子チップ33と子チップ34とは絶縁フィルム32を挟んで互いにその表面が対向するように重ね合わされている。子チップ33,34間の電気的接続は、図2で説明した実施形態と同様、絶縁フィルム32に備えられた図示しない配線パターンにより実現されている。
【0025】
さらに、絶縁フィルム32の周辺部は、親チップ31の表面35上に重ねられており、親チップ31の表面35に配列された電極上のバンプ36に、絶縁フィルム32に形成された配線パターンが接続されている。これにより、3つの半導体チップ31,33,34間の電気的な接続が実現されている。
なお、親チップ31と子チップ33との間はたとえば絶縁性接着剤等で固定されている。
【0026】
この実施形態のように、予め定める配線パターンを有する絶縁フィルム32を用いることによって、3層構造のチップオンチップ型半導体装置を作ることができる。その他、構成を工夫すれば、3層以上の積層構造のチップオンチップ型半導体装置を作ることも可能である。さらに、電極配置や配線レイアウトの自由度も増加する。
【0027】
図4は、この発明のさらに他の実施形態にかかる半導体装置の構成を示す図解的な縦断面図である。この実施形態では、半導体チップ37,38が、絶縁フィルム39をサンドイッチするように重ね合わされている。絶縁フィルム39には、前述の各実施形態と同様、予め定める配線パターンが形成されており、その配線パターンを介して半導体チップ37,38の電極同士が接続されている。さらにこの実施形態では、絶縁フィルム39の周辺部は重ね合わされた半導体チップ37,38から延び出していて、その絶縁フィルム39の周縁部に備えられた配線パターンが、パッケージ基板40表面の電極に接続されている。
【0028】
従来の半導体装置では、パッケージ基板40と半導体チップとの間の電気的な接続は、ワイヤボンデイングが用いられていた。この実施形態では、半導体チップ37,38同士を接合している絶縁フィルム39に形成された配線パターンを利用し、この配線パターンをワイヤボンディングの代わりに使用することによって、パッケージ基板40と半導体チップ37,38との電気的な接続が実現されている。
【0029】
かかる構成であれば、半導体チップ37が半導体チップ38よりも面積の小さなチップであっても構わない。
このように、半導体チップ37,38同士を重ね合わせる際にサンドイッチされる予め定める配線パターンが形成された絶縁フィルム39をワイヤボンディングの代わりに利用することにより、積層構造や配置の自由度が高い半導体装置を作ることができる。
【0030】
この発明は以上説明した実施形態に限定されるものではなく、請求項記載の範囲内において種々の変更が可能である。
【図面の簡単な説明】
【図1】絶縁フィルムを利用して半導体チップ同士を重ね合わせるやり方の、この発明に関連する技術を説明するための図であり、特に、Aは絶縁フィルムを用いて半導体チップを重ね合わせて接合するやり方を示す図解的な縦断面図であり、Bは絶縁フィルムの図解的な平面図である。
【図2】この発明の一実施形態にかかるチップオンチップ型半導体装置の製造方法および構成を説明するための図解的な縦断面図である。
【図3】この発明の他の実施形態にかかるチップオンチップ型半導体装置の図解的な縦断面図である。
【図4】この発明のさらに他の実施形態にかかる半導体装置の図解的な縦断面図である。
【符号の説明】
11 第1の半導体チップ
12 第1の半導体チップの表面
13a,13b,13c 第1の半導体チップのバンプ
14 絶縁フィルム
15 フィルム
16,20 配線パターン
17 第2の半導体チップ
18 第2の半導体チップの表面
19a,19b 第2の半導体チップのバンプ
23,24,25,26,27 接続部
Claims (1)
- 第1の半導体チップと、
第1の半導体チップの表面に重ね合わされた予め定める配線パターンが形成された絶縁フィルムと、
絶縁フィルムの上に重ね合わされた第2の半導体チップとを含み、
前記絶縁フィルムを挟んで第1の半導体チップの表面と第2の半導体チップの表面とが対向されており、
前記絶縁フィルムには、
絶縁フィルムの第1の半導体チップの表面と対向する面側に設けられ、第1の半導体チップの所定の複数の電極に接続され得る複数の第1接続部、
絶縁フィルムの第2の半導体チップの表面と対向する面側に設けられ、第2の半導体チップの所定の電極に接続され得る第2接続部、ならびに
前記複数の第1接続部および第2接続部を電気的につなぐ配線を含む配線パターンが形成されており、
前記構成によって、第1の半導体チップおよび第2の半導体チップの所定の電極同士を電気的に接続するだけでなく、第1の半導体チップの所定の複数の電極同士も電気的に接続されていることを特徴とする、チップオンチップ型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4750399A JP4213281B2 (ja) | 1999-02-25 | 1999-02-25 | チップオンチップ型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4750399A JP4213281B2 (ja) | 1999-02-25 | 1999-02-25 | チップオンチップ型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000252408A JP2000252408A (ja) | 2000-09-14 |
JP4213281B2 true JP4213281B2 (ja) | 2009-01-21 |
Family
ID=12776924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4750399A Expired - Fee Related JP4213281B2 (ja) | 1999-02-25 | 1999-02-25 | チップオンチップ型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4213281B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4360941B2 (ja) | 2004-03-03 | 2009-11-11 | Necエレクトロニクス株式会社 | 半導体装置 |
JP4580671B2 (ja) | 2004-03-29 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8344491B2 (en) * | 2008-12-31 | 2013-01-01 | Micron Technology, Inc. | Multi-die building block for stacked-die package |
JPWO2014196105A1 (ja) | 2013-06-03 | 2017-02-23 | パナソニックIpマネジメント株式会社 | 半導体装置及びその製造方法 |
-
1999
- 1999-02-25 JP JP4750399A patent/JP4213281B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000252408A (ja) | 2000-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6977441B2 (en) | Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument | |
WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
JP2002076057A5 (ja) | ||
JP2007311688A (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
JP2000164618A (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
JP3653452B2 (ja) | 配線回路基板とその製造方法と半導体集積回路装置とその製造方法 | |
WO2001008223A1 (fr) | Dispositif a semiconducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
JP2000299542A (ja) | 積層型回路基板およびその製造方法 | |
JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
JP4213281B2 (ja) | チップオンチップ型半導体装置 | |
KR20010011310A (ko) | 적층 패키지의 제조 방법 | |
JP4791104B2 (ja) | 半導体チップおよび半導体チップの製造方法 | |
JP2004363319A (ja) | 実装基板及び半導体装置 | |
JPH11135567A (ja) | 異方性導電膜、半導体装置の製造方法 | |
TWI387085B (zh) | 晶片堆疊的硬線式切換器及硬線式切換器的操作方法 | |
JP3490601B2 (ja) | フィルムキャリアおよびそれを用いた積層型実装体 | |
JP3308951B2 (ja) | 多層フレキシブル配線板 | |
JP2005347678A (ja) | 半導体チップおよびその製造方法、半導体装置、並びに電子機器 | |
US20240120306A1 (en) | Semiconductor package and fabrication method thereof | |
JP3424515B2 (ja) | 電子部品の実装構造 | |
JP4619104B2 (ja) | 半導体装置 | |
JP4723312B2 (ja) | 半導体チップおよび半導体装置 | |
US7800237B2 (en) | Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device | |
JP3239004B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060502 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060821 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081030 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |