JP2015042125A5 - スイッチングレギュレータの制御回路及びスイッチングレギュレータ - Google Patents

Claims (9)

1. 入力端子に入力された入力電圧を、所定の設定電圧に昇圧又は降圧変換して出力端子から出力電圧として出力するスイッチングレギュレータの制御回路であって、
   昇降圧スイッチングレギュレータは、昇降圧スイッチングを行わずに前記出力端子に前記入力電圧をそのままバイパスして、前記昇降圧スイッチングレギュレータの消費電流を削減するバイパスモードと、昇降圧スイッチングを行う昇降圧スイッチングモードとの動作モードを有する昇降圧出力部を備え、
   前記スイッチングレギュレータの制御回路は、
   前記出力電圧が前記設定電圧になるように昇圧又は降圧制御を行い、前記昇降圧出力部の各制御信号を生成する昇降圧制御部と、
   前記昇降圧スイッチングモードと前記バイパスモードとを選択的に設定するためのモード選択信号を入力するモード選択端子とを備え、
   （Ａ）前記モード選択信号に基づいて前記昇降圧スイッチングモードに設定されたときは、前記昇降圧制御部は、前記出力電圧が前記設定電圧になるように昇降圧スイッチングを行うように前記昇降圧出力部を制御し、
   （Ｂ）前記モード選択信号に基づいて前記バイパスモードに設定されたときは、前記昇降圧制御部は、前記昇降圧スイッチングを行わずに前記出力端子に前記入力電圧をそのままバイパスして出力するように前記昇降圧出力部を制御することを特徴とするスイッチングレギュレータの制御回路。
2. 前記昇降圧出力部は、前記入力端子とインダクタの入力端との間に接続される降圧スイッチと、前記インダクタの入力端と接地端子との間に接続される降圧整流スイッチと、前記インダクタの出力端と前記接地端子との間に接続される昇圧スイッチと、前記インダクタの出力端と前記出力端子との間に接続される昇圧整流スイッチとを含み、
   前記昇降圧制御部は、前記昇降圧スイッチングモードにおいて、前記出力電圧が前記設定電圧になるように昇圧又は降圧制御を行って前記昇降圧出力部をオン／オフする制御信号を生成し、前記昇降圧出力部は当該制御信号に基づいて動作し、
   前記昇降圧制御部は、前記バイパスモードにおいて、前記降圧スイッチと前記昇圧整流スイッチとをオンとし、前記接地端子に接続される前記降圧整流スイッチと前記昇圧スイッチとをオフとなる制御信号を生成し、これにより、前記入力電圧を前記入力端子から前記降圧スイッチと前記インダクタと前記昇圧整流スイッチとを介して前記出力端子にバイパス出力させることを特徴とする請求項１記載のスイッチングレギュレータの制御回路。
3. 前記バイパスモードにおいて、前記昇降圧制御部は、前記昇降圧制御部の前記出力電圧を前記設定電圧に制御する回路をオフにして、前記昇降圧スイッチングレギュレータの信号又は温度の異常状態を検出し保護する回路のいずれか、もしくは全てをオンするだけの制御を行うことを特徴とする請求項２記載のスイッチングレギュレータの制御回路。
4. 前記スイッチングレギュレータの信号又は温度の異常状態を検出し保護する回路は、サーマルシャットダウン回路、低電圧誤動作防止回路、出力短絡検出回路、電流制限回路を含むことを特徴とする請求項３記載のスイッチングレギュレータの制御回路。
5. 前記スイッチングレギュレータは、
   サーマルシャットダウン回路、低電圧誤動作防止回路、出力短絡検出回路の合計消費電流よりも少ない消費電流で動作する、前記出力端子に流れる負荷電流の大きさを検出する負荷検出回路をさらに備え、
   前記バイパスモードにおいて、前記昇降圧制御部は、前記昇降圧制御部の前記出力電圧を前記設定電圧に制御する回路と、前記サーマルシャットダウン回路、前記低電圧誤動作防止回路、前記出力短絡検出回路の各保護機能の全てをオフにするとともに、前記負荷検出回路だけをオンにして、所定の負荷電流が流れたことを前記負荷検出回路で検知した時に、前記サーマルシャットダウン回路、前記低電圧誤動作防止回路、前記出力短絡検出回路をオンさせて、前記バイパスモードでの各保護機能を起動するように制御し、前記負荷検出回路が検知するまでは、前記負荷検出回路のみを動作させることを特徴とする請求項１〜４のうちのいずれか１つに記載のスイッチングレギュレータの制御回路。
6. 前記スイッチングレギュレータの起動期間中は、前記昇降圧制御部は、前記モード選択信号に係わらず前記昇降圧スイッチングモードに設定して起動し、その後、前記モード選択信号で設定されるモードに変更することを特徴とする請求項１〜５のうちのいずれか１つに記載のスイッチングレギュレータの制御回路。
7. 前記バイパスモードにおいて前記出力端子が短絡されたときであって、出力短絡検出回路が短絡検出を行ったとき、前記昇降圧出力部をオフさせて前記入力端子から前記出力端子までのバイパス経路を遮断して短絡電流を制限し、前記出力端子の短絡要因が解除された後に復帰できるように、前記出力端子に接続される出力容量へ充電する充電回路をさらに備え、
   前記充電回路は前記バイパスモードにおいて、又は前記バイパスモードの出力短絡期間中に動作できるように制御されることを特徴とする請求項１〜６のうちのいずれか１つに記載のスイッチングレギュレータの制御回路。
8. 前記モード選択信号が前記バイパスモードから前記昇降圧スイッチングモードに変更することを示すとき、前記昇降圧制御部は、所定期間、前記昇降圧出力部の各制御信号を前記バイパスモードを保持させて、前記昇降圧出力部を前記バイパスモードで動作させ、前記昇降圧制御部の前記出力電圧を前記設定電圧に制御する回路を前記昇降圧スイッチングモードに変更して回路の動作点に復帰させ、その後、前記昇降圧出力部の各制御信号も前記昇降圧スイッチングモードに変更して、前記昇降圧スイッチングレギュレータ全体を前記昇降圧スイッチングモードに変更することを特徴とする請求項１〜７のうちのいずれか１つに記載のスイッチングレギュレータの制御回路。
9. 請求項１〜８のうちのいずれか１つに記載のスイッチングレギュレータの制御回路を備えたことを特徴とするスイッチングレギュレータ。