JP5359051B2 - スイッチング電源回路及びその制御方法 - Google Patents
スイッチング電源回路及びその制御方法 Download PDFInfo
- Publication number
- JP5359051B2 JP5359051B2 JP2008161601A JP2008161601A JP5359051B2 JP 5359051 B2 JP5359051 B2 JP 5359051B2 JP 2008161601 A JP2008161601 A JP 2008161601A JP 2008161601 A JP2008161601 A JP 2008161601A JP 5359051 B2 JP5359051 B2 JP 5359051B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transformer
- power supply
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
特許文献1に記載の発明は、「電源装置」に関する発明である。特許文献1に記載の発明は、「交流電力を入力し直流電力に変換して第1の負荷およびDCDC(Direct Current Direct Current:直流直流)コンバータに供給するACDC(Alternating Current Direct Current:交流直流)コンバータと、ACDCコンバータの出力電圧を制御する第1の制御手段と、ACDCコンバータの出力を入力し、その電圧を低減して第2の負荷に供給するDCDCコンバータと、ACDCコンバータの出力端とDCDCコンバータの出力端との間を、DCDCコンバータが動作する最低電圧を確保するダイオードを介して開閉するスイッチ手段と、ACDCコンバータ、DCDCコンバータおよびスイッチ手段の動作を制御する第2の制御手段と、を備えた電源装置であって、第1の制御手段は、ACDCコンバータの出力電圧を基準電圧になるように制御し、第2の制御手段は、スリープモード時に、基準電圧を低減し、スイッチ手段を閉じ、DCDCコンバータの動作を停止するように制御する」構成である。
このため、コントローラ回路のLSIの特性で決まってしまう消費電力を、供給電圧を制御することで低減する必要がある。
平滑回路としてはコンデンサ入力型であってもチョーク入力型であってもよい。
平滑回路と負荷との間にRCフィルタもしくはLCフィルタを挿入してもよい。
コンデンサとしては、アルミ電解コンデンサもしくはタンタル電解コンデンサが用いられる。
参照データ回路及び記憶回路としては、例えば、RAM(Random Access Memory:書換可能なメモリ)が挙げられる。
比較回路としては、複数のオペアンプからなるコンパレータが用いられる。
<構 成>
RSNSはトランスTの1次側の電流を検出するセンス抵抗、Q1はトランスTの1次側コイルをスイッチングするトランジスタ、トランスTは電力を変換するトランスを示す。n1はトランスTの一次側コイルを示し、n2はトランスTの二次側コイルを示す。
トランスTの一次側コイルn1の一端(図の上側)には陰極が接地され、電圧VINの直流電源(例えば、バッテリー)10の陽極が接続されている。トランスTの一次側コイルn1の他端(この場合、下側)にはFET(Field Effect Transistor:電界効果トランジスタ、以下トランジスタと表記する。)Q1のドレインが接続されている。トランジスタQ1のソースには一端が接地された抵抗RSNSの他端と抵抗R1の一端に接続されている。
DTはデューティー比の最大値を決める信号、SSはソフトスタート動作をさせる信号、FBはフィードバック信号、OSCは三角波などの発振信号、をそれぞれ示す。FB信号が高くなると、デューティー比を絞り、トランスTの2次側電圧を低下させる動作をする。
図3に図1に示したスイッチング電源回路の波形の一例を示す。図4に図1に示したスイッチング電源回路の動作フローの一例を示す。
GATEはPWM制御するための信号である。SLEEPはトランスTの2次側コイルn2に接続された回路がスリープモードに入ることを指示する信号である。信号SLEEPがローレベルで通常モード、ハイレベルでスリープモードとなる。
消費電流ILが減少すると、電圧VSNSがVSNS1からVSNS2に減少する。基準電圧VREF1は電圧VSNS1と電圧VSNS2との間に設定されているため、電圧VCMP1がローレベルからハイレベルになる(ステップS1)。
ここで、電圧VSNSがVREF1より大きい場合(ステップS1/YES)は通常動作をする(ステップS2)。
PWM信号の各サイクル毎に電圧VCMP1の状態(波形)を記憶回路14に取り込む(例えば数十パルス分:ステップS3)。
Nビットの取り込まれたデータが、あらかじめ設定された予想データ(参照データ)と一致するか否かを比較回路12で比較し(ステップS4)、比較回路12の出力が真であることを受けた場合、すなわちNビットすべての状態が一致すれば(ステップS4/YES)、電圧V1をフォトカプラ17から受けた信号に加算して、フィードバック信号FBとする(ステップS5)。ステップS4で記憶回路のデータと参照データとが一致しない場合(ステップS4/NO)、ステップS3に戻る。
電圧V1の加算量はあらかじめ設定されており、それにより電圧VOUTの低下量が決定される。電圧VOUTの低下が発生してからの状態が、本発明の意図するスリープ状態である(ステップS6)。
信号SLEEPがハイレベルになってからこの状態までは、移行期間となる。
まず電圧VSNSがVREF1より大きいか否かを判断する(ステップS7)。電圧VSNSがVREF1より大きくない場合(ステップS7/NO)、スリーブ動作をする(ステップS8)。
スリープ状態から通常状態に戻る際は信号SLEEPがローレベルになる。低レベル(ローレベル)の電圧VOUTに応じた値で消費電流ILが上昇する。電圧VSNSが基準電圧VREF1を超える(ステップS7/YES)。
VCMP1=Lを記憶回路に格納する(ステップS9)。
V1をFBに加算することを停止する(ステップS10)。
電圧VCMP1がローレベルになる。移行期間を経て電圧VOUTが上昇する(ステップS11)。通常動作の電圧VOUTに応じた消費電流ILが流れる。
以上において、スイッチング電源のトランスTの2次側コイルn2に接続された回路のスリープ状態をトランスTの1次側コイルn1に接続された回路から検出して2次側コイルn2の電圧を所望の電圧に低下させることができるので、トランスTの2次側コイルn2に接続された回路で複雑な回路を設けなくても2次側回路の消費電力を低減することが出来る。また本回路と同様のスリープ回路をトランスTの二次側に設けるとコストアップとなるが、本発明では、トランスTの1次側コイルn1の1箇所で済むため経済的であり、確実な対策となる。
なお、上述した実施例は、本発明の好適な実施例の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。例えば、上述した実施例ではトランジスタとしてFETを用いたが、本発明はこれに限定されるものではなく、バイポーラトランジスタを用いてもよい。また、上述した実施例ではフォトカプラを用いたが、フォトカプラの代わりにリレーを用いてもよい。
11 PWM回路
12 比較回路
13 参照データ回路
14 記憶回路
15 加算器
16 コンパレータ
17 フォトカプラ
18 誤差アンプ
Claims (6)
- トランスの1次側コイルに流れる電流のスイッチングを行い、該トランスの2次側コイルに発生する電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路において、
前記トランスの1次側コイルに流れる電流を検出して得られる電圧と基準電圧との比較により得られる波形と、
前記トランスの2次側コイルの出力電圧に基づくパルス幅変調信号発生回路からの所定の電圧波形との比較を行いスリープモードであると判定した場合に前記トランスの2次側の電圧を所定の電圧に変更する制御回路を備えたことを特徴とするスイッチング電源回路。 - 前記制御回路は、
前記トランスの1次側コイルに流れる電流をセンス電圧に変換する電流検出回路部と、
所定の電圧波形を参照データとして格納する参照データ回路と、
前記基準電圧の電圧と前記センス電圧との比較を行い所定の期間の比較結果を保持する記憶回路と、
前記記憶回路の内容と前記所定の参照データとを比較する比較回路と、
前記比較回路の判定結果が一致した場合に前記2次側コイルの出力の電圧値を所定の電圧に変更する加算回路と、を備えたことを特徴とする請求項1記載のスイッチング電源回路。 - 前記記憶回路は、前記トランスの1次側の電圧が基準電圧より低下したか否かを判定する判定回路を備えたことを特徴とする請求項2記載のスイッチング電源回路。
- トランスの1次側コイルに流れる電流のスイッチングを行い、該トランスの2次側コイルに発生する電圧を整流し平滑して負荷回路に電源として出力するスイッチング電源回路の制御方法において、
前記トランスの1次側コイルに流れる電流を検出して得られる電圧と基準電圧との比較により得られる波形と前記トランスの2次側コイルの出力電圧に基づくパルス幅変調信号発生回路からの所定の電圧波形との比較を行い、比較の結果スリープモードであると判定した場合に前記トランスの2次側の電圧を所定の電圧に変更することを特徴とするスイッチング電源回路の制御方法。 - 前記トランスの1次側コイルに流れる電流をセンス電圧に変換し、
所定の電圧波形を参照データとして参照データ回路が格納し、
前記基準電圧と前記センス電圧との比較を行い所定の期間の比較結果を記憶回路が保持し、
比較回路が前記記憶回路の内容と前記所定の参照データとを比較し、
前記比較回路の判定結果が一致した場合に前記2次側コイルの出力の電圧値を所定の電圧に変更することを特徴とする請求項4記載のスイッチング電源回路の制御方法。 - 前記トランスの1次側の電圧が基準電圧より低下したか否かを判定することを特徴とする請求項5記載のスイッチング電源回路の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161601A JP5359051B2 (ja) | 2008-06-20 | 2008-06-20 | スイッチング電源回路及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161601A JP5359051B2 (ja) | 2008-06-20 | 2008-06-20 | スイッチング電源回路及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010004658A JP2010004658A (ja) | 2010-01-07 |
JP5359051B2 true JP5359051B2 (ja) | 2013-12-04 |
Family
ID=41585887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008161601A Expired - Fee Related JP5359051B2 (ja) | 2008-06-20 | 2008-06-20 | スイッチング電源回路及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5359051B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6166619B2 (ja) | 2013-08-23 | 2017-07-19 | リコー電子デバイス株式会社 | スイッチングレギュレータの制御回路及びスイッチングレギュレータ |
JP2019115185A (ja) | 2017-12-25 | 2019-07-11 | 株式会社リコー | 電源装置、及び画像形成装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004208365A (ja) * | 2002-12-24 | 2004-07-22 | Ricoh Co Ltd | スイッチング電源 |
JP4372735B2 (ja) * | 2005-08-11 | 2009-11-25 | シャープ株式会社 | パラメータ決定用スイッチング電源回路、パラメータ決定用リニアレギュレータ、パラメータ決定用スイッチング電源回路システム、スイッチング電源回路の開発支援システム、並びに、そのプログラムおよび記録媒体 |
-
2008
- 2008-06-20 JP JP2008161601A patent/JP5359051B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010004658A (ja) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5489502B2 (ja) | 電源装置 | |
JP4193755B2 (ja) | スイッチング電源装置及び力率改善回路 | |
JP4617931B2 (ja) | スイッチング電源回路の制御方式 | |
JP5056395B2 (ja) | スイッチング電源装置 | |
US5572112A (en) | Power supply unit | |
US20100309690A1 (en) | Switching power supply apparatus and semiconductor device | |
JP2006094696A (ja) | 力率補正回路及びその出力電圧制御方法 | |
US20150280585A1 (en) | Switching power-supply device | |
EP2672620B1 (en) | Power factor improvement circuit | |
JP2002252971A (ja) | スイッチング電源装置 | |
TWI462450B (zh) | 功率轉換器之控制電路以及離線功率轉換器之控制電路 | |
CN110401347B (zh) | 直流电源装置 | |
JP5359051B2 (ja) | スイッチング電源回路及びその制御方法 | |
JP5090433B2 (ja) | 電源装置 | |
JP5020479B2 (ja) | 電源装置 | |
JP2022036422A (ja) | 電力変換装置 | |
US20130051098A1 (en) | Adaptive slope compensation programmable by input voltage of power converter | |
JP6484529B2 (ja) | スイッチング電源装置 | |
JP2001045749A (ja) | スイッチング電源装置およびその動作方法 | |
JP2009240112A (ja) | 電源装置および半導体集積回路装置 | |
JP2013021756A (ja) | 電源装置 | |
JP4763055B2 (ja) | オフ時間変調を有して一次側制御電源の効率を改善するスイッチング制御回路 | |
US8619440B2 (en) | Over current protection method used in a switched-mode power supply and related controller | |
JP5647812B2 (ja) | スイッチング電源装置 | |
JP2000341937A (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
LAPS | Cancellation because of no payment of annual fees |