JP2015008313A

JP2015008313A - 積層セラミック電子部品

Info

Publication number: JP2015008313A
Application number: JP2014165041A
Authority: JP
Inventors: 永元　才規; Toshiki Nagamoto; 才規永元
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2014-08-13
Filing date: 2014-08-13
Publication date: 2015-01-15

Abstract

【課題】熱応力や外部からの機械的応力によってセラミック素体にクラックが発生することを抑制することが可能な信頼性の高い積層セラミック電子部品を提供する。【解決手段】内部電極を備えたセラミック素体１０に、内部電極と導通するように外部電極５が配設された構造を有する積層セラミックコンデンサにおいて、外部電極５の、セラミック素体１０の側面への回り込み部５ｘには、深さが１μｍ以上の凹部１５が設けられている構成とする。凹部１５の深さを５μｍ以上にすることが好ましく、また凹部１５の、セラミック素体１０の側面の幅方向に沿う方向の寸法を、セラミック素体の側面の幅の１／２以上とすることが好ましい。さらに凹部１５を、セラミック素体１０の長さ方向の端部から５０μｍ以***寄りの位置に形成することが好ましい。【選択図】図３

Description

本発明は、積層セラミック電子部品に関し、詳しくは、内部電極を備えたセラミック素体に、上記内部電極と導通するように外部電極が配設された構造を有する積層セラミック電子部品に関する。

代表的な積層セラミック電子部品の一つに、例えば、特許文献１に開示されているような積層セラミックコンデンサがある。

この積層セラミックコンデンサは、図４に示すように、誘電体層である誘電体層（セラミック層）１０１を介して複数の内部電極１０２（１０２ａ，１０２ｂ）が積層されたセラミック積層体（セラミック素体）１１０の一対の端面１０３（１０３ａ，１０３ｂ）に、内部電極１０２（１０２ａ，１０２ｂ）と導通するように一対の外部電極１０４（１０４ａ，１０４ｂ）が配設された構造を有している。なお、外部電極１０４（１０４ａ，１０４ｂ）の表面にはＮｉおよびＳｎなどのめっき膜１０５が形成されている。

また、上記外部電極１０４（１０４ａ，１０４ｂ）は、金属導体およびガラス組成物を所定の割合で配合した導電ペーストをセラミック素体に塗布して焼き付けることにより形成されている。

そして、特許文献１では、外部電極中に所定の組成を有するガラスを分散させることにより、外部からの機械的応力や熱的衝撃に対する耐性の向上を図ることができるとされている。

しかしながら、特許文献１に記載された積層セラミック電子部品の場合、熱応力が作用すると、セラミック素体１１０と外部電極１０４との熱膨張率の差によって発生する引張応力がセラミック素体１１０全体に及ぶため、セラミック素体１１０にクラックが発生する場合がある。

また、外部電極１０４の、セラミック素体１１０の端面１０３から稜線部を経て側面部１０６に回り込んだ部分の先端部（回り込み先端部）１０７の近傍には、外部電極の焼成や、めっき膜の形成に起因する残留応力が加わりやすく、これに、基板への実装後の基板の撓みなどによる引張り応力が加わると、外部電極の回り込み先端部１０７が基点となって、セラミック素体１１０に大きなクラックが発生する場合がある。

特開平６−１７６９５６号公報

本発明は、上記課題を解決するものであり、熱応力や外部からの機械的応力によってセラミック素体にクラックが発生することを抑制することが可能な信頼性の高い積層セラミック電子部品を提供することを目的とする。

上記課題を解決するために、本発明の積層セラミック電子部品は、
誘電体セラミックからなる複数の誘電体層と、前記誘電体層を介して積層された複数の内部電極とを備えるとともに、前記内部電極が引き出された互いに対向する一対の端面と、前記一対の端面間を結ぶ４つの側面を有する直方体状のセラミック素体と、
前記セラミック素体の、前記一対の端面から、前記４つの側面のうちの少なくとも１つの側面に回り込むように形成された、前記内部電極と導通する一対の外部電極とを備え、
前記外部電極の、前記セラミック素体の前記側面への回り込み部には、深さが１μｍ以上の凹部が設けられていること
を特徴としている。

本発明の積層セラミック電子部品においては、前記凹部の深さが５μｍ以上であることが好ましい。

凹部の深さを５μｍ以上とすることにより、外部電極の上記回り込み部の先端部（以下、「回り込み先端部」）にかかる応力をより確実に低減することが可能になる。

また、本発明の積層セラミック電子部品においては、
前記セラミック素体の、前記一対の端面を結ぶ方向の寸法を前記セラミック素体の長さＬとし、
前記凹部が設けられている前記セラミック素体の前記側面の、前記長さＬ方向に直交する方向の寸法を、前記凹部が設けられている前記側面の幅Ｗとし、
前記凹部の、前記側面の前記幅Ｗ方向に沿う方向の寸法を、前記凹部の幅方向寸法とした場合に、
前記凹部の幅方向寸法が、前記側面の前記幅Ｗの１／２以上であること
が好ましい。

上記凹部の幅方向寸法を、側面の幅Ｗの１／２以上とすることにより、外部電極の上記回り込み部の先端部（以下、「回り込み先端部」）にかかる応力をさらに確実に低減することが可能になる。

また、前記凹部は、前記凹部が形成された前記側面における、前記セラミック素体の前記長さＬ方向の端部から５０μｍ以***寄りの位置に形成されていることが好ましい。

上記凹部を、セラミック素体の長さＬ方向の端部から５０μｍ以上後退した、長さＬ方向の中央寄りの位置に形成することにより、すなわち、上記凹部を、外部電極の回り込み先端部に近い位置に設けることにより、回り込み先端部にかかる応力を低減する効果を向上させることが可能になり、本発明をより実効あらしめることができる。

本発明の積層セラミック電子部品においては、外部電極の、セラミック素体の側面への回り込み部に、深さが１μｍ以上の凹部を設けているので、焼成後の外部電極とセラミック素体（チップ）との収縮差に伴う、上記回り込み部の先端部（以下、「回り込み先端部」）にかかる内部応力（残留応力）を、上記凹部で吸収して低減することが可能になる。

そして、焼成後の外部電極への残留応力を低減することが、その後に外部電極はセラミック素体に加わる熱的、機械的応力に対する耐性を向上させるための有効な手段となる。

その結果、熱応力や外部からの機械的応力によってセラミック素体にクラックが発生することを抑制することが可能な、信頼性の高い積層セラミック電子部品を得ることが可能になる。

本発明の一実施形態にかかる積層セラミックコンデンサの構成を示す正面断面図である。本発明の一実施形態にかかる積層セラミックコンデンサの外観構成を示す斜視図である。本発明の一実施形態にかかる積層セラミックコンデンサの要部構成を示す図である。従来の積層セラミックコンデンサの外部電極の構成を示す正面断面図である。

以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。なお、この実施形態では、積層セラミックコンデンサを例にとって説明する。

図１は、本発明の一実施形態（実施形態１）にかかる積層セラミックコンデンサ５０の構成を示す正面断面図、図２は積層セラミックコンデンサ５０の外観構成を示す斜視図である。

この積層セラミックコンデンサ５０は、誘電体セラミックからなる誘電体層１と、誘電体層１を介して積層された複数の内部電極２（２ａ，２ｂ）とを備えたセラミック素体１０と、セラミック素体１０の外表面に内部電極２（２ａ，２ｂ）と導通するように配設された一対の外部電極５（５ａ，５ｂ）を備えている。

セラミック素体１０は、互いに対向する一対の端面３（３ａ，３ｂ）と、端面３ａ，３ｂ間を結ぶ４つの側面４（４ａ，４ｂ，４ｃ，４ｄ）とからなる直方体形状を有している。

また、セラミック素体１０においては、誘電体層（セラミック層）１と、内部電極２（２ａ，２ｂ）とが交互に積層されており、積層方向に互いに隣り合う内部電極２（２ａ，２ｂ）は交互に逆側の端面３（３ａ，３ｂ）に引き出されている。

そして、外部電極５ａ，５ｂは、それぞれ、セラミック素体１０の端面３（３ａ，３ｂ）から、少なくとも一つの側面４（４ａ，４ｂ，４ｃ，４ｄ）に回り込むように形成されている（この実施形態では、４つの側面４ａ，４ｂ，４ｃ，４ｄのすべてに回り込むように形成されている）。

ここで、セラミック素体１０の一対の端面３ａ，３ｂを結ぶ方向を長さＬ方向、Ｌ方向と直交する方向であって内部電極２の主面に沿う方向を幅Ｗ方向、内部電極２の積層方向を高さＴ方向とすると、この実施形態の積層セラミックコンデンサ５０を構成するセラミック素体１０として、例えば次のような寸法を有するものが例示される。
（ａ）Ｌ：２．０ｍｍ、Ｗ：１．２ｍｍ、Ｔ：１．２ｍｍ
（ｂ）Ｌ：１．６ｍｍ、Ｗ：０．８ｍｍ、Ｔ：０．８ｍｍ
（ｃ）Ｌ：１．０ｍｍ、Ｗ：０．５ｍｍ、Ｔ：０．５ｍｍ
（ｄ）Ｌ：０．６ｍｍ、Ｗ：０．３ｍｍ、Ｔ：０．３ｍｍ
（ｅ）Ｌ：０．４ｍｍ、Ｗ：０．２ｍｍ、Ｔ：０．２ｍｍ

また、上記のように、セラミック素体１０は基本的に直方体形状とされているが、角部および稜線部に所定の曲率半径以下の丸みを有していてもよい。この実施形態の積層セラミックコンデンサ５０においても、セラミック素体１０はバレル研磨により面取りされたものが用いられている。

誘電体層１を構成する材料としては、例えば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃またはＣａＺｒＯ₃などを主成分とする誘電体セラミックが用いられる。また、誘電体層１を構成する材料としては、上述の主成分に対して、副成分として、Ｍｎ化合物、Ｃｏ化合物、Ｓｉ化合物、希土類化合物などが添加された材料を用いることも可能である。

誘電体層１を介して互いに隣り合う内部電極２（２ａ，２ｂ）は、上述のように、交互に逆側の端面３（３ａ，３ｂ）に引き出されており、一方の内部電極２ａは、セラミック素体１０の一方の端面３ａ側に形成された外部電極５ａに接続され、他方の内部電極２ｂは、セラミック素体１０の他方の端面３ｂ側に形成された外部電極５ｂに接続されている。

内部電極２（２ａ，２ｂ）を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。

なお、最も外側に配置されている内部電極のさらに外側に、外部電極と電気的に接続されていない浮遊内部導体を設けてもよい。この場合、浮遊内部導体を内部電極と同一の材料で構成してもよい。浮遊内部導体を設けた場合、セラミック素体の外部からセラミック素体内への水分の浸入を浮遊内部導体により阻止して、耐湿性を向上させることができる。

また、外部電極５（５ａ，５ｂ）は、セラミック素体１０上に形成されたＣｕを主成分とする焼結金属層１２（１２ａ，１２ｂ）および焼結金属層１２（１２ａ，１２ｂ）を覆うように配設されためっき層３２（３２ａ，３２ｂ）を備えている。

また、めっき層３２（３２ａ，３２ｂ）は、焼結金属層１２（１２ａ，１２ｂ）上に形成されたＮｉめっき層３３（３３ａ，３３ｂ）と、Ｎｉめっき層３３（３３ａ，３３ｂ）上に形成されたＳｎめっき層３４（３４ａ，３４ｂ）を備えた２層構造のめっき層とされている。

Ｎｉめっき層３３（３３ａ，３３ｂ）は、実装時のはんだに対するバリア層として機能する。
Ｓｎめっき層３４（３４ａ，３４ｂ）は、実装時のはんだとの濡れ性を確保する目的で設けられている。

そして、この積層セラミックコンデンサ５０においては、図１および図３に示すように、外部電極５の、セラミック素体１０の端面３から側面４への回り込み部５ｘには、深さが１μｍ以上で、断面形状がＶ字状の凹部１５（１５ａ，１５ｂ）が設けられている。
なお、凹部１５（１５ａ，１５ｂ）は、上述のような断面形状がＶ字状のものに限られるものではなく、断面形状がＵ字状やコ字上など種々の形状のものであってもよい。

また、この凹部１５（１５ａ，１５ｂ）は、外部電極５の、セラミック素体１０の４つの側面４（４ａ，４ｂ，４ｃ，４ｄ）の少なくともいずれか１つの回り込み部に設けられる。この実施形態では、セラミック素体１０の４つの側面４（４ａ，４ｂ，４ｃ，４ｄ）のすべてに凹部１５（１５ａ，１５ｂ）を設けている。

なお、積層セラミックコンデンサ５０が実装される基板の実装面（基板と対向する面）に位置する回り込み部５ｘに凹部１５（１５ａ，１５ｂ）が形成されていれば、応力を緩和する効果を得ることができる。ただし、４つの側面４（４ａ，４ｂ，４ｃ，４ｄ）への回り込み部５ｘのすべてに凹部１５（１５ａ，１５ｂ）を形成することにより、実装時の方向性をなくすことができる。

次に、この積層セラミックコンデンサ５０の製造方法について説明する。
まず、セラミック粉末を含むセラミック原料スラリーを、ダイコータ法、グラビアコータ法またはマイクログラビアコータ法などによりシート状に塗布して乾燥させることにより、セラミックグリーンシートを作製する。

それから、作製した複数枚のセラミックグリーンシートのうちの所定のセラミックグリーンシートに、スクリーン印刷法、インクジェット印刷法またはグラビア印刷法などにより内部電極形成用の導電ペーストを所定のパターンとなるように塗布して、内部電極パターンを形成する。

それから、内部電極パターンが形成されたセラミックグリーンシートと、内部電極パターンが形成されていないセラミックグリーンシート（外層用セラミックグリーンシート）を、所定の順序で、所定枚数積み重ねる。

そして、得られた積層ブロックをプレスして、各セラミックグリーンシートを圧着する。積層ブロックをプレスするにあたっては、例えば、圧着ブロックを樹脂フィルムで挟み、静水圧プレスなどの方法によりプレスを行う。

その後、プレスされた積層圧着体を、押切り、切削などの方法を用いて、直方体形状のチップ（個片）に分割し、バレル研磨を行う。チップの角部および稜線部の曲率半径は、１５μｍ未満であることが好ましい。

バレル研磨を行ったチップ（焼成後にセラミック素体１０（図１）となる個片）を、所定の温度に加熱してバインダーを除去した後、例えば、９００〜１３００℃で本焼成を行い、直方体形状のセラミック素体を得る。

それから、このセラミック素体の両端面に、導電ペースト（焼成後に外部電極を構成する焼結金属層となる導電ペースト）を塗布する。
導電ペーストを塗布するにあたっては、セラミック素体の他方の端面を保持治具に保持した状態で、セラミック素体の一方の端面側を導電ペーストに浸漬して引き上げることにより、セラミック素体の一方の端面側に導電ペーストを付与する。同様にして、セラミック素体の他方の端面側にも導電ペーストを付与する。

このとき、導電ペーストとして、例えば、球状のガラスフリット、扁平状の金属粒子、バインダーおよび溶剤を含む導電ペーストを用いる。

そして、上述のように導電ペーストを塗布した後、セラミック素体に塗布された導電ペースト（導電ペースト塗膜）の、セラミック素体の側面に回り込んだ部分に、製品である積層セラミックコンデンサ５０における外部電極５の凹部１５（１５ａ，１５ｂ）となる凹みを形成する。

この凹みは、例えば次に説明するような方法で形成することができる。
まず、外部電極用の導電性ペーストを塗布して、導電性ペースト塗膜を形成し、乾燥させることにより乾燥塗膜を形成する。そして、乾燥塗膜の、セラミック素体の側面への回り込み部を約８０℃に温めた状態で、上記乾燥塗膜の回り込み部に、四角柱状の金属製の治具の稜線部を押し当てて凹部を形成する。このとき、稜線部がセラミック素体の幅方向と平行になるような態様で治具を押し当てる。この操作をセラミック素体の４つの側面のすべてについて行い、セラミック素体の各側面への回り込み部に凹部を形成する。

凹部を形成する方法としては、セラミック素体に導電ペーストを塗布して形成した導電ペーストの塗膜を、機械的にかき取る方法などを用いることも可能である。

凹部を形成する方法としては、さらにその他にも、例えば、浸漬工法により２度塗りを行って凹部を形成する方法や、導電ペースト中のフィラーや固形分を調整し、乾燥時のフィラーの流動などを制御することにより凹部を形成する方法などを適用することが可能である。

なお、前者の２度塗りの方法の場合、浸漬時の導電ペースト層（例えば定盤上に形成される導電ペースト層）の厚みを、１回目と２回目でそれぞれに変更し、１回目は薄く形成し、２回目は厚く形成することにより、凹部を形成することができる。

後者の導電ペースト中のフィラーや固形分を調整する方法の場合、固形分量の低減などにより乾燥時のフィラーの流動性を向上させ、膜厚が薄く、速やかに乾燥するコーナー部や側面電極先端部に、選択的にフィラーを流動させることにより、側面中央部付近に凹部を形成することができる。

なお、上述のように、積層セラミックコンデンサの実装面（実装される基板と対向する面）に位置する回り込み部に凹部を形成すればよいが、実装時の方向性をなくすため、４つの側面への回り込み部のすべてに凹部を形成する。

それから、上述のようにして付与したセラミック素体の一方端部および他方端部の導電ペーストを、例えば７００℃に加熱して、焼き付けることにより、焼結金属層を形成する。

なお、上記のバレル研磨後のチップ（未焼成のチップ）に導電ペーストを塗布した後で焼成することにより、セラミック素体の焼結と、導電ペーストの焼き付けを同時に行って、焼結金属層が形成された焼結済みのセラミック素体を得るように構成することも可能である。

その後、焼結金属層上に、ＮｉめっきおよびＳｎめっきの順でめっきを行い、Ｎｉめっき層およびＳｎめっき層を形成する。

具体的には、例えば、焼結金属層が設けられた複数のセラミック素体を、めっき液とともにバレルに収容し、バレルを回転させつつ通電することにより、焼結金属層上にＮｉめっき層を形成し、同様にして、Ｎｉめっき層上にＳｎめっき層を形成する。

これにより、図１〜３に示すような構造を備えた本発明の実施形態にかかる積層セラミックコンデンサ５０が得られる。

この積層セラミックコンデンサ５０は、図１および図３に示すように、外部電極５（５ａ，５ｂ）の、セラミック素体１０の各側面４への回り込み部５ｘに、深さが１μｍ以上の凹部１５（１５ａ，１５ｂ）を設けるようにしているので、焼成後の外部電極５（５ａ，５ｂ）とセラミック素体１０との収縮差に伴う、回り込み部５ｘの先端部にかかる応力を、上記凹部１５（１５ａ，１５ｂ）で吸収して低減することができる。そのため、熱応力や外部からの機械的応力によってセラミック素体にクラックが発生することを抑制することが可能な信頼性の高い積層セラミック電子部品を得ることができる。

（実験例）
本発明の効果を確認するため、以下に説明するように、本発明の要件を満たす実施例の積層セラミックコンデンサと、本発明の要件を満たさない比較例の積層セラミックコンデンサ（試料）とを作製し、各試料についてたわみ強度を測定することにより特性を評価した。

Ｎｉからなる内部電極と、チタン酸バリウム系セラミックからなる誘電体層を備えたセラミック素体に、Ｃｕ焼結金属層を形成し、その上にＮｉめっき層およびＳｎめっき層を形成した。

セラミック素体の寸法は、長さＬが１．０ｍｍ、幅Ｗが０．５ｍｍ、高さＴが０．５ｍｍとした。

また、積層方向に隣り合う内部電極間の距離（すなわち誘電体層の厚み）は、１．０μｍとし、内部電極の厚みは１．０μｍとした。さらに、内部電極の積層数は３５０層とした。

さらに、セラミック素体の側面に回り込んだ焼結金属層の回り込み部の最大厚みを２８μｍとした。

また、焼結金属層上に形成されるＮｉめっき層の厚みは３μｍとし、Ｓｎめっき層の厚みも３μｍとした。

以上の条件は、比較例および実施例の各積層セラミックコンデンサで共通とした。

そして、実施例の積層セラミックコンデンサでは、図１および図３に示すように、外部電極５（５ａ，５ｂ）の、セラミック素体１０の各側面４への回り込み部５ｘに凹部１５（１５ａ，１５ｂ）を形成した。表１の試料番号１〜９の試料（積層セラミックコンデンサ）は、いずれも回り込み部５ｘに深さが１μｍ以上の凹部１５（１５ａ，１５ｂ）を形成した、本発明の要件を具備する積層セラミックコンデンサである。

凹部を形成するにあたっては、セラミック素体に導電ペーストを塗布して形成した導電ペーストの塗膜を、機械的にかき取った後、焼き付ける方法により、凹部を形成した。

実施例の積層セラミックコンデンサの凹部の深さ、凹部の幅方向寸法のセラミック素体の側面の幅に対する比、および凹部の配設位置は、表１の試料番号１〜９に示すとおりである。
ここで、凹部の深さ、凹部の幅方向寸法のセラミック素体の側面の幅に対する比、および凹部の配設位置は、以下の方法で調べた。

（ａ）凹部の深さ
積層セラミックコンデンサの長さＬ方向と幅Ｗ方向で規定される面を、厚みＴ方向の中央部まで研磨する。研磨面の外部電極の回り込み部を、ＳＥＭにより３０００倍で観察し、図３に示すように、凹部１５の接線から凹部１５の最深部までの距離を測定し、これを凹部１５の深さとした。

（ｂ）凹部の幅方向寸法のセラミック素体の側面の幅に対する比
金属顕微鏡により５０〜１００倍で外部電極のセラミック素体の側面への回り込み部を観察し、上記凹部の、セラミック素体の側面の幅Ｗ方向に沿う方向の寸法（幅方向寸法）と、外部電極の回り込み部の幅（≒セラミック素体の側面の幅Ｗ）を、金属顕微鏡の画像処理ソフトを使用して測長する。
そして、上記の幅方向寸法の値と、上記の回り込み部の幅の比（「幅方向寸法」／「回り込み部の幅≒セラミック素体の側面の幅」）を求める。
なお、表１では、「凹部の幅方向寸法比」として、「幅方向寸法」／「回り込み部の幅≒セラミック素体の側面の幅」を示している。

（ｃ）凹部の位置
金属顕微鏡によりセラミック素体の側面への回り込み部を観察し、外部電極のセラミック素体の端面から側面への回り込み基端部（≒セラミック素体の長さＬ方向端部である端面）から凹部までの距離を測定し、これを凹部の位置とした。

また、本発明の要件を備えていない比較例の積層セラミックコンデンサとして、外部電極の、セラミック素体の側面への回り込み部に深さが−１μｍの凹部（すなわち、高さが１μｍの凸部）を設けた積層セラミックコンデンサ（表１の試料番号１０の試料）および、深さが０μｍの凹部を備えた（すなわち、回り込み部が平坦で凹部および凸部を備えていない）積層セラミックコンデンサ（表１の試料番号１１の試料）を作製した。

そして、上述のようにして作製した各試料（積層セラミックコンデンサ）それぞれ２０個について、たわみ強度を測定した。
たわみ強度の測定結果と、各試料の評価結果を表１に併せて示す。

たわみ強度の測定はＪＩＳ規格に準ずる方法で行った。また、評価（判定）は、試料にクラックが発生した時点での、試料（積層セラミックコンデンサ）を搭載した基板のたわみ量が１ｍｍ以上である場合を合格（○）とし、１．３ｍｍ以上を優秀（◎）とした。なお、表１のたわみ強度は、試料にクラックが発生した時点での基板のたわみ量を示している。

表１に示すように、外部電極の、セラミック素体の側面への回り込み部に深さが深さが１μｍ以上の凹部を設けた、本発明の要件を満たす試料番号１〜９の試料の場合、たわみ量１ｍｍ以上のたわみ強度を満足することが確認された。

特に、凹部の深さを５μｍとした試料（試料番号３の試料）の場合、凹部の幅をセラミック素体の幅Ｗの１／２とした試料（試料番号６の試料）の場合、および、凹部の位置を、セラミック素体の長さＬ方向の端部から５０μｍ後退した位置（中央部側の位置）に形成した試料（試料番号９の試料）の場合には、さらにたわみ強度が増すことが確認された。

本発明は上記実施形態に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。

１誘電体層
２（２ａ，２ｂ）内部電極
３（３ａ，３ｂ）セラミック素体の端面
４（４ａ，４ｂ，４ｃ，４ｄ）セラミック素体の側面
５（５ａ，５ｂ）外部電極
５ｘ外部電極のセラミック素体の側面への回り込み部
１０セラミック素体
１２（１２ａ，１２ｂ）焼結金属層
１５凹部
３２（３２ａ，３２ｂ）めっき層
３３（３３ａ，３３ｂ）Ｎｉめっき層
３４（３４ａ，３４ｂ）Ｓｎめっき層
５０積層セラミックコンデンサ
Ｌ積層セラミックコンデンサの長さ
Ｔ積層セラミックコンデンサの高さ
Ｗ積層セラミックコンデンサの幅

Claims

誘電体セラミックからなる複数の誘電体層と、前記誘電体層を介して積層された複数の内部電極とを備えるとともに、前記内部電極が引き出された互いに対向する一対の端面と、前記一対の端面間を結ぶ４つの側面を有する直方体状のセラミック素体と、
前記セラミック素体の、前記一対の端面から、前記４つの側面のうちの少なくとも１つの側面に回り込むように形成された、前記内部電極と導通する一対の外部電極とを備え、
前記外部電極の、前記セラミック素体の前記側面への回り込み部には、深さが１μｍ以上の凹部が設けられていること
を特徴とする積層セラミック電子部品。
前記凹部の深さが５μｍ以上であることを特徴とする請求項１記載の積層セラミック電子部品。
前記セラミック素体の、前記一対の端面を結ぶ方向の寸法を前記セラミック素体の長さＬとし、
前記凹部が設けられている前記セラミック素体の前記側面の、前記長さＬ方向に直交する方向の寸法を、前記凹部が設けられている前記側面の幅Ｗとし、
前記凹部の、前記側面の前記幅Ｗ方向に沿う方向の寸法を、前記凹部の幅方向寸法とした場合に、
前記凹部の幅方向寸法が、前記側面の前記幅Ｗの１／２以上であること
を特徴とする請求項１または２記載の積層セラミック電子部品。
前記凹部は、前記凹部が形成された前記側面における、前記セラミック素体の前記長さＬ方向の端部から５０μｍ以***寄りの位置に形成されていることを特徴とする請求項１〜３のいずれかに記載の積層セラミック電子部品。