JP2018160500A - 電子部品の製造方法 - Google Patents

Abstract

【課題】電子部品に配置される外部電極に空隙の生じない電子部品の製造方法を提供する。
【解決手段】積層された複数のセラミック層１４を含む積層体１２と、積層体１２内に配置され、セラミック層１４と交互に積層された複数の内部電極１６と、内部電極１６に接続される外部電極２４と、を備える、電子部品の製造方法である。本電子部品の製造方法は、積層体を準備する工程と、外部電極用ペーストが充填されている定盤４０のペースト貯蔵部４４に、積層体１２を浸漬させ、積層体１２の両端面に外部電極用ペーストを塗布する工程と、を備える。積層体１２の両端面に、幅方向に見て幅方向全体に亘って凹湾曲状の凹湾曲状面を有しており、ペースト貯蔵部４４の底面４６には、複数の凸部４８が設けられ、外部電極用ペースト４２を塗布する工程では、凸部４８が凹湾曲状面に当接するように外部電極用ペーストが塗布される。
【選択図】図７

Description

本発明は、電子部品の製造方法に関し、特に、たとえば、積層セラミックコンデンサの製造方法に関する。

電子部品として、たとえば、積層セラミックコンデンサは、たとえば、チタン酸バリウムなどによりなるセラミック層と内部電極層とが交互に積層されて積層体を構成し、内部電極はその端面が積層体の対向する両端面に交互に露出するよう積層されており、積層体の両端面に形成された一対の外部電極に交互に接続されている。

一般的に、積層セラミックコンデンサのセラミック層と内部電極層とは、焼成される際に収縮率が異なることが多く、金属成分を有する内部電極層の収縮率が大きくなることが多い。したがって、内部電極層の収縮に引っ張られ、セラミック層も収縮する傾向にある。その結果、たとえば、特許文献１の図１に記載されるように、チップ素体（積層体）の両端面が湾曲するように窪んだ形状となることがある。なお、これは、内部電極の積層枚数が多くなるほど顕著に現れる。

実開昭６１−１４４６２８号公報 特開平８−９７１０８号公報

ここで、両端面に外部電極を形成するために、上記のような両端面が湾曲するように窪んだ素体において、たとえば、特許文献２に記載されているように、電子部品素地（積層体）をディップテーブルの外部電極ペーストに浸漬し、外部電極ペーストを塗布しようとした場合、電子部品素地の端部における湾曲している窪みに空気が入り込み、その空気が入り込んでしまった状態で外部電極ペーストが塗布されてしまうことがある。その結果、最終的に焼付けの際などに空気が抜けた際の抜け道となった空隙が外部電極に生じてしまうことになり、その空隙からめっき液などの水分が進入し、積層セラミックコンデンサなどの電子部品の耐湿信頼性の低下に繋がることがある。

それゆえに、この発明の主たる目的は、電子部品に配置される外部電極に空隙の生じない電子部品の製造方法を提供することである。

この発明にかかる電子部品の製造方法は、積層された複数のセラミック層と複数のセラミック層と交互に積層される複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、少なくとも第１および第２の端面上に配置された外部電極と、を有する電子部品の製造方法であって、積層体を準備する工程と、外部電極用ペーストが充填されている定盤のペースト貯蔵部に、積層体を浸漬させ、積層体の第１および第２の端面に外部電極用ペーストを塗布する工程と、を備え、積層体は、第１の端面および第２の端面において、幅方向に見て幅方向全体に亘って凹湾曲状の凹湾曲状面を有しており、ペースト貯蔵部の底面には、複数の凸部が設けられ、外部電極用ペーストを塗布する工程では、凸部が凹湾曲状面に当接するように外部電極用ペーストが塗布される、電子部品の製造方法である。
また、この発明にかかる電子部品の製造方法は、凸部が千鳥状に配置されていることが好ましい。
さらに、この発明にかかる電子部品の製造方法は、凸部が凹湾曲状面に３つ以上当接するように配置されていることが好ましい。
また、この発明にかかる電子部品の製造方法は、凸部について、直線状に複数の凸部が間隔Ａを隔てて配置される第１の凸部群と、直線状に複数の凸部が間隔Ａを隔てて配置される第２の凸部群とを含み、第１の凸部群と第２の凸部群とが、間隔Ｂを隔てて交互に配置され、かつ、第１の凸部群の凸部と第２の凸部群の凸部とがＡ／２ずれて配置されている場合に、第１の凸部群の凸部と第２の凸部群の凸部との最短距離である間隔Ｃについて、積層体の幅方向の寸法Ｗおよび積層方向の寸法Ｔと、間隔Ａおよび間隔Ｂとの関係が、Ｗ＞Ａ、およびＴ＞Ｂの場合、Ｃ＝√（（Ａ²／４）＋Ｂ²）であることが好ましい。
さらに、この発明にかかる電子部品の製造方法は、凸部について、直線状に複数の凸部が間隔Ａを隔てて配置される第１の凸部群と、直線状に複数の凸部が間隔Ａを隔てて配置される第２の凸部群とを含み、第１の凸部群と第２の凸部群とが、間隔Ｂを隔てて交互に配置され、かつ、第１の凸部群の凸部と第２の凸部群の凸部とがＡ／２ずれて配置されている場合に、第１の凸部群の凸部と第２の凸部群の凸部との最短距離である間隔Ｃについて、積層体の幅方向の寸法Ｗおよび積層方向の寸法Ｔと、間隔Ａおよび間隔Ｂとの関係が、Ｗ＝Ｔであって、Ａ＝Ｂ＜Ｗ，Ｔの場合、Ｃ＝（Ａ／２）×√５であることが好ましい。
また、この発明にかかる電子部品の製造方法は、凸部について、直線状に複数の凸部が間隔Ａを隔てて配置される第１の凸部群と、直線状に複数の凸部が間隔Ａを隔てて配置される第２の凸部群とを含み、第１の凸部群と第２の凸部群とが、間隔Ｂを隔てて交互に配置され、かつ、第１の凸部群の凸部と第２の凸部群の凸部とがＡ／２ずれて配置されている場合に、第１の凸部群の凸部と第２の凸部群の凸部との最短距離である間隔Ｃについて、積層体の幅方向の寸法Ｗおよび積層方向の寸法Ｔと、間隔Ａおよび間隔Ｂとの関係が、Ｗ＜Ｔ、またはＷ＞Ｔであって、Ａ＝Ｂ＜Ｗ、またはＡ＝Ｂ＜Ｔの場合、Ｃ＝Ａ×√（１／２）であることが好ましい。
さらに、この発明にかかる電子部品の製造方法は、凸部の高さが０．０２０ｍｍ以上０．１ｍｍ以下であることが好ましい。
さらにまた、この発明にかかる電子部品の製造方法は、凸部の先端部分における平坦部が直径０．０４ｍｍ以上０．０６ｍｍ以下であることが好ましい。

この発明にかかる電子部品の製造方法によれば、外部電極用ペーストが充填されている定盤のペースト貯蔵部に、積層体を浸漬させ、積層体の両端面に外部電極用ペーストを塗布する工程において、積層体の両端面において、幅方向に見て幅方向全体に亘って凹湾曲状の凹湾曲状面を有していても、積層体を外部電極用ペーストに浸漬させる際に、ペースト貯蔵部の底面に複数の凸部が設けられ、その複数の凸部が、積層体の両端面の凹湾曲状面に当接するようにして外部電極用ペーストが塗布されるので、積層体の両端面と外部電極用ペーストとの接触面積を多くすることができることから、積層体の両端面と外部電極用ペーストの濡れ性を確保することができ、積層体の両端面の凹湾曲状面に確実に外部電極用ペーストを塗布することができる。したがって、外部電極用ペーストの塗布の際に、積層体の両端面の凹湾曲状面に空気が入り込んだ状態で外部電極用ペーストが塗布されてしまうことを抑制することができる。
また、この発明にかかる電子部品の製造方法では、定盤のペースト貯蔵部の底面に設けられる複数の凸部が、千鳥状に配置されていると、積層体の両端面と外部電極用ペーストとの接触面積をより多くすることができるため、積層体の両端面と外部電極用ペーストの濡れ性を確保することができ、積層体の両端面の凹湾曲状面に確実に外部電極用ペーストを塗布することができる。
さらに、この発明にかかる電子部品の製造方法では、凸部が、積層体の両端部の凹湾曲状面に３つ以上当接するように配置されていると、積層体の両端面と外部電極用ペーストとの接触面積をより多くすることができるため、積層体の両端面と外部電極用ペーストの濡れ性を確保することができ、積層体の両端面の凹湾曲状面に確実に外部電極用ペーストを塗布することができる。
さらにまた、この発明にかかる電子部品の製造方法では、複数の凸部が、直線状に複数の凸部が間隔Ａを隔てて配置される第１の凸部群と、直線状に複数の凸部が間隔Ａを隔てて配置される第２の凸部群とを含み、第１の凸部群と第２の凸部群とが間隔Ｂを隔てて配置され、かつ、第１の凸部群の凸部と第２の凸部群の凸部とがＡ／２ずれて配置している場合に、第１の凸部群の凸部と第２の凸部群の凸部との最短距離である間隔Ｃが、積層体の幅方向の寸法Ｗおよび積層方向の寸法Ｔと、上述した間隔Ａおよび間隔Ｂとの関係を用いることによって、
Ｗ＞Ａ、およびＴ＞Ｂの場合、
Ｃ＝√（（Ａ²／４）＋Ｂ²）
により規定した場合に、
積層体の幅方向の寸法Ｗおよび積層体の積層方向ｘの寸法Ｔと、間隔Ａおよび間隔Ｂとの関係が、
Ｗ＝Ｔの場合であって、
Ａ＝Ｂ＜Ｗ，Ｔの場合、
Ｃ＝（Ａ／２）×√５
で規定され、
積層体の幅方向ｙの寸法と積層体の積層方向ｘの寸法Ｔと、間隔Ａおよび間隔Ｂとの関係が、
Ｗ＜Ｔ、またはＷ＞Ｔの場合であって、
Ａ＝Ｂ＜Ｗ、またはＡ＝Ｂ＜Ｔの場合、
Ｃ＝Ａ×√（１／２）
で規定することで、仮に、積層体の位置がずれていたり、角度がずれていたりする場合においても、凸部が積層体の端面に接する設計にすることができる。これにより、本発明の効果をより確実に発揮することができる。
また、この発明にかかる電子部品の製造方法では、凸部の高さが、０．０２０ｍｍ以上０．１ｍｍ以下の範囲であると、外部電極の膜の厚みを所望の厚みにすることができる。
さらに、この発明にかかる電子部品の製造方法では、凸部の先端部分における平坦部の直径が、たとえば、０．０４ｍｍ以上０．０６ｍｍ以下の範囲であると、より確実に、積層体の両端面の凹湾曲状面に凸部の先端部分を当接させることができる。

この発明によれば、電子部品に配置される外部電極に空隙の生じない電子部品の製造方法を提供することができる。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

この発明にかかる電子部品の製造方法により製造される積層セラミックコンデンサの一例を示す外観斜視図である。 この発明にかかる電子部品の製造方法により製造される積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における断面図である。 この発明にかかる電子部品の製造方法により製造される積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。 この発明にかかる電子部品の製造方法に用いられる定盤の断面模式図である。 この発明にかかる電子部品の製造方法に用いられる定盤に設けられる凸部の配置状態を示す平面図であり、さらに、積層体との位置関係を示す。 この発明にかかる電子部品の製造方法に用いられる定盤に設けられる凸部の断面模式図である。 図１に示した積層セラミックコンデンサの製造方法を説明するための断面模式図であり、積層体を定盤に当接させている状態を示す。 図１に示した積層セラミックコンデンサの製造方法を説明するための断面模式図であり、第１の保持治具が積層体を保持している状態を示す。 図１に示した積層セラミックコンデンサの製造方法を説明するための断面模式図であり、第１の保持治具により積層体を外部電極用ペーストに浸漬させている状態を示す。 図１に示した積層セラミックコンデンサの製造方法を説明するための断面模式図であり、第１の保持治具が積層体を引き上げた状態を示す。 図１に示した積層セラミックコンデンサの製造方法を説明するための断面模式図であり、第２の保持治具が積層体を保持している状態を示す。 図１に示した積層セラミックコンデンサの製造方法を説明するための断面模式図であり、第２の保持治具により積層体を外部電極用ペーストに浸漬させている状態を示す。 図１に示した積層セラミックコンデンサの製造方法を説明するための断面模式図であり、第２の保持治具が積層体を引き上げた状態を示す。 実験例において、実施例の試料を作製するために準備された定盤の説明図である。 実験例において、比較例の試料を作製するために準備された定盤の説明図であり、（ａ）は定盤の斜視模式図であり、（ｂ）は積層体を比較例用の定盤に当接させている状態を示す断面模式図である。

１．電子部品
この発明の電子部品の製造方法により製造される電子部品の一例として、積層セラミックコンデンサの構造について説明する。図１は、この発明にかかる電子部品の製造方法により製造される積層セラミックコンデンサの一例を示す外観斜視図である。図２は、この発明電子部品の製造方法により製造される積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における断面図であり、図３は、この発明電子部品の製造方法により製造される積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。

図１ないし図３に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２を含む。

積層体１２は、積層された複数のセラミック層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。

この積層体１２の第１の端面１２ｅおよび第２の端面１２ｆ、幅方向ｙに見て幅方向ｙ全体に亘って凹湾曲状の凹湾曲状面を有する。その結果、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆにおいて、積層方向ｘの中央部が幅方向ｙ全体に亘って窪んだ形状を有する。

また、この積層体１２には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体１２の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。さらに、積層体１２の長さ方向ｚの寸法は、幅方向ｙの寸法よりも必ずしも長いとは限らない。

さらに、積層体１２の寸法は、特に限定されない。

積層体１２のセラミック層１４は、外層部１４ａと内層部１４ｂとを含む。外層部１４ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極１６との間に位置するセラミック層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極１６との間に位置するセラミック層１４である。そして、両外層部１４ａに挟まれた領域が内層部１４ｂである。

セラミック層１４は、たとえば、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、またはＣａＺｒＯ₃などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。

なお、積層体１２に、圧電体セラミックを用いた場合、電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１２に、半導体セラミックを用いた場合、電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１２に、磁性体セラミックを用いた場合、電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極層１６は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。

焼成後のセラミック層１４の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。

積層体１２は、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。

第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部１８ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部１８ａから積層体１２の第１の端面１２ｅまでの第１の引出電極部２０ａを有する。第１の引出電極部２０ａは、その端部が第１の端面１２ｅに引き出され、露出している。
第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部１８ｂと、第２の内部電極１６ｂの一端側に位置し、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２０ｂを有する。第２の引出電極部２０ｂは、その端部が第２の端面１２ｆに引き出され、露出している。

積層体１２は、第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの一端と第１の側面１２ｃとの間および第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（以下、「Ｗギャップ」という。）２２ａを含む。さらに、積層体１２は、第１の内部電極層１６ａの第１の引出電極部２０ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの第２の引出電極部２０ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（以下、「Ｌギャップ」という。）２２ｂを含む。

内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む、たとえば、Ａｇ−Ｐｄ合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料を含有している。内部電極層１６は、さらにセラミック層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。

内部電極層１６の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。また、内部電極層１６の枚数は、特に限定されない。

積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２４が配置される。外部電極２４は、第１の外部電極２４ａおよび第２の外部電極２４ｂを有する。
第１の外部電極２４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第１の外部電極２４ａは、第１の内部電極層１６ａの第１の引出電極２０ａと電気的に接続される。
第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第２の外部電極２４ｂは、第２の内部電極層１６ｂの第２の引出電極２０ｂと電気的に接続される。

積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部１８ａと第２の内部電極層１６ｂの第２の対向電極１８ｂとがセラミック層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２４ａと第２の内部電極層１６ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。

第１の外部電極２４ａは、第１の下地電極層２６ａと、第１の下地電極層２６ａの表面に配置された第１のめっき層２８ａとを含む。同様に、第２の外部電極２４ｂは、第２の下地電極層２６ｂと、第２の下地電極層２６ｂの表面に配置された第２のめっき層２８ｂとを含む。

第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
また、第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。

第１の下地電極層２６ａおよび第２の下地電極層２６ｂ（以下、単に下地電極層ともいう）は、金属とガラスとを含む。下地電極層の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。また、焼付け層のガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。下地電極層は、複数層であってもよい。下地電極層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、セラミック層１４および内部電極層１６と同時に焼成したものでもよく、セラミック層１４および内部電極層１６を焼成した後に焼き付けたものでもよい。下地電極層のうちの最も厚い部分の厚みは、１０μｍ以上５０μｍ以下であることが好ましい。

第１のめっき層２８ａは、第１の下地電極層２６ａを覆うように配置される。具体的には、第１のめっき層２８ａは、第１の下地電極層２６ａの表面の第１の端面１２ｅに配置され、第１の下地電極層２６ａの表面の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。
同様に、第２のめっき層２８ｂは、第２の下地電極層２６ｂを覆うように配置される。具体的には、第２のめっき層２８ｂは、第２の下地電極層２６ｂの表面の第２の端面１２ｆに配置され、第２の下地電極層２６ｂの表面の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。

また、第１のめっき層２８ａおよび第２のめっき層２８ｂ（以下、単にめっき層ともいう）としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金およびＡｕ等から選ばれる少なくとも１つが用いられる。
めっき層は、複数層によって形成されてもよい。この場合、めっき層は、Ｎｉめっき層とＳｎめっき層の２層構造であることが好ましい。Ｎｉめっき層が、下地電極層の表面を覆うように設けられることで、積層セラミックコンデンサ１０を実装する際に、実装に用いられるはんだによって下地電極層が侵食されることを防止することができる。また、Ｎｉめっき層の表面に、Ｓｎめっき層を設けることにより、積層セラミックコンデンサ１０を実装する際に、実装に用いられるはんだの濡れ性を向上させ、容易に実装することができる。

めっき層一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。

積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、特に限定されないが、長さ方向ｚのＬ寸法が１．６ｍｍ以上３．２ｍｍ以下、幅方向ｙのＷ寸法が０．６ｍｍ以上２．５ｍｍ以下、積層方向ｘのＴ寸法が０．６ｍｍ以上２．５ｍｍ以下である。

２．電子部品の製造方法
次に、本発明にかかる電子部品の製造方法について説明する。ここでは、電子部品のうち、上述した図１に示す積層セラミックコンデンサを例に挙げて説明する。

（１）積層体を準備する工程
まず、誘電体シートおよび内部電極層１６を形成するための内部電極用導電性ペーストが準備される。なお、誘電体シートおよび内部電極用導電性ペーストには、有機バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。

そして、誘電体シートの表面に、例えば、所定のパターンで内部電極用導電性ペーストを印刷し、誘電体シートには、内部電極パターンが形成される。なお、内部電極用導電性ペーストは、スクリーン印刷やグラビア印刷などの公知の方法により印刷することができる。

次に、内部電極パターンが印刷されていない外層用誘電体シートが所定枚数積層され、その上に、内部電極パターンが印刷された誘電体シートが順次積層され、その上に、外層用誘電体シートが所定枚数積層され、積層体シートが作製される。
続いて、この積層体シートは、静水圧プレスなどの手段により積層方向ｘにプレスされ、積層ブロックが作製される。

その後、積層体ブロックが所定の形状寸法に切断され、セラミック層および内部電極層を有する未焼成の積層体チップが切り出される。このとき、バレル研磨などにより積層体の角部や稜線部に丸みがつけられてもよい。

続いて、未焼成の積層体チップを焼成し積層体を作製する。焼成温度は、セラミック層や内部電極層の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。

（２）外部電極用ペーストを塗布する工程
次に、積層体１２の両端面１２ｅ，１２ｆに外部電極用ペーストを塗布する。以下、外部電極用ペーストを塗布する方法について、詳細に説明する。

図４は、この発明にかかる電子部品の製造方法に用いられる定盤の断面模式図であり、図５は、この発明にかかる電子部品の製造方法に用いられる定盤に設けられる凸部の配置状態を示す平面図であり、さらに、積層体との位置関係を示す。また、図６は、この発明にかかる電子部品の製造方法に用いられる定盤に設けられる凸部の断面模式図である。さらに、図７は、図１に示した積層セラミックコンデンサの製造方法を説明するための断面模式図であり、積層体を定盤に当接させている状態を示す。

まず、定盤４０に外部電極用ペースト４２が充填される。図４に示すように、定盤４０は、外部電極用ペースト４２を充填するためのペースト貯蔵部４４を有する。外部電極用ペースト４２の粘度は、１６Ｐａ・ｓ以上２０Ｐａ・ｓ以下であることが好ましい。なお、粘度は、Ｅ型粘度計におけるローターの回転数が１ｒｐｍで測定したときの粘度を示す。

また、図４および図５に示すように、ペースト貯蔵部４４の底面４６には、複数の凸部４８が設けられている。

定盤４０あるいはペースト貯蔵部４４の材質は、特に限定されることがないが、ＳＵＳ３０４、ＳＵＳ３１６、などの金属を用いることができる。

また、ペースト貯蔵部４４の底面４６に設けられる複数の凸部４８は、図５に示すように、千鳥状（互い違い）に配置されている。また、複数の凸部４８は、凹湾曲状面を有する積層体１２の両端面１２ｅ，１２ｆに対して、３以上の凸部４８が当接する（入り込む）ように配置されている。

凸部４８は、図６に示すように、ペースト貯蔵部４４の底面４６から上方に向けて径が除々に小さくなるように凸状に形成される。そして、凸部４８の先端部分には平坦部４９が設けられている。ペースト貯蔵部４４の底面４６に設けられる凸部４８の高さは、特に限定されず、外部電極２４の膜の厚みによって調整することができる。たとえば、複数の凸部４８の高さは、０．０２０ｍｍ以上０．１ｍｍ以下の範囲とすることができる。

複数の凸部４８の先端部分における平坦部４９の直径は、特に限定されないが、小さければ小さいほどよい。複数の凸部４８の先端部分における平坦部４９の直径は、たとえば、０．０４ｍｍ以上０．０６ｍｍ以下の範囲とすることができる。

複数の凸部４８の配置について、より詳細に説明する。
図５に示すように、複数の凸部４８は、第１の凸部群４８Ａと第２の凸部群４８Ｂとを含む。第１の凸部群４８Ａは、たとえば、直線状に複数の凸部４８ａが間隔Ａを隔てて配置される。また、第２の凸部群４８Ｂは、たとえば、直線状に複数の凸部４８ｂが間隔Ａを隔てて配置される。そして、第１の凸部群４８Ａと第２の凸部群４８Ｂとは、それぞれの凸部４８ａ，４８ｂの配置方向に対して垂直な方向に間隔Ｂを隔てて交互に配置される。さらに、第１の凸部群４８Ａの凸部４８ａと第２の凸部群４８Ｂの凸部４８ｂとは、Ａ／２ずれて配置されている。その結果、ペースト貯蔵部４４の底面４６に設けられる複数の凸部４８は、千鳥状（互い違い）に配置される。

ここで、図５に示すように、各凸部４８がペースト貯蔵部４４の底面４６に設けられる間隔Ｃは、積層体１２の幅方向ｙの寸法Ｗおよび積層方向ｘの寸法Ｔと、上述した間隔Ａおよび間隔Ｂとの関係を用いることによって、以下の関係式で規定することができる。間隔Ｃは、第１の凸部群４８Ａの凸部４８ａと第２の凸部群４８Ｂの凸部４８ｂとの最短距離をいう。すなわち、
Ｗ＞Ａ、Ｔ＞Ｂの場合、
Ｃ＝√（（Ａ／２）²＋Ｂ²）＝√（（Ａ²／４）＋Ｂ²）、
である。

なお、凸部４８の上記の間隔Ｃは、以下の計算式で規定されていることが好ましい。

積層体１２の幅方向ｙの寸法Ｗおよび積層体１２の積層方向ｘの寸法Ｔと、間隔Ａおよび間隔Ｂとの関係が、
Ｗ＝Ｔの場合であって、
Ａ＝Ｂ＜Ｗ，Ｔの場合、
Ｃ＝√（（Ａ／２）²＋Ｂ²）＝√（（Ａ／２）²＋Ａ²）＝√（Ａ²／４＋Ａ²）
＝√（（５／４）×Ａ²）＝Ａ×√（５／４）＝（Ａ／２）×√５、
である。

また、積層体１２の幅方向ｙの寸法と積層体１２の積層方向ｘの寸法Ｔと、間隔Ａおよび間隔Ｂとの関係が、
Ｗ＜Ｔ、またはＷ＞Ｔの場合であって、
Ａ＝Ｂ＜Ｗ、またはＡ＝Ｂ＜Ｔの場合、
Ｃ＝√（（Ａ／２）²＋Ｂ²）＝√（Ａ²／４＋Ｂ²）
＝√（Ａ²／４＋Ａ²／４）＝Ａ×√（１／２）、
である。

続いて、積層体１２の両端面１２ｅ，１２ｆに外部電極ペーストを塗布する方法について説明する。
図８ないし図１３において、図１に示した積層セラミックコンデンサの製造方法を説明するための断面模式図を示す。

まず、図８に示すように、第１の保持治具５０ａの第１の粘着層５２ａは、積層体１２の一方端面（第１の端面１２ｅ）を保持し、他方端面（第２の端面１２ｆ）が、ペースト貯蔵部４４に対向するようにする。第１の保持治具５０ａは、弾性体により一方端面を弾性保持しても良いし、粘着剤で一方端面を保持してもよい。また、積層体１２を保持することが可能な溝の形成された定盤により保持してもよい。

その後、図９に示すように、外部電極用ペースト４２が充填されるペースト貯蔵部４４に、積層体１２の他方端面（第２の端面１２ｆ）を浸漬し、他方端面（第２の端面１２ｆ）に外部電極用ペースト４２を塗布する。この際、ペースト貯蔵部４４の底面４６に設けられている複数の凸部４８が、積層体１２の凹湾曲状面の内部に当接（入り込む）ように外部電極用ペースト４２を塗布することができる。そのため、積層体１２の他方端面（第２の端面１２ｆ）と外部電極ペースト４２との接触面積を多くすることができるため、積層体１２の他方端面（第２の端面１２ｆ）と外部電極用ペースト４２との濡れ性を確保することができ、積層体１２の第２の端面１２ｆの凹湾曲状面に確実に、外部電極用ペースト４２を塗布することができる。したがって、外部電極用ペースト４２を塗布する際に、積層体１２の凹湾曲状面に空気が入り込んだ状態で、外部電極用ペースト４２が塗布されてしまうことを防止することができる。

次に、図１０に示すように、積層体１２を引き上げ、積層体１２の他方端面（第２の端面１２ｆ）に塗布された外部電極用ペースト４２を、積層体１２に一方端面（第１の端面１２ｅ）を第１の粘着層５２ａに粘着保持させたまま乾燥させ、第２の下地電極層２６ｂを形成する。

それから、図１１に示すように、積層体１２の外部電極用ペースト４２が塗布された他方端面（第２の端面１２ｆ）を、第１の保持治具５０ａの第１の粘着層５２ａよりも粘着力の強い、第２の保持治具５０ｂの第２の粘着層５２ｂに押し付けることにより、積層体１２は、第１の保持治具５０ａから第２の保持治具５０ｂに移し替えられる。

続いて、図１２に示すように、積層体１２の一方端面（第１の端面１２ｅ）を、外部電極用ペースト４２に浸漬して、積素体１２の一方端面（第１の端面１２ｅ）に外部電極用ペースト４２を塗布する。この際、ペースト貯蔵部４４の底面４６に設けられている複数の凸部４８が、積層体１２の凹湾曲状面の内部に当接（入り込む）ように外部電極用ペースト４２を塗布することができる。そのため、積層体１２の一方端面（第１の端面１２ｅ）と外部電極用ペースト４２との接触面積を多くすることができるため、積層体１２の一方端面（第１の端面１２ｅ）と外部電極用ペースト４２との濡れ性を確保することができ、積層体１２の第１の端面１２ｅの凹湾曲状面に確実に外部電極用ペースト４２を塗布することができる。したがって、外部電極用ペースト４２を塗布する際に、積層体１２の凹湾曲状面に空気が入り込んだ状態で、外部電極用ペースト４２が塗布されてしまうことを防止することができる。

その後、図１３に示すように、積層体１２を引き上げ、積層体１２の一方端面（第１の端面１２ｅ）に塗布された外部電極用ペースト４２を、積層体１２の他方端面（第２の端面１２ｆ）を第２の粘着層５２ｂに粘着保持させたまま乾燥させ、第１の下地電極層２６ａを形成する。

続いて、焼付けを行い、外部電極２４の下地電極層を形成する。焼付け温度は、７００℃以上９００℃以下であることが好ましい。
必要に応じて、下地電極層の表面にめっき層を形成する。

上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。

なお、本発明にかかる電子部品の製造方法について、積層セラミックコンデンサ１０を製造する場合を例にとって説明したが、本発明は、積層セラミックコンデンサに限らず、積層体の端部に外部電極を備えた種々の電子部品を製造する場合に広く適用することができる。

上述のこの発明にかかる電子部品の製造方法によれば、外部電極用ペースト４２が充填されている定盤４０のペースト貯蔵部４４に、積層体１２を浸漬させ、積層体１２の両端面１２ｅ，１２ｆに外部電極用ペースト４２を塗布する工程において、積層体１２の両端面１２ｅ，１２ｆにおいて、全体的に凹湾曲状面を有していても、積層体１２を外部電極用ペースト４２に浸漬させる際に、ペースト貯蔵部４４の底面４６に複数の凸部４８が設けられ、その複数の凸部４８が、積層体１２の両端面１２ｅ，１２ｆの凹湾曲状面に当接する（入り込む）ようにして外部電極用ペースト４２が塗布されるので、積層体１２の両端面１２ｅ，１２ｆと外部電極用ペースト４２との接触面積を多くすることができることから、積層体１２の両端面１２ｅ，１２ｆと外部電極用ペースト４２の濡れ性を確保することができ、積層体１２の両端面１２ｅ，１２ｆの凹湾曲状面に確実に外部電極用ペースト４２を塗布することができる。したがって、外部電極用ペースト４２の塗布の際に、積層体１２の両端面１２ｅ，１２ｆの凹湾曲状面に空気が入り込んだ状態で外部電極用ペースト４２が塗布されてしまうことを抑制することができる。
また、積層体１２の両端面１２ｅ，１２ｆの凹湾曲状面と定盤４０のペースト貯蔵部４４の底面４６の複数の凸部４８との当接具合により、図７に示すように、積層体１２を傾けることができ、空気Ｇを抜けやすくすることができる。

また、上述のこの発明にかかる電子部品の製造方法によれば、定盤４０のペースト貯蔵部４４の底面４６に設けられる複数の凸部４８が、千鳥状に配置されているので、積層体１２の両端面１２ｅ，１２ｆと外部電極用ペースト４２との接触面積をより多くすることができるため、積層体１２の両端面１２ｅ，１２ｆと外部電極用ペースト４２の濡れ性を確保することができ、積層体１２の両端面１２ｅ，１２ｆの凹湾曲状面に確実に外部電極用ペースト４２を塗布することができる。

さらに、上述のこの発明にかかる電子部品の製造方法によれば、定盤４０のペースト貯蔵部４４の底面４６に設けられる複数の凸部４８が、積層体１２の両端部１２ｅ，１２ｆの凹湾曲状面に３つ以上当接するように配置されているので、積層体１２の両端面１２ｅ，１２ｆと外部電極用ペースト４２との接触面積をより多くすることができるため、積層体１２の両端面１２ｅ，１２ｆと外部電極用ペースト４２の濡れ性を確保することができ、積層体１２の両端面１２ｅ，１２ｆの凹湾曲状面に確実に外部電極用ペースト４２を塗布することができる。

また、上述のこの発明にかかる電子部品の製造方法によれば、複数の凸部４８が、直線状に複数の凸部４８ａが間隔Ａを隔てて配置される第１の凸部群４８Ａと、直線状に複数の凸部４８ｂが間隔Ａを隔てて配置される第２の凸部群４８Ｂとを含み、第１の凸部群４８Ａと第２の凸部群４８Ｂとが間隔Ｂを隔てて配置され、かつ、第１の凸部群４８Ａの凸部４８ａと第２の凸部群４８Ｂの凸部４８ｂとがＡ／２ずれて配置している場合に、第１の凸部群４８Ａの凸部４８ａと第２の凸部群４８Ｂの凸部４８ｂとの最短距離である間隔Ｃが、積層体１２の幅方向ｙの寸法Ｗおよび積層方向ｘの寸法Ｔと、上述した間隔Ａおよび間隔Ｂとの関係を用いることによって、
Ｗ＞Ａ、およびＴ＞Ｂの場合、
Ｃ＝√（（Ａ²／４）＋Ｂ²）
により規定した場合に、
積層体１２の幅方向ｙの寸法Ｗおよび積層体１２の積層方向ｘの寸法Ｔと、間隔Ａおよび間隔Ｂとの関係が、
Ｗ＝Ｔの場合であって、
Ａ＝Ｂ＜Ｗ，Ｔの場合、
Ｃ＝（Ａ／２）×√５
で規定され、
積層体１２の幅方向ｙの寸法と積層体１２の積層方向ｘの寸法Ｔと、間隔Ａおよび間隔Ｂとの関係が、
Ｗ＜Ｔ、またはＷ＞Ｔの場合であって、
Ａ＝Ｂ＜Ｗ、またはＡ＝Ｂ＜Ｔの場合、
Ｃ＝Ａ×√（１／２）
で規定することで、仮に、積層体１２の位置がずれていたり、角度がずれていたりする場合においても、凸部４８が積層体１２の端面１２ｅ，１２ｆに接する設計にすることができる。これにより、本発明の効果をより確実に発揮することができる。

さらにまた、上述のこの発明にかかる電子部品の製造方法によれば、定盤４０のペースト貯蔵部４４の底面４６に設けられる複数の凸部４８の高さが、０．０２０ｍｍ以上０．１ｍｍ以下の範囲であると、外部電極２４の膜の厚みを所望の厚みにすることができる。

また、上述のこの発明にかかる電子部品の製造方法によれば、定盤４０のペースト貯蔵部４４の底面４６に設けられる複数の凸部４８の先端部分における平坦部４９の直径が、たとえば、０．０４ｍｍ以上０．０６ｍｍ以下の範囲であると、より確実に、積層体１２の両端面１２ｅ，１２ｆの凹湾曲状面に凸部４８の先端部分を当接させることができる。

３．実験例
次に、上述した本発明にかかる電子部品の製造方法にしたがって、電子部品として積層セラミックコンデンサを作製し、外部電極の損傷の有無（穴の有無）を確認した。

以下、前述の製造方法を使用して、以下の条件に基づいて実験例の実施例にかかる試料である積層セラミックコンデンサが作製された。すなわち、実施例にかかる試料である積層セラミックコンデンサの作製において、ペースト貯蔵部４４の底面４６に複数の凸部４８を設けた定盤４０を用いて、外部電極用ペーストを塗布した試料を用いた。

実施例に用いた試料である積層セラミックコンデンサの仕様は、以下のとおりである。
・積層セラミックコンデンサのサイズ（設計値、外部電極を含む）：長さ×幅×高さ＝１．６ｍｍ×０．８ｍｍ×０．８ｍｍ
・積層体の端面形状：凹湾曲状面
・セラミック層の材料：ＢａＴｉＯ₃
・内部電極の材料：Ｎｉ
・外部電極の構造
下地電極層：Ｃｕとガラスを含む
下地電極層を形成する際に用いた外部電極用ペーストの粘度：１８Ｐａ・ｓ
めっき層：ＮｉめっきとＳｎめっきの２層構造

実施例に用いた定盤４０の凸部４８の詳細は以下のとおりであり、図１３に、凸部４８の配置関係を示す。
凸部の配置：千鳥状の配置
凸部の高さ：０．０５ｍｍ
凸部の上面の平坦部の直径：０．０５ｍｍ
凸部の間隔：Ａ＝０．０６、Ｂ＝０．２２
また、ペースト貯蔵部の材質には、ＳＵＳ３０４を用いた。

また、比較例では、ペースト貯蔵部の底面に凸部を有さない定盤であって、図１５に示すような定盤を用いて、積層セラミックコンデンサを準備した。すなわち、比較例における定盤１は、複数の帯状の溝２が定盤１の表面に形成されており、その溝２に外部電極用ペースト３が充填されている。なお、比較例に用いた試料である積層セラミックコンデンサの仕様は、実施例と共通である。

なお、実験例で用いた第１の保持治具および第２の保持治具において、積層体は、弾性体からなる粘着層により保持した。

（外部電極の損傷の確認方法）
外部電極の損傷の確認は、以下の方法により行った。すなわち、積層体の端面に外部電極ペーストを塗布し、乾燥させた後、積層体の端面上の外部電極に斜光を当てながら実体顕微鏡を用いて観察を行い、大きさに関わらず、外部電極表面に円形の穴（窪み）があるものを不良としてカウントした。

実施例および比較例の各試料に対する外部電極の損傷（穴）の発生数（発生率）の確認結果を表１に示す。

表１に示すように、実施例の試料では、外部電極の損傷（穴）は、３３００個中４３個で確認され、その発生率は１．３％と良好であった。
一方、比較例１の試料では、外部電極の損傷（穴）は、２０００個中２２８個で確認され、その発生率は１１．４％と、実施例と比較して、大幅に悪化した。

以上の結果から、本発明にかかる電子部品の製造方法によれば、外部電極用ペーストが充填されている定盤のペースト貯蔵部の底面に複数の凸部が設けられているため、積層体の端面において凹湾曲状面を有している積層体であっても、積層体を外部電極用ペーストに浸漬させる際、定盤のペースト貯蔵部の底面の複数の凸部が、積層体の凹湾曲状面の内部に当接（入り込む）ように外部電極用ペーストを塗布することができる。そのため、積層体の端面と外部電極用ペーストの接触面積を多くすることができることから、積層体の端面と外部電極用ペーストの濡れ性を確保することができ、積層体の凹湾曲状面に確実に外部電極用ペーストを塗布することができたと考えられる。したがって、本実験の結果から、外部電極用ペーストを塗布する際に、積層体の両端面の凹湾曲状面に空気が入り込んだ状態で外部電極用ペーストが塗布されてしまうことを抑制することができることが確認された。

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。

すなわち、本実施の形態にかかる定盤４０のペースト貯蔵部４４の底面４６に設けられる複数の凸部４８は、千鳥状（互い違い）に配置されているが、これに限るものではない。

また、複数の凸部４８は、凹湾曲状面を有する積層体１２の両端面１２ｅ，１２ｆに対して、３以上の凸部４８が当接する（入り込む）ように配置されているが、これに限るものではない。

１０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ セラミック層
１４ａ 外層部
１４ｂ 内層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ａ 第１の対向電極部
１８ｂ 第２の対向電極部
２０ａ 第１の引出電極部
２０ｂ 第２の引出電極部
２２ａ 側部（Ｗギャップ）
２２ｂ 端部（Ｌギャップ）
２４ 外部電極
２４ａ 第１の外部電極
２４ｂ 第２の外部電極
２６ａ 第１の下地電極層
２６ｂ 第２の下地電極層
２８ａ 第１のめっき層
２８ｂ 第２のめっき層
４０ 定盤
４２ 外部電極用ペースト
４４ ペースト貯蔵部
４６ 底面
４８，４８ａ，４８ｂ 凸部
４８Ａ 第１の凸部群
４８Ｂ 第２の凸部群
４９ 平坦部
５０ａ 第１の保持治具
５０ｂ 第２の保持治具
５２ａ 第１の粘着層
５２ｂ 第２の粘着層
Ｇ 空気
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向

Claims (8)

1. 積層された複数のセラミック層と前記複数のセラミック層と交互に積層される複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
   少なくとも前記第１および第２の端面上に配置された外部電極と、を有する電子部品の製造方法であって、
   前記積層体を準備する工程と、
   外部電極用ペーストが充填されている定盤のペースト貯蔵部に、前記積層体を浸漬させ、前記積層体の第１および第２の端面に外部電極用ペーストを塗布する工程と、
   を備え、
   前記積層体は、前記第１の端面および前記第２の端面において、幅方向に見て幅方向全体に亘って凹湾曲状の凹湾曲状面を有しており、
   前記ペースト貯蔵部の底面には、複数の凸部が設けられ、
   前記外部電極用ペーストを塗布する工程では、前記凸部が前記凹湾曲状面に当接する（入り込む）ように前記外部電極用ペーストが塗布される、電子部品の製造方法。
2. 前記凸部は、千鳥状に配置されている、請求項１に記載の電子部品の製造方法。
3. 前記凸部は、前記凹湾曲状面に３つ以上当接するように配置されている、請求項１または請求項２に記載に記載の電子部品の製造方法。
4. 前記凸部は、
   直線状に複数の凸部が間隔Ａを隔てて配置される第１の凸部群と、
   直線状に複数の凸部が間隔Ａを隔てて配置される第２の凸部群とを含み、
   前記第１の凸部群と前記第２の凸部群とが、間隔Ｂを隔てて交互に配置され、かつ、前記第１の凸部群の凸部と前記第２の凸部群の凸部とがＡ／２ずれて配置されている場合に、
   前記第１の凸部群の凸部と前記第２の凸部群の凸部との最短距離である間隔Ｃは、前記積層体の幅方向の寸法Ｗおよび積層方向の寸法Ｔと、前記間隔Ａおよび前記間隔Ｂとの関係により、以下の関係式で規定される、請求項１ないし請求項３のいずれかに記載の電子部品の製造方法。
   Ｗ＞Ａ、およびＴ＞Ｂの場合、
   Ｃ＝√（（Ａ²／４）＋Ｂ²）
5. 前記凸部は、
   直線状に複数の凸部が間隔Ａを隔てて配置される第１の凸部群と、
   直線状に複数の凸部が間隔Ａを隔てて配置される第２の凸部群とを含み、
   前記第１の凸部群と前記第２の凸部群とが、間隔Ｂを隔てて交互に配置され、かつ、前記第１の凸部群の凸部と前記第２の凸部群の凸部とがＡ／２ずれて配置されている場合に、
   前記第１の凸部群の凸部と前記第２の凸部群の凸部との最短距離である間隔Ｃは、前記積層体の幅方向の寸法Ｗおよび積層方向の寸法Ｔと、前記間隔Ａおよび前記間隔Ｂとの関係により、以下の関係式で規定される、請求項１ないし請求項３のいずれかに記載の電子部品の製造方法。
   Ｗ＝Ｔであって、
   Ａ＝Ｂ＜Ｗ，Ｔの場合、
   Ｃ＝（Ａ／２）×√５
6. 前記凸部は、
   直線状に複数の凸部が間隔Ａを隔てて配置される第１の凸部群と、
   直線状に複数の凸部が間隔Ａを隔てて配置される第２の凸部群とを含み、
   前記第１の凸部群と前記第２の凸部群とが、間隔Ｂを隔てて交互に配置され、かつ、前記第１の凸部群の凸部と前記第２の凸部群の凸部とがＡ／２ずれて配置されている場合に、
   前記第１の凸部群の凸部と前記第２の凸部群の凸部との最短距離である間隔Ｃは、前記積層体の幅方向の寸法Ｗおよび積層方向の寸法Ｔと、前記間隔Ａおよび前記間隔Ｂとの関係により、以下の関係式で規定される、請求項１ないし請求項３のいずれかに記載の電子部品の製造方法。
   Ｗ＜Ｔ、またはＷ＞Ｔであって、
   Ａ＝Ｂ＜Ｗ、またはＡ＝Ｂ＜Ｔの場合、
   Ｃ＝Ａ×√（１／２）
7. 前記凸部の高さは、０．０２０ｍｍ以上０．１ｍｍ以下である、請求項１ないし請求項６のいずれかに記載の電子部品の製造方法。
8. 前記凸部の先端部分における平坦部が、直径０．０４ｍｍ以上０．０６ｍｍ以下である、請求項１ないし請求項７のいずれかに記載の電子部品の製造方法。