KR101535752B1 - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR101535752B1
KR101535752B1 KR1020140156038A KR20140156038A KR101535752B1 KR 101535752 B1 KR101535752 B1 KR 101535752B1 KR 1020140156038 A KR1020140156038 A KR 1020140156038A KR 20140156038 A KR20140156038 A KR 20140156038A KR 101535752 B1 KR101535752 B1 KR 101535752B1
Authority
KR
South Korea
Prior art keywords
ceramic body
dielectric layer
pair
internal electrodes
electrode
Prior art date
Application number
KR1020140156038A
Other languages
English (en)
Other versions
KR20150010676A (ko
Inventor
도시끼 나가모또
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Priority to KR1020140156038A priority Critical patent/KR101535752B1/ko
Publication of KR20150010676A publication Critical patent/KR20150010676A/ko
Application granted granted Critical
Publication of KR101535752B1 publication Critical patent/KR101535752B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명의 과제는, 내부 전극의 팽창에 기인하여 세라믹 소체에 크랙이 발생하는 것을 억제, 방지하는 것이 가능하여, 신뢰성이 높은 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
내부 전극(2)을 구비한 세라믹 소체(10)에, 내부 전극(2)과 도통하도록 외부 전극(5)이 배치된 구조를 갖는 적층 세라믹 콘덴서에 있어서, 세라믹 소체의 한 쌍의 단부면(3)의 한쪽으로 인출된 복수개의 내부 전극(2) 중, 적층 방향으로 이웃하는 한 쌍의 내부 전극(2)간에 존재하는 유전체층을 전극간 유전체층(11)으로 한 경우에 있어서, 세라믹 소체에 포함되는 전극간 유전체층 중, 5% 이상의 전극간 유전체층에, 세라믹 소체의 한 쌍의 단부면 중 적어도 한쪽 부근에 있어서, 전극간 유전체층을 개재하여 이웃하는 내부 전극간을 연결하는 방향의 간극이 존재하도록 구성한다.
복수개의 전극간 유전체층 중, 5∼90%의 전극간 유전체층에, 상기 간극이 존재하도록 구성한다.

Description

적층 세라믹 콘덴서{MONOLITHIC CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서에 관한 것으로, 상세하게는, 내부 전극을 구비한 세라믹 소체에, 상기 내부 전극과 도통하도록 외부 전극이 배치된 구조를 갖는 적층 세라믹 콘덴서에 관한 것이다.
대표적인 적층 세라믹 전자 부품의 하나로, 예를 들어 특허문헌 1에 개시되어 있는 바와 같은 적층 세라믹 콘덴서가 있다.
이 적층 세라믹 콘덴서는, 도 4에 도시하는 바와 같이, 유전체층인 세라믹층(101)을 개재하여 복수개의 내부 전극[102(102a, 102b)]이 적층된 세라믹 적층체(세라믹 소체)(110)의 한 쌍의 단부면[103(103a, 103b)]에, 내부 전극[102(102a, 102b)]과 도통하도록 한 쌍의 외부 전극[104(104a, 104b)]이 배치된 구조를 갖고 있다. 또한, 외부 전극[104(104a, 104b)]의 표면에는 Ni 및 Sn 등의 도금막(105)이 형성되어 있다.
또한, 상기 외부 전극[104(104a, 104b)]은, 금속 도체 및 유리 조성물을 소정의 비율로 배합한 도전 페이스트를 세라믹 소체에 도포하여 베이킹함으로써 형성되어 있다.
그리고, 특허문헌 1에서는, 외부 전극 중에 소정의 조성을 갖는 유리를 분산시킴으로써, 외부로부터의 기계적 응력이나 열적 충격에 대한 내성의 향상을 도모할 수 있다고 되어 있다.
그러나, 상술한 바와 같은 적층 세라믹 콘덴서의 경우, 그 제조 공정에서, 외부 전극 형성용 도전 페이스트를 베이킹할 때에, 세라믹 소체(110)의, 내부 전극(102)의 적층 방향(T 방향) 및 내부 전극(102)의 폭 방향(내부 전극이 인출되는 방향에 직교하는 방향)(W 방향)으로의 내부 전극(102)의 팽창에 의해, 콘덴서 소체(110)의 단부면(103)측에서 볼 때, 예를 들어 도 5에 모식적으로 도시하는 바와 같이, 복수개의 내부 전극(102)이 세라믹층(101)을 개재하여 겹쳐 용량의 형성에 기여하는 유효 영역의 코너부로부터, 세라믹 소체(110)의 코너부를 향하는 크랙(111)이 발생하여, 신뢰성이 저하된다고 하는 문제점이 있다.
일본 특허 출원 공개 평6-176956호 공보
본 발명은 상기 과제를 해결하는 것이며, 내부 전극을 갖는 세라믹 소체의 표면에 외부 전극이 배치된 구조를 갖는 적층 세라믹 콘덴서에 있어서, 내부 전극의 팽창에 기인하여 세라믹 소체에 크랙이 발생하는 것을 억제, 방지하는 것이 가능하여, 신뢰성이 높은 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 적층 세라믹 콘덴서는,
유전체 세라믹을 포함하는 복수개의 유전체층과, 상기 유전체층을 개재하여 적층된 복수개의 내부 전극을 구비함과 함께, 서로 대향하는 한 쌍의 단부면에, 적층 방향으로 상기 유전체층을 개재하여 이웃하는 상기 내부 전극이 교대로 인출된 구조를 갖는 세라믹 소체와,
상기 세라믹 소체의 외표면에 상기 내부 전극과 도통하도록 배치된 한 쌍의 외부 전극
을 구비한 적층 세라믹 콘덴서로서,
상기 세라믹 소체의 상기 한 쌍의 단부면의 한쪽으로 인출된 복수개의 내부 전극 중, 적층 방향으로 이웃하는 한 쌍의 내부 전극간에 존재하는 유전체층을 전극간 유전체층으로 한 경우에 있어서, 상기 세라믹 소체에 포함되는 복수개의 상기 전극간 유전체층 중, 5∼90%의 전극간 유전체층에, 상기 세라믹 소체의 상기 한 쌍의 단부면 중 적어도 한쪽으로부터 10㎛ 이내에 있어서,
상기 전극간 유전체층을 개재하여 이웃하는 상기 내부 전극간을 연결하는 방향으로 신장되는 간극이며, 상기 한 쌍의 단부면을 연결하는 방향에 있어서, 상기 세라믹 소체를 부분적으로 분단하는 간극이 존재하고 있는 것을 특징으로 하고 있다.
1개의 상기 전극간 유전체층에, 복수개의 상기 간극이 존재하는 것이 바람직하다.
또한, 상기 과제를 해결하기 위해, 본 발명의 적층 세라믹 콘덴서는,
유전체 세라믹을 포함하는 복수개의 유전체층과, 상기 유전체층을 개재하여 적층된 Ni를 포함하는 성분을 포함하는 복수개의 내부 전극을 구비함과 함께, 서로 대향하는 한 쌍의 단부면에, 적층 방향으로 상기 유전체층을 개재하여 이웃하는 상기 내부 전극이 교대로 인출된 구조를 갖는 세라믹 소체와,
상기 세라믹 소체의 외표면에 상기 내부 전극과 도통하도록 배치된 Cu를 포함하는 성분을 포함하는 한 쌍의 외부 전극
을 구비한 적층 세라믹 콘덴서로서,
상기 유전체층은 200∼400매이며, 상기 세라믹 소체의 상기 한 쌍의 단부면 중 적어도 한쪽 부근에 있어서, 상기 외부 전극에 포함되는 Cu가 상기 내부 전극에 포함되는 Ni에 확산되어 있고,
상기 세라믹 소체의 상기 한 쌍의 단부면의 한쪽으로 인출된 복수개의 내부 전극 중, 적층 방향으로 이웃하는 한 쌍의 내부 전극간에 존재하는 유전체층을 전극간 유전체층으로 한 경우에 있어서, 상기 세라믹 소체의 상기 한 쌍의 단부면 중 적어도 한쪽 부근에 있어서, 상기 전극간 유전체층의 두께는 1.5㎛∼4㎛이며, 상기 세라믹 소체에 포함되는 복수개의 상기 전극간 유전체층 중, 5∼90%의 전극간 유전체층에, 상기 세라믹 소체의 상기 한 쌍의 단부면 중 적어도 한쪽으로부터 10㎛ 이내에 있어서,
상기 전극간 유전체층을 개재하여 이웃하는 상기 내부 전극간을 연결하는 방향으로 신장되는 간극이며, 상기 한 쌍의 단부면을 연결하는 방향에 있어서, 상기 세라믹 소체를 부분적으로 분단하는 간극이 존재하고 있는 것을 특징으로 하고 있다.
1개의 상기 전극간 유전체층에, 복수개의 상기 간극이 존재하는 것이 바람직하다.
복수개의 전극간 유전체층 중, 5∼90%의 전극간 유전체층에 있어서, 세라믹 소체의 한 쌍의 단부면 중 적어도 한쪽 부근에, 전극간 유전체층을 개재하여 이웃하는 내부 전극간을 연결하는 방향의 간극이 존재하는 구성으로 함으로써, 내부 전극이 콘덴서 소체의 길이 방향(L 방향)으로 팽창하는 것을 용이하게 하여, 내부 전극의 적층 방향(T 방향) 및 내부 전극의 폭 방향(내부 전극이 인출되는 방향에 직교하는 방향)(W 방향)으로의 내부 전극의 팽창을 보다 확실하게 억제할 수 있게 된다. 따라서, 세라믹 소체의 내부의, 적층 방향으로 이웃하는 내부 전극이 전극간 유전체층을 개재하여 겹쳐 용량의 형성에 기여하는 유효 영역의 코너부로부터, 세라믹 소체의 코너부를 향하는 크랙의 발생을 확실하게 억제하는 것이 가능해진다.
본 발명의 적층 세라믹 콘덴서는, 복수개의 유전체층과, 유전체층을 개재하여 적층된 복수개의 내부 전극을 구비하고, 내부 전극이 인출된 서로 대향하는 한 쌍의 단부면과, 한 쌍의 단부면간을 연결하는 4개의 측면을 갖는 직육면체 형상의 세라믹 소체에, 내부 전극과 도통하는 한 쌍의 외부 전극을 형성한 적층 세라믹 콘덴서에 있어서, 세라믹 소체의 한 쌍의 단부면의 한쪽으로 인출된 복수개의 내부 전극 중, 적층 방향으로 이웃하는 한 쌍의 내부 전극간에 존재하는 유전체층을 전극간 유전체층으로 한 경우에 있어서, 세라믹 소체에 포함되는 복수개의 전극간 유전체층 중, 5% 이상의 전극간 유전체층에, 세라믹 소체의 한 쌍의 단부면 중 적어도 한쪽 부근에 있어서, 전극간 유전체층을 개재하여 이웃하는 내부 전극간을 연결하는 방향의 간극이 존재하도록 하고 있으므로, 내부 전극의 콘덴서 소체의 길이 방향(L 방향)으로의 팽창을 용이하게 하여, 내부 전극의 적층 방향(T 방향) 및 내부 전극의 폭 방향(내부 전극이 인출되는 방향에 직교하는 방향)(W 방향)으로의 내부 전극의 팽창을 억제하는 것이 가능해진다.
그 결과, 세라믹 소체의 WT 방향(폭 방향 및 두께 방향)으로의 내부 전극의 팽창에 의해, 세라믹 소체의 내부의, 적층 방향으로 이웃하는 내부 전극이 전극간 유전체층을 개재하여 겹쳐 용량의 형성에 기여하는 유효 영역의 코너부로부터, 세라믹 소체의 코너부를 향하는 크랙의 발생을 억제하는 것이 가능하여, 신뢰성이 높은 적층 세라믹 콘덴서를 제공할 수 있다.
또한, 본 발명에 있어서, 전극간 유전체층을 개재하여 이웃하는 내부 전극간을 연결하는 방향의 간극은, 세라믹 소체의 단부면으로부터 10㎛ 이내의, 단부면 부근의 영역에 위치하고 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 구성을 나타내는 정면 단면도.
도 2는 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 외관 구성을 나타내는 사시도.
도 3은 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 주요부를, 도 1과는 별도로 확대하여 나타내는 단면도.
도 4는 종래의 적층 세라믹 콘덴서의 구성을 나타내는 정면 단면도.
도 5는 종래의 적층 세라믹 콘덴서의 문제점을 설명하기 위한 도면.
도 6a는 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 주요부를, 도 3보다도 더욱 확대하여 나타내는 단면도로서, 간극이 인접하는 내부 전극을 연결하는 방향으로, 전극간 유전체층을 관통하고 있는 경우를 나타내는 도면.
도 6b는 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 주요부를, 도 3보다도 더욱 확대하여 나타내는 단면도로서, 간극이 인접하는 내부 전극을 연결하는 방향으로, 전극간 유전체층을 관통하지 않고, 도중에 끊어져 있는 경우를 나타내는 도면.
도 6c는 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 주요부를, 도 3보다도 더욱 확대하여 나타내는 단면도로서, 간극이 대향하는 한 쌍의 단부면을 연결하는 방향으로 복수개 있는 경우를 나타내는 도면.
이하에 본 발명의 실시 형태를 개시하여, 본 발명의 특징으로 하는 바를 더욱 상세하게 설명한다.
도 1은 본 발명의 일 실시 형태(실시 형태 1)에 따른 적층 세라믹 콘덴서(50)의 구성을 나타내는 정면 단면도, 도 2는 적층 세라믹 콘덴서(50)의 외관 구성을 나타내는 사시도이다.
이 적층 세라믹 콘덴서(50)는, 유전체 세라믹을 포함하는 유전체층(1)과, 유전체층(1)을 개재하여 적층된 복수개의 내부 전극[2(2a, 2b)]을 구비한 세라믹 소체(10)와, 세라믹 소체(10)의 외표면에 내부 전극[2(2a, 2b)]과 도통하도록 배치된 한 쌍의 외부 전극[5(5a, 5b)]을 구비하고 있다.
세라믹 소체(10)는, 서로 대향하는 한 쌍의 단부면[3(3a, 3b)]과, 단부면(3a, 3b)간을 연결하는 4개의 측면[4(4a, 4b, 4c, 4d)]을 포함하는 직육면체 형상을 갖고 있다.
또한, 세라믹 소체(10)에 있어서는, 유전체층(세라믹층)(1)과, 내부 전극[2(2a, 2b)]이 교대로 적층되어 있고, 적층 방향으로 서로 이웃하는 내부 전극[2(2a, 2b)]은 교대로 반대측의 단부면[3(3a, 3b)]으로 인출되어 있다.
유전체층(1)의 매수는, 한정되지 않지만, 200∼400매인 것이 바람직하다.
그리고, 외부 전극(5a, 5b)은, 각각, 세라믹 소체(10)의 단부면[3(3a, 3b)]으로부터, 적어도 하나의 측면[4(4a, 4b, 4c, 4d)]을 둘러싸도록 형성되어 있다[이 실시 형태에서는, 4개의 측면(4a, 4b, 4c, 4d)의 모두를 둘러싸도록 형성되어 있음].
여기서, 세라믹 소체(10)의 한 쌍의 단부면(3a, 3b)을 연결하는 방향을 길이 L 방향, L 방향과 직교하는 방향이며 내부 전극(2)의 주면을 따르는 방향을 폭 W 방향, 내부 전극(2)의 적층 방향을 높이 T 방향으로 하면, 이 실시 형태의 적층 세라믹 콘덴서(50)를 구성하는 세라믹 소체(10)로서, 예를 들어 다음과 같은 치수를 갖는 것이 예시된다.
(a) L:2.0㎜, W:1.2㎜, T:1.2㎜
(b) L:1.6㎜, W:0.8㎜, T:0.8㎜
(c) L:1.0㎜, W:0.5㎜, T:0.5㎜
(d) L:0.6㎜, W:0.3㎜, T:0.3㎜
(e) L:0.4㎜, W:0.2㎜, T:0.2㎜
또한, 상기한 바와 같이, 세라믹 소체(10)는 기본적으로 직육면체 형상으로 되어 있지만, 각부(角部) 및 능선부에 소정의 곡률 반경 이하의 둥그스름한 형상을 가지고 있어도 된다. 이 실시 형태의 적층 세라믹 콘덴서(50)에 있어서도, 세라믹 소체(10)는 배럴 연마에 의해 모따기된 것이 사용되어 있다.
유전체층(1)을 구성하는 재료로서는, 예를 들어 BaTiO3, CaTiO3, SrTiO3 또는 CaZrO3 등을 주성분으로 하는 유전체 세라믹이 사용된다. 또한, 유전체층(1)을 구성하는 재료로서는, 상술한 주성분에 대해, 부성분으로서, Mn 화합물, Co 화합물, Si 화합물, 희토류 화합물 등이 첨가된 재료를 사용하는 것도 가능하다.
유전체층(1)을 개재하여 서로 이웃하는 내부 전극[2(2a, 2b)]은, 상술한 바와 같이, 교대로 반대측의 단부면[3(3a, 3b)]으로 인출되어 있고, 한쪽의 내부 전극(2a)은, 세라믹 소체(10)의 한쪽의 단부면(3a)측에 형성된 외부 전극(5a)에 접속되고, 다른 쪽의 내부 전극(2b)은, 세라믹 소체(10)의 다른 쪽의 단부면(3b)측에 형성된 외부 전극(5b)에 접속되어 있다.
내부 전극[2(2a, 2b)]을 구성하는 재료로서는, Ni, Cu, Ag, Pd, Au 등의 금속, 또는, 이들 금속 중 적어도 1종을 포함하는 합금, 예를 들어 Ag와 Pd의 합금 등을 사용할 수 있다. 이 실시 형태에서는, 내부 전극의 구성 재료로서 Ni를 사용하고 있다.
또한, 가장 외측에 배치되어 있는 내부 전극의 더욱 외측에, 외부 전극과 전기적으로 접속되어 있지 않은 부유 내부 도체를 형성해도 된다. 이 경우, 부유 내부 도체를 내부 전극과 동일한 재료로 구성해도 된다. 부유 내부 도체를 형성한 경우, 세라믹 소체의 외부로부터 세라믹 소체 내에의 수분의 침입을 부유 내부 도체에 의해 저지하여, 내습성을 향상시킬 수 있다.
또한, 외부 전극[5(5a, 5b)]은, 세라믹 소체(10) 상에 형성된 Cu를 주성분으로 하는 소결 금속층[12(12a, 12b)] 및 소결 금속층[12(12a, 12b)]을 덮도록 배치된 도금층[32(32a, 32b)]을 구비하고 있다.
또한, 도금층[32(32a, 32b)]은, 소결 금속층[12(12a, 12b)] 상에 형성된 Ni 도금층[33(33a, 33b)]과, Ni 도금층[33(33a, 33b)] 상에 형성된 Sn 도금층[34(34a, 34b)]을 구비한 2층 구조의 도금층으로 되어 있다.
Ni 도금층[33(33a, 33b)]은, 실장 시의 땜납에 대한 배리어층으로서 기능한다.
Sn 도금층[34(34a, 34b)]은, 실장 시의 땜납과의 습윤성을 확보할 목적으로 형성되어 있다.
그리고, 이 적층 세라믹 콘덴서(50)에 있어서는, 도 1 및 도 3에 도시하는 바와 같이, 세라믹 소체(10)의 한 쌍의 단부면(3a, 3b)의 한쪽으로 인출된 복수개의 내부 전극 중, 적층 방향으로 이웃하는 한 쌍의 내부 전극(2a, 2a)간, 혹은 내부 전극(2b, 2b)간에 존재하는 유전체층을 전극간 유전체층(11)으로 한 경우에 있어서, 세라믹 소체(10)에 포함되는 복수개의 전극간 유전체층(11) 중, 5% 이상의 전극간 유전체층(11)에는, 세라믹 소체(10)의 한 쌍의 단부면(3a, 3b) 중 적어도 한쪽 부근에, 전극간 유전체층(11)을 개재하여 이웃하는 내부 전극(2a, 2a)간, 혹은 내부 전극(2b, 2b)간을 연결하는 방향의 간극(21)이 존재하도록 구성되어 있다. 또한, 이 간극(21)의 대부분은, 통상, 세라믹 소체(10)의 단부면에 대략 평행하게 형성된다. 간극(21)은, 내부 전극(2a, 2a)간, 혹은 내부 전극(2b, 2b)간을 연결하는 방향으로 신장되도록 형성되지만, 반드시, 이웃하는 내부 전극(2a, 2a)간, 혹은 내부 전극(2b, 2b)간을 연결할 필요는 없고, 도 6b에 도시하는 바와 같이, 도중에 끊어져 있어도 된다. 도 6c에 도시하는 바와 같이, 1개의 상기 전극간 유전체층에, 복수개의 상기 간극이 존재하고 있어도 된다. 이 경우, 세라믹 소체의 코너부를 향하는 크랙의 발생을 보다 억제하는 것이 가능하여, 한층 더 신뢰성이 높은 적층 세라믹 콘덴서를 제공할 수 있다.
전극간 유전체층(11)의 두께는, 한정되지 않지만, 1.5㎛∼4㎛인 것이 바람직하다.
본 발명에 있어서는, 복수개의 전극간 유전체층(11) 중, 5∼90%의 전극간 유전체층이, 상기한 간극(21)을 갖고 있다. 전극간 유전체층(11)을 개재하여 이웃하는 내부 전극(2)간을 연결하는 방향으로 신장되는 간극(21)은, 통상, 세라믹 소체의 단부면으로부터 10㎛ 이내의, 세라믹 소체(10)의 단부면 근방 영역에 위치하고 있다.
또한, 간극(21)의, 대향하는 한 쌍의 단부면을 연결하는 방향의 치수는, 0.5∼2㎛인 것이 바람직하다. 간극(21) 안은, 아무것도 존재하지 않고 기본적으로 공기이지만, Ni나 Ni-Cu 합금이 존재하고 있어도 된다.
상술한 바와 같이 구성된, 이 실시 형태의 적층 세라믹 콘덴서(50)에 있어서는, 전극간 유전체층(11)에, 내부 전극(2)간을 연결하는 방향의 간극(21)이 형성되어 있으므로, 내부 전극(2)이 콘덴서 소체(10)의 길이 방향(L 방향)으로 용이하게 팽창할 수 있게 되므로, 내부 전극(2)의 적층 방향(T 방향) 및 폭 방향[내부 전극(2)이 인출되는 방향에 직교하는 방향](W 방향)으로의 내부 전극(2)의 팽창을 억제하는 것이 가능해진다.
그로 인해, 종래의 적층 세라믹 콘덴서의 경우와 같이, 세라믹 소체의 WT 방향(폭 방향 및 두께 방향)으로의 내부 전극의 팽창에 의해, 복수개의 내부 전극이 세라믹층을 개재하여 겹쳐 용량의 형성에 기여하는 유효 영역의 코너부로부터, 세라믹 소체의 코너부를 향하는 크랙이 발생하는 것을 방지할 수 있다.
다음으로, 이 적층 세라믹 콘덴서(50)의 제조 방법에 대해 설명한다.
우선, 세라믹 분말을 포함하는 세라믹 원료 슬러리를, 다이 코터법, 그라비아 코터법 또는 마이크로 그라비아 코터법 등에 의해 시트 형상으로 도포하여 건조시킴으로써, 세라믹 그린 시트를 제작한다.
그러고 나서, 제작한 복수매의 세라믹 그린 시트 중 소정의 세라믹 그린 시트에, 스크린 인쇄법, 잉크젯 인쇄법 또는 그라비아 인쇄법 등에 의해 Ni 분말을 도전 성분으로 하는 내부 전극 형성용 도전 페이스트를 소정의 패턴으로 되도록 도포하여, 내부 전극 패턴을 형성한다.
그러고 나서, 내부 전극 패턴이 형성된 세라믹 그린 시트와, 내부 전극 패턴이 형성되어 있지 않은 세라믹 그린 시트(외층용 세라믹 그린 시트)를, 소정의 순서로, 소정 매수 적층한다.
그리고, 얻어진 적층 블록을 프레스하여, 각 세라믹 그린 시트를 압착한다. 적층 블록을 프레스하는 데 있어서는, 예를 들어 압착 블록을 수지 필름 사이에 끼우고, 정수압 프레스 등의 방법에 의해 프레스를 행한다.
그 후, 프레스된 적층 압착체를, 가압 절단, 절삭 등의 방법을 이용하여, 직육면체 형상의 칩(개편)으로 분할하고, 배럴 연마를 행한다. 칩의 각부 및 능선부의 곡률 반경은, 15㎛ 미만인 것이 바람직하다.
배럴 연마를 행한 칩[소성 후에 세라믹 소체(10)(도 1)로 되는 개편]을, 소정의 온도로 가열하여 바인더를 제거한 후, 예를 들어 900∼1300℃에서 본 소성을 행하고, 직육면체 형상의 세라믹 소체를 얻는다.
그러고 나서, 이 세라믹 소체의 양 단부면에, Cu 분말을 도전 성분으로 하는 도전 페이스트(소성 후에 외부 전극을 구성하는 소결 금속층으로 되는 도전 페이스트)를 도포한다.
도전 페이스트를 도포하는 데 있어서는, 세라믹 소체의 다른 쪽의 단부면을 보유 지지 지그에 보유 지지한 상태에서, 세라믹 소체의 한쪽의 단부면측을 도전 페이스트에 침지하여 끌어올림으로써, 세라믹 소체의 한쪽의 단부면측에 도전 페이스트를 부여한다. 마찬가지로 하여, 세라믹 소체의 다른 쪽의 단부면측에도 도전 페이스트를 부여한다.
이때, 도전 페이스트로서, 예를 들어 구형상의 유리 프릿, 편평 형상의 금속 입자, 바인더 및 용제를 포함하는 도전 페이스트를 사용한다.
그러고 나서, 상술한 바와 같이 하여 부여한 세라믹 소체의 한쪽 단부 및 다른 쪽 단부의 도전 페이스트를, 예를 들어 700℃로 가열하여, 베이킹함으로써, 소결 금속층을 형성한다.
또한, 상기한 배럴 연마 후의 칩(미소성의 칩)에 도전 페이스트를 도포한 후에 소성함으로써, 세라믹 소체의 소결과, 도전 페이스트의 베이킹을 동시에 행하여, 소결 금속층이 형성된 소결 완료된 세라믹 소체를 얻도록 구성하는 것도 가능하다.
그런데, 이 외부 전극 형성용 도전 페이스트의 베이킹의 공정에서는, 외부 전극 중의 Cu와, 내부 전극 중의 Ni가 서로 확산하여, 이 확산량이 Cu>Ni의 관계에 있을 때, 내부 전극의 체적이 팽창한다.
그리고, 내부 전극의 외부 전극 방향(L 방향)으로의 팽창이 진행되고, 이 팽창에 의한 응력이 유전체 세라믹을 포함하는 유전체층의 강도를 상회하면, 유전체층에 간극이 발생한다. 그리고, 이 간극이, 도 1 및 도 3에 도시하는 바와 같이, 세라믹 소체의 한 쌍의 단부면의 한쪽으로 인출된 복수개의 내부 전극 중, 적층 방향으로 이웃하는 한 쌍의 내부 전극간에 존재하는 전극간 유전체층(11)에 있어서, 세라믹 소체(10)의 한 쌍의 단부면(3a, 3b) 중 적어도 한쪽 부근에 발생하는, 전극간 유전체층(11)을 개재하여 이웃하는 내부 전극(2a, 2a)간[혹은 내부 전극(2b, 2b)간]을 연결하는 방향의 간극(21)으로 된다.
여기서, 세라믹 소체(10)의 한 쌍의 단부면(3)의 한쪽으로 인출된 복수개의 내부 전극(2) 중, 적층 방향으로 이웃하는 내부 전극(2a, 2a)[혹은 내부 전극(2b, 2b)]을 연결하는 방향의 간극(21)이 발생하면, 내부 전극(2a, 2b)의 팽창이, 세라믹 소체의 길이 방향(L 방향)으로 일어나기 쉬워지고, 그만큼 폭 방향(W 방향) 및 높이 방향(T 방향)으로의 팽창이 억제되게 된다. 단, 상기한 간극(21) 자체도, 신뢰성 열화의 한 원인이 되는 경우가 있으므로, 과도한 발생은 억제할 필요가 있다.
상술한, 적층 방향으로 이웃하는 내부 전극(2a, 2a)[혹은 내부 전극(2b, 2b)]을 연결하는 방향의 간극(21)을 발생시키기 쉽게 하는 수단의 하나로, 유전체층을 구성하는 세라믹을 용해하고, 아몰퍼스층이나 결정층을 형성하는 유리(반응성이 높은 유리)를 사용하는 방법이 있다.
이 유리와 세라믹의 반응에 의해 세라믹이 취화(인장 강도나 항절 강도가 저하됨)되어, 상술한 간극이 발생하기 쉬워진다.
또한, 상기 유리는, 유전체층의 형성에 사용하는 세라믹 그린 시트에 배합하거나, 외부 전극 형성용 도전 페이스트에 배합하여 사용하는 것이 가능하다.
또한, 미리 세라믹에 기계적인 충격을 가하여 취화시키는 물리적인 방법을 이용하는 것도 가능하다. 여기서, 기계적인 충격을 가하는 수단으로서는, 옥석과 칩을 원통 용기 내에 투입하고, 원통 용기를 회전시키는 방식이 예시된다.
그 후, 소결 금속층 상에, Ni 도금 및 Sn 도금의 순서로 도금을 행하고, Ni 도금층 및 Sn 도금층을 형성한다.
구체적으로는, 예를 들어 소결 금속층이 형성된 복수개의 세라믹 소체를, 도금액과 함께 배럴에 수용하고, 배럴을 회전시키면서 통전함으로써, 소결 금속층 상에 Ni 도금층을 형성하고, 마찬가지로 하여, Ni 도금층 상에 Sn 도금층을 형성한다.
이에 의해, 도 1∼3에 도시하는 바와 같은 구조를 구비한 본 발명의 실시 형태에 따른 적층 세라믹 콘덴서(50)가 얻어진다.
이 세라믹 콘덴서(50)에 있어서는, 복수개의 전극간 유전체층(11) 중, 5% 이상의 전극간 유전체층(11)에, 세라믹 소체(10)의 한 쌍의 단부면(3a, 3b) 중 적어도 한쪽 부근에 있어서, 전극간 유전체층(11)을 개재하여 이웃하는 내부 전극(2a, 2a)간, 혹은 내부 전극(2b, 2b)간을 연결하는 방향의 간극(21)을 존재시키도록 하고 있으므로, 내부 전극(2)의 팽창이, 세라믹 소체의 길이 방향(L 방향)으로 일어나기 쉬워지는 한편, 폭 방향(W 방향), 높이 방향(T 방향)으로의 팽창이 억제된다.
따라서, 종래의 적층 세라믹 콘덴서의 경우와 같이, 세라믹 소체의 WT 방향(폭 방향 및 두께 방향)으로의 내부 전극의 팽창에 의해, 복수개의 내부 전극이 유전체층을 개재하여 겹쳐 용량의 형성에 기여하는 유효 영역의 코너부로부터, 세라믹 소체의 코너부를 향하는 크랙이 발생하는 것을 방지하여, 신뢰성이 높은 적층 세라믹 콘덴서를 얻을 수 있다.
(실험예)
본 발명의 효과를 확인하기 위해, 이하에 설명하는 바와 같이, 본 발명의 요건을 충족시키는 실시예의 적층 세라믹 콘덴서와, 본 발명의 요건을 충족시키지 않는 비교예의 적층 세라믹 콘덴서(시료)를 제작하고, 각 시료에 대해 휨 강도를 측정함으로써 특성을 평가하였다.
Ni를 포함하는 내부 전극과, 티탄산바륨계 세라믹을 포함하는 유전체층을 구비한 세라믹 소체에, Cu 소결 금속층을 형성하고, 그 위에 Ni 도금층 및 Sn 도금층을 형성하였다. 유전체층의 매수는, 300매로 하였다.
세라믹 소체의 치수는, 길이 L을 1.0㎜, 폭 W를 0.5㎜, 높이 T를 0.5㎜로 하였다.
또한, 적층 방향으로 이웃하는 내부 전극간의 거리(즉, 유전체층의 두께)는, 1.0㎛로 하고, 내부 전극의 두께는 1.0㎛로 하였다. 또한, 내부 전극의 적층수는 350층으로 하였다. 전극간 유전체층의 두께는, 2.0㎛로 하였다.
또한, 세라믹 소체의 측면을 둘러싸는 소결 금속층이 둘러싸는 부(部)의 최대 두께를 28㎛로 하였다.
또한, 소결 금속층 상에 형성되는 Ni 도금층의 두께는 3㎛로 하고, Sn 도금층의 두께도 3㎛로 하였다.
이상의 조건은, 비교예 및 실시예의 각 적층 세라믹 콘덴서에서 공통으로 하였다.
그리고, 실시예의 적층 세라믹 콘덴서로서, 도 1 및 도 3에 도시하는 바와 같이, 세라믹 소체(10)의 한 쌍의 단부면(3a, 3b)의 한쪽으로 인출된 복수개의 내부 전극 중, 적층 방향으로 이웃하는 한 쌍의 내부 전극(2a, 2a)간 혹은 내부 전극(2b, 2b)간에 존재하는 유전체층을 전극간 유전체층(11)으로 한 경우에 있어서, 세라믹 소체(10)에 포함되는 복수개의 전극간 유전체층(11)의 5∼100%에 있어서, 전극간 유전체층(11)에, 전극간 유전체층(11)을 개재하여 이웃하는 내부 전극간(2a, 2a)간[혹은 내부 전극(2b, 2b)간]을 연결하는 방향의 간극(21)이 존재하는 적층 세라믹 콘덴서(본 발명의 요건을 구비한 표 1의 시료 번호 1∼7의 시료)를 제작하였다.
또한, 비교예의 적층 세라믹 콘덴서로서, 어느 전극간 유전체층(11)에도, 상기한 간극(21)이 존재하지 않는, 본 발명의 요건을 구비하고 있지 않은 적층 세라믹 콘덴서(표 1의 시료 번호 8의 시료)를 제작하였다.
또한, 시료 번호 1∼7의 각 시료(적층 세라믹 콘덴서)를 제작하는 데 있어서는, 소성 완료이며, 외부 전극을 형성하기 전의 단계의 세라믹 소체를, 옥석과 함께 원통 용기 내에서, 소정 시간 혼합하고, 회전시킴으로써, 세라믹 소체에 대해, 기계적인 충격을 부여하고, 상기한 간극(21)을 발생시켰다. 그리고, 원통 용기를 회전시키는 시간을 제어함으로써, 세라믹 소체(10)에 포함되는 복수개의 전극간 유전체층(11)에의 간극(21)의 발생률을 제어하였다.
또한, 표 1의 시료 번호 8의 비교예의 시료[간극(21)이 발생하고 있지 않은 시료]의 경우, 상술한 간극의 발생을 촉진하는 처리는 실시하지 않았다.
그러고 나서, 상술한 바와 같이 하여 제작한 각 시료에 대해, 내부 전극을 연결하는 방향의 간극(21)(도 1 및 도 3 참조)의 발생률과, 적층 방향으로 이웃하는 내부 전극이 전극간 유전체층을 개재하여 겹쳐 용량의 형성에 기여하는 유효 영역의 코너부로부터, 세라믹 소체의 코너부를 향하는 크랙의 발생의 유무의 관계에 대해 조사하였다.
또한, 내부 전극을 연결하는 방향의 간극의 발생률은 이하에 설명하는 방법에 의해 구하였다.
(내부 전극을 연결하는 방향의 간극의 발생률의 측정 방법)
외부 전극 형성 후의 시료를, 길이 방향(L 방향)과 높이 방향(T 방향)으로 규정되는 면(LT면)에 평행하게, 폭 방향(W 방향)의 중앙부까지 연마하고, 노출된 연마면을 SEM에 의해 3000배로 관찰한다.
그리고, 도 3에 모식적으로 도시하는 바와 같이, 세라믹 소체(10)의 단부면(3)으로 인출된 내부 전극(2)의 선단부(22)보다도 2㎛ 이상 후퇴한 위치에 대응하는 위치[세라믹 소체(10)의 단부면 근방부]에 있어서, 적층 방향으로 이웃하는 내부 전극(2)간에 위치하는 전극간 유전체층(11)에, 이웃하는 내부 전극(2)을 연결하는 방향의 간극(21)이 확인된 경우의 당해 간극을 「내부 전극을 연결하는 방향의 간극」으로 한다.
그리고, 도 3에 도시하는 바와 같이, 시야에 존재하는 전극간 유전체층(11)의 수 A에 대한, 「내부 전극을 연결하는 방향의 간극」(21)의 발생이 확인된 전극간 유전체층(11)의 수 B로부터, 하기의 수학식 1에 의해 내부 전극을 연결하는 방향의 간극의 발생률을 구한다.
Figure 112014108390965-pat00001
또한, 적층 방향으로 이웃하는 내부 전극이 전극간 유전체층을 개재하여 겹쳐 용량의 형성에 기여하는 유효 영역의 코너부로부터, 세라믹 소체의 코너부를 향하는 크랙(세라믹 소체의 코너를 향하는 크랙)의 발생의 유무는, 이하에 설명하는 방법에 의해 조사하였다.
외부 전극 형성 후의 시료를, 폭 방향(W 방향)과 높이 방향(T 방향)으로 규정되는 면(WT면)에 평행하게, 세라믹 소체의 한쪽의 단부면으로 인출된 내부 전극과, 세라믹 소체의 다른 쪽의 단부면으로 인출된 내부 전극이 겹치는 유효 영역에 도달할 때까지 연마하고, 노출된 연마 단부면을 금속 현미경(배율:1000배)에 의해 관찰한다. 그리고, 내부 전극이 겹치는 유효 영역의 코너부로부터, 세라믹 소체(10)의 코너부를 향하는 크랙[종래의 적층 세라믹 콘덴서의 문제점을 설명하는 도 5에 있어서의 크랙(111)에 상당하는 크랙]의 발생이 확인된 시료에 대해서는, 「세라믹 소체의 코너를 향하는 크랙」의 발생에 대해, 「있음(×)」이라고 판정하고, 도 5의 크랙(111)에 상당하는 크랙의 발생이 확인되지 않은 시료에 대해서는, 「세라믹 소체의 코너를 향하는 크랙」의 발생에 대해, 「없음(○)」이라고 판정하였다.
또한, 각 시료에 대해, 85℃, RH85%, 1WV로 신뢰성 시험을 행하고, 1000hr 경과 후와, 2000hr 경과 후의 특성을 조사하고, 1000hr까지 특성을 만족한 것을 대체로 만족(○), 2000hr까지 특성을 만족한 것을 양호(◎)라고 평가하였다.
또한, 표 1에는, 종합 평가의 결과를 함께 나타내고 있다. 이 종합 평가는, 「세라믹 소체의 코너를 향하는 크랙」의 발생이 확인되지 않고, 또한, 신뢰성 평가의 결과가 양호(◎)인 것을 양호(◎)로 하고, 「세라믹 소체의 코너를 향하는 크랙」의 발생은 확인되지 않지만, 신뢰성 판정의 결과가 대체로 만족(○)인 것을 대체로 만족(○)으로 하였다.
상술한 바와 같이 하여 조사한, 내부 전극을 연결하는 방향의 간극의 발생률, 세라믹 소체의 코너를 향하는 크랙의 발생의 유무, 신뢰성 평가의 결과, 종합 평가의 결과를, 표 1에 함께 나타낸다.
Figure 112014108390965-pat00002
표 1에 나타내는 바와 같이, 전극간 유전체층을 개재하여 이웃하는 내부 전극을 연결하는 방향의 간극의 발생률이 0%인, 시료 번호 8의 비교예의 시료의 경우, 세라믹 소체의 코너를 향하는 크랙의 발생이 확인되어, 바람직하지 않은 것이 확인되었다.
이에 반해, 전극간 유전체층을 개재하여 이웃하는 내부 전극을 연결하는 방향의 간극의 발생률이 5% 이상인 적층 세라믹 콘덴서(시료 번호 1∼7의 시료)의 경우, 세라믹 소체의 코너를 향하는 크랙의 발생은 확인되지 않았다.
단, 이웃하는 내부 전극을 연결하는 방향의 간극의 발생률이 100%인 시료(시료 번호 7의 시료)에 있어서는, 신뢰성 평가가 저하되는 경향이 확인되었다.
이 결과로부터, 이웃하는 내부 전극을 연결하는 방향의 간극의 발생률은 90% 이하인 것이 보다 바람직한 것을 알 수 있다.
또한, 본 발명은 상기 실시 형태에 한정되는 것이 아니라, 발명의 범위 내에 있어서, 다양한 응용, 변형을 가하는 것이 가능하다.
1 : 유전체층
2(2a, 2b) : 내부 전극
3(3a, 3b) : 세라믹 소체의 단부면
4(4a, 4b, 4c, 4d) : 세라믹 소체의 측면
5(5a, 5b) : 외부 전극
10 : 세라믹 소체
11 : 전극간 유전체층
12(12a, 12b) : 소결 금속층
21 : 내부 전극을 연결하는 방향의 간극
22 : 내부 전극의 선단부
32(32a, 32b) : 도금층
33(33a, 33b) : Ni 도금층
34(34a, 34b) : Sn 도금층
50 : 적층 세라믹 콘덴서
L : 적층 세라믹 콘덴서의 길이
T : 적층 세라믹 콘덴서의 높이
W : 적층 세라믹 콘덴서의 폭

Claims (4)

  1. 유전체 세라믹을 포함하는 복수개의 유전체층과, 상기 유전체층을 개재하여 적층된 복수개의 내부 전극을 구비함과 함께, 서로 대향하는 한 쌍의 단부면에, 적층 방향으로 상기 유전체층을 개재하여 이웃하는 상기 내부 전극이 교대로 인출된 구조를 갖는 세라믹 소체와,
    상기 세라믹 소체의 외표면에 상기 내부 전극과 도통하도록 배치된 한 쌍의 외부 전극
    을 구비한 적층 세라믹 콘덴서로서,
    상기 세라믹 소체의 상기 한 쌍의 단부면의 한쪽으로 인출된 복수개의 내부 전극 중, 적층 방향으로 이웃하는 한 쌍의 내부 전극간에 존재하는 유전체층을 전극간 유전체층으로 한 경우에 있어서, 상기 세라믹 소체에 포함되는 복수개의 상기 전극간 유전체층 중, 5∼90%의 전극간 유전체층에, 상기 세라믹 소체의 상기 한 쌍의 단부면 중 적어도 한쪽으로부터 10㎛ 이내에 있어서,
    상기 전극간 유전체층을 개재하여 이웃하는 상기 내부 전극간을 연결하는 방향으로 신장되는 간극으로서, 상기 한 쌍의 단부면을 연결하는 방향에 있어서, 상기 세라믹 소체를 부분적으로 분단하는 간극이 존재하고 있는 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    1개의 상기 전극간 유전체층에, 복수개의 상기 간극이 존재하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 유전체 세라믹을 포함하는 복수개의 유전체층과, 상기 유전체층을 개재하여 적층된 Ni를 포함하는 성분을 포함하는 복수개의 내부 전극을 구비함과 함께, 서로 대향하는 한 쌍의 단부면에, 적층 방향으로 상기 유전체층을 개재하여 이웃하는 상기 내부 전극이 교대로 인출된 구조를 갖는 세라믹 소체와,
    상기 세라믹 소체의 외표면에 상기 내부 전극과 도통하도록 배치된 Cu를 포함하는 성분을 포함하는 한 쌍의 외부 전극
    을 구비한 적층 세라믹 콘덴서로서,
    상기 유전체층은 200∼400매이며, 상기 세라믹 소체의 상기 한 쌍의 단부면 중 적어도 한쪽 부근에 있어서, 상기 외부 전극에 포함되는 Cu가 상기 내부 전극에 포함되는 Ni에 확산되어 있고,
    상기 세라믹 소체의 상기 한 쌍의 단부면의 한쪽으로 인출된 복수개의 내부 전극 중, 적층 방향으로 이웃하는 한 쌍의 내부 전극간에 존재하는 유전체층을 전극간 유전체층으로 한 경우에 있어서, 상기 세라믹 소체의 상기 한 쌍의 단부면 중 적어도 한쪽 부근에 있어서, 상기 전극간 유전체층의 두께는 1.5㎛∼4㎛이며, 상기 세라믹 소체에 포함되는 복수개의 상기 전극간 유전체층 중, 5∼90%의 전극간 유전체층에, 상기 세라믹 소체의 상기 한 쌍의 단부면 중 적어도 한쪽으로부터 10㎛ 이내에 있어서,
    상기 전극간 유전체층을 개재하여 이웃하는 상기 내부 전극간을 연결하는 방향으로 신장되는 간극으로서, 상기 한 쌍의 단부면을 연결하는 방향에 있어서, 상기 세라믹 소체를 부분적으로 분단하는 간극이 존재하고 있는 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제3항에 있어서,
    1개의 상기 전극간 유전체층에, 복수개의 상기 간극이 존재하는 것을 특징으로 하는 적층 세라믹 콘덴서.
KR1020140156038A 2014-11-11 2014-11-11 적층 세라믹 콘덴서 KR101535752B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140156038A KR101535752B1 (ko) 2014-11-11 2014-11-11 적층 세라믹 콘덴서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140156038A KR101535752B1 (ko) 2014-11-11 2014-11-11 적층 세라믹 콘덴서

Publications (2)

Publication Number Publication Date
KR20150010676A KR20150010676A (ko) 2015-01-28
KR101535752B1 true KR101535752B1 (ko) 2015-07-09

Family

ID=52482391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140156038A KR101535752B1 (ko) 2014-11-11 2014-11-11 적층 세라믹 콘덴서

Country Status (1)

Country Link
KR (1) KR101535752B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029809A (ko) * 1999-06-17 2001-04-16 무라타 야스타카 세라믹 커패시터 및 그 제조방법
KR20060098771A (ko) * 2005-03-07 2006-09-19 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
JP2009170706A (ja) * 2008-01-17 2009-07-30 Taiyo Yuden Co Ltd 積層電子部品
KR20140095270A (ko) * 2013-01-24 2014-08-01 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029809A (ko) * 1999-06-17 2001-04-16 무라타 야스타카 세라믹 커패시터 및 그 제조방법
KR20060098771A (ko) * 2005-03-07 2006-09-19 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
JP2009170706A (ja) * 2008-01-17 2009-07-30 Taiyo Yuden Co Ltd 積層電子部品
KR20140095270A (ko) * 2013-01-24 2014-08-01 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법

Also Published As

Publication number Publication date
KR20150010676A (ko) 2015-01-28

Similar Documents

Publication Publication Date Title
US9761376B2 (en) Multilayer ceramic capacitor
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP7426352B2 (ja) 積層セラミックコンデンサの製造方法
KR102029469B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR101400262B1 (ko) 적층형 세라믹 콘덴서
US10535468B2 (en) Method for manufacturing multilayer ceramic capacitor
JP2012253338A (ja) 積層セラミック電子部品
KR20120133716A (ko) 적층 세라믹 커패시터
JP2015029158A (ja) 積層セラミックコンデンサ
KR101950715B1 (ko) 적층 세라믹 콘덴서
US20180061577A1 (en) Multilayer ceramic capacitor
JP6866678B2 (ja) 電子部品
JP2018117051A (ja) 積層セラミックコンデンサ
JP5960816B2 (ja) 積層セラミックコンデンサ
CN107369487B (zh) 电子部件的制造方法
KR102115955B1 (ko) 적층 세라믹 전자부품
US11049651B2 (en) Electronic component and method for manufacturing same
JP2014220530A (ja) 積層セラミックコンデンサ
US8971016B1 (en) Monolithic ceramic capacitor
JP2015008313A (ja) 積層セラミック電子部品
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
KR101535752B1 (ko) 적층 세라믹 콘덴서
JP2015043424A (ja) 積層セラミックコンデンサ
KR101528431B1 (ko) 적층 세라믹 콘덴서

Legal Events

Date Code Title Description
G15R Request for early opening
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190620

Year of fee payment: 5