TWI497762B - 用於製造光電半導體晶片之方法 - Google Patents

用於製造光電半導體晶片之方法 Download PDF

Info

Publication number
TWI497762B
TWI497762B TW101135721A TW101135721A TWI497762B TW I497762 B TWI497762 B TW I497762B TW 101135721 A TW101135721 A TW 101135721A TW 101135721 A TW101135721 A TW 101135721A TW I497762 B TWI497762 B TW I497762B
Authority
TW
Taiwan
Prior art keywords
layer
inclusive
sputtering
growth substrate
growth
Prior art date
Application number
TW101135721A
Other languages
English (en)
Other versions
TW201318209A (zh
Inventor
Joachim Hertkorn
Karl Engl
Berthold Hahn
Andreas Weimar
Peter Stauss
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201318209A publication Critical patent/TW201318209A/zh
Application granted granted Critical
Publication of TWI497762B publication Critical patent/TWI497762B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

用於製造光電半導體晶片之方法
提供一種用於製造光電半導體晶片之方法以及一種光電半導體晶片。
文件Dadgar et al.,Applied Physics Letters,Vol.80,No.20,from 20.May 2002中提供一種用於產生以矽為主之發出藍光之發光二極體之方法。
本發明的目的是提供一種有效率地製造光電半導體晶片之方法。
依據本方法之至少一實施形式，其包括製備一種生長基板之步驟。該生長基板是矽基板。作為生長用之一表面較佳是矽-111-表面。用於生長之表面特別是可以為平滑者且具有最多10奈米之粗糙度。該生長基板之厚度較佳是至少50微米或至少200微米。
依據本方法之至少一實施形式，其包括將一種III-氮化物-緩衝層產生於該生長基板上的步驟。緩衝層的產生藉由濺鍍來達成。該緩衝層因此不是經由氣相磊晶(例如，金屬有機氣相磊晶，簡稱為MOVPE)而產生。
依據本方法之至少一實施形式，在該緩衝層上生長一種具有活性層之III-氮化物-半導體層序列。此半導體層序列之活性層在該半導體晶片操作時用於產生電磁輻射，特別是紫外線或可見光譜區中的輻射。所產生之輻射的波長特別是介於430奈米(含)和680奈米(含)之間。 該活性層較佳是包括一個或多個pn-接面或一個或多個量子井結構。
半導體材料較佳是氮化物-化合物半導體材料，例如，Aln In1-n-m Gam N，其中0≦n≦1,0≦m≦1且n+m≦1。因此，該半導體層序列可具有摻雜物質及其它成份。然而，為了簡化之故，只提供該半導體層序列之晶格的主要成份，即，Al、Ga、In以及N，這些主要成份之一部份亦可由少量的其它物質來取代及/或補充。
依據本方法之至少一實施形式，0n0.2及/或0.35m0.95及/或0<1-nm0.5。該n和m之值的範圍較佳是適用於該半導體層序列之全部的部份層，其中摻雜物質未納入。然而，此處該半導體層序列亦可具有一個或多個媒體層，其就n,m而言不同於上述值且適用於0.75n1或0.80n1。
在本方法之至少一實施形式中，其係用來製造光電半導體晶片，特別是發光二極體。本方法至少包括以下各步驟，較佳是以設定的順序來進行：-製備一種矽-生長基板；-在該生長基板上藉由濺鍍而產生III-氮化物-緩衝層，以及-在該緩衝層上或之上生長一種具有活性層之III-氮化物-半導體層序列。
相較於MOVPE，可藉由濺鍍而產生成本較有利且生長速率較高的厚層。因此，在較少的數分鐘之內例如可沈積多個大致上由AlN構成的可達1微米厚之層。
此外，進行上述濺鍍時所用的設備未具備鎵。鎵在MOVPE用的磊晶設備中典型上係以染色劑存在著，此乃因特別是對藍色光譜區中發光的發光二極體而言需要含鎵的層。藉由鎵的染色，則在與矽-基板的結合下當然會產生所謂金屬板面(back)。金屬板面是指一種由鎵和矽構成的較軟之棕色化合物。藉由鎵，則矽可由該生長基板中取出且在矽基板之用於生長的表面上造成活動區和電洞。這樣將造成較差的生長結果。
此外，由於藉由濺鍍而產生該緩衝層，則隨後的MOVPE-製程將縮短及/或簡單化。特別是，直接在該基板上的核心層可省略且該緩衝層可直接施加在該生長基板上。
此外，藉由該緩衝層的濺鍍，則可在MOVPE-製程中在產生半導體層序列時使鋁的使用量下降。由於高的溫度，則在MOVPE-製程中典型上使用石墨支件作為基板支件。石墨支件可在MOVPE中塗佈一種具有鋁及/或鎵的白色薄層，這樣可使石墨支件之熱發射特性和加熱特性改變。由於在氣相磊晶-反應器的外部藉由濺鍍而產生該緩衝層，則該石墨支件以鋁來塗佈的塗佈量可大大地降低且可較簡易地設定MOVPE-製程中的參數。
依據本方法之至少一實施形式，該緩衝層沈積成多層的形式。例如，該緩衝層之鄰接於該生長基板之第一分層(partial layer)係藉由薄鋁層而形成。此鋁層之厚度例如是在一個、二個或三個原子單層的厚度範圍中。該鋁層較佳是無氮或基本上無氮，使該生長基板在生長面 上未直接與氮接觸。
依據本方法之至少一實施形式，該緩衝層具有由AlN構成的第二分層，其沈積速率慢於其上之由AlN構成的第三分層。第二和第三分層較佳是直接相鄰接且較佳是直接在第一分層上。特別是，該緩衝層係由三個此種分層構成。
依據本方法之至少一實施形式，在對該緩衝層濺鍍時添加氧。氧在該緩衝層(其特別是以氮化鋁為主)上的重量比較佳是至少0.1%或至少0.2%或至少0.5%。此外，該緩衝層上的氧之重量比較佳是最多10%或最多5%或最多1.5%。將氧施加至緩衝層中亦已揭示在文件DE 100 34 263 B4中，其已揭示的內容藉由參考而收納於此處。
依據本方法之至少一實施形式，該緩衝層中的氧份量在由該生長基板離開之方向中單調地或嚴格單調地減少。特別是，最高的氧濃度直接在矽-生長基板上存在於一種厚度介於10奈米(含)和30奈米(含)之間的薄層中。氧含量在由該生長基板離開的方向中以階梯形式減少或線性地減少。
依據本方法之至少一實施形式，生長該緩衝層，其厚度是至少10奈米或至少30奈米或至少50奈米。
或是，該緩衝層的厚度最多1000奈米或最多200奈米或最多150奈米。特別是該緩衝層的厚度大約是100奈米。
依據本方法之至少一實施形式，直接在該緩衝層上施加一個中介層。此中介層的施加係藉由濺鍍或氣相磊 晶(例如，MOVPE)來達成。此中介層較佳是以AlGaN為主。
依據本方法之至少一實施形式，生長該中介層，使得鋁含量在由該生長基板離開的方向中單調地或嚴格單調地減少，因此，例如以階梯形式或線性形式減少。
依據本方法之至少一實施形式，該中介層以多個層生長而成。在該中介層之各單一層中，鋁含量較佳是固定值或近似於固定值。各單一層所具有的厚度較佳是介於20奈米(含)和100奈米(含)之間，特別是大約50奈米。該中介層所含有的層數特別是介於二個(含)和六個(含)之間，較佳是含有四個層。該中介層之總厚度例如介於50奈米(含)和500奈米(含)之間或介於100奈米(含)和300奈米(含)之間，較佳是大約200奈米。
依據本方法之至少一實施形式，特別是直接在該中介層上生長一種生長層。此生長層較佳是一種摻雜的或未摻雜的GaN-層。該生長層的厚度較佳是介於50奈米(含)和300奈米(含)之間。該生長層較佳是藉由濺鍍或藉由MOVPE而產生。
依據本方法之至少一實施形式，特別是直接在該生長層上施加一種遮罩層。此遮罩層例如由氮化矽、氧化矽、氧氮化矽構成或由氮化硼或氧化鎂形成。該遮罩層的厚度較佳是最多2奈米或最多1奈米或最多0.5奈米。特別是，該遮罩層以一種平均厚度為單一層或二個單一層的厚度而產生。該遮罩層可藉由濺鍍或藉由MOVPE而產生。
依據本方法之至少一實施形式，該遮罩層以覆蓋度至少20%或至少50%或至少55%的方式而施加在其下方之層上。該覆蓋度較佳是最多90%或最多80%或最多70%。換言之，該生長基板及/或該生長層在俯視圖中觀看時以上述的覆蓋度而由該遮罩層的材料所覆蓋。因此，該生長層依位置而裸露出。
依據本方法之至少一實施形式，特別是直接在該遮罩層上及依位置而裸露出的該生長基板上生長一種聯合層。此聯合層較佳是以未摻雜或基本上未摻雜之GaN為主。此聯合層生長在依位置而裸露之生長層上且因此生長在該遮罩層之多個開口中。由該遮罩層中之這些開口開始，聯合層共同生長成一閉合之較少缺陷的層。
依據本方法之至少一實施形式，該聯合層以厚度至少是300奈米或至少是400奈米生長而成。或是，該厚度最多為3微米或最多為1.2微米。
依據本方法之至少一實施形式，在該聯合層上特別是以直接實際接觸的方式生長一種媒體層。此媒體層較佳是AlGaN-層(其鋁含量介於75%(含)和100%(含)之間)或AlN-層。此媒體層之厚度較佳是介於5奈米(含)和50奈米(含)之間，特別是介於10奈米(含)和20奈米(含)之間。該媒體層可被摻雜。
依據本方法之至少一實施形式，生長多個媒體層，其中各個媒體層可分別在製造容許度之範圍中以相同形式形成。在二個相鄰之媒體層之間較佳是分別存在一個GaN-層，其可被摻雜或未被摻雜。該GaN-層較佳是另外 與二個相鄰的媒體層直接相接觸。該GaN-層之厚度較佳是至少20奈米或至少50奈或至少500奈米且另外最多可為1000奈米或最多為2000奈米或最多為3000奈米。
依據本方法之至少一實施形式，在該媒體層上或多媒體層之離該生長基板最遠之一媒體層上生長具有活性層之半導體層序列。此半導體層序列較佳是與該媒體層直接相接觸且以AlInGaN或InGaN為主。該半導體層序列之與該媒體層相鄰接之層較佳是n-摻雜者。此n-摻雜例如是以矽及/或鍺來達成。
依據本方法之至少一實施形式，在該緩衝層及/或該生長層及/或該遮罩層濺鍍時，溫度係介於550℃(含)和900℃(含)之間。此外，濺鍍時的壓力特別是介於10-3 毫巴(mbar)(含)和10-2 毫巴(含)之間。
依據本方法之至少一實施形式，在該緩衝層或其它藉由濺鍍而產生之層進行濺鍍時生長速率是至少0.03nm/s及/或最多0.5nm/s。該濺鍍較佳是在具有氬和氮之大氣中進行。氬對氮之比較佳是1：2，其容許度最多為15%或最多為10%。
依據本方法之至少一實施形式，在半導體層序列之與該生長基板相對向的一側上施加一種載體基板。然後，該生長基板例如藉由雷射剝離技術或藉由蝕刻而被去除。在該半導體層序列和該載體基板之間可存在其它層，特別是鏡面層、電性接觸層及/或連接促進層(例如，焊劑層)。
依據本方法之至少一實施形式，該緩衝層產生於濺 鍍-沈積設備中且該半導體層序列在與該濺鍍-沈積設備不同的氣相磊晶反應器中生長。特別有利的是，該濺鍍-沈積設備未具備鎵及/或未具備石墨。
此外，本發明提供一種光電半導體晶片。此光電半導體晶片能以如上所述之多個實施例之一個或多個中所述的方法來製成。本方法之特徵因此亦揭示於該光電半導體晶片中且反之亦然。
在光電半導體晶片之至少一實施形式中，其半導體層序列具有一用來產生輻射之活性層。此半導體層序列另包括至少一個n-摻雜層及至少一個p-摻雜層，其中這些摻雜層較佳是直接鄰接於該活性層。該半導體層序列係以AlInGaN或InGaN為主。
該半導體晶片包括一在該半導體序列之p-側上的載體基板。在該半導體層序列之n-摻雜層之遠離該載體基板之一側上存在一種媒體層，其以AlGaN為主且具有高的鋁含量以及以一種介於5奈米(含)和50奈米(含)之間的厚度生長而成。可形成多個媒體層，其間存在著氮化鎵層。
在該媒體層(或多個媒體層之一)的遠離該載體基板之一側上存在著一種由摻雜的或未摻雜的GaN所構成的聯合層，其具有一種介於300奈米(含)和1.5微米(含)之間的厚度。此外，該半導體晶片設有一種粗糙度，其由該聯合層到達(或延伸至)該半導體層序列之n-摻雜層。該半導體層序列之輻射發出面的一部份是由該聯合層形成。該媒體層或多個媒體層之至少一層藉由該粗糙度以 依位置而裸露出。
以下，將依據各實施例及在參考各圖式之情況下詳述此處所述之方法及半導體晶片。各圖式中相同的各元件分別設有相同的元件符號。然而，所示的各元件和各元件之間的比例未必依比例繪出。反之，為了易於理解之故，各別元件已予放大地顯示出。
圖1是製造一種光電半導體晶片之方法的圖解。依據圖1A，在濺鍍-沈積設備A中製備矽-生長基板1。在圖1B所示的步驟中，在該濺鍍-沈積設備A中在該生長基板1上濺鍍一緩衝層3。此緩衝層3是AlN-層，其較佳是具備氧。
該緩衝層3濺鍍時的溫度較佳是大約760℃。濺鍍-沈積設備A中的壓力特別是大約5×10-2 毫巴，其中存在著氬-氮-大氣。在該緩衝層3濺鍍時的沈積速率大約是0.15nm/s。濺鍍功率較佳是在0.5kW(含)和1.5kW(含)之間，特別是大約0.5kW。該緩衝層3產生為具有大約100奈米的厚度。該濺鍍-沈積設備A未具備鎵。
在圖1C所示的步驟中，具有緩衝層3之該生長基板1由該濺鍍-沈積設備A進入至MOVPE-反應器B中。該生長基板1位於基板支件b上，該基板支件較佳是由石墨形成。由於AlN-緩衝層3是產生於該濺鍍-沈積設備A中而不是產生於MOVPE-反應器B中，則可使「基板支件b塗上一種具有鋁及/或鎵之反射層」的現象不會發生或大大地減弱。
為了生長一種具有可用來產生輻射之活性層的半導體層序列2，則具有緩衝層3之該生長基板1須保留在MOVPE-反應器B中。半導體層序列2因此以磊晶方式施加在已濺鍍之緩衝層3上。
由於含鎵之半導體層序列2的生長係在空間中與該緩衝層3之產生互相隔開而進行，則可防止：在濺鍍-沈積設備A存在著鎵的污染物。於是，鎵不會與矽-生長基板1直接相接觸或不會與該矽-生長基板1之生長面直接相接觸。因此，可防止所謂的金屬板面。
本方法較佳是在晶圓複合物中進行。為了圖示上的簡化，其它的步驟(例如，劃分成單一的半導體晶片10或產生額外的功能層)未顯示在圖1中。
圖2是光電半導體晶片10之一實施例的圖解。在矽-生長基板1上存在著已濺鍍之緩衝層3。除了氧之外，該緩衝層3亦可具有銦及/或矽。
在該緩衝層3上直接存在著一中介層4。此中介層4較佳是具有多個層(圖2中未顯示)。各層所具有的厚度例如分別是大約50奈米且顯示出一種在由該生長基板1離開的方向中減少之鋁含量，其中各單一層之該鋁含量大約是95%、60%、30%以及15%，特別是所具有的容許度最多為10%或最多為5%。
一種由摻雜的或未摻雜的GaN所構成的生長層8直接跟隨著該中介層4。該生長層8之厚度較佳是大約200奈米。若該生長層8已摻雜，則摻雜物質濃度較佳是較半導體層序列2之n-摻雜層2b的摻雜物質濃度小至少2 倍(factor)。
在由該生長基板1離開的方向中，一遮罩層6直接跟隨著該生長層8。該遮罩層6覆蓋該生長層8時覆蓋所佔的比例較佳是大約60%或大約70%。該生長層8係由少量的單一層氮化矽所形成。
在該遮罩層6之開口中，在該生長層8上生長一種由摻雜的或未摻雜的GaN所構成的聯合層7。在離開該生長基板1的方向中，該聯合層7共同生長成一種連續的層。該聯合層7特別是較2微米或1.5微米還薄。該聯合層7之厚度較佳是介於0.5微米(含)和1.0微米(含)之間。
該聯合層7直接跟隨著一媒體層9。該媒體層9較佳是具有高的鋁含量之AlGaN-層、或AlN-層且所具有的厚度大約是15奈米或大約是20奈米。
該媒體層9亦可具有多個分層。例如，由AlGaN構成的第一分層緊隨著該聯合層7，且由AlGaN構成的第二分層(具有較高的鋁含量)緊隨著第一分層。「緊隨著」較佳是指沿著該生長方向且可表示：互相緊隨著的層相接觸。
在該媒體層9上緊隨著該半導體層序列2之n-摻雜層2b，其鄰接於活性層2a。在該活性層2a之遠離該生長基板1之一側上存在著至少一個p-摻雜層2c。半導體層序列2之這些層2a、2b、2c較佳是以InGaN為主。該n-摻雜層2b之摻雜物質濃度較佳是在5×1018 /ccm(含)和1×1020 /ccm(含)之間或在1×1019 /ccm(含)或 6×1019 /ccm(含)之間。該n-摻雜層2b之摻雜較佳是以鍺及/或矽來達成。該p-摻雜層2c較佳是以鎂來摻雜。
該n-摻雜層2b之厚度D例如介於1.0微米(含)和4微米(含)之間，特別是介於1.5微米(含)和2.5微米(含)之間。在該n-摻雜層2b之最靠近該媒體層9之一區中可選擇地(optionally)使摻雜物質濃度下降且該區中的摻雜物質濃度例如介於5×1017 /ccm(含)和1×1019 /ccm(含)之間，特別是大約1×1018 /ccm，且該區的厚度較佳是介於100奈米(含)和500奈米(含)之間。該區未顯示在圖中。
在圖3所示之半導體晶片10之實施例中，該生長基板1及緩衝層3和中介層4都被去除，就像圖2中可行的方式一樣。在該半導體層序列2之p-側上施加第一接觸層12a。半導體層序列2經由該第一接觸層12a而與載體基板11相連接。此載體基板11之厚度較佳是在50微米(含)和1毫米(含)之間。
在該半導體層序列2之遠離該載體基板11之一側上產生一種粗糙度13。此粗糙度13到達該半導體層序列2之n-摻雜層2b上或到達此n-摻雜層2b中。藉由該粗糙度，則該n-摻雜層2b及該媒體層9可依位置而裸露出。特別有利的是，該遮罩層6藉由該粗糙度13而完全被去除。
另一接觸層12b可選擇地施加在遠離該載體基板之此側上，藉由此另一接觸層可對該半導體晶片10進行電性接觸且可施加電流，這大致上是藉由接合線來達成。其它可選擇的層(例如，鏡面層或連接促進層)未顯示在 圖3中。
半導體晶片10之另一實施例顯示在圖4中。為了圖示上的簡化，多個層(例如，接觸層或鏡面層)未顯示在圖4中。圖4之半導體晶片10具有二個媒體層9，其間存在著一個GaN-層5。
粗糙度13經由二個媒體層5而到達該n-摻雜層2b。與圖式不同，多個媒體層9亦可未觸及該粗糙度。此外，最靠近該活性層2a之媒體層9可形成為產生該粗糙度13用之蝕刻停止層。與圖4所示者不同，亦可存在多於二個之媒體層9，其分別構成為相同形式或構成為互相不同。
圖5中顯示半導體晶片10之另一實施例。半導體層序列2經由一連接媒體18(其例如是焊劑)而固定至載體基板11上。經由第一電性終端層14和該載體基板11，對該半導體層序列2之面向該載體基板11之此側進行電性接觸。
另外，可經由第二電性終端層16來與半導體層序列2之遠離該載體基板11之一側相接觸。由載體基板11此側來觀看時，第二電性終端層16穿過該活性層2a且在橫向中靠近該半導體層序列2而延伸。例如，第二終端層16在橫向中靠近該半導體層序列2而與一接合線(未顯示)相連接。
該粗糙度13未到達該第二終端層16。此外，各終端層16、14藉由例如由氧化矽或氮化矽構成的一隔離層15而在電性上互相隔離。圖5中未顯示媒體層和該聯合 層。半導體晶片10因此可近似地形成，如文件US 2010/0171135 A1中所示，其已揭示的內容藉由參考而收納於此處。
本發明當然不限於依據各實施例中所作的描述。反之，本發明包含每一新的特徵和各特徵的每一種組合，特別是包含各申請專利範圍之各特徵之每一種組合，當相關的特徵或相關的組合本身未明顯地顯示在各申請專利範圍中或各實施例中時亦屬本發明。
本專利申請案主張德國專利申請案10 2011 114 670.2之優先權，其已揭示的整個內容在此一併作為參考。
10‧‧‧光電半導體晶片
1‧‧‧生長基板
2‧‧‧半導體層序列
2a‧‧‧活性層
2b‧‧‧n-摻雜層
2c‧‧‧p-摻雜層
3‧‧‧緩衝層
4‧‧‧中介層
5‧‧‧GaN-層
6‧‧‧遮罩層
7‧‧‧聯合層
8‧‧‧生長層
9‧‧‧媒體層
11‧‧‧載體基板
12‧‧‧接觸層
13‧‧‧粗糙度
14‧‧‧第一電性終端層
15‧‧‧隔離層
16‧‧‧第二電性終端層
18‧‧‧連接媒體
A‧‧‧濺鍍-沈積設備
B‧‧‧基板支件
B‧‧‧MOVPE-反應器
D‧‧‧n-摻雜層之厚度
圖1是製造本文所述之光電半導體晶片之方法的一實施例的圖解。
圖2至圖5是本文所述之光電半導體晶片之實施例之切面圖。
1‧‧‧生長基板
3‧‧‧緩衝層
A‧‧‧濺鍍-沈積設備

Claims (12)

  1. 一種用於製造半導體晶片(10)之方法，具有步驟：製備矽-生長基板(1)；藉由濺鍍使III-氮化物-緩衝層(3)產生於該生長基板(1)上；及在該緩衝層(3)上生長具有活性層(2a)之III-氮化物-半導體層序列(2)；其中該緩衝層(3)以AlN為主且直接施加在該生長基板(1)上；將氧添加至該緩衝層(3)，氧重量比係介於0.1%(含)和10%(含)之間；以及其中該緩衝層(3)中之氧份量在由該生長基板(1)離開之方向中單調地減少。
  2. 如申請專利範圍第1項之方法，其中該氧份量在遠離該生長基板的方向中係嚴格單調地減少。
  3. 如申請專利範圍第1項之方法，其中最高的氧濃度直接在該矽-生長基板上存在厚度介於10nm(含)及30nm(含)間的一薄層。
  4. 如申請專利範圍第1項之方法，其中氧含量在遠離該生長基板的方向中以階梯型或線性減少。
  5. 如申請專利範圍第1至4項中任一項之方法，其中該緩衝層(3)具有介於10奈米(含)和1000(含)奈米之間的厚度，其特別是介於50奈米(含)和200(含)奈米之間。
  6. 如申請專利範圍第1至4項中任一項之方法，其中直接在該緩衝層(3)上藉由濺鍍或藉由氣相磊晶而施加一種中介層(4)，其中該中介層(4)以AlGaN為主，且該中介層(4)中鋁含量在由該生長基板(1)離開的方向中單 調地減少。
  7. 如申請專利範圍第6項之方法，其中在該中介層(4)上直接重疊地以給定的順序製成以下各層：一生長層(8)，其以GaN為主且藉由濺鍍或氣相磊晶而產生；一遮罩層(6)，其以SiN為主，該遮罩層(6)覆蓋該生長層(8)，覆蓋率介於50%(含)和90%(含)之間，且該遮罩層(6)藉由濺鍍或氣相磊晶而產生；一聯合層(7)，其以GaN為主且以氣相磊晶生長而成；一個或多個媒體層(9)，其由AlGaN及/或AlN構成，其中在多個媒體層(9)之情況下在二個相鄰之媒體層(9)之間分別以氣相磊晶生長GaN-層(5)；以及半導體層序列(2a,2b,2c)，其以AlInGaN為主且以氣相磊晶生長而成。
  8. 如申請專利範圍第1至4項中任一項之方法，其中該濺鍍是在溫度介於550℃(含)和900℃(含)之間且壓力介於1×10-3 毫巴(含)和1×10-2 (含)毫巴之間進行。
  9. 如申請專利範圍第1至4項中任一項之方法，其中該濺鍍時的生長速率設定在0.03nm/s(含)和0.5nm/s(含)之間，該濺鍍是在具有氬(Ar)和氮(N2 )之大氣中進行，且氬對氮之比例是1比2，容許度最高為15%。
  10. 如申請專利範圍第1至4項中任一項之方法，其中載體基板(11)施加在該半導體層序列(2)之遠離該生長基板(1)之一側上，且隨後將該生長基板(1)去除。
  11. 如申請專利範圍第1至4項中任一項之方法，其中該緩衝層(3)產生於濺鍍沈積設備(A)中，且該半導體層序列(2)是在一與該濺鍍沈積設備(A)不同的氣相磊晶-反應器(B)中生長，該濺鍍沈積設備(A)未具備鎵。
  12. 如申請專利範圍第1至4項之方法，其中該半導體晶片(10)係為一光電半導體晶片(10)。
TW101135721A 2011-09-30 2012-09-28 用於製造光電半導體晶片之方法 TWI497762B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011114670A DE102011114670A1 (de) 2011-09-30 2011-09-30 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Publications (2)

Publication Number Publication Date
TW201318209A TW201318209A (zh) 2013-05-01
TWI497762B true TWI497762B (zh) 2015-08-21

Family

ID=46851952

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135721A TWI497762B (zh) 2011-09-30 2012-09-28 用於製造光電半導體晶片之方法

Country Status (7)

Country Link
US (1) US20140342484A1 (zh)
JP (1) JP2014528178A (zh)
KR (1) KR20140069036A (zh)
CN (1) CN103843160A (zh)
DE (1) DE102011114670A1 (zh)
TW (1) TWI497762B (zh)
WO (1) WO2013045190A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685883B (zh) * 2016-08-29 2020-02-21 日商紐富來科技股份有限公司 氣相成長方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102012107001A1 (de) 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102014105303A1 (de) 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
DE102015116495A1 (de) * 2015-09-29 2017-03-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
CN114651084A (zh) * 2019-10-31 2022-06-21 东曹株式会社 层叠膜结构体和其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2056339A1 (en) * 2006-08-18 2009-05-06 Showa Denko K.K. Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp
JP2009527913A (ja) * 2006-02-23 2009-07-30 アズッロ セミコンダクターズ アクチエンゲゼルシャフト ニトリド半導体素子ならびにその製法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
WO1999038218A1 (fr) * 1998-01-21 1999-07-29 Rohm Co., Ltd. Element luminescent a semiconducteur et procede de fabrication
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
JP3994623B2 (ja) * 2000-04-21 2007-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
DE10034263B4 (de) 2000-07-14 2008-02-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Quasisubstrats
JP3509709B2 (ja) * 2000-07-19 2004-03-22 株式会社村田製作所 圧電薄膜共振子及び圧電薄膜共振子の製造方法
DE102006008929A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
KR100756841B1 (ko) * 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
CN101438429B (zh) * 2006-05-10 2011-04-27 昭和电工株式会社 Ⅲ族氮化物化合物半导体叠层结构体
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP5471440B2 (ja) * 2007-05-02 2014-04-16 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US20100176369A2 (en) * 2008-04-15 2010-07-15 Mark Oliver Metalized Silicon Substrate for Indium Gallium Nitride Light-Emitting Diodes
JP2009283785A (ja) * 2008-05-23 2009-12-03 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP5524235B2 (ja) * 2009-11-06 2014-06-18 日本碍子株式会社 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の製造方法
JP5399552B2 (ja) * 2010-03-01 2014-01-29 シャープ株式会社 窒化物半導体素子の製造方法、窒化物半導体発光素子および発光装置
JP2011082570A (ja) * 2011-01-11 2011-04-21 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009527913A (ja) * 2006-02-23 2009-07-30 アズッロ セミコンダクターズ アクチエンゲゼルシャフト ニトリド半導体素子ならびにその製法
EP2056339A1 (en) * 2006-08-18 2009-05-06 Showa Denko K.K. Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685883B (zh) * 2016-08-29 2020-02-21 日商紐富來科技股份有限公司 氣相成長方法

Also Published As

Publication number Publication date
WO2013045190A1 (de) 2013-04-04
US20140342484A1 (en) 2014-11-20
DE102011114670A1 (de) 2013-04-04
TW201318209A (zh) 2013-05-01
KR20140069036A (ko) 2014-06-09
CN103843160A (zh) 2014-06-04
JP2014528178A (ja) 2014-10-23

Similar Documents

Publication Publication Date Title
US7956370B2 (en) Silicon based solid state lighting
TWI499086B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
US20110108800A1 (en) Silicon based solid state lighting
JP5702739B2 (ja) ホウ素導入ｉｉｉ族窒化物発光ダイオード装置
TWI497762B (zh) 用於製造光電半導體晶片之方法
WO2011067872A1 (ja) 発光素子およびその製造方法
US9978905B2 (en) Semiconductor structures having active regions comprising InGaN and methods of forming such semiconductor structures
US9397258B2 (en) Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
TWI593135B (zh) 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件
JP2016513879A (ja) ＩｎＧａＮを含んでいる活性領域を有している半導体発光構造及びその製造の方法
JP2009129941A (ja) 発光デバイス
TW201010147A (en) Light emitting diode device and method for fabricating thereof
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
JP2011258843A (ja) 窒化物半導体発光素子及びその製造方法
TWI803785B (zh) 發光元件及其製造方法
KR101337615B1 (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
JP7413599B1 (ja) Ｉｉｉ－ｖ族化合物半導体発光素子及びｉｉｉ－ｖ族化合物半導体発光素子の製造方法
CN111433919B (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
TW201225331A (en) Quasi-optical crystal structure and manufacturing method thereof
KR20150132204A (ko) InGaN을 포함하는 활성 영역을 가지는 반도체 구조, 그와 같은 반도체 구조를 형성하는 방법, 및 그와 같은 반도체 구조로부터 형성되는 발광 장치
JP2023010072A (ja) 半導体発光素子、車両用灯具、および半導体発光素子の製造方法
JP2005093663A (ja) 光半導体デバイス作成方法