JP5471440B2 - Ｉｉｉ族窒化物半導体発光素子の製造方法 - Google Patents

Ｉｉｉ族窒化物半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5471440B2
JP5471440B2 JP2009513023A JP2009513023A JP5471440B2 JP 5471440 B2 JP5471440 B2 JP 5471440B2 JP 2009513023 A JP2009513023 A JP 2009513023A JP 2009513023 A JP2009513023 A JP 2009513023A JP 5471440 B2 JP5471440 B2 JP 5471440B2
Authority
JP
Japan
Prior art keywords
group iii
nitride semiconductor
iii nitride
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009513023A
Other languages
English (en)
Other versions
JPWO2008136504A1 (ja
Inventor
久幸 三木
保正 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2009513023A priority Critical patent/JP5471440B2/ja
Publication of JPWO2008136504A1 publication Critical patent/JPWO2008136504A1/ja
Application granted granted Critical
Publication of JP5471440B2 publication Critical patent/JP5471440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/40—Coatings including alternating layers following a pattern, a periodic or defined repetition
    • C23C28/42—Coatings including alternating layers following a pattern, a periodic or defined repetition characterized by the composition of the alternating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、一般式ＡｌａＧａｂＩｎｃＮ（０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、ａ＋ｂ＋ｃ＝１）で表されるＩＩＩ族窒化物半導体の製造方法に関し、特に最表面と同じ組成の結晶膜を成膜する場合のＩＩＩ族窒化物半導体発光素子の製造方法に関する。
本願は、２００７年５月２日に、日本に出願された特願２００７−１２１５４１号に基づき優先権を主張し、その内容をここに援用する。
ＩＩＩ族窒化物半導体は、可視光から紫外光領域に相当するエネルギーの直接遷移型のバンドギャップを持ち、高効率な発光が可能であるため、発光ダイオード（以下、ＬＥＤ）やレーザーダイオード（以下、ＬＤ）などの半導体発光素子に用いられて製品化されている。また、電子デバイスとしても従来のＩＩＩ−Ｖ族化合物半導体では得られない特性が得られるポテンシャルを持っている。
一般に、ＩＩＩ族窒化物半導体は、トリメチルガリウム（以下、ＴＭＧ）、トリメチルアルミニウム（以下、ＴＭＡ）、トリメチルインジウム（以下、ＴＭＩ）およびアンモニア（以下、ＮＨ３）を原料として、有機金属化学気相成長法（以下、ＭＯＣＶＤ法）によって製造されている。ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱した基板表面で前記原料を反応させて、結晶成長させる方法である。ここで、前記基板としては、ＳｉＣとＡｌ２Ｏ３（サファイア）のような単結晶ウェーハ（以下、異種基板）を用いる。しかしながら、このような異種基板と、その上にエピタキシャル成長させるＩＩＩ族窒化物結晶との間には大きな格子不整合が存在する。例えば、ＧａＮとＡｌ２Ｏ３との間には１６％の格子不整合が存在し、ＧａＮとＳｉＣとの間には６％の格子不整合が存在する。このような大きな格子不整合が存在する場合には、基板上に結晶を直接エピタキシャル成長させることが困難であり、成長させても結晶性の良好な結晶は得られない。そこで、ＭＯＣＶＤ法によりサファイア単結晶基板やＳｉＣ単結晶基板上にＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる場合、特許文献１や特許文献２に示されているように、まず窒化アルミニウム（以下、ＡｌＮ）やＡｌＧａＮで構成される低温バッファ層と呼ばれる層を前記基板上に堆積し、前記低温バッファ層上に高温でＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる方法が行われてきた。
近年、ＩＩＩ族窒化物からなる基板が市場でも入手しやすくなってきたが、いまだに高価であり、産業的に使用するにはメリットが見出せない。しかし、例えばＭＯＣＶＤ法などの手法により、異種基板上にＩＩＩ族窒化物半導体が最表面に積層されているウェーハに関しては、比較的容易に入手したり、作製することが可能となっている。
ＩＩＩ族窒化物半導体結晶をスパッタによって製造する研究も行われている。例えば、特許文献３では、高抵抗のＧａＮを積層することを目的として、サファイア基板上に直接スパッタ法によりＧａＮを成膜している。用いている条件は、到達真空度５×１０−７〜５×１０―８Ｔｏｒｒ、チャンバ内流通ガスはＡｒとＮ２、スパッタ時ガス圧３×１０−２〜５×１０−２Ｔｏｒｒ、ＲＦ電圧０．７〜０．９ｋＶ（パワーにして２０〜４０Ｗ）、基板とターゲットの距離２０〜５０ｍｍ、基板温度１５０〜４５０℃である。しかしＧａＮの目的とする用途として、発光素子の下地層には言及されておらず、この膜の上に層を形成する記述はない。
また、非特許文献１には、Ｎ２ガスを用いた高周波マグネトロンスパッタリングによって、Ｓｉ（１００）面およびＡｌ２Ｏ３（０００１）面上にＧａＮを成膜したと記載されている。成膜条件としては、全ガス圧力は２ｍＴｏｒｒ、投入電力は１００Ｗとし、基板温度を室温から９００℃まで変化させている。論文に掲げられた図によれば、用いた装置はターゲットと基板を対向させたものである。
また、非特許文献２では、カソードとターゲットを向かい合わせ、基板とターゲットの間にメッシュを入れた装置でＧａＮを成膜している。これによると、成膜条件はＮ２ガス中で圧力を０．６７Ｐａとし、基板温度は８４〜６００℃であり、投入電力は１５０Ｗ、基板とターゲット間の距離は８０ｍｍとされている。
従来からスパッタ法で異種基板上にＧａＮのようなＩＩＩ族窒化物半導体を積層する試みはなされてきたが、最表面がＩＩＩ族窒化物半導体からなる基板に対し、スパッタ法により、ＬＥＤなどのデバイスを作りこむのに十分な程度に良好な結晶性のＩＩＩ族窒化物半導体を製造する例は報告されていない。
良好な結晶性の半導体膜を得るためには、スパッタ法の成膜条件を厳密に規定する必要がある。また、スパッタ法のような物理吸着法による結晶成膜においては、基板の結晶性をそのまま引き継ぐような成長機構をとることが多い。従って、スパッタ法を用いて結晶膜を成膜しようとすれば、成膜させる基板の最表面の材料と結晶性が重要となる。
特許第３０２６０８７号公報 特開平４−２９７０２３号公報 特開昭６０−３９８１９号公報 ２１世紀連合シンポジウム論文集、Ｖｏｌ．２ｎｄ、ｐ．２９５（２００３） Ｖａｃｕｕｍ、Ｖｏｌ．６６、ｐ．２３３（２００２）
本発明は、スパッタ法を用いて、良好な結晶性を有するＩＩＩ族窒化物半導体層を成膜するＩＩＩ族窒化物半導体発光素子の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は、以下の発明を提供する。
（１） 基板上に、ＩＩＩ族窒化物半導体を含む複数の積層膜を形成する積層工程を含むＩＩＩ族窒化物半導体発光素子の製造方法であって、前記基板として、バッファ層を有し、その上に単結晶のＩＩＩ族窒化物半導体を含む下地層が形成されてなる基板を用い、前記下地層を備えた基板と、ＩＩＩ族金属またはＩＩＩ族金属含有合金からなるターゲットとを、スパッタチャンバ内に配置し、前記前記下地層上に積層膜を基板温度が８００℃〜１０００℃の温度範囲で、スパッタ法で形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
（２） 前記下地層の膜厚が、少なくとも１μｍ以上であることを特徴とする、（１）に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
（３） 前記下地層において、Ｘ線ロッキングカーブ（ＸＲＣ）で測定した半値幅が、（１０−１０）面方向で３００ａｒｃｓｅｃ以下であることを特徴とする、（１）又は（２）に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
（４） 前記下地層において、Ｘ線ロッキングカーブ（ＸＲＣ）で測定した半値幅が、（０００２）面方向で１５０ａｒｃｓｅｃ以下であることを特徴とする、（３）に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
（５） 前記下地層を、有機金属化学気相成長法（ＭＯＣＶＤ法）で形成することを特徴とする、（１）〜（４）のいずれかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
（６） 流量比が２０％〜８０％である窒素原子含有ガスと、残部が不活性原子含有ガスとからなるガス雰囲気下で、前記積層膜をスパッタ法で形成することを特徴とする（１）〜（５）のいずれかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
（７） 前記ガス雰囲気が、窒素ガスからなる窒素原子含有ガスと、アルゴンガスからなる不活性原子含有ガスとからなることを特徴とする（６）に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
（８） 前記窒素原子含有ガスの流量比が５０％以下であることを特徴とする（６）又は（７）に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
（９） 前記積層膜をスパッタ法で形成する際に、ｐ型ドーパントとしてＭｇ、Ｚｎを添加することを特徴とする（１）〜（８）のいずれかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
（１０） 前記積層膜をスパッタ法で形成する際に、ｎ型ドーパントとしてＳｉ、Ｇｅ、Ｓｎを添加することを特徴とする（１）〜（９）のいずれかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
（１１） 前記ｐ型ドーパントおよび／又は前記ｎ型ドーパントを添加した前記積層膜を、電極を形成するコンタクト層として用いることを特徴とする（９）又は（１０）に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
本発明によれば、スパッタ法を用いて、良好な結晶性を有するＩＩＩ族窒化物半導体層を成膜するＩＩＩ族窒化物半導体発光素子の製造方法を提供することができる。
本発明の実施形態であるＩＩＩ族窒化物半導体の製造方法を用いて作製したＩＩＩ族窒化物半導体発光素子の一例を示す断面模式図である。 本発明の実施形態であるＩＩＩ族窒化物半導体の製造方法を用いて作製したＩＩＩ族窒化物半導体発光素子の一部の一例を示す断面模式図である。 本発明の実施形態であるＩＩＩ族窒化物半導体の製造方法を用いて作製したＩＩＩ族窒化物半導体発光素子の一例を示す平面模式図である。
符号の説明
１…基板、２…バッファ層、３…下地層、４…ｎ型コンタクト層、５…ｎ型クラッド層、６…障壁層、７…井戸層、８…ｐ型クラッド層、９…ｐ型コンタクト層、１０…ｎ側電極、１１…ｎ型コンタクト層のｎ側電極を形成する部分、１２…ｐ電極ボンディングパッド、１３…透光性ｐ電極、２０…多重量子井戸構造層、３０…ＩＩＩ族窒化物半導体発光素子
本発明を実施するための形態を、図１〜３を用いて説明する。
まず、図１は、本発明に使用されるＩＩＩ族窒化物半導体発光素子３０の一例を示す断面模式図である。図２は、ＩＩＩ族窒化物半導体発光素子３０の一部を拡大して示す断面模式図であり、図３はＩＩＩ族窒化物半導体発光素子３０の平面模式図である。
図１〜３に示すように、本発明のＩＩＩ族窒化物半導体発光素子３０は、基板１とその上に順次積層されたバッファ層２、下地層３、ｎ型コンタクト層４、ｎ型クラッド層５、多重量子井戸構造層２０、ｐ型クラッド層８、ｐ型コンタクト層９とから構成されている。また、多重量子井戸構造層２０は、複数の障壁層６と複数の井戸層７とから構成されている。さらに、ｎ型コンタクト層４の露出面部分１１には、ｎ電極１０が形成されている。また、ｐ型コンタクト層９上には、透光性ｐ電極１３と電極ボンディングパッド１２とが形成されている。
次に、各層について詳しく説明する。
［基板１］ 本実施形態において、基板１に用いることができる材料としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。結晶性の良いＩＩＩ族窒化物半導体を積層するためには、サファイア、ＳｉＣなど六方晶構造の基板が好ましい。また、通常、ＩＩＩ族窒化物半導体を積層する基板の大きさは直径２インチ程度であるが、本発明の実施形態であるＩＩＩ族窒化物半導体の製造方法を用いる場合には、直径４〜６インチの基板をも使用することができる。
［バッファ層２］ 本実施形態において、バッファ層２は、基板１を高温における化学反応から守る目的や、基板１の材料と半導体層との格子定数の違いを緩和する目的、あるいは、結晶成長のための核発生を促すための層として形成される。
前記バッファ層２は、基板１の表面の少なくとも６０％以上を覆うように形成されていることが好ましく、１００％、即ち、基板１の表面上を隙間無く覆うように形成されていることが最も好ましい。バッファ層２が基板１の表面１を覆う領域が小さくなると、基板１が大きく露出した状態となり、ヒロックやピットを生じてしまうおそれが発生するためである。また、バッファ層２は、基板１の表面に加え、側面を覆うようにして形成しても良く、さらに、基板１の裏面を覆うようにして形成してもかまわない。
前記基板材料として、高温でＮＨ３ガスに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いた場合には、前記バッファ層２がコート層としても作用するので、基板１の化学的な変質を防ぐ点で効果的となる。
［下地層３］ 本実施形態において、下地層３に用いることができる材料としては、必ずしも基板１上に成膜されたバッファ層２と同じである必要はなく、異なる材料を用いても構わないが、ＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
通常、（０００１）ｃ面のサファイア基板１上に、直接スパッタ法で単結晶のＩＩＩ族窒化物半導体層を形成することは、サファイア基板１とＩＩＩ族窒化物半導体層の格子定数の違いのため困難である。そこで、サファイア基板１とＩＩＩ族窒化物半導体層との間に単結晶のＩＩＩ族窒化物半導体からなり、かつ結晶性の良い下地層３をあらかじめ形成し、その上にスパッタ法によりＩＩＩ族窒化物半導体を形成することによって、結晶性の良いＩＩＩ族窒化物半導体の単結晶を形成することができる。
下地層３は、必要に応じて、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であれば、ドープされた構成としても良いが、アンドープ（＜１×１０１７／ｃｍ３）の構成とすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。基板１が導電性である場合には、下地層３にドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板１に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板１直上の層はドープしない結晶とした方が、結晶性が良好となる。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
［ｎ型コンタクト層４］ 本実施形態において、ｎ型コンタクト層４に用いることができる材料としては、下地層３と同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。前記ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。また、前述したように、ｎ型コンタクト層４は、下地層３を兼ねた構成とすることもできる。
［ｎ型クラッド層５］ 上述のｎ型コンタクト層４と後述の多重量子井戸構造層２０との間には、ｎ型クラッド層５を設けることが好ましい。本実施形態において、ｎ型クラッド層５に用いることができる材料としては、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等により成膜することが可能であり、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎ型クラッド層５には、活性層への電子供給、格子定数差の緩和、などの効果を持たせることができる。また、ｎ型クラッド層５は、ｎ型コンタクト層４の最表面に生じた平坦性の悪化を埋めるための役割を持つ。ｎ型クラッド層５は、また、ＧａＩｎＮとする場合には、発光の再吸収を引き起こさない意味で、多重量子井戸構造層２０のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
［多重量子井戸構造層２０］ 本実施形態の多重量子井戸構造層２０は、交互に積層された障壁層６と井戸層７とから構成されている。本発明の半導体素子においては、ｎ型クラッド層５上に、始めに障壁層６が形成され、その障壁層６上に井戸層７が形成される。
この構造を５回繰り返し積層したのち、５番目の井戸層７上に、６番目の障壁層６が形成され、多重量子井戸構造造２０の両側を障壁層６で挟み込む構造とされている。ただし、この繰り返し構造の回数は、特に制限されない。目的とする素子の特性、材料にとって最適な繰り返し回数が設定される。
また、多重量子井戸構造層２０全体の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚が好ましい。例えば、多重量子井戸構造層２０の膜厚は、１〜５００ｎｍの範囲であることが好ましく、１００ｎｍ前後の膜厚であればより好ましい。この範囲にあると、発光出力の向上に寄与する。
多重量子井戸構造層２０に用いられる材料は、窒化物系化合物半導体であり、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体である。本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ及びＡｓ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
［障壁層６］ 障壁層６に用いられる材料は、ＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体であることが好ましい。また、井戸層７に用いられる材料のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する材料でなくてはならない。
［井戸層７］ 井戸層７に用いられる材料は、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等のインジウムを含有する窒化ガリウム系化合物半導体が好ましい。
［ｐ型クラッド層８］ ｐ型クラッド層８としては、多重量子井戸構造層２０のバンドギャップエネルギーより大きくなる組成であり、多重量子井戸構造層２０へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層８が、このようなＡｌＧａＮを含むと、多重量子井戸構造層２０へのキャリアの閉じ込めの点で好ましい。ｐ型クラッド層８のｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３の範囲とされていることが好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
［ｐ型コンタクト層９］ ｐ型コンタクト層９としては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極（後述の透光性ｐ電極１３を参照）との良好なオーミック接触の点で好ましい。また、ｐ型ドーパントを１×１０１８〜１×１０２１／ｃｍ３の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０／ｃｍ３の範囲である。ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。
［ｎ電極１０］ ｎ電極１０に用いられる材料は、導電性がある材料であれば、特に限定されない。例えば、Ａｕ、Ａｌ、ＮｉおよびＣｕ等である。この技術分野でよく知られた慣用の手段で設けることができる。なお、ｎ電極１０は、基板１が導電性の場合には、基板１の半導体積層側の面とは反対側の面に形成される。その場合、ｎ電極１０は、基板１の全面にわたって形成された構成としても良いし、基板１の面上の一部のみに形成された構成とすることもできる。
［透光性ｐ電極１３］ 透光性ｐ電極１３は、上述のようにして作製されるエピタキシャルウェーハのｐ型コンタクト層９上に形成される透光性の電極である。透光性ｐ電極１３に用いられる材料は、透光性および導電性がある材料であれば、特に限定されない。例えば、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）等の材料が挙げられる。
透光性ｐ電極１３は、ｐ型コンタクト層９のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。透光性ｐ電極１３を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
［ｐ電極ボンディングパッド１２］ ｐ電極ボンディングパッド１２は、透光性ｐ電極１３の上に形成される電極である。ｐ電極ボンディングパッド１２に用いられる材料は、Ａｕ、Ａｌ、ＮｉおよびＣｕ等である。これらの周知の材料、構造のものを何ら制限無く用いることができる。ｐ電極ボンディングパッド１２の膜厚は、１００〜１０００ｎｍの範囲内であることが好ましく、３００〜５００ｎｍとすることがより好ましい。ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるが、製造コストの観点からは膜厚は薄いほうが好ましいためである。
次に、本実施形態のＩＩＩ族窒化物半導体発光素子の製造方法について説明する。
前記ＩＩＩ族窒化物半導体発光素子の製造方法は、基板１前処理工程、前記ＩＩＩ族窒化物半導体層の形成工程（積層工程）、および電極形成工程によって構成されている。前記積層工程は、バッファ層２形成工程、下地層３形成工程、ｎ型コンタクト層４形成工程、ｎ型クラッド層５形成工程、多重量子井戸構造層２０形成工程、ｐ型クラッド層８形成工程、ｐ型コンタクト層９形成工程とから構成されている。ここで、多重量子井戸構造層２０形成工程は、障壁層６形成工程と井戸層７形成工程との繰り返しにより構成されている。また、電極形成工程は、ｎ電極１０形成工程、透光性ｐ電極１３形成工程およびｐ電極ボンディングパッド１２形成工程とから構成されている。また、前記積層工程は、バッファ層２をまずスパッタ法で形成し、次に下地層３をＭＯＣＶＤ法で形成し、さらにｎ型コンタクト層４をスパッタ法で形成し、最後にｎ型クラッド層５からｐ型コンタクト層９までをＭＯＣＶＤ法で形成する工程である。
以下、各工程について説明する。
［基板１前処理工程］ 基板１の片面のみをエピタキシャル成長に使用できる程度に鏡面研磨し、スパッタ装置の中へ導入する。前記スパッタ装置は、高周波式の電源を持ち、スパッタターゲット内でマグネットを回転させることにより、磁場のかかる位置を移動させることができる機構を有している。
前記スパッタ装置は、パルスＤＣスパッタ装置もしくはＲＦスパッタ装置であることが好ましい。連続的に放電させるＤＣスパッタ装置を用いる場合は、スパッタターゲット表面のチャージアップを招き、成膜速度が安定しないおそれがあるためである。また、Ｖ族原料をリアクタ内に流通させる反応性（リアクティブ）スパッタ法によって成膜する方法とすることが、反応を制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができる点でより好ましい。さらに、ＲＦスパッタ装置を用いる場合には、均一な厚さの膜を形成するために、マグネットの位置をターゲット内で移動させることが好ましい。具体的な運動の方法は、揺動させたり、回転運動させたりする。
前記スパッタ装置内にＮ２ガスを流量１５ｓｃｃｍ前後で流し、チャンバ内圧力を０．０５〜０．２Ｐａにした後、一定に保持する。基板１を加熱し、基板加熱温度を７００〜１２００℃とする。基板側に３０〜７０Ｗの高周波バイアスを印加し、窒素プラズマに晒すことによって基板表面を洗浄する。窒素プラズマターゲット内のマグネットは、回転させておく。
［バッファ層２形成工程］ Ｎ２ガスに加えて、Ａｒガスを導入した後、基板温度を０〜１０００℃とする。チャンバ内圧力は０．３Ｐａ以上に保持し、Ａｒガスおよび窒素ガスをそれぞれ流量１５ｓｃｃｍ前後および流量５ｓｃｃｍ前後で導入する。高周波バイアスを２０００Ｗとして金属Ａｌスパッタターゲット側に印加し、プラズマを発生させ、成長速度は０．１ｎｍ／ｓ前後で、ＡｌＮを基板１上に膜厚５０ｎｍ形成し、プラズマを立てるのを止める。成膜時は、スパッタターゲット内のマグネットは、回転させておく。
バッファ層２は、素子における格子不整合の問題を解決するための役割を求められるので、単組成の結晶を成膜するのに適し、均一性、生産性、安定性に優れているスパッタ法で作成するのが好ましい。スパッタ法は、ダストなどのチャンバ内のコンタミネーションも少ない点も優れている。また、一般的に、スパッタ法は基板１の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料を含む基板１を用いた場合でも、基板１にダメージを与えることなく基板１上への各層の成膜が可能である。しかしながら、パルスド・レーザー・デポジション（ＰＬＤ）法、パルスド・電子ビーム・デポジション（ＰＥＤ）法、化学蒸着（ＣＶＤ）法、ＭＯＣＶＤ法等により、バッファ層２を形成してもかまわない。
前記スパッタ装置のチャンバ内圧力は、０．３Ｐａ以上であることが好ましい。０．３Ｐａ未満だと、窒素の存在量が小さく、スパッタされた金属が窒化物とならずに基板１に付着するおそれがあるためである。圧力の上限は特に限定されないが、プラズマを発生させることができる程度の圧力に抑制することが必要である。
Ａｒガスの流量に対するＮ２ガス流量比は、Ｎ２ガス流量が２０％以上９９％以下の範囲であることが好ましい。２０％未満の場合は、スパッタ金属が金属のまま基板に付着してしまう場合があり、９９％超の場合は、Ａｒガスの量が少な過ぎ、スパッタレートが低下してしまう場合があるためである。成膜の安定性を考慮すると、上記のＮ２ガス流量比が５０％以上９０％以下の範囲が特に好ましい。
基板温度は、０〜１０００℃の範囲とすることが好ましく、２００〜８００℃の範囲とすることがより好ましい。基板１の温度が０℃未満の場合、バッファ層２が基板１全面を覆うことができず、基板１表面が露出するおそれがあり、基板温度が１０００℃超の場合、金属原料のマイグレーションが活発となり、柱状結晶ではなく単結晶の膜に近いものが成膜され、バッファ層２としては適さないものとなる場合があるためである。
混晶を成膜する方法には、金属材料の混合物（必ずしも、合金を形成していなくても構わない）をスパッタターゲットとして用いる方法と、異なる材料からなる２つのスパッタターゲットを用意して同時にスパッタする方法がある。一定の組成の膜を成膜する場合には混合材料のスパッタターゲットを用い、組成の異なる何種類かの膜を成膜する場合には複数のスパッタターゲットをチャンバ内に設置し、同時スパッタを行えばよい。
［下地層３形成工程］ ＭＯＣＶＤ装置のチャンバ内にバッファ層２を成膜した基板１を搬送する。前記ＭＯＣＶＤ装置内にＮ２ガスを導入した後、基板温度を上げて８３０℃とした時点でＮＨ３ガスをチャンバ内に導入し、さらに基板温度を上げて１０５０℃前後として、バッファ層２表面に付着した汚れを昇華除去する。その後、基板温度を下げて１０２０℃前後とした後、バブリングによって発生させた、たとえば、ＴＭＧの蒸気をチャンバ内へ流通させ、基板１上に形成したバッファ層２上に膜厚１〜１０μｍのＧａＮを含む下地層３を形成する。
＜下地層３の結晶性＞ 下地層３の結晶性は、非対称面である（１０−１０）面において、Ｃｕβ線Ｘ線発生源を光源として用いたＸＲＣで測定される半値幅が３００ａｒｃｓｅｃ以下であることが好ましい。また、対称面である（０００２）面においては、ＸＲＣの半値幅が１５０ａｒｃｓｅｃ以下であることが好ましく、１００ａｒｃｓｅｃ以下であることが好ましい。半値幅が上記値より大きい場合には、下地層３に必要とされる結晶性が低すぎて、スパッタ法によっては、結晶性の高いｎ型コンタクト層４をこの下地層３上に形成することはできないおそれがある。また、下地層３の膜厚は１μｍ以上とするのが、結晶性の良い下地層３を得るために好ましい。下地層３が１μｍより薄い膜厚の場合には、良好な結晶性を得ることが難しい。上限は特に無いが、基板の加工しやすさや工程の時間などを考えると、５μｍ前後が好ましい。また、下地層３は、ドーピングを行って形成しても、ノンドープで形成してもかまわない。
下地層３は結晶性が高い膜とすることが必要なので、ＭＯＣＶＤ法により形成することが望ましい。ＭＯＣＶＤ法では、キャリアガスとしてＨ２ガスまたはＮ２ガス、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。
また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いる。
［ｎ型コンタクト層４形成工程］ 前記下地層３までを形成した基板１を、スパッタ装置のチャンバ内に搬送する。このスパッタ装置は、高周波式の電源を持ち、四角形のＧａターゲット内のマグネットをスイープさせることで、磁場が印加される位置を動かすことができる機構を有する。また、Ｇａスパッタターゲット内には冷媒を流通させるための配管が配置され、その配管内を２０℃に冷却した冷媒が流通し、熱によるＧａの融解を防ぐ機構も有する。
前記スパッタ装置のチャンバ内にＡｒガスおよびＮ２ガスを導入した後、基板温度を８００℃前後まで上昇させる。スパッタターゲット内マグネットをチャージアップ防止のため回転させ、２０００Ｗ前後の高周波バイアスをＧａスパッタターゲット側に印加し、チャンバ内圧力を０．５Ｐａ前後に保持し、Ａｒガス流量を１０ｓｃｃｍ前後、Ｎ２ガス流量を１０ｓｃｃｍ前後とした条件（ガス全体に対するＮ２の比は５０％前後）で、前記下地層３上に、成長速度を２ｎｍ／ｓ前後にして、膜厚２μｍ前後の単結晶ＧａＮを含むｎ型コンタクト層４をスパッタ成膜する。成膜後、プラズマを立てるのを止め、大気開放し、ｎ型コンタクト層４までを成膜した基板１をチャンバから外に取り出す。
前記スパッタ成膜においては、一般にＩＩＩ族金属をスパッタターゲットにし、スパッタ装置のチャンバ（リアクタ）内にＶ族原料、たとえば、窒素原子含有ガス（Ｎ２、ＮＨ３など）を導入し、気相中でＩＩＩ族金属と窒素原子を反応させる反応性（リアクティブ）スパッタ法を用いることが、反応を制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができる点でより好ましい。また、連続的に放電させるＤＣスパッタでは帯電が激しく、成膜速度のコントロールが困難であるので、パルス的にバイアスを与えることができるパルスＤＣスパッタ、あるいは、ＲＦスパッタを用いる。スパッタ法によってｎ型コンタクト層４を形成する際には、高エネルギーの反応種を基板１に供給することが好ましいので、スパッタ装置内で基板１がプラズマの中に位置するように配置することが好ましく、スパッタターゲットと基板１は、対面する位置関係とすることが好ましい。さらに、基板１とスパッタターゲットの距離は、１０ｍｍ〜１００ｍｍとすることが好ましい。また、チャンバ内にはできるだけ不純物を残したくないので、スパッタ装置の到達真空度は、１．０×１０−３Ｐａ以下であることが好ましい。
スパッタ法によるＩＩＩ族窒化物半導体の成膜速度は、０．１ｎｍ／ｓ〜１０μｍ／ｓとすることが望ましい。１０μｍ／ｓより速い速度では、積層されたＩＩＩ族窒化物半導体は結晶とならずに非晶質となる。また、０．１ｎｍ／ｓより遅い成膜速度では、プロセスが無駄に長時間となり、工業的に利用することが難しい。スパッタ法においてターゲット側に印加するバイアスは、大きい方が好ましい。結晶成長中の基板表面での反応種のマイグレーションを活発にすることができ、結晶性を高めることができるためである。たとえば、成膜時には、ターゲット側に印加するバイアスを２０００Ｗ前後とすることが好ましい。スパッタ装置のチャンバ内の圧力は、０．３Ｐａ以上であることが好ましい。０．３Ｐａ未満だと、窒素の存在量が小さく、スパッタされた金属が窒化物とならずに基板１に付着するおそれがあるためである。圧力の上限は特に限定されないが、プラズマを発生させることができる程度の圧力に抑制することが必要である。
＜ガス雰囲気＞ スパッタ法によるＩＩＩ族窒化物半導体の成膜は、流量比が２０〜８０％となる窒素原子含有ガスと、残部が不活性原子含有ガスとからなるガス雰囲気において、行うことが好ましい。前記窒素原子含有ガスは、プラズマ化されて窒素原子に分解され、結晶成長のための原料となり、ＩＩＩ族原料が豊富なガス雰囲気でｎ型コンタクト層４の成長を行うことができるため、結晶性の良いｎ型コンタクト層４を成長させることができる。前記不活性原子含有ガスは、Ａｒガスなどの不活性ガスに加えてＨ２ガスを含んでいても良い。また、スパッタターゲットを効率よくスパッタするために、Ａｒガスなどの重くて反応性の低い不活性ガスを混入させる。前記ガス雰囲気における窒素原子含有ガスの割合は、２０％〜８０％とすることが好ましく、たとえば、ガス雰囲気がＮ２ガスとＡｒガスとからなる場合、Ａｒガス流量に対してＮ２ガス流量を２０％〜８０％とするのが好ましい。Ａｒガスに対するＮ２ガスの流量比が２０％より少ない場合は、スパッタされた金属が化合物を形成しないで金属のまま付着するという問題を生じ、Ａｒガスに対するＮ２ガスの流量比が８０％より多い場合は、Ａｒガスの量が少ないので、スパッタ速度が低下するという問題が生ずる。
スパッタ法によるＩＩＩ族窒化物半導体の成膜が、流量比が２０〜５０％となる窒素原子含有ガスと、残部が不活性原子含有ガスとからなるガス雰囲気において行なわれることがさらに好ましい。不活性原子含有ガスの量が十分存在するので、スパッタ速度が相対的に速いとともに、窒素原子含有ガスの量が十分存在するので、結晶性の良いＩＩＩ族窒化物半導体を成膜できるためである。
＜基板温度＞ スパッタ法によるＩＩＩ族窒化物半導体を成膜するときの基板温度は、６００〜１２００℃であることが好ましい。６００℃より低い温度では、基板面での反応種のマイグレーションが抑えられて、結晶性の良いｎ型コンタクト層４の形成が困難であり、１２００℃より高い温度では、形成されたｎ型コンタクト層４が再分解を起こす危険が生じるためである。
スパッタ法によるＩＩＩ族窒化物半導体を成膜するときの基板温度は、８００〜１０００℃であることがさらに好ましい。基板面での反応種のマイグレーションを活発に行わせる一方、再分解を起こす危険性が全く無くなる温度範囲であるためである。
ｎ型コンタクト層４を混晶として成膜するには、金属材料の混合物（必ずしも、合金を形成していなくても構わない）をスパッタターゲットとして用いる方法がある。たとえば、ＡｌＧａＮ層を形成する場合には、スパッタターゲットにＡｌＧａ合金を用い、ＩｎＧａＮを形成する場合には、スパッタターゲットにＩｎＧａ合金を用いる。また、異なる材料からなる２つのスパッタターゲットを用意して同時にスパッタする方法もある。一定の組成の膜を成膜する場合には混合材料のスパッタターゲットを用い、組成の異なる何種類かの膜を成膜する場合には複数のスパッタターゲットをチャンバ内に設置し、同時スパッタを行えばよい。
ｎ型コンタクト層４へのｎ型ドーパントのドーピングは、スパッタターゲットとしてＩＩＩ族金属と不純物原料を共存させることで行うことができる。たとえば、ＧａＮにＳｉをドーピングする場合は、スパッタターゲットのＧａ金属にＳｉの小片を併置しておくことで、ＳｉをドープしたＧａＮを形成することができる。固体Ｇａの表面上にＳｉの小片を置いてスパッタターゲットとした場合、Ｇａの表面積に対するＳｉ小片の表面積の割合を０．１〜５％とすることで、１×１０１８〜８×１０１９個／ｃｍ３のキャリア濃度のｎ型ＧａＮ単結晶層をｎ型コンタクト層４として成膜させることができる。ｎ型ドーパントとしては、Ｓｉ以外にゲルマニウム（Ｇｅ）や錫（Ｓｎ）なども同様に用いることができる。また、温度を上げてＳｉを溶解させた状態のＧａ金属をスパッタターゲットに用いることも可能である。スパッタターゲットとなるＧａとＳｉの割合を実験的に求めることで、所望の不純物濃度のＧａＮを形成することができる。
このようにしてｎ型ドーパントをドープしてスパッタ法で成膜したＧａＮは、ｎ型コンタクト層４として用いることができる。ｎ型コンタクト層４とは、ＩＩＩ族窒化物半導体発光素子を形成するときにｎ電極を形成させる層のことである。通常、絶縁物を基板として用いることが多いＩＩＩ族窒化物半導体発光素子においては、エッチングによってｎ型コンタクト層４を露出させ、ｎ電極を形成する場合が多い。ｎ型コンタクト層４は、横方向に電流を流す機能と、発光層などの機能層にキャリアを注入する機能を持つ。そのため、平坦な膜を形成することに優れるスパッタ法で作製したｎ型コンタクト層４は、リーク電流の低減や、ＥＳＤ耐性の向上などの効果がある。
［ｎ型クラッド層５形成工程］ ｎ型クラッド層５の成膜法は特に限定されず、スパッタ法、ＭＯＣＶＤ法、ハイドライド気相成長（ＨＶＰＥ）法、ＭＢＥ法等、窒化物半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からＭＯＣＶＤ法である。
なお、後工程である障壁層６、井戸層７、多重量子井戸構造層２０、ｐ型クラッド層８およびｐ型コンタクト層９に対しても、好ましくはＭＯＣＶＤ法で形成する。
ｎ型クラッド層５を形成させる具体的手順としては、熱洗浄を行ったのち、基板温度を７００℃ぐらいまで下げたあと、ＮＨ３ガスはそのまま流通させながら、ＳｉＨ４ガス、およびバブリングによって発生したＴＭＩおよびＴＥＧの蒸気をチャンバ内へ流し、１〜１００ｎｍの膜厚を成すＳｉがドープされたＩｎ０．１Ｇａ０．９Ｎを含むｎクラッド層５を１×１０１７〜３×１０１９ｃｍ−３の電子濃度を持つように形成する。その後、ＴＭＩ、ＴＥＧおよびＳｉ２Ｈ６のバルブを切り替え、これらの原料の供給を停止する。
［障壁層６形成工程］ ＳｉがドープされたＩｎ０．１Ｇａ０．９Ｎを含むｎクラッド層５の成長終了後、基板温度やチャンバ内の圧力、キャリアガスの流量や種類はそのままで、ＴＥＧのバルブを切り替えてＴＥＧのチャンバ内への供給を行い、１〜１００ｎｍの膜厚を成すＧａＮを含む障壁層６を形成する。
［井戸層７形成工程］ ＧａＮを含む障壁層６の成長終了後、基板温度やチャンバ内の圧力、キャリアガスの流量や種類はそのままで、ＴＥＧとＴＭＩのバルブを切り替えてＴＥＧとＴＭＩのチャンバ内への供給を行い、１〜５０ｎｍの膜厚を成すＩｎ０．２Ｇａ０．８Ｎを含む井戸層７を形成する。
［多重量子井戸構造層２０形成工程］ Ｉｎ０．２Ｇａ０．８Ｎを含む井戸層７の成長終了後、再びＧａＮを含む障壁層６の成長を行う。このような手順を５回繰り返し、５層のＧａＮを含む障壁層６と５層のＩｎ０．２Ｇａ０．８Ｎを含む井戸層７を作製する。更に、最後のＩｎ０．２Ｇａ０．８Ｎを含む井戸層７上にＧａＮを含む障壁層６を形成し、多重量子井戸構造層２０を形成する。
［ｐ型クラッド層８形成工程］ チャンバ内の圧力を５０〜８００ｍｂａｒ、基板温度を８５０〜１１００℃、キャリアガスをＮ２ガスからＨ２ガスに変更し、チャンバ内の圧力と温度が安定するのを待って、ＴＥＧとＴＭＡとＣｐ２Ｍｇのバルブを切り替え、これらの原料のチャンバ内への供給を開始し、１〜５０ｎｍの膜厚を成すＭｇがドープされたＡｌ０．２Ｇａ０．８Ｎを含むｐ型クラッド層８を形成する。
［ｐ型コンタクト層９形成工程］ 温度、圧力、キャリアガスをｐ型クラッド層８の成長時と同じに保ったまま、ＴＭＡとＴＭＧとＣｐ２Ｍｇのチャンバ内への供給を開始し、成長を行う。Ｃｐ２Ｍｇを流通させる量は事前に検討してあり、正孔濃度が８×１０１７ｃｍ−３となるように調整し、５０〜１０００ｎｍの膜厚を成すＭｇがドープされたＡｌ０．０２Ｇａ０．９８Ｎを含むｐ型コンタクト層９を形成する。ＭｇがドープされたＡｌ０．０２Ｇａ０．９８Ｎを含むｐ型コンタクト層９の成長を終了した後、ヒーターを停止して、基板温度を室温まで降温する。成長終了直後、ＮＨ３ガスの流量を１／５０に減量してキャリアをＨ２ガスからＮ２ガスに切り替える。その後９５０℃にてＮＨ３ガスを完全に停止する。基板温度が室温まで降温したのを確認して、成膜した基板１を大気中に取り出す。
なお、ｐ型コンタクト層９は、スパッタ法、ＭＯＣＶＤ法、ＭＢＥ法などを使用できるが、スパッタ法かＭＢＥ法を用いることが薦められる。活性化アニールを実施しなくてもｐ型半導体を得ることができるため、活性化アニールによる発光層の破壊によって発光出力が損なわれる危険性を回避できるためである。
［電極形成工程］ 公知のフォトリソグラフィー技術によってｐ型コンタクト層の表面上に、ＩＴＯ等を含む透光性ｐ電極と、その上にＡｕ等を含むｐ電極ボンディングパッドとを形成し、ｐ側電極とする。次に、ドライエッチングをして、ｎ型コンタクト層のｎ側電極を形成する部分を露出し、前記露出部分にＡｌ等を含むｎ側電極を作製する。
更に、サファイア基板の裏面を、研削および研磨してミラー状の面とする。その後、３５０μｍ角程度の正方形チップに切断し、電極が上になるように、リードフレーム上に載置し、金線でリードフレームに結線して発光ダイオードとする。
ＩＩＩ族窒化物半導体発光素子製造工程において、ｎ型コンタクト層４の形成の際、ｎ型ドーパントの代わりにｐ型ドーパントを添加することによって、ｐ型コンタクト層９を下地層３の上に形成することもできる。この場合、各層の成膜順序を変更し、ＩＩＩ族窒化物半導体発光素子構造は、基板１とその上にバッファ層２、下地層３、ｐ型コンタクト層９、ｐ型クラッド層８、多重量子井戸構造層２０、ｎ型クラッド層５、ｎ型コンタクト層４を順次積層したものとなる。ここで、多重量子井戸構造層２０は、複数の障壁層６と複数の井戸層７とから構成されている。さらに、ｐ型コンタクト層９の露出面部分に、透光性ｐ電極１３と電極ボンディングパッド１２とを形成し、ｎ型コンタクト層４上には、ｎ電極１０を形成する。ここで、前記ｎ型電極１０は、膜厚を薄くし、光透過性を持たせたＡｕから構成することにより、ｎ型コンタクト層４上面部から光を取り出すことができる。ｐ型ドーパントとしては、Ｍｇ，Ｚｎ等を用いることができる。
以下、本実施形態の効果について説明する。
本発明の実施形態であるＩＩＩ族窒化物半導体の製造方法は、流量比が２０〜８０％となる窒素原子含有ガスと、残部が不活性原子含有ガスとからなるガス雰囲気において、スパッタ成膜を行う構成なので、ｎ型コンタクト層４を構成する原料が豊富に存在する雰囲気で、基板温度を高温にしてスパッタ成膜を行う構成となり、ｎ型コンタクト層４の結晶性を上げるとともに、生産性を向上させることができる。
特に、Ｎ２ガスとＡｒガスからなるガス雰囲気において、基板温度を６００℃以上１２００℃以下として、かつＧａスパッタターゲットを用いてスパッタ成膜した場合には、効率よく結晶性の高いＧａＮ層を形成することができる。
また、本発明の実施形態であるＩＩＩ族窒化物半導体の製造方法は、基板１上に、ＸＲＣで測定した半値幅が、（１０−１０）面方向で３００ａｒｃｓｅｃ以下であるような結晶性の高い単結晶のＩＩＩ族窒化物半導体を含む下地層３を、ＭＯＣＶＤ法により膜厚１μｍ以上形成した上に、前記スパッタ成膜を行う構成なので、ＭＯＣＶＤ法を用いなくとも、前記反応性スパッタ法によって、容易に、結晶性の高いｎ型コンタクト層４を形成することができる。
さらに、本発明の実施形態であるＩＩＩ族窒化物半導体の製造方法は、ドナー不純物を含み、かつ、ｎ導電性を持つ単結晶のｎ型コンタクト層４を形成できる構成であるので、結晶性に加え、導電性も優れたｎ型コンタクト層４を形成することができ、ＬＥＤやＬＤのｎ型コンタクト層や、ＦＥＴのような電子デバイスなどさまざまな半導体素子の製造に用いることができる。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
表面を鏡面研磨した直径２インチの（０００１）ｃ面サファイア基板を、フッ酸と有機溶媒により洗浄した後、スパッタ装置のチャンバ内へ導入した。前記スパッタ装置は、高周波式の電源を持ち、スパッタターゲット内でマグネットを回転させることにより、磁場のかかる位置を動かすことができる機構を有していた。
［基板洗浄］ 前記チャンバ内にＮ２ガスを１５ｓｃｃｍの流量で導入した後、基板温度を上げて、７５０℃とした。さらに、チャンバ内圧力を０．０８Ｐａに保持して、スパッタターゲット内マグネットを回転させながら、基板側に５０Ｗの高周波バイアスを印加し、基板表面をＮ２プラズマに晒すことで基板洗浄を行った。その後、プラズマを立てるのを止めた。
［バッファ層形成］ 次に、前記Ｎ２ガスに加え、新たにＡｒガスを導入し、基板温度を５００℃まで低下させた。スパッタターゲット内マグネットを回転させ、２０００Ｗの高周波バイアスをＡｌ金属スパッタターゲット側に印加し、チャンバ内圧力を０．５Ｐａに保持し、Ａｒガス流量を１５ｓｃｃｍ、Ｎ２ガス流量を５ｓｃｃｍとし（ガス全体に対するＮ２の比は２５％）の条件で、サファイア基板上にＡｌＮを成膜した。成長速度は０．１２ｎｍ／ｓであった。５０ｎｍのＡｌＮを成膜後、プラズマを立てるのを止めた。これにより、基板上に５０ｎｍの厚さの多結晶のＡｌＮからなるバッファ層を形成した。
［基板洗浄］ バッファ層を形成した基板を前記スパッタ装置より取り出し，ＭＯＣＶＤ装置のチャンバ内へ搬送した。前記チャンバ内にＨ２ガスを流通した状態で、基板温度を上げた。基板温度が８３０℃となってからは、ＮＨ３ガスもチャンバ内に流通させた。
最終的に、基板温度を１０５０℃で一定時間保持することにより、バッファ層の表面に付着した汚れを昇華除去した。
［下地層形成］ 基板温度を１０２０℃まで低下させた後、Ｈ２ガスを止め、ＮＨ３ガスはそのまま流通させた状態で、バブリングによって発生させたＴＭＧの蒸気をチャンバ内へ流通し、単結晶ＧａＮからなる下地層を、膜厚６μｍで形成した。その後、ＴＭＧの供給を停止し、降温した。
前記下地層のＸＲＣ測定を行った。測定には、Ｃｕβ線Ｘ線発生源を光源として用いて、対称面である（０００２）面と非対称面である（１０−１０）面で行った。前記下地層は、（０００２）面の測定では半値幅８０ａｒｃｓｅｃ、（１０−１０）面では半値幅２５０ａｒｃｓｅｃを示した。また、前記下地層に不純物をドーピングしなかったため、前記下地層は高抵抗であった。
［ｎ型コンタクト層形成］ 次に、前記下地層を形成した基板を、スパッタ装置のチャンバ内に移送した。このスパッタ装置は、高周波式の電源を持ち、四角形のＧａスパッタターゲット内のマグネットをスイープさせることで、磁場が印加される位置を動かすことができる機構を有していた。また、Ｇａスパッタターゲット内には冷媒を流通させるための配管が配置され、その配管内を２０℃に冷却した冷媒が流通し、熱によるＧａの融解を防ぐ機構も有していた。
スパッタ装置のチャンバ内にＡｒガスおよびＮ２ガスを導入した後、基板温度を８００℃まで上昇させた。スパッタターゲット内マグネットを回転させ、２０００Ｗの高周波バイアスをＧａスパッタターゲット側に印加し、チャンバ内圧力を０．５Ｐａに保持し、Ａｒガス流量を１０ｓｃｃｍ、Ｎ２ガス流量を１０ｓｃｃｍとした条件（ガス全体に対するＮ２の比は５０％）で、前記下地層上に単結晶ＧａＮを成膜した。成長速度は２ｎｍ／ｓであった。膜厚２μｍのＧａＮからなるＩＩＩ族窒化物半導体層を成膜後、プラズマを立てるのを止めた。
前記ｎ型コンタクト層の表面は鏡面で透明であった。ＸＲＣ測定を下地層と同じように行った。表１に示すように、前記ｎ型コンタクト層の非対称面である（１０−１０）面の半値幅は２６５ａｒｃｓｅｃであり、下地層とほぼ同等の値であるので、下地層と前記ｎ型コンタクト層の結晶性はほぼ等しいことが分かった。なお、対称面については下地層の情報を拾う可能性が大きいので、測定は行わなかった。
（実施例２）
ｎ型コンタクト層を形成する際に、Ｓｉドープを行った他は実施例１と同じ条件で、バッファ層、下地層およびｎ型コンタクト層からなる実施例２サンプルを作製した。Ｓｉドープは、Ｇａスパッタターゲット上にＳｉ小片を置いてスパッタ成膜することにより行った。ＧａスパッタターゲットにおけるＧａ金属の表面積に対してＳｉ小片の表面積の割合がおよそ０．２％となるものを用いた。
実施例２サンプルのｎ型コンタクト層の表面は鏡面であり、また透明であった。また、前記ｎ型コンタクト層のホール測定を行ったところｎ型の導電性を示し、キャリア濃度は２×１０１８個／ｃｍ３であった。実施例２の結果について、表２に示した。
（実施例３）
ｎ型コンタクト層を形成する際に、基板温度を９００℃とし、チャンバ内のガス雰囲気を、Ａｒガス流量を５ｓｃｃｍ、Ｎ２ガス流量を１５ｓｃｃｍとした（ガス全体に対するＮ２の比は７５％）以外は実施例２と同様にして、バッファ層、下地層およびｎ型コンタクト層からなる実施例３サンプルを作製した。
実施例３サンプルのｎ型コンタクト層の表面は鏡面であり、また透明であった。また、前記ｎ型コンタクト層のホール測定を行ったところｎ型の導電性を示し、キャリア濃度は７×１０１９個／ｃｍ３であった。
（比較例１）
ｎ型コンタクト層を形成する際に、基板温度を５００℃とした以外は実施例３と同様にして、バッファ層、下地層およびｎ型コンタクト層からなる比較例１サンプルを作製した。
比較例３サンプルのｎ型コンタクト層の表面は黄味を帯びた透明であった。また、前記ｎ型コンタクト層のホール測定を行ったところ、電気的測定を行うことができなかった。
ＧａＮ層の結晶性が悪く、導電性を制御できなかったためと考えられる。実施例３および比較例１の結果について、表３に示した。
（実施例４）
まず、表面を鏡面研磨した直径２インチの（０００１）ｃ面サファイア基板を、フッ酸と有機溶媒により洗浄した後、スパッタ装置のチャンバ内へ導入した。前記スパッタ装置は、高周波式の電源を持ち、スパッタターゲット内でマグネットを回転させることにより、磁場のかかる位置を動かすことができる機構を有していた。
［基板洗浄］ 前記チャンバ内にＮ２ガスを１５ｓｃｃｍの流量で導入した後、基板温度を上げて、７５０℃とした。さらに、チャンバ内圧力を０．０８Ｐａに保持して、スパッタターゲット内マグネットを回転させながら、基板側に５０Ｗの高周波バイアスを印加し、基板表面をＮ２プラズマに晒すことで基板洗浄を行った。その後、プラズマを立てるのを止めた。
［バッファ層形成］ 次に、前記Ｎ２ガスに加え、新たにＡｒガスを導入し、基板温度を５００℃まで低下させた。スパッタターゲット内マグネットを回転させ、２０００Ｗの高周波バイアスをＡｌ金属ターゲット側に印加し、チャンバ内圧力を０．５Ｐａに保持し、Ａｒガス流量を１５ｓｃｃｍ、Ｎ２ガス流量を５ｓｃｃｍとし（ガス全体に対するＮ２の比は２５％）の条件で、サファイア基板上にＡｌＮを成膜した。成長速度は０．１２ｎｍ／ｓであった。５０ｎｍのＡｌＮを成膜後、プラズマを立てるのを止めた。これにより、基板上に５０ｎｍの厚さの多結晶のＡｌＮからなるバッファ層を形成した。
［基板洗浄］ バッファ層を形成した基板を前記スパッタ装置より取り出し，ＭＯＣＶＤ装置のチャンバ内へ搬送した。前記チャンバ内にＨ２ガスを流通した状態で、基板温度を上げた。基板温度が８３０℃となってからは、ＮＨ３ガスもチャンバ内に流通させた。
最終的に、基板温度を１０５０℃で一定時間保持することにより、バッファ層の表面に付着した汚れを昇華除去した。
［下地層形成］ 基板温度を１０２０℃まで低下させた後、Ｈ２ガスを止め、ＮＨ３ガスはそのまま流通させた状態で、バブリングによって発生させたＴＭＧの蒸気をチャンバ内へ流通し、単結晶ＧａＮからなる下地層を、膜厚２μｍで形成した。その後、ＴＭＧの供給を停止し、降温した。
［ｎ型コンタクト層形成］ 次に、前記下地層を形成した基板を、スパッタ装置のチャンバ内に移送した。このスパッタ装置は、高周波式の電源を持ち、四角形のＧａスパッタターゲット内のマグネットをスイープさせることで、磁場が印加される位置を動かすことができる機構を有していた。また、Ｇａスパッタターゲット内には冷媒を流通させるための配管が配置され、その配管内を２０℃に冷却した冷媒が流通し、熱によるＧａの融解を防ぐ機構も有していた。また、Ｓｉドープをするために、Ｇａスパッタターゲット上にＳｉ小片を置いた。ＧａスパッタターゲットにおけるＧａ金属の表面積に対してＳｉ小片の表面積の割合がおよそ０．２％となるものを用いた。
スパッタ装置のチャンバ内にＡｒガスおよびＮ２ガスを導入した後、基板温度を８００℃まで上昇させた。スパッタターゲット内マグネットを回転させ、２０００Ｗの高周波バイアスをＧａスパッタターゲット側に印加し、チャンバ内圧力を０．５Ｐａに保持し、Ａｒガス流量を１０ｓｃｃｍ、Ｎ２ガス流量を１０ｓｃｃｍとした条件（ガス全体に対するＮ２の比は５０％）で、前記下地層３上にＳｉドープした単結晶ＧａＮを成膜した。成長速度は２ｎｍ／ｓであった。膜厚２μｍのＳｉドープＧａＮからなるｎ型コンタクト層を成膜後、プラズマを立てるのを止めた。
［基板洗浄］ 次に、その基板を、ＭＯＣＶＤ装置のチャンバ内へ搬送した。チャンバ内をＮ２ガスで置換し、基板温度を上げた。基板温度が８３０℃となってからは、ＮＨ３ガスもチャンバ内に流通させ、最終的に１０００℃で一定時間保持することにより、ＳｉドープＧａＮからなるｎ型コンタクト層の最表面に付着した汚れを昇華除去した。
［ｎ型クラッド層形成］ 続いて、基板温度を７４０℃まで低下させ、Ｎ２ガスを止め、ＮＨ３ガスはそのまま流通させながら、ＳｉＨ４ガス、およびバブリングによって発生させたＴＭＩおよびＴＭＧの蒸気をチャンバ内へ流通させ、ＳｉドープＩｎ０．１Ｇａ０．９Ｎクラッド層を、１８ｎｍの膜厚で形成した。その後、ＴＭＩ，ＴＭＧおよびＳｉＨ４のバルブを切り替え、これら原料の供給を停止した。
［多重量子井戸構造層形成］ 次に、ＧａＮ障壁層とＩｎ０．２Ｇａ０．８Ｎ井戸層で構成される多重量子井戸構造層を作製した。多重量子井戸構造層の作製に当たっては、ＳｉドープＩｎ０．１Ｇａ０．９Ｎクラッド層上に、はじめにＧａＮ障壁層を形成し、そのＧａＮ障壁層上にＩｎ０．２Ｇａ０．８Ｎ井戸層を形成した。この構造を５回繰り返し積層したのち、５番目のＩｎ０．２Ｇａ０．８Ｎ井戸層上に、６番目のＧａＮ障壁層を形成し、多重量子井戸構造の両側をＧａＮ障壁層で挟み込んだ構造とした。すなわち、ＳｉドープＩｎ０．１Ｇａ０．９Ｎクラッド層の成長終了後、基板温度やチャンバ内圧力、キャリアガス流量および種類はそのままで、ＴＥＧのバルブを切り替えてＴＥＧをチャンバ内に供給し、ＧａＮ障壁層を成長させた。これにより、ＧａＮ障壁層を、１５ｎｍの膜厚で形成した。
ＧａＮ障壁層の成長終了後、基板温度やチャンバ内圧力、キャリアガス流量および種類はそのままで、ＴＥＧとＴＭＩのバルブを切り替えて、ＴＥＧとＴＭＩをチャンバ内に供給し、Ｉｎ０．２Ｇａ０．８Ｎ井戸層を成長させた。これにより、Ｉｎ０．２Ｇａ０．８Ｎ井戸層を２ｎｍの膜厚で形成した。Ｉｎ０．２Ｇａ０．８Ｎ井戸層の成長終了後、再びＧａＮ障壁層の成長を行うという手順を５回繰り返し、５層のＧａＮ障壁層と５層のＩｎ０．２Ｇａ０．８Ｎ井戸層を作製した後、最後に６層目のＧａＮ障壁層を形成し、多重量子井戸構造層とした。
［ｐ型クラッド層形成］ さらに、チャンバ内圧力を２００ｍｂａｒ、基板温度を１０２０℃、キャリアガスをＮ２ガスからＨ２ガスに変更し、チャンバ内圧力と基板温度が安定するのを待って、ＴＭＧとＴＭＡとシクロペンタジエニルマグネシウム（以下、Ｃｐ２Ｍｇ）のバルブを切り替え、これらの原料をチャンバ内へ供給し、ＭｇドープＡｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層を３ｎｍの膜厚で形成した。
［ｐ型コンタクト層形成］ 最後に、チャンバ内圧力、基板温度、キャリアガス流量および種類を前記ｐ型クラッド層の成長時と同じに保ったまま、ＴＭＡとＴＭＧとＣｐ２Ｍｇをチャンバ内へ供給し、ＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層を１５０ｎｍの膜厚で形成した。ＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層の正孔濃度は、８×１０１７ｃｍ−３となるように、Ｃｐ２Ｍｇの流通量は事前に調整しておいた。
ＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層の成長終了後、ＮＨ３ガス流量を１／５０に減量し、また、キャリアガスをＨ２ガスからＮ２ガスに切り替えた。その後９５０℃にてＮＨ３ガスを完全に停止し、さらにヒーターを停止し、基板温度を２０分かけて降温し、基板温度が３００℃近くまで降温したのを確認して、ロードロックを通じてウェーハをウェーハトレイごと大気中に取り出した。以上のような手順により、半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハを作製した。ここで、ＭｇドープＡｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層およびＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層は、ｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型を示した。
つまり、前記エピタキシャルウェーハは、ｃ面を有するサファイア基板上に、膜厚５０ｎｍの多結晶ＡｌＮからなるバッファ層を形成した後、基板側から順に、膜厚２μｍのＧａＮからなる下地層、４×１０１９ｃｍ−３のキャリア濃度を持ち、膜厚２μｍのＳｉドープしたＧａＮからなるｎ型コンタクト層、１×１０１８ｃｍ−３のキャリア濃度を持ち、膜厚１８０ÅのＩｎ０．１Ｇａ０．９Ｎからなるｎ型クラッド層、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる、各層の膜厚が１５ｎｍである６層のＧａＮ障壁層と、各層の膜厚が２ｎｍである５層のＩｎ０．２Ｇａ０．８Ｎ井戸層とからなるノンドープの多重量子井戸構造（発光層）、膜厚３ｎｍのＭｇドープＡｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層、膜厚１５０ｎｍのＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層を積層した構造を有する。
次いで、前記エピタキシャルウェーハを用いて、ＩＩＩ族窒化物半導体発光素子を作製した。まず、公知のフォトリソグラフィー技術によってＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層の表面上に、ＩＴＯからなる透光性ｐ電極と、その上に順にＴｉ、ＡｌおよびＡｕの３層よりなるｐ電極ボンディングパッドとを形成し、ｐ側電極とした。次に、前記エピタキシャルウェーハをドライエッチングして、ＳｉドープＧａＮからなるｎ型コンタクト層のｎ側電極を形成する部分を露出し、前記露出部分にＮｉ、Ａｌ、ＴｉおよびＡｕの４層よりなるｎ側電極を作製した。
更に、ｐ側およびｎ側の電極を形成した前記エピタキシャルウェーハのサファイア基板の裏面を、研削および研磨してミラー状の面とした。その後、前記エピタキシャルウェーハを３５０μｍ角の正方形チップに切断し、電極が上になるように、リードフレーム上に載置し、金線でリードフレームに結線して発光ダイオードとした。前記発光ダイオードのｐ側およびｎ側の電極間に順方向電流を流したところ、順方向電圧が３．０Ｖのとき、電流が２０ｍＡ流れた。また、ｐ側の透光性電極を通して発光を観測したところ、発光波長は４７０ｎｍであり、発光出力は１３ｍＷを示した。前記エピタキシャルウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく、このような発光ダイオードの特性が得られた。
本発明は、スパッタ法により、ドナー不純物を添加して導電性をｎ型に制御した結晶性の高いＩＩＩ族窒化物半導体を作製できるため、ＬＥＤやＬＤのｎ型コンタクト層やＦＥＴのような電子デバイスなどの様々な半導体素子の製造に用いることができる。

Claims (11)

  1. 基板上に、ＩＩＩ族窒化物半導体を含む複数の積層膜を形成する積層工程を含むＩＩＩ族窒化物半導体発光素子の製造方法であって、
    前記基板として、バッファ層を有し、その上に単結晶のＩＩＩ族窒化物半導体を含む下地層が形成されてなる基板を用い、
    前記下地層を備えた基板と、ＩＩＩ族金属またはＩＩＩ族金属含有合金からなるターゲットとを、スパッタチャンバ内に配置し、前記下地層上に積層膜を基板温度が８００℃〜１０００℃の温度範囲で、パルスＤＣスパッタ、またはＲＦスパッタを用いたスパッタ法で形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
  2. 前記下地層の膜厚が、少なくとも１μｍ以上であることを特徴とする、請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  3. 前記下地層において、Ｘ線ロッキングカーブで測定した半値幅が、（１０−１０）面方向で３００ａｒｃｓｅｃ以下であることを特徴とする、請求項１又は請求項２に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  4. 前記下地層において、Ｘ線ロッキングカーブ（ＸＲＣ）で測定した半値幅が、（０００２）面方向で１５０ａｒｃｓｅｃ以下であることを特徴とする、請求項３に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  5. 前記下地層を、有機金属化学気相成長法で形成することを特徴とする、請求項１〜４のいずれかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  6. 流量比が２０％〜８０％である窒素原子含有ガスと、残部が不活性原子含有ガスとからなるガス雰囲気下で、前記積層膜をスパッタ法で形成することを特徴とする請求項１〜５のいずれかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  7. 前記ガス雰囲気が、窒素ガスからなる窒素原子含有ガスと、アルゴンガスからなる不活性原子含有ガスとからなることを特徴とする請求項６に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  8. 前記窒素原子含有ガスの流量比が５０％以下であることを特徴とする請求項６又は請求項７に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  9. 前記積層膜をスパッタ法で形成する際に、ｐ型ドーパントとしてＭｇ、Ｚｎを添加することを特徴とする請求項１〜８のいずれかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  10. 前記積層膜をスパッタ法で形成する際に、ｎ型ドーパントとしてＳｉ、Ｇｅ、Ｓｎを添加することを特徴とする請求項１〜９のいずれかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  11. 前記ｐ型ドーパントおよび／又は前記ｎ型ドーパントを添加した前記積層膜を、電極を形成するコンタクト層として用いることを特徴とする請求項９又は請求項１０に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
JP2009513023A 2007-05-02 2008-05-01 Ｉｉｉ族窒化物半導体発光素子の製造方法 Active JP5471440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009513023A JP5471440B2 (ja) 2007-05-02 2008-05-01 Ｉｉｉ族窒化物半導体発光素子の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007121541 2007-05-02
JP2007121541 2007-05-02
PCT/JP2008/058374 WO2008136504A1 (ja) 2007-05-02 2008-05-01 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2009513023A JP5471440B2 (ja) 2007-05-02 2008-05-01 Ｉｉｉ族窒化物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JPWO2008136504A1 JPWO2008136504A1 (ja) 2010-07-29
JP5471440B2 true JP5471440B2 (ja) 2014-04-16

Family

ID=39943609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009513023A Active JP5471440B2 (ja) 2007-05-02 2008-05-01 Ｉｉｉ族窒化物半導体発光素子の製造方法

Country Status (4)

Country Link
US (1) US7749785B2 (ja)
JP (1) JP5471440B2 (ja)
TW (1) TWI377703B (ja)
WO (1) WO2008136504A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5262206B2 (ja) * 2008-03-12 2013-08-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体層の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
US20110140173A1 (en) * 2009-12-16 2011-06-16 National Semiconductor Corporation Low OHMIC contacts containing germanium for gallium nitride or other nitride-based power devices
DE102009060750A1 (de) * 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102010056409A1 (de) * 2010-12-26 2012-06-28 Azzurro Semiconductors Ag Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung
US8835301B2 (en) 2011-02-28 2014-09-16 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with insulating buffer layer to reduce stress on semiconductor wafer
JP5911727B2 (ja) * 2011-05-16 2016-04-27 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5023230B1 (ja) * 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US8525194B2 (en) 2011-05-16 2013-09-03 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
DE102011114670A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN102364706A (zh) * 2011-11-17 2012-02-29 扬州中科半导体照明有限公司 一种发光二极管的外延生产方法
DE102012102148A1 (de) 2012-03-14 2013-09-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN104428441B (zh) * 2012-07-02 2017-04-12 应用材料公司 由物理气相沉积形成的氮化铝缓冲层和活性层
JP5734935B2 (ja) * 2012-09-20 2015-06-17 株式会社東芝 半導体装置及びその製造方法
JP2014154591A (ja) * 2013-02-05 2014-08-25 Asahi Kasei Corp ＧａＮ薄膜の製造方法及びＧａＮ薄膜
US9048387B2 (en) * 2013-08-09 2015-06-02 Qingdao Jason Electric Co., Ltd. Light-emitting device with improved light extraction efficiency
US9443728B2 (en) * 2013-08-16 2016-09-13 Applied Materials, Inc. Accelerated relaxation of strain-relaxed epitaxial buffers by use of integrated or stand-alone thermal processing
GB201505578D0 (en) * 2015-03-31 2015-05-13 Spts Technologies Ltd Method and apparatus for depositing a material
US11018180B2 (en) 2015-10-09 2021-05-25 Shenzhen Xpectvision Technology Co., Ltd. Packaging methods of semiconductor x-ray detectors
US9570295B1 (en) 2016-01-29 2017-02-14 International Business Machines Corporation Protective capping layer for spalled gallium nitride
JP7089544B2 (ja) * 2020-03-25 2022-06-22 日機装株式会社 窒化物半導体素子
CN113053731B (zh) * 2021-03-05 2024-05-17 中国科学院苏州纳米技术与纳米仿生研究所 镓金属薄膜的制作方法以及氮化镓衬底的保护方法
TW202330966A (zh) * 2021-10-06 2023-08-01 日商東京威力科創股份有限公司 濺鍍裝置及成膜方法
WO2024054772A2 (en) * 2022-09-06 2024-03-14 The Regents Of The University Of California Method for the synthesis of gallium nitride with n2 near room temperature

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181073A (ja) * 1994-12-21 1996-07-12 Canon Inc 半導体ウエハ及び結晶成長方法
JPH09293897A (ja) * 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 半導体素子とその製造方法
JP2002261324A (ja) * 2000-12-28 2002-09-13 Ngk Insulators Ltd 半導体発光素子
JP2003077835A (ja) * 2001-09-06 2003-03-14 Ngk Insulators Ltd Ｉｉｉ族窒化物素子及びｉｉｉ族窒化物エピタキシャル基板
JP2004142953A (ja) * 2001-09-28 2004-05-20 Ngk Insulators Ltd Ｉｉｉ族窒化物エピタキシャル基板、ｉｉｉ族窒化物素子用エピタキシャル基板及びｉｉｉ族窒化物素子
JP2004288757A (ja) * 2003-03-20 2004-10-14 Ngk Insulators Ltd 半導体発光素子
JP2005203604A (ja) * 2004-01-16 2005-07-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体光素子
JP2008098224A (ja) * 2006-10-06 2008-04-24 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039819A (ja) 1983-08-12 1985-03-01 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の作製方法
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JPH07235692A (ja) * 1993-12-30 1995-09-05 Sony Corp 化合物半導体装置及びその形成方法
JP3269344B2 (ja) * 1995-08-21 2002-03-25 松下電器産業株式会社 結晶成長方法および半導体発光素子
AU2003246272A1 (en) * 2002-07-09 2004-01-23 Kenichiro Miyahara Substrate for forming thin film, thin film substrate, optical wave guide, luminescent element and substrate for carrying luminescent element
JP2006193348A (ja) 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181073A (ja) * 1994-12-21 1996-07-12 Canon Inc 半導体ウエハ及び結晶成長方法
JPH09293897A (ja) * 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 半導体素子とその製造方法
JP2002261324A (ja) * 2000-12-28 2002-09-13 Ngk Insulators Ltd 半導体発光素子
JP2003077835A (ja) * 2001-09-06 2003-03-14 Ngk Insulators Ltd Ｉｉｉ族窒化物素子及びｉｉｉ族窒化物エピタキシャル基板
JP2004142953A (ja) * 2001-09-28 2004-05-20 Ngk Insulators Ltd Ｉｉｉ族窒化物エピタキシャル基板、ｉｉｉ族窒化物素子用エピタキシャル基板及びｉｉｉ族窒化物素子
JP2004288757A (ja) * 2003-03-20 2004-10-14 Ngk Insulators Ltd 半導体発光素子
JP2005203604A (ja) * 2004-01-16 2005-07-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体光素子
JP2008098224A (ja) * 2006-10-06 2008-04-24 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7013002652; Ｐ．　Ｓｉｎｇｈ　ｅｔ　ａｌ．: 'Ｇｒｏｗｔｈ　ａｎｄ　ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ　ｏｆ　ＧａＮ　ｔｈｉｎ　ｆｉｌｍｓ　ｂｙ　ｍａｇｎｅｔｒｏｎ　ｓｐｕｔｔｅｒ　ｅｐｉｔａｘｙ' Ｊｏｕｒｎａｌ　ｏｆ　Ｖａｃｕｕｍ　Ｓｃｉｅｎｃｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ　Ａ Ｎｏ．１６，　Ｖｏｌ．２, 1998, ｐ．７８６-７８９ *

Also Published As

Publication number Publication date
WO2008136504A1 (ja) 2008-11-13
TW200913316A (en) 2009-03-16
US7749785B2 (en) 2010-07-06
JPWO2008136504A1 (ja) 2010-07-29
TWI377703B (en) 2012-11-21
US20090142870A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
JP5471440B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5272390B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP5049659B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8012784B2 (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
TWI491064B (zh) Iii族氮化物半導體發光元件及該製造方法、以及燈
US8669129B2 (en) Method for producing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
US20100219445A1 (en) Group iii nitride semiconductor light-emitting device, method for manufacturing the same, and lamp
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
JP2008177525A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2009215628A (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008091470A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP4974635B2 (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008098245A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP5179055B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2009155672A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008159954A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Ref document number: 5471440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150