JP2014225569A - 実装基板の製造方法、および電子機器の製造方法 - Google Patents

実装基板の製造方法、および電子機器の製造方法 Download PDF

Info

Publication number
JP2014225569A
JP2014225569A JP2013104225A JP2013104225A JP2014225569A JP 2014225569 A JP2014225569 A JP 2014225569A JP 2013104225 A JP2013104225 A JP 2013104225A JP 2013104225 A JP2013104225 A JP 2013104225A JP 2014225569 A JP2014225569 A JP 2014225569A
Authority
JP
Japan
Prior art keywords
substrate
transfer
layer
wiring board
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013104225A
Other languages
English (en)
Other versions
JP5874683B2 (ja
Inventor
大鳥居　英
Suguru Otorii
英 大鳥居
研 足立
Ken Adachi
研 足立
水野　剛
Takeshi Mizuno
剛 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013104225A priority Critical patent/JP5874683B2/ja
Priority to US14/270,762 priority patent/US11370047B2/en
Publication of JP2014225569A publication Critical patent/JP2014225569A/ja
Application granted granted Critical
Publication of JP5874683B2 publication Critical patent/JP5874683B2/ja
Priority to US17/721,891 priority patent/US20220234126A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0469—Surface mounting by applying a glue or viscous material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/203—Fluxing, i.e. applying flux onto surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】転写後の工程を簡素化することの可能な素子の実装方法、および電子機器の製造方法を提供する。
【解決手段】素子の実装方法は、以下の２つの手順を含む。
（１）支持基板上に複数の素子が固定された素子基板の、一部または全部の素子を、配線基板に転写するとともに、転写後の素子を、フラックスにより配線基板に仮固定すること
（２）配線基板に対してリフローを行い、転写後の素子と配線基板との電気的な接続を行うことにより、実装基板を形成すること
【選択図】図３

Description

本技術は、転写により基板に素子を実装する実装基板の製造方法、およびそのような実装基板を備えた電子機器の製造方法に関する。
軽薄もしくは微小な素子を実装する技術の１つとして、転写技術がある。この転写技術を用いて、基板上に素子を転写した場合に、その転写後の素子と配線とを電気的に接続するときには、素子の転写後に、配線層を形成することが必要となる。例えば、素子の厚さを薄くしておき、素子の厚さに起因する表面凹凸を小さくした上で、配線層を形成するか、または、素子間の空隙を埋め込んで、配線層を形成する面を平坦化しておいた上で、配線層を形成する（特許文献１〜３参照）。
特開平１０−０９０６８８号公報 特開２００４−２１９９６４号公報 特開２００６−１５６４５５号公報
転写技術を用いた場合には、上述したように、素子の転写後に、配線層を形成することが必要となる。そのため、転写後に多くの工程を要するという問題があった。
本技術はかかる問題点に鑑みてなされたもので、その目的は、転写技術を用いたときの工程を簡素化することの可能な実装基板の製造方法、および電子機器の製造方法を提供することにある。
本技術の実装基板の製造方法は、以下の２つの手順を含むものである。
（Ａ１）支持基板上に複数の素子が固定された素子基板の、一部または全部の素子を、配線基板に転写するとともに、転写後の素子を、粘性を有する固定層により配線基板に仮固定すること
（Ａ２）配線基板に対してリフローを行い、転写後の素子と配線基板との電気的な接続を行うことにより、実装基板を形成すること
本技術の電子機器の製造方法は、実装基板を備えた電子機器の製造方法であって、以下の３つの手順を含むものである。
（Ｂ１）支持基板上に複数の素子が固定された素子基板の、一部または全部の素子を、配線基板に転写するとともに、転写後の素子を、粘性を有する固定層により配線基板に仮固定すること
（Ｂ２）配線基板に対してリフローを行い、転写後の素子と配線基板との電気的な接続を行うことにより、実装基板を形成する
（Ｂ３）実装基板と制御部とを互いに電気的に接続することにより、電子機器を形成すること
本技術の実装基板の製造方法、および電子機器の製造方法では、転写後の素子が粘性を有する固定層により配線基板に仮固定された状態で、配線基板に対してリフローを行うことにより、転写後の素子と配線基板との電気的な接続が行われる。これにより、素子と配線との電気的な接続を行うために、素子間の空隙を埋め込んで配線層を形成する面を平坦化したり、配線層を形成したりする工程を省略することができる。
本技術の実装基板の製造方法、および電子機器の製造方法によれば、転写後の素子が粘性を有する固定層により配線基板に仮固定された状態で、配線基板に対してリフローを行うことにより、転写後の素子と配線基板との電気的な接続を行うようにしたので、転写技術を用いたときの工程を簡素化することができる。
本技術の第１の実施形態に係る実装基板の構成の一例を表す断面図である。 図１の実装基板の構成の一例を表す上面図である。 図１の実装基板の製造工程の一例を表す流れ図である。 素子基板の構成の一例を表す断面図である。 配線基板の構成の一例を表す断面図である。 図５に続く工程を表す断面図である。 図６に続く工程を表す断面図である。 図７に続く工程を表す断面図である。 図８に続く工程を表す断面図である。 図９に続く工程を表す断面図である。 図１の実装基板の製造工程の他の例を表す流れ図である。 図４に続く工程を表す断面図である。 図１２に続く工程を表す断面図である。 図１３に続く工程を表す断面図である。 図１４に続く工程を表す断面図である。 図１５に続く工程を表す断面図である。 図１の素子の一変形例を表す断面図である。 図１の素子の一変形例を表す断面図である。 図１の素子の一変形例を表す断面図である。 図１の配線基板の一変形例を表す断面図である。 図１の配線基板の一変形例を表す断面図である。 図１の配線基板の一変形例を表す断面図である。 本技術の第２の実施形態に係る実装基板の構成の一例を表す断面図である。 図１９の実装基板の構成の一例を表す上面図である。 図１９の実装基板の製造工程の一例を表す流れ図である。 素子基板の構成の一例を表す断面図である。 配線基板の構成の一例を表す断面図である。 図２３に続く工程を表す断面図である。 図２４に続く工程を表す断面図である。 図２５に続く工程を表す断面図である。 図２６に続く工程を表す断面図である。 図２７に続く工程を表す断面図である。 図１９の実装基板の製造工程の他の例を表す流れ図である。 図２４に続く工程を表す断面図である。 図３０に続く工程を表す断面図である。 図３１に続く工程を表す断面図である。 図３２に続く工程を表す断面図である。 図３３に続く工程を表す断面図である。 図１９の素子の一変形例を表す断面図である。 図１９の素子の一変形例を表す断面図である。 図１９の素子の一変形例を表す断面図である。 図１９の配線基板の一変形例を表す断面図である。 図１９の配線基板の一変形例を表す断面図である。 図１９の配線基板の一変形例を表す断面図である。 本技術の第３の実施形態に係る実装基板の構成の一例を表す断面図である。 図３７の実装基板の製造工程の一例を表す流れ図である。 素子基板の構成の一例を表す断面図である。 配線基板の構成の一例を表す断面図である。 図４０に続く工程を表す断面図である。 図４１に続く工程を表す断面図である。 図４２に続く工程を表す断面図である。 本技術の第４の実施形態に係る電子機器の構成の一例を表す概略図である。 チップ状材料の一例を表す断面図である。
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．第１の実施の形態（実装基板）
素子にバンプあり、配線基板側に固定層あり、
２．第１の実施の形態の変形例（実装基板）
素子にバンプあり、素子基板側に固定層あり
電気的接続部分のバリエーション
３．第２の実施の形態（実装基板）
配線基板にバンプあり、素子基板側に固定層あり
４．第２の実施の形態の変形例（実装基板）
配線基板にバンプあり、配線基板側に固定層あり
電気的接続部分のバリエーション
５．第３の実施の形態（実装基板）
素子・支持基板にバンプなし、支持基板側に固定層あり
６．第４の実施の形態（電子機器）
＜１．第１の実施の形態＞
[構成]
まず、本技術の第１の実施の形態に係る実装基板１について説明する。図１は、実装基板１の断面構成の一例を表したものである。図２は、実装基板１の上面構成の一例を表したものである。図１は、図２のＡ−Ａ矢視方向の断面構成に対応している。実装基板１は、配線基板１０上に複数の素子２０が実装されたものである。配線基板１０と、各素子２０とは、互いに電気的に接続されている。
配線基板１０は、例えば、支持基板１１、絶縁層１２および金属層１３を有している。配線基板１０は、例えば、さらに、１または複数の金属層１３に電気的に接続された複数の配線を絶縁層１２内に有している。支持基板１１は、複数の素子２０を支持するものであり、例えば、シリコン基板や、ガラス基板、樹脂基板などで構成されている。絶縁層１２は、上記の複数の配線同士を互いに絶縁する層であり、層間絶縁膜として機能する。絶縁層１２は、例えば、ＳｉＯ2などの絶縁性の無機材料で構成されている。絶縁層１２の上面は、各素子２０を実装する実装面としての役割を持っている。絶縁層１２と上記の複数の配線とによって、配線層が形成されている。
金属層１３は、素子２０と上記配線とを電気的に接続させるものであり、絶縁層１２内の上記配線と電気的に接続されている。金属層１３は、例えば、半田バンプの下地となるＵＢＭ（アンダー・バンプ・メタル）を含んで構成されている。ＵＢＭは、例えば、Ｎｉなどで構成されており、半田拡散抑制層として機能する。金属層１３では、例えば、側面が絶縁層１２によって埋め込まれるとともに上面が露出している。金属層１３は、例えば、金属層１３の上面が絶縁層１２の上面と同一面内となるように配置されている。なお、全ての金属層１３が、絶縁層１２内の配線と電気的に接続されている必要はない。例えば、素子２０ごとに対応して設けられた複数の金属層１３のうち一部の金属層１３が、素子２０の安定性確保のために素子２０に設けられた金属製の突起と接合するものであってもよい。
配線基板１０上の各素子２０は、後に詳述するように、転写技術を用いて素子基板３０から配線基板１０上に転写されたものである。各素子２０は、面内において互いに離間して配置されている。素子２０は、例えば、サブミリサイズのチップである。なお、素子２０は、サブミリサイズよりも大きなサイズであってもよい。素子２０は、装置や電子回路などの構成要素となる個々の部品で、チップ状の部品である。素子２０は、例えば、発光素子（ＬＥＤ（発光ダイオード）、ＬＤ（レーザダイオード）、有機ＥＬなど）、受光素子（フォトダイオード、フォトディテクタ、ＣＣＤ（電荷結合素子）、ＣＭＯＳ（相補正金属酸化膜半導体）など）、回路素子（コンデンサ、トランジスタ、抵抗、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）など）である。また、素子２０は、例えば、上記発光素子、上記受光素子および上記回路素子のうち少なくとも２つを含むものであってもよい。
素子２０は、例えば、図１に示したように、機能部２１と、機能部２１の下面に設けられた金属層２２および半田バンプ２３とを有している。機能部２１は、上で例示した素子２０の機能を司る部分であり、例えば、ＬＥＤ、ＬＤ，有機ＥＬ、フォトダイオード、フォトディテクタ、ＣＣＤ、ＣＭＯＳ、コンデンサ、トランジスタ、抵抗、ＩＣ、ＬＳＩなどを含んで構成されている。金属層２２は、機能部２１と金属層１３とを、半田バンプ２３を介して接続させるものであり、機能部２１と電気的または容量的に接続されている。なお、各素子２０に複数の金属層２２が設けられている場合に、そのうちの一部の金属層２２が、機能部２１の機能の役に立っていないダミーであってもよい。この場合、ダミーの金属層１３と、このダミーの金属層１３上に設けられた半田バンプ２３とからなる部分は、素子２０の安定性確保のために素子２０に設けられた金属製の突起として機能する。
金属層２２および半田バンプ２３は、機能部２１の下面にこの順に積層されたものである。金属層２２および半田バンプ２３は、機能部２１の下面において、配線基板１０側に突出しており、周囲よりも突出した突起を構成している。つまり、各素子２０は、金属層２２および半田バンプ２３からなる導電性の突起を有している。導電性の突起は、例えば、図１に示したようにブロック状の金属部材で構成されている。なお、導電性の突起は、例えば、くさび状の金属部材で構成されていてもよい。なお、半田バンプ２３は、当初から球体である必要はない。半田バンプ２３は、例えば、円柱、円錐、逆円錐、キノコ型、四角錐、四角柱、角柱、角錐、多角錘、多角柱などの形状を取りうる。半田バンプ２３は、はんだ融点を超えて液状になった状態で、半田の表面張力によってほぼ球体に変形する。
なお、図１には、各素子２０が、機能部２１の下面に、２つの導電性の突起を有している場合が例示されているが、１つまたは３つ以上の導電性の突起を有していてもよい。導電性の突起の形状は、例えば、機能部２１の下面の法線方向からみたときに、長方形状、正方形状、円形状、または、楕円形状となっている。導電性の突起の数は、素子２０の安定性を考慮すると、３つ以上となっていることが好ましい。導電性の突起の数が１つまたは２つの場合には、素子２０の安定性を考慮すると、導電性の突起の形状は、長方形状や楕円形状となっていることが好ましい。
金属層２２は、例えば、ＵＢＭを含んで構成されている。金属層２２では、例えば、側面の一部が機能部２１から露出するとともに下面が露出している。半田バンプ２３は、例えば、鉛もしくはスズを主成分とする合金で構成されており、例えば、電解めっきや、半田ペーストの刷り込みなどによって形成されている。
［製造方法］
次に、実装基板１の製造方法の一例について説明する。
図３は、実装基板１の製造工程の一例を流れ図で表したものである。図４〜図１０は、実装基板１の製造工程の一例を断面図で表したものである。まず、素子基板３０と、配線基板１０とを用意する（ステップＳ１０１、図４、図５）。
素子基板３０は、例えば、図４に示したように、支持基板３１、固定層３２および複数の素子２０を有している。各素子２０は、金属層２２を上側に向けて（つまり、機能部２１との関係で支持基板３１とは反対側に向けて）、支持基板３１上に配置されている。支持基板３１は、複数の素子２０を支持するものであり、例えば、シリコン基板や、ガラス基板、樹脂基板などで構成されている。固定層３２は、各素子２０を支持基板３１に固定するとともに転写時に支持基板３１から各素子２０を剥離させるものである。固定層３２は、転写がレーザアブレーションによって行われる場合には、例えば、レーザ発振波長域の光を吸収する材料で構成されている。固定層３２は、例えば、支持基板３１の上面全体に形成されている。固定層３２が、例えば、図４に示したように、支持基板３１と各素子２０との間隙だけに形成されていてもよい。転写性を考慮すると、図４に示したように、固定層３２が素子２０ごとに形成されていることが好ましい。プロセスの簡素さを考慮すると、固定層３２が支持基板３１の上面全体に形成されていることが好ましい。固定層３２は、支持基板３１に直接、接していてもよい。なお、固定層３２と支持基板３１との間に、接着層や、絶縁層、メタル層などが介在していてもよい。
次に、配線基板１０の上面全体に固定層４１を形成する（ステップＳ１０２、図６）。固定層４１は、転写時に各素子２０を受容するとともに、転写後の１または複数の素子２０を、粘着力により保持するものである。固定層４１は、粘性を有した液体またはゲルであり、例えば、フラックスである。フラックスは、主に樹脂と溶剤で構成される。フラックスは、いわゆる半田フラックスであり、金属表面の酸化物を還元する作用を有するか、もしくは還元作用を持たせるために活性剤が添加された液体もしくはペースト状のものである。上記の活性剤は、溶融塩または酸などで還元性を有するものである。上記の溶融塩は、塩化物やフッ化物などのハロゲン化物である。上記の酸は、例えば、オルトリン酸、有機酸、アミン類、ハロゲン化水素酸アミン塩などである。フラックスには、必要に応じて、その他の添加剤が添加されることもある。
例えば、回転塗布、スプレー法、ドクターブレード法、印刷、転写法、インプリント法などの方法を用いることで配線基板１０の上面全体に、薄くかつ均一な厚さで、フラックスを塗布する。従って、このとき、フラックスは、塗布に適した低粘度となっている。
次に、配線基板１０上の固定層４１の粘度を変更する（ステップＳ１０３）。例えば、加熱、減圧、光照射および硬化剤添加の少なくとも１つの方法を用いて、配線基板１０の上面に塗布されたフラックスの粘度を高める処理を行う。固定層４１の粘度の変更は、固定層４１を配線基板１０の上面に形成した後であって、かつ後述の転写プロセスの前に行う。これは、固定層４１を配線基板１０の上面に塗布するときと、転写時に各素子２０を受容するときとで、固定層４１に要求される最適な粘度が異なるからである。すなわち、固定層４１を配線基板１０の上面に形成するときには、固定層４１の粘度は比較的、低い方がよく、転写時には、固定層４１の粘度は比較的、高い方がよい。
粘度の変更に加熱を用いる場合には、例えば、ホットプレート、雰囲気炉、赤外線加熱炉などを用いて配線基板１０を加熱することによりフラックスに含まれる溶剤を揮発させ、フラックスの粘度を変化させる。粘度の変更に減圧炉を用いる場合には、フラックスの塗布された配線基板１０を減圧炉に入れ、ゆっくりと減圧状態にする。これによりフラックスに含まれる溶剤を揮発させ、フラックスの粘度を変化させる。粘度の変更に光照射を用いる場合であって、かつフラックスに含まれる樹脂として感光性樹脂を使用するときには、フラックスに対して紫外線などの光エネルギー線を照射して感光性樹脂の組成を変性させ、フラックスの粘度を変化させる。粘度の変更に硬化剤を用いる場合には、硬化作用を有する硬化剤を、配線基板１０の上面に塗布されたフラックスに対して噴霧して、フラックスの粘度を変化させる。
次に、素子基板３０上の複数の素子２０のうち一部または全部の素子２０を配線基板１０に転写する（ステップＳ１０４）。まず、素子基板３０および配線基板１０を転写装置に取り付ける。次に、素子基板３０と配線基板１０とを、所定の空隙４２を介して（つまり離間して）（図７）または、互いに密着させて（図８）、互いに対向配置する。続いて、素子基板３０上の複数の素子２０のうち１または複数の素子２０を、例えば、レーザアブレーションを用いて、配線基板１０に転写する（図９）。これにより、転写後の素子２０（または半田バンプ２３）を、固定層４１により配線基板１０に仮固定する。なお、レーザアブレーション以外の方法で、転写を行ってもよい。
転写時に、金属層２２および半田バンプ２３からなる導電性の突起が、固定層４１に突き刺さり、アンカ（錨）として作用する。このとき、金属層２２および半田バンプ２３からなる導電性の突起の高さ（厳密には、機能部２１の下面と半田バンプ２３の先端との距離）は、固定層４１の厚さよりも高く（長く）なっていてもよいし、低く（短く）なっていてもよい。
転写後、金属層２２の全体または一部と、金属層１３とが、半田バンプ２３を介して互いに対向する。また、配線基板１０の実装面の法線方向から見たときに、金属層２２と金属層１３とが互いに対向する部分の面積が少なくとも、金属層２２の面積の約半分となっていればよい。従って、この転写は、それを実現できるだけの精度でかまわない。
次に、配線基板１０上の固定層４１の粘度を変更する（ステップＳ１０５）。例えば、加熱（ポストベイク）により、配線基板１０の上面に塗布されたフラックスの粘度を高める処理を行う。固定層４１の粘度の変更は、転写を行った後であって、かつ後述のリフローを行う前に行う。これは、転写時に各素子２０を受容するときと、リフローを行うときとで、固定層４１に要求される最適な粘度が若干異なるからである。すなわち、リフローを行うときには、転写時よりも、固定層４１の粘度が高い方がよい。粘度の変更の具体的な方法は、上記と同様である。なお、この工程は、転写後の各素子２０が後述のリフローまでの間や、リフロー中に移動するのを防ぐためのものである。そのため、その虞がない場合には、この工程を省略してもよい。
次に、配線基板１０に対してリフローを行う（ステップＳ１０６、図１０）。このとき、半田バンプ２３が溶融ないしは軟化するので、半田バンプ２３のセルフアライメント機能により、金属層２２と、金属層１３とが互いに対向ないしは正対する。また、半田バンプ２３の溶融ないしは軟化により、転写後の素子２０（または金属層２２）と、配線基板１０（または金属層１３）との電気的な接続を行う。言い換えると、転写後の素子２０（または金属層２２）と、配線基板１０（または金属層１３）とを、導電性の突起（半田バンプ２３）を介して互いに電気的に接続する。リフロー後、半田バンプ２３が固化することにより、各素子２０が支持基板１１上の所定位置に高精度で固定される。
最後に、固定層４１を除去（洗浄）する（ステップＳ１０７）。ここでは、固定層４１として用いたフラックスが溶解して残渣物が無くなればよく、そのフラックスに適した洗浄剤を用いればよい。このとき、レーザアブレーションによって発生した残渣など、配線基板１０の実装面に付着した物質（ゴミ）を、フラックスの洗浄と併せて除去することができる。なお、フラックスが無洗浄タイプの場合には、固定層４１の除去を省略することも可能である。
[効果]
次に、実装基板１の製造方法の効果について説明する。
本実施の形態では、転写後の素子２０が固定層４１により配線基板１０に仮固定された状態で、配線基板１０に対してリフローを行うことにより、転写後の素子２０と配線基板１０との電気的な接続が行われる。これにより、素子２０と配線との電気的な接続を行うために、素子２０間の空隙を埋め込んで配線層を形成する面を平坦化したり、配線層を形成したりする工程を省略することができる。その結果、転写後の工程を簡素化することができる。
また、図７に示したように、非接触転写（プロキシミティ転写）を行った場合、転写されずに素子基板３０上に残った各素子２０（以下、「非転写素子」と称する。）は、固定層４１に接することがない。そのため、非転写素子に、固定層４１の一部や、レーザアブレーションによって発生する残渣が付着することがない。従って、非転写素子の転写性能が劣化する虞がない。また、プロキシミティ転写では、転写の前後で、素子基板３０を上下動させる必要がないので、転写処理の時間を短くすることができる。また、プロキシミティ転写では、素子基板３０と、配線基板１０とが互いに接することがない。そのため、配線基板１０の表面（実装面）に僅かな凹凸があったり、素子基板３０や配線基板１０に僅かなうねりがあったりしたときに、接触転写で起こり得る各素子２０へのダメージを回避することができる。
また、図１０に示したように、リフローを行った場合、半田のセルフアライメント機能により、アライメント精度を高めることができる。そのため、転写プロセス中のアライメント精度を高めるために、高度な調整装置を用意する必要がない。その結果、転写時の工程を簡素化でき、しかも、安価な製造設備で転写を行うことができる。また、リフローにより、素子２０と配線基板１０との電気的な接続を行った場合、後で、素子２０に不具合が見つかったとしても、不具合の素子２０を容易に取り外すことができる。素子２０を埋め込み、配線層を形成する従来の方法では、不具合の素子２０を簡単には取り出すことができない。
また、本実施の形態では、固定層４１を配線基板１０の上面に塗布した後であって、かつ転写プロセスの前に、固定層４１の粘度の変更が行われる。これにより、転写後に各素子２０が位置ずれを起こす虞を低減することができる。また、本実施の形態では、転写を行った後であって、かつリフローを行う前に、固定層４１の粘度の変更が行われる。これにより、リフローの直前やリフローの最中に各素子２０が位置ずれを起こす虞を低減することができる。
＜２．第１の実施の形態の変形例＞
[変形例その１]
次に、上記実施の形態の実装基板１の製造方法の一変形例について説明する。図１１は、実装基板１の製造工程の他の例を流れ図で表したものである。図１２〜図１６は、実装基板１の製造工程の他の例を断面図で表したものである。本変形例では、固定層４１の代わりに固定層４３が用いられる。この固定層４３は、素子基板３０に塗布される。
まず、素子基板３０と、配線基板１０とを用意する（ステップＳ２０１、図４、図５）。次に、各素子２０の下面に固定層４３を形成する（ステップＳ２０２、図１２）。具体的には、固定層４３を、金属層２２および半田バンプ２３からなる導電性の突起の上端に形成する。なお、素子基板３０の複数の素子２０のうち、転写対象の素子２０の下面だけに固定層４３を形成してもよい。固定層４３は、転写時に各素子２０を受容するとともに、転写後の１または複数の素子２０を、粘着力により保持するものであり、具体的には、フラックスである。フラックスは、上記実施の形態で用いられた固定層４１のフラックスと同一である。
例えば、ディップ式、スプレー法、印刷などの方法を用いることで、上記導電性の突起の上端に、薄くかつ均一な厚さで、フラックスを塗布する。従って、このとき、フラックスは、塗布に適した低粘度となっている。
次に、素子基板３０上の固定層４３の粘度を変更する（ステップＳ２０３）。例えば、加熱、減圧、光照射および硬化剤添加の少なくとも１つの方法を用いて、素子基板３０上に塗布されたフラックスの粘度を高める処理を行う。固定層４３の粘度の変更は、固定層４３を素子基板３０上に形成した後であって、かつ後述の転写プロセスの前に行う。これは、固定層４３を素子基板３０上に塗布するときと、転写時に各素子２０を受容するときとで、固定層４３に要求される最適な粘度が異なるからである。すなわち、固定層４３を素子基板３０上に形成するときには、固定層４３の粘度は比較的、低い方がよく、転写時には、固定層４３の粘度は比較的、高い方がよい。粘度の変更の具体的な方法は、上記と同様である。なお、固定層４３を素子基板３０上に塗布するときと、転写時に各素子２０を受容するときとで、固定層４３に要求される最適な粘度があまり異ならない態様で、固定層４３を素子基板３０上に塗布する場合は、この工程を省略してもよい。
次に、素子基板３０上の複数の素子２０のうち一部または全部の素子２０を配線基板１０に転写する（ステップＳ２０４）。まず、素子基板３０および配線基板１０を転写装置に取り付ける。次に、素子基板３０と配線基板１０とを、所定の空隙４２を介して（つまり離間して）（図１３）または、互いに密着させて（図１４）、互いに対向配置する。続いて、素子基板３０上の複数の素子２０のうち１または複数の素子２０を、例えば、レーザアブレーションを用いて、配線基板１０に転写する（図１５）。これにより、転写後の素子２０（または半田バンプ２３）を、固定層４３により配線基板１０に仮固定する。なお、レーザアブレーション以外の方法で、転写を行ってもよい。
転写時に、金属層２２および半田バンプ２３からなる導電性の突起が、固定層４３に突き刺さり、アンカ（錨）として作用する。このとき、金属層２２および半田バンプ２３からなる導電性の突起の高さ（厳密には、機能部２１の下面と半田バンプ２３の先端との距離）が、固定層４３の厚さよりも高く（長く）なっていることが、アンカ（錨）効果の点では重要である。
転写後、金属層２２の全体または一部と、金属層１３とが、半田バンプ２３を介して互いに対向する。また、配線基板１０の実装面の法線方向から見たときに、金属層２２と金属層１３とが互いに対向する部分の面積が少なくとも、金属層２２の面積の約半分となっていればよい。従って、この転写は、それを実現できるだけの精度でかまわない。
次に、配線基板１０上の固定層４３の粘度を変更する（ステップＳ２０５）。例えば、加熱（ポストベイク）により、配線基板１０上のフラックスの粘度を高める処理を行う。固定層４３の粘度の変更は、転写を行った後であって、かつ後述のリフローを行う前に行う。これは、転写時に各素子２０を受容するときと、リフローを行うときとで、固定層４３に要求される最適な粘度が若干異なるからである。すなわち、リフローを行うときには、転写時よりも、固定層４３の粘度が高い方がよい。粘度の変更の具体的な方法は、上記と同様である。なお、この工程は、転写後の各素子２０が後述のリフローまでの間や、リフロー中に移動するのを防ぐためのものである。そのため、その虞がない場合には、この工程を省略してもよい。
次に、配線基板１０に対してリフローを行う（ステップＳ２０６、図１６）。このとき、半田バンプ２３が溶融ないしは軟化するので、半田バンプ２３のセルフアライメント機能により、金属層２２と、金属層１３とが互いに対向ないしは正対する。また、半田バンプ２３の溶融ないしは軟化により、転写後の素子２０（または金属層２２）と、配線基板１０（または金属層１３）との電気的な接続を行う。言い換えると、転写後の素子２０（または金属層２２）と、配線基板１０（または金属層１３）とを、導電性の突起（半田バンプ２３）を介して互いに電気的に接続する。リフロー後、半田バンプ２３が固化することにより、各素子２０が支持基板１１上の所定位置に高精度で固定される。
最後に、固定層４３を除去（洗浄）する（ステップＳ２０７）。ここでは、固定層４３として用いたフラックスが溶解して残渣物が無くなればよく、そのフラックスに適した洗浄剤を用いればよい。このとき、レーザアブレーションによって発生した残渣など、配線基板１０の実装面に付着した物質（ゴミ）を、フラックスの洗浄と併せて除去することができる。なお、フラックスが無洗浄タイプの場合には、固定層４３の除去を省略することも可能である。
次に、本変形例における実装基板１の製造方法の効果について説明する。
本変形例では、転写後の素子２０が固定層４３により配線基板１０に仮固定された状態で、配線基板１０に対してリフローを行うことにより、転写後の素子２０と配線基板１０との電気的な接続が行われる。これにより、素子２０と配線との電気的な接続を行うために、素子２０間の空隙を埋め込んで配線層を形成する面を平坦化したり、配線層を形成したりする工程を省略することができる。その結果、転写後の工程を簡素化することができる。
また、図１３に示したように、非接触転写（プロキシミティ転写）を行った場合、非転写素子は、固定層４３に接することがない。そのため、非転写素子に、固定層４３の一部や、レーザアブレーションによって発生する残渣が付着することがない。従って、非転写素子の転写性能が劣化する虞がない。また、プロキシミティ転写では、転写の前後で、素子基板３０を上下動させる必要がないので、転写処理の時間を短くすることができる。また、プロキシミティ転写では、素子基板３０と、配線基板１０とが互いに接することがない。そのため、配線基板１０の表面（実装面）に僅かな凹凸があったり、素子基板３０や配線基板１０に僅かなうねりがあったりしたときに、接触転写で起こり得る各素子２０へのダメージを回避することができる。
また、図１６に示したように、リフローを行った場合、半田のセルフアライメント機能により、アライメント精度を高めることができる。そのため、転写プロセス中のアライメント精度を高めるために、高度な調整装置を用意する必要がない。その結果、転写時の工程を簡素化でき、しかも、安価な製造設備で転写を行うことができる。また、リフローにより、素子２０と配線基板１０との電気的な接続を行った場合、後で、素子２０に不具合が見つかったとしても、不具合の素子２０を容易に取り外すことができる。素子２０を埋め込む従来の方法では、不具合の素子２０を簡単には取り出すことができない。
[変形例その２]
次に、上記実施の形態およびその変形例に係る実装基板１の変形例について説明する。上記実施の形態およびその変形例では、金属層２２は、例えば、図１７Ａに示したように、機能部２１の下面上に設けられており、金属層２２の側面の全体または一部と、金属層２２の下面とが、機能部２１に覆われず、外部に露出していた。しかし、金属層２２は、例えば、図１７Ｂに示したように、金属層２２の下面が、機能部２１の下面と同一またはほぼ同一の面内となるように配置されていてもよい。また、金属層２２は、例えば、図１７Ｃに示したように、金属層２２の下面が、機能部２１の下面よりも後退した位置となるように配置されていてもよい。なお、図１７Ｃでは、機能部２１の下面には、金属層２２に対応して窪みが形成されており、その窪みの底に、金属層２２の下面が露出している。
また、上記実施の形態およびその変形例では、金属層１３は、例えば、図１８Ａに示したように、金属層１３の上面が、支持基板１０の実装面（絶縁層１２の上面）と同一またはほぼ同一の面内となるように配置されていた。しかし、金属層１３は、例えば、図１８Ｂに示したように、金属層１３の上面が、支持基板１０の実装面（絶縁層１２の上面）よりも後退した位置となるように配置されていてもよい。なお、図１８Ｂでは、支持基板１０の実装面（絶縁層１２の上面）には、金属層１３に対応して窪みが形成されており、その窪みの底に、金属層１３の上面が露出している。また、金属層１３は、例えば、図１８Ｃに示したように、支持基板１０の実装面（絶縁層１２の上面）の上に設けられており、金属層１３の側面の全体または一部と、金属層１３の上面とが、絶縁層１２に覆われず、外部に露出していてもよい。このとき、金属層１３が支持基板１０の実装面（絶縁層１２の上面）において、周囲よりも突出した導電性の突起となる。
また、本変形例では、固定層４３を素子基板３０の上面に塗布した後であって、かつ転写プロセスの前に、固定層４３の粘度の変更が行われる。これにより、転写後に各素子２０が位置ずれを起こす虞を低減することができる。また、本実施の形態では、転写を行った後であって、かつリフローを行う前に、固定層４３の粘度の変更が行われる。これにより、リフローの直前やリフローの最中に各素子２０が位置ずれを起こす虞を低減することができる。
＜３．第２の実施の形態＞
[構成]
次に、本技術の第２の実施の形態に係る実装基板２について説明する。図１９は、実装基板２の断面構成の一例を表したものである。図２０は、実装基板２の上面構成の一例を表したものである。図１９は、図２０のＡ−Ａ矢視方向の断面構成に対応している。実装基板２は、配線基板５０上に複数の素子６０が実装されたものである。配線基板５０と、各素子６０とは、互いに電気的に接続されている。
配線基板５０は、例えば、支持基板１１、絶縁層１２、金属層１３および半田バンプ５１を有している。配線基板５０は、上記実施の形態の配線基板１０に、半田バンプ５１を設けたものに相当する。半田バンプ５１は、例えば、鉛もしくはスズを主成分とする合金で構成されており、例えば、電解めっきや、半田ペーストの刷り込みなどによって形成されている。なお、半田バンプ５１は、当初から球体である必要はない。半田バンプ５１は、例えば、円柱、円錐、逆円錐、キノコ型、四角錐、四角柱、角柱、角錐、多角錘、多角柱などの形状を取りうる。半田バンプ５１は、はんだ融点を超えて液状になった状態で、半田の表面張力によってほぼ球体に変形する。半田バンプ５１は、配線基板５０の実装面（絶縁層１２の上面）において、素子６０側に突出しており、周囲よりも突出した突起を構成している。導電性の突起は、例えば、図１９に示したようにブロック状（もしくは球状）の金属部材で構成されている。なお、導電性の突起は、例えば、くさび状の金属部材で構成されていてもよい。
なお、図１９には、配線基板５０が、素子６０ごとに対応して、２つの導電性の突起を有している場合が例示されているが、１つまたは３つ以上の導電性の突起を有していてもよい。導電性の突起の形状は、例えば、配線基板５０の実装面（絶縁層１２の上面）の法線方向からみたときに、長方形状、正方形状、円形状、または、楕円形状となっている。導電性の突起の数は、素子６０の安定性を考慮すると、３つ以上となっていることが好ましい。導電性の突起の数が１つまたは２つの場合には、素子６０の安定性を考慮すると、導電性の突起の形状は、長方形状や楕円形状となっていることが好ましい。
配線基板５０上の各素子６０は、後に詳述するように、転写技術を用いて素子基板７０から配線基板５０上に転写されたものである。各素子６０は、面内において互いに離間して配置されている。素子６０は、例えば、サブミリサイズのチップである。なお、素子６０は、サブミリサイズよりも大きなサイズであってもよい。素子６０は、装置や電子回路などの構成要素となる個々の部品で、チップ状の部品である。素子６０は、例えば、発光素子（ＬＥＤ、ＬＤ、有機ＥＬなど）、受光素子（ＰＤなど）、回路素子（コンデンサ、トランジスタ、抵抗、ＩＣ、ＬＳＩなど）である。また、素子６０は、例えば、上記発光素子、上記受光素子および上記回路素子のうち少なくとも２つを含むものであってもよい。
素子６０は、例えば、図１９に示したように、機能部２１と、機能部２１の下面に設けられた金属層２２とを有している。つまり、素子６０は、上記実施の形態の素子２０において半田バンプ２３を取り除いたものに相当する。
［製造方法］
次に、実装基板２の製造方法の一例について説明する。
図２１は、実装基板２の製造工程の一例を流れ図で表したものである。図２２〜図２８は、実装基板２の製造工程の一例を断面図で表したものである。まず、素子基板７０と、配線基板５０とを用意する（ステップＳ３０１、図２２、図２３）。
素子基板７０は、例えば、図２２に示したように、支持基板３１、固定層３２および複数の素子６０を有している。素子６０は、上記実施の形態の素子２０において、半田バンプ２３を取り除いたものに相当する。従って、素子基板７０は、上記実施の形態の素子基板３０において、半田バンプ２３を取り除いたものに相当する。
次に、各素子６０の下面に固定層４４を形成する（ステップＳ３０２、図２４）。具体的には、固定層４４を、金属層２２からなる導電性の突起の上端に形成する。なお、素子基板７０の複数の素子６０のうち、転写対象の素子６０の下面だけに固定層４４を形成してもよい。固定層４４は、転写時に各素子６０を受容するとともに、転写後の１または複数の素子６０を、粘着力により保持するものであり、具体的には、フラックスである。フラックスは、上記実施の形態の変形例で用いられた固定層４３のフラックスと同一である。
例えば、ディップ式、スプレー法、印刷などの方法を用いることで、上記導電性の突起の上端に、薄くかつ均一な厚さで、フラックスを塗布する。従って、このとき、フラックスは、塗布に適した低粘度となっている。
次に、素子基板７０上の固定層４４の粘度を変更する（ステップＳ３０３）。例えば、加熱、減圧、光照射および硬化剤添加の少なくとも１つの方法を用いて、素子基板７０上に塗布されたフラックスの粘度を高める処理を行う。固定層４４の粘度の変更は、固定層４４を素子基板７０上に形成した後であって、かつ後述の転写プロセスの前に行う。これは、固定層４４を素子基板７０上に塗布するときと、転写時に各素子６０を受容するときとで、固定層４４に要求される最適な粘度が異なるからである。すなわち、固定層４４を素子基板７０上に形成するときには、固定層４４の粘度は比較的、低い方がよく、転写時には、固定層４４の粘度は比較的、高い方がよい。粘度の変更の具体的な方法は、上記と同様である。なお、固定層４４を素子基板７０上に塗布するときと、転写時に各素子６０を受容するときとで、固定層４４に要求される最適な粘度があまり異ならない態様で、固定層４４を素子基板７０上に塗布する場合は、この工程を省略してもよい。
次に、素子基板７０上の複数の素子６０のうち一部または全部の素子６０を配線基板５０に転写する（ステップＳ３０４）。まず、素子基板７０および配線基板５０を転写装置に取り付ける。次に、素子基板７０と配線基板５０とを、所定の空隙５３を介して（つまり離間して）（図２５）または、互いに密着させて（図２６）、互いに対向配置する。これにより、転写後の素子６０を、固定層４４により配線基板５０に仮固定する。このとき、転写対象でない素子６０に設けられた固定層４４が、配線基板５０の実装面（絶縁層１２の上面）に接していないことが好ましい。なお、素子基板７０の複数の素子６０のうち、転写対象の素子６０の下面だけに固定層４４を形成した場合には、転写対象の素子６０に設けられた固定層４４だけが、配線基板５０の実装面（絶縁層１２の上面）に接することになる。続いて、素子基板７０上の複数の素子６０のうち１または複数の素子６０を、例えば、レーザアブレーションを用いて、配線基板５０に転写する（図２７）。なお、レーザアブレーション以外の方法で、転写を行ってもよい。
転写後、金属層２２の全体または一部と、金属層１３とが、半田バンプ２３を介して互いに対向する。また、配線基板５０の実装面の法線方向から見たときに、金属層２２と金属層１３とが互いに対向する部分の面積が少なくとも、金属層２２の面積の約半分となっていればよい。従って、この転写は、それを実現できるだけの精度でかまわない。
次に、配線基板５０上の固定層４４の粘度を変更する（ステップＳ３０５）。例えば、加熱（ポストベイク）により、配線基板５０上のフラックスの粘度を高める処理を行う。固定層４４の粘度の変更は、転写を行った後であって、かつ後述のリフローを行う前に行う。これは、転写時に各素子６０を受容するときと、リフローを行うときとで、固定層４４に要求される最適な粘度が若干異なるからである。すなわち、リフローを行うときには、転写時よりも、固定層４４の粘度が高い方がよい。粘度の変更の具体的な方法は、上記と同様である。なお、この工程は、転写後の各素子６０が後述のリフローまでの間や、リフロー中に移動するのを防ぐためのものである。そのため、その虞がない場合には、この工程を省略してもよい。
次に、配線基板５０に対してリフローを行う（ステップＳ３０６、図２８）。このとき、半田バンプ２３が溶融ないしは軟化するので、半田バンプ２３のセルフアライメント機能により、金属層２２と、金属層１３とが互いに対向ないしは正対する。また、半田バンプ２３の溶融ないしは軟化により、転写後の素子６０（または金属層２２）と、配線基板５０（または金属層１３）との電気的な接続を行う。言い換えると、転写後の素子６０（または金属層２２）と、配線基板５０（または金属層１３）とを、導電性の突起（半田バンプ２３）を介して互いに電気的に接続する。リフロー後、半田バンプ２３が固化することにより、各素子６０が支持基板１１上の所定位置に高精度で固定される。
最後に、固定層４４を除去（洗浄）する（ステップＳ３０７）。ここでは、固定層４４として用いたフラックスが溶解して残渣物が無くなればよく、そのフラックスに適した洗浄剤を用いればよい。このとき、レーザアブレーションによって発生した残渣など、配線基板５０の実装面に付着した物質（ゴミ）を、フラックスの洗浄と併せて除去することができる。なお、フラックスが無洗浄タイプの場合には、固定層４４の除去を省略することも可能である。
次に、実装基板２の製造方法の効果について説明する。
本実施の形態では、転写後の素子６０が固定層４４により配線基板５０に仮固定された状態で、配線基板５０に対してリフローを行うことにより、転写後の素子６０と配線基板５０との電気的な接続が行われる。これにより、素子６０と配線との電気的な接続を行うために、素子６０間の空隙を埋め込んで配線層を形成する面を平坦化したり、配線層を形成したりする工程を省略することができる。その結果、転写後の工程を簡素化することができる。
また、図２５に示したように、非接触転写（プロキシミティ転写）を行った場合、非転写素子は、固定層４４に接することがない。そのため、非転写素子に、固定層４４の一部や、レーザアブレーションによって発生する残渣が付着することがない。従って、非転写素子の転写性能が劣化する虞がない。また、プロキシミティ転写では、転写の前後で、素子基板７０を上下動させる必要がないので、転写処理の時間を短くすることができる。また、プロキシミティ転写では、素子基板７０と、配線基板５０とが互いに接することがない。そのため、配線基板５０の表面（実装面）に僅かな凹凸があったり、素子基板７０や配線基板５０に僅かなうねりがあったりしたときに、接触転写で起こり得る各素子６０へのダメージを回避することができる。
また、図２８に示したように、リフローを行った場合、半田のセルフアライメント機能により、アライメント精度を高めることができる。そのため、転写プロセス中のアライメント精度を高めるために、高度な調整装置を用意する必要がない。その結果、転写時の工程を簡素化でき、しかも、安価な製造設備で転写を行うことができる。また、リフローにより、素子６０と配線基板５０との電気的な接続を行った場合、後で、素子６０に不具合が見つかったとしても、不具合の素子６０を容易に取り外すことができる。素子６０を埋め込む従来の方法では、不具合の素子６０を簡単には取り出すことができない。
また、本実施の形態では、固定層４４を素子基板７０の上面に塗布した後であって、かつ転写プロセスの前に、固定層４４の粘度の変更が行われる。これにより、転写後に各素子６０が位置ずれを起こす虞を低減することができる。また、本実施の形態では、転写を行った後であって、かつリフローを行う前に、固定層４４の粘度の変更が行われる。これにより、リフローの直前やリフローの最中に各素子６０が位置ずれを起こす虞を低減することができる。
＜４．第２の実施の形態の変形例＞
[変形例その１]
次に、上記第２の実施の形態の実装基板２の製造方法の一変形例について説明する。図２９は、実装基板２の製造工程の他の例を流れ図で表したものである。図３０〜図３４は、実装基板２の製造工程の他の例を断面図で表したものである。本変形例では、固定層４４の代わりに固定層４５が用いられる。この固定層４５は、配線基板５０に塗布される。
まず、素子基板７０と、配線基板５０とを用意する（ステップＳ４０１、図２２、図２３）。次に、配線基板５０の上面全体に固定層４５を形成する（ステップＳ４０２、図３０）。なお、半田バンプ５１の上面だけ、または半田バンプ５１の表面全体だけに固定層４５を形成してもよい。固定層４５は、転写時に各素子６０を受容するとともに、転写後の１または複数の素子６０を、粘着力により保持するものであり、具体的には、フラックスである。フラックスは、上記第１の実施の形態で用いられた固定層４１のフラックスと同一である。
例えば、回転塗布、スプレー法、ドクターブレード法、印刷、転写法、インプリント法などの方法を用いることで、配線基板５０の上面全体に、薄くかつ均一な厚さで、フラックスを塗布する。従って、このとき、フラックスは、塗布に適した低粘度となっている。
次に、配線基板５０上の固定層４５の粘度を変更する（ステップＳ４０３）。例えば、加熱、減圧、光照射および硬化剤添加の少なくとも１つの方法を用いて、素子基板７０上に塗布されたフラックスの粘度を高める処理を行う。固定層４５の粘度の変更は、固定層４５を配線基板５０上に形成した後であって、かつ後述の転写プロセスの前に行う。これは、固定層４５を配線基板５０の上面に塗布するときと、転写時に各素子６０を受容するときとで、固定層４５に要求される最適な粘度が異なるからである。すなわち、固定層４５を配線基板５０の上面に形成するときには、固定層４５の粘度は比較的、低い方がよく、転写時には、固定層４５の粘度は比較的、高い方がよい。粘度の変更の具体的な方法は、上記と同様である。
次に、素子基板７０上の複数の素子６０のうち一部または全部の素子６０を配線基板５０に転写する（ステップＳ４０４）。まず、素子基板７０および配線基板５０を転写装置に取り付ける。次に、素子基板７０と配線基板５０とを、所定の空隙５３を介して（つまり離間して）（図３１）または、互いに密着させて（図３２）、互いに対向配置する。続いて、素子基板７０上の複数の素子６０のうち１または複数の素子６０を、例えば、レーザアブレーションを用いて、配線基板５０に転写する（図３３）。これにより、転写後の素子６０を、固定層４５により配線基板５０に仮固定する。なお、レーザアブレーション以外の方法で、転写を行ってもよい。
転写後、金属層２２の全体または一部と、金属層１３とが、半田バンプ２３を介して互いに対向する。また、配線基板５０の実装面の法線方向から見たときに、金属層２２と金属層１３とが互いに対向する部分の面積が少なくとも、金属層２２の面積の約半分となっていればよい。従って、この転写は、それを実現できるだけの精度でかまわない。
次に、配線基板５０上の固定層４５の粘度を変更する（ステップＳ４０５）。例えば、加熱（ポストベイク）により、配線基板５０上のフラックスの粘度を高める処理を行う。固定層４５の粘度の変更は、転写を行った後であって、かつ後述のリフローを行う前に行う。これは、転写時に各素子６０を受容するときと、リフローを行うときとで、固定層４５に要求される最適な粘度が若干異なるからである。すなわち、リフローを行うときには、転写時よりも、固定層４５の粘度が高い方がよい。粘度の変更の具体的な方法は、上記と同様である。なお、この工程は、転写後の各素子６０が後述のリフローまでの間や、リフロー中に移動するのを防ぐためのものである。そのため、その虞がない場合には、この工程を省略してもよい。
次に、配線基板５０に対してリフローを行う（ステップＳ４０６、図３４）。このとき、半田バンプ２３が溶融ないしは軟化するので、半田バンプ２３のセルフアライメント機能により、金属層２２と、金属層１３とが互いに対向ないしは正対する。また、半田バンプ２３の溶融ないしは軟化により、転写後の素子６０（または金属層２２）と、配線基板５０（または金属層１３）との電気的な接続を行う。言い換えると、転写後の素子６０（または金属層２２）と、配線基板５０（または金属層１３）とを、導電性の突起（半田バンプ２３）を介して互いに電気的に接続する。リフロー後、半田バンプ２３が固化することにより、各素子６０が支持基板１１上の所定位置に高精度で固定される。
最後に、固定層４５を除去（洗浄）する（ステップＳ４０７）。ここでは、固定層４５として用いたフラックスが溶解して残渣物が無くなればよく、そのフラックスに適した洗浄剤を用いればよい。このとき、レーザアブレーションによって発生した残渣など、配線基板５０の実装面に付着した物質（ゴミ）を、フラックスの洗浄と併せて除去することができる。なお、フラックスが無洗浄タイプの場合には、固定層４５の除去を省略することも可能である。
次に、本変形例に係る実装基板２の製造方法の効果について説明する。
本変形例では、転写後の素子６０が固定層４５により配線基板５０に仮固定された状態で、配線基板５０に対してリフローを行うことにより、転写後の素子６０と配線基板５０との電気的な接続が行われる。これにより、素子６０と配線との電気的な接続を行うために、素子６０間の空隙を埋め込んで配線層を形成する面を平坦化したり、配線層を形成したりする工程を省略することができる。その結果、転写後の工程を簡素化することができる。
また、図３１に示したように、非接触転写（プロキシミティ転写）を行った場合、非転写素子は、固定層４５に接することがない。そのため、非転写素子に、固定層４５の一部や、レーザアブレーションによって発生する残渣が付着することがない。従って、非転写素子の転写性能が劣化する虞がない。また、プロキシミティ転写では、転写の前後で、素子基板７０を上下動させる必要がないので、転写処理の時間を短くすることができる。また、プロキシミティ転写では、素子基板７０と、配線基板５０とが互いに接することがない。そのため、配線基板５０の表面（実装面）に僅かな凹凸があったり、素子基板７０や配線基板５０に僅かなうねりがあったりしたときに、接触転写で起こり得る各素子６０へのダメージを回避することができる。
また、図３４に示したように、リフローを行った場合、半田のセルフアライメント機能により、アライメント精度を高めることができる。そのため、転写プロセス中のアライメント精度を高めるために、高度な調整装置を用意する必要がない。その結果、転写時の工程を簡素化でき、しかも、安価な製造設備で転写を行うことができる。また、リフローにより、素子６０と配線基板５０との電気的な接続を行った場合、後で、素子６０に不具合が見つかったとしても、不具合の素子６０を容易に取り外すことができる。素子６０を埋め込む従来の方法では、不具合の素子６０を簡単には取り出すことができない。
また、本変形例では、固定層４５を配線基板５０の上面に塗布した後であって、かつ転写プロセスの前に、固定層４５の粘度の変更が行われる。これにより、転写後に各素子６０が位置ずれを起こす虞を低減することができる。また、本変形例では、転写を行った後であって、かつリフローを行う前に、固定層４５の粘度の変更が行われる。これにより、リフローの直前やリフローの最中に各素子６０が位置ずれを起こす虞を低減することができる。
[変形例その２]
次に、上記第２の実施の形態およびその変形例に係る実装基板２の変形例について説明する。上記第２の実施の形態およびその変形例では、金属層２２は、例えば、図３５Ａに示したように、機能部２１の下面上に設けられており、金属層２２の側面の全体または一部と、金属層２２の下面とが、機能部２１に覆われず、外部に露出していた。しかし、金属層２２は、例えば、図３５Ｂに示したように、金属層２２の下面が、機能部２１の下面と同一またはほぼ同一の面内となるように配置されていてもよい。また、金属層２２は、例えば、図３５Ｃに示したように、金属層２２の下面が、機能部２１の下面よりも後退した位置となるように配置されていてもよい。なお、図３５Ｃでは、機能部２１の下面には、金属層２２に対応して窪みが形成されており、その窪みの底に、金属層２２の下面が露出している。
また、上記実施の形態およびその変形例では、金属層１３は、例えば、図３６Ａに示したように、金属層１３の上面が、支持基板１０の実装面（絶縁層１２の上面）と同一またはほぼ同一の面内となるように配置されていた。しかし、金属層１３は、例えば、図３６Ｂに示したように、金属層１３の上面が、支持基板１０の実装面（絶縁層１２の上面）よりも後退した位置となるように配置されていてもよい。なお、図３６Ｂでは、支持基板１０の実装面（絶縁層１２の上面）には、金属層１３に対応して窪みが形成されており、その窪みの底に、金属層１３の上面が露出している。また、金属層１３は、例えば、図３６Ｃに示したように、支持基板１０の実装面（絶縁層１２の上面）の上に設けられており、金属層１３の側面の全体または一部と、金属層１３の上面とが、絶縁層１２に覆われず、外部に露出していてもよい。
＜５．第３の実施の形態＞
[構成]
次に、本技術の第３の実施の形態に係る実装基板３について説明する。図３７は、実装基板３の断面構成の一例を表したものである。実装基板３は、支持基板８０上に、固定層８１を介して複数の素子６０が実装されたものである。支持基板８０と、各素子６０とは、固定層８１によって互いに電気的に分離されている。
実装基板３は、例えば、図３７に示したように、支持基板８０、固定層８１、絶縁層８２、複数の素子６０、複数の配線８３および複数の配線８４を有している。支持基板８０は、複数の素子６０を支持するものであり、例えば、シリコン基板や、ガラス基板、樹脂基板などで構成されている。支持基板８０では、素子６０側の表面が平坦面となっている。つまり、支持基板８０の実装面が平坦面となっている。固定層８１は、各素子６０を支持基板８０に固定するものである。なお、固定層８１は、転写時に各素子６０を受容するとともに、転写後の１または複数の素子６０を、粘着力により保持するものでもある。固定層８１は、例えば、接着剤および粘着剤のいずれか一方で構成されている。絶縁層８２は、各素子６０を埋め込むとともに、実装基板３の上面に平坦面を形成する層であり、層間絶縁膜としても機能する。絶縁層８２は、例えば、ポリイミドなどの絶縁性の材料で構成されている。配線８３、８４は、各素子６０と外部の回路とを電気的に接続させるものであり、各素子６０の金属層２２と電気的に接続されている。各素子６０は、金属層２２を上側に向けて（つまり、機能部２１との関係で支持基板８０とは反対側に向けて）、支持基板８０上に配置されている。従って、各素子６０では、機能部２１が固定層８１に接している。
［製造方法］
次に、実装基板３の製造方法の一例について説明する。
図３８は、実装基板３の製造工程の一例を流れ図で表したものである。図３９〜図４３は、実装基板３の製造工程の一例を断面図で表したものである。まず、素子基板１００と、支持基板８０とを用意する（ステップＳ５０１、図３９、図４０）。
素子基板１００は、例えば、図３９に示したように、支持基板１０１、固定層１０２および複数の素子６０を有している。各素子６０は、金属層２２を下側に向けて（つまり、機能部２１との関係で支持基板１０１側に向けて）、支持基板１０１上に配置されている。従って、各素子６０では、金属層２２が固定層１０２に接している。支持基板１０１は、複数の素子６０を支持するものであり、例えば、シリコン基板や、ガラス基板、樹脂基板などで構成されている。固定層１０２は、各素子６０を支持基板１０１に固定するとともに転写時に支持基板１０１から各素子６０を剥離させるものである。固定層１０２は、転写がレーザアブレーションによって行われる場合には、例えば、レーザ発振波長域の光を吸収する材料で構成されている。固定層１０２は、例えば、支持基板１０１の上面全体に形成されている。固定層１０２が、例えば、図３９に示したように、支持基板１０１と各素子６０との間隙だけに形成されていてもよい。転写性を考慮すると、図３９に示したように、固定層１０２が素子６０ごとに形成されていることが好ましい。プロセスの簡素さを考慮すると、固定層１０２が支持基板１０１の上面全体に形成されていることが好ましい。固定層１０２は、支持基板１０１に直接、接していてもよい。なお、固定層１０２と支持基板１０１との間に、接着層や、絶縁層、メタル層などが介在していてもよい。
次に、支持基板８０の上面全体に固定層８１を形成する（ステップＳ５０２、図４１）。固定層８１は、転写時に各素子６０を受容するとともに、転写後の１または複数の素子６０を、粘着力により保持するものであり、具体的には、接着剤および粘着剤のいずれか一方である。次に、支持基板８０上の固定層８１の粘度を変更する（ステップＳ５０３）。例えば、加熱により、支持基板８０の上面に塗布された接着剤または粘着剤の粘度を高める処理を行う。固定層８１の粘度の変更は、固定層８１を支持基板８０の上面に形成した後であって、かつ後述の転写プロセスの前に行う。これは、固定層８１を支持基板８０の上面に塗布するときと、転写時に各素子６０を受容するときとで、固定層８１に要求される最適な粘度が異なるからである。すなわち、固定層８１を支持基板８０の上面に形成するときには、固定層８１の粘度は比較的、低い方がよく、転写時には、固定層８１の粘度は比較的、高い方がよい。粘度の変更に加熱を用いる場合には、例えば、ホットプレート、雰囲気炉、赤外線加熱炉などを用いて支持基板８０を加熱することにより接着剤または粘着剤に含まれる溶剤を揮発させ、接着剤または粘着剤の粘度を変化させる。
次に、素子基板１００上の複数の素子６０のうち一部または全部の素子２０を支持基板８０に転写する（ステップＳ５０４）。まず、素子基板１００および支持基板８０を転写装置に取り付ける。次に、素子基板１００と支持基板８０とを互いに密着させて、互いに対向配置する（図４２）。続いて、素子基板１００上の複数の素子６０のうち１または複数の素子６０を、例えば、レーザアブレーションを用いて、支持基板８０に転写する（図４３）。これにより、転写後の素子６０を、固定層８１により支持基板８０に仮固定する。なお、レーザアブレーション以外の方法で、転写を行ってもよい。
次に、支持基板８０上の固定層８１の粘度を変更する（ステップＳ５０５）。例えば、加熱により、支持基板８０の上面に塗布された接着剤または粘着剤の粘度を高める処理を行う。固定層８１の粘度の変更は、転写を行った後であって、かつ後述の埋め込みを行う前に行う。これは、転写時に各素子６０を受容するときと、埋め込みを行うときとで、固定層８１に要求される最適な粘度が若干異なるからである。すなわち、埋め込みを行うときには、転写時よりも、固定層８１の粘度が高い方がよい。粘度の変更の具体的な方法は、上記と同様である。なお、この工程は、転写後の各素子６０が埋め込みまでの間や、埋め込み時に移動するのを防ぐためのものである。そのため、その虞がない場合には、この工程を省略してもよい。最後に、各素子６０を埋め込み、絶縁層８２を形成するとともに、配線８３，８４を形成する。
[効果]
次に、実装基板３の製造方法の効果について説明する。
本実施の形態では、固定層８１を支持基板８０の上面に塗布した後であって、かつ転写プロセスの前に、固定層８１の粘度の変更が行われる。これにより、転写後に各素子６０が位置ずれを起こす虞を低減することができる。また、本実施の形態では、転写を行った後であって、かつ各素子６０の埋め込みを行う前に、固定層８１の粘度の変更が行われる。これにより、埋め込みの直前や埋め込みの最中に各素子６０が位置ずれを起こす虞を低減することができる。
＜６．第４の実施の形態＞
[構成]
次に、本技術の第４の実施の形態に係る電子機器４について説明する。図４４は、電子機器４の概略構成の一例を表したものである。電子機器４は、実装基板１，２または３と、実装基板１，２または３に電気的に接続された制御部５とを備えている。制御部５は、例えば、実装基板１，２または３に電圧や電流を印加したり、実装基板１，２または３からの出力を受け取ったりする回路である。電子機器４では、制御部５による実装基板１，２または３への電圧や電流の印加によって、実装基板１，２または３が、例えば、発光パネル、表示パネル、受光パネルとして機能する。
［製造方法］
次に、実装基板１，２または３を備えた電子機器４の製造方法の一例について説明する。まず、上記各実施の形態またはその変形例に記載した方法を用いて、実装基板１，２または３を形成する（例えば、図３、図１１、図２１、図２９、図３８参照）。次に、制御部５を用意したのち、実装基板１，２または３と制御部５とを互いに電気的に接続することにより、電子機器４を形成する。
[効果]
次に、電子機器４の製造方法の効果について説明する。
本実施の形態では、上記各実施の形態またはその変形例に記載した方法を用いて、実装基板１，２または３が形成される。これにより、従来の方法を用いて形成した実装基板と比べて、安価でリペアの容易な実装基板を電子機器４に用いることができる。
以上、複数の実施の形態およびそれらの変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。
例えば、上記第３の実施の形態において、素子６０の代わりに、チップ状の材料を転写対象としてもよい。つまり、本技術において、素子は、単独で固有の機能を有するものである必要はなく、例えば、チップ状の材料で構成されていてもよい。このとき、素子において、支持基板８１側の面が平坦面となっていてもよい。また、このとき、支持基板８１において、実装面が平坦面となっていてもよい。さらに、素子がチップ状の材料で構成されている場合に、素子が、支持基板８１側の面に、１または複数の突起を有していてもよい。この突起は、上記第１の実施の形態における突起と同様の役割（アンカとしての役割）を持っている。例えば、図４５に示したように、チップ状材料１１０が、チップ状の材料で構成されており、かつ、下面（支持基板８１側の面）に、複数の突起１１１を有している。このとき、各突起１１１が、アンカとしての役割を持っている。
また、例えば、本技術は以下のような構成を取ることができる。
（１）支持基板上に複数の素子が固定された素子基板の、一部または全部の前記素子を、配線基板に転写するとともに、転写後の前記素子を、粘性を有する固定層により前記配線基板に仮固定することと、
前記配線基板に対してリフローを行い、転写後の前記素子と前記配線基板との電気的な接続を行うことにより、実装基板を形成すること
を含む
実装基板の製造方法。
（２）
各前記素子は、表面に１つ以上の第１金属部を有し、
前記配線基板は、表面に１つ以上の第２金属部を有し、
前記第１金属部および前記第２金属部の少なくとも一方が、周囲よりも突出した導電性の突起を有し、
当該実装方法において、前記リフローを行うことにより、前記第１金属部と前記第２金属部とを前記突起を介して互いに電気的に接続することを含む
（１）に記載の実装基板の製造方法。
（３）
前記突起は、半田バンプおよび半田拡散抑制層の少なくとも一方を含んで構成される
（２）に記載の実装基板の製造方法。
（４）
前記第１金属部が、前記突起を有し、
前記第１金属部は、前記突起として、半田バンプを含んで構成される
（２）または（３）に記載の実装基板の製造方法。
（５）
前記第２金属部も、前記突起を有し、
前記第２金属部は、前記突起として、半田拡散抑制層を含んで構成される
（４）に記載の実装基板の製造方法。
（６）
前記第２金属部は、前記突起を有さず、高さが周囲と比べて同一または低くなる位置に設けられている
（４）に記載の実装基板の製造方法。
（７）
前記リフローを行った後に前記固定層を除去すること
を含む
（１）ないし（６）のいずれか一項に記載の実装基板の製造方法。
（８）
前記転写を行う前に前記固定層の粘度を高める処理を行うこと
を含む
（１）ないし（７）のいずれか一項に記載の実装基板の製造方法。
（９）
前記転写を行った後であって前記リフローを行う前に前記固定層の粘度を高める処理を行うこと
を含む
（８）に記載の実装基板の製造方法。
（１０）
加熱、減圧、光照射および硬化剤添加の少なくとも１つの方法を用いて前記固定層の粘度を高める処理を行うこと
を含む
（８）に記載の実装基板の製造方法。
（１１）
支持基板上に複数の素子が固定された素子基板の、一部または全部の前記素子を、配線基板に転写するとともに、転写後の前記素子を、粘性を有する固定層により前記配線基板に仮固定することと、
前記配線基板に対してリフローを行い、転写後の前記素子と前記配線基板との電気的な接続を行うことにより、実装基板を形成することと、
前記実装基板と前記制御部とを互いに電気的に接続することにより、電子機器を形成すること
を含む
電子機器の製造方法。
また、例えば、本技術は以下のような構成を取ることができる。
（１２）
転写基板上に複数の素子が実装された実装基板の製造方法であって、
前記転写基板の表面に、粘性を有する固定層を塗布した後、前記固定層の粘度を高める処理を行うことと、
支持基板上に前記複数の素子が固定された素子基板の、一部または全部の前記素子を、前記転写基板に転写すること
を含む
実装基板の製造方法。
（１３）
加熱、減圧、光照射および硬化剤添加の少なくとも１つの方法を用いて、前記固定層の粘度を高める処理を行うことを含む
（１２）に記載の実装基板の製造方法。
（１４）
前記固定層は、フラックス、接着剤および粘着材のいずれかである
（１２）または（１３）に記載の実装基板の製造方法。
（１５）
前記固定層は、接着剤および粘着材のいずれかである
（１２）または（１３）に記載の実装基板の製造方法。
（１６）
各前記素子において、前記転写基板の面が平坦面となっており、
前記転写基板において、各前記素子の実装面が平坦面となっている
（１２）、（１３）または（１５）に記載の実装基板の製造方法。
（１７）
各前記素子は、前記転写基板側の面とは反対側の面に１つ以上の第１金属部を有する
（１６）に記載の実装基板の製造方法。
（１８）
転写基板上に複数の素子が実装された実装基板を備えた電子機器の製造方法であって、
前記転写基板の表面に、粘性を有する固定層を塗布した後、前記固定層の粘度を高める処理を行うことと、
支持基板上に前記複数の素子が固定された素子基板の、一部または全部の前記素子を、前記転写基板に転写すること
を含む
電子機器の製造方法。
１，２，３…実装基板、４…電子機器、５…制御部、１０，５０…配線基板、１１，３１，８０，１０１…支持基板、１２，８２…絶縁層、１３，２２…金属層、２０，６０…素子、２１…機能部、２３，５１…半田バンプ、３０，７０，１００…素子基板、３２，４１，４３，４４，４５，８１，１０２…固定層、４２，５３…空隙、８３，８４…配線、１１０…チップ状材料、１１１…突起。
本技術の実装基板の製造方法は、以下の２つの手順を含むものである。
（Ａ１）支持基板上に複数の素子が固定された素子基板の、一部または全部の素子を、配線基板に転写するとともに、転写後の素子を、粘性を有する固定層により配線基板に仮固定すること
（Ａ２）配線基板に対してリフローを行い、転写後の素子と配線基板との電気的な接続を行うことにより、実装基板を形成すること
各素子は、表面に１つ以上の第１金属部を有する。配線基板は、表面に１つ以上の第２金属部を有する。第１金属部および第２金属部の少なくとも一方が、周囲よりも突出した導電性の突起を有する。
当該製造方法において、リフローを行うことにより、第１金属部と第２金属部とを突起を介して互いに電気的に接続することと、転写を行う前に固定層の粘度を高める処理を行うこととを含む。
本技術の電子機器の製造方法は、実装基板を備えた電子機器の製造方法であって、以下の３つの手順を含むものである。
（Ｂ１）支持基板上に複数の素子が固定された素子基板の、一部または全部の素子を、配線基板に転写するとともに、転写後の素子を、粘性を有する固定層により配線基板に仮固定すること
（Ｂ２）配線基板に対してリフローを行い、転写後の素子と配線基板との電気的な接続を行うことにより、実装基板を形成する
（Ｂ３）実装基板と制御部とを互いに電気的に接続することにより、電子機器を形成すること
各素子は、表面に１つ以上の第１金属部を有する。配線基板は、表面に１つ以上の第２金属部を有する。第１金属部および第２金属部の少なくとも一方が、周囲よりも突出した導電性の突起を有する。
当該製造方法において、リフローを行うことにより、第１金属部と第２金属部とを突起を介して互いに電気的に接続することと、転写を行う前に固定層の粘度を高める処理を行うこととを含む。
金属層２２および半田バンプ２３は、機能部２１の下面にこの順に積層されたものである。金属層２２および半田バンプ２３は、機能部２１の下面において、配線基板１０側に突出しており、周囲よりも突出した突起を構成している。つまり、各素子２０は、金属層２２および半田バンプ２３からなる導電性の突起を有している。導電性の突起は、例えば、図１に示したようにブロック状の金属部材で構成されている。なお、導電性の突起は、例えば、くさび状の金属部材で構成されていてもよい。なお、半田バンプ２３は、当初から球体である必要はない。半田バンプ２３は、例えば、円柱、円錐、逆円錐、キノコ型、四角錐、四角柱、角柱、角錐、多角錐、多角柱などの形状を取りうる。半田バンプ２３は、はんだ融点を超えて液状になった状態で、半田の表面張力によってほぼ球体に変形する。
また、上記実施の形態およびその変形例では、金属層１３は、例えば、図１８Ａに示したように、金属層１３の上面が、配線基板１０の実装面（絶縁層１２の上面）と同一またはほぼ同一の面内となるように配置されていた。しかし、金属層１３は、例えば、図１８Ｂに示したように、金属層１３の上面が、配線基板１０の実装面（絶縁層１２の上面）よりも後退した位置となるように配置されていてもよい。なお、図１８Ｂでは、配線基板１０の実装面（絶縁層１２の上面）には、金属層１３に対応して窪みが形成されており、その窪みの底に、金属層１３の上面が露出している。また、金属層１３は、例えば、図１８Ｃに示したように、配線基板１０の実装面（絶縁層１２の上面）の上に設けられており、金属層１３の側面の全体または一部と、金属層１３の上面とが、絶縁層１２に覆われず、外部に露出していてもよい。このとき、金属層１３が配線基板１０の実装面（絶縁層１２の上面）において、周囲よりも突出した導電性の突起となる。
配線基板５０は、例えば、支持基板１１、絶縁層１２、金属層１３および半田バンプ５１を有している。配線基板５０は、上記実施の形態の配線基板１０に、半田バンプ５１を設けたものに相当する。半田バンプ５１は、例えば、鉛もしくはスズを主成分とする合金で構成されており、例えば、電解めっきや、半田ペーストの刷り込みなどによって形成されている。なお、半田バンプ５１は、当初から球体である必要はない。半田バンプ５１は、例えば、円柱、円錐、逆円錐、キノコ型、四角錐、四角柱、角柱、角錐、多角錐、多角柱などの形状を取りうる。半田バンプ５１は、はんだ融点を超えて液状になった状態で、半田の表面張力によってほぼ球体に変形する。半田バンプ５１は、配線基板５０の実装面（絶縁層１２の上面）において、素子６０側に突出しており、周囲よりも突出した突起を構成している。導電性の突起は、例えば、図１９に示したようにブロック状（もしくは球状）の金属部材で構成されている。なお、導電性の突起は、例えば、くさび状の金属部材で構成されていてもよい。
また、上記実施の形態およびその変形例では、金属層１３は、例えば、図３６Ａに示したように、金属層１３の上面が、配線基板１０の実装面（絶縁層１２の上面）と同一またはほぼ同一の面内となるように配置されていた。しかし、金属層１３は、例えば、図３６Ｂに示したように、金属層１３の上面が、配線基板１０の実装面（絶縁層１２の上面）よりも後退した位置となるように配置されていてもよい。なお、図３６Ｂでは、配線基板１０の実装面（絶縁層１２の上面）には、金属層１３に対応して窪みが形成されており、その窪みの底に、金属層１３の上面が露出している。また、金属層１３は、例えば、図３６Ｃに示したように、配線基板１０の実装面（絶縁層１２の上面）の上に設けられており、金属層１３の側面の全体または一部と、金属層１３の上面とが、絶縁層１２に覆われず、外部に露出していてもよい。
次に、素子基板１００上の複数の素子６０のうち一部または全部の素子６０を支持基板８０に転写する（ステップＳ５０４）。まず、素子基板１００および支持基板８０を転写装置に取り付ける。次に、素子基板１００と支持基板８０とを互いに密着させて、互いに対向配置する（図４２）。続いて、素子基板１００上の複数の素子６０のうち１または複数の素子６０を、例えば、レーザアブレーションを用いて、支持基板８０に転写する（図４３）。これにより、転写後の素子６０を、固定層８１により支持基板８０に仮固定する。なお、レーザアブレーション以外の方法で、転写を行ってもよい。

Claims (11)

  1. 支持基板上に複数の素子が固定された素子基板の、一部または全部の前記素子を、配線基板に転写するとともに、転写後の前記素子を、粘性を有する固定層により前記配線基板に仮固定することと、
    前記配線基板に対してリフローを行い、転写後の前記素子と前記配線基板との電気的な接続を行うことにより、実装基板を形成すること
    を含む
    実装基板の製造方法。
  2. 各前記素子は、表面に１つ以上の第１金属部を有し、
    前記配線基板は、表面に１つ以上の第２金属部を有し、
    前記第１金属部および前記第２金属部の少なくとも一方が、周囲よりも突出した導電性の突起を有し、
    当該実装方法において、前記リフローを行うことにより、前記第１金属部と前記第２金属部とを前記突起を介して互いに電気的に接続することを含む
    請求項１に記載の実装基板の製造方法。
  3. 前記突起は、半田バンプおよび半田拡散抑制層の少なくとも一方を含んで構成される
    請求項２に記載の実装基板の製造方法。
  4. 前記第１金属部が、前記突起を有し、
    前記第１金属部は、前記突起として、半田バンプを含んで構成される
    請求項２に記載の実装基板の製造方法。
  5. 前記第２金属部も、前記突起を有し、
    前記第２金属部は、前記突起として、半田拡散抑制層を含んで構成される
    請求項４に記載の実装基板の製造方法。
  6. 前記第２金属部は、前記突起を有さず、高さが周囲と比べて同一または低くなる位置に設けられている
    請求項４に記載の実装基板の製造方法。
  7. 前記リフローを行った後に前記固定層を除去すること
    を含む
    請求項２に記載の実装基板の製造方法。
  8. 前記転写を行う前に前記固定層の粘度を高める処理を行うこと
    を含む
    請求項２に記載の実装基板の製造方法。
  9. 前記転写を行った後であって前記リフローを行う前に前記固定層の粘度を高める処理を行うこと
    を含む
    請求項８に記載の実装基板の製造方法。
  10. 加熱、減圧、光照射および硬化剤添加の少なくとも１つの方法を用いて前記固定層の粘度を高める処理を行うこと
    を含む
    請求項８に記載の実装基板の製造方法。
  11. 支持基板上に複数の素子が固定された素子基板の、一部または全部の前記素子を、配線基板に転写するとともに、転写後の前記素子を、粘性を有する固定層により前記配線基板に仮固定することと、
    前記配線基板に対してリフローを行い、転写後の前記素子と前記配線基板との電気的な接続を行うことにより、実装基板を形成することと、
    前記実装基板と前記制御部とを互いに電気的に接続することにより、電子機器を形成すること
    を含む
    電子機器の製造方法。
JP2013104225A 2013-05-16 2013-05-16 実装基板の製造方法、および電子機器の製造方法 Active JP5874683B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013104225A JP5874683B2 (ja) 2013-05-16 2013-05-16 実装基板の製造方法、および電子機器の製造方法
US14/270,762 US11370047B2 (en) 2013-05-16 2014-05-06 Method of manufacturing mounting substrate and method of manufacturing electronic apparatus
US17/721,891 US20220234126A1 (en) 2013-05-16 2022-04-15 Method of manufacturing mounting substrate and method of manufacturing electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013104225A JP5874683B2 (ja) 2013-05-16 2013-05-16 実装基板の製造方法、および電子機器の製造方法

Publications (2)

Publication Number Publication Date
JP2014225569A true JP2014225569A (ja) 2014-12-04
JP5874683B2 JP5874683B2 (ja) 2016-03-02

Family

ID=51894990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013104225A Active JP5874683B2 (ja) 2013-05-16 2013-05-16 実装基板の製造方法、および電子機器の製造方法

Country Status (2)

Country Link
US (2) US11370047B2 (ja)
JP (1) JP5874683B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6298962B1 (ja) * 2016-11-21 2018-03-28 台湾▲ロ▼旦股▲分▼有限公司 チップの固定方法
KR20210077145A (ko) * 2019-12-17 2021-06-25 한국광기술원 정렬이 균일한 레이저 광 패키지 및 그의 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106134300A (zh) * 2014-03-14 2016-11-16 铟泰公司 用可辐射固化的或可热固化的助焊剂在基底上形成焊料凸点的方法和组合物
TWI607587B (zh) * 2016-09-13 2017-12-01 台灣琭旦股份有限公司 固晶穩固製程
US20180190614A1 (en) * 2016-12-05 2018-07-05 Ananda H. Kumar Massively parallel transfer of microLED devices
WO2018138902A1 (ja) * 2017-01-30 2018-08-02 三菱電機株式会社 パワー半導体装置の製造方法およびパワー半導体装置
US10881007B2 (en) * 2017-10-04 2020-12-29 International Business Machines Corporation Recondition process for BGA using flux
US11769730B2 (en) * 2020-03-27 2023-09-26 STATS ChipPAC Pte. Ltd. Semiconductor device and method of providing high density component spacing

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541597A (ja) * 1991-08-02 1993-02-19 Hitachi Ltd 電子部品搭載装置を構成する各種機構及びこれらの機構を使用する電子部品搭載装置
JPH1187556A (ja) * 1997-09-08 1999-03-30 Hitachi Ltd 半導体装置
JP2005129836A (ja) * 2003-10-27 2005-05-19 Seiko Epson Corp 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器
JP2008118161A (ja) * 2008-01-28 2008-05-22 Sony Corp 素子転写方法
JP2009038331A (ja) * 2007-07-11 2009-02-19 Sony Corp 配線への素子の電気的接続方法及び発光素子組立体の製造方法、並びに、発光素子組立体
JP2009039331A (ja) * 2007-08-09 2009-02-26 Delta Kogyo Co Ltd ランバーサポート装置及び該ランバーサポート装置を備えた車両用シート
JP2011521458A (ja) * 2008-05-21 2011-07-21 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト プリント回路基板の製造方法および使用ならびにプリント回路基板
JP2012089574A (ja) * 2010-10-15 2012-05-10 Sumitomo Bakelite Co Ltd 電子装置の製造方法および電子装置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679849B2 (ja) * 1989-07-26 1997-11-19 松下電器産業株式会社 電子部品の実装方法およびこの方法に用いる接着剤
JP2795788B2 (ja) * 1993-02-18 1998-09-10 シャープ株式会社 半導体チップの実装方法
JP2916086B2 (ja) * 1994-10-28 1999-07-05 株式会社日立製作所 電子部品の実装方法
JP3310499B2 (ja) * 1995-08-01 2002-08-05 富士通株式会社 半導体装置
US6008071A (en) * 1995-09-20 1999-12-28 Fujitsu Limited Method of forming solder bumps onto an integrated circuit device
US5695109A (en) * 1995-11-22 1997-12-09 Industrial Technology Research Institute Solder paste inter-layer alignment apparatus for area-array on-board rework
US5668058A (en) * 1995-12-28 1997-09-16 Nec Corporation Method of producing a flip chip
US5704116A (en) * 1996-05-03 1998-01-06 Motorola, Inc. Method of holding a component using an anhydride fluxing agent
EP0827008A3 (en) 1996-08-31 1998-11-18 Samsung Display Devices Co., Ltd. A flat panel display device and a manufacturing method therefor
US5985043A (en) * 1997-07-21 1999-11-16 Miguel Albert Capote Polymerizable fluxing agents and fluxing adhesive compositions therefrom
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
US20020106832A1 (en) * 1996-11-26 2002-08-08 Gregory B. Hotchkiss Method and apparatus for attaching solder members to a substrate
US6117759A (en) * 1997-01-03 2000-09-12 Motorola Inc. Method for multiplexed joining of solder bumps to various substrates during assembly of an integrated circuit package
JP3848723B2 (ja) * 1997-03-31 2006-11-22 株式会社日立製作所 半導体装置の実装構造体及びその検査方法
US6059172A (en) * 1997-06-25 2000-05-09 International Business Machines Corporation Method for establishing electrical communication between a first object having a solder ball and a second object
JP3860355B2 (ja) * 1999-03-24 2006-12-20 松下電器産業株式会社 半田バンプの形成方法
JP3372511B2 (ja) * 1999-08-09 2003-02-04 ソニーケミカル株式会社 半導体素子の実装方法及び実装装置
US6409070B1 (en) * 2000-06-28 2002-06-25 Advanced Micro Devices, Inc. Minimizing flux residue by controlling amount of moisture during reflow
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
US6610559B2 (en) * 2001-11-16 2003-08-26 Indium Corporation Of America Integrated void-free process for assembling a solder bumped chip
JP3474187B1 (ja) 2002-11-19 2003-12-08 英樹 松村 画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置
JP2005026579A (ja) * 2003-07-04 2005-01-27 Fujitsu Ltd ハンダバンプ付き電子部品の実装方法およびこれに用いるフラックスフィル
JP3891297B2 (ja) * 2003-10-02 2007-03-14 セイコーエプソン株式会社 半導体装置製造用治具
JP4633630B2 (ja) * 2004-01-29 2011-02-16 パナソニック株式会社 半田付用のフラックスおよび半田付方法
JP2006156455A (ja) 2004-11-25 2006-06-15 Toshiba Corp 素子形成基板、中間転写基板、アクティブマトリクス基板およびその製造方法
US7413110B2 (en) * 2005-02-16 2008-08-19 Motorola, Inc. Method for reducing stress between substrates of differing materials
JP4650220B2 (ja) * 2005-11-10 2011-03-16 パナソニック株式会社 電子部品の半田付け方法および電子部品の半田付け構造
JP4251458B2 (ja) * 2005-12-21 2009-04-08 Ｔｄｋ株式会社 チップ部品の実装方法及び回路基板
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same
JP4720608B2 (ja) * 2006-05-10 2011-07-13 パナソニック株式会社 部品実装装置および部品実装方法
JP4793187B2 (ja) * 2006-09-11 2011-10-12 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
US7939939B1 (en) * 2007-06-11 2011-05-10 Texas Instruments Incorporated Stable gold bump solder connections
JP2009130269A (ja) * 2007-11-27 2009-06-11 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
US8581403B2 (en) * 2008-01-30 2013-11-12 Nec Corporation Electronic component mounting structure, electronic component mounting method, and electronic component mounting board
TWI523127B (zh) * 2008-10-27 2016-02-21 松下知識產權經營股份有限公司 電子裝置之製造方法
JP5533663B2 (ja) * 2008-11-06 2014-06-25 住友ベークライト株式会社 電子装置の製造方法
JP5444798B2 (ja) * 2009-04-10 2014-03-19 ソニー株式会社 素子の移載方法
US8701281B2 (en) * 2009-12-17 2014-04-22 Intel Corporation Substrate metallization and ball attach metallurgy with a novel dopant element
US8381965B2 (en) * 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
JP5645592B2 (ja) * 2010-10-21 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5719999B2 (ja) * 2011-05-26 2015-05-20 パナソニックＩｐマネジメント株式会社 電子部品実装方法、電子部品搭載装置および電子部品実装システム
JP5218686B2 (ja) * 2011-08-08 2013-06-26 Ｊｓｒ株式会社 フラックス組成物、電気的接続構造の形成方法、電気的接続構造および半導体装置
US8444043B1 (en) * 2012-01-31 2013-05-21 International Business Machines Corporation Uniform solder reflow fixture
US8770462B2 (en) * 2012-03-14 2014-07-08 Raytheon Company Solder paste transfer process
CN106134300A (zh) * 2014-03-14 2016-11-16 铟泰公司 用可辐射固化的或可热固化的助焊剂在基底上形成焊料凸点的方法和组合物
CN106716612B (zh) * 2014-09-19 2019-11-19 索尼公司 安装基板和制造安装基板的方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541597A (ja) * 1991-08-02 1993-02-19 Hitachi Ltd 電子部品搭載装置を構成する各種機構及びこれらの機構を使用する電子部品搭載装置
JPH1187556A (ja) * 1997-09-08 1999-03-30 Hitachi Ltd 半導体装置
JP2005129836A (ja) * 2003-10-27 2005-05-19 Seiko Epson Corp 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器
JP2009038331A (ja) * 2007-07-11 2009-02-19 Sony Corp 配線への素子の電気的接続方法及び発光素子組立体の製造方法、並びに、発光素子組立体
JP2009039331A (ja) * 2007-08-09 2009-02-26 Delta Kogyo Co Ltd ランバーサポート装置及び該ランバーサポート装置を備えた車両用シート
JP2008118161A (ja) * 2008-01-28 2008-05-22 Sony Corp 素子転写方法
JP2011521458A (ja) * 2008-05-21 2011-07-21 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト プリント回路基板の製造方法および使用ならびにプリント回路基板
JP2012089574A (ja) * 2010-10-15 2012-05-10 Sumitomo Bakelite Co Ltd 電子装置の製造方法および電子装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6298962B1 (ja) * 2016-11-21 2018-03-28 台湾▲ロ▼旦股▲分▼有限公司 チップの固定方法
JP2018085363A (ja) * 2016-11-21 2018-05-31 台湾▲ロ▼旦股▲分▼有限公司 チップの固定方法
KR20210077145A (ko) * 2019-12-17 2021-06-25 한국광기술원 정렬이 균일한 레이저 광 패키지 및 그의 제조방법
KR102321368B1 (ko) * 2019-12-17 2021-11-03 한국광기술원 정렬이 균일한 레이저 광 패키지 및 그의 제조방법

Also Published As

Publication number Publication date
JP5874683B2 (ja) 2016-03-02
US11370047B2 (en) 2022-06-28
US20140339289A1 (en) 2014-11-20
US20220234126A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
JP5874683B2 (ja) 実装基板の製造方法、および電子機器の製造方法
JP6283679B2 (ja) ベア・チップ・ダイをボンディングする方法
US7410090B2 (en) Conductive bonding material fill techniques
US7694869B2 (en) Universal mold for injection molding of solder
TWI544584B (zh) Copper substrate with barrier structure and manufacturing method thereof
JP4487883B2 (ja) 電子部品内蔵モジュールの製造方法
US11456269B2 (en) Prevention of bridging between solder joints
JP5272922B2 (ja) 半導体装置及びその製造方法
JP6444269B2 (ja) 電子部品装置及びその製造方法
JP2015170854A (ja) Ｔｍｉ相互接続の歩留まりを高めるパッケージ構造
US10586764B2 (en) Semiconductor package with programmable signal routing
JP5022756B2 (ja) 半導体チップの実装方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JPWO2009044695A1 (ja) 電子部品の実装方法等
KR20110029466A (ko) 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판
JP4326105B2 (ja) フリップチップ実装方法
JP2001230537A (ja) ハンダバンプの形成方法
KR101607675B1 (ko) 패키지 결합 방법
US20150271928A1 (en) Printed circuit board and manufacturing method thereof
KR101069973B1 (ko) 범프 형성 장치 및 이를 이용한 범프 형성 방법
JP2009272382A (ja) 半導体装置、配線基板およびその製造方法
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
JP2006108344A (ja) はんだ印刷用マスクおよびはんだバンプの形成方法
JP2005259866A (ja) 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。
RU2374793C2 (ru) Контактный узел на встречных контактах с капиллярным соединительным элементом и способ его изготовления

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160104

R151 Written notification of patent or utility model registration

Ref document number: 5874683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250