JP2006156455A - 素子形成基板、中間転写基板、アクティブマトリクス基板およびその製造方法 - Google Patents
素子形成基板、中間転写基板、アクティブマトリクス基板およびその製造方法 Download PDFInfo
- Publication number
- JP2006156455A JP2006156455A JP2004340487A JP2004340487A JP2006156455A JP 2006156455 A JP2006156455 A JP 2006156455A JP 2004340487 A JP2004340487 A JP 2004340487A JP 2004340487 A JP2004340487 A JP 2004340487A JP 2006156455 A JP2006156455 A JP 2006156455A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- transfer
- tft
- active matrix
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 素子の転写不良を防止するとともに素子転写領域の境界が視認されるのを可及的に防止することを可能にする。
【解決手段】 素子2が周期的に形成された、少なくとも2組の対向する境界線22を有する素子形成ブロック21を備え、対向する境界線は直線とは異なる補完される形状である。
【選択図】 図3
【解決手段】 素子2が周期的に形成された、少なくとも2組の対向する境界線22を有する素子形成ブロック21を備え、対向する境界線は直線とは異なる補完される形状である。
【選択図】 図3
Description
本発明は転写法によるマトリクス基板形成のための素子形成基板、中間転写基板、転写先基板、アクティブマトリクスおよびその製造方法に関する。
液晶ディスプレイ(LCD)や有機ELディスプレイ(OLED)は、薄型で低消費電力でありカラー表示も可能であるため、ノート型パソコンや情報携帯端末、モニター、テレビ、携帯電話の表示画面など、多くの表示装置に用いられている。より高品位な表示が可能となるLCDやOLEDには、ガラス基板上に、アモルファスシリコン(a−Si)や多結晶シリコン(poly−Si)を活性層とした、薄膜トランジスタ(TFT)がマトリクス状に配置された、アクティブマトリクス基板が用いられている。アクティブマトリクス基板への要求として、低消費電力、高品位な表示などとともに、大画面化、軽量化、薄型化、製造コストの低減などがある。
これらの要求を満たすため、素子転写型のアクティブマトリクス基板の製造方法が提案されている(例えば、特許文献1参照)。図を参照して、従来の素子転写型のアクティブマトリクス基板の製造方法を説明する。この製造方法は、アモルファスシリコンTFT(以下TFTとする)を素子形成基板に形成し、中間転写基板に転写した後、さらに配線などを形成した転写先基板に転写してアクティブマトリクス基板を作製している。
従来の製造方法によって製造されるTFT2が形成された素子形成基板の断面図を図40(a)に、平面図を図40(b)に示す。まず、ガラスからなる素子形成基板41上に分離層(エッチングストッパ層とも云う)42、アンダーコート層43を形成した後、TFT2をマトリクス状に形成する。
続いて、図41に示すように、TFT2上に保護層61を形成した後、図42に示すように、TFT2直下の領域以外の分離層42、アンダーコート層43を除去し、TFT2毎に分離する。
次に、図43に示すように、透明なガラスから成る中間転写基板71上に、TFT2に対応する位置に光吸収体72を形成し、全体に接着・剥離層73を形成する。続いて、図44に示すように、光吸収体72と各TFT2の保護層61を位置合せし、接着・剥離層73と保護層61を接着する。その後、素子形成基板41をエッチングして除去することにより、図45(a)、図45(b)に示すような、TFT102が転写された中間転写基板71を得ることができる。なお、図45(a)は中間転写基板71の断面図であり、図45(b)は中間転写基板71の平面図である。
続いて、中間転写基板71から転写先基板31へのTFT2の転写について説明する。転写先基板31の大きさは中間転写基板71の大きさと異なっていてもよく、この例では転写先基板31の方が中間転写基板71より大きい。
まず、図46に示すように、転写先基板31上に信号線4、走査線5を形成する。信号線4および走査線5はそれぞれ周期的に形成し、それぞれの周期は素子形成基板41上にTFT2を形成する周期の整数倍とする。この例では、信号線4および走査線5を形成する周期はともに素子形成基板41上にTFT2を形成する周期の2倍としている。さらに、図47に示すように、転写先基板31上に接着層81を形成した後に、図48に示す転写先基板31の第1の素子転写領域91と中間転写基板71を、位置合せを行いながら重ね合わせる。その後、中間転写基板71と転写先基板31の間に一定の圧力を加え、中間転写基板71に形成されたTFT2のうち一部のみを選択的に転写することで1回目の転写を行う。1回目の転写が終わった後の中間転写基板71の平面図を図49に示す。図49の破線で示す部分のTFT2が転写先基板31に転写され、実線で示すTFT2のみが転写されずに中間転写基板71に残っている。
続いて中間転写基板71の位置をずらして転写をおこなうことで、図50に示す転写先基板31の第2の素子転写領域92へTFT2の2回目の転写を行う。
2回目の転写が終わった後の中間転写基板71の平面図を図51に示す。図51の破線で示す部分のTFT2のみが転写先基板31に転写され、実線で示すTFT2のみが中間転写基板71に残っている。同様の転写を繰り返して、図52に示す転写先基板31の第3の素子転写領域93、第4の素子転写領域94へTFT2の転写を行い、中間転写基板71にTFT2を形成した周期より長い周期で転写先基板31にマトリクス状にTFT2を形成している。
ここで、第1乃至第4の素子転写領域91〜94は全て矩形となっている。さらに図53に示すように、TFT2の各電極(図示せず)と、信号線4および走査線5とを接続することでアクティブマトリクス基板を作製している。
上記方法ではTFTの個数が少ない図面を用いてTFTの転写方法を原理的に説明しているが、実際にはX、Y方向にそれぞれ数10〜数100個のTFTがマトリクス状に形成された素子形成基板を用いて転写先基板へのTFTの転写を繰り返すことで、より大きいアクティブマトリクス基板を効率よく形成することができる。例えば、図54に示すように素子形成基板41上にマトリクス状に形成したTFT2のうち、1回の転写工程で転写先基板へ転写するTFTを12個当たり1個とし、12回の転写工程を繰り返し、素子形成基板上に高密度に形成したTFTを、大きな転写先基板上に転写することで、図55に示すように、素子形成領域が12倍となったアクティブマトリクス基板を形成することができる。この場合、1回目の転写工程でTFTが転写される素子転写領域91は図55の斜線部に示されるように矩形となり、それぞれの転写工程でTFTが転写される領域の境界は直線となる。上記の方法でアクティブマトリクス基板を作製した場合、転写先基板は素子形成基板の大きさに制約されずに大きくすることができる。
また、アクティブマトリクス基板の作製において、高温プロセスが必要となるTFTは耐熱性の高い素子形成基板に高密度に形成しておき、転写先基板にTFTを間引いて転写することにより、配線形成と比較してコストの高いTFT形成の寄与分を減らすことができる。その上、転写先基板としては耐熱性の低いプラスチックフィルムを用いることも可能であり、ロールトゥロールの印刷技術などとの組み合わせによりローコストでアクティブマトリクス基板を形成することが可能である。
一方で、上記の方法のように、中間転写基板71と転写先基板31の間に一定の圧力を加えることで、中間転写基板71上に形成したTFT2を転写先基板31の矩形の領域に転写した場合、転写する領域の内側と外側とでTFT2に加わる圧力が急峻に変化することとなる。このため、転写する領域の最外周のTFT2に過剰な圧力が加わり、所望のTFT102以外のTFTが転写される転写過多や、転写する領域の内側のTFTに必要な圧力がかからず、所望のTFTが転写されない転写不足などの素子転写不良が生じる、という問題がある。
また、素子形成基板41にTFT2を形成した場合、形成された金属や絶縁体のパターン幅や膜厚、膜質、さらにはTFT2の電気特性や寄生容量は基板内で連続的に変動する。TFT2の距離が近ければその変動は小さいが、遠くなるにつれて変動が大きくなることが多く、素子形成基板41上の両端部での差は大きくなる。そのため、転写先基板31上に、素子形成基板41上に形成されたTFT2を繰り返し転写する方法により形成されたアクティブマトリクス基板においては、1回の転写プロセスによりTFTが転写される領域内では電気特性や寄生容量の値は連続的に変化するが、隣接する領域の境界では電気特性や寄生容量の値が不連続的に変化する。
転写先基板31にTFTを繰り返し転写して得られたアクティブマトリクス基板を用いた液晶ディスプレイにおいて、1回の転写でTFTが転写される領域内ではTFTの電気特性や寄生容量は連続的に変動するので輝度も連続的に変動するため変動が視認されにくいが、隣接する領域との境界では輝度が不連続的に急峻に変化するため、直線の境界部が視認されやすくなる、ということが問題となる。
さらには、上述のようなTFT内での電気特性や寄生容量の他に、配線とTFT上の電極との間の寄生容量によっても境界が認識されることがある。上記方法では、TFT2を素子形成基板41に形成し、さらに素子形成基板41をエッチングして除去することで中間転写基板71にTFT2を転写した後に、中間転写基板71と転写先基板31を重ね合わせて圧力を加えることでTFT2を転写している。TFTの転写を複数回繰り返した場合、隣接する素子転写領域の境界部での転写先基板上の配線に対するTFTのずれは、TFTを転写する際のずれと基板の変形によるずれを合わせたものとなる。
まず、基板の変形によるずれは以下のように考えられる。前述のTFT形成プロセスやエッチングプロセスによる基板の変形、またそれぞれの基板の材料が違う場合には、熱膨張、吸湿による変形量の違いのため、基板の収縮や膨張などの変形が生じてしまい、素子形成基板から転写先基板に転写されたTFTの周期と、転写先基板に形成した配線などの周期が異なってしまう。素子転写領域内でのTFTの周期が配線の周期と等しい場合のTFTと配線との位置関係を図56に示し、TFTの周期が配線の周期よりわずかに大きい場合のTFTと配線との位置関係を図57に示す。図56では、TFTの周期Laは配線の周期Lbと同じであるため、配線に対するTFTの位置は一定となるが、図57ではTFTの周期La’はLbよりわずかに大きいため、配線に対するTFTの位置は徐々に変化している。一つの素子転写領域101に転写されるTFTの一方向の数をNとすると、素子転写領域101の両端での配線に対するTFTの位置の差d1は、
d1=N×(La’−Lb)
となる。
d1=N×(La’−Lb)
となる。
一方で、TFTを転写する際のずれは以下のように考えられる。中間転写基板71と転写先基板31を重ね合わせてTFT2の転写をおこなう場合、重ね合わせの精度や圧力を加える際の基板のずれのために、配線に対するTFTの位置は転写のずれ分だけずれてしまう。隣接する領域間での転写のずれの差をΔdとすると、基板の変形がなく、一つの素子転写領域101内でのTFTの周期と配線の周期が等しい場合には、隣接する素子転写領域の境界部でのTFTの周期La1は、LaとΔd分だけ異なり、
La1=La±Δd
となる。基板の変形がある場合には、隣接する素子転写領域101の境界部でのTFTの周期La2は、基板の変形の項が加わり、
La2=La±Δd−d1
となり、素子転写領域101内の周期との差はさらに大きくなる。図58に素子転写領域101の境界102でのTFTの周期の様子を示す。素子転写領域101内でTFTの間隔が配線の間隔より大きい分ため、素子転写領域101の境界102を挟んだ部分のTFTの間隔が狭くなっていることがわかる。配線に対するTFTの位置のずれは、TFT上の電極と配線との間で形成される寄生容量の値の差につながる。一つの素子転写領域101内では配線に対するTFTの位置は連続的に変化するため、寄生容量も連続的に変化しているが、隣接する素子転写領域101の境界部102では、TFT上の電極と配線との位置関係は不連続的に変動するため、寄生容量は急峻に変動する。このため、TFTの繰り返し転写をおこなって得られたアクティブマトリクス基板を用いて液晶ディスプレイを作製した場合、転写時の位置ずれや基板変形によっても境界が視認されやすくなる、という問題が生じる。
特開2001−7340号公報
La1=La±Δd
となる。基板の変形がある場合には、隣接する素子転写領域101の境界部でのTFTの周期La2は、基板の変形の項が加わり、
La2=La±Δd−d1
となり、素子転写領域101内の周期との差はさらに大きくなる。図58に素子転写領域101の境界102でのTFTの周期の様子を示す。素子転写領域101内でTFTの間隔が配線の間隔より大きい分ため、素子転写領域101の境界102を挟んだ部分のTFTの間隔が狭くなっていることがわかる。配線に対するTFTの位置のずれは、TFT上の電極と配線との間で形成される寄生容量の値の差につながる。一つの素子転写領域101内では配線に対するTFTの位置は連続的に変化するため、寄生容量も連続的に変化しているが、隣接する素子転写領域101の境界部102では、TFT上の電極と配線との位置関係は不連続的に変動するため、寄生容量は急峻に変動する。このため、TFTの繰り返し転写をおこなって得られたアクティブマトリクス基板を用いて液晶ディスプレイを作製した場合、転写時の位置ずれや基板変形によっても境界が視認されやすくなる、という問題が生じる。
上に述べたように、中間転写基板から転写先基板に矩形の領域ごとに素子を転写するアクティブマトリクス製造方法においては、所望のTFT以外が転写される転写過多や所望のTFTが転写されない転写不足といった素子転写不良が生じる問題、さらには隣接する領域の境界で電気特性や寄生容量が急激に変動するため、ディスプレイにした場合に領域の境界部での輝度差が視認されやすい、という問題があった。
本発明は、上記事情を考慮してなされたものであって、素子の転写不良を防止するとともに素子転写領域の境界が視認されるのを可及的に防止することのできる素子形成基板、アクティブマトリクス基板、およびアクティブマトリクス基板の製造方法を提供することを目的とする。
本発明の第1の態様による素子形成基板は、素子が周期的に形成された、少なくとも2組の対向する境界線を有する素子形成ブロックを備え、前記対向する境界線は直線とは異なる補完される形状であることを特徴とする。
また、本発明の第2の態様による中間転写基板は、素子が周期的に形成された、少なくとも2組の対向する境界線を有する素子形成ブロックを備え、前記対向する境界線は直線とは異なる補完される形状であることを特徴とする。
なお、前記素子形成ブロックの端部は前記素子形成ブロックの中央から前記境界線に近づくにつれて前記素子の密度が漸減する形状であってもよい。
また、本発明の第3の態様によるアクティブマトリクス基板は、複数の第1の配線と、前記複数の第1の配線に交差する複数の第2の配線と、前記第1の配線と前記第2の配線の交差領域毎に設けられ、前記第1および第2の配線と接続される素子とを備えているアクティブマトリクス基板であって、前記アクティブマトリクス基板は、前記素子を含む複数の遷移領域によって分割され、前記複数の遷移領域のそれぞれにおいては前記素子が前記遷移領域の境界に近づくにつれて前記素子と前記第1および第2の配線のいずれか一方との距離が漸増または漸減するように遷移し、前記複数の遷移領域のうち隣接する遷移領域の境界部における前記素子と前記第1および第2の配線のいずれか一方との位置関係が前記隣接する遷移領域において異なることを特徴とする。
なお、前記隣接する遷移領域のそれぞれの境界線は、直線とは異なる補完される形状であることが好ましい。
なお、前記素子は、接着層によってアクティブマトリクス基板に接着されていてもよい。
なお、前記隣接する遷移領域のそれぞれの境界線は、直線とは異なる補完される形状であることが好ましい。
なお、前記素子は、接着層によってアクティブマトリクス基板に接着されていてもよい。
なお、前記素子は、薄膜トランジスタであってもよい。
また、本発明の第4の態様によるアクティブマトリクス基板の製造方法は、少なくとも2組の対向する境界線を有し、前記対向する境界線は直線とは異なる補完される形状である、素子が周期的に形成された素子形成ブロックを第1の基板上に形成する工程と、第1の配線と、この第1の配線に交差する第2の配線とが形成された第2の基板上に、前記第1の基板上の前記素子形成ブロックを転写する工程とを備えたことを特徴とする。
なお、前記第2の基板上に前記素子形成ブロックを転写する工程は、複数回にわたって行ってもよい。
本発明によれば、素子の転写不良を防止するとともに素子転写領域の境界が視認されるのを可及的に防止することができる。
以下に、本発明の実施形態を図面を参照して詳細に説明する。
(第1実施形態)
まず、本発明の第1実施形態によるアクティブマトリクス基板の製造方法を図を参照して説明する。
まず、本発明の第1実施形態によるアクティブマトリクス基板の製造方法を図を参照して説明する。
本実施形態によるアクティブマトリクス基板の製造方法は、素子形成基板上に分離層、アンダーコート層を形成した後、素子、例えばアモルファスシリコンからなる薄膜トランジスタ(以下、TFTという)を素子形成基板に形成し、その後、TFTを中間転写基板に転写し、さらに転写先基板に転写してアクティブマトリクス基板を形成するものである。
まず、図1(a)に示すように、無アルカリガラスからなる素子形成基板41上に分離層42、アンダーコート層43を形成する。この分離層42は、後におこなう分離工程でTFTを素子形成基板41から分離する機能を持てばよい。レーザー照射により密着力が低下することによりTFTが素子形成基板41から剥離する方法を用いる場合は、分離層42としてはアモルファスシリコンなどの膜を用いればよい。また素子形成基板41をエッチング除去する方法を用いる場合には、分離層42は素子形成基板41をエッチングする際のエッチングストッパーとして機能すればよく、例えばタンタル酸化膜等の金属酸化膜や窒化膜などで形成する。また、アンダーコート層43としてはシリコン酸化膜やシリコン窒化膜などを用いればよい。なお、素子形成基板41はガラスに限定されず、シリコンなど他の材料からなる基板を用いてもよい。
続いて、TFT2を形成する方法を図1(b)乃至図2(c)を参照して説明する。まず、アンダーコート層43が形成された素子形成基板41上に、Mo−W合金、Mo−Ta合金、Al−Nd合金などの金属薄膜をスパッタ法などにより成膜後、パターニングすることによりゲート電極6を形成する(図1(b)参照)。
続いて、ゲート電極6を覆うように、プラズマCVD法によりシリコン酸化膜やシリコン窒化膜などからなるゲート絶縁層7を厚さ400nm程度形成し、半導体層8としてアモルファスシリコン膜を厚さ50nm程度、チャネル保護絶縁層9としてシリコン窒化膜を200nm程度順次積層し、裏面露光によりチャネル保護絶縁膜9をゲート電極6に自己整合させて加工する(図1(c)参照)。
次に、燐をドープしたn型半導体10をCVDで形成し、その上に金属薄膜を成膜した後、チャネル保護絶縁膜9上に開口14が形成されるように上記金属薄膜をパターニングすることにより、ソース電極11とドレイン電極12を形成する。その後、n型半導体10、アモルファスシリコン膜の半導体層8をパターニングする。このパターニングにより開口14の底部にチャネル保護絶縁層9が露出する(図1(d)参照)。
さらに、プラズマCVDにより、シリコン窒化膜からなるパッシベーション膜15を成膜し、ソース電極11、ドレイン電極12、ゲート電極6に接続するためコンタクトホール16をパッシベーション膜15に形成する。このようにしてTFT2が形成される(図2(a)参照)。
続いて、図2(b)に示すように、TFT2の外側の分離端18より外側にあるゲート絶縁層7やアンダーコート層43、分離層42をエッチングにより除去し、TFT2毎に面内で分離する。このときの素子形成基板41の平面図を図2(c)に示す。なお、図2(c)においては、パッシベーション膜15は表示されていない。また、図2(b)は、図2(c)に示す切断線A−Aで切断したときの断面図である。なお、TFT2の上に有機樹脂などの保護層を形成してもよい。分離端18で分離されたそれぞれのTFT2の大きさは40μm×40μmとなった。
このとき、素子形成基板41上にTFT2を形成するための素子形成ブロック21を、図3に模式的に示すような形状とする。ここで、素子形成基板41の大きさは縦200mm、横200mmとすればよい。点線で示した長方形の領域を基準領域19と呼ぶことにすると、素子形成ブロック21内のTFTの配置は、基準領域19内でX、Y方向に周期的にTFT2をマトリクス状に形成した配置に対し、基準領域19の境界で凹凸があるようにTFT2を加えたり取り除いたりした配置となっており、素子形成ブロック21内の向い合う辺では素子が補完される形状となっている。つまり、素子形成ブロック21をマトリクス上に並べると、図4に示すように、隙間ができない形状となる。基準領域19内ではTFT2は縦、横方向ともに60μm周期で形成されており、基準領域19ではTFT2が横方向に2500個、縦方向に2500個並んでおり、基準領域19の大きさは縦、横ともに150mmである。素子形成ブロック21は基準領域19に対して各行、各列でTFTを1〜20個程度加えたり取り除いたりしている。
素子形成ブロック21の下方の境界部の拡大図を図5に示す。素子形成ブロック21の境界線22の内側にのみ素子は形成されており、境界線22の外側は隣接する素子間と同様にゲート絶縁層7やアンダーコート層43、分離層42が除去されている。図5を模式的に示したものを図6(a)に示す。同様に、素子形成ブロック21の上方の境界部の模式図を図6(b)に示す。素子形成ブロック21の向い合う辺では境界線の凹凸の形状が同一となっており、TFTは補完されるように配置されているため、素子形成ブロック21を上下に隣接させた場合、図7に示すように隙間なくTFT2を配置できる形状となる。
また、図3の素子形成ブロック21の4隅部のみ拡大した模式図を図8に示す。素子形成ブロック21の4隅部にもTFT2は補完されるように配置されており、素子形成ブロック21を上下左右に隣接させた場合、4つの素子形成ブロック21の境界部22は図9に示すようになり、隙間なくTFT2を配置できる形状となる。以上のようにして素子形成基板41を形成する。上述したことから分かるように、本実施形態においては、素子形成ブロックの端部は素子形成ブロックの中央から境界線に近づくにつれて素子の密度が漸減する形状となっている。
次に、素子形成基板41から中間転写基板71へのTFT2の転写方法について説明する。
まず、図10(a)に示すように中間転写基板71上に仮着層74を形成する。仮着層74は表面の粘着力や接着力を変化できるものが好ましく、外部から熱や光を加えることで粘着力や接着力が低下する材料を用いればよい。中間転写基板71としては、無アルカリガラスや石英、ソーダライム、シリコン基板、ステンレス板、アルミ板、アルミホイル、あるいはPETやPEN、ポリエステルなどのプラスチックフィルムなどを用いることができる。光照射で粘着力や接着力を低下させる仮着層を用いる場合には、所望の波長の光を透過する材質を選択すればよい。
次に、素子形成基板41と中間転写基板71とを、TFT2と仮着層74が向い合うように接着する(図10(b)参照)。続いて、素子形成基板41の分離を行う。分離層42としてアモルファスシリコンを用い、エキシマレーザーを照射すると、アモルファスシリコンにアブレーションが生じ、分離層42とアンダーコート層43の密着力が低下するために、TFT2を素子形成基板41から剥離することができる。素子形成基板41の分離は、この他にも、素子形成基板41としてガラスを用い、素子形成基板41を弗酸を含むエッチャントでエッチング除去してもよい。エッチング除去する場合、分離層42としては素子形成基板41をエッチングする際のエッチングストッパーとして機能すればよく、例えばタンタル酸化膜等の金属酸化膜や窒化膜、シリコン膜やシリコン窒化膜などを用いればよい。なお、素子形成基板41はガラスに限定されず、シリコンなど他の材料からなる基板を用いてもよい。このような方法により、図10(c)に示すように、中間転写基板71にTFT2を転写することができる。
素子形成基板41から中間転写基板71にTFT2を転写する際にパターンが左右反転となるため、TFT2が転写された面を上に見た場合の中間転写基板71上でのTFT2の素子形成ブロック21aは図11に示すように、図3の素子形成ブロック21を左右反転させた形状となる。中間転写基板71上の素子形成ブロック21aにおいても素子形成ブロック21aの境界線22は直線ではなく、矩形となる基準領域19に対して凹凸があり、かつ素子形成ブロック21a内の向い合う辺では素子が補完される形状となっている。よって、素子形成ブロック21aを上下に隣接させた場合、隙間なくTFT2を配置できる形状となる。また、素子形成ブロック21aの4隅部にもTFT2は補完されるように配置されており、素子形成ブロック21aを上下左右隣接させた場合、隙間なくTFT2を配置できる形状となる。以上のようにして中間転写基板71上に所望の配置であるTFT2のブロックを形成する。
次に、転写先基板31にTFT2を転写し、アクティブマトリクス基板を形成する。図12に転写先基板31の全体図を、図13(a)に一部を拡大した平面図を、図13(b)にその断面図を示す。なお、図13(b)は図13(a)に示す切断線A−Aで切断したときの断面図である。まず、転写先基板31上に走査線5を周期的に形成するのと同時に、蓄積容量線23も形成する。転写先基板31としては無アルカリガラス、プラスチックフィルムなどを用いることができる。転写先基板31上に蒸着やスパッタにより金属薄膜を形成し、露光プロセスによりレジストパターンを形成後に金属薄膜をエッチングすることにより膜厚0.1μm〜5μm、線幅10μm〜30μm程度の走査線5を形成すればよい。走査線5は、他にもスクリーン印刷法またはインクジェット法により、導電性ペーストのパターンを形成し、150℃〜600℃程度でアニールすることで形成してもよい。走査線5を形成する周期は、素子形成基板41上にTFT2を形成する周期の整数倍にすると効率的にTFTを転写することができる。本実施形態では、転写先基板31の上に走査線5を形成する周期は360μm、後に述べる信号線4を形成する周期は120μmとしている。素子形成基板41上にTFT2を形成する周期は縦、横ともに60μmであるので、走査線5の周期はTFT2の周期の6倍、信号線4の周期はTFT2の周期の2倍となっている。
続いて、図14(a)、(b)に示すように、走査線5の上に層間絶縁膜32を形成した後、転写先基板31のうち、TFT2を転写する部分に接着層25を形成する。なお、14(a)は転写先基板31の平面図、図14(b)は図14(a)に示す切断線A−Aで切断したときの断面図である。層間絶縁膜32は無機絶縁膜をプラズマCVDやスパッタにより形成してもよいし、ポリイミドやアクリル樹脂、ベンゾシクロブテン(BCB)等の有機膜を用いてもよく、層間絶縁膜32を形成する際に、TFT2を転写する部分の近傍において、走査線5の上の層間絶縁膜32にコンタクト用のスルーホール24を形成しておく。接着層25を形成するのは図12に示す素子転写領域26内のみである。接着層25の形成方法としてはスクリーン印刷などで塗布して形成してもよいし、感光性アクリルを塗布後に露光して形成してもよい。また、接着層25中には、Crなどのメタルの微粒子を分散させたものや黒色レジストを用いても良い。これらの方法でレジストを黒色化又は不透明化することで、この上に転写されるアクティブ素子中への光漏れが低減し、トランジスタのスイッチング比を向上することができ、最終的に形成された表示装置の画質が向上する。接着層25としては、感光性を有する有機樹脂を用いると容易にパターニングが可能であり、感光性のない樹脂を用いるよりもコストが低減する。もちろん、感光性のない有機樹脂を用いた場合はエッチングや印刷等によりパターニング形成が可能である。接着層25の厚さは1μm〜5μm程度である。例えば形成する周期が横方向に120μm、縦方向に360μmの場合で、横方向に5760個、縦方向に1080個マトリクス状に形成するとすれば、素子転写領域は対角31.2インチとなる。
次に、中間転写基板71上のTFT2を転写先基板31に転写する。図15に示すように転写先基板31(端面を図示せず)の素子転写領域26の一部分である第1の素子転写領域36と、中間転写基板71の素子形成ブロック21aが重なるように、転写先基板31と中間転写基板71を重ねる。このときの平面図を図16に、断面図を図17に示す。転写先基板31上の接着層25と中間転写基板71上のTFT2とが重なるようにする。転写先基板31と中間転写基板71に一定の圧力を加え、外部から熱や光を加えるなどして仮着層の粘着力や接着力を低下させ、転写先基板31と中間転写基板71とを離すことで中間転写基板71から転写先基板31へTFT2の転写をおこなう。転写した後の中間転写基板71の平面図を図18に、転写先基板31の平面図を図19に、断面図を図20に示すようになる。なお、図20は図19に示す切断線A−Aで切断したときの断面図である。中間転写基板71に形成されたTFT2のうち、12分の1のTFT2が転写先基板31に転写されており、中間転写基板71上から無くなっている。中間転写基板71からTFT2が転写された跡38を図18の点線で示す。この際、TFT2が転写される領域の境界が直線ではないため、領域の境界が直線である場合に比べて領域の端部でTFT2にかかる圧力の変化がなだらかとなる。圧力変化が急峻な場合には、所望のTFT以外が転写される転写過多や所望のTFTが転写されない転写不足といった素子転写不良が起こりやすいが、本実施形態ではそのような素子転写不良が発生する割合を大幅に低減することができる。
本実施形態では、同一の中間転写基板を15枚用意しておき、2枚目の中間転写基板を1枚目の中間転写基板とブロック同士が隣接するように重ねあわせ、1枚目の場合の転写プロセスと同様のプロセスをおこなうことで、図21に示すように、1枚目の中間転写基板からTFTを転写した領域のすぐ隣にある第2の素子転写領域37に、2枚目の中間転写基板からTFTを転写することができる。同様にして、図22に示すように、素子転写領域26の中の全ての領域を覆うように中間転写基板71の素子形成ブロック21aを15個並べてTFT2の転写プロセスを繰り返すことで、転写先基板31の全ての接着層の上にTFT2を選択的に転写することができ、横方向に5760個、縦方向に1080個のTFT2をマトリクス状に配置することができる。
1度使用した中間転写平坦化膜34の基板71は図18に示すように、形成されたTFT2のうちの12分の1のみ転写されているので、図23に示すように中間転写基板71上のまだ転写していないTFT39を転写すれば繰り返して別の転写先基板31に同様にマトリクス状にTFTを配置することができる。図23の点線で囲んだ部分は転写先基板上での1画素分の領域と同じ大きさに相当する領域40である。1枚の転写先基板31には15個の素子転写領域26が含まれているので、15枚の中間転写基板71を用いれば12枚の転写先基板31にTFT2をマトリクス状に形成できる。
次に、TFT2をマトリクス状に配置した転写先基板31に信号線、平坦化膜、画素電極を形成する。信号線4を走査線5と同様な材料、方法で形成する。信号線4を形成した後の平面図を図24に、断面図を図25に示す。なお、図25は図24に示す切断線A−Aで切断したときの断面図である。信号線4はTFT2のドレイン電極12と接続されている。信号線4を形成するのと同時に走査線5とTFT2のゲート電極6を接続するためのコンタクト配線27、蓄積容量電極28、および蓄積容量電極28とソース電極11を接続するためのコンタクト配線29も同時に形成する。蓄積容量線23と蓄積容量電極28との間で蓄積容量が形成される。
次に、平坦化膜34を形成する。この平坦化膜34を形成した後の平面図を図26に、断面図を図27に示す。平坦化膜34はアクリル系樹脂を2μm〜20μm程度塗布後にアニールすることにより形成し、表面の凹凸を約0.5μm以下とした。平坦化膜34としては、無機絶縁膜を形成し、研磨してもよい。蓄積容量電極28に接続するためのコンタクトホール35を平坦化膜34に形成する。コンタクトホール35の形成方法としては、平坦化膜34を形成後に平坦化膜34上にレジストを塗布し、露光現像工程後にエッチングすることにより形成すればよい。また、平坦化膜34として感光性のある樹脂材料を用いる場合には、平坦化膜34を塗布後に露光現像をおこなうことで形成してもよい。
続いて、平坦化膜34上にITOをスパッタにより成膜し、パターニングすることで画素電極3を形成する。この画素電極3を形成後の平面図を図28に、断面図を図29に示す。なお、図29は、図28に示す切断線A−Aで切断したときの断面図である。
このようにしてアクティブマトリクス基板1を完成する。この際、20cm角の15枚の中間転写基板71を用いて対角31.2インチのアクティブマトリクス基板1を12枚形成することができる。
なお、走査線や信号線などの配線の形成、接着層の形成、層間絶縁膜のスルーホールの形成、中間転写基板から転写先基板への素子の転写の順序は上記実施形態とは異なってもよいことは明らかである。
上記方法によりアクティブマトリクス基板1を形成した場合、隣接する素子転写領域の境界には、素子形成基板41の離れた部分に形成されたTFT2が配置されるため、TFT2の電気特性や寄生容量の値は不連続的に変化する。また、TFTを転写する際のずれや、基板の変形のために、配線に対するTFTの位置は素子転写領域の境界部で不連続的に変動するため、配線とTFTとの間の寄生容量も境界部で不連続的に変化する。図30に、転写先基板31に4回の転写プロセスで転写された素子転写領域112〜115の位置関係を示す。
上記方法で形成したアクティブマトリクス基板を用いて液晶ディスプレイを作製した場合、転写先基板31上へTFT2が転写される素子転写領域112〜115の境界線22が直線ではなくなり、隣接する領域間でTFTの電気特性や寄生容量などが不連続的に変動しても、輝度は直線的にではなく徐々に変化するため、領域の境界が視認されにくくなる。
次に、アクティブマトリクス基板1において、転写されたTFTと配線との位置関係について説明する。
第1回目の転写プロセスでTFT2が転写された第1の素子転写領域112と、第2回目の転写プロセスでTFT2が転写された第2の素子転写領域113との境界22は図31の点線で示される。配線(例えば信号線4)の周期Lbは第1の素子転写領域112、第2の素子転写領域113で共通であり、第1の素子転写領域112と第2の素子転写領域113の境界22でも同じ値となる。
一方、それぞれの素子転写領域内でTFTが転写される周期La’とすると、プロセス時の熱変形などにより、La’はLbとわずかに異なってしまう。今、La’がLbよりわずかに大きい場合を想定すると、それぞれの素子転写領域内での配線に対するTFTの位置は徐々に変化する。一つの素子転写領域に転写されるTFTの一方向の数をNとすると、素子転写領域の両端での配線に対するTFTの位置の差d1は
d1=N×(La’−Lb)
となる。
d1=N×(La’−Lb)
となる。
このため、隣接する素子転写領域の境界部でのTFTの周期La2は、それぞれの素子転写領域内でのTFTの周期La’と異なり、
La2=La−d1
となるため、配線に対するTFTの位置は隣接する素子転写領域の境界部で不連続的に変化する。すなわち、素子が素子転写領域の境界に近づくにつれて素子と配線との距離が漸増または漸減するように遷移し、複数の素子転写領域のうち隣接する素子転写領域の境界部における素子と配線との位置関係が隣接する素子転写領域において異なることになる。このように、上述の素子転写領域は、素子が素子転写領域の境界に近づくにつれて素子と配線との距離が漸増または漸減するように遷移するため、遷移領域とも呼ばれる。なお、図31では、配線として信号線4を例にとって説明したが、走査線の場合も同様である。
La2=La−d1
となるため、配線に対するTFTの位置は隣接する素子転写領域の境界部で不連続的に変化する。すなわち、素子が素子転写領域の境界に近づくにつれて素子と配線との距離が漸増または漸減するように遷移し、複数の素子転写領域のうち隣接する素子転写領域の境界部における素子と配線との位置関係が隣接する素子転写領域において異なることになる。このように、上述の素子転写領域は、素子が素子転写領域の境界に近づくにつれて素子と配線との距離が漸増または漸減するように遷移するため、遷移領域とも呼ばれる。なお、図31では、配線として信号線4を例にとって説明したが、走査線の場合も同様である。
このため、隣接する素子転写領域の境界部で寄生容量も急峻に変動するが、隣接する素子転写領域の境界が直線ではないので、上記プロセスによって得られたアクティブマトリクス基板を用いて液晶ディスプレイを作成した場合でも、ブロックで見た場合には人間の目には境界が視認されにくい。
以上説明したように、本実施形態によれば、素子の転写不良を防止するとともに素子転写領域の境界が視認されるのを可及的に防止することができる。
(第2実施形態)
次に、本発明の第2実施形態によるアクティブマトリクス基板の製造方法について図を参照して説明する。本実施形態においては、第1実施形態と異なる部分のみを説明し、同様の部分については省略する。
次に、本発明の第2実施形態によるアクティブマトリクス基板の製造方法について図を参照して説明する。本実施形態においては、第1実施形態と異なる部分のみを説明し、同様の部分については省略する。
本実施形態では、素子形成基板上にTFTを形成する際の素子形成ブロックの形状を、素子が転写先基板のうちの転写される部分に合わせて複数種類形成している点と、素子転写領域の周辺にスペーサー層を形成している点が第1実施形態とは異なる。
TFT2を素子形成基板41上に形成する際に、TFT2を配置する素子形成ブロックの形状を、素子が転写先基板のうちの転写される部分にあわせて複数形成する。すなわち、素子形成基板41上には、図3に示すような素子形成ブロック内の向い合う辺では素子が補完される形状の素子形成ブロック21の他に、図32(a)〜図32(d)に示すような、一辺が直線となった形状の素子形成ブロック130や、図32(e)〜図32(h)に示すような、二辺が直線となった形状の素子形成ブロック131を形成しておく。ここで、素子形成ブロック130は素子形成ブロック21を1本の直線で切断した形状に、素子形成ブロック131は素子形成ブロック21を2本の直線で切断した形状になっており、素子形成ブロック21や素子形成ブロック130、131を組み合わせることで、転写先基板31上で図33に示すような長方形の素子転写領域26を素子ブロック間の隙間や端部の凹凸がなく形成することができる。この場合、例えば図32(a)の素子形成ブロック130の上端部は直線となり、素子形成ブロック130の左右端、下端は、隣接する素子形成ブロックとの間で隙間なく補完されるように境界が形成されている。また、図32(e)の素子形成ブロック131の上端部および左端部は直線となり、素子形成ブロック131の右端、下端は、隣接する素子形成ブロックとの間で隙間なく補完されるように境界が形成されている。なお、本実施形態においては、素子形成ブロックの端部は素子形成ブロックの中央から境界線に近づくにつれて素子の密度が漸減する形状となっている。
次に、第1実施形態と同様の方法により、素子形成基板41から中間転写基板71へのTFT2の転写をおこない、中間転写基板71上に所望の配置であるTFT2からなるブロックを形成する。素子形成基板41上の素子形成ブロックの形状は複数種類あるため、それに対応して中間転写基板71も複数種類となる。
続いて、転写先基板31にTFT2を転写し、アクティブマトリクス基板を形成する。第1実施形態と同様の方法により、転写先基板31上に走査線5を周期的に形成するのと同時に、蓄積容量線23も形成した後、層間絶縁膜(図示せず)を形成する(図34参照)。
次に、転写先基板31のうち、素子転写領域26の内側のTFTを転写する部分に接着層25を形成し、さらに素子転写領域の周辺にスペーサー層52を形成する。スペーサー層52は接着層25と同じ材料で、接着層25を形成するのと同時に形成してもよい。図34に示すように、素子転写領域26の周辺近傍で、走査線5や蓄積容量線23、信号線4などと平面的に重ならない周辺領域53に形成し、スペーサー層52を形成する幅を0.1mm〜1mm程度とすればよい。スペーサー層52を形成する周期は、接着層25を形成する周期と同程度であることが好ましいが、これに限らない。
続いて、中間転写基板71上のTFT2を転写先基板31に転写する。中間転写基板71の素子形成ブロックが図33の対応する位置に重なるように、転写先基板31と中間転写基板71を重ねる。転写先基板31と中間転写基板71に一定の圧力を加え、外部から熱や光を加えるなどして仮着層の粘着力や接着力を低下させ、転写先基板31と中間転写基板71とを離すことで中間転写基板71から転写先基板31へTFT2の転写をおこなう。この際、素子ブロックの端部に凹凸のある領域では、TFTが転写される領域の境界が直線ではないため、領域の境界が直線である場合に比べて領域の端部でTFTにかかる圧力の変化がなだらかとなる。
また、素子ブロックの端部が直線となる、素子転写領域の端部でも、素子転写領域の周辺領域53にスペーサー層52を設けており、転写先基板31を中間転写基板71に押し付けて転写する際に、素子転写領域26の端部においても実質的に素子転写領域26の中心部とほぼ同様な圧力状態となるため、転写過多や転写不足などの素子転写不良を防ぐことができる。
続いて、第1実施形態と同様の方法でTFT2をマトリクス状に配置した転写先基板31に信号線、平坦化膜、画素電極を形成する。このようにして、アクティブマトリクス基板1を形成する。
以上説明したように、本実施形態によれば、素子の転写不良を防止するとともに素子転写領域の境界が視認されるのを可及的に防止することができる。
(第3実施形態)
次に、本発明の第3実施形態によるアクティブマトリクス基板の製造方法を図を参照して説明する。素子形成基板41上にTFTを形成する際の素子形成ブロックの境界の形状が第1実施形態および第2実施形態と異なっているので、その部分についてのみ説明する。
次に、本発明の第3実施形態によるアクティブマトリクス基板の製造方法を図を参照して説明する。素子形成基板41上にTFTを形成する際の素子形成ブロックの境界の形状が第1実施形態および第2実施形態と異なっているので、その部分についてのみ説明する。
素子形成基板41上にTFT2を形成する素子形成ブロック21Aの一例を図35に模式的に示す。素子形成ブロック21Aは基準領域19に対して各行、各列でTFTを1〜20個程度加えたり取り除いたりしており、その境界は階段状になっている。素子形成ブロック21A内の向い合う辺では素子が補完される形状となっているため、基準領域が接するように複数の素子形成ブロックを並べて配置すると、図36に示すように、隙間ができない形状に並べることができる。素子形成ブロックの境界が階段状になっている場合、素子形成ブロックの中央から境界に近づくにつれて素子の密度が徐々に低くなるため、TFTを転写する際のTFTと接着層との間の圧力が急峻に変化することによる転写不良を防ぐことができる。
また、素子形成ブロック21A内の向い合う辺で素子が補完される形状となっていれば、素子形成ブロック21Aの端部において、素子が離散的に配置されていてもよい。すなわち、素子形成ブロック21Aの下辺、上辺における素子を配置する部分をそれぞれ図37、図38に示すようにした場合、素子形成ブロック内の向い合う辺で素子が補完されている。図37および図38に示す隣接する素子形成ブロックを、基準領域19が接するように配置すると、図26に示すように素子形成ブロック間で隙間なくTFTが配置できる。なお、図37および図38に示す素子形成ブロックの端部は素子形成ブロックの中央から境界線に近づくにつれて素子の密度が漸減する形状となっている。
以上説明したように、本実施形態によれば、素子の転写不良を防止するとともに素子転写領域の境界が視認されるのを可及的に防止することのできる。
以上説明したように、本発明の各実施形態によれば、中間転写基板から転写先基板に矩形の領域ごとに素子を転写する際には、所望のTFT以外が転写される転写過多や所望のTFTが転写されない転写不足といった素子転写不良の問題や、さらには隣接する領域の境界で電気特性や寄生容量が急激に変動するため、ディスプレイにした場合に領域の境界部での輝度差が視認されやすい、という問題を防ぐことができる。
2 TFT
3 画素電極
4 信号線
5 走査線
6 ゲート電極
7 ゲート絶縁層
8 半導体層
9 チャネル保護絶縁層
10 n型半導体
11 ソース電極
12 ドレイン電極
15 パッシベーション膜
16 コンタクトホール
18 分離端
19 基準領域
21、21a、21A 素子形成ブロック
22 境界線
23 蓄積容量線
24 走査線コンタクト用スルーホール
25 接着層
26 素子転写領域
27 ゲート電極とのコンタクト配線
28 蓄積容量電極
29 蓄積容量電極とのコンタクト配線
31 転写先基板
32 層間絶縁膜
34 平坦化膜
35 コンタクトホール
36 第1の素子転写領域
37 第2の素子転写領域
38 TFTが転写された跡
39 まだ転写していないTFT
40 転写先基板上での1画素分の領域と同じ大きさに相当する領域
41 素子形成基板
42 分離層
43 アンダーコート層
52 スペーサー層
53 周辺領域
61 保護層
71 中間転写基板
72 光吸収体
73 接着・剥離層
81 接着層
91 第1の素子転写領域
92 第2の素子転写領域
93 第3の素子転写領域
94 第4の素子転写領域
112 第1の素子転写領域
113 第2の素子転写領域
114 第3の素子転写領域
115 第4の素子転写領域
130 一辺が直線となった形状の素子形成ブロック
131 二辺が直線となった形状の素子形成ブロック
3 画素電極
4 信号線
5 走査線
6 ゲート電極
7 ゲート絶縁層
8 半導体層
9 チャネル保護絶縁層
10 n型半導体
11 ソース電極
12 ドレイン電極
15 パッシベーション膜
16 コンタクトホール
18 分離端
19 基準領域
21、21a、21A 素子形成ブロック
22 境界線
23 蓄積容量線
24 走査線コンタクト用スルーホール
25 接着層
26 素子転写領域
27 ゲート電極とのコンタクト配線
28 蓄積容量電極
29 蓄積容量電極とのコンタクト配線
31 転写先基板
32 層間絶縁膜
34 平坦化膜
35 コンタクトホール
36 第1の素子転写領域
37 第2の素子転写領域
38 TFTが転写された跡
39 まだ転写していないTFT
40 転写先基板上での1画素分の領域と同じ大きさに相当する領域
41 素子形成基板
42 分離層
43 アンダーコート層
52 スペーサー層
53 周辺領域
61 保護層
71 中間転写基板
72 光吸収体
73 接着・剥離層
81 接着層
91 第1の素子転写領域
92 第2の素子転写領域
93 第3の素子転写領域
94 第4の素子転写領域
112 第1の素子転写領域
113 第2の素子転写領域
114 第3の素子転写領域
115 第4の素子転写領域
130 一辺が直線となった形状の素子形成ブロック
131 二辺が直線となった形状の素子形成ブロック
Claims (12)
- 素子が周期的に形成された、少なくとも2組の対向する境界線を有する素子形成ブロックを備え、前記対向する境界線は直線とは異なる補完される形状であることを特徴とする素子形成基板。
- 前記素子形成ブロックの端部は前記素子形成ブロックの中央から前記境界線に近づくにつれて前記素子の密度が漸減する形状であることを特徴とする請求項1記載の素子形成基板。
- 前記素子は、薄膜トランジスタであることを特徴とする請求項1または2記載の素子形成基板。
- 素子が周期的に形成された、少なくとも2組の対向する境界線を有する素子形成ブロックを備え、前記対向する境界線は直線とは異なる補完される形状であることを特徴とする中間転写基板。
- 前記素子形成ブロックの端部は前記素子形成ブロックの中央から前記境界線に近づくにつれて前記素子の密度が漸減する形状であることを特徴とする請求項4記載の中間転写基板。
- 前記素子は、薄膜トランジスタであることを特徴とする請求項4または5記載の中間転写基板。
- 複数の第1の配線と、前記複数の第1の配線に交差する複数の第2の配線と、前記第1の配線と前記第2の配線の交差領域毎に設けられ、前記第1および第2の配線と接続される素子とを備えているアクティブマトリクス基板であって、
前記アクティブマトリクス基板は、前記素子を含む複数の遷移領域によって分割され、前記複数の遷移領域のそれぞれにおいては前記素子が前記遷移領域の境界に近づくにつれて前記素子と前記第1および第2の配線のいずれか一方との距離が漸増または漸減するように遷移し、前記複数の遷移領域のうち隣接する遷移領域の境界部における前記素子と前記第1および第2の配線のいずれか一方との位置関係が前記隣接する遷移領域において異なることを特徴とするアクティブマトリクス基板。 - 前記隣接する遷移領域のそれぞれの境界線は、直線とは異なる補完される形状であることを特徴とする請求項7記載のアクティブマトリクス基板。
- 前記素子は、接着層によってアクティブマトリクス基板に接着されていることを特徴とする請求項7または8記載のアクティブマトリクス基板。
- 前記素子は、薄膜トランジスタであることを特徴とする請求項7乃至9のいずれかに記載のアクティブマトリクス基板。
- 少なくとも2組の対向する境界線を有し、前記対向する境界線は直線とは異なる補完される形状である、素子が周期的に形成された素子形成ブロックを第1の基板上に形成する工程と、
第1の配線と、この第1の配線に交差する第2の配線とが形成された第2の基板上に、前記第1の基板上の前記素子形成ブロックを転写する工程とを備えたことを特徴とするアクティブマトリクス基板の製造方法。 - 前記第2の基板上に前記素子形成ブロックを転写する工程は、複数回にわたって行うことを特徴とする請求項11記載のアクティブマトリクス基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340487A JP2006156455A (ja) | 2004-11-25 | 2004-11-25 | 素子形成基板、中間転写基板、アクティブマトリクス基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340487A JP2006156455A (ja) | 2004-11-25 | 2004-11-25 | 素子形成基板、中間転写基板、アクティブマトリクス基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006156455A true JP2006156455A (ja) | 2006-06-15 |
Family
ID=36634384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004340487A Pending JP2006156455A (ja) | 2004-11-25 | 2004-11-25 | 素子形成基板、中間転写基板、アクティブマトリクス基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006156455A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11370047B2 (en) | 2013-05-16 | 2022-06-28 | Sony Semiconductor Solutions Corporation | Method of manufacturing mounting substrate and method of manufacturing electronic apparatus |
-
2004
- 2004-11-25 JP JP2004340487A patent/JP2006156455A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11370047B2 (en) | 2013-05-16 | 2022-06-28 | Sony Semiconductor Solutions Corporation | Method of manufacturing mounting substrate and method of manufacturing electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101048927B1 (ko) | 액정표시장치 및 그 제조방법 | |
US7413940B2 (en) | Thin-film transistor and fabrication method thereof | |
WO2017133097A1 (zh) | 阵列基板及其制造方法以及显示面板 | |
JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
JP5384088B2 (ja) | 表示装置 | |
US20060172470A1 (en) | Method of manufacturing thin film element | |
JP2008275937A (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 | |
WO2009081633A1 (ja) | アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法 | |
US20110104841A1 (en) | Mask level reduction for mofet | |
JP2009133954A (ja) | 液晶表示装置及びその製造方法 | |
JP3696132B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
JP2009188317A (ja) | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法 | |
JP2009239110A (ja) | 半導体装置、電気光学装置および電子機器 | |
WO2011078169A1 (ja) | 薄膜トランジスタ、表示装置、ならびに薄膜トランジスタ及び表示装置の製造方法 | |
JP2005099410A (ja) | フレキシブルマトリクス基板およびフレキシブル表示装置 | |
JP2005175381A (ja) | 半導体素子、アレイ基板およびその製造方法 | |
KR101341024B1 (ko) | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 | |
JP2008152236A (ja) | アレイ基板、表示装置、及びその製造方法 | |
JP2007080853A (ja) | 素子形成基板、アクティブマトリクス基板及びその製造方法 | |
JP4381063B2 (ja) | アレイ基板および平面表示装置 | |
JP5707725B2 (ja) | 薄膜のパターニング方法及び表示パネルの製造方法 | |
JP2010003874A (ja) | 薄膜トランジスタの製造方法 | |
JP2006156455A (ja) | 素子形成基板、中間転写基板、アクティブマトリクス基板およびその製造方法 | |
WO2012073942A1 (ja) | 半導体装置およびその製造方法 | |
JP3805754B2 (ja) | アクティブマトリクス基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100226 |