JP3372511B2 - 半導体素子の実装方法及び実装装置 - Google Patents

半導体素子の実装方法及び実装装置

Info

Publication number
JP3372511B2
JP3372511B2 JP22527599A JP22527599A JP3372511B2 JP 3372511 B2 JP3372511 B2 JP 3372511B2 JP 22527599 A JP22527599 A JP 22527599A JP 22527599 A JP22527599 A JP 22527599A JP 3372511 B2 JP3372511 B2 JP 3372511B2
Authority
JP
Japan
Prior art keywords
pressing
chip
semiconductor element
insulating adhesive
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22527599A
Other languages
English (en)
Other versions
JP2001053110A (ja
Inventor
幸男 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP22527599A priority Critical patent/JP3372511B2/ja
Priority to KR1020000044982A priority patent/KR100616792B1/ko
Priority to US09/631,282 priority patent/US6340607B1/en
Priority to EP00116898A priority patent/EP1076360A3/en
Publication of JP2001053110A publication Critical patent/JP2001053110A/ja
Priority to US09/928,516 priority patent/US6769469B2/en
Application granted granted Critical
Publication of JP3372511B2 publication Critical patent/JP3372511B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75313—Removable bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子を回路
基板に実装する技術に関し、特に、異方導電性接着フィ
ルムを用いてベアチップを基板上に直接実装する半導体
素子の実装方法及び実装装置に関する。
【０００２】
【従来の技術】従来、プリント配線板等の回路基板上に
ベアチップを直接実装する方法としては、バインダ中に
導電粒子を分散させた異方導電性接着フィルムを用いる
方法が知られている。
【０００３】この異方導電性接着フィルムを用いてベア
チップを回路基板上に実装する方法においては、通常の
場合、ＩＣチップ側又は回路基板側に突起状のバンプ電
極が設けられる。
【０００４】その理由は、バンプを設けないバンプレス
接続の場合には、ＩＣチップの縁部のスクライブライン
に導電粒子が接触してショートが発生する場合があるか
らである。
【０００５】
【発明が解決しようとする課題】ところで、近年、この
種の回路基板においては、各電極間のファインピッチ化
が要求されており、このファインピッチ化に対応するた
めには、回路基板とＩＣチップとの接続電極部の大きさ
を小さくする必要がある。
【０００６】従来の実装方法においてファインピッチ化
を実用化するには、電極同士の間に導電粒子を確実に介
在させることが必要であり、そのためには、例えば、導
電粒子の径をさらに小さくして異方導電性接着フィルム
のバインダ中における導電粒子の数を増やすことが考え
られる。
【０００７】しかしながら、バインダ中の導電粒子の配
合量を増加すると、それに伴って異方導電性接着フィル
ムの粘度が上昇してバインダ中の導電粒子の流動性が低
下し、これにより導電粒子がバインダ内で均等に分散さ
れにくくなるとともに、異方導電性接着フィルムの絶縁
性が低下するという問題がある。
【０００８】一方、導電粒子の径を小さくすると、熱圧
着の際に導電粒子がつぶれてもその変形する絶対量が小
さく、バンプ電極の高さのばらつきを吸収できないた
め、回路基板とＩＣチップとの電極同士のうち接続され
ないものが生じて導通信頼性が低下するおそれがある。
【０００９】このように、従来の実装方法においては、
ファインピッチ化を十分に実用化する段階まで至ってい
ない。
【００１０】かかる課題を解決するためには、導電粒子
を含まない絶縁性接着フィルムを回路基板に仮圧着した
後、例えば、ＩＣチップの外形程度の大きさの押圧ヘッ
ドを用いて絶縁性接着フィルムに凹部を形成し、その凹
部に異方導電性接着フィルムを配置して本圧着を行う方
法も考えられる。
【００１１】この実装方法によれば、導電粒子の配合量
や径を従来のレベルに維持しつつ、ＩＣチップと回路基
板との間において導電粒子を密集させ接続電極同士を確
実に電気的に接続することができる。
【００１２】しかしながら、この方法の場合、圧着ヘッ
ドの他に凹部形成用の押圧ヘッドを設けなければならな
いため、装置構成が複雑になるという問題がある。
【００１３】特に、マルチチップモジュール（MCM：Mul
ti Chip Module）等のように、回路基板に多くのサイズ
のＩＣチップを実装する場合には、各ＩＣチップの外形
に対応した押圧ヘッドを複数個用意しなければならない
ため、装置構成がさらに複雑になるとともに装置も大型
化してしまい、さらには押圧ヘッドの交換の手間によっ
て実装作業に時間がかかるという問題がある。
【００１４】本発明は、このような従来の技術の課題を
解決するためになされたもので、その目的とするところ
は、ファインピッチの半導体素子及び回路基板の各電極
同士を確実に接続しうる半導体素子の実装方法及び実装
装置を提供することにある。
【００１５】また、本発明の他の目的は、バンプを用い
ないＩＣチップにおいて、半導体素子と回路基板との間
のショートの発生を防止しうる半導体素子の実装方法及
び実装装置を提供することにある。
【００１６】さらに、本発明の他の目的は、回路基板に
多種類の半導体素子を容易迅速に実装しうる半導体素子
の実装方法及び実装装置を提供することにある。
【００１７】
【課題を解決するための手段】上記目的を達成するため
になされた請求項１記載の発明は、絶縁性接着剤中に導
電粒子を分散させた異方導電性接着フィルムを用いて半
導体素子の電極と回路基板の電極を電気的に接続する半
導体素子の実装方法であって、導電粒子を含まないフィ
ルム状の絶縁性接着剤を前記回路基板上に仮圧着して絶
縁性接着剤層を設ける工程と、所定の位置に押圧用薄片
を備えた圧着ヘッドを用いて前記絶縁性接着剤層に所定
の大きさの凹部を形成する工程と、前記絶縁性接着剤層
の凹部内に所定の大きさの異方導電性接着フィルムを配
置する工程と、所定の半導体素子を前記圧着ヘッドの所
定の位置に装着した後、当該半導体素子を位置決めして
前記回路基板上に本圧着する工程とを有することを特徴
とする。
【００１８】一般に、異方導電性接着フィルムを用いて
加熱圧着を行う際には、絶縁性接着剤とともに導電粒子
がＩＣチップの縁部に向って逃げようとするが、請求項
１記載の発明の場合は、ＩＣチップの縁部に向って逃げ
ようとする導電粒子が絶縁性接着剤層に形成した凹部の
堤部に阻まれ、ＩＣチップの縁部方向へはほとんど流動
しない。
【００１９】その結果、本発明によれば、半導体素子と
回路基板との間において導電粒子を密集して保持するこ
とができるため、各接続電極の間隔が極めて小さい場合
であっても、複数個の導電粒子を各接続電極上に極めて
高い確率で配置して接続電極同士を確実に電気的に接続
することができる。
【００２０】また、本発明によれば、ＩＣチップの縁部
のスクライブラインの部位に導電粒子が達しないため、
スクライブラインと回路基板の間においてショートが発
生することがない。
【００２１】さらに、本発明によれば、所定の大きさの
押圧用薄片を備えた押圧ヘッドを用いて前記絶縁性接着
剤層に凹部を形成することから、多種類のＩＣチップを
実装する場合であっても、ＩＣチップの外形に対応させ
た押圧ヘッドをそれぞれ用いる必要がなく、装置構成を
簡素化することが可能になる。
【００２２】この場合、請求項２記載の発明のように、
請求項１記載の発明において、押圧ヘッドと圧着ヘッド
とを兼用して絶縁性接着剤の仮圧着及び凹部の形成並び
に異方導電性接着フィルムの本圧着を行うことも効果的
である。
【００２３】請求項２記載の発明によれば、凹部形成用
の押圧ヘッドを省略することができるので、装置構成を
さらに簡素小型化することが可能になる。
【００２４】一方、請求項３記載の発明は、半導体素子
の電極と回路基板の電極を電気的に接続するための圧着
ヘッドを備えた半導体素子の実装装置であって、前記回
路基板側の絶縁性接着剤層に所定の大きさの凹部を形成
するための押圧用薄片と前記半導体素子とをそれぞれ保
持する保持手段を有する押圧ヘッドを備えたことを特徴
とする。
【００２５】請求項３記載の発明によれば、上述した本
発明の方法を容易に実施することが可能になる。
【００２６】この場合、請求項４記載の発明のように、
請求項３記載の発明において、圧着ヘッドと押圧ヘッド
とを兼用するように構成すれば、装置構成を簡素小型化
することができる。
【００２７】また、請求項５記載の発明のように、請求
項４記載の発明において、保持手段が、押圧用薄片と半
導体素子とをそれぞれ着脱自在に保持するように構成さ
れている場合には、装置構成をさらに簡素で小型のもの
とすることができる。
【００２８】この場合、保持手段としては、例えば、請
求項６に記載されているように、請求項５記載の発明に
おいて、当該圧着ヘッドの圧着部に設けられた吸引孔か
ら大気を吸引するように構成するとよい。
【００２９】かかる構成によれば、大気の吸引のオン・
オフによって押圧用薄片等の着脱を容易迅速に行うこと
ができるとともに、種々の形状の部品を圧着ヘッドに装
着することが可能になる。
【００３０】また、請求項７記載の発明のように、請求
項３乃至６のいずれかに記載の発明において、押圧用薄
片の前記絶縁性接着剤層と接触する側の面が当該絶縁性
接着剤に対して剥離性を有していることも効果的であ
る。
【００３１】請求項７記載の発明によれば、絶縁性接着
剤層に凹部を形成する際、絶縁性接着剤層が押圧用薄片
に吸着して回路基板から剥がれることを防ぐことができ
る。
【００３２】
【発明の実施の形態】以下、本発明に係る半導体素子の
実装装置及び実装方法の好ましい実施の形態を図面を参
照して詳細に説明する。図１（ａ）〜（ｃ）は、本発明
に係る半導体素子の実装装置の概略構成を示すもので、
図１（ａ）は、圧着ヘッドに押圧用チップを吸着した状
態を示す説明図、図１（ｂ）は、圧着ヘッドにＩＣチッ
プを吸着した状態を示す説明図、図１（ｃ）は、図１
（ｂ）におけるＡ部の拡大図である。
【００３３】本発明は、半導体素子であるＩＣチップ１
１として、バンプを有するもの及びバンプを有していな
いもののいずれにも適用可能であるが、本実施の形態に
おいては、バンプを有していないＩＣチップ１１を例に
とって説明する。
【００３４】図１（ａ）（ｂ）に示すように、本実施の
形態の実装装置１は、ＩＣチップ１１を回路基板２２に
圧着するための圧着ヘッド２を有する圧着ユニット４を
備えている。この圧着ヘッド２は取付部２０によって装
置本体（図示せず）に取り付けられ、回路基板２２を載
置するためのテーブル５に対して上下動できるように構
成されている。
【００３５】圧着ヘッド２の内部には、図示しないヒー
タが配設されている。また、圧着ヘッド２の押圧面２ａ
には、後述する複数の吸引孔２ｂが設けられている。
【００３６】本実施の形態においては、取付部２０の内
部に中空の吸引部２０ａが設けられている。この吸引部
２０ａは圧着ヘッド２の吸引孔２ｂと連通される一方
で、図示しない真空ポンプに接続されている。そして、
この真空ポンプを駆動して吸引部２０ａ内の圧力を減圧
することによって、図１（ａ）（ｂ）に示すように、後
述する押圧用チップ２１（押圧用薄片）又はＩＣチップ
１１を圧着ヘッド２に吸着保持できるように構成されて
いる。
【００３７】本実施の形態の場合、圧着ヘッド２は、吸
着すべきＩＣチップ１１又は押圧用チップ２１のうち最
も大きいものより大きくなるようにその大きさが設定さ
れている。
【００３８】また、圧着ヘッド２の吸引孔２ｂは、押圧
面２ａ上において、吸着すべきＩＣチップ１１又は押圧
用チップ２１のうち最も小さいものより小さい領域内に
含まれるように配置されている。
【００３９】ここで、圧着ヘッド２の吸引孔２ｂの面積
及び個数は特に限定されるものではないが、ＩＣチップ
１１又は押圧用チップ２１を確実に吸着する観点から
は、その一個当たりの開口面積が０．０１〜５mm2のも
のを、１〜５個程度配置することが好ましい。
【００４０】なお、圧着ヘッド２の吸引孔２ｂの形状は
特に限定されるものではなく、例えば、円形や四角形状
等の任意の形状とすることができる。
【００４１】図１（ｃ）に示すように、本実施の形態に
適用されるＩＣチップ１１は、例えば、シリコンウェハ
１２の酸化膜（ＳiＯ2）１３上に所定の回路パターン１
４が形成されている。そして、この回路パターン１４上
には、そのパッド部１４ａの部位にコンタクトホール１
６を設けた保護酸化膜（パッシベーション膜）１５が形
成されている。
【００４２】図２（ａ）〜（ｃ）及び図３（ａ）〜
（ｃ）は、本発明に係る半導体素子の実装方法の一例を
示す工程図である。図２（ａ）に示すように、本実施の
形態においては、まず、所定の回路パターンが形成され
た回路基板２２上に、導電粒子を含まないフィルム状の
絶縁性接着剤を接続電極２２ａを覆うように貼付し、約
８０℃の温度に加熱された圧着ヘッド２を用い、例え
ば、圧力３kgf/cm2で、２秒間仮圧着を行うことによって
絶縁性接着剤層２３を形成する。
【００４３】本発明において使用する絶縁性接着剤は、
導電粒子２５の流出を防止する観点から、後述する異方
導電性接着フィルム２４中の絶縁性接着剤２４ａの溶融
粘度より大きいものであることが好ましい。
【００４４】また、この絶縁性接着剤は、その溶融粘
度、特に最低溶融粘度（熱圧着工程中で最も粘度が下が
った状態における溶融粘度）が、１×１０6〜１×１０9
ｍＰａ・Ｓであるものを用いることが好ましく、より好
ましくは５×１０6〜５×１０8ｍＰａ・Ｓである。
【００４５】絶縁性接着剤の最低溶融粘度が１×１０6
ｍＰａ・Ｓより小さいと、導電粒子が流出してしまうと
いう不都合があり、１×１０9ｍＰａ・Ｓより大きい
と、接続電極間の導通を阻害するという不都合がある。
【００４６】このような絶縁性接着剤としては、例え
ば、ビスフェノールＡ型の固形エポキシ樹脂と液状エポ
キシ樹脂との混合物や、フェノキシ樹脂、アクリル樹
脂、ポリエステル樹脂等の熱可塑性樹脂とエポキシ樹脂
との混合物等があげられる。
【００４７】次に、上述した真空ポンプを駆動して圧着
ヘッド２の吸引部２０ａ内を吸引することによって、図
２（ｂ）に示すように、押圧用チップ２１を圧着ヘッド
２の押圧面２ａに吸着させる。この場合、押圧用チップ
２１を図示しない突き当て部に突き当てることにより、
また、取り込んだ押圧用チップ２１の画像をディジタル
処理することによって押圧用チップ２１の位置決めを行
う。
【００４８】本発明において使用する押圧用チップ２１
は、少なくとも絶縁性接着剤層２３と接触する側の面２
１ａが当該絶縁性接着剤に対して剥離性を有しているこ
とが好ましい。
【００４９】このような条件を満たす押圧用チップ２１
としては、例えば、ポリテトラフルオロエチレン（ＰＴ
ＦＥ）樹脂を用いてチップ形状に成形したものや、チッ
プ形状のアルミニウム片の表面を、例えばシリコーンを
用いて剥離処理したものがあげられる。
【００５０】また、圧着ヘッド２の汚染を防止する観点
から、押圧用チップ２１の厚さは、絶縁性接着剤層２３
の厚さより大きいことが好ましい。
【００５１】具体的には、絶縁性接着剤層の厚さが５〜
１００μｍである場合に、押圧用チップ２１の厚さを
０．１〜５mmとすることが好ましい。
【００５２】さらに、押圧用チップ２１の大きさは、Ｉ
Ｃチップ１１の外形寸法と比較して１．５〜０．５倍の
大きさにすることが好ましく、より好ましくは、１〜
０．７倍である。
【００５３】押圧用チップ２１の大きさが、ＩＣチップ
１１の外形寸法と比較して０．５倍より小さいと、電極
（バンプ）の位置より内側の部位に後述する凹部が形成
され後述する導電粒子と電極とを電気的に接続させるこ
とができなくなるという不都合があり、押圧用チップ２
１の大きさが、ＩＣチップ１１の外形寸法と比較して
１．５倍より大きいと、後述の導電粒子をせき止めてパ
ッド部１４ａ上の粒子数を増加させるというメリット
や、後述のスクライブラインの部位に導電粒子を到達さ
せないというメリットが得られなくなる。
【００５４】その後、図２（ｃ）に示すように、圧着ユ
ニット４を下降させ、約８０℃の温度に加熱された圧着
ヘッド２を用い、例えば、圧力３kgf/cm2で、２秒間熱プ
レスを行うことにより、絶縁性接着剤層２３に押圧用チ
ップ２１の外形の大きさとほぼ等しい大きさの凹部２３
ａを形成する。
【００５５】そして、図３（ａ）に示すように、この凹
部２３ａ内に異方導電性接着フィルム２４を配置して仮
圧着を行う。この異方導電性接着フィルム２４は、絶縁
性接着剤中に導電粒子２５を分散させたもので、予め、
押圧用チップ２１の外形の大きさより若干小さく切断し
たものを用意しておく。
【００５６】本実施の形態の場合は、上述した工程によ
って凹部２３ａの周囲に堤部２３ｂが形成されるが、図
３（ａ）に示すように、この堤部２３ｂの高さ即ち凹部
２３ａの深さは、ＩＣチップ１１の厚さ（ＩＣチップ１
１にバンプが設けられている場合には当該バンプまでの
距離）より小さく、かつ、異方導電性接着フィルム２４
中の導電粒子２５の外径（直径）より大きくなるように
することが好ましい。
【００５７】絶縁性接着剤層２３の凹部２３ａの深さ
が、導電粒子２５の外径より小さいと、熱圧着時に導電
粒子２５の逃げを十分に阻止することができないという
不都合があり、他方、ＩＣチップ１１の厚さより大きい
と、絶縁性接着剤樹脂がＩＣチップ１１からはみ出して
熱圧着ヘッド２が汚れるおそれがあるという不都合があ
る。
【００５８】また、凹部２３ａの堤部２３ｂは、その内
壁部がＩＣチップ１１のスクライブライン（図示せず）
より内側で、かつ、ＩＣチップ１１のパッド部１４ａの
最外径の部位より外側に位置するように形成することが
好ましい。
【００５９】堤部２３ｂの内壁部がＩＣチップ１１のス
クライブラインに達すると、当該スクライブラインに導
電粒子２５が接触してショートを起こすおそれがあり、
他方、堤部２３ｂの内壁部がＩＣチップ１１のパッド部
１４ａに達すると、パッド部１４ａに接触する導電粒子
２５の数が少なくなるため導通信頼性が低下するという
不都合がある。
【００６０】一方、導電粒子２５の平均粒径は、導通信
頼性を確保する観点から、１〜１０μｍであることが好
ましく、さらに好ましくは２〜８μｍである。
【００６１】また、導電粒子２５は絶縁性接着剤中に１
〜１５体積％分散させることが好ましく、より好ましい
導電粒子の配合量は、３〜１５体積％である。
【００６２】導電粒子２５の配合量が１体積％より小さ
いと、ＩＣチップ１１のパッド部１４ａ及び回路基板２
２の接続電極２２ａ間の電気的接続が確保されず導通抵
抗が高くなるという不都合があり、１５体積％より大き
いと、導電粒子２５同士が凝集して隣接する電極間の絶
縁抵抗が低くなるという不都合がある。
【００６３】本実施の形態においては、押圧用チップ２
１によって絶縁性接着剤層２３に凹部２３を形成した
後、真空ポンプの駆動を停止することによって、圧着ヘ
ッド２から押圧用チップ２１を外す。その後、図３
（ｂ）に示すように、ＩＣチップ１１を圧着ヘッド２の
押圧面２ａに吸着させ、押圧用チップ２１の場合と同様
の方法によってＩＣチップ２１の位置決めを行う。
【００６４】そして、図３（ｃ）に示すように、ＩＣチ
ップ１１の回路基板２２に対する位置決めを行った後、
圧着ユニット４を下降させ、約１８０℃の温度に加熱さ
れた圧着ヘッド２を用い、例えば、圧力１０００kgf/cm
2で、２０秒間加熱することにより、ＩＣチップ１１の本
圧着を行う。
【００６５】これにより、異方導電性接着フィルム２４
及び絶縁性接着剤層２３がＩＣチップ１１によって押し
つぶされ、導電粒子３１が、コンタクトホール１６内に
おいて、回路基板２２の接続電極２２ａとＩＣチップ１
１のパッド部１４ａに接触することによって、ＩＣチッ
プ１１と回路基板２２が電気的に接続される。
【００６６】この場合、本実施の形態にあっては、ＩＣ
チップ１１の縁部に向って逃げようとする導電粒子２５
が絶縁性接着剤層２３に形成した凹部２３ａの堤部２３
ｂに阻まれ、ＩＣチップ１１の縁部方向へはほとんど流
動しない。
【００６７】その結果、本実施の形態によれば、ＩＣチ
ップ１１と回路基板２２との間において導電粒子２５を
密集して保持することができるため、各電極端子の間隔
が極めて小さい場合であっても、複数個の導電粒子２５
を回路基板２２の接続電極２２ａ及びＩＣチップ１１の
パッド部１４ａ上に極めて高い確率で配置して接続電極
同士を確実に電気的に接続することができる。
【００６８】また、本実施の形態によれば、ＩＣチップ
１１の縁部のスクライブラインの部位に導電粒子２５が
達しないため、スクライブラインと回路基板２２の間に
おいてショートが発生することがない。
【００６９】さらに、本実施の形態にあっては、圧着ヘ
ッド２に対してＩＣチップ１１及び押圧用チップ２１を
着脱できるように構成したことから、凹部形成用の押圧
ヘッドを別途設ける必要がなく、実装装置１を簡素で小
型の構成にすることができる。
【００７０】さらにまた、本実施の形態においては、空
気の吸引によってＩＣチップ１１及び押圧用チップ２１
を圧着ヘッド２に吸着させるようにしたことから、大気
の吸引のオン・オフによってＩＣチップ１１等の着脱を
容易迅速に行うことができるとともに、種々の形状のＩ
Ｃチップ１１等を圧着ヘッド２に装着することが可能に
なる。
【００７１】加えて、本実施の形態にあっては、少なく
とも絶縁性接着剤層２３と接触する側の面２１ａが当該
絶縁性接着剤に対して剥離性を有するものを用いたこと
から、絶縁性接着剤層２３に凹部を形成する際、絶縁性
接着剤層２３が押圧用チップ２１に吸着して回路基板２
２から剥がれることを防ぐことができる。
【００７２】図４は、多種類のＩＣチップが実装された
回路基板（マルチチップモジュール）の一例を示す平面
図であり、図５は、本発明の他の実施の形態の要部を示
す概略構成図である。
【００７３】図４に示すように、この回路基板２２０上
には、外形の異なる３種類のＩＣチップ１１Ａ、１１
Ｂ、１１Ｃが実装されている。
【００７４】本発明において、このような回路基板２２
０に３種類のＩＣチップ１１Ａ、１１Ｂ、１１Ｃを実装
する場合には、図５（ａ）（ｂ）に示すように、各ＩＣ
チップ１１Ａ、１１Ｂ、１１Ｃの実装位置に対応する位
置に、上述した吸引孔２ｂがそれぞれ設けられた圧着ヘ
ッド２Ａを用いる。
【００７５】ここで、装置本体の取付部２０内に設けら
れた各吸引部２０ａは、上記実施の形態と同様に、圧着
ヘッドの吸引孔２ｂと連通される一方で、図示しない真
空ポンプに接続されている。
【００７６】本実施の形態の場合は、各ＩＣチップ１１
Ａ、１１Ｂ、１１Ｃについて、上記条件を満たした第１
〜第３の押圧用チップ２１Ａ、２１Ｂ、２１Ｃ及び異方
導電性接着フィルム（図示せず）を用意しておく。
【００７７】そして、所定の絶縁性接着層を形成した
後、図５（ａ）に示すように、例えば、第１〜第３の押
圧用チップ２１を実装装置の圧着ヘッド２Ａに吸着させ
て上述した工程により絶縁性接着剤層に凹部を形成し、
その後、第１〜第３の押圧用チップ２１Ａ、２１Ｂ、２
１Ｃを圧着ヘッド２Ａから取り外す。
【００７８】さらに、図示しない異方導電性接着フィル
ムを絶縁性接着剤の凹部に配置した後、図５（ｂ）に示
すように、第１〜第３のＩＣチップ１１Ａ〜１１Ｃを圧
着ヘッド２Ａに吸着させて本圧着を行い、その後、第１
〜第３の押圧用チップ２１を圧着ヘッド２Ａから取り外
す。
【００７９】このように、本実施の形態にあっては、一
つの圧着ヘッドに第１〜第３の押圧用チップ２１Ａ、２
１Ｂ、２１Ｃ及び第１〜第３のＩＣチップ１１Ａ、１１
Ｂ、１１Ｃを着脱できるよう構成したことから、異なる
ＩＣチップ１１Ａ、１１Ｂ、１１Ｃごとに押圧及び圧着
ヘッドを交換する必要がなく、多種類のＩＣチップを短
時間で回路基板２２０に確実に実装することができる。
しかも本実施の形態によれば、装置構成を簡素かつ小型
化することができる。
【００８０】なお、本発明は上述の実施の形態に限られ
ることなく、種々の変更を行うことができる。例えば、
上述の実施の形態においては、一つの圧着ヘッドを用
い、この圧着ヘッドに押圧用チップ及びＩＣチップを着
脱できるように構成したが、本発明はこれに限られず、
例えば、押圧用チップとＩＣチップを吸着するヘッドを
設けるようにすることも可能である。ただし、装置構成
の簡素化及び小型化のためには、上記実施の形態のよう
に一つの圧着ヘッドに押圧用チップ及びＩＣチップを着
脱できるように構成することが好ましい。
【００８１】さらに、本発明は、種々の形状のバンプを
有する半導体素子を実装する場合にも適用しうるもので
ある。
【００８２】
【実施例】以下、本発明の実施例を比較例とともに詳細
に説明する。 ＜実施例１＞評価用ＴＥＧとして、厚さ０．７ｍｍの耐
熱性ガラス布基材エポキシ樹脂銅張積層板（ＦＲ−４）
上に、幅１８μｍ、ピッチ１５０μｍの銅（Ｃｕ）パタ
ーンを形成し、その上にニッケル−金めっきを施したリ
ジッド基板を用い、ＩＣチップとして、１５０μｍピッ
チの電極（バンプレス）が形成された、チップＡ（６mm
×６mm）、チップＢ（３mm×６mm）、チップＣ（３．３
mm×３．３mm）を準備した。
【００８３】一方、押圧用チップとして、厚さ１mmのポ
リテトラフルオロエチレン（ＰＴＦＥ）樹脂からなる、
チップ（５．７mm×５．７mm）、チップ（２．７mm
×５．７mm）、チップ（３．０mm×３．０mm）を用い
た。
【００８４】異方導電性接着フィルムとしては、厚さ１
５μｍのソニーケミカル社製のＳＣＣＦＰ２０６２６を
用いた。また、導電粒子を含まない絶縁性接着剤として
は、上記ソニーケミカル社製のＳＣＣＦＰ２０６２６か
ら導電粒子を除いたフィルム（厚さ１５μｍ）を用い
た。
【００８５】まず、導電粒子を含まない絶縁性接着フィ
ルムを各ＩＣチップＡ〜Ｃに対応させて切断した後、温
度８０℃、圧力３kgf/cm2、時間２秒の条件で仮圧着し
た。
【００８６】次いで、絶縁性接着フィルムのベースフィ
ルムを剥離し、圧着ヘッドを８０℃に維持したまま押圧
用のチップ〜を吸着させ、温度８０℃、圧力３kgf/
cm2、時間２秒の条件で絶縁性接着フィルムの表面を熱プ
レスしたところ、各絶縁性接着フィルムに深さ約１０μ
ｍの凹部が形成された。
【００８７】そして、各凹部内に異方導電性接着フィル
ムを配置して仮圧着した後、各ＩＣチップの位置決めを
行い、温度１８０℃、圧力１０００kgf/cm2・バンプ、
時間２０秒の条件で本圧着を行った。
【００８８】＜実施例２＞押圧用チップとして、厚さ１
mmのアルミニウム（Ａｌ）製のシリコーンによる表面処
理を施したチップ（３．０mm×３．０mm）を用いた他は
実施例１と同様の方法によって異方導電性接着フィルム
による接続を行った。
【００８９】＜比較例＞押圧用チップとして、厚さ１mm
のアルミニウム（Ａｌ）からなるチップ（３．０mm×
３．０mm）を用いた他は実施例１と同様の方法によって
異方導電性接着フィルムによる接続を行った。
【００９０】（評価）上記実施例及び比較例の絶縁性接
着剤層に対する剥離性を評価した。その結果を表１に示
す。
【００９１】ここでは、凹部形成の際に、押圧用チップ
によって押圧された絶縁性接着剤層が回路基板から剥が
れないものを良好（○）、回路基板から剥がれたものを
不良（×）とした。
【００９２】
【表１】
【００９３】表１に示すように、ＰＴＦＥからなる押圧
用チップ及び表面をシリコーン処理した押圧用チップを
用いた実施例１、２のものは、凹部形成の際に絶縁性接
着剤層に対する剥離性が良好であった。
【００９４】また、実施例１、２の接続体の導通抵抗値
を測定したところ、初期抵抗値の最大が１５ｍΩ以下で
あるとともに、温度１２１℃、湿度飽和、２気圧の条件
下でのプレッシャクッカ試験（pressure cooker test）
を行った後の抵抗値も最大で５０mΩ以下であり、導通
信頼性も良好であった。
【００９５】一方、比較例の場合は、凹部形成の際に押
圧用チップが絶縁性接着剤層に密着してしまい、このた
め凹部形成後に押圧用チップに伴って回路基板から絶縁
性接着剤層が剥離し、異方導電性接着フィルムを用いて
接続を行うことができなかった。
【００９６】
【発明の効果】以上述べたように本発明によれば、各接
続電極の間隔が極めて小さい場合であっても、複数個の
導電粒子を各接続電極上に極めて高い確率で配置して接
続電極同士を確実に電気的に接続することができる。ま
た、本発明によれば、バンプを有しないＩＣチップを用
いた場合に、スクライブラインと回路基板の間における
ショートを防止することができる。さらに、本発明によ
れば、装置構成を複雑大型化することなく、短時間で多
種類のＩＣチップを容易に回路基板に実装することがで
きる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）：本発明に係る半導体素子の実
装装置の一例の概略構成図である。 （ａ）：圧着ヘッドに押圧用チップを吸着した状態を示
す図 （ｂ）：圧着ヘッドにＩＣチップを吸着した状態を示す
図 （ｃ）：図１（ｂ）におけるＡ部の拡大図
【図２】（ａ）〜（ｃ）：本発明に係る半導体素子の実
装方法の一例を示す工程図（その１）である。
【図３】（ａ）〜（ｃ）：本発明に係る半導体素子の実
装方法の一例を示す工程図（その２）である。
【図４】多種類の半導体素子を実装した回路基板の一例
を示す平面図である。
【図５】本発明の他の実施の形態の要部を示す概略構成
図である。
【符号の説明】
２、２Ａ 圧着ヘッド ２ａ 押圧面 ２ｂ 吸引孔 １１ ＩＣチップ(半導体素子) ２１ 押圧用チップ（押圧用薄片） ２３ 絶縁性接着剤層 ２３ａ 凹部 ２４ 異方導電性接着フィルム ２５ 導電粒子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁性接着剤中に導電粒子を分散させた異
    方導電性接着フィルムを用いて半導体素子の電極と回路
    基板の電極を電気的に接続する半導体素子の実装方法で
    あって、 導電粒子を含まないフィルム状の絶縁性接着剤を前記回
    路基板上に仮圧着して絶縁性接着剤層を設ける工程と、 所定の大きさの押圧用薄片を備えた押圧ヘッドを用いて
    前記絶縁性接着剤層に凹部を形成する工程と、 前記絶縁性接着剤層の凹部内に所定の大きさの異方導電
    性接着フィルムを配置する工程と、 所定の半導体素子を前記圧着ヘッドの所定の位置に装着
    した後、当該半導体素子を位置決めして前記回路基板上
    に本圧着する工程とを有することを特徴とする半導体素
    子の実装方法。
  2. 【請求項２】押圧ヘッドと圧着ヘッドとを兼用して絶縁
    性接着剤の仮圧着及び凹部の形成並びに異方導電性接着
    フィルムの本圧着を行うことを特徴とする請求項１記載
    の半導体素子の実装方法。
  3. 【請求項３】半導体素子の電極と回路基板の電極を電気
    的に接続するための圧着ヘッドを備えた半導体素子の実
    装装置であって、 前記回路基板側の絶縁性接着剤層に所定の大きさの凹部
    を形成するための押圧用薄片と前記半導体素子とをそれ
    ぞれ保持する保持手段を有する押圧ヘッドを備えたこと
    を特徴とする半導体素子の実装装置。
  4. 【請求項４】圧着ヘッドと押圧ヘッドとを兼用するよう
    に構成されていることを特徴とする請求項３記載の半導
    体素子の実装装置。
  5. 【請求項５】保持手段が、押圧用薄片と半導体素子とを
    それぞれ着脱自在に保持するように構成されていること
    を特徴とする請求項４記載の半導体素子の実装装置。
  6. 【請求項６】保持手段が、当該圧着ヘッドの圧着部に設
    けられた吸引孔から大気を吸引するように構成されてい
    ることを特徴とする請求項５記載の半導体素子の実装装
    置。
  7. 【請求項７】押圧用薄片の前記絶縁性接着剤層と接触す
    る側の面が当該絶縁性接着剤に対して剥離性を有してい
    ることを特徴とする請求項３乃至６のいずれか１項記載
    の半導体素子の実装装置。
JP22527599A 1999-08-09 1999-08-09 半導体素子の実装方法及び実装装置 Expired - Fee Related JP3372511B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP22527599A JP3372511B2 (ja) 1999-08-09 1999-08-09 半導体素子の実装方法及び実装装置
KR1020000044982A KR100616792B1 (ko) 1999-08-09 2000-08-03 반도체 소자의 실장 방법 및 실장 장치
US09/631,282 US6340607B1 (en) 1999-08-09 2000-08-03 Process for mounting semiconductor device and mounting apparatus
EP00116898A EP1076360A3 (en) 1999-08-09 2000-08-04 Process for mounting semiconductor device and mounting apparatus
US09/928,516 US6769469B2 (en) 1999-08-09 2001-08-14 Process for mounting semiconductor device and mounting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22527599A JP3372511B2 (ja) 1999-08-09 1999-08-09 半導体素子の実装方法及び実装装置

Publications (2)

Publication Number Publication Date
JP2001053110A JP2001053110A (ja) 2001-02-23
JP3372511B2 true JP3372511B2 (ja) 2003-02-04

Family

ID=16826784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22527599A Expired - Fee Related JP3372511B2 (ja) 1999-08-09 1999-08-09 半導体素子の実装方法及び実装装置

Country Status (4)

Country Link
US (2) US6340607B1 (ja)
EP (1) EP1076360A3 (ja)
JP (1) JP3372511B2 (ja)
KR (1) KR100616792B1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002026441A1 (en) * 2000-09-27 2002-04-04 Strasbaugh, Inc. Tool for applying resilient tape to chuck used for grinding or polishing wafers
JP3851767B2 (ja) * 2000-10-16 2006-11-29 ソニーケミカル＆インフォメーションデバイス株式会社 接着フィルム、及び接着フィルムの製造方法
JP2002299595A (ja) * 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP4116851B2 (ja) * 2002-09-19 2008-07-09 富士通株式会社 電子部品の処理方法及び電子部品用治具
US7456050B2 (en) * 2003-07-01 2008-11-25 Stmicroelectronics, Inc. System and method for controlling integrated circuit die height and planarity
JP5196703B2 (ja) * 2004-01-15 2013-05-15 デクセリアルズ株式会社 接着フィルム
TWI275437B (en) * 2005-06-30 2007-03-11 Fujitsu Ltd Method and device for removing micro component
US20080197465A1 (en) * 2007-02-20 2008-08-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
EP1978559A3 (en) * 2007-04-06 2013-08-28 Hitachi, Ltd. Semiconductor device
JP5186157B2 (ja) * 2007-08-24 2013-04-17 デクセリアルズ株式会社 異方性導電フィルム及びそれを用いた接続構造体の製造方法
JP4897778B2 (ja) * 2008-11-20 2012-03-14 ソニーケミカル＆インフォメーションデバイス株式会社 接続フィルム、並びに、接合体及びその製造方法
JP2011018873A (ja) * 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
US20120267423A1 (en) * 2011-04-19 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thin Die Processing
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8794501B2 (en) 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
KR101526278B1 (ko) * 2012-12-21 2015-06-05 제일모직주식회사 경화 필름과 도전 필름을 포함하는 분리형 이방 도전성 필름
JP5874683B2 (ja) * 2013-05-16 2016-03-02 ソニー株式会社 実装基板の製造方法、および電子機器の製造方法
JP2015053418A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体製造装置
KR102107456B1 (ko) 2013-12-10 2020-05-08 삼성디스플레이 주식회사 플렉시블 표시 장치 및 이의 제조 방법
GB2524791B (en) * 2014-04-02 2018-10-03 At & S Austria Tech & Systemtechnik Ag Placement of component in circuit board intermediate product by flowable adhesive layer on carrier substrate
KR20160046977A (ko) * 2014-10-20 2016-05-02 삼성디스플레이 주식회사 이방성 도전입자
JP6582975B2 (ja) * 2015-12-28 2019-10-02 富士通株式会社 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法
US11049839B2 (en) * 2018-01-24 2021-06-29 Kulicke And Soffa Industries, Inc. Bonding tools for bonding machines, bonding machines for bonding semiconductor elements, and related methods
JP7024464B2 (ja) * 2018-02-02 2022-02-24 浜名湖電装株式会社 電気部品製造装置および電気部品の製造方法
CN108807717B (zh) * 2018-08-14 2019-11-15 武汉华星光电半导体显示技术有限公司 一种显示面板及绑定方法
KR20210019323A (ko) * 2019-08-12 2021-02-22 삼성전자주식회사 마이크로 엘이디 디스플레이 및 이의 제작 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5412266A (en) * 1977-06-28 1979-01-29 Mitsubishi Electric Corp Compression bonding device of metal foils and pieces
JPS5669839A (en) * 1979-11-12 1981-06-11 Toshiba Corp Semiconductor device and manufacture thereof
JPS57164538A (en) * 1981-04-02 1982-10-09 Toshiba Corp Die bonding device for semiconductor
JPS5831541A (ja) * 1981-08-19 1983-02-24 Toshiba Corp 箔供給装置
JP2955435B2 (ja) * 1992-12-01 1999-10-04 株式会社東芝 マウント装置
KR0146063B1 (ko) * 1995-03-28 1998-08-01 문정환 반도체 패키지 및 그 제조방법
US6008072A (en) * 1995-12-27 1999-12-28 Industrial Technology Research Institute Tape automated bonding method
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2848357B2 (ja) * 1996-10-02 1999-01-20 日本電気株式会社 半導体装置の実装方法およびその実装構造
US5985064A (en) * 1996-11-28 1999-11-16 Matsushita Electric Industrial Co., Ltd. Chip compression-bonding apparatus and method
US5757073A (en) * 1996-12-13 1998-05-26 International Business Machines Corporation Heatsink and package structure for wirebond chip rework and replacement
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JPH10313161A (ja) * 1997-05-12 1998-11-24 Hitachi Chem Co Ltd 配線基板
JP3725300B2 (ja) * 1997-06-26 2005-12-07 松下電器産業株式会社 Ａｃｆ接合構造
JPH1197487A (ja) * 1997-09-25 1999-04-09 Toshiba Corp 実装方法及びその装置及び異方性導電シート
JPH11126794A (ja) * 1997-10-22 1999-05-11 Toshiba Corp 実装回路装置の製造方法
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP3317226B2 (ja) * 1998-01-16 2002-08-26 ソニーケミカル株式会社 熱圧着装置
US6037192A (en) * 1998-01-22 2000-03-14 Nortel Networks Corporation Process of assembling an integrated circuit and a terminal substrate using solder reflow and adhesive cure
JP3424735B2 (ja) * 1998-05-19 2003-07-07 ソニーケミカル株式会社 粒状異方性導電接着剤
JP3405269B2 (ja) * 1999-04-26 2003-05-12 ソニーケミカル株式会社 実装方法
JP3325000B2 (ja) * 1999-05-28 2002-09-17 ソニーケミカル株式会社 半導体素子の実装方法
JP3402267B2 (ja) * 1999-06-23 2003-05-06 ソニーケミカル株式会社 電子素子の実装方法
EP1187181A3 (en) * 2000-09-12 2002-04-10 Esec Trading S.A. Method and apparatus for mounting semiconductor chips

Also Published As

Publication number Publication date
KR100616792B1 (ko) 2006-08-29
US20020029857A1 (en) 2002-03-14
US6340607B1 (en) 2002-01-22
JP2001053110A (ja) 2001-02-23
US6769469B2 (en) 2004-08-03
KR20010039786A (ko) 2001-05-15
EP1076360A2 (en) 2001-02-14
EP1076360A3 (en) 2005-02-02

Similar Documents

Publication Publication Date Title
JP3372511B2 (ja) 半導体素子の実装方法及び実装装置
TW512498B (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR900008665B1 (ko) 반도체장치의 제조방법
US6553660B2 (en) Electronic device and a method of manufacturing the same
JP3325000B2 (ja) 半導体素子の実装方法
US6569764B1 (en) Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material
JP2002353369A (ja) 半導体パッケージおよびその製造方法
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
TW200903763A (en) Inter-connecting structure for semiconductor device package and method of the same
JP2625654B2 (ja) 半導体装置およびその製造方法
US8703532B2 (en) Semiconductor device and manufacturing method thereof
US7964493B2 (en) Method of manufacturing semiconductor device
US7264991B1 (en) Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP3514649B2 (ja) フリップチップ接続構造および接続方法
JPH07302859A (ja) 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JP5075569B2 (ja) 配線基板及びｉｃチップの実装方法
US20100289129A1 (en) Copper plate bonding for high performance semiconductor packaging
JPH088293A (ja) 電子部品の接続構造およびその接続方法
JP2000022329A (ja) 配線基板および電子ユニットおよび電子部品実装方法
CN113257766A (zh) 半导体装置及其制造方法
JP2009032948A (ja) Ｉｃチップ及びｉｃチップの実装方法
JP3759305B2 (ja) 導電ぺースト印刷回路へのｉｃベアチップ実装方法
JP3397045B2 (ja) 半導体装置及びその製造方法
JPH10223626A (ja) 半導体チップ，半導体チップの製造方法，半導体装置，電子装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees