JP3474187B1 - 画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置 - Google Patents
画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置Info
- Publication number
- JP3474187B1 JP3474187B1 JP2003033289A JP2003033289A JP3474187B1 JP 3474187 B1 JP3474187 B1 JP 3474187B1 JP 2003033289 A JP2003033289 A JP 2003033289A JP 2003033289 A JP2003033289 A JP 2003033289A JP 3474187 B1 JP3474187 B1 JP 3474187B1
- Authority
- JP
- Japan
- Prior art keywords
- pixel control
- substrate
- control element
- pickup
- flat display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 388
- 238000005520 cutting process Methods 0.000 claims description 22
- 239000003086 colorant Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000013518 transcription Methods 0.000 claims 1
- 230000035897 transcription Effects 0.000 claims 1
- 229920005989 resin Polymers 0.000 abstract description 77
- 239000011347 resin Substances 0.000 abstract description 77
- 239000011295 pitch Substances 0.000 abstract description 73
- 229920006352 transparent thermoplastic Polymers 0.000 abstract description 60
- 239000004033 plastic Substances 0.000 abstract description 4
- 239000002699 waste material Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 102
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 45
- 229910052710 silicon Inorganic materials 0.000 description 45
- 239000010703 silicon Substances 0.000 description 45
- 239000002390 adhesive tape Substances 0.000 description 36
- 239000000853 adhesive Substances 0.000 description 33
- 230000001070 adhesive effect Effects 0.000 description 33
- 238000004519 manufacturing process Methods 0.000 description 25
- 239000004973 liquid crystal related substance Substances 0.000 description 24
- 238000010438 heat treatment Methods 0.000 description 13
- 238000005488 sandblasting Methods 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000003825 pressing Methods 0.000 description 9
- 238000004377 microelectronic Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000007650 screen-printing Methods 0.000 description 7
- 239000012790 adhesive layer Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000001678 irradiating effect Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/129—Chiplets
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
的に転写するにあたり、作製した画素制御素子を無駄な
く実装することができる容易で正確かつ安価な転写方法
を提供する。 【解決手段】 平面ディスプレイ基板100のピッチ1
05,106を自然数で叙したピッチ5,6にて画素制
御素子1を多数形成し、平面ディスプレイ基板100の
ピッチ105,106に対応する画素制御素子1を選択
的にピックアップし、平面ディスプレイ基板100上に
形成した透明熱可塑性樹脂フィルム101の塑性変形に
より画素制御素子1を保持させ、透明紫外線硬化樹脂膜
104により画素制御素子1の周辺を固定する。
Description
や有機ELディスプレイ等の平面ディスプレイ基板に、
薄膜トランジスタなどの画素制御素子が予め複数形成さ
れた基板から選択転写する画素制御素子の選択転写方
法、画素制御素子転写後の配線形成方法、及び、画素制
御素子の選択転写方法を使用する画素制御素子の実装装
置に関し、特に、画素制御素子が複数の画素を制御する
画素制御素子である場合の画素制御素子の選択転写方
法、及び、画素制御素子の選択転写方法を使用する画素
制御素子の実装装置に関する。
イに代表される平面ディスプレイは、ガラス基板(第1
の基板ともアレイ基板とも呼ばれる)上に化学気相堆積
法(CVD法;Chemical Vapor Deposition)等により
絶縁膜、半導体膜等が順次堆積され、半導体集積回路を
作製するのと同じ工程を経て、画面を構成する各画素近
傍に、薄膜トランジスタ(TFT;Thin Film Transist
or)等の微小電子デバイスが形成される。この微小電子
デバイスで各画素のオン、オフ、濃淡などを制御するこ
とにより、ディスプレイ画像が構成される。すなわち、
実際に平面ディスプレイに使用するガラス基板上におい
て直接、TFT等の能動電子デバイスが作製されてい
る。しかし、昨今の大画面化への需要に対応するため、
ディスプレイ面積を拡大させようとすると、以下の問題
点があった。
平面ディスプレイ基板上に微小電子デバイスを作製する
CVD装置等の製造装置を必然的に巨大化させることと
なる。また、微小電子デバイス作製の工程が多いため、
前述のように巨大化させた製造装置が複数台必要とな
り、なおかつ、それらを設置するクリーンルームも巨大
化させる必要がある。その結果として、製造コストの低
減が困難な状況となっていた。
程度の低温における堆積薄膜で作製可能なアモルファス
・シリコン(a−Si)膜などが半導体膜として使用さ
れているため、結晶シリコンを使用する半導体電子デバ
イスに較べ動作性能が劣る。これを解決するために、例
えばTFTの移動度を向上させてその動作性能を向上さ
せるよう、堆積されたa−Si膜をレーザー照射により
溶融させてポリ・シリコン(poly−Si)を形成
し、そのpoly−Si膜を用いて移動度が大きいTF
Tを作ることも検討されている。特に、各画素にそれぞ
れ個別に制御された電流を流すことで発光させる有機E
Lによるディスプレイでは、a−Si TFTの動作機
能では不十分であるとの考えが一般的であり、この点で
もレーザー溶融poly−Si膜への期待が拡がってい
る。しかし、レーザー溶融poly−Si膜の作製は高
コストであるため、限られた範囲でのみ使用されること
が前提とされている。また、a−Si TFTにおいて
も画面対角寸法が40インチ以上となると、a−Si膜
堆積とそれに続くパターン転写工程などの困難さ及び工
程コストが共に増大することとなっていた。
スプレイにおいては、画面サイズが40インチ乃至10
0インチともなると、ガラス基板の強度を持たせるため
に板厚を増大させることとなるため、ディスプレイ全体
の装置重量が増大してしまい、さらに、これを安定的に
設置するために装置構造を大きくする必要があると同時
に、これらに必要なコストも上昇してしまっていた。
T等の微小電子デバイスを、ガラス基板ではない別の基
板に予め多量に作製し、それをガラス基板上の所定の位
置に実装する技術が既に開示されている(例えば、非特
許文献1や特許文献1を参照)。
dic Self Assembly TM Technology toFlat Panel Disp
lays」、IDW‘00予稿集、ITE,SID発行、平
成12年11月29日、p.195−198
上に画素制御素子(微小電子デバイス)がはまり込む型
を作製し、予め別の場所にて多量に作製しておいた画素
制御素子を液体とともに流し込むことで実装する方法が
開示されている。しかしながら、液体と共に流し込む画
素制御素子の量に対して、ディスプレイ基板上の型にう
まく入り込む画素制御素子の比率が低いため、実用的で
はない。さらに、上記の比率を見込んだ多量の画素制御
素子を、ディスプレイ基板に流し込むために、配置され
なかった余剰の画素制御素子を回収する必要がある。ま
た、液体と共に流し込む時及び余剰分の回収時におい
て、画素制御素子が直接、ディスプレイ基板上を移動す
るために、ディスプレイ基板を損傷する恐れがある。
子を平面ディスプレイ基板上における配列ピッチに関連
付けてシリコン基板上に形成し、ディスプレイ基板の選
択転写される位置に、画素制御素子(微小電子デバイ
ス)がはまり込む凹部を形成し、ディスプレイ基板上に
シリコン基板の画素制御素子群を位置合わせした後、紫
外線照射を行うことにより、転写したい画素制御素子と
別の基板との接着剤の接着力を選択的に弱め、ディスプ
レイ基板の凹部へ画素制御素子をはめ込む方法が開示さ
れている。また、凹部に接着剤層を形成し、画素制御素
子を固定する方法も合わせて開示されている。
めに、凹部は画素制御素子よりも若干大きく形成される
こととなり、この大きさの違いによって凹部において画
素制御素子にずれが生じ、後の配線工程が困難となる。
これを防止するために、画素制御素子と凹部との大きさ
の違いを小さくすると、わずかな位置ズレにより画素制
御素子が傾いてはまり込む可能性がある。したがって、
凹部の形成や画素制御素子の位置決めを極めて高精度に
行う必要があり、現実的なものではない。また、凹部に
接着剤層を形成して固定する場合は、画素制御素子を接
着剤層に密着させる際、接着剤層にわずかでもにじみが
生じると、近辺の他の画素制御素子も密着させてしまう
という危険性がある。そのため、接着剤を極めて微量に
かつ極めて正確な位置に塗布することが必要であり、相
当なコスト高の原因となる。
文献1においては、ディスプレイ基板上への画素制御素
子の配置の成功率に問題があるばかりでなく、配置され
なかった余剰の画素制御素子を除去、回収を行う必要が
あり、結果として、製造コストの低減を可能とする方法
とはなっていない。また、余剰の画素制御素子の除去回
収時に、ディスプレイ基板を損傷する恐れがある。
子と凹部との大きさの違いによって、画素制御素子が凹
部内においてズレを生じたり、凹部に傾いてはまり込ん
だりする可能性があり、これらを防止するためには極め
て高精度な位置決めを行うとともに、場合によっては一
つずつ位置ズレの程度を確認する必要があり、コスト低
減が図られない。さらに、凹部に接着剤層を形成する場
合は、接着剤層がにじみ出ることを防止するため、塗布
量及び塗布位置を高精度に制御する必要があり、この点
においてもコスト高の原因となっている。また、紫外線
照射を行うことにより、転写したい画素制御素子と別の
基板との接着剤の接着力を選択的に弱めるにあたり、紫
外線ビームを画素制御素子と同じ形状として照射するこ
とは困難であるため、実際は画素制御素子より大きなビ
ーム径で照射することが予測される。この場合、選択さ
れた画素制御素子に隣接する未選択の画素制御素子の接
着力を周辺から少しずつ弱めることとなり、特に選択順
が遅い画素制御素子においては、選択前にすでに接着力
が弱まってしまい、未選択の画素制御素子の配置を誤っ
て乱すことによる位置ズレや落下の原因となる。特許文
献1においては、転写の際に画素制御素子の全数を下に
向けた状態で紫外線照射を行うため、このような画素制
御素子が落下する危険性を有することは重大な問題であ
る。
においては、この画素制御素子を平面ディスプレイ基板
に実装した後もこの画素制御素子に対する配線を効率的
に行うことが望まれるが、従来の配線方法は、配線材料
を基板の全面に薄膜堆積して、それをフォトリソグラフ
ィー法によってパターン転写して、配線材料薄膜をエッ
チングし、レジスト膜除去等等といった高価で複雑な製
造工程となっていた。
や有機ELディスプレイ等の平面ディスプレイに、位置
ズレすることなく、容易で正確かつ安価に複数の画素を
制御する画素制御素子を選択転写する画素制御素子の選
択転写方法及び画素制御素子の選択転写方法に使用され
る画素制御素子の実装装置と、上記画素制御素子に対す
る配線を安価な方法で効率良く行うことができる画素制
御素子転写後の配線形成方法を提供することにある。
画素制御素子の選択転写方法は、一つの集積回路で複数
の画素を制御する画素制御素子を平面ディスプレイ基板
上に転写するに際して、複数画素を制御する集積回路が
表面に複数形成された画素制御素子用基板を保持基板に
固定する工程と、画素制御素子用基板を集積回路ごとに
切断した画素制御素子をピックアップ用基板に固定する
工程と、ピックアップ用基板上の画素制御素子を選択的
にピックアップ装置に吸着保持させて平面ディスプレイ
基板に転写する工程とを備え、上記画素制御素子用基板
に、その第1の方向については平面ディスプレイ基板上
における第1の方向での画素制御素子の配列ピッチpx
を自然数mで除したpx/mの配列ピッチ、及び、第1
の方向に直交する第2の方向については平面ディスプレ
イ基板上における第2の方向での画素制御素子の配列ピ
ッチpyを自然数nで除したpy/nの配列ピッチとな
るように画素制御素子を複数形成し、ピックアップ装置
には、画素制御素子のチャッキングを行う真空吸着穴
が、前記第1の方向に対応する方向にpxの配列ピッチ
で形成され、かつ前記第2の方向に対応する方向にpy
の配列ピッチで形成されており、上記ピックアップ用基
板に転写した画素制御素子の中から、平面ディスプレイ
基板上での画素制御素子の配列ピッチpx,pyに対応
する画素制御素子のみを選択的にピックアップ装置に吸
着保持させて、平面ディスプレイ基板に転写することを
特徴とする。また、本発明の請求項2記載の画素制御素
子の選択転写方法は、一つの集積回路で複数の画素を制
御する画素制御素子を平面ディスプレイ基板上に転写す
るに際して、前記複数画素を制御する集積回路が表面に
複数形成された画素制御素子用基板を保持基板に固定す
る工程と、画素制御素子用基板を集積回路ごとに切断し
た画素制御素子をピックアップ用基板に固定する工程
と、ピックアッ プ用基板上の画素制御素子を選択的にピ
ックアップ装置に吸着保持させて平面ディスプレイ基板
に転写する工程とを備え、上記画素制御素子用基板に、
その第1の方向については平面ディスプレイ基板上にお
ける第1の方向での画素制御素子の配列ピッチpxを自
然数mで除したpx/mの配列ピッチ、及び、第1の方
向に直交する第2の方向については平面ディスプレイ基
板上における第2の方向での画素制御素子の配列ピッチ
pyを自然数nで除したpy/nの配列ピッチとなるよ
うに画素制御素子を複数形成し、前記ピックアップ用基
板を載置する画素制御素子ステージと、平面ディスプレ
イ基板を載置する基板ステージと、真空吸着穴が形成さ
れた真空チャックを有するピックアップ装置と、ピック
アップ装置を位置合わせするX軸調節機構、Y軸調節機
構、及びZ軸調節機構を備え、上記画素制御素子ステー
ジと基板ステージの両ステージはそれぞれ回転角度調節
機構を有し、吸着穴は、前記第1の方向に対応する方向
にpxの配列ピッチで形成され、かつ前記第2の方向に
対応する方向にpyの配列ピッチで形成された実装装置
を用いて、上記ピックアップ用基板に転写した画素制御
素子の中から、平面ディスプレイ基板上での画素制御素
子の配列ピッチpx,pyに対応する画素制御素子のみ
を選択的に前記ピックアップ装置に吸着保持させて、平
面ディスプレイ基板に転写することを特徴とする。な
お、この発明の請求項3記載の画素制御素子の選択転写
方法は、請求項1又は請求項2記載の発明を前提とし
て、前記画素制御素子は、一つの集積回路で、2行6列
で配列する3色×4画素の制御を行うもので、2行6列
の中央に上記画素制御素子が転写されることを特徴とす
る。
保持基板上に、平面ディスプレイ基板上における第1の
方向での画素制御素子の配列ピッチpxを自然数mで除
したpx/mの配列ピッチ、及び、第1の方向に直交す
る第2の方向での画素制御素子の配列ピッチpyを自然
数nで除したpy/nの配列ピッチにて画素制御素子を
形成するため、平面ディスプレイ基板に選択的に転写す
る際、配列ピッチpx,pyに応じて、第1の方向には
自然数m個ごとに(m−1個おきに)選択し、第2の方
向には自然数n個ごとに(n−1個おきに)画素制御素
子が選択されることとなる。このとき、本発明によれ
ば、ピックアップ装置を使用して転写するため、選択さ
れた画素制御素子のみがピックアップ装置に吸着保持さ
れることとなり、従来の特許文献1のように、未選択の
画素制御素子の配置を誤って乱すことが防止される。
選択転写方法は、請求項1又は請求項2記載の発明を前
提として、前記集積回路が複数形成された画素制御素子
用基板を保持基板に固定する工程において、保持基板上
に、画素制御素子の集積回路が形成された面を下向きに
して画素制御素子用基板の保持基板と接触する面に接着
させ、前記画素制御素子用基板を集積回路ごとに切断し
た画素制御素子をピックアップ用基板に固定する工程に
おいて、上記画素制御素子用基板を表裏反転するように
ピックアップ用基板に転写させた後に画素制御素子用基
板を集積回路ごとに切断することを特徴とする。
は、集積回路面を表面に向けた状態となるようにピック
アップ用基板に転写してから、画素制御素子を形成する
ため、所定の大きさに切り分ける切断工程において表面
側から集積回路面を確認することができ、容易に位置合
わせをすることができる。また、請求項1記載の発明と
同様、配列ピッチpx,pyを保った状態で画素制御素
子をピックアップ装置に吸着保持させるため、未選択の
画素制御素子の配列を乱すことなく転写させることがで
きる。
択転写方法は、請求項1又は請求項2記載の発明を前提
として、前記集積回路が複数形成された画素制御素子用
基板を保持基板に固定する工程において、保持基板上
に、画素制御素子の集積回路が形成された面を下向きに
して画素制御素子用基板の保持基板と接触する面に接着
させ、集積回路面を保持基板側に向けた状態となるよう
に接着し、前記画素制御素子用基板を集積回路ごとに切
断した画素制御素子をピックアップ用基板に固定する工
程において、上記保持基板上の画素制御素子用基板を集
積回路ごとに切断した後に、画素制御素子用基板を表裏
反転するようにピックアップ用基板に転写させることを
特徴とする。
路面を保持基板側に向けた状態となるように形成される
ため、画素制御素子を所定の厚さにするための機械研磨
工程や所定の大きさに切り分ける切断工程において切り
くず等が集積回路面に付着することが防止される。ま
た、請求項1記載の発明と同様、配列ピッチpx,py
を保った状態で画素制御素子をピックアップ装置に吸着
保持させるため、未選択の画素制御素子の配列を乱すこ
となく転写させることができる。
の発明は、前記集積回路が複数形成された画素制御素子
用基板を保持基板に固定する工程における保持基板と画
素制御素子用基板との接着力と、前記画素制御素子用基
板を集積回路ごとに切断した画素制御素子をピックアッ
プ用基板に固定する工程におけるピックアップ用基板と
画素制御素子用基板との接着力とが異なることが望まし
い。
御素子用基板との接着力と、前記ピックアップ用基板と
画素制御素子用基板との接着力とが、任意の異なる接着
力に設定されることとなる。これは、保持基板上で行わ
れる工程において必要な保持力と、ピックアップ用基板
へ転写した後に行われる工程において必要な保持力とが
異なることに対応可能とするものである。
の発明は、前記集積回路が複数形成された画素制御素子
用基板を保持基板に固定する工程における保持基板と画
素制御素子用基板との接着手段と、前記画素制御素子用
基板を集積回路ごとに切断した画素制御素子をピックア
ップ用基板に固定する工程におけるピックアップ用基板
と画素制御素子用基板との接着手段とが異なることが望
ましい。
御素子用基板との接着手段と、前記ピックアップ用基板
と画素制御素子用基板との接着手段とが、任意の異なる
手段に設定されることとなる。例えば、前記保持基板と
画素制御素子あるいは画素制御素子用基板との接着手段
に、紫外線により接着力を変化させるシートを使用し、
前記ピックアップ用基板と画素制御素子あるいは画素制
御素子用基板との接着手段に、熱により接着力を変化さ
せるシートを使用することができる。
の発明は、前記平面ディスプレイ基板の表面に透明な熱
可塑性樹脂膜を形成し、ピックアップ用基板上の画素制
御素子を選択的にピックアップ装置に吸着保持させて平
面ディスプレイ基板に転写する工程において、上記ピッ
クアップ装置の画素制御素子を吸着する面には、あらか
じめフッ素樹脂が塗布されており、上記透明な熱可塑性
樹脂膜の塑性変形によって画素制御素子を保持すること
が望ましい。
の表面に、透明な熱可塑性樹脂膜が形成され、透明な熱
可塑性樹脂膜の塑性変形によって画素制御素子が保持さ
れることとなる。塑性変形可能となった透明な熱可塑性
樹脂膜は、画素制御素子の底面と側面とに密着し、底面
のみによる密着に比べて広範囲な面積において摩擦力の
効果が得られ、画素制御素子を強固に保持することがで
きる。また、ピックアップ装置の画素制御素子を吸着す
る面には、あらかじめフッ素樹脂が塗布されているた
め、ピックアップ装置が透明な熱可塑性樹脂膜と密着す
ることがなく、透明な熱可塑性樹脂膜の表面や画素制御
素子の表面を汚したり、配置された画素制御素子の配列
を誤って乱したりすることが防止される。
形による画素制御素子の保持は、ピックアップ装置に吸
着された画素制御素子が透明な熱可塑性樹脂膜に接触す
るときに、ピックアップ装置により吸着力と逆の方向へ
圧空をかけて画素制御素子を透明な熱可塑性樹脂膜に配
置した後にプレスすることにより、透明な熱可塑性樹脂
膜を塑性変形させて画素制御素子を保持することが望ま
しい。また、前記透明な熱可塑性樹脂膜は、透明熱可塑
性高分子フィルムを平面ディスプレイ基板にラミネート
加工して形成することが望ましい。
置に吸着された画素制御素子が透明な熱可塑性樹脂膜に
接触するときに、ピックアップ装置により吸着力と逆の
方向へ圧空をかけて画素制御素子を透明な熱可塑性樹脂
膜に配置することとされる。すなわち、画素制御素子が
ピックアップ装置による圧空を持って押し付けられるよ
うに透明な熱可塑性樹脂膜に配置されることとなり、画
素制御素子と透明な熱可塑性樹脂膜とが密着することと
なる。また、この発明によれば、画素制御素子を透明な
熱可塑性樹脂膜に配置した後にプレスすることとされ
る。プレスの方法においては、透明な熱可塑性樹脂膜を
加熱してからプレス装置等によりプレスしても、プレス
装置等を加熱してプレスしてもよい。プレスする時期に
おいては、全ての画素制御素子を配置し終えた後に一括
して平面ディスプレイ基板全体をプレスするようにして
もよいし、任意の数量だけ画素制御素子を配置した後に
プレスするようにしてもよい。また、透明熱可塑性高分
子フィルムを平面ディスプレイ基板にラミネート加工し
て、透明な熱可塑性樹脂膜を形成することは、平坦な膜
形成の観点からさらに望ましい。
項記載の発明は、前記画素制御素子を平面ディスプレイ
基板に吸着保持させた後、画素制御素子の表面及び平面
ディスプレイ基板の表面に透明紫外線硬化樹脂膜を形成
し、平面ディスプレイ基板において画素制御素子が保持
されない側から紫外線照射を行って透明紫外線硬化樹脂
膜を選択的に硬化させた後、画素制御素子の表面の透明
紫外線硬化樹脂膜を除去することにより、画素制御素子
を選択的に平面ディスプレイ基板に転写することが望ま
しい。
ィスプレイ基板に保持させた後、画素制御素子の表面及
び平面ディスプレイ基板の表面を覆うように透明紫外線
硬化樹脂膜を形成し、平面ディスプレイ基板の裏面側か
ら紫外線照射を行うことにより、通常は透明である平面
ディスプレイ基板を紫外線が透過するため、画素制御素
子の上面(平面ディスプレイ基板或いは透明な熱可塑性
樹脂膜に接触していない面)を除いた全ての部分にわた
る透明紫外線硬化樹脂膜を硬化させることとなる。その
後、画素制御素子の上面の硬化していない透明紫外線硬
化樹脂膜を除去すると、画素制御素子の上面を除く周辺
部分に紫外線により硬化した透明樹脂膜が均一に形成さ
れ、画素制御素子の上面から引き出される配線が安定的
に形成されることとなる。
項記載の発明は、前記画素制御素子の表面には、信号線
を接続するための電極パッドが形成され、長さ及び幅が
30μm以上500μm以下であり、厚さが20μm以
上100μm以下の結晶シリコンチップ或いは多結晶シ
リコンチップであることが、実装の容易さの面から望ま
しい。また、前記画素制御素子の表面に、シリコン窒化
膜、或いは、シリコン酸化膜による保護膜が形成されて
いることは、画素制御素子やそれに形成される回路の保
護の面からさらに望ましい。また、前記画素制御素子
は、結晶シリコン基板或いは多結晶シリコン基板表面に
画素制御機能を形成した後、20μm以上,100μm
以下の厚さとなるようその裏面を機械研磨し、その後、
サンドブラスト加工或いは、レーザー加工によって、長
さ及び幅が30μm以上500μm以下となるように切
断されたものであることは、生産効率及び加工精度の面
からさらに望ましい。
項に記載された複数の画素を制御する画素制御素子にそ
の内部を通過する配線を形成する一方、平面ディスプレ
イ基板に配線を形成するに際し、画素制御素子の内部配
線と破線状に接続される平面ディスプレイの配線に対応
する所定パターンが形成されたスクリーンマスクを使用
したスクリーン印刷によって形成することが望ましい。
ここで、スクリーンマスクとしては、薄い金属箔を用い
たメタルマスクが好ましい。
画素制御素子を前提とするが、この画素制御素子はデー
タライン、ゲートラインや画素ラインの間に画素制御素
子が位置され、画素制御素子を中心に縦横にデータライ
ン等の配線が必要になる。このため、画素制御素子にそ
の内部を通過する配線を形成しておき、この画素制御素
子を上記請求項1乃至請求項5の画素制御素子の選択転
写方法で転写させた後、複数の画素を制御する画素制御
素子の内部を通過する配線と接続される平面ディスプレ
イ基板に形成されるデータライン等の配線と形成するに
際して、データライン等の配線は破線状になるため、デ
ータライン等の配線に対応する所定パターンが形成され
たスクリーンマスクが使用でき、その結果、平面ディス
プレイ基板に直接配線材料を印刷塗布する方法によって
上記画素制御素子と接続するパターン配線を形成するこ
とができる。この点、従来の配線方法は、配線材料を平
面ディスプレイ基板の全面に薄膜堆積して、それをフォ
トリソグラフィー法によってパターン転写して、配線材
料薄膜をエッチングし、レジスト膜除去等等といった高
価で複雑な製造工程となっていた。また、上記のような
スクリーンマスクは使用できず、スクリーン印刷はでき
なかった。
装置は、請求項1乃至請求項5のいずれか1項に記載さ
れた画素制御素子の選択転写方法による画素制御素子の
実装装置であって、上記実装装置は、前記ピックアップ
用基板上の画素制御素子を選択的にピックアップ装置に
吸着保持させて平面ディスプレイ基板に転写する工程を
行うもので、前記ピックアップ用基板を載置する画素制
御素子ステージと、平面ディスプレイ基板を載置する基
板ステージと、真空吸着穴が形成された真空チャックを
有するピックアップ装置とを備え、上記画素制御素子ス
テージと基板ステージの両ステージはそれぞれ回転角度
調節機構を有し、ピックアップ装置は、X軸調節機構、
Y軸調節機構、及びZ軸調節機構により直交する3方向
に可動自在な機能を有し、吸着穴は、前記第1の方向に
対応する方向にpxの配列ピッチで形成され、かつ前記
第2の方向に対応する方向にpyの配列ピッチで形成さ
れることを特徴とする。
ップ部に形成される吸着穴は、前記第1の方向に対応す
る方向にpxの配列ピッチで形成され、かつ前記第2の
方向に対応する方向にpyの配列ピッチで形成されるた
め、請求項1乃至請求項5記載の画素制御素子の選択転
写方法により画素制御素子を実装することができる。
面を引用しながら説明する。
を液晶ディスプレイの製造に適用したものである。液晶
ディスプレイ200は、図24に示すように、平面ディ
スプレイ基板100とカラーフィルター基板111との
間に液晶112を挟持する構造をとる。プラスチック基
板からなる平面ディスプレイ基板100には、樹脂フィ
ルム101を介して画素制御素子1と透明電極102と
がマトリクス状に形成され、その上に配向膜110が形
成される。他方、カラーフィルター基板111には、耐
溶剤層113を介してカラーフィルター114が上記透
明電極102と対向するように形成され、その表面にカ
ラーフィルター用透明電極115と配向膜110が形成
される。画素制御素子1は、複数の薄膜トランジスタ
(TFT;Thin Film Transistor)が形成されたもので
あり、複数の透明電極102を制御することにより各画
素のオン、オフ、濃淡などを制御する。
造方法により製造される。その概略は、画素制御素子用
基板2に複数画素の制御を行う集積回路3を形成して保
持基板7に固定する工程R1と、画素制御素子用基板2
を研磨する工程R2と、画素制御素子用基板2をピック
アップ用基板9に移す工程R3と、画素制御素子1に切
断する工程R4と、画素制御素子1をピックアップ装置
51により平面ディスプレイ基板100に転写する工程
R5と、透明電極及び配線を形成する工程R6と、配向
膜形成及びラビングをする工程R7と、カラーフィルタ
ー基板を貼り合わせる工程R8と、液晶を注入する工程
R9とを備える。
子用基板2として結晶シリコン基板或いは多結晶シリコ
ン基板(以下、シリコン基板とする)2に複数画素の制
御を行う集積回路3を形成する。シリコン基板2上への
集積回路3の形成は、周知の半導体製造技術によって行
う。その集積回路3の一例を図1に示す。図1の集積回
路3には画素制御を行う薄膜トランジスタの電子デバイ
ス3aが12個形成されている。すなわち、1個の集積
回路3によって、3色×4画素の制御を行うことができ
る。また、各画素の電流保持回路3b及び画素ライン1
07等の信号線をつなぐための電極パッド3cも形成し
ておく。このような集積回路3を形成後、図2に示すよ
うに、電極パッド3c以外の部分に、窒化シリコン膜、
或いは酸化シリコン膜4を堆積し、集積回路3を保護す
る。
には、図1に示されるような集積回路3が規則的な間隔
で多数形成される。その規則的な間隔(ピッチ)5,6
は、以下に説明するように、平面ディスプレイ基板10
0上におけるピッチ105,106に対応するものであ
る。一つの集積回路3で、3色×4画素の制御を行う場
合、平面ディスプレイ基板100上での画素制御素子1
は、図4に示すように、第1の方向Xについてはピッチ
105にて実装され、第2の方向Yについてはピッチ1
06にて実装される。そして、シリコン基板2上に多数
形成された集積回路3のピッチ5,6は、図5のよう
に、平面ディスプレイ基板100上での画素制御素子1
の間隔105,106を基準とし、その間を自然数m,
n個の画素制御素子1で埋めるようにして決定される。
すなわち、平面ディスプレイ基板100における第1の
方向Xについてのピッチ105をpxとし、同じく第2
の方向Yについてのピッチ106をpyとした場合、シ
リコン基板2における第1の方向Xについてのピッチ5
はpx/m、同じく第2の方向Yについてのピッチ6は
py/nとなる。そして、図6に示すように、シリコン
基板2の表面すなわち集積回路3が形成されている面2
aを、第1の粘着テープ8によって保持基板7に固定す
る。
の裏面すなわち集積回路3が形成されない面2bを機械
研磨して、シリコン基板2の厚さを20〜100μm程
度に薄膜化する。第1の粘着テープ8は、所定の加熱に
より粘着力が低下する熱剥離テープを使用することがで
きる。
基板9にシリコン基板2を転写する。具体的には、図7
に示すように、シリコン基板2の裏面2bとピックアッ
プ用基板9とを第2の粘着テープ10で接着し、保持基
板7を介して第1の粘着テープ8を加熱して第1の粘着
テープ8及び保持基板7を剥離する。このようにしてシ
リコン基板2を保持基板7からピックアップ用基板9に
転写する。このとき、図8に示すように、集積回路3が
形成された面2aは表面側となる。ここで、第1の粘着
テープ8の熱剥離温度が第2の粘着テープ10の熱剥離
温度よりも低いものとなるように、それぞれの粘着テー
プ8,10を選択すれば、第1の粘着テープ8への加熱
がシリコン基板2を介して第2の粘着テープ10へ伝導
して、ピックアップ用基板9とシリコン基板2との接着
力が低下して位置ズレ等の不具合を引き起こすことが防
止される。
なわち粘着力を変化させる手段を異なるものとしてもよ
い。例えば、第1の粘着テープ8を、紫外線照射によっ
て粘着力が弱くなるものとし、第2の粘着テープ10を
熱剥離テープとすると、第1の粘着テープ8を剥離する
ための紫外線照射によって、第2の粘着テープ10の粘
着力が低下してしまうことが防止される。
2を集積回路3ごとに、チップ形状に切断し、画素制御
素子1を形成する。切断方法は、エッチング、サンドブ
ラスト加工、レーザー加工、ダイシング加工などにより
行うことができる。生産効率の面からは、アルミナ等の
粉末をノズルから高圧・高速で噴射して切削して行くサ
ンドブラスト加工が最も適しているが、画素制御素子1
の形状を精度良く加工したい場合は、レーザー光を移動
させ切削して行くレーザー加工が適している。プラズマ
を用いた、いわゆるドライエッチングによっても加工は
可能であるが、加工速度が他の方法に比して遅いため、
生産効率は低い。また、薬液を用いたウェットエッチン
グでは、薬液の回り込みによって画素制御素子1の加工
精度が劣ったり、機械的に切断を行うダイシング加工で
は、ダイシングの刃によって、画素制御素子1が飛んだ
りして、歩留まりの点で不利である。したがって、切断
方法の選択は重要であり、本実施の形態のように、20
〜100μm程度の厚さのシリコン基板2を切断する場
合は、サンドブラスト加工もしくはレーザー加工が適し
ている。本実施の形態においては、サンドブラスト加工
による例を説明する。
る切断工程を示す。上述したシリコン基板2の機械研磨
による薄膜化及びピックアップ用基板9への転写の後、
シリコン基板2に形成した集積回路3の間にて切断でき
るように、位置合わせ及び画素制御素子1のパターニン
グを行う。パターニングは、フォトリソグラフィー法な
どによって行う。図9は、フォトリソグラフィーによっ
て、パターニングを行った後の状態を示したものであ
る。次に、図10のように、パターニングによって形成
したフォトレジスト11をマスクとして、サンドブラス
ト加工を行う。サンドブラスト加工によって、個々の画
素制御素子1に切り分けた後、フォトレジスト11を剥
離する。図11は、フォトレジスト11を剥離した後の
様子を示している。
アップ用基板9上に、第1の方向Xのピッチ5がpx/
m、第2の方向Yについてはピッチ6がpy/nとなる
ように画素制御素子1が配列された状態にある。次の工
程R5においては、ピックアップ用基板9を低温で加熱
して第2の粘着テープ10の粘着力を少し低下させ、こ
の配列された画素制御素子1から、所定の画素制御素子
1のみをピックアップして、平面ディスプレイ基板10
0上に画素制御素子1を配置する。このとき、ピックア
ップ工程が終わるまで、ピックアップ用基板9を加熱し
つづけてもよいが、ピックアップする画素制御素子1の
近辺のみを、ピックアップ時に加熱するようにしてもよ
い。このようにすることで、加熱時間及び熱量を少なく
することができる。また、第2の粘着テープ10とし
て、紫外線照射により粘着力が低下するものを使用し、
ピックアップ用基板9に紫外線を透過するものを使用し
た場合は、ピックアップする画素制御素子1の近辺のみ
に紫外線ビームを短時間照射することにより、第2の粘
着テープ10の粘着力低下に必要な時間及び熱量(紫外
線照射量)を少なくすることができる。
を行うピックアップ装置51の真空チャック52を示し
たものである。真空チャック52の吸着面には、フッ素
樹脂が塗布されている。このフッ素樹脂は、後述する透
明熱可塑性樹脂フィルム101等による透明な熱可塑性
樹脂膜との離型剤としての役割を持つ。画素制御素子1
のチャッキング(吸着)を行う真空吸着穴53が、第1
の方向Xには、平面ディスプレイ基板100上の画素制
御素子1と同じ配列ピッチ55(すなわちpx)で自然
数K列形成され、第2の方向Yにも同様に配列ピッチ5
6(すなわちpy)で自然数L行形成されている。した
がって、この真空チャック52によって、平面ディスプ
レイ基板100上における第1の方向Xのピッチ105
及び第2の方向Yのピッチ106を満たす画素制御素子
1を、一度に最大K×L個ピックアップし、平面ディス
プレイ基板100に転写することができる。
1の方向Xにピッチ5(すなわちpx/m)にて、第2
の方向Yにピッチ6(すなわちpy/n)にて規則正し
く配列されている画素制御素子1において、真空チャッ
ク52によってピックアップされる画素制御素子1の一
例を示す。すなわち、第1の方向Xには自然数m個ごと
に(m−1個おきに)選択し、第2の方向には自然数n
個ごとに(n−1個おきに)選択することとなるため、
斜線が付された箇所の画素制御素子1が選択的にピック
アップされることとなる。そして、次回のピックアップ
時は、例えば、真空チャック52をピックアップ用基板
9上において幅px/mだけ第1の方向X(図13にお
いて右方向)にずらした位置に来るようにすれば、既に
ピックアップされた画素制御素子1(図13において斜
線が付されたもの)の右隣に位置する画素制御素子1
を、前回のピックアップ時と同様に選択的にピックアッ
プすることができる。このような選択的なピックアップ
操作を最大m×n回繰り返すことができる。また、図1
4は、真空チャック52を用いて画素制御素子1をピッ
クアップする状態を示す。このようにして、画素制御素
子1の選択転写を1回もしくは、複数回行うことによっ
て、平面ディスプレイ基板100全面に画素制御素子1
を転写する。
を平面ディスプレイ基板100へ固定する方法について
説明する。図15に示すように、平面ディスプレイ基板
100の表面には、透明熱可塑性樹脂フィルム101が
ラミネート加工されている。透明熱可塑性樹脂フィルム
101に代えて透明熱可塑性樹脂を塗布して膜形成して
も、透明熱可塑性樹脂による平面ディスプレイ基板10
0としても良い。このような平面ディスプレイ基板10
0を、図16に示すように、画素制御素子1の転写前に
予めヒーター等により加熱しておき、適度に塑性変形可
能となった透明熱可塑性樹脂フィルム101上に、ピッ
クアップされた画素制御素子1を埋め込むように転写す
る。
1を透明熱可塑性樹脂フィルム101上に載せた後、プ
レスを行って埋め込むように転写してもよい。このと
き、透明熱可塑性樹脂フィルム101は充分に加熱され
ていないため画素制御素子1との密着性が弱く、真空チ
ャック52に吸着された画素制御素子1が透明熱可塑性
樹脂フィルム101上に接触して真空吸着穴53から画
素制御素子1が離れる瞬間に、画素制御素子1がわずか
に位置ズレしてしまうことがある。そこで、画素制御素
子1が真空吸着穴53から離れるときに、真空吸着穴5
3から圧空をかけて、この圧空による圧力を持って画素
制御素子1を透明熱可塑性樹脂フィルム101に載せる
ことにより、画素制御素子1と透明熱可塑性樹脂フィル
ム101とが密着するため、真空吸着穴53から画素制
御素子1を確実に離すとともに、透明熱可塑性樹脂フィ
ルム101上における位置ズレを防止することができ
る。
配置後あるいは配置時に、透明熱可塑性樹脂フィルム1
01を加熱して塑性変形可能としてからプレス装置等
(図示せず)によりプレスしてもよいし、プレス装置等
を加熱してプレスしてもよい。また、プレスする時期
(タイミング)においては、全ての画素制御素子1を配
置し終えた後に、一括して平面ディスプレイ基板100
をプレスするようにしてもよいし、任意の数量(例え
ば、平面ディスプレイ基板100上の所定の面積に配置
する数量)の画素制御素子1を配置し終えた後にプレス
するようにしてもよい。このとき、真空チャック52の
真空吸着穴53の周辺をわずかに残して、残りの部分を
画素制御素子1の厚さと同じかそれ以上の厚さだけ削り
取っておくことが望ましい。例えば、真空吸着穴53に
画素制御素子1を吸着させたときに、吸着穴53の周辺
部分で画素制御素子1に隠れてしまう領域を残し、残り
の部分を上記のように削り取る等である。これにより、
既に配置されている画素制御素子1が真空チャック52
(特に辺縁部)に干渉して位置ズレしてしまうことが防
止される。また、ピックアップ時において、ピックアッ
プ用基板9上におけるピックアップされていない画素制
御素子1(すなわち、未配置の画素制御素子1)に真空
チャック52が干渉することによる位置ズレや画素制御
素子1を損傷してしまうことが防止される。
別の方法として、レーザー光の照射等により局所的に加
熱するようにしてもよい。この場合、画素制御素子1を
転写する場所が局所的に可塑化するため、埋め込むよう
に力を加えて転写したときに、既に転写されている画素
制御素子1近辺の透明熱可塑性樹脂フィルム101を変
形させて位置ズレを起こすことが防止される。
の画素制御素子1を吸着する面(吸着面)には、フッ素
樹脂が塗布されているため、真空チャック52の吸着面
に透明熱可塑性樹脂フィルム101等による透明な熱可
塑性樹脂膜が付着してしまうことがない。これにより、
本発明においては、画素制御素子1を透明熱可塑性樹脂
フィルム101に正確かつ確実に配置することができる
ため、透明熱可塑性樹脂フィルム101に従来の特許文
献1や非特許文献1における凹部をあらかじめ形成する
工程が不要となる。図17は、透明熱可塑性樹脂フィル
ム101に画素制御素子1を埋め込むように転写された
状態を示す。
塑性樹脂フィルム101へ画素制御素子1を埋め込むよ
うに転写すると、特に画素制御素子1の周辺部に透明熱
可塑性樹脂フィルム101の凹変形103が生じる場合
がある。この凹変形103の平坦化及び画素制御素子1
を確実に固定化するために、図18のように、平面ディ
スプレイ基板100の画素制御素子1を転写した面に透
明紫外線硬化樹脂膜104を塗布し、図19のように、
画素制御素子1を選択転写した反対側の面から、紫外線
照射を行う。平面ディスプレイ基板100及び透明熱可
塑性樹脂フィルム101は紫外線を透過させるので、紫
外線を透過しない画素制御素子1表面以外の透明紫外線
硬化樹脂膜104が硬化する。その後、画素制御素子1
上の硬化しなかった透明紫外線硬化樹脂膜104を除去
する。図20は、除去処理後の平面ディスプレイ基板1
00を示す。また、透明紫外線硬化樹脂膜104とし
て、その後の液晶ディスプレイ200への組み立てに使
用される有機系溶媒の処理に耐えうる材質のものを選択
することによって、透明熱可塑性樹脂フィルム101を
有機系溶媒から保護することが可能となる。
面ディスプレイ基板100上に固定化した後、工程R6
において、図21に示すように平面ディスプレイ基板1
00の表面に透明電極102を形成する。次に、図22
及び図23に示すように、画素制御素子1と透明電極1
02との間の配線(画素ライン)107、ゲートライン
108及びデータライン109等の配線を形成する。
画素制御素子1とゲートライン108とデータライン1
09と画素ライン107等の配線をスクリーンマスクM
Mを使用したスクリーン印刷による印刷塗布方法によっ
てパターン形成する。複数の画素を制御する画素制御素
子1には、図32(a)に示すように、その内部を通過
する配線D9,P7,G8が多層構造で形成されてい
る。すなわち、ゲートライン108とデータライン10
9と画素ライン107等の配線と接続することとなる配
線D9,P7,G8が予め形成されている。他方、スク
リーンマスクMMとしては、メタルマスクとメッシュマ
スクがあり、いずれでも良いが、後述する理由からメタ
ルマスクMMを使用することが好ましい。メタルマスク
MMを使用したスクリーンマスクMMの一例を示すもの
が図32(b)で、金属箔のスクリーンマスクMMに、
画素ライン107、ゲートライン108、データライン
109に対応する破線状の所定パターン(縦横にスリッ
トが形成されたパターン)の穴MD9,MP7,MG8
が形成されている。本実施の形態のスクリーン印刷は、
メタルマスクMMとしては、厚さが20μm程度の金属
箔のパターン部分(パターン)に穴を開けて、その部分
からインク(配線材料)を塗布する。ここで、符号MD
9は図32(c)の平面ディスプレイ100のデータラ
イン109に対応するパターンであり、符号MP7は同
じく画素ライン107に対応するパターンであり、符号
MG8は同じくゲートライン108に対応するパターン
である。なお、縦横の所定パターンMD9,MP7,M
G8の中央位置MSに複数の画素を制御する画素制御素
子1が位置することとなる。上記画素制御素子1がゲー
トライン108やデータライン109などの画像全体を
制御するために画面全体に設置される配線の一部が画面
全体に配置されている複数画素を制御する画素制御素子
1の内部を通過する構造とすると、これによりデータラ
イン108やゲートライン109などの配線を上記スク
リーンマスクMMを使用してパターン配線するとき、上
記スクリーンマスクMMの縦横の所定パターンのように
微小区域ごとに分割したスリット穴MD9,MP7,M
G8とすることができ、これらが形成された上記スクリ
ーンマスクMMを使用すれば、平面ディスプレイ基板1
00にゲートライン108等の配線を一度に形成するこ
とができる。この点、従来の液晶ディスプレイにおける
配線は、縦横にまっすぐに伸びる配線間にTFTが一つ
介在するもので、各画素に信号を送る信号線(データラ
インやゲートライン)は、縦横ほぼ一直線でつながって
しまい、メタルマスク自体の加工は不可能であった。ま
た、その配線方法は、配線材料を平面ディスプレイ基板
の全面に薄膜堆積して、それをフォトリソグラフィー法
によるパターン転写により、そして、配線材料薄膜をエ
ッチングし、レジスト膜除去等等といった高価で複雑な
製造工程となっていた。なお、本実施の形態では、基板
上の配線はすべて上記画素制御素子1により区切れる破
線パターン(断続的パターン)になるためにすべての配
線を上記方法で形成することが可能である。ただし、縦
横に配線されるゲートライン108等の配線の主要部分
(直線部分)を従来と同様の形成方法で形成しておき、
上述した上記画素制御素子1が中心になる接続部分のみ
本実施の形態の配線接続方法により形成しても良い。
ゲートライン109等の配線の間の破線状の中央部分に
上記画素制御素子1が入るために、メタルマスクMMに
よるスクリーン印刷によって一括した効率の良い配線パ
ターンが平面ディスプレイ基板100に直接配線材料を
印刷塗布形成できるため、生産効率が格段に向上する。
ただし、メタルマスクMMを使用する理由は、スクリー
ンメッシュを用いた方法では、10〜20μm幅の細線
の印刷が限界であり、LCD信号線は通常10μm程度
であることから現状での使用が困難なことによる。これ
に対して、スクリーン印刷のメタルマスクMMを用いた
方法では、10μm以下の細線を直接印刷することが可
能であり、配線が従来技術よりも安価に実施できる利点
がある。
うに平面ディスプレイ基板100の表面に配向膜110
を形成し、ラビングを行う。さらに工程R8において、
カラーフィルター基板111を貼り合わせた後、工程R
9において、液晶112及びスペーサーの注入、封止を
行って液晶ディスプレイ200が完成する。
転写方法) 本実施の形態は、図25のフローチャートに示されるよ
うに、画素制御素子1の切断工程R10の後に、ピック
アップ用基板9への転写工程R11を行うものである。
工程R2において、図6に示されるシリコン基板2の機
械研磨の後、工程R10として、シリコン基板2に形成
した集積回路3の間にて切断できるように、位置合わせ
及び画素制御素子1のパターニングを行う。このとき、
集積回路3は、シリコン基板2の表面側ではなく、保持
基板7に接触する側にあるため、集積回路3の位置を上
方から直接目視により確認しながら位置合わせをするこ
とはできない。したがって、シリコン基板2の裏面2b
に集積回路3の位置を示す位置合わせマークを設けた
り、シリコン基板2と保持基板7とに位置合わせ用の貫
通穴を設けたりすることにより、位置合わせをすること
ができる。また、保持基板7及び第1の粘着テープ8を
透明なものとすれば、裏面側から集積回路3の位置を確
認することができる。
などによって行う。パターニング後の状態を図26に示
す。次に、図27のように、パターニングによって形成
したフォトレジスト11をマスクとして、サンドブラス
ト加工を行う。サンドブラスト加工によって、個々の画
素制御素子1に切り分けた後、フォトレジスト11を剥
離する。図28は、フォトレジスト11を剥離した後の
様子を示している。
うに、画素制御素子1の裏面とピックアップ用基板9と
を第2の粘着テープ10で接着し、保持基板7を介して
第1の粘着テープ8を加熱して第1の粘着テープ8及び
保持基板7を剥離する。ここで、第1の粘着テープ8を
加熱している間は粘着力が低下しているため、剥離によ
って画素制御素子1が飛び散って、規則的配列が乱れる
恐れがある。そのため、加熱による剥離時に、画素制御
素子1を若干プレス固定しながら第1の粘着テープ8を
加熱することにより、画素制御素子1が飛び散ったり位
置ズレを起こしたりしないようにするなどの配慮が必要
である。このようにして画素制御素子1を保持基板7か
らピックアップ用基板9に転写する。このとき、図30
に示すように、集積回路3が形成された面は表面側とな
る。
の粘着テープ8の熱剥離温度が第2の粘着テープ10の
熱剥離温度よりも低いものとなるように、それぞれの粘
着テープ8,10を選択することは、位置ズレ防止の観
点から望ましい。また、それぞれの粘着テープ8,10
の粘着力を異なるものとしてもよい。第1の粘着テープ
8として、シリコン基板2の機械研磨及び画素制御素子
1への切り分け工程において、画素制御素子1及び保持
基板7にかかる力に耐え得るだけの粘着力を持つものを
選択し、第2の粘着テープ10として、ピックアップし
やすい粘着力のものを選択した場合は、より確実に位置
ズレを防止し、その後のピックアップ工程がスムーズに
行われることとなる。また、第1の実施の形態と同様
に、ピックアップする画素制御素子1の近辺のみの粘着
力を低下させるようにしてもよい。
024)、開口率80%の液 晶ディスプレイを製造する場
合について、特許文献1と比較しながら説明する。 (1)素子形状の比較 本件の方法で、1素子で12画素を制御する場合、Si
チップの大きさは、200μm程度となる。それに対し
て、特許文献1で、1素子で1画素を制御する場合、S
iチップの大きさは、60μm程度になる。 (2)素子ピッチの比較 本件の方法では、素子ピッチは横1.7mm、縦1.22
mm程度となる。特許文献1では、素子ピッチは横0.3m
m、縦0.6mm程度となる。
を比較すると、(1)「素子加工での生産性」として
は、本件の方法での複数画素を制御する画素制御素子の
方が、特許文献1の方法での素子よりもはるかに大きい
ことから、加工による削りしろを少なくでき、材料消費
量を低減可能で、加工工数もはるかに少なくなる。
(2)素子の基板への転写としては、本件の方法では、
画素制御素子を平面ディスプレイ基板に転写するため
に、規則的配列で並んだ素子から、素子の配置ピッチで
真空穴を加工した真空チャックによって、素子を選択的
にピックアップし、基板上に転写するが、真空穴として
は、直径φ100μm程度でピッチ横1.7mm、縦
1.2mmで配列されたものとなる。転写される側のS
iチップ基板の大きさが8インチウェハー程度の場合、
一度に9000個程度のSiチップをピックアップする
ことが可能になる。一方、仮に特許文献1の方法による
とすると、φ40μm程度の真空穴を0.3mmピッチ
で加工する必要がある。また、仮に8インチウェハー基
板からSiチップをピックアップする場合、約11万個
の真空穴を加工する必要がある。現状の加工技術で、真
空チャックとして使用可能な深い穴の加工では、φ10
0μmは可能で、φ40μmもの微細な穴加工は困難
で、しかも、それを極めて多数加工する必要があり、特
許文献1の方法は、現実では実現できない。(3)「素
子の検査及び修復」についても、本件の方法が、配置す
る素子個数が少ないことから、素子の検査、修復も容易
となる。また、特許文献1の方法(素子の規則的配列)
において、「ピックアップ&埋め込み」という方法を実
施したとしても、先述のように、1画素を1素子で制御
する小さい素子では、ピックアップする真空チャック自
体を加工することが困難となる。なお、素子自体の大き
さを大きくすると、開口率を下げるため、液晶ディスプ
レイの性能を落とすことになる。
は、本発明を液晶ディスプレイの製造に適用した場合を
説明したが、本発明はこれに限るものではなく、有機E
L等による平面ディスプレイの製造にも広く適用可能で
ある。
により画素制御素子を実装するための装置について説明
する。図31に、本実施の形態による画素制御素子1の
実装装置300を示す。この実装装置300は、画素制
御素子1の平面ディスプレイ基板100への選択転写時
におけるピックアップ機能及び配置機能を有し、図25
における工程R5を実施するものである。配置機能は、
画素制御素子1を保持する画素制御素子ステージ301
及び平面ディスプレイ基板100を保持する基板ステー
ジ302からなる。画素制御素子ステージ301は、静
電チャック、低粘着テープなどの手段によって画素制御
素子1を保持し、ヒーター或いは紫外線照射装置等の剥
離機構303を備えている。また、基板ステージ302
は、真空チャック、静電チャック、メカニカルチャック
などによって平面ディスプレイ基板100を保持するも
のであり、ヒーター等による加熱機構309を備えてい
る。メカニカルチャックを用いる場合は、平面ディスプ
レイ基板100の端部を保持するものとする。また、画
素制御素子ステージ301及び基板ステージ302は、
それぞれ回転角度調節機構を有しており、コンピュータ
等による制御装置308により回転角度を調節制御され
る。ピックアップ機能は、画素制御素子1を選択的に吸
着するピックアップ装置51、ピックアップ装置51に
付随した位置合わせ用カメラ304、X軸調節機構30
5、Y軸調節機構306、及びZ軸調節機構307から
なる。各軸調節機構305,306,307は、それぞ
れの軸について、ピックアップ装置51を最適な場所に
位置合わせするものであり、それぞれ制御装置308に
より位置合わせ制御される。また、位置合わせ用カメラ
304の映像データは制御装置308に送られ、制御装
置308のモニタ(図示せず)に映像が表示されるよう
になっている。
素子1の実装を説明する。画素制御素子1が保持されて
いるピックアップ用基板9を画素制御素子ステージ30
1に載置し、平面ディスプレイ基板100を基板ステー
ジ302に載置した後、それぞれの平行調整を行う。平
行調整は、ピックアップ用基板9における第1の方向X
と、平面ディスプレイ基板100における第1の方向X
と、X軸調節機構305の可動方向とが平行となるよう
にそれぞれのステージ301,302の回転角度調節機
構を調整するものである。それぞれの基板9,100に
おける第2の方向Y,YとY軸調節機構306の可動方
向とが平行となるように平行調整してもよい。平行度の
確認の基準として、予め、画素制御素子1を形成したシ
リコン基板2もしくはピックアップ用基板9及び、平面
ディスプレイ基板100に位置合わせマークM1を設置
しておくことにより、容易に行うことができる。或い
は、画素制御素子1の端部と、平面ディスプレイ基板1
00の端部とを基準としても良い。そして、平行度の確
認は、位置合わせ用カメラ304を使用して制御装置3
08のモニタを確認しながら、シリコン基板2もしくは
ピックアップ用基板9の位置合わせマークM2、或いは
画素制御素子1及び平面ディスプレイ基板100の端部
を観察して、ピックアップ用基板9の第1の方向Xが、
X軸調節機構305の可動方向と平行になるように、画
素制御素子ステージ301を回転させる。同様に、平面
ディスプレイ基板100の第1の方向Xが、X軸調節機
構305の可動方向と平行になるように、基板ステージ
302を回転させる。このとき、制御装置308におい
て位置合わせ用カメラ304からの信号を画像処理する
ことにより、自動平行調整をさせるようにしてもよい。
アップ用基板9の位置合わせマークM2の位置情報と、
平面ディスプレイ基板100の位置合わせマークM1の
位置情報を制御装置308に記憶させる。これらの位置
情報はそれぞれ、X軸調節機構305、Y軸調節機構3
06及びZ軸調節機構307の位置情報からなる。それ
ぞれの位置合わせマークM1,M2に代えて、例えば画
素制御素子1の左下のチップ(基準とするチップ)位置
や、平面ディスプレイ基板100の手前左を、基準位置
として、これらの位置情報を制御装置308に記憶させ
てもよい。
ピックアップを行う。ピックアップ前に、予め剥離機構
303のヒーターや紫外線照射装置を駆動して、ピック
アップ用基板9の第2の粘着テープ10を低粘着状態に
しておく。また、予め加熱機構309のヒーターを駆動
し、平面ディスプレイ基板100の透明熱可塑性樹脂フ
ィルム101を塑性変形可能にしておく。ピックアップ
装置51には、第1の実施の形態で述べたとおり、真空
チャック52が備えられており、平面ディスプレイ基板
100上における画素制御素子1のピッチ105,10
6と同じピッチ55,56で、真空吸着穴53が備えら
れ、真空吸着穴53の位置情報は、予め制御装置308
に記憶されている。そして、制御装置308によりX軸
調節機構305、Y軸調節機構306及びZ軸調節機構
307を駆動させて、真空チャック52を画素制御素子
ステージ301の上方に移動させ、画素制御素子1をピ
ックアップする。最初にピックアップする画素制御素子
1を、先の基準位置に最も近い位置にある画素制御素子
1とすると、その後の制御が効率的に行われるので好ま
しい。
2の粘着テープ10及びピックアップ用基板9の種類に
よっては、第2の粘着テープ10を低粘着化するとき、
紫外線ビーム等のエネルギー線により行うことが可能で
ある。このとき、剥離機構303として熱線や紫外線ビ
ームを発生するエネルギー線発生装置を使用し、ピック
アップ前にこれをスタンバイ状態にしておく。そして、
ピックアップ時(或いは直前)に、ピックアップする画
素制御素子1の近辺のみにエネルギー線を照射し、第2
の粘着テープ10を部分的に低粘着化する。したがっ
て、ピックアップ工程が終わるまで加熱状態(或いは紫
外線照射状態)を保つ必要がなく、ピックアップしない
画素制御素子1の近辺の粘着テープ10が低粘着状態と
ならないため、ピックアップ基板9上において画素制御
素子1の配列を乱してしまうことがない。
ャック52を、X軸調節機構305、Y軸調節機構30
6及びZ軸調節機構307を駆動して平面ディスプレイ
基板100の上方まで搬送し、平面ディスプレイ基板1
00上に画素制御素子1を実装する。これらの画素制御
素子1のピックアップ及び実装を繰り返し行い、平面デ
ィスプレイ基板100の全面に、画素制御素子1を実装
する。さらに、画素制御素子ステージ301及びピック
アップ装置51を複数設置しておき、数ロットの画素制
御素子1を並行して実装すると生産性の向上を図ること
ができる。
塑性樹脂フィルム101が塑性変形可能となっているた
め、真空チャック52を透明熱可塑性樹脂フィルム10
1に押し付けるように画素制御素子1を実装すると、画
素制御素子1が透明熱可塑性樹脂フィルム101に埋め
込まれるように配置される。加熱機構309により予め
加熱しないか、或いは基板ステージ302に加熱機構3
09を設けずに、画素制御素子1を、平面ディスプレイ
基板100(透明熱可塑性樹脂フィルム101)上に配
置した後に、上方から加熱プレスして、透明熱可塑性樹
脂フィルム101に埋め込むように実装しても良い。ま
た、裏面側からレーザー光の照射等により透明熱可塑性
樹脂フィルム101を局所的に加熱するようにしてもよ
い。
化樹脂膜104を使用する場合は、平面ディスプレイ基
板100の画素制御素子1配置面に透明紫外線硬化樹脂
膜104を塗布した後、別の紫外線照射装置(図示せ
ず)を用いて、平面ディスプレイ基板100裏面より紫
外線照射を行うことによって、画素制御素子1の固定化
を行う。このとき、基板ステージ302に紫外線照射装
置を組み込んでおいても良い。
板9上の画素制御素子1をピックアップして平面ディス
プレイ基板100に実装するものであるが、第1及び第
2の実施の形態におけるピックアップ及び実装工程R5
以外の工程は、周知の製造装置(例えば、半導体製造装
置やフォトリソグラフィー装置等)を用いて行うことが
できる。すなわち、画素制御素子1の実装に関する装置
が既に導入されている場合は、本実施の形態における実
装装置300のみを新規に導入するだけで、第1及び第
2の実施の形態において説明した画素制御素子の実装方
法を行うことができることとなる。
イ用の平面ディスプレイ基板100に画素制御素子1を
選択転写した例を説明する。本実施例の液晶ディスプレ
イ200は、対角寸法50インチ、解像度SXGAであ
る。8インチ(直径200mm)のシリコン基板2に、
縦200μm×横150μmの大きさの画素制御素子1
を、第1の方向Xのピッチ5を0.215mm、第2の
方向Yのピッチ6を0.244mm、厚さを0.06m
mで製作した場合、1枚のシリコン基板(素子形成部分
は140mm×140mm)から、37万個の画素制御
素子1が製作される。対角寸法50インチ(1107m
m×623mm)でSXGA(1280×1024×3
色)の解像度の液晶ディスプレイ200を製造するとし
た場合、一画素(3色)の大きさは0.86mm×0.
61mmとなる。すなわち、平面ディスプレイ基板10
0上での画素制御素子1の間隔は、第1の方向Xのピッ
チ105は1.72mm、第2の方向Yのピッチ106
は1.22mmとなる。その際に必要な画素制御素子1
は、約33万個である。すなわち、1枚のシリコン基板
2で、50インチの液晶ディスプレイ200に使用され
る平面ディスプレイ基板100の1枚分の画素制御素子
1を製作できる。
をピックアップする真空チャック52には、径が100
μmの真空吸着穴53が、第1の方向Xのピッチ55が
1.72mm、第2の方向Yのピッチ56が1.22m
mとなるように、第1の方向Xに80(=K)列、第2
の方向Yに102(=L)行形成されているものを使用
した。
素子1の中から、平面ディスプレイ基板100の第1の
方向Xのピッチ105(=1.72mm)、第2の方向
Yのピッチ106(=1.22mm)で、K×L(=8
0×102=8160)個の画素制御素子1をピックア
ップし、平面ディスプレイ基板100に転写した。これ
を繰り返して行い、画素制御素子1を平面ディスプレイ
基板100の全面に転写した。その結果、第1の方向X
に8回、第2の方向Yに5回の計40回の選択転写によ
って、平面ディスプレイ基板100の全面に画素制御素
子1を転写できた。
よれば、平面ディスプレイ基板上における第1の方向及
び第2の方向における配列ピッチをそれぞれ自然数で除
した配列ピッチにて画素制御素子を形成し、その中か
ら、平面ディスプレイ基板上における配列ピッチに対応
する画素制御素子のみを選択的に転写するため、全ての
画素制御素子を無駄なく容易に転写させることができ
る。このとき、集積回路面を表面に向けた状態となるよ
うにピックアップ用基板に転写してから画素制御素子を
切り分ける場合は、表面側から集積回路面を確認しなが
ら位置合わせをすることができるため、切り分け工程が
容易なものとなる。一方、画素制御素子に切り分けた後
に集積回路面が表面となるようにピックアップ用基板に
転写する場合は、機械研磨工程や切り分け工程において
集積回路面を確実に保護することができると同時に、保
持基板の接着力を機械研磨や切り分け工程に耐え得る強
いものとし、ピックアップ用基板の接着力を転写しやす
いものとするよう、それぞれの目的に沿った接着力とな
るよう設定することができる。これにより、各工程にお
ける信頼性を高めることができる。また、それぞれの接
着手段を異なるものとすることで、保持基板からピック
アップ用基板へ画素制御素子を転写する際に、画素制御
素子の配列を乱すことが防止される。
明な熱可塑性樹脂膜が施された平面ディスプレイ基板に
固定させることにより、実装時や実装後における画素制
御素子の位置ズレを容易かつ確実な方法で防止すること
ができる。このとき、ピックアップ装置の画素制御素子
を吸着する面にフッ素樹脂を塗布しておくことにより、
ピックアップ装置に透明な熱可塑性樹脂膜が付着してし
まうことがない。また、特に、画素制御素子の配置後に
プレスして画素制御素子を透明な熱可塑性樹脂膜に保持
させる場合は、ピックアップ装置により吸着力と逆の方
向へ圧空をかけて画素制御素子を透明な熱可塑性樹脂膜
に配置することにより、画素制御素子が透明な熱可塑性
樹脂膜に密着し、ピックアップ装置から画素制御素子を
確実に離すとともに、透明な熱可塑性樹脂膜における画
素制御素子の位置ズレを防止することができる。
路形成部分を除いた側面部分を透明紫外線硬化樹脂膜で
覆うことにより、確実に画素制御素子を固定することが
できるとともに、画素制御素子の上面から引き出される
配線が安定的に形成されることとなる。
法に使用される画素制御素子の実装装置は、主に、画素
制御素子をピックアップして平面ディスプレイ基板に実
装する工程を行うものである。本発明の画素制御素子の
選択転写方法において、この工程以外の工程は、周知の
製造装置を用いて行うことができるため、本発明の画素
制御素子の実装装置のみを新規に導入するだけで、本発
明の画素制御素子の選択転写方法を容易に実現すること
ができる。また、既存の設備を利用することができるた
め、安価に実施することができる。
図
示す上面図
図
平面ディスプレイ基板の断面図
板の断面図
プレイ基板の断面図
スプレイ基板の断面図
の断面図
面図
図
画素制御素子の例と、この画素制御素子を使用して、ス
クリーン印刷により配線形成する際のスクリーンマスク
の例を平面ディスプレイ基板の上面図と比較して示す図
であり、(b)が(c)の平面ディスプレイ基板の配線
に対応するスクリーンマスクの図
のピッチ 106 平面ディスプレイ基板上における第2の方向
のピッチ 107 配線(信号線) 108 ゲートライン 109 データライン 110 配向膜 111 カラーフィルター基板 112 液晶 113 耐溶剤層 114 カラーフィルター 115 カラーフィルター基板用透明電極 200 液晶ディスプレイ 300 実装装置 301 画素制御素子ステージ 302 基板ステージ 303 剥離機構 304 位置合わせ用カメラ 305 X軸調節機構 306 Y軸調節機構 307 Z軸調節機構 308 制御装置 309 加熱機構 K,L,m,n 自然数 MM メタルマスク(スクリーンマスク) MD9,MP7,MG8 所定パターン
Claims (6)
- 【請求項1】 一つの集積回路で複数の画素を制御する
画素制御素子を平面ディスプレイ基板上に転写するに際
して、前記 複数画素を制御する集積回路が表面に複数形成され
た画素制御素子用基板を保持基板に固定する工程と、画
素制御素子用基板を集積回路ごとに切断した画素制御素
子をピックアップ用基板に固定する工程と、ピックアッ
プ用基板上の画素制御素子を選択的にピックアップ装置
に吸着保持させて平面ディスプレイ基板に転写する工程
とを備え、 上記画素制御素子用基板に、その第1の方向については
平面ディスプレイ基板上における第1の方向での画素制
御素子の配列ピッチpxを自然数mで除したpx/mの
配列ピッチ、及び、第1の方向に直交する第2の方向に
ついては平面ディスプレイ基板上における第2の方向で
の画素制御素子の配列ピッチpyを自然数nで除したp
y/nの配列ピッチとなるように画素制御素子を複数形
成し、ピックアップ装置には、画素制御素子のチャッキングを
行う真空吸着穴が、前記第1の方向に対応する方向にp
xの配列ピッチで形成され、かつ前記第2の方向に対応
する方向にpyの配列ピッチで形成されており、 上記ピックアップ用基板に転写した画素制御素子の中か
ら、平面ディスプレイ基板上での画素制御素子の配列ピ
ッチpx,pyに対応する画素制御素子のみを選択的に
前記ピックアップ装置に吸着保持させて、平面ディスプ
レイ基板に転写することを特徴とする画素制御素子の選
択転写方法。 - 【請求項2】 一つの集積回路で複数の画素を制御する
画素制御素子を平面ディスプレイ基板上に転写するに際
して、前記 複数画素を制御する集積回路が表面に複数形成され
た画素制御素子用基板を保持基板に固定する工程と、画
素制御素子用基板を集積回路ごとに切断した画素制御素
子をピックアップ用基板に固定する工程と、ピックアッ
プ用基板上の画素制御素子を選択的にピックアップ装置
に吸着保持させて平面ディスプレイ基板に転写する工程
とを備え、 上記画素制御素子用基板に、その第1の方向については
平面ディスプレイ基板上における第1の方向での画素制
御素子の配列ピッチpxを自然数mで除したpx/mの
配列ピッチ、及び、第1の方向に直交する第2の方向に
ついては平面ディスプレイ基板上における第2の方向で
の画素制御素子の配列ピッチpyを自然数nで除したp
y/nの配列ピッチとなるように画素制御素子を複数形
成し、前記ピックアップ用基板を載置する画素制御素子ステー
ジと、平面ディスプレイ基板を載置する基板ステージ
と、真空吸着穴が形成された真空チャックを有するピッ
クアップ装置と、ピックアップ装置を位置合わせするX
軸調節機構、Y軸調節機構、及びZ軸調節機構を備え、
上記画素制御素子ステージと基板ステージの両ステージ
はそれぞれ回転角度調節機構を有し、吸着穴は、前記第
1の方向に対応する方向にpxの配列ピッチで形成さ
れ、かつ前記第2の方向に対応する方向にpyの配列ピ
ッチで形成された実装装置を用いて、 上記ピックアップ用基板に転写した画素制御素子の中か
ら、平面ディスプレイ基板上での画素制御素子の配列ピ
ッチpx,pyに対応する画素制御素子のみを選択的に
前記ピックアップ装置に吸着保持させて、平面ディスプ
レイ基板に転写することを特徴とする画素制御素子の選
択転写方法。 - 【請求項3】 前記画素制御素子は、一つの集積回路
で、2行6列で配列する3色×4画素の制御を行うもの
で、2行6列の中央に上記画素制御素子が転写されるこ
とを特徴とする請求項1又は請求項2記載の画素制御素
子の選択転写方法。 - 【請求項4】 前記集積回路が複数形成された画素制御
素子用基板を保持基板に固定する工程において、保持基
板上に、画素制御素子の集積回路が形成された面を下向
きにして画素制御素子用基板の保持基板と接触する面に
接着させ、 前記画素制御素子用基板を集積回路ごとに切断した画素
制御素子をピックアップ用基板に固定する工程におい
て、上記画素制御素子用基板を表裏反転するようにピッ
クアップ用基板に転写させて集積回路が形成された面を
表側とした後に画素制御素子用基板を集積回路ごとに切
断することを特徴とする請求項1又は請求項2記載の画
素制御素子の選択転写方法。 - 【請求項5】 前記集積回路が複数形成された画素制御
素子用基板を保持基板に固定する工程において、保持基
板上に、画素制御素子の集積回路が形成された面を下向
きにして画素制御素子用基板の保持基板と接触する面に
接着させ、集積回路面を保持基板側に向けた状態となる
ように接着し、 前記画素制御素子用基板を集積回路ごとに切断した画素
制御素子をピックアップ用基板に固定する工程におい
て、上記保持基板上の集積回路を保持基板側に向けた状
態の画素制御素子用基板を集積回路ごとに切断した後
に、画素制御素子用基板を表裏反転するようにピックア
ップ用基板に転写させることを特徴とする請求項1又は
請求項2記載の画素制御素子の選択転写方法。 - 【請求項6】 請求項1乃至請求項5のいずれか1項に
記載された画素制御素子の選択転写方法を行う実装装置
であって、上記実装装置は、前記ピックアップ用基板上
の画素制御素子を選択的にピックアップ装置に吸着保持
させて平面ディスプレイ基板に転写する工程を行うもの
で、前記ピックアップ用基板を載置する画素制御素子ス
テージと、平面ディスプレイ基板を載置する基板ステー
ジと、真空吸着穴が形成された真空チャックを有するピ
ックアップ装置とを備え、上記画素制御素子ステージと
基板ステージの両ステージはそれぞれ回転角度調節機構
を有し、ピックアップ装置は、X軸調節機構、Y軸調節
機構、及びZ軸調節機構により直交する3方向に可動自
在な機能を有し、吸着穴は、前記第1の方向に対応する
方向にpxの配列ピッチで形成され、かつ前記第2の方
向に対応する方向にpyの配列ピッチで形成されること
を特徴とする画素制御素子の実装装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003033289A JP3474187B1 (ja) | 2002-11-19 | 2003-02-12 | 画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置 |
KR1020047018697A KR20050075280A (ko) | 2002-11-19 | 2003-11-19 | 화소제어 소자의 선택 전사 방법, 화소제어 소자의 선택전사 방법에 사용되는 화소제어 소자의 실장 장치,화소제어 소자 전사후의 배선 형성 방법, 및, 평면디스플레이 기판 |
US10/535,182 US7585703B2 (en) | 2002-11-19 | 2003-11-19 | Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate |
AU2003284410A AU2003284410A1 (en) | 2002-11-19 | 2003-11-19 | Pixel control element selection transfer method, pixel control element mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate |
PCT/JP2003/014702 WO2004047057A1 (ja) | 2002-11-19 | 2003-11-19 | 画素制御素子の選択転写方法、画素制御素子の選択転写方法に使用される画素制御素子の実装装置、画素制御素子転写後の配線形成方法、及び、平面ディスプレイ基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002-334604 | 2002-11-19 | ||
JP2002334604 | 2002-11-19 | ||
JP2003033289A JP3474187B1 (ja) | 2002-11-19 | 2003-02-12 | 画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003196610A Division JP3492679B1 (ja) | 2002-11-19 | 2003-07-14 | 平面ディスプレイ基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3474187B1 true JP3474187B1 (ja) | 2003-12-08 |
JP2004219964A JP2004219964A (ja) | 2004-08-05 |
Family
ID=30117518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003033289A Expired - Fee Related JP3474187B1 (ja) | 2002-11-19 | 2003-02-12 | 画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3474187B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005283688A (ja) * | 2004-03-29 | 2005-10-13 | Ishikawa Seisakusho Ltd | 画素制御素子形成基板の製造方法及びその方法によって作られる平面ディスプレイ |
WO2011070855A1 (ja) | 2009-12-11 | 2011-06-16 | シャープ株式会社 | 半導体装置の製造方法および半導体装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4875340B2 (ja) * | 2004-10-06 | 2012-02-15 | リンテック株式会社 | ディスプレイ用の回路基板シートの製造方法及び該製造方法に用いる回路基板用シート |
JP5063389B2 (ja) | 2008-01-30 | 2012-10-31 | リンテック株式会社 | 回路基板用樹脂シート、回路基板用シート、及びディスプレイ用回路基板 |
US8115380B2 (en) * | 2008-08-14 | 2012-02-14 | Global Oled Technology Llc | Display device with chiplets |
US7999454B2 (en) * | 2008-08-14 | 2011-08-16 | Global Oled Technology Llc | OLED device with embedded chip driving |
US8796700B2 (en) * | 2008-11-17 | 2014-08-05 | Global Oled Technology Llc | Emissive device with chiplets |
US8456387B2 (en) * | 2009-02-18 | 2013-06-04 | Global Oled Technology Llc | Display device with chiplet drivers |
US8013525B2 (en) * | 2009-04-09 | 2011-09-06 | Global Oled Technology Llc | Flexible OLED display with chiplets |
US8425716B2 (en) * | 2009-06-23 | 2013-04-23 | Global Oled Technology Llc | Applying chiplets to substrates |
WO2011096265A1 (ja) | 2010-02-04 | 2011-08-11 | シャープ株式会社 | 転写方法および半導体装置の製造方法並びに半導体装置 |
KR101270859B1 (ko) * | 2012-09-18 | 2013-06-10 | (재) 전북테크노파크 | Cmos 이미지 센서들의 정밀 정렬 검사 방법 및 장치 |
JP5874683B2 (ja) | 2013-05-16 | 2016-03-02 | ソニー株式会社 | 実装基板の製造方法、および電子機器の製造方法 |
CN110049623B (zh) * | 2019-04-16 | 2020-09-08 | 珠海中京电子电路有限公司 | 一种改善led显示屏色差的工艺方法 |
-
2003
- 2003-02-12 JP JP2003033289A patent/JP3474187B1/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005283688A (ja) * | 2004-03-29 | 2005-10-13 | Ishikawa Seisakusho Ltd | 画素制御素子形成基板の製造方法及びその方法によって作られる平面ディスプレイ |
WO2011070855A1 (ja) | 2009-12-11 | 2011-06-16 | シャープ株式会社 | 半導体装置の製造方法および半導体装置 |
US8759951B2 (en) | 2009-12-11 | 2014-06-24 | Sharp Kabushiki Kaisha | Method for manufacturing semiconductor device, and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2004219964A (ja) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2004047057A1 (ja) | 画素制御素子の選択転写方法、画素制御素子の選択転写方法に使用される画素制御素子の実装装置、画素制御素子転写後の配線形成方法、及び、平面ディスプレイ基板 | |
JP3474187B1 (ja) | 画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置 | |
EP3442011B1 (en) | Method and apparatus for manufacturing electronic device using device chip | |
JP4411575B2 (ja) | 電子装置の製造装置 | |
KR101552729B1 (ko) | 플렉서블 표시장치의 제조 방법 | |
KR101508544B1 (ko) | 플렉서블 표시장치의 제조 방법 | |
JP2003045901A (ja) | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
KR102261929B1 (ko) | 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법 | |
TWI416638B (zh) | 安裝晶片載置器至基板的方法 | |
JP2007242662A (ja) | 微小チップの剥離方法及び剥離装置、微小チップの選択転写方法 | |
JP3617522B2 (ja) | 平面ディスプレイ基板 | |
JP2004207644A (ja) | 静電チャック及びこれを用いた貼合わせ基板製造装置 | |
US20110122359A1 (en) | Apparatus for transferring liquid crystal display panel | |
JP3492679B1 (ja) | 平面ディスプレイ基板の製造方法 | |
JP2003248436A (ja) | 大画面平面ディスプレイ装置並びにその製造方法及び製造装置 | |
CN100365673C (zh) | 像素控制元件选择转印后的布线形成方法 | |
US7807082B2 (en) | Apparatus for fabricating flat panel display device and method for fabricating thereof | |
JP2005266616A (ja) | 光学的表示装置及びその製造方法 | |
JP2005003866A (ja) | 画素制御素子形成基板の製造方法 | |
JPH04242720A (ja) | 液晶表示装置の製造方法 | |
JP3719909B2 (ja) | 部品の製造方法 | |
TWI830051B (zh) | 掩模支撐模板的製造方法、掩模支撐模板及框架一體型掩模的製造方法 | |
KR20040038540A (ko) | 기판 로딩 및 언로딩용 테이블 | |
JP2005116857A (ja) | 回路基板の製造方法および回路基板用部材 | |
KR20230069406A (ko) | 프레임 일체형 마스크의 제조 방법 및 프레임 일체형 마스크 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |