TWI506687B - 半導體晶圓的製造方法和處理方法 - Google Patents

半導體晶圓的製造方法和處理方法 Download PDF

Info

Publication number
TWI506687B
TWI506687B TW099109878A TW99109878A TWI506687B TW I506687 B TWI506687 B TW I506687B TW 099109878 A TW099109878 A TW 099109878A TW 99109878 A TW99109878 A TW 99109878A TW I506687 B TWI506687 B TW I506687B
Authority
TW
Taiwan
Prior art keywords
polishing
semiconductor wafer
semiconductor
polishing process
pad
Prior art date
Application number
TW099109878A
Other languages
English (en)
Other versions
TW201101382A (en
Inventor
Georg Pietsch
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW201101382A publication Critical patent/TW201101382A/zh
Application granted granted Critical
Publication of TWI506687B publication Critical patent/TWI506687B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

半導體晶圓的製造方法和處理方法
本發明關於一種半導體晶圓的製造方法及處理方法。
作為具有最小結構長度為≦22奈米的特別需求元件(即根據國際半導體技術藍圖(International Technology Roadmap for Semiconductors，ITRS)之「22奈米設計規則」)的基材的半導體晶圓，必須要特別平坦。以往晶圓的平坦度受限於晶圓邊緣區域的厚度降低(邊緣下降，edge roll-off)和由局部鍵結強度波動(例如在拉提過程的早期，由摻混徑向波動之摻雜物所引起)所造成的不均勻的材料去除，因此不適合於≦22奈米結構。造成此二種影響的主要原因為化學機械拋光，根據先前技術，其係使用於各個製造基材晶圓的處理步驟序列的末端，以去除表面附近層中殘餘之晶體結構的損壞並獲得一特別低的粗糙度。
在先前技術中，係藉由壓力下之晶圓和拋光墊間的相對運動及在提供一拋光劑(漿料)的情況下進行拋光處理。該拋光劑通常含有於鹼性漿料中之膠狀分散的二氧化矽溶膠；相反地，拋光墊不含研磨料。然後，在二氧化矽溶膠的機械研磨效果和鹼性拋光劑的化學腐蝕(chemical attack)之間的相互作用下引起材料去除，獲致晶圓表面的平滑。
同時化學機械雙側拋光(double-side polishing，DSP)係已知於先前技術中。在雙側拋光中，複數個半導體晶圓係在二個共線的加工盤(working disk)之間以材料去除的方式同時地對二側處理。在此情況下，加工盤承受不含具有研磨作用的物質的拋光墊，並將一含有具有研磨作用的物質的拋光劑供至形成於加工盤之間的加工間隙。具有研磨作用的物質的特徵在於其要比工件的材料更堅硬。在雙側拋光中較佳係使用二氧化矽(SiO2 )溶膠。SiO2 較矽更堅硬。二氧化矽溶膠通常為一溶膠顆粒粒徑在5奈米至幾微米之間的膠體。在雙側拋光中，在處理期間係將一或複數個半導體晶圓***一或複數個在加工間隙中藉由一輥裝置移動的薄導板盒(guide cage)中，該輥裝置係藉由一內部和一外部齒環(toothed ring)所形成並相應於加工盤同心地設置。在此情況下，半導體晶圓在加工盤的表面上構成獨特的擺線軌道(cycloidal trajectories)(行星齒輪運動，planetary gear cinematics)。材料去除係在負載及拋光劑的摩擦效果下，藉由拋光墊和半導體晶圓的相對運動而引起。
US 2003054650A揭露一矽晶圓之雙側拋光的例示實施態樣。DE 10007390A1提出一供此種雙側拋光拋光處理用的合適裝置。EP 208315B1描述供半導體晶圓用的合適導板盒(所謂的載體)。最後，從US 4,927,432中已知一合適的拋光墊。
先前技術同樣揭露一種用於平面化「中間層介電質(interlayer dielectrics，ILD)」，稱作「固定研磨料物拋光(Fixed-abrasive polishing，FAP)」的方法，該方法中使用一具有添加物的墊，該添加物係與待處理的表面相接觸且比藉此處理的表面材料更堅硬。這係例如描述於WO 99/55491中。於一半導體結構上，中間層介電質存在於例如由四乙氧基矽烷(tetraethoxysilicon，TEOS)沉積所生成的場氧化物(軟性矽氧化物)中，以將不同的佈線層(wiring layer)彼此絕緣。
如US 2008/0153392 A1所例示的「供淺溝槽絕緣(shallow trench isolation,STI)之絕緣體所用之的固定研磨料拋光(FAP)」同樣係已知的，在其中同樣使用一含有添加物的墊，該添加物和待處理表面相接觸且比被處理的工件表面的材料更堅硬，一般為用於穿透電鍍(electrical through-plating)的Si3 N4 和多種金屬(Cu，維氏硬度(HM)2.5；W，維氏硬度約4)。
DE 102007035266A1揭露一種拋光一由半導體材料所組成的基材的方法，其包含二階段固定研磨料拋光，其中在一第一步驟中，在FAP的拋光墊和基材之間引入一沒有研磨物質的拋光劑溶液，在一第二步驟中，在FAP的拋光墊和基材之間引入一具有研磨物質的拋光劑漿料。該方法可包含一額外的化學機械拋光步驟(不含研磨料之墊，具有研磨料之拋光劑漿料)。
上述FAP方法是研磨方法，參照US 6,824,451B2。
根據DIN 8580，「研磨」應理解為一種分離方法，其中在處理位置上藉由機械作用消除材料聚集作用，以改變工件的形狀。藉由機械作用去除的材料顆粒稱為碎屑(chip)。去除碎屑處理方法(chip-removing processing methods)的實例包含研磨、鋸、銼、切割、車削、銑(milling)、鑽、平面化和剪切。研磨的區別在於藉由一幾何上非確定的切割邊緣發生碎屑化，因為許多研磨體係涉及到其切割邊緣的隨機取向(就鋸、銼、車削、銑、鑽和平面化而言，僅一個或幾個切割邊緣與相對於工件表面的預定取向有關。)。一可以改變工件的材料聚集作用的切割邊緣的獨特之處在於，其係由一比工件材料更堅硬的材料所組成。
在先前技術的固定研磨料拋光方法中，研磨體的磨損係由微裂縫所產生，藉此不斷產生新的切割邊緣，且由於研磨顆粒的釋放，而暴露出新的研磨顆粒層。該機制係描述於例如US 6,824,451 B2。
研磨方法的獨特之處在於其會產生晶體缺陷。此等晶體缺陷為脆性破碎裂縫系統、晶格錯位、馬賽克(小角度晶界)、具有非晶型結構的表層、刮痕等。
在根據先前技術的化學或化學機械處理方法中，蝕刻劑或拋光劑與半導體表面的反應會引起材料去除。蝕刻劑的實例包含HF和HNO3 (酸性蝕刻)或KOH、氫氧化四甲基銨(tetramathylammonium hydroxide，TMAH)、NaOH等(鹼性蝕刻)。拋光劑含有作為反應物的OH- (鹼性二氧化矽溶膠)。在此情況下，該反應取決於活性起始物在該蝕刻或拋光液中至半導體表面的運送、溫度、濃度，特別係局部材料組成和材料性質。局部材料組成應理解為表示除了所使用的半導體材料(例如矽、鍺、三-五族(III-V)半導體、化合物半導體)外，氧化物，金屬或其他材料的存在。影響反應的材料性質係藉由例如摻雜物的存在和摻雜物的濃度而賦予。
在先前技術中所習知的藉由二氧化矽溶膠的化學機械拋光，係藉由三個主體間的相互作用(即拋光墊、二氧化矽溶膠和晶圓表面之間)從該被處理的表面產生材料去除。
所述三個主體間的相互作用具有下列效果：材料去除並非以預定路徑的方式(path-determined manner)進行，即不僅僅沿著由拋光墊上的點在工件表面上所描述的路徑，且亦額外由建立於該墊和該晶圓表面之間之拋光劑膜中的二氧化矽溶膠顆粒的流動狀態(對流、紊流、擴散)所決定。非預定路徑的處理(non-path-determined processing)的特別之處在於材料去除係無法預定的，即僅由工具的運動(cinematics)所決定。此會因晶圓邊緣的錐形化(tapering)而造成一不欲之凸面晶圓形狀，該錐形化係肇因於從晶圓邊緣到晶圓中心之拋光劑的耗盡(depletion)或具有化學、結構或電子波動性質之位置的局部優先材料去除(locally preferential material removal)所造成。
除了上述的方法之外，以下為習知技術中已知用於處理半導體晶圓的其他方法：
-　使用鬆散顆粒的雙盤研光或平行平面研光(plane-parallel lapping)(簡稱：研光)，例如US 2004/0043709 A1所揭示；
-　使用黏著在一可容易更換之加工層的顆粒(“研磨墊”)之具研光運動學的平行平面研磨(行星式墊研磨(Planetary Pad Grinding，PPG))，例如DE 10 2006032455A1中所描述，合適的研磨墊係描述於例如US 6007407和US 6599177 B2中；
-在二個共線設置的杯狀研磨盤之間的同時雙側研磨(雙盤研磨(Double-Disk Grinding)，DDG)，例如US 2003/0060050 A1中所解釋；
-　單側研磨(SSG)，也稱作表面旋轉研磨，或單側細磨(SSFG)，其係以單側處理步驟，或藉由半導體晶圓之前後側的依序單側處理以雙面處理步驟來實施，例如EP 272531A1中所解釋。
在先前技術中，因為拋光劑總是需要經由晶圓邊緣供給到晶圓表面和墊表面之間的加工間隙，因此無法避免製造一總是基本上凸起的晶圓形狀。因而自晶圓的邊緣到中心會發生拋光劑耗盡。因此晶圓邊緣的材料去除比晶圓中心的更大，此引起晶圓厚度的邊緣下降。為了在將來的應用中，除寬度為1毫米的邊緣排除區域外，晶圓能按預定的面積使用(國際半導體技術藍圖)，應盡可能地避免如此的邊緣下降。關於上述問題，先前技術尚未對此提供一具說服力的解決方案。
這引出了本發明的第一個目的。本發明特別提供一種方法，其達到一直至半導體邊緣之高平坦度。
此外，已知在拉提法中，例如，摻雜物以徑向波動密度的方式摻混在拉提的單晶中。這係描述於例如W. v. Ammon：Silicon crystal growth,Crystal Growth-From Fundamentals to Technology,2004,p. 239-270中。該徑向波動的摻雜物濃度對藉由切割單晶所製造的晶圓會產生相應的徑向波動電子性質。對於使晶圓平面化的後續處理步驟(其材料去除機制係基於電子相互作用)會因此遵照摻雜物濃度而實踐一徑向波動的去除速率。其包含所有化學和化學-機械處理步驟，特別係蝕刻和使用二氧化矽溶膠的化學機械拋光。(蝕刻或拋光期間的電子和電化學相互作用和去除機制係於例如Appl. Phys.A 60 ,347-363(1995)中描述)
由於蝕刻，及(特別是)化學機械拋光係最終的處理步驟，因此其關鍵性地決定形狀，根據最近的先前技術所製造的半導體晶圓，總是具有一多或少之顯著的表面徑向對稱平坦度調節(modulation)。此高度調節使得先前技術所製造的半導體晶圓不適合作為特別需求之半導體元件的基材。此乃因該半導體元件的獨特之處在於特別薄的縱向功能層和隔離層。此等層的製造涉及拋光處理的重複利用，以在元件製造期間產生平面中間層。對於不平整的起始表面，在拋光期間會產生隔離層的製備。因此，由此製造的微電子元件中會發生短路，使得該半導體元件無法使用。
與蝕刻或化學機械拋光相比，研磨和研光在電子調節區域沒有或僅有些微且無害的優先材料去除；此等處理背後的去除機制係藉由去除碎屑所致之結構分離的純機械機制：就研磨而言，係藉由牢固黏著的研磨料的實際碎屑化；就研光而言，係藉由漿料中自由顆粒所致之脆性腐蝕性結構疲勞。
因此，本發明的第二目的在於避免晶圓表面的短波同心不均勻(short wave concentric unevenesses)。
本發明的目的係藉由根據本發明的用於處理半導體晶圓的第一種方法實現，包含：一拋光處理A，其對半導體表面的二側同時進行材料去除處理，且在其中使用一不含具有研磨作用的物質的拋光墊，並且在其中加入一含有具有研磨作用的物質的拋光劑；以及一拋光處理B，其對半導體晶圓的一側或二側進行材料去除處理，且在其中使用一具有經微結構化的表面，且不含與該半導體晶圓接觸、比半導體材料更堅硬的材料的拋光墊，並且在其中加入一pH值大於或等於10，且不含具有研磨作用的物質的拋光劑。
該拋光處理B係一使用一經微結構之墊之經特別調整的拋光處理。拋光處理A係一較佳使用一二氧化矽溶膠拋光漿料的化學機械雙側拋光處理。
本發明的方法與DE 102007035266A1所述方法的不同之處在於，不採用二個FAP拋光處理(一者使用具有研磨料的拋光劑，另一者則沒有研磨料)和一視需要之額外CMP拋光步驟，僅提供一使用經微結構化之墊之經特別調整的拋光步驟，其係在化學機械雙側拋光處理(DSP)之前或之後。所述方法的成功關鍵在於，在一使用經微結構化的墊的拋光處理期間，拋光劑溶液的pH值係大於或等於10，並且該與工件接觸的材料和墊元件的硬度低於待拋光之半導體材料的硬度。若使用在DE 102007035266A1的固定研磨料拋光處理中含有研磨料的拋光劑漿料，則本發明的方法將不成功。
舉例而言，矽的莫氏硬度為6.5。因此，當拋光矽晶圓時，在任何情況下都應使具有用由硬度低於6.5的材料所組成之研磨料的拋光墊。
合適的研磨料的實例包含長石((Ba,Ca,Na,K,NH4 )(Al,B,Si)4 O8 )，莫氏硬度(MH)約為6，尤其是較軟的材料，尤其是礦物，比如磷灰石(Ca5 (PO4 )3 (F,Cl,OH))、一些較軟的褐簾石((Ca,Ce,La,Y)2 (Al,Fe)3 (SiO4)3 (OH))(莫氏硬度=5至7)、氟碳鈰礦((Ce,La,Y)[(CO3 )F])(莫氏硬度=4至4.5)、獨居石((Ce,La,Nd)PO4 )(莫氏硬度=5至5.5)、碳酸鋇(BaCO3 )(莫氏硬度=3.5)、硫酸鋇(BaSO4 )(莫氏硬度=3至3.5)、矽灰石(矽酸鈣(CaSiO3 )，莫氏硬度=4至5)、鈰、釔、鈧或鐿氧化物(CeO2 ，莫氏硬度=6；Y2 O3 ；SC2 O3 ；Yb2 O3 )和許多其他材料，較佳係莫氏硬度<6.5的礦物。
所述目的同樣地藉由本發明用於製造半導體晶圓的第二方法實現，該方法按順序包含下列步驟：
(a)　將一半導體單晶分成晶圓；
(b)　藉由去除碎屑處理(chip-removing processing)同時處理半導體晶圓的二側；
(c)　拋光該半導體晶圓，包含拋光處理A，其對半導體表面的二側同時進行材料去除處理，且在其中使用一不含具有研磨作用的物質的拋光墊，並且在其中加入一含有具有研磨作用的物質的拋光劑；以及一拋光處理B，其對半導體表面的一側或二側進行材料去除處理，且在其中使用一具有經微結構化的表面，且不含與半導體表面接觸、比半導體材料更硬的材料的拋光墊，並加入pH值大於或等於10，且不含具有研磨作用的物質的拋光劑；
(d)　化學機械拋光該半導體晶圓的一側，其中去除不到1微米。
在本發明第一方法的拋光處理B和本發明第二方法之步驟c)的拋光處理B中，一或多個半導體晶圓的至少一側係在壓力下、在旋轉加工盤上被引導、旋轉及視需要的額外徑向振盪移動。在此情況下，該加工盤承載一拋光墊，其表面係經微結構化，且不含與半導體表面接觸、比待處理的半導體表面更堅硬的物質，並且一pH值且不含具有研磨作用之物質的拋光劑係供給到由該半導體表面和拋光墊表面所形成的接觸區。
較佳地，在此情況下，一扣環(retainer ring)係圍繞半導體晶圓並避免在處理期間離開或破裂。適合此目的的拋光裝置係描述於US 5,738,574中。
先前技術揭露可用於拋光處理B的拋光墊。舉例而言，合適的經微結構化的墊描述於WO 9924218或US 5,152,917中。
該等墊具有含規則設置之均勻局部高升部位的表面，該高升部位係一由「溝槽」隔離之週期性設置的「島」。該等微結構係藉由壓紋製造。表面之微結構藉由墊硬度或局部彈性的橫向調節而成的拋光墊亦是合適的，例如藉由材料混合物的變化、藉由合適填料之添加的變化、藉由機械壓縮、合成樹脂混合物的局部變化的固化或合適纖維的摻混等。
適用於進行拋光處理B之墊的特徵在於，其不含與晶圓表面接觸、比工件的材料更堅硬的添加物。含有與晶圓表面接觸、比晶圓表面材料更硬的添加物的墊不適合於進行本發明的方法，因為此等硬添加物會導致非所欲的刮痕、粗糙和晶體損壞等，這將使得後續處理變的必要。然而，後處理(例如根據先前技術使用二氧化矽溶膠的其他化學機械拋光，參照DE 10 2007 035 266 A1)將會抵消本發明的優勢。
在用於中間層介電質平面化的固定研磨料拋光方法中(參照WO 99/55491)，場氧化物的莫氏硬度在3至5之間。由例如α-Al2 O3 (莫氏硬度，HM9)；γ-Al2 O3 (莫氏硬度8)；SiC(莫氏硬度9.5)；類石英SiO2 (莫氏硬度7)；CeO2 (莫氏硬度6)或其他材料所組成的添加物係經加入FAP墊中。因此該添加物係由比待處理的材料更堅硬的材料所組成。相反地，本發明的方法僅在嚴格避免這一點時才能成功。
在本發明第一方法的拋光處理B和本發明的第二方法的步驟c)的拋光處理B中，以下也稱為對於本發明關鍵的「使用經微結構化的墊的拋光處理」，材料去除係藉由二個主體的相互作用(即經微結構化的墊表面和工件表面之間)來進行。材料去除係以預定路徑的方式進行，因此是確定性的。不會發生因碎屑去除處理而造成的晶體缺陷。
本發明敘述半導體晶圓的二部分拋光方法，包含一拋光處理A和一拋光處理B(本發明的關鍵在使用一經微結構化之墊的拋光)。
拋光處理A相當於一化學機械拋光步驟，例如使用鹼性膠狀分散的二氧化矽溶膠。該化學機械拋光步驟的特徵在於，為了完全去除由前面處理步驟所產生的損壞，相較於一根據先前技術(傳統的DSP)的比較處理所必須去除的材料，其去除的材料較少。所述損壞包含由先前碎屑化處理步驟所產生的結晶度(次表面損壞)、粗糙和刮痕的干擾，以及在前面化學處理(例如酸性或鹼性蝕刻)中之非均勻去除所產生的和目標形狀的偏離。然而，只有當根據拋光處理B的第二拋光步驟(期間進一步去除材料)在其後執行時，才能實現在該拋光步驟期間去除量的減少。
拋光處理B的特徵在於拋光墊之表面具有一微結構或局部彈性的調節，且此表層係施用在一硬載體上。
微結構較佳係包含一相關長度在10微米至10毫米之間、垂直振幅在1微米至1毫米之間的週期性或隨意的墊表面的高度調節。
特佳地，相關長度在50微米至5000微米之間，振幅在10微米至250微米之間。
墊表面的局部彈性的調節最好藉由其表層的密度或材料組成的局部變化來實現。
較佳地，該墊也含有以固體形式引入的額外添加物，該固體藉由彈性的調節(應力緩衝性)產生一微結構，然而在此情況下，根據本發明，所述固體必須比待處理的半導體表面更軟。
被處理的半導體材料較佳為矽。
該加入拋光墊以改變拋光墊的彈性且可與半導體表面接觸之添加物，較佳具有莫氏硬度最多6的硬度。就矽拋光的情形而言，此能確保添加物係比待處理的半導體表面更軟。
因此，一在其形狀和彈性皆具有微結構的拋光墊的實施態樣亦是較佳的。
在下側，即在一堅硬載體層之下，該墊可額外地更包含一「軟層(次墊(Sub-Pad))」，其補償拋光板的非均勻性，只要由硬載體層設定的硬度不因此變化。
該堅硬載體層較佳在一最大達25毫米的橫向長度，特佳在一橫向長度最大達10毫米的橫向長度，表現的非彈性。
試驗一些商用可得拋光墊以供比較。發現該方法可以根據本發明進行，且僅當墊具有上述必要性質時，才可實現本發明的目的。
如果該墊不具有任何微結構，則完全不產生材料去除。
如果該墊含有比被處理的半導體表面更堅硬並與後者接觸的添加物時，晶圓表面上會產生非所欲之的刮痕。無法以此方式實現所欲的低表面粗糙度和損壞。
研究期間發現，透過選用合適的拋光墊和在使用一經微結構化的墊的拋光期間(對本發明而言係關鍵的)的處理參數，可以獲得材料去除，而沒有有害的附加研磨效果(刮痕、粗糙、晶體損壞)，也沒有使用膠狀分散之二氧化矽溶膠的化學機械拋光的非所欲性質(邊緣下降、短波不均勻)。
相反地，所有先前技術中習知的方法都已預先假設不進行a)藉由研磨(涉及大量幾何形狀非預定的切割邊緣；比工件更堅硬的研磨顆粒；例如中間層介電質的FAP研磨)去除碎屑的材料去除，亦不進行b)使用二氧化矽溶膠的化學機械拋光(化學輔助，加入含研磨料的拋光漿料的超細研光)。
考慮到先前技術，下列事實係極其出乎意料：可藉由使用本發明必需之經微結構化的墊的拋光，在沒有研磨或沒有研磨漿料的情況下，進行溫和的材料去除處理步驟，得到幾乎沒有損壞的光滑表面；以及藉由選擇合適的拋光墊的微結構，該拋光可以一經濟的去除率和以預定路徑的方式確定地進行。
此外更發現，拋光劑溶液的pH值對本發明亦是關鍵的。在中性pH值下，在使用一對本發明關鍵之經微結構化的墊的拋光期間，將不能獲得材料去除。
這可認為是該拋光的材料去除機制中不涉及碎屑去除相互作用的證據，特別是如本領域習知技藝者所知，研磨(碎屑化)基本上和使用的冷卻潤滑劑的pH值無關，因此即使在中性pH值下也產生可觀的材料去除。此也解釋了為什麼可根據本發明的方法中避免非所欲的表面缺陷。
在本發明使用拋光墊的關鍵拋光期間，同樣獲得材料去除，但僅當pH值設置為明顯的鹼性時，即pH值至少為10時。該拋光墊之表面係經微結構化且不含有材料添加物，該材料添加物可能具有研磨作用且係添加以改變機械墊性質。
可以證實的是，在本發明關鍵的拋光期間的材料去除實質上以一預定路徑的方式進行，即只在經微結構化的拋光墊掃過的位置進行。在先前技術中，迄今為止僅從去除碎屑處理已知一預定路徑的材料去除；在這點上，根據本發明的方法展示了一出人意料的發現。
本方法的絕佳有利效果在於：在使用一經微結構化之墊的本發明關鍵拋光期間，實質上抑制了在使用二氧化矽溶膠的化學機械拋光期間觀察到的一些區域的優先化學去除，該區域就其化學行為而言在結構上(藉由晶格應變或氧析出)或電子上(藉由摻雜物變動)受到改變。在本發明關鍵的第二拋光步驟後，短波同心不均勻係在振幅和顯著性上顯著降低。
最後，可以減少半導體晶圓朝向邊緣的厚度降低(“邊緣下降”)。這明顯是由於下列事實：藉由第二拋光處理(也就是說使用一經微結構化的墊的拋光)，可以避免使用二氧化矽溶膠的拋光而以優先化學腐蝕的形式及從邊緣到中心之拋光劑耗盡的劣勢，但同時實現了一對半導體表面特別有利的預定路徑的處理，且不涉及不利的去除碎屑的去除機制。
發明人咸信，藉由經彈性調節以根據本發明微結構化的墊表面的使用，一方面使少量的OH- 到達半導體表面從而不發生優先蝕刻，另一方面使大量的OH- 到達半導體表面使得由於從邊緣到中心的耗盡所造成之晶圓厚度的邊緣下降得以避免。
由於流體力學原因(連續性，不可壓縮性)，可以預料墊表面和半導體表面間之液膜中的剪切梯度係特別高，其中該墊表面的微結構係非常接近該半導體表面，或甚至與其接觸，以及此放大了OH- 和半導體表面的預定路徑反應。同樣地，沿著尤其藉由堅硬拋光墊在半導體表面上之位置所構成之路徑的局部摩擦熱，可以在該處引起較高的反應速率，並因此支援一預定路徑的化學材料去除。
在另一研究中發現，採用對本發明關鍵的經微結構化的墊的拋光(在根據本發明的二種方法中的拋光處理B)而與眾不同的預定路徑的材料去除也可以用於形成一目標形狀的半導體晶圓。
拋光墊通常含有一堅硬拋光墊載體。後者使拋光墊在最多達幾毫米的範圍內硬且沒有彈性。該拋光墊通常額外含有一柔軟的拋光墊背襯(發泡體)。後者在釐米或更大的範圍內使拋光墊產生彈性。
因此，可以藉由增大扣環的壓力對拋光墊預加應力，以產生一凸起形狀。藉由根據本發明的第二拋光步驟，可以獲得一半導體晶圓的凹陷厚度輪廓，也就是說半導體晶圓的厚度從其中心到其邊緣增大。
如果在一根據習知技術之使用二氧化矽溶膠的後續雙側拋光中，實質上選用此手段，使其對晶圓厚度的預期邊緣下降起補償作用，則在處理順序結束後會獲得一半導體晶圓之高度平面平行的目標形狀。
以下參考附圖更詳細地說明本發明及其有利效果。
第1圖顯示按照下列方法處理的半導體晶圓：(A)不根據本發明，藉由一最近先前技術中已知的方法處理；(B)根據本發明，藉由根據本發明第一方法的拋光處理B處理，每種情況下均基於一由於在拉提處理期間沿著徑向變化的摻雜物加入所造成之電子不均勻的半導體晶圓的實例：半導體晶圓1含有局部波動的摻雜物濃度2(第1(A)圖，頂部)。困局部波動的摻雜物濃度2引起的鍵結強度波動而造成的不均勻的材料去除4，因借助於根據先前技術的拋光方法(例如使用研磨性二氧化矽溶膠的化學機械拋光)的處理而產生的表面不均勻5(第1(A)圖，底部)。
與其相反，藉由一均勻的材料去除和預定路徑的明確處理，根據本發明第一方法的拋光處理B得到幾乎沒有損壞並具有高局部平坦度6的光滑表面(第1(B)圖)。
第2圖顯示一根據下列方法處理的半導體晶圓：(A)不根據本發明，藉由一先前技術中已知的方法處理；(B)根據本發明，藉由根據本發明的第一方法的拋光處理B處理，也就是說使用經微結構化的墊之經特別調整的拋光，每種情況下均基於一具有均勻的材料性質的半導體晶圓的實例。在藉由根據先前技術使用研磨性二氧化矽溶膠的化學機械拋光的處理期間，在從半導體晶圓的邊緣到中心的關鍵運輸期間所發生的二氧化矽溶膠耗盡，導致在半導體晶圓邊緣處一增大的去除，並產生非所欲的凸起形狀7(第2(A)圖)。
與其相反，在根據本發明的方法中，本發明關鍵的拋光處理B藉由一均勻的材料去除獲致一平面平行形狀8。
第3圖顯示根據下列方法處理的半導體晶圓：(A)不根據本發明，藉由一先前技術中已知的同時化學機械雙側拋光(DSP)處理，且使用膠狀分散的二氧化矽溶膠作為在二個不含研磨料的拋光墊之間提供之含有研磨料的拋光劑；以及(B)根據本發明處理的晶圓，藉由使用一二氧化矽溶膠的雙側拋光的拋光處理A，然後藉由使用一經微結構化的拋光墊的拋光處理B處理，所述拋光墊不含與半導體表面接觸，比待處理的半導體表面更堅硬的物質，在該情況下，提供一不含具有研磨作用的物質且pH值大於或等於10的拋光劑。
然而，由於後續的拋光處理B，在根據本發明的方法中的雙側拋光(第3(B)圖)係以一與先前技術的DSP相比明顯減少之材料去除來進行。
在先前技術的DSP期間，一般去除總共10微米至50微米之間的材料(參照例如DE 10132504C1)。在此情況下，較佳從半導體晶圓的前後側去除等量的材料，也就是說每側5微米至25微米。
根據第3(B)圖，在根據本發明的方法中，雙側拋光期間所去除的材料較佳為1微米至20微米之間，特佳為3微米至10微米之間(材料去除總量)。
由於後續使用一經微結構化之墊的拋光處理B所引起的進一步材料去除，根據本發明的方法的總材料去除係充分的大過所有表面損壞，由預處理步驟所引起的粗糙和化學不均勻都被可靠地去除，並得到平滑、平坦的表面。然而，由於拋光處理A中的減少的DSP去除，半導體晶圓1的凸面9係顯著低於根據先前技術之具有高度材料去除的DSP的比較實施例(7)。然後進行拋光處理B，其使用一經微結構化的拋光墊，該拋光墊不含與半導體表面接觸，比半導體表面更堅硬的添加物，在此情況下，加入一不含具有研磨作用的物質且pH值大於或等於10的拋光劑，由於其預定路徑的去除，較佳係從高升的區域去除材料，且藉此整平由第一個拋光步驟所產生的稍微凸起的半導體表面，但不在半導體晶圓的邊緣區域引起增大的材料去除，在整體和末端表面上獲得具有非常好的平坦度的半導體晶圓10(第3(B)圖，底部)。
第4(A)圖首先顯示先前技術中已知的二氧化矽溶膠拋光處理方法如何嘗試避免由於從半導體晶圓的邊緣到中心的二氧化矽溶膠耗盡所造成之半導體晶圓的凸起形狀。該示意圖示意性地顯示單側拋光機的固定裝置11(拋光頭，「夾具」)中的半導體晶圓1的截面，該單側拋光機具有扣環12和拋光墊13。藉由半導體晶圓1在扣環12上的「負突懸(negative overhang)」24，嘗試抵消二氧化矽溶膠14的耗盡15，由此拋光墊13「被撐張」(21)，即其藉由扣環被迫在半導體晶圓1的邊緣區域離開該半導體晶圓，並由於其彈性而在半導體晶圓的中心和半導體晶圓作更好地接觸。該辭彙「突懸」表示當達到目標厚度時，半導體晶圓在固定裝置上的伸出(jut-out)。該伸出一般係正的，即在拋光處理結束後，該半導體晶圓從該扣環或該引導裝置伸出(“jut-out”)，畢竟，該發明旨在使半導體晶圓被拋光而非使固定裝置因過度施壓而磨損。然而，先前技術揭露了單側和雙側拋光處理(DSP)，其中材料係經長時間地去除，使得半導體晶圓在處理結束後比卡扣裝置(扣環)在單側拋光期間或載體在DSP期間的突懸更薄。此可能僅僅因為拋光墊的彈性。
在先前技術中，半導體晶圓的凸起形狀實際上可以藉由該「下懸(underhang)」(負突懸)些許降低；在邊緣區域中，二氧化矽溶膠耗盡機制總是明顯的，且仍會得到一厚度具有所謂的「邊緣下降」的晶圓。第4(A)圖頂部顯示拋光之前具有「下懸」24的半導體晶圓1。第4(A)圖中部顯示半導體晶圓的一側已被拋光，該半導體晶圓已被翻轉且該半導體晶圓的另一側開始被拋光。在第一側的拋光期間，由於二氧化矽溶膠耗盡，半導體晶圓的第一側已出現「邊緣下降」(17)，半導體晶圓的另一側的邊緣下降(16)在另一側的拋光期間產生。由於半導體晶圓的彈性，其邊緣在其另一側的拋光期間些許地屈服於二氧化矽溶膠14的動態壓力，因此，在半導體晶圓的另一側的拋光期間，產生一些許較小的邊緣下降，而半導體晶圓彈性地呈現一幾乎平凸的形狀18。在拋光結束後，在半導體晶圓從拋光容器裝置移除後，當半導體晶圓再次彈性鬆弛，顯示出半導體晶圓之具有不對稱雙凸形狀19的不對稱邊緣下降20(第4(A)圖，底部)。
如果半導體晶圓的二側不是以一單側依次拋光，而是同時藉由雙側拋光在二側拋光，且拋光在下述條件下進行：在拋光結束後，半導體晶圓在雙側拋光裝置的載體的厚度下存有一「下懸」，則獲得相似的結果。在此情況下得到半導體晶圓的對稱雙凸形狀。第4(B)圖顯示一根據本發明的第一方法的實施態樣，即拋光處理B先於雙側拋光(DSP)處理A的情形。因此，首先進行使用無研磨料的拋光劑和使用一經微結構化的拋光墊的拋光(第4(B)圖，頂部)。在此情況下，扣環12伸出半導體晶圓的最終厚度之外，即晶圓係在具有「下懸」的情況下被拋光。扣環12在晶圓的邊緣區域壓縮經長波彈性微結構化的拋光墊13，因此在半導體晶圓的中心(21)產生較高的材料去除。由於根據本發明之使用不含研磨料之拋光劑之經微結構化的墊的拋光，不在邊緣區域產生增大的去除，按此方式具有一***(bulge)的墊形狀(21)直接得到一在該半導體晶圓的邊緣區域具有一增大厚度22的相應凹陷晶圓形狀(第4(B)圖，中心)。如果使用一經微結構化的墊的根據本發明的拋光處理B，在存在「下懸」的情況下在二側依次進行，這會得到一雙凹晶圓形狀(在邊緣區域厚度對稱增加；未顯示)。藉由使用一經微結構化的墊的同時雙側的DSP得到相同的結果(同樣未顯示)。如果該平凹或雙凹晶圓最終進行使用二氧化矽溶膠之第二次同時雙側拋光處理A，則由於二氧化矽溶膠耗盡，在邊緣區域發生之增大的材料去除會減少先前介紹的邊緣升高。
較佳的「下懸」係取決於該經微結構化的拋光墊的彈性，且在0.1微米至0.1毫米之間。
較佳地，所欲的總材料去除(其大小取決於在先前機械處理中最大損壞深度)被劃分在使用無研磨料的拋光劑並使用一經微結構化的拋光墊的第一次拋光處理B，和使用二氧化矽溶膠的第二次同時雙側拋光處理A之間，以此方式精確地製造具有最大限度平面平行最終形狀的晶圓。既然已經發現並理解本發明的技術方案，則其可相對容易地實現，且甚至以一高度自由的選擇的方式針對二個拋光步驟之間的部分去除的比例劃分，因為，首先，藉由第一拋光處理期間載體在扣環下的「下懸」的量，可以在寬泛的限度內影響在其間所獲得的凹陷程度；其次，藉由在後續使用二氧化矽溶膠的第二雙側拋光期間晶圓在載體的厚度下的「下懸」，可以強化(突懸)或抑制(深度「下懸」)因拋光劑耗盡所造成的邊緣厚度降低。
1．．．半導體晶圓
2．．．局部波動的摻雜物濃度
4．．．不均勻材料去除
5．．．表面不均勻
6．．．表面平坦
7．．．DSP後的凸起形狀
8．．．藉由根據本發明的第一種方法處理後的平面平行形狀
9．．．DSP+CMP後的凸起形狀
10．．．藉由根據本發明的第二方法處理後的平面平行形狀
11．．．在拋光期間用於半導體晶圓的固定裝置
12．．．扣環
13．．．拋光墊，研磨墊
14．．．膠狀分散的二氧化矽溶膠
15．．．二氧化矽溶膠的耗盡、磨損、減少
16．．．半導體晶圓邊緣處的前側厚度減小
17．．．半導體晶圓邊緣處的後側厚度減小
18．．．平凸形狀(planoconvex form)
19．．．雙凸形狀(biconvex form)
20．．．邊緣處厚度減小的半導體晶圓
21．．．預撐張的墊
22．．．半導體晶圓邊緣處的前側厚度增大
23．．．DSP後的平面平行形狀
24．．．半導體晶圓的負突懸(negative overhang)
第1圖：具有摻雜物波動的半導體晶圓及其對表面拓撲(surface topology)的影響；A)非根據本發明處理後，B)根據本發明處理後。
第2圖：半導體晶圓和在邊緣區域對其幾何形狀的影響；A)非根據本發明處理後，B)根據本發明處理後。
第3圖：化學機械雙側拋光之後具有凸起厚度輪廓的半導體晶圓(A)；和該輪廓經根據本發明處理後的變化(B)。
第4圖：藉由A)非根據本發明處理；及B)根據本發明的第二種方法處理之後，半導體晶圓在其邊緣區域的幾何形狀變化。
1．．．半導體晶圓
2．．．局部波動的摻雜物濃度
4．．．不均勻材料去除
5．．．表面不均勻
6．．．表面平坦

Claims (24)

  1. 一種處理半導體晶圓的方法，包含：一拋光處理A，其對半導體表面的二側同時進行材料去除(material-removing)處理，且在其中使用一不含具有研磨作用的物質的拋光墊，並且在其中加入一含有具有研磨作用的物質的拋光劑；以及一拋光處理B，其對半導體晶圓的一側或二側進行材料去除處理，且在其中使用一具有一經微結構化表面，且不含與該半導體晶圓接觸、比半導體材料更堅硬的材料的拋光墊，並且在其中加入一pH值大於或等於10，且不含具有研磨作用的物質的拋光劑。
  2. 如請求項1所述的方法，其中該半導體晶圓係由矽組成，並且所有用在拋光處理B中，與半導體表面接觸的該拋光墊的材料的莫氏硬度(Mohs hardness)為6或更小。
  3. 如請求項2所述的方法，其中在拋光處理A中所加入的該拋光劑含有二氧化矽(SiO2 )溶膠。
  4. 如請求項2或3所述的方法，其中在拋光處理B中所加入的該拋光劑的pH值係藉由添加氫氧化鉀(KOH)或碳酸鉀(K2 CO3 )來調整。
  5. 如請求項1至3中任一項所述的方法，其中在拋光處理B中所使用的該拋光墊的微結構化係由設置於該墊表面上的均勻元件所形成，其中該元件的高度在1微米至1毫米之間，且該元件之間的距離在10微米至10毫米之間。
  6. 如請求項5所述的方法，其中該元件的高度在10微米至250微米之間，且該元件之間的距離在50微米至5毫米之間。
  7. 如請求項2或3所述的方法，其中拋光處理A在拋光處理B 之前進行。
  8. 如請求項2或3所述的方法，其中拋光處理A在拋光處理B之後進行。
  9. 如請求項7所述的方法，其中先由拋光處理A產生一平凸(planoconvex)或雙凸(biconvex)半導體晶圓，然後再由拋光處理B產生一平面平行(plane-parallel)的半導體晶圓。
  10. 如請求項9所述的方法，其中在拋光處理A期間，該半導體晶圓位於一具有一圍繞該半導體晶圓邊緣的扣環(retainer ring)的固定裝置內，以防止該半導體晶圓在拋光處理期間離開該固定裝置，其中在拋光處理A結束時，該扣環伸出在拋光處理A期間該半導體晶圓被拋光側所在的平面外。
  11. 如請求項10所述的方法，其中該扣環超出該半導體表面被拋光側的突懸(overhang)在0.1微米至0.1毫米之間。
  12. 如請求項9所述的方法，其中在拋光處理A期間，從該半導體晶圓去除1微米至20微米之間的材料。
  13. 如請求項9所述的方法，其中在拋光處理A期間，從該半導體晶圓去除總共3微米至10微米之間的材料。
  14. 一種製造半導體晶圓的方法，包含下列順序的步驟：(a)將一半導體單晶分成晶圓；(b)藉由去除碎屑處理同時處理該半導體晶圓的二側；(c)拋光該半導體晶圓，包含一拋光處理A，其對半導體表面的二側同時進行材料去除處理，且在其中使用一不含具有研磨作用的物質的拋光墊，並且在其中加入一含有具有研磨作用 的物質的拋光劑；以及一拋光處理B，其對半導體表面的一側或二側進行材料去除處理，且在其中使用一具有經微結構化表面，且不含與半導體表面接觸、比半導體表面更堅硬的材料的拋光墊，並且在其中加入一pH值大於或等於10，且不含具有研磨作用的物質的拋光劑；(d)化學機械拋光該半導體晶圓的一側，其中去除不到1微米。
  15. 如請求項14所述的方法，其中步驟(b)包含以下程序：處理複數個半導體晶圓，其中每個半導體晶圓以自由移動的方式，位於一在複數個載體之一者內的鏤空部份(cutout)中，該複數個載體藉由一輥裝置進行旋轉，且藉此在一擺線軌道(cycloidal trajectory)上處理該半導體晶圓，其中該半導體晶圓在二個旋轉的加工盤之間，以材料去除的方式進行處理，其中每個加工盤包含一含有粘合的磨料的加工層。
  16. 如請求項14所述的方法，其中步驟(b)是平面平行研光(lapping)處理。
  17. 如請求項14所述的方法，其中步驟(b)包含以下程序：在二個杯狀研磨盤之間研磨該半導體晶圓，其中該半導體晶圓被一使該半導體晶圓進行旋轉的薄導向環(guide ring)徑向引導，並且被設置於該半導體晶圓前側和後側的水墊或空氣墊軸向引導，該等杯狀研磨盤以反方向旋轉的方式，對稱地靠向該半導體晶圓。
  18. 如請求項14至17中任一項所述的方法，其中在步驟(b)和 (c)之間進行一額外處理步驟，其包含藉由一杯狀研磨盤對該半導體晶圓的一側或二側進行單側研磨。
  19. 如請求項14至17中任一項所述的方法，其中在步驟(b)和(c)之間進行一額外處理步驟，其包含蝕刻該半導體晶圓。
  20. 如請求項19所述的方法，其中於根據步驟(c)的單側研磨及拋光該半導體晶圓之間，對該半導體晶圓進行蝕刻。
  21. 如請求項14至17中任一項所述的方法，其中在步驟(c)中，拋光處理A在拋光處理B之前進行。
  22. 如請求項14至17中任一項所述的方法，其中在步驟(c)中，拋光處理A在拋光處理B之後進行。
  23. 如請求項21所述的方法，其中先由拋光處理A產生一平凸或雙凸半導體晶圓，然後再由拋光處理B產生一平面平行的半導體晶圓。
  24. 如請求項23所述的方法，其中在拋光處理A期間去除1微米至20微米之間的材料。
TW099109878A 2009-06-17 2010-03-31 半導體晶圓的製造方法和處理方法 TWI506687B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009025243A DE102009025243B4 (de) 2009-06-17 2009-06-17 Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium

Publications (2)

Publication Number Publication Date
TW201101382A TW201101382A (en) 2011-01-01
TWI506687B true TWI506687B (zh) 2015-11-01

Family

ID=43217609

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099109878A TWI506687B (zh) 2009-06-17 2010-03-31 半導體晶圓的製造方法和處理方法

Country Status (6)

Country Link
US (1) US8398878B2 (zh)
JP (1) JP5508947B2 (zh)
KR (1) KR101124036B1 (zh)
CN (1) CN101920477B (zh)
DE (1) DE102009025243B4 (zh)
TW (1) TWI506687B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102009057593A1 (de) 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
WO2012147605A1 (ja) * 2011-04-26 2012-11-01 旭硝子株式会社 非酸化物単結晶基板の研磨方法
DE102012201516A1 (de) * 2012-02-02 2013-08-08 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102012218745A1 (de) 2012-10-15 2014-04-17 Siltronic Ag Verfahren zum beidseitigen Bearbeiten einer Halbleiterscheibe
JP6512096B2 (ja) * 2013-08-09 2019-05-15 コニカミノルタ株式会社 研磨材、研磨材スラリー及び研磨材の製造方法
DE102014208815B4 (de) * 2014-05-09 2018-06-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
CN110998800B (zh) * 2017-08-14 2023-09-22 株式会社力森诺科 研磨液、研磨液套剂及研磨方法
CN112338640B (zh) * 2020-09-28 2022-02-01 上海新昇半导体科技有限公司 化学机械抛光方法和装置
CN112677031B (zh) * 2020-12-23 2023-03-10 华虹半导体(无锡)有限公司 对铜金属层进行cmp处理的方法
CN112872919A (zh) * 2021-02-09 2021-06-01 姜黎平 一种半导体晶片预见式抛光方法
CN115036213B (zh) * 2022-08-11 2023-01-10 四川洪芯微科技有限公司 一种晶圆裂片装置及晶圆裂片方法
CN117798814B (zh) * 2024-03-01 2024-05-28 浙江大学杭州国际科创中心 一种抛光垫、抛光垫的制备方法及抛光方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09174418A (ja) * 1995-12-25 1997-07-08 Mitsubishi Materials Shilicon Corp 半導体ウェーハのケミカルラップ装置
JP2001308038A (ja) * 2000-04-24 2001-11-02 Mitsubishi Materials Silicon Corp 両面研磨装置を用いた半導体ウェーハの研磨方法
US6530826B2 (en) * 2000-11-24 2003-03-11 WACKER SILTRONIC GESELLSCHAFT FüR HALBLEITERMATERIALIEN AG Process for the surface polishing of silicon wafers
JP2004356336A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
US7011567B2 (en) * 2004-02-05 2006-03-14 Robert Gerber Semiconductor wafer grinder
JP2006332281A (ja) * 2005-05-25 2006-12-07 Komatsu Electronic Metals Co Ltd 半導体ウェーハの製造方法および両面研削方法並びに半導体ウェーハの両面研削装置
JP2007036225A (ja) * 2005-07-21 2007-02-08 Siltronic Ag 半導体ウェーハを加工する方法、キャリア及び半導体ウェーハ
KR20080007165A (ko) * 2006-07-13 2008-01-17 실트로닉 아게 복수의 반도체 웨이퍼의 동시 양면 연삭 방법과 현저한평탄성을 갖는 반도체 웨이퍼
JP2008290197A (ja) * 2007-05-25 2008-12-04 Nihon Micro Coating Co Ltd 研磨パッド及び方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3524978A1 (de) 1985-07-12 1987-01-22 Wacker Chemitronic Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben
US4927432A (en) 1986-03-25 1990-05-22 Rodel, Inc. Pad material for grinding, lapping and polishing
US5035087A (en) 1986-12-08 1991-07-30 Sumitomo Electric Industries, Ltd. Surface grinding machine
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
US6069080A (en) * 1992-08-19 2000-05-30 Rodel Holdings, Inc. Fixed abrasive polishing system for the manufacture of semiconductor devices, memory disks and the like
US6099954A (en) * 1995-04-24 2000-08-08 Rodel Holdings, Inc. Polishing material and method of polishing a surface
US5665656A (en) * 1995-05-17 1997-09-09 National Semiconductor Corporation Method and apparatus for polishing a semiconductor substrate wafer
JP3169120B2 (ja) * 1995-07-21 2001-05-21 信越半導体株式会社 半導体鏡面ウェーハの製造方法
US5738574A (en) 1995-10-27 1998-04-14 Applied Materials, Inc. Continuous processing system for chemical mechanical polishing
US5692950A (en) 1996-08-08 1997-12-02 Minnesota Mining And Manufacturing Company Abrasive construction for semiconductor wafer modification
JP2001510609A (ja) 1997-12-02 2001-07-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 温度補償された出力基準電圧を有する基準電圧源
US5897426A (en) 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
US6214704B1 (en) * 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
WO2000047369A1 (en) * 1999-02-12 2000-08-17 Memc Electronic Materials, Inc. Method of polishing semiconductor wafers
US6299514B1 (en) 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US6238271B1 (en) * 1999-04-30 2001-05-29 Speed Fam-Ipec Corp. Methods and apparatus for improved polishing of workpieces
JP3578263B2 (ja) 1999-06-22 2004-10-20 三菱住友シリコン株式会社 シリコンウェーハの研磨方法及びこの方法により研磨されたシリコンウェーハ
JP2001205556A (ja) 2000-01-28 2001-07-31 Tdk Corp 磁気ヘッドスライダの研磨方法
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
KR100737879B1 (ko) * 2000-04-24 2007-07-10 주식회사 사무코 반도체 웨이퍼의 제조방법
DE10046933C2 (de) * 2000-09-21 2002-08-29 Wacker Siltronic Halbleitermat Verfahren zur Politur von Siliciumscheiben
JP3617665B2 (ja) 2001-01-29 2005-02-09 三菱住友シリコン株式会社 半導体ウェーハ用研磨布
US6599177B2 (en) 2001-06-25 2003-07-29 Saint-Gobain Abrasives Technology Company Coated abrasives with indicia
DE10131668B4 (de) 2001-06-29 2006-05-18 Infineon Technologies Ag Verfahren zur abrasiven Bearbeitung von Oberflächen, auf Halbleiter-Wafern
DE10132504C1 (de) 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
DE10142400B4 (de) 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
US6702866B2 (en) * 2002-01-10 2004-03-09 Speedfam-Ipec Corporation Homogeneous fixed abrasive polishing pad
JP2003260663A (ja) 2002-03-07 2003-09-16 Ebara Corp ポリッシング装置及びポリッシング方法
US7008308B2 (en) * 2003-05-20 2006-03-07 Memc Electronic Materials, Inc. Wafer carrier
JP4345357B2 (ja) * 2003-05-27 2009-10-14 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
EP1694464B1 (en) * 2003-11-13 2010-05-26 Applied Materials, Inc. Retaining ring with shaped surface
JP5065574B2 (ja) 2005-01-12 2012-11-07 住友電気工業株式会社 ＧａＮ基板の研磨方法
JP2006205265A (ja) 2005-01-25 2006-08-10 Speedfam Co Ltd 研磨方法および研磨用組成物
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
US8591764B2 (en) 2006-12-20 2013-11-26 3M Innovative Properties Company Chemical mechanical planarization composition, system, and method of use
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09174418A (ja) * 1995-12-25 1997-07-08 Mitsubishi Materials Shilicon Corp 半導体ウェーハのケミカルラップ装置
JP2001308038A (ja) * 2000-04-24 2001-11-02 Mitsubishi Materials Silicon Corp 両面研磨装置を用いた半導体ウェーハの研磨方法
US6530826B2 (en) * 2000-11-24 2003-03-11 WACKER SILTRONIC GESELLSCHAFT FüR HALBLEITERMATERIALIEN AG Process for the surface polishing of silicon wafers
JP2004356336A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
US7011567B2 (en) * 2004-02-05 2006-03-14 Robert Gerber Semiconductor wafer grinder
JP2006332281A (ja) * 2005-05-25 2006-12-07 Komatsu Electronic Metals Co Ltd 半導体ウェーハの製造方法および両面研削方法並びに半導体ウェーハの両面研削装置
JP2007036225A (ja) * 2005-07-21 2007-02-08 Siltronic Ag 半導体ウェーハを加工する方法、キャリア及び半導体ウェーハ
KR20080007165A (ko) * 2006-07-13 2008-01-17 실트로닉 아게 복수의 반도체 웨이퍼의 동시 양면 연삭 방법과 현저한평탄성을 갖는 반도체 웨이퍼
JP2008290197A (ja) * 2007-05-25 2008-12-04 Nihon Micro Coating Co Ltd 研磨パッド及び方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. Wolf et al.，Silicon Processing for the VLSI Era. Vol.4，Lattice Press(1986)，pp.354~361 and 375~377 *

Also Published As

Publication number Publication date
CN101920477A (zh) 2010-12-22
US8398878B2 (en) 2013-03-19
CN101920477B (zh) 2012-08-15
DE102009025243A1 (de) 2010-12-30
JP5508947B2 (ja) 2014-06-04
JP2011003901A (ja) 2011-01-06
KR101124036B1 (ko) 2012-03-23
TW201101382A (en) 2011-01-01
KR20100135647A (ko) 2010-12-27
US20100323586A1 (en) 2010-12-23
DE102009025243B4 (de) 2011-11-17

Similar Documents

Publication Publication Date Title
TWI506687B (zh) 半導體晶圓的製造方法和處理方法
TWI421934B (zh) 拋光半導體晶圓的方法
TWI393183B (zh) 雙面拋光半導體晶圓的方法
CN102069448B (zh) 半导体晶片的制造方法
TWI420585B (zh) 用於生產半導體晶圓的方法
JP6106535B2 (ja) ＳｉＣ基板の製造方法
KR101103415B1 (ko) 반도체 웨이퍼 양면 연마 방법
US8377825B2 (en) Semiconductor wafer re-use using chemical mechanical polishing
CN104064455B (zh) 半导体材料晶片的抛光方法
WO2002005337A1 (fr) Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
TWI659093B (zh) ＧａＮ單結晶材料之硏磨加工方法
TWI416611B (zh) 拋光墊及拋光半導體晶圓的方法
KR101752986B1 (ko) SiC 기판의 제조 방법
JP5401683B2 (ja) 両面鏡面半導体ウェーハおよびその製造方法
TWI427690B (zh) 雙面化學研磨半導體晶圓的方法
JP5343099B2 (ja) 半導体ウェハの研磨方法