JP2014017469A - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014017469A
JP2014017469A JP2013049229A JP2013049229A JP2014017469A JP 2014017469 A JP2014017469 A JP 2014017469A JP 2013049229 A JP2013049229 A JP 2013049229A JP 2013049229 A JP2013049229 A JP 2013049229A JP 2014017469 A JP2014017469 A JP 2014017469A
Authority
JP
Japan
Prior art keywords
region
trench
conductivity type
layer
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013049229A
Other languages
English (en)
Other versions
JP5812029B2 (ja
Inventor
Yuichi Takeuchi
有一 竹内
Naohiro Suzuki
巨裕 鈴木
Masahiro Sugimoto
雅裕 杉本
Hideshi Takatani
秀史 高谷
Akitaka Soeno
明高 添野
Jun Morimoto
淳 森本
Shigemasa Soejima
成雅 副島
Yukihiko Watanabe
行彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013049229A priority Critical patent/JP5812029B2/ja
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to PCT/JP2013/003545 priority patent/WO2013187017A1/ja
Priority to US14/400,365 priority patent/US9543428B2/en
Priority to EP13804906.9A priority patent/EP2863440B1/en
Priority to KR1020147034763A priority patent/KR101649570B1/ko
Priority to CN201380031045.9A priority patent/CN104380471B/zh
Publication of JP2014017469A publication Critical patent/JP2014017469A/ja
Application granted granted Critical
Publication of JP5812029B2 publication Critical patent/JP5812029B2/ja
Priority to US15/365,150 priority patent/US9818860B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/158—Structures without potential periodicity in a direction perpendicular to a major surface of the substrate, i.e. vertical direction, e.g. lateral superlattices, lateral surface superlattices [LSS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

【課題】オン抵抗の低減とゲート絶縁膜の破壊防止の両方を実現する。
【解決手段】セル領域に形成されたトレンチ５ａ内を埋め込むように低濃度領域５ｂと高濃度領域５ｃを有するｐ型領域５を備え、低濃度領域５ｂによってｐ型カラムを構成すると共に、高濃度領域５ｃによってｐ+型ディープ層を構成する。これにより、低濃度領域５ｂによるｐ型カラムとｎ型ドリフト層２によるｎ型カラムとによってＳＪ構造を構成できることから、オン抵抗の低減が図れる。また、高濃度領域５ｃによるｐ+型ディープ層によってオフ時にドレイン電位をブロックできるため、ゲート絶縁膜８にかかる電界を緩和でき、ゲート絶縁膜８が破壊されることを防止できる。よって、オン抵抗の低減とゲート絶縁膜８の破壊防止の両方を実現できるＳｉＣ半導体装置とすることが可能となる。
【選択図】図２

Description

本発明は、トレンチゲート構造の半導体スイッチング素子を有する炭化珪素（以下、ＳｉＣという）半導体装置およびその製造方法に関する。
従来、特許文献１に、トレンチゲート構造のＭＯＳＦＥＴにおけるゲート絶縁膜の破壊防止と、素子のサージ耐量（アバランシェ耐量）の向上を図ることができるＳｉＣ半導体装置が提案されている。具体的には、トレンチゲート構造の間においてトレンチゲート構造を構成するトレンチの底面より深い位置までｐ+型ディープ層を備え、セル領域の中央においてｐ+型ディープ層をより深くしている。このように、ｐ+型ディープ層を形成することによってＭＯＳＦＥＴのオフ時におけるトレンチの底部での電界集中を緩和し、ゲート絶縁膜の破壊を防止していると共に、ｐ+型ディープ層をセル領域の中央においてより深くすることで、素子のサージ耐量を大きくしている。
また、従来、特許文献２において、トレンチゲート構造のＭＯＳＦＥＴにおけるオン抵抗低減を可能としたＳｉ半導体装置が提案されている。具体的には、トレンチゲート構造の下方に、ｎ型ドリフト層を構成するｎ型カラムとｐ型カラムを繰り返し交互に配置したスーパージャンクション（以下、ＳＪという）構造を備えるようにしている。このように、ＳＪ構造を備えることにより、ＭＯＳＦＥＴのオフ時にはＳＪ内に電界が均等に印加され電界集中を抑制し、オン時にはＳＪ構造内を通じる電流経路を構成することで、低オン抵抗化が図れるようにしている。
特開２００９−３０２０９１号公報 特開２００４−２４１７６８号公報
しかしながら、特許文献１に示すようにｐ+型ディープ層を備える構造であっても更なるオン抵抗の低減が望まれる。また、特許文献２に示すようにＳｉ半導体装置に適用されるＳＪ構造をＳｉＣ半導体装置に対して適用することもできるが、ＳｉＣは破壊電界強度がＳｉと比較して非常に高いため、オフ時にゲート絶縁膜にかかる電界強度が大きく、ゲート絶縁膜破壊が発生し得る。
本発明は上記点に鑑みて、オン抵抗の低減とゲート絶縁膜の破壊防止の両方を実現できるＳｉＣ半導体装置とその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、ソース領域（４）の表面からベース領域（３）よりも深くまで形成された第１トレンチ（６）内にゲート絶縁膜（８）とゲート電極（９）とを形成することでトレンチゲート構造を構成すると共に、第１トレンチよりも深くされた第２トレンチ（５ａ）内に、第２導電型不純物濃度が比較的低く設定された第２導電型の第１低濃度領域（５ｂ）と、第１低濃度領域の表面に形成され、第１低濃度領域と比較して第２導電型不純物濃度が高く設定されると共に、第１トレンチよりも深くされることでディープ層を構成する第２導電型の第１高濃度領域（５ｃ）と、を有して構成された第２導電型領域（５）を形成し、ソース領域および第２導電型領域を介してベース領域をソース電極（１１）に電気的に接続した構造として、かつ、第１低濃度領域およびドリフト層のうち第１低濃度領域に対向する部分とによってＰＮカラムを繰り返し交互に構成したスーパージャンクション構造を構成することを特徴としている。
このように、第２トレンチ内を埋め込むように第１低濃度領域と第１高濃度領域を有する第２導電型領域を備えた構成としている。これにより、第１低濃度領域によって第２導電型カラムを構成すると共に、第１高濃度領域によってディープ層を構成することができる。
したがって、低濃度領域とドリフト層（２）とＰＮカラムによってＳＪ構造を構成できることから、オン抵抗の低減を図ることが可能になる。また、高濃度領域によるディープ層によってオフ時にドレイン電位をブロックできるため、ゲート絶縁膜にかかる電界を緩和でき、ゲート絶縁膜が破壊されることを防止できる。よって、オン抵抗の低減とゲート絶縁膜の破壊防止の両方を実現できるＳｉＣ半導体装置とすることが可能となる。
請求項３に記載の発明では、半導体スイッチング素子が形成された領域をセル領域として、該セル領域の周囲を囲む外周領域に構成された外周耐圧構造を備え、外周耐圧構造は、外周領域におけるドリフト層のうち、外周領域に形成された凹部（２０）によりソース領域およびベース領域が除去されて露出した部分に形成され、該ドリフト層の表面より形成された第３トレンチ（２１ａ）内に備えられた、第２導電型不純物濃度が第１低濃度領域と等しい第２導電型の第２低濃度領域（２１ｂ）を有してなる不純物埋込層（２１）であることを特徴としている。
このように、外周領域においても、セル領域の第２導電型領域と同様の構成の不純物埋込層を備え、この不純物埋込層を第３トレンチ内を埋め込む構造としている。このため、不純物埋込層にてガードリングの機能を果たさせることができる。そして、このような不純物埋込層については、セル領域の第２導電型領域と同時に形成することが可能であるため、これらの製造工程を共通化させることが可能となり、製造工程の簡略化を図ることができる。
請求項１５に記載の発明では、半導体スイッチング素子を備えた炭化珪素半導体装置の製造方法であって、炭化珪素基板の主表面上にドリフト層が形成されていると共に、該ドリフト層上にベース領域が形成され、さらに該ベース領域の上にソース領域が形成された半導体基板を用意する工程と、半導体基板のうちの第２トレンチの形成予定領域が開口するマスクを用いてエッチングを行うことで、第２トレンチを形成する工程と、第２トレンチ内に第２導電型不純物濃度が比較的低く設定された第２導電型の第１層（３１ａ）をエピタキシャル成長させると共に該第１層と比較して第２導電型不純物濃度が高く設定された第２導電型の第２層（３１ｂ）をエピタキシャル成長させる工程と、ソース領域が露出するように第１、第２層を部分的に除去し、第２トレンチ内に残された第１、第２層によって第１低濃度領域および第１高濃度領域を構成する工程と、を有していることを特徴としている。
このように、第１低濃度領域と第１高濃度領域とを同じ第２トレンチ内に異なる不純物濃度の第１、第２層を順に埋め込むことによって構成している。したがって、第２導電型カラムを構成するための第１低濃度領域とディープ層を構成するための第１高濃度領域を独立した工程によって別々に形成する場合と比較して、製造工程の簡略化を図ることが可能となる。
請求項１６に記載の発明では、半導体スイッチング素子が形成された領域をセル領域として、該セル領域の周囲を囲む外周領域に構成された外周耐圧構造を備えるようにし、第２トレンチを形成する工程と同時に外周領域に第３トレンチ（２１ａ）を形成する工程を行い、第２トレンチ内に第１、第２層を形成する工程と同時に第３トレンチに第１、第２層を形成する工程を行い、第１、第２層を部分的に除去して第１低濃度領域および第１高濃度領域を構成する工程と同時に、第３トレンチ内に残された第１、第２層によって第２導電型不純物濃度が第１低濃度領域と等しい第２導電型の第２低濃度領域（２１ｂ）を形成すると共に、第２低濃度領域と比較して第２導電型不純物濃度が高く、第１トレンチ（６）よりも深くされた第２導電型の第２高濃度領域（２１ｃ）を形成することで、不純物埋込領域（２１）を形成する工程を行い、その後、外周領域のうち不純物埋込領域が形成される領域に凹部（２０）を形成することで、凹部が形成された領域においてドリフト層を露出させる工程を行うことを特徴としている。
このように、外周領域に備えられる外周耐圧構造を不純物埋込領域によって構成し、不純物埋込領域を構成する第２低濃度領域と第２高濃度領域の形成工程をセル領域に備えられる第２導電型領域を構成する第１低濃度領域と第１高濃度領域の形成工程と共通化させられる。これにより、製造工程の簡略化を図ることが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
本発明の第１実施形態にかかる反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の上面レイアウト図である。 図１のII−II線上でのＳｉＣ半導体装置の断面図である。 図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。 本発明の第２実施形態にかかる反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の断面図である。 本発明の第３実施形態にかかる反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の断面図である。 本発明の第４実施形態にかかる反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の上面レイアウト図である。 第４実施形態の変形例にかかる反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の断面図である。 本発明の第５実施形態にかかる反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の断面図である。 本発明の第６実施形態にかかる反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の断面図である。 本発明の第７実施形態にかかる反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の上面レイアウト図である。 本発明の第８実施形態にかかる反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の上面レイアウト図である。 本発明の第９実施形態にかかる反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の上面レイアウト図である。 図１２のXIII−XIII線上でのＳｉＣ半導体装置の断面図である。 本発明の第１０実施形態にかかる反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の断面図である。 図１４に示すＳｉＣ半導体装置の製造工程を示した断面図である。 他の実施形態で説明する反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の断面図である。 他の実施形態で説明する反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の断面図である。 他の実施形態で説明する反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられたＳｉＣ半導体装置の上面レイアウト図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について説明する。ここではトレンチゲート構造の半導体スイッチング素子として反転型のＭＯＳＦＥＴが形成されたＳｉＣ半導体装置を例に挙げて説明する。
図１に示すＳｉＣ半導体装置は、半導体素子が形成されるセル領域とこのセル領域を囲む外周耐圧構造が備えられた外周領域（終端構造領域）とを有した構成とされている。本実施形態では、半導体素子として、反転型のトレンチゲート構造のＭＯＳＦＥＴが備えられている。
図２に示すように、ＳｉＣ半導体装置は、ＳｉＣからなるｎ+型基板１の主表面上にＳｉＣからなるｎ型ドリフト層２とｐ型ベース領域３、および、ｎ+型ソース領域４が順にエピタキシャル成長させられたものを半導体基板として用いて形成されている。
ｎ+型基板１は、ｎ型不純物濃度が例えば１．０×１０19／ｃｍ3とされ、厚さが３００μｍ程度とされている。ｎ型ドリフト層２は、下層部２ａと上層部２ｂとでｎ型不純物濃度が変えられており、下層部２ａは例えば１．５〜６．０×１０16／ｃｍ3で厚さ６．０μｍ、上層部２ｂは下層部よりも低濃度とされ、例えば０．５〜２．０×１０16／ｃｍ3で厚さ２．０μｍとされている。下層部２ａは、ｎ型カラムを構成する部分となっており、後述するｐ型カラムとのチャージバランスを考慮して不純物濃度や幅などが設定されている。
また、ｐ型ベース領域３は、ｐ型不純物濃度が例えば１．５〜６．０×１０16／ｃｍ3、厚さ０．５μｍ程度で構成されている。ｎ+型ソース領域４は、表層部におけるｎ型不純物濃度が例えば２．５×１０18〜１．０×１０19／ｃｍ3、厚さ０．５μｍ程度で構成されている。
セル領域では、半導体基板の表面側においてｐ型ベース領域３およびｎ+型ソース領域４が残されており、このｎ+型ソース領域４およびｐ型ベース領域３を貫通してｎ型ドリフト層２に達するようにｐ型領域５が形成されている。
ｐ型領域５は、ｎ+型基板１まで達するように形成されたトレンチ５ａ内を埋め込むように形成されており、ｐ型不純物濃度が異なる２つの領域５ｂ、５ｃを有した構成とされている。具体的には、ｐ型領域５は、トレンチ５ａの内壁面、つまり底面および側面上に形成された低濃度領域５ｂと、低濃度領域５ｂよりもｐ型不純物濃度が高濃度とされた高濃度領域５ｃとによって構成されている。
低濃度領域５ｂは、ｐ型カラムを構成する部分であり、例えばｐ型不純物濃度が４．１５×１０16〜１．６５×１０17ｃｍ3、幅が０．８μｍ、厚さが８μｍで構成されている。具体的には、低濃度領域５ｂのうちトレンチ５ａの底面に形成された部分によってｐ型カラムが構成されており、この部分の厚みが下層部２ａとほぼ等しくされている。低濃度領域５ｂの幅（つまりトレンチ５ａの幅）およびｐ型不純物濃度は、ｎ型カラムとのチャージバランスを考慮して設定されている。
高濃度領域５ｃは、ｐ+型ディープ層を構成する部分である。高濃度領域５ｃの底部は後述するトレンチゲート構造を構成するためのトレンチ６の底部よりも深い位置まで形成されており、高濃度領域５ｃの底部において優先的にボディーブレークが生じる構成とされている。高濃度領域５ｃのｐ型不純物濃度や幅は、ボディーブレーク時に完全空乏化しないように設定されており、例えばｐ型不純物濃度が２．５×１０18〜１．０×１０19／ｃｍ3、深さが３μｍで構成されている。例えば、ｎ型ドリフト層２の上層部２ｂのｎ型不純物濃度が１．０×１０16／ｃｍ3で設定されている場合において、オフ時に１２００Ｖのドレイン電圧が掛かったと想定すると、高濃度領域５ｃのｐ型不純物濃度および幅が上記値であると、破壊電界強度に達しても空乏化されない領域が残る。これにより、効果的にブレークダウン電流を引き抜くことができる。
このように構成されるｐ型領域５は、図１に示すようにセル領域の外縁を囲むように角部が丸められた四角形状にレイアウトされていると共に、その内側において一方向を長手方向としたライン状のものが複数本並べられることでストライプ状にレイアウトされている。
また、ｐ型ベース領域３およびｎ+型ソース領域４を貫通してｎ型ドリフト層２に達するように、例えば幅が０．８μｍ、深さが２．０μｍのトレンチ６が形成されている。このトレンチ６の側面と接するように上述したｐ型ベース領域３およびｎ+型ソース領域４が配置されている。トレンチ６は、図２の紙面左右方向を幅方向、紙面垂直方向を長手方向、紙面上下方向を深さ方向とするライン状のレイアウトで形成されている。
また、トレンチ６は、複数本が平行に等間隔で並べられることでストライプ状とされている。そして、各トレンチ６の間に、上記したｐ型領域５のうちのライン状とされた部分が一本ずつ配置されている。各トレンチ６の側面とｐ型領域５とは所定距離離間されており、ｐ型ベース領域３のうちトレンチ６の側面に接している部分にチャネルを形成して電流が流されるようになっている。また、図１に示すように、各トレンチ６の先端に対して、ｐ型領域５の先端が距離ａだけ突き出して配置されている。距離ａは、ｎ型ドリフト層２の下層部２ａの厚さよりも大きく、換言すれば高濃度領域５ｃの下面とｎ型ドリフト層２の下面との距離よりも大きくされ、高濃度領域５ｃの先端よりも各トレンチ６の先端が内側に配置されるようにしている。
さらに、トレンチ６の内壁面はゲート絶縁膜８にて覆われている。ゲート絶縁膜８は、例えばトレンチ６の内壁面を熱酸化した熱酸化膜などによって構成されており、ゲート絶縁膜８の厚みはトレンチ６の側面側と底部側共に７５ｎｍ程度となっている。図１および図２では、ゲート絶縁膜８の底部および両先端部のコーナー部が角張った形状となっているが、予めトレンチ６を丸め処理しておくことで丸まった形状となるようにもできる。このようにすれば、ゲート絶縁膜８を全体的に均一な膜厚で構成することが可能となり、トレンチ６のコーナー部で薄くならないようにできる。そして、このゲート絶縁膜８の表面において、トレンチ６を埋め込むようにゲート電極９が形成されている。
また、ｎ+型ソース領域４およびｐ型領域５の表面やゲート電極９の表面には、層間絶縁膜１０を介してソース電極１１やゲート配線（図示せず）が形成されている。ソース電極１１およびゲート配線は、複数の金属（例えばＮｉ／Ａｌ等）にて構成されており、少なくともｎ型ＳｉＣ（具体的にはｎ+型ソース領域４）と接触する部分はｎ型ＳｉＣとオーミック接触可能な金属で構成され、少なくともｐ型ＳｉＣ（具体的にはｐ型領域５）と接触する部分はｐ型ＳｉＣとオーミック接触可能な金属で構成されている。なお、これらソース電極１１およびゲート配線は、層間絶縁膜１０上に形成されることで電気的に絶縁されており、層間絶縁膜１０に形成されたコンタクトホールを通じてソース電極１１はｎ+型ソース領域４およびｐ型領域５を介してｐ型ベース領域３と電気的に接触させられ、ゲート配線はゲート電極９と電気的に接触させられている。
そして、ｎ+型基板１の裏面側にはｎ+型基板１と電気的に接続されたドレイン電極１２が形成されている。このような構造により、ｎチャネルタイプの反転型のトレンチゲート構造のＭＯＳＦＥＴが構成されている。そして、このようなＭＯＳＦＥＴが各ｐ型領域５の間に配置されることでセル領域が構成されている。
一方、外周領域では、ｎ+型ソース領域４およびｐ型ベース領域３を貫通してｎ型ドリフト層２に達するように凹部２０が形成されることでメサ構造とされている。このため、セル領域から離れた位置ではｐ型ベース領域３が除去され、ｎ型ドリフト層２が露出させられている。
また、凹部２０の下方に位置するｎ型ドリフト層２の表層部には、セル領域を囲むように、複数本（図１中では３本記載してある）のｐ型不純物埋込層２１が備えられている。ｐ型不純物埋込層２１は、上記したｐ型領域５と同様、トレンチ２１ａ内に低濃度領域２１ｂと高濃度領域２１ｃとを備えた構造となっている。ｐ型不純物埋込層２１のうちの高濃度領域２１ｃをガードリングとして機能させる。このｐ型不純物埋込層２１は、ガードリングとして機能できる濃度および深さで構成されていれば良いが、本実施形態では、低濃度領域２１ｂと高濃度領域２１ｃがそれぞれｐ型領域５の低濃度領域５ｂと同じ濃度とされている。そして、低濃度領域２１ｂのうちトレンチ２１ａの底面に形成された部分の厚みが下層部２ａとほぼ等しくされている。
そして、図示していないが、必要に応じてｐ型不純物埋込層２１よりも外周にＥＱＲ構造が備えられることにより、セル領域を囲む外周耐圧構造が備えられた外周領域が構成されている。
以上のような構造により、本実施形態にかかるＳｉＣ半導体装置が構成されている。続いて、本実施形態に係るＳｉＣ半導体装置の製造方法について図３を参照して説明する。
〔図３（ａ）に示す工程〕
まず、半導体基板として、ＳｉＣからなるｎ+型基板１の主表面上にＳｉＣからなるｎ型ドリフト層２とｐ型ベース領域３、および、ｎ+型ソース領域４が順にエピタキシャル成長させられたトリプルエピ基板を用意する。
〔図３（ｂ）に示す工程〕
ｎ+型ソース領域４の表面にマスク材（図示せず）を配置したのち、フォトリソグラフィによってマスク材のうちのｐ型領域５およびｐ型不純物埋込層２１の形成予定位置を開口させる。そして、マスク材を配置した状態でＲＩＥ（Reactive Ion Etching）などの異方性エッチングを行うことで、ｐ型領域５およびｐ型不純物埋込層２１の形成予定位置にトレンチ５ａ、２１ａを形成する。その後、マスク材を除去する。
〔図３（ｃ）に示す工程〕
エピタキシャル成長装置を用いて、トレンチ５ａ、２１ａ内を含めてｎ+型ソース領域４の表面全面に低濃度領域５ｂ、２１ｂを形成するための比較的低不純物濃度に設定されたｐ型層（第１層）３１ａを成膜する。続けて、ｐ型ドーパントの導入量を変えてエピタキシャル成長を行い、ｐ型層３１ａの上に高濃度領域５ｃ、２１ｃを形成するための比較的高不純物濃度で構成されたｐ+型層（第２層）３１ｂを成膜する。これらｐ型層３１ａおよびｐ+型層３１ｂにより、トレンチ５ａ、２１ａ内が埋め込まれるようにする。
〔図３（ｄ）に示す工程〕
研削やＣＭＰ（Chemical Mechanical Polishing）などによる平坦化によって、ｎ+型ソース領域４の表面を露出させる。これにより、ｐ型層３１ａおよびｐ+型層３１ｂはトレンチ５ａ、２１ａ内にのみ残る。このようにして、ｐ型層３１ａによって低濃度領域５ｂ、２１ｂが構成されると共に、ｐ+型層３１ｂによって高濃度領域５ｃ、２１ｃが構成され、ｐ型領域５およびｐ型不純物埋込層２１が構成される。
なお、この工程をＣＭＰのような平坦化研磨によって行うようにすれば、表面状態良く平坦化が行えるため、この後行われるトレンチゲート構造を構成するためのトレンチ６の形成においても、寸法精度の高いトレンチ形状を実現できる。このため、微細化された素子が容易に実現可能となる。また、エピタキシャル成長によってｐ型領域５およびｐ型不純物埋込層２１を構成しているため、イオン注入と異なり、イオン注入ダメージのないＰＮ接合を構成できる。また、イオン注入では不可能なアスペクト比の大きい層を形成できるため、セルサイズの微細化が容易になる。
〔図３（ｅ）に示す工程〕
ｎ+型ソース領域４やｐ型領域５およびｐ型不純物埋込層２１の表面にマスク材（図示せず）を配置したのち、フォトリソグラフィによってマスク材のうちのトレンチ６および凹部２０の形成予定位置を開口させる。そして、マスク材を配置した状態でＲＩＥなどの異方性エッチングを行うことにより、セル領域においてトレンチ６を形成すると共に外周領域において凹部２０を形成する。その後、マスク材を除去する。
そして、必要に応じて、１６００度以上の減圧下における水素雰囲気、例えば１６２５℃、２．７×１０4Ｐａ（２００Ｔｏｒｒ）の高温水素雰囲気での熱処理による水素エッチングを実施する。この水素エッチングによってトレンチ６の内壁面の丸め処理が行われ、トレンチ６の開口入口やコーナー部を丸められると共に、トレンチエッチングのダメージ除去が行われる。
〔図３（ｆ）に示す工程〕
ウェット雰囲気による熱酸化によってゲート絶縁膜８を形成したのち、ゲート絶縁膜８の表面にドープドＰｏｌｙ−Ｓｉ層を成膜し、このドープドＰｏｌｙ−Ｓｉ層をパターニングすることでトレンチ６内に残し、ゲート電極９を形成する。この後の工程については、従来と同様であり、層間絶縁膜１０の形成工程、フォト・エッチングによるコンタクトホール形成工程、電極材料をデポジションしたのちパターニングすることでソース電極１１やゲート配線層を形成する工程、ｎ+型基板１の裏面にドレイン電極１２を形成する工程等を行う。これにより、図２に示すトレンチゲート構造のＭＯＳＦＥＴがセル領域に備えられると共に、セル領域を囲む外周耐圧構造が外周領域に備えられたＳｉＣ半導体装置が完成する。
以上説明したように、本実施形態では、セル領域において、ｎ+型基板１まで達するように形成されたトレンチ５ａ内を埋め込むように低濃度領域５ｂと高濃度領域５ｃを有するｐ型領域５を備えた構成としている。これにより、低濃度領域５ｂによってｐ型カラムを構成すると共に、高濃度領域５ｃによってｐ+型ディープ層を構成することができる。
したがって、低濃度領域５ｂによるｐ型カラムとｎ型ドリフト層２によるｎ型カラムとによってＳＪ構造を構成できることから、オン抵抗の低減を図ることが可能になる。また、高濃度領域５ｃによるｐ+型ディープ層によってオフ時にドレイン電位をブロックできるため、ゲート絶縁膜８にかかる電界を緩和でき、ゲート絶縁膜８が破壊されることを防止できる。同様に、高濃度領域５ｃによるｐ+型ディープ層によってオフ時にドレイン電位をブロックできるため、ｐ型ベース領域３の電界が上昇しないようにできる。このため、ｐ型ベース領域３の不純物濃度を低濃度にして高いチャネル移動度を得るようにした場合でも、パンチスルー現象の発生を抑制でき、高いドレイン耐圧を得ることができる。さらに、高濃度領域５ｃを直接ソース電極１１に接続しているため、サージ耐量の高い素子を実現することも可能となる。よって、オン抵抗の低減とゲート絶縁膜８の破壊防止の両方を実現できるＳｉＣ半導体装置とすることが可能となる。
また、各トレンチ６の先端に対して、ｐ型領域５の先端が距離ａだけ突き出して配置されるようにし、距離ａをｎ型ドリフト層２の下層部２ａの厚さ、換言すれば高濃度領域５ｃの下面とｎ型ドリフト層２の下面との距離よりも大きくしている。このようなレイアウトとしていることから、必ず各高濃度領域５ｃの先端が各トレンチ６の先端よりも突き出るようにでき、トレンチ６の先端においてもゲート絶縁膜８に掛かる電界を緩和でき、ゲート絶縁膜８が破壊されることを防止することができる。
そして、このような構造のＳｉＣ半導体装置における低濃度領域５ｂと高濃度領域５ｃとを同じトレンチ５ａ内に異なる不純物濃度のｐ型層を順に埋め込むことによって構成している。したがって、ｐカラムを構成するための低濃度領域５ｂとｐ+型ディープ層を構成するための高濃度領域５ｃを独立した工程によって別々に形成する場合と比較して、製造工程の簡略化を図ることが可能となる。
また、外周領域においても、セル領域のｐ型領域５と同様の構成のｐ型不純物埋込層２１を備え、ｐ型不純物埋込層２１をｎ+型基板１まで達するように形成されたトレンチ２１ａ内を埋め込む低濃度領域２１ｂと高濃度領域２１ｃが備えられた構成としている。このため、高濃度領域２１ｃにてガードリングの機能を果たさせることができる。そして、このようなｐ型不純物埋込層２１をセル領域のｐ型領域５と同時に形成することが可能であるため、これらの製造工程を共通化させることが可能となり、製造工程の簡略化を図ることができる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してトレンチ６と凹部２０の深さを変えたものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図４に示すように、本実施形態では、トレンチ６と凹部２０の深さを変えている。具体的には、トレンチ６よりも凹部２０が深くなるようにしている。このように、トレンチ６と凹部２０の深さを別々に設定することで、それぞれで耐圧設計を行うことが可能となり、例えば、外周領域においてブレークダウンが生じるようにするなど、適宜耐圧を調整することが可能となる。
なお、このような構造のＳｉＣ半導体装置は、トレンチ６の形成工程と凹部２０の形成工程を別々の工程として実施すればよいだけで、その他の工程については第１実施形態と同様である。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対してｐ型不純物埋込層２１の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図５に示すように、本実施形態では、トレンチ２１ａおよびｐ型不純物埋込層２１の深さを変えており、セル領域から外周方向に離れるに連れて順にトレンチ２１ａおよびｐ型不純物埋込層２１の深さが浅くなる構造としている。このように、ｐ型不純物埋込層２１の深さを徐々に変化させることで、外周領域での等電位線分布に沿った形状でｐ型不純物埋込層２１を構成することが可能となり、終端構造に必要とされる領域を小さくすることが可能となる。これにより、ＳｉＣ半導体装置のサイズの小型化を図ることが可能となる。
なお、このような深さの異なるｐ型不純物埋込層２１を構成するには、トレンチ２１ａを別工程で形成することで深さを変化させるという方法もあるが、トレンチ２１ａの幅をセル領域から離れるに従って狭くするという方法を用いることができる。トレンチ２１ａの幅が狭くなるほどエッチングガスが入り込み難くなることから、エッチングレートが遅くなる。このため、トレンチ２１ａの幅がセル領域から離れるに従って狭くなるようにすることで、各ｐ型不純物埋込層２１を形成するためのトレンチ２１ａを同時に形成したとしても、各トレンチ２１ａの深さを変化させられる。したがって、このような方法を採用すれば、１つ１つのトレンチ２１ａを別工程で形成するのではなく、同時に形成することが可能となり、製造工程の簡略化を図ることが可能となる。
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第１実施形態に対してｐ型リサーフ層を備えた構造にしたものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図６に示すように、外周領域に形成される凹部２０を深さが変化する段付き形状とし、セル領域から外周方向に離れるに従って段階的に深さが深くなるようにしている。凹部２０のうちセル領域側の段では、その底部がｐ型ベース領域３の底部よりも浅く設定され、ｐ型ベース領域３が残された状態になっている。また、凹部２０のうちセル領域から離れた方の段では、その底部がｐ型ベース領域３の底部よりも深く設定され、ｐ型ベース領域３が残されていない状態となっている。
このような構造のＳｉＣ半導体装置では、凹部２０のうちのセル領域側の段の底部に残されたｐ型ベース領域３をｐ型リサーフ層２２として機能させることが可能となる。ｐ+型リサーフ層２２は、セル領域を囲みつつｐ型不純物埋込層２１よりも内側に配置されるもので、ｐ型不純物埋込層２１と同様、例えば各角部が丸められた四角形状のレイアウトとして形成される。
このように、ｐ型不純物埋込層２１に加えてｐ型リサーフ層２２を備えた構造とすることができ、より効果的に電界緩和を図ることができるため、セル領域として寄与しない終端構造の面積を小さくすることが可能となる。したがって、ＳｉＣ半導体装置のサイズ（チップサイズ）の小型化を図ることが可能となり、引いては製造コストの削減を図ることが可能となる。
（第４実施形態の変形例）
上記第４実施形態のようなｐ型リサーフ層２２を備えた構造は、図７に示すように、ｎ型ドリフト層２の表層部にｐ型リサーフ層２２を形成することによっても実現できる。例えば凹部２０を形成したのち、マスクを用いたｐ型不純物のイオン注入によってｐ型リサーフ層２２を形成することができる。
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態は、第１実施形態に対してｐ型領域５の周囲の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図８に示すように、ｐ型領域５の周囲を囲むように、ｎ-型層もしくはＩ型層からなる周辺領域２３を備えるようにしている。この周辺領域２３は、トレンチ５ａの内壁面を覆うように所定厚さでエピタキシャル成長させることで形成され、
その内側に低濃度領域５ｂおよび高濃度領域５ｃを形成することで、周辺領域２３に囲まれたｐ型領域５が構成されるようにしている。
このように、周辺領域２３を備えることにより、オン時のドレイン−ソース間容量を小さくすることが可能となり、ＳＪ構造特有の急激なドレイン−ソース間容量を低減できるため、よりスイッチング特性を向上させることが可能となる。
（第６実施形態）
本発明の第６実施形態について説明する。本実施形態は、第１実施形態に対してｐ型不純物埋込層２１の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図９に示すように、ｐ型不純物埋込層２１が高濃度領域２１ｃを無くして低濃度領域２１ｂのみによって構成されるようにしても良い。このように、外周領域から高濃度領域２１ｃを無くすことにより、より耐圧向上を図ることが可能となる。
このような構造は、例えば以下のような方法によって製造可能である。例えば、トレンチ５ａ、２１ａを別々に形成し、トレンチ２１ａの深さがトレンチ５ａの深さよりも浅くなるようにしておくことにより、高濃度領域２１ｃの方が高濃度領域２１ｃよりも底部の位置が高くなるようにできる。このため、凹部２０を形成するときに、高濃度領域２１ｃがすべて除去されるようにでき、図９の構造を実現できる。また、例えば、トレンチ６と凹部２０を別々に形成するようにし、凹部２０の深さを深くしてトレンチ２１ａ内に成膜された高濃度領域２１ｃの部分がすべて除去されるようにすることでも、図９の構造を実現できる。また、トレンチ２１ａの幅がトレンチ５ａの幅よりも狭くなるようにし、トレンチ２１ａの方がトレンチ５ａよりもエッチングレートが遅くなるようにすることで、高濃度領域２１ｃの方が高濃度領域５ｃよりも底部の位置が高い位置となるようにする。このようにすれば、トレンチ６および凹部２０を同時に形成する際に高濃度領域２１ｃがすべて除去されるようにでき、図９の構造を実現できる。
（第７実施形態）
本発明の第７実施形態について説明する。本実施形態は、第１実施形態に対して外周領域における外周耐圧構造を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１０に示すように、外周領域に備えたｐ型不純物埋込層２１をドット状にレイアウトしている。ドットの間隔は一定であっても良いが、図１０に示すようにセル領域から外周方向に離れるにしたがって広くなるようにすると好ましい。このようにすることで、電界緩和が必要とされる範囲を狭くすることが可能となり、ＳｉＣ半導体装置のサイズの小型化を図ることが可能となる。
なお、図中において二点差線で示した部分の断面形状は図２と同様の形状となっており、ｐ型不純物埋込層２１はドット状のレイアウトとされても、第１実施形態と同様の構造として構成することができる。勿論、図５のように徐々にｐ型不純物埋込層２１の深さが浅くなるようにしても良いし、図９のように低濃度領域２１ｂのみによって構成されるようにしても良い。さらに、図６および図７のようにｐ型リサーフ層２２を備えるようにしても良い。
（第８実施形態）
本発明の第８実施形態について説明する。本実施形態は、第１実施形態に対して外周領域における外周耐圧構造を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１１に示すように、外周領域の外周耐圧構造として、ｐ型不純物埋込層２１の代わりに、外周領域にもｐ型領域５を備えた構造としている。すなわち、外周領域についても、セル領域と同様にストライプ状に配置したｐ型領域５を備えるようにし、ＳＪ構造を備えるようにしている。このように、外周耐圧構造として、ＳＪ構造を備えるようにすることもできる。そして、このように外周耐圧構造もＳＪ構造とする場合、セル領域に備えられるＳＪ構造と同じ構造、すなわちｐ型領域５が同じピッチ、同じ深さ同じ濃度で構成できることから、外周領域でのチャージバランス設計が容易となり、製造工程も容易になる。
また、この場合において、本実施形態ではｐ型リサーフ層２２も備えるようにしており、ｐ型リサーフ層２２の外側の輪郭に沿ってｐ型領域５の先端を終端させるようにしている。このように、ｐ型リサーフ層２２を備えるようにすれば、より外周領域での電界緩和を図ることが可能となり、耐圧向上が図れる。
（第９実施形態）
本発明の第９実施形態について説明する。本実施形態は、第１実施形態に対して外周領域の代わりに、もしくは外周領域と共にジャンクションバリアショットキーダイオード（以下、ＪＢＳという）を備えたものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１２および図１３に示すように、本実施形態では、セル領域の外縁部にショットキー電極２４を備えた構造としている。具体的には、セル領域の外縁部にも凹部２０が形成されるようにしており、この凹部２０内において層間絶縁膜１０を除去してｎ型ドリフト層２を露出させるようにしている。ショットキー電極２４は、このｎ型ドリフト層２が露出させられた部分の表面上に形成され、ｎ型ドリフト層２とショットキー接触させることによって構成されている。また、セル領域の外縁部においてもｐ型領域５を形成し、ｐ型領域５がショットキー電極２４と接触させられるようにしている。
このような構造により、ショットキー電極２４とｎ型ドリフト層２との接触によって構成したショットキーバリアダイオード（ＳＢＤ）と、ｐ型領域５とｎ型ドリフト層２とによって構成したＰＮダイオードとを備えたＪＢＳを構成している。このように、トレンチゲート構造のＭＯＳＦＥＴに加えてＪＢＳを備えたＳｉＣ半導体装置とすることもできる。
このような構造は、第１実施形態の構造のＳｉＣ半導体装置に対して、単にショットキー電極２４を形成するだけで実現できる。したがって、ショットキー電極２４の成膜工程を追加するだけで、本実施形態の構造のＳｉＣ半導体装置を実現することが可能となる。
（第１０実施形態）
本発明の第１０実施形態について説明する。本実施形態は、第１実施形態に対してトレンチ５ａ、２１ａ内の構成を変えたものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１４に示すように、本実施形態では、トレンチ５ａ内に低濃度領域５ｂおよび高濃度領域５ｃに加えてソース電極１１が部分的に入り込み、トレンチ５ａ内において高濃度領域５ｃとソース電極１１とが接触させられた構造とされている。また、トレンチ２１ａ内に低濃度領域２１ｂおよび高濃度領域２１ｃに加えて層間絶縁膜１０（もしくはゲート絶縁膜８）が部分的に入り込んだ構造とされている。
このように、トレンチ５ａ、２１ａ共に、低濃度領域５ｂ、２１ｂおよび高濃度領域５ｃ、２１ｃにて完全に埋め込まれている必要はなく、部分的に埋め込まれていない構造であっても良い。そして、その埋め込まれていない部分に、トレンチ５ａについてはソース電極１１が部分的に入り込んだり、トレンチ２１ａについては層間絶縁膜１０が部分的に入り込んだ構造とされていても良い。
特に、トレンチ５ａ内に部分的にソース電極１１が入り込んだ構造とされた場合、トレンチ５ａ内がすべて低濃度領域５ｂおよび高濃度領域５ｃで埋め込まれた場合と比較して、高濃度領域５ｃの底部からソース電極１１に到達するまでの内部抵抗を低減できる。したがって、実質的に高濃度領域５ｃにて構成しているｐ+型ディープ層の低抵抗化を図ることが可能となる。
なお、図１４では、トレンチ５ａのうち低濃度領域５ｂおよび高濃度領域５ｃにて埋め込まれていない部分の底部がトレンチゲート構造を構成するトレンチ６の底部よりも深くなる例を挙げたが、それよりも浅くても良い。その場合、トレンチ５ａのみが低濃度領域５ｂおよび高濃度領域５ｃにて完全に埋め込まれていない構造となり、トレンチ２１ａについては低濃度領域２１ｂおよび高濃度領域２１ｃで埋め込まれた構造となっていても良い。
続いて、本実施形態に係るＳｉＣ半導体装置の製造方法について図１５を参照して説明する。
まず、図１５（ａ）〜（ｃ）に示す工程において、第１実施形態で説明した図３（ａ）〜（ｃ）と同様の工程を行う。ただし、図１５（ｃ）に示す工程では、トレンチ５ａ、２１ａが低濃度領域５ｂ、２１ｂおよび高濃度領域５ｃ、２１ｃを構成するｐ型層３１ａやｐ+型層３１ｂにて完全に埋め込まれず部分的に隙間が残るようにする。
その後、図１５（ｄ）、（ｅ）に示す工程において、第１実施形態で説明した図３（ｄ）、（ｅ）と同様の工程を行う。そして、図１５（ｆ）に示す工程において、図３（ｆ）と同様の工程によってトレンチ６内にトレンチゲート構造を形成したのち、層間絶縁膜１０の形成工程を行う。
このとき、トレンチ５ａ、２１ａのうち低濃度領域５ｂ、２１ｂおよび高濃度領域５ｃ、２１ｃで埋め込まれていない部分に、層間絶縁膜１０（もしくはゲート絶縁膜８）の形成と同時に絶縁膜が入り込んだ状態になる。このため、この後の層間絶縁膜１０に対してコンタクトホールを形成するコンタクトホール形成工程の際に、トレンチゲート構造や凹部２０内をマスクして保護つつ、トレンチ５ａ内に入り込んだ絶縁膜も同時に除去する。それから、ソース電極１１の形成工程を行うと、トレンチ５ａ内にもソース電極１１が部分的に入り込んだ状態となる。
このようにして、本実施形態に係るＳｉＣ半導体装置を形成することができる。このように、第１実施形態に対して層間絶縁膜１０をパターニングする際のマスクを変更するだけで、その他は第１実施形態と同様の製造工程によって本実施形態に係るＳｉＣ半導体装置を製造することができる。
（他の実施形態）
上記各実施形態では、本発明を適用した場合の一例について説明したが、適宜設計変更などを行うことができる。例えば、上記各実施形態では、ゲート絶縁膜８の例として熱酸化による酸化膜を挙げたが熱酸化によらない酸化膜もしくは窒化膜などを含むものであっても構わない。また、ドレイン電極１２の形成工程に関しても、ソース電極１１の形成前などとしても構わない。
また、上記各実施形態において、ｐ型領域５とｐ型不純物埋込層２１の深さを同じにする場合においても、これらの幅を等しくせず、異なる幅となるようにしても良い。例えば、図１６に示すように、ｐ型不純物埋込層２１の幅の方がｐ型領域５の幅よりも広くなるようにすることができる。また、図１７に示すように、ｐ型不純物埋込層２１の幅をセル領域の外側に向かうに従って徐々に狭くするようにしても良い。さらに、図１８に示すように、上記第１実施形態と同様、セル領域においてｐ型領域５をストライプ状にした部分とセル領域の外縁を囲むように角部が丸められた四角形状のレイアウトとしつつ、これらを分離した構造にするのではなく連結した構造としても良い。
また、半導体基板としてトリプルエピ基板を用いなくても良い。例えば、ｎ+型基板１上にエピタキシャル成長させたｎ-型ドリフト層２の表層部にｐ型不純物をイオン注入することでｐ型ベース領域３を形成し、ｐ型ベース領域３の表層部にｎ型不純物にイオン注入することでｎ+型ソース領域４を形成したものを半導体基板として用いても良い。
また、上記した各実施形態の相互間において、適宜組み合わせが可能である。例えば、第３実施形態で説明したようにセル領域から離れるに従ってトレンチ２１ａの深さを徐々に浅くする構造を、第２、第４〜第９実施形態などに適用することもできる。同様に、第９実施形態のようにＪＢＳを備えた構造を、第２〜第８実施形態などにも適用できる。さらに、第１、第７〜第９、他の実施形態では、図１、図１０〜図１２および図１８を参照してＳｉＣ半導体装置のレイアウトの一例を説明したが、第２〜第６実施形態や図１６および図１７に示した構造のいずれに対しても、これら各レイアウトを適用できる。
また、上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプのＭＯＳＦＥＴに対しても本発明を適用することができる。また、上記説明では、トレンチゲート構造のＭＯＳＦＥＴを例に挙げて説明したが、同様のトレンチゲート構造のＩＧＢＴに対しても本発明を適用することができる。ＩＧＢＴは、上記各実施形態に対して基板１の導電型をｎ型からｐ型に変更するだけであり、その他の構造や製造方法に関しては上記各実施形態と同様である。
１ ｎ+型基板
２ ｎ-型ドリフト層
３ ｐ型ベース領域
４ ｎ+型ソース領域
５ ｐ+型ディープ層
６ トレンチ
８ ゲート絶縁膜
９ ゲート電極
１１ ソース電極
１２ ドレイン電極
２１ ｐ型不純物埋込層
２２ ｐ型リサーフ層
２３ 周辺領域
２４ ショットキー電極

Claims (18)

  1. 炭化珪素からなる第１または第２導電型の基板（１）と、
    前記基板の上に形成され、前記基板よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）と、
    前記ドリフト層の上に形成された第２導電型の炭化珪素からなるベース領域（３）と、
    前記ベース領域の上層部に形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型の炭化珪素からなるソース領域（４）と、
    前記ソース領域の表面から前記ベース領域よりも深くまで形成された第１トレンチ（６）内に形成され、該第１トレンチの内壁面に形成されたゲート絶縁膜（８）と、前記ゲート絶縁膜の上に形成されたゲート電極（９）と、を有して構成されたトレンチゲート構造と、
    前記ソース領域の表面から前記ベース領域を貫通して前記ドリフト層に達すると共に前記第１トレンチよりも深くされた第２トレンチ（５ａ）内に形成され、第２導電型不純物濃度が比較的低く設定された第２導電型の第１低濃度領域（５ｂ）と、前記第１低濃度領域の表面に形成され、前記第１低濃度領域と比較して第２導電型不純物濃度が高く設定されると共に、前記第１トレンチよりも深くされることでディープ層を構成する第２導電型の第１高濃度領域（５ｃ）と、を有して構成された第２導電型領域（５）と、
    前記ソース領域および前記第２導電型領域を介して前記ベース領域に電気的に接続されたソース電極（１１）と、
    前記基板の裏面側に形成されたドレイン電極（１２）と、を備え、
    前記ゲート電極への印加電圧を制御することで前記第１トレンチの側面に位置する前記ベース領域の表面部に反転型のチャネル領域を形成し、前記ソース領域および前記ドリフト層を介して、前記ソース電極および前記ドレイン電極の間に電流を流すと共に、前記第１低濃度領域および前記ドリフト層のうち前記第１低濃度領域に対向する部分とによってＰＮカラムを繰り返し交互に構成したスーパージャンクション構造を構成する反転型のトレンチゲート構造の半導体スイッチング素子を有してなることを特徴とする炭化珪素半導体装置。
  2. 前記第１トレンチおよび前記第２トレンチは同方向を長手方向として構成されていると共に並べられて配置されることで前記トレンチゲート構造と前記スーパージャンクション構造における低濃度領域とが並べられて配置されており、
    前記第１トレンチの先端と比較して、前記第２トレンチの先端が突き出してレイアウトされていると共に、前記第２トレンチの先端が前記第１トレンチの先端よりも突き出している距離（ａ）が前記第１高濃度領域（５ｃ）の下面と前記ドリフト層（２）の下面との距離よりも大きくされていることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記半導体スイッチング素子が形成された領域をセル領域として、該セル領域の周囲を囲む外周領域に構成された外周耐圧構造を備え、
    前記外周耐圧構造は、
    前記外周領域における前記ドリフト層のうち、前記外周領域に形成された凹部（２０）により前記ソース領域および前記ベース領域が除去されて露出した部分に形成され、該ドリフト層の表面より形成された第３トレンチ（２１ａ）内に備えられた、第２導電型不純物濃度が前記第１低濃度領域と等しい第２導電型の第２低濃度領域（２１ｂ）を有してなる不純物埋込層（２１）であることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 前記不純物埋込層は、前記第２低濃度領域の表面に形成されると共に該第２低濃度領域と共に前記第３トレンチ内に埋め込まれて形成され、前記第２低濃度領域と比較して第２導電型不純物濃度が高く設定されると共に、前記第１トレンチよりも深くされた第２導電型の第２高濃度領域（２１ｃ）を備えていることを特徴とする請求項３に記載の炭化珪素半導体装置。
  5. 前記凹部は、前記第１トレンチと同じ深さで構成されていることを特徴とする請求項３または４に記載の炭化珪素半導体装置。
  6. 前記凹部は、前記第１トレンチと異なる深さで構成されていることを特徴とする請求項３または４に記載の炭化珪素半導体装置。
  7. 前記第３トレンチは前記セル領域から外周方向に離れるに従って深さが浅くされていることを特徴とする請求項３ないし６のいずれか１つに記載の炭化珪素半導体装置。
  8. 前記外周領域における前記不純物埋込層の内側には、前記ドリフト層の上において前記セル領域を囲んで配置された第２導電型のリサーフ層（２２）が備えられていることを特徴とする請求項３ないし７のいずれか１つに記載の炭化珪素半導体装置。
  9. 前記凹部は深さが変化する段付き形状とされ、前記セル領域から外周方向に離れるに従って段階的に深さが深くされ、前記凹部のうち前記セル領域側の段では、その底部に前記ベース領域が残されており、該ベース領域によって前記リサーフ層が構成されていることを特徴とする請求項８に記載の炭化珪素半導体装置。
  10. 前記不純物埋込層は、前記セル領域の周囲を囲んで配置されていることを特徴とする請求項３ないし９のいずれか１つに記載の炭化珪素半導体装置。
  11. 前記不純物埋込層は、前記セル領域の周囲にドット状に配置されていることを特徴とする請求項３ないし９のいずれか１つに記載の炭化珪素半導体装置。
  12. 前記第２トレンチの内壁には、第１導電型もしくはＩ型の周辺領域（２３）が備えられており、該周辺領域の上に前記第１低濃度領域および前記第１高濃度領域が形成されていることを特徴とする請求項１ないし１１のいずれか１つに記載の炭化珪素半導体装置。
  13. 前記セル領域には、凹部（２０）が形成されて前記ソース領域および前記ベース領域が除去されることで露出した前記ドリフト層の表面にショットキー接触させられたショットキー電極（２４）が形成されていると共に、該ショットキー電極の下方に前記第１低濃度領域および前記第１高濃度領域が配置されることでＰＮダイオードが構成されたジャンクションバリアショットキーダイオードが備えられていることを特徴とする請求項１ないし１２のいずれか１つに記載の炭化珪素半導体装置。
  14. 前記第２トレンチ内に前記ソース電極が部分的に入り込んでおり、前記第２トレンチ内において前記高濃度領域に前記ソース電極が接触させられていることを特徴とする請求項１ないし１３のいずれか１つに記載の炭化珪素半導体装置。
  15. 第１または第２導電型の炭化珪素基板（１）の主表面上に形成された炭化珪素からなる第１導電型のドリフト層（２）上に、炭化珪素からなる第２導電型のベース領域（３）が形成されていると共に、前記ベース領域の上に炭化珪素からなる第１導電型のソース領域（４）が形成された半導体基板が用いられており、
    前記ベース領域よりも深い第１トレンチ（６）内にゲート絶縁膜（８）が形成されていると共に該ゲート絶縁膜上にゲート電極（９）が形成されることでトレンチゲート構造が構成され、
    かつ、前記ソース領域の表面から前記ベース領域を貫通して前記ドリフト層に達すると共に前記第１トレンチよりも深くされた第２トレンチ（５ａ）内に、第２導電型不純物濃度が比較的低く設定された第２導電型の第１低濃度領域（５ｂ）と、前記第１低濃度領域の表面に形成され、前記第１低濃度領域と比較して第２導電型不純物濃度が高く設定されると共に、前記第１トレンチよりも深くされることでディープ層を構成する第２導電型の第１高濃度領域（５ｃ）と、を有した第２導電型領域（５）が構成され、
    前記ソース領域や前記第２導電型領域を介して前記ベース領域に対して電気的に接続されたソース電極（１１）および前記炭化珪素基板の裏面に電気的に接続されたドレイン電極（１２）を有する半導体スイッチング素子を備えた炭化珪素半導体装置の製造方法であって、
    前記炭化珪素基板の主表面上にドリフト層が形成されていると共に、該ドリフト層上に前記ベース領域が形成され、さらに該ベース領域の上にソース領域が形成された半導体基板を用意する工程と、
    前記半導体基板のうちの前記第２トレンチの形成予定領域が開口するマスクを用いてエッチングを行うことで、前記第２トレンチを形成する工程と、
    前記第２トレンチ内に第２導電型不純物濃度が比較的低く設定された第２導電型の第１層（３１ａ）を形成すると共に該第１層と比較して第２導電型不純物濃度が比較的高く設定された第２導電型の第２層（３１ｂ）を形成する工程と、
    前記ソース領域が露出するように前記第１、第２層を部分的に除去し、前記第２トレンチ内に残された前記第１、第２層によって前記第１低濃度領域および前記第１高濃度領域を構成する工程と、を有していることを特徴とする炭化珪素半導体装置の製造方法。
  16. 前記半導体スイッチング素子が形成された領域をセル領域として、該セル領域の周囲を囲む外周領域に構成された外周耐圧構造を備えるようにし、
    前記第２トレンチを形成する工程と同時に前記外周領域に第３トレンチ（２１ａ）を形成する工程を行い、
    前記第２トレンチ内に前記第１、第２層を形成する工程と同時に前記第３トレンチに前記第１、第２層を形成する工程を行い、
    前記第１、第２層を部分的に除去して前記第１低濃度領域および前記第１高濃度領域を構成する工程と同時に、前記第３トレンチ内に残された前記第１、第２層によって第２導電型不純物濃度が前記第１低濃度領域と等しい第２導電型の第２低濃度領域（２１ｂ）を形成すると共に、前記第２低濃度領域と比較して第２導電型不純物濃度が高く、前記第１トレンチよりも深くされた第２導電型の第２高濃度領域（２１ｃ）を形成することで、不純物埋込領域（２１）を形成する工程を行い、
    その後、前記外周領域のうち前記不純物埋込領域が形成される領域に凹部（２０）を形成することで、前記凹部が形成された領域において前記ドリフト層を露出させる工程を行うことを特徴とする請求項１５に記載の炭化珪素半導体装置の製造方法。
  17. 前記凹部の形成を前記第１トレンチの形成と同時に行うことを特徴とする請求項１６に記載の炭化珪素半導体装置の製造方法。
  18. 前記第２トレンチ内に前記第１層および前記第２層を形成する際に、前記第２トレンチ内に前記第１層および前記第２層を形成しても前記第２トレンチ内に部分的に隙間が残るようにし、
    前記ソース電極を形成する際に、前記第２トレンチ内において、前記ソース電極を前記第２層にて構成される前記第１高濃度領域に接触させることを特徴とする請求項１５ないし１７のいずれか１つに記載の炭化珪素半導体装置の製造方法。
JP2013049229A 2012-06-13 2013-03-12 炭化珪素半導体装置およびその製造方法 Expired - Fee Related JP5812029B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013049229A JP5812029B2 (ja) 2012-06-13 2013-03-12 炭化珪素半導体装置およびその製造方法
US14/400,365 US9543428B2 (en) 2012-06-13 2013-06-06 Silicon carbide semiconductor device and method for producing the same
EP13804906.9A EP2863440B1 (en) 2012-06-13 2013-06-06 Silicon carbide semiconductor device and method for producing same
KR1020147034763A KR101649570B1 (ko) 2012-06-13 2013-06-06 탄화규소 반도체 장치 및 그 제조 방법
PCT/JP2013/003545 WO2013187017A1 (ja) 2012-06-13 2013-06-06 炭化珪素半導体装置およびその製造方法
CN201380031045.9A CN104380471B (zh) 2012-06-13 2013-06-06 碳化硅半导体装置及其制造方法
US15/365,150 US9818860B2 (en) 2012-06-13 2016-11-30 Silicon carbide semiconductor device and method for producing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012134031 2012-06-13
JP2012134031 2012-06-13
JP2013049229A JP5812029B2 (ja) 2012-06-13 2013-03-12 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014017469A true JP2014017469A (ja) 2014-01-30
JP5812029B2 JP5812029B2 (ja) 2015-11-11

Family

ID=49757863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013049229A Expired - Fee Related JP5812029B2 (ja) 2012-06-13 2013-03-12 炭化珪素半導体装置およびその製造方法

Country Status (6)

Country Link
US (2) US9543428B2 (ja)
EP (1) EP2863440B1 (ja)
JP (1) JP5812029B2 (ja)
KR (1) KR101649570B1 (ja)
CN (1) CN104380471B (ja)
WO (1) WO2013187017A1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056542A (ja) * 2013-09-12 2015-03-23 住友電気工業株式会社 炭化珪素半導体装置
JP2017034041A (ja) * 2015-07-30 2017-02-09 トヨタ自動車株式会社 半導体装置とその製造方法
JP2017152488A (ja) * 2016-02-23 2017-08-31 株式会社デンソー 化合物半導体装置の製造方法および化合物半導体装置
JP2017195235A (ja) * 2016-04-19 2017-10-26 株式会社日立製作所 炭化ケイ素半導体装置およびその製造方法
WO2019054517A1 (ja) * 2017-09-18 2019-03-21 株式会社デンソー 半導体装置およびその製造方法
JP2019046977A (ja) * 2017-09-01 2019-03-22 トヨタ自動車株式会社 半導体装置
CN110176497A (zh) * 2018-02-21 2019-08-27 英飞凌科技股份有限公司 碳化硅半导体器件和用于制造碳化硅半导体器件的方法
JP2019165065A (ja) * 2018-03-19 2019-09-26 株式会社豊田中央研究所 半導体装置
US10629725B2 (en) 2017-11-29 2020-04-21 Fuji Electric Co., Ltd. Semiconductor device having semiconductor regions with an interval therebetween in a gate pad region
US10770582B2 (en) 2018-09-11 2020-09-08 Fuji Electric Co., Ltd. Semiconductor device
JP2021040041A (ja) * 2019-09-03 2021-03-11 富士電機株式会社 超接合半導体装置および超接合半導体装置の製造方法
JP2021093461A (ja) * 2019-12-11 2021-06-17 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7047981B1 (ja) * 2021-02-04 2022-04-05 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
JP2022136213A (ja) * 2021-03-05 2022-09-15 富士電機株式会社 半導体装置
WO2022190444A1 (ja) * 2021-03-11 2022-09-15 株式会社デンソー 電界効果トランジスタ
WO2024122145A1 (ja) * 2022-12-07 2024-06-13 株式会社デンソー 半導体装置とその製造方法
WO2024122146A1 (ja) * 2022-12-07 2024-06-13 株式会社デンソー 半導体装置の製造方法
DE112022004091T5 (de) 2021-08-25 2024-06-20 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
JP7508764B2 (ja) 2019-09-03 2024-07-02 富士電機株式会社 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP6277623B2 (ja) * 2013-08-01 2018-02-14 住友電気工業株式会社 ワイドバンドギャップ半導体装置
US9293533B2 (en) 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
US9231049B1 (en) * 2014-06-20 2016-01-05 Infineon Technologies Austria Ag Semiconductor switching device with different local cell geometry
US9349795B2 (en) * 2014-06-20 2016-05-24 Infineon Technologies Austria Ag Semiconductor switching device with different local threshold voltage
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
WO2016028944A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
DE112015005397B4 (de) * 2015-01-19 2022-06-09 Hitachi, Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben, Leistungsumsetzer, Dreiphasenmotorsystem, Kraftfahrzeug und Eisenbahnfahrzeug
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
US9768284B2 (en) 2015-03-05 2017-09-19 Infineon Technologies Americas Corp. Bipolar semiconductor device having a charge-balanced inter-trench structure
US9831330B2 (en) * 2015-03-05 2017-11-28 Infineon Technologies Americas Corp. Bipolar semiconductor device having a deep charge-balanced structure
US9799725B2 (en) 2015-03-05 2017-10-24 Infineon Technologies Americas Corp. IGBT having a deep superjunction structure
JP2016181617A (ja) * 2015-03-24 2016-10-13 株式会社デンソー 半導体装置
JP6745458B2 (ja) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 半導体素子
JP6409681B2 (ja) * 2015-05-29 2018-10-24 株式会社デンソー 半導体装置およびその製造方法
SE1550821A1 (sv) * 2015-06-16 2016-11-22 Ascatron Ab SiC SUPER-JUNCTIONS
US9735237B2 (en) * 2015-06-26 2017-08-15 General Electric Company Active area designs for silicon carbide super-junction power devices
EP3142149A1 (en) * 2015-09-11 2017-03-15 Nexperia B.V. A semiconductor device and a method of making a semiconductor device
WO2017047286A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置
CN105529246B (zh) * 2015-12-03 2018-10-09 中国科学院半导体研究所 一种通过激光刻蚀碳化硅制备碳化硅超结结构的方法
CN105448997B (zh) * 2016-01-13 2019-02-15 无锡新洁能股份有限公司 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法
DE112016006380B4 (de) 2016-02-09 2023-03-09 Mitsubishi Electric Corporation Halbleiterbauelement
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6299789B2 (ja) * 2016-03-09 2018-03-28 トヨタ自動車株式会社 スイッチング素子
JP6416143B2 (ja) * 2016-03-16 2018-10-31 株式会社東芝 半導体装置
CN105914149B (zh) * 2016-06-24 2019-01-04 上海华虹宏力半导体制造有限公司 沟槽栅超结功率器件的制造方法
JP6914624B2 (ja) * 2016-07-05 2021-08-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6696329B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6696328B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6740759B2 (ja) 2016-07-05 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
DE102016113129B3 (de) * 2016-07-15 2017-11-09 Infineon Technologies Ag Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält
JP6620889B2 (ja) * 2016-08-10 2019-12-18 日産自動車株式会社 半導体装置
CN106057906B (zh) * 2016-08-22 2018-11-23 电子科技大学 一种具有p型埋层的积累型dmos
DE102016115759B4 (de) * 2016-08-25 2018-06-28 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
CN109643656A (zh) * 2016-09-02 2019-04-16 新电元工业株式会社 Mosfet以及电力转换电路
JP6683083B2 (ja) * 2016-09-21 2020-04-15 株式会社デンソー 半導体装置およびその製造方法
JP2018067690A (ja) * 2016-10-21 2018-04-26 トヨタ自動車株式会社 半導体装置とその製造方法
DE112017005693T5 (de) * 2016-11-11 2019-08-29 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Halbleitervorrichtung
JP6362152B1 (ja) * 2016-11-11 2018-07-25 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
JP6871562B2 (ja) * 2016-11-16 2021-05-12 富士電機株式会社 炭化珪素半導体素子およびその製造方法
US9991379B1 (en) * 2016-11-17 2018-06-05 Sanken Electric Co., Ltd. Semiconductor device with a gate insulating film formed on an inner wall of a trench, and method of manufacturing the same
JP6493372B2 (ja) * 2016-12-07 2019-04-03 トヨタ自動車株式会社 半導体装置
US10861931B2 (en) * 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
JP6673174B2 (ja) * 2016-12-12 2020-03-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US10002920B1 (en) 2016-12-14 2018-06-19 General Electric Company System and method for edge termination of super-junction (SJ) devices
JP6673232B2 (ja) * 2017-01-17 2020-03-25 株式会社デンソー 炭化珪素半導体装置
JP6696450B2 (ja) * 2017-01-27 2020-05-20 株式会社デンソー 炭化珪素半導体装置
JP7201336B2 (ja) * 2017-05-17 2023-01-10 ローム株式会社 半導体装置
JP6729523B2 (ja) * 2017-08-31 2020-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6740986B2 (ja) * 2017-08-31 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN109473482A (zh) * 2017-09-08 2019-03-15 创能动力科技有限公司 肖特基器件及其制造方法
JP6870546B2 (ja) * 2017-09-14 2021-05-12 株式会社デンソー 半導体装置およびその製造方法
JP7059556B2 (ja) * 2017-10-05 2022-04-26 富士電機株式会社 半導体装置
KR102394551B1 (ko) 2017-10-19 2022-05-04 현대자동차 주식회사 반도체 소자의 제조 방법
CN112514037A (zh) * 2018-07-27 2021-03-16 日产自动车株式会社 半导体装置及其制造方法
JP7103154B2 (ja) * 2018-10-19 2022-07-20 株式会社デンソー 半導体装置とその製造方法
JP7075876B2 (ja) 2018-12-25 2022-05-26 株式会社日立製作所 炭化ケイ素半導体装置、電力変換装置、３相モータシステム、自動車および鉄道車両
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
US11329150B2 (en) * 2020-04-14 2022-05-10 Nxp Usa, Inc. Termination for trench field plate power MOSFET
CN111900208A (zh) * 2020-06-30 2020-11-06 西安电子科技大学 一种集成新型刻蚀工艺jbs的碳化硅umosfet器件及其制备方法
CN111883515A (zh) * 2020-07-16 2020-11-03 上海华虹宏力半导体制造有限公司 沟槽栅器件及其制作方法
JP2022144699A (ja) * 2021-03-19 2022-10-03 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN113488524A (zh) * 2021-06-07 2021-10-08 西安电子科技大学 一种具有深沟槽的超结结构、半导体器件及制备方法
CN113745339B (zh) * 2021-09-07 2022-08-19 无锡新洁能股份有限公司 高可靠性功率半导体器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117826A (ja) * 2006-11-01 2008-05-22 Toshiba Corp 電力用半導体素子
JP2009302091A (ja) * 2008-06-10 2009-12-24 Denso Corp 炭化珪素半導体装置およびその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2912508B2 (ja) * 1992-11-13 1999-06-28 シャープ株式会社 縦型ｍｏｓトランジスタの製造方法
DE19740195C2 (de) * 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
JP2001284584A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP3743395B2 (ja) * 2002-06-03 2006-02-08 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP4595327B2 (ja) 2003-01-16 2010-12-08 富士電機システムズ株式会社 半導体素子
JP5299373B2 (ja) 2003-01-16 2013-09-25 富士電機株式会社 半導体素子
DE10312911B4 (de) * 2003-03-22 2008-09-25 Infineon Technologies Ag Halbleiterbauelement mit platzsparendem Randabschluss
CN100565801C (zh) * 2004-03-31 2009-12-02 株式会社电装 半导体器件的制造方法
JP4773716B2 (ja) 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP4943639B2 (ja) * 2004-08-31 2012-05-30 株式会社豊田中央研究所 半導体装置
JP4735067B2 (ja) 2005-06-14 2011-07-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置
EP1873837B1 (en) 2006-06-28 2013-03-27 STMicroelectronics Srl Semiconductor power device having an edge-termination structure and manufacturing method thereof
JP5011881B2 (ja) * 2006-08-11 2012-08-29 株式会社デンソー 半導体装置の製造方法
JP5135759B2 (ja) 2006-10-19 2013-02-06 富士電機株式会社 超接合半導体装置の製造方法
JP2008124346A (ja) 2006-11-14 2008-05-29 Toshiba Corp 電力用半導体素子
JP4798119B2 (ja) * 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
EP2091083A3 (en) 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
US7973359B2 (en) 2008-08-19 2011-07-05 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and process
JP5612256B2 (ja) * 2008-10-16 2014-10-22 株式会社東芝 半導体装置
JP5636203B2 (ja) * 2009-03-26 2014-12-03 株式会社Sumco 半導体基板、半導体装置及び半導体基板の製造方法
CN102804386B (zh) * 2010-01-29 2016-07-06 富士电机株式会社 半导体器件
JP5136674B2 (ja) * 2010-07-12 2013-02-06 株式会社デンソー 半導体装置およびその製造方法
JP5621442B2 (ja) * 2010-09-14 2014-11-12 株式会社デンソー 半導体装置の製造方法
JP5664142B2 (ja) * 2010-11-09 2015-02-04 富士電機株式会社 半導体装置
US8673700B2 (en) * 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117826A (ja) * 2006-11-01 2008-05-22 Toshiba Corp 電力用半導体素子
JP2009302091A (ja) * 2008-06-10 2009-12-24 Denso Corp 炭化珪素半導体装置およびその製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056542A (ja) * 2013-09-12 2015-03-23 住友電気工業株式会社 炭化珪素半導体装置
JP2017034041A (ja) * 2015-07-30 2017-02-09 トヨタ自動車株式会社 半導体装置とその製造方法
JP2017152488A (ja) * 2016-02-23 2017-08-31 株式会社デンソー 化合物半導体装置の製造方法および化合物半導体装置
JP2017195235A (ja) * 2016-04-19 2017-10-26 株式会社日立製作所 炭化ケイ素半導体装置およびその製造方法
JP2019046977A (ja) * 2017-09-01 2019-03-22 トヨタ自動車株式会社 半導体装置
WO2019054517A1 (ja) * 2017-09-18 2019-03-21 株式会社デンソー 半導体装置およびその製造方法
JP2019054174A (ja) * 2017-09-18 2019-04-04 株式会社デンソー 半導体装置およびその製造方法
US10629725B2 (en) 2017-11-29 2020-04-21 Fuji Electric Co., Ltd. Semiconductor device having semiconductor regions with an interval therebetween in a gate pad region
CN110176497B (zh) * 2018-02-21 2022-09-06 英飞凌科技股份有限公司 碳化硅半导体器件和用于制造碳化硅半导体器件的方法
CN110176497A (zh) * 2018-02-21 2019-08-27 英飞凌科技股份有限公司 碳化硅半导体器件和用于制造碳化硅半导体器件的方法
JP2019165065A (ja) * 2018-03-19 2019-09-26 株式会社豊田中央研究所 半導体装置
US10770582B2 (en) 2018-09-11 2020-09-08 Fuji Electric Co., Ltd. Semiconductor device
JP2021040041A (ja) * 2019-09-03 2021-03-11 富士電機株式会社 超接合半導体装置および超接合半導体装置の製造方法
JP7508764B2 (ja) 2019-09-03 2024-07-02 富士電機株式会社 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP2021093461A (ja) * 2019-12-11 2021-06-17 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7297654B2 (ja) 2019-12-11 2023-06-26 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7047981B1 (ja) * 2021-02-04 2022-04-05 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
JP2022136213A (ja) * 2021-03-05 2022-09-15 富士電機株式会社 半導体装置
WO2022190444A1 (ja) * 2021-03-11 2022-09-15 株式会社デンソー 電界効果トランジスタ
JP7487692B2 (ja) 2021-03-11 2024-05-21 株式会社デンソー 電界効果トランジスタ
DE112022004091T5 (de) 2021-08-25 2024-06-20 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
WO2024122145A1 (ja) * 2022-12-07 2024-06-13 株式会社デンソー 半導体装置とその製造方法
WO2024122146A1 (ja) * 2022-12-07 2024-06-13 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20150013284A (ko) 2015-02-04
US9818860B2 (en) 2017-11-14
EP2863440A4 (en) 2016-03-16
CN104380471B (zh) 2017-10-27
EP2863440A1 (en) 2015-04-22
JP5812029B2 (ja) 2015-11-11
CN104380471A (zh) 2015-02-25
KR101649570B1 (ko) 2016-08-19
US20170084735A1 (en) 2017-03-23
US20150115286A1 (en) 2015-04-30
WO2013187017A1 (ja) 2013-12-19
EP2863440B1 (en) 2021-08-25
US9543428B2 (en) 2017-01-10

Similar Documents

Publication Publication Date Title
JP5812029B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6048317B2 (ja) 炭化珪素半導体装置
JP5751213B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5728992B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5482745B2 (ja) 炭化珪素半導体装置およびその製造方法
JP4683075B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6485382B2 (ja) 化合物半導体装置の製造方法および化合物半導体装置
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
JP5533677B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2015159271A (ja) 半導体装置の製造方法
CN110050349B (zh) 碳化硅半导体装置及其制造方法
JP2015072999A (ja) 炭化珪素半導体装置
KR101733922B1 (ko) 반도체 디바이스 및 반도체 디바이스의 제조 방법
JP2008182054A (ja) 半導体装置
JP2006269720A (ja) 半導体素子及びその製造方法
JP2010147222A (ja) 炭化珪素半導体装置およびその製造方法
JP2011253837A (ja) 炭化珪素半導体装置およびその製造方法
JP2016092257A (ja) 炭化珪素半導体装置およびその製造方法
JP6651894B2 (ja) 化合物半導体装置およびその製造方法
JP2017152490A (ja) 化合物半導体装置およびその製造方法
JP2012195394A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150907

R150 Certificate of patent or registration of utility model

Ref document number: 5812029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees