CN106057906B - 一种具有p型埋层的积累型dmos - Google Patents
一种具有p型埋层的积累型dmos Download PDFInfo
- Publication number
- CN106057906B CN106057906B CN201610705723.0A CN201610705723A CN106057906B CN 106057906 B CN106057906 B CN 106057906B CN 201610705723 A CN201610705723 A CN 201610705723A CN 106057906 B CN106057906 B CN 106057906B
- Authority
- CN
- China
- Prior art keywords
- buried layer
- type
- dmos
- heavily doped
- type buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009825 accumulation Methods 0.000 title claims abstract description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 238000007667 floating Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 230000005684 electric field Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000001727 in vivo Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于功率半导体技术领域，特别涉及一种具有P型埋层的积累型DMOS。本发明的一种具有P型埋层结构的积累型DMOS，其特征在于通过引入积累型区域，降低阈值电压和导通电阻；该结构体内有P型埋层，可以在体内场板的基础上进一步优化横向电场，提高器件的击穿电压；槽型栅电极底部采用的厚氧结构，栅漏电容可以得到有效的降低。采用本发明可以在反向击穿电压相同的情况下，具有较小的阈值电压、较小的导通电阻等优良特性。
Description
技术领域
本发明属于功率半导体技术领域，特别涉及一种具有P型埋层的积累型DMOS。
背景技术
功率MOS器件的发展是在MOS器件自身优点的基础上，努力提高耐压和降低损耗的过程。
功率DMOS是在MOS集成电路工艺基础上发展起来的新一代电力电子开关器件，在微电子工艺基础上实现电子设备高功率大电流的要求。
功率MOSFET是多子导电器件，具有开关速度快、输入阻抗高、易驱动等优点。理想的MOS应具有较低的导通电阻、开关损耗和较高的阻断电压。但是导通电阻和击穿电压、导通电阻和开关损耗之间存在着牵制作用，限制了功率MOS的发展。为了提高功率MOSFET的性能，国外提出了分栅结构(Split-gate)等新型结构。Split-gate结构可利用其第一层多晶层(Shield)作为“体内场板”来降低漂移区的电场，所以Split-gate结构通常具有更低的导通电阻和更高的击穿电压，并可用于较高电压(20V-250V)的TRENCH MOS产品。
虽然国内外公司在优化导通电阻和栅电荷方面取得了较大的进展，但是近年来，激烈的市场竞争对器件的性能要求越来越高，所以如何采用先进的MOSFET结构设计同时降低器件Rds(on)及Qg仍然是各个厂家努力的方向。本发明提出的结构可以进一步改善器件的通态损耗和开关损耗。
发明内容
本发明针对上述问题，提出一种在DMOS中引入积累型区域，同时结合体内场板和P型埋层的优点，使得DMOS的阈值电压较低、导通电阻较小且栅漏电容较小的具有P型埋层的积累型DMOS。
本发明的技术方案：一种具有P型埋层结构的积累型DMOS，包括从下至上依次层叠设置的金属化漏极1、N+衬底2、N-漂移区3和金属化源极12；所述N-漂移区3上层具有N-型轻掺杂区8、P型掺杂区9、P+重掺杂区10和N+重掺杂区11；所述P+重掺杂区10和N+重掺杂区11的上表面与金属化源极12接触，所述N+重掺杂区11位于两侧的P+重掺杂区10之间并与其相互接触；所述P型掺杂区9位于P+重掺杂区10的正下方并与其相互接触；所述N-型轻掺杂区8位于N+重掺杂区11的正下方并与其相互接触；所述N-漂移区3还具有槽型栅电极和体内场板6，所述槽型栅电极沿垂直方向依次贯穿N+重掺杂区11和N-型轻掺杂区8后延伸入N-漂移区3中；所述槽型栅电极由栅氧化层51和位于栅氧化层51中的栅电极4组成，其中栅氧化层51的上表面与金属化源极12接触，栅氧化层51的底部形成厚氧化层；所述体内场板6沿垂直方向依次贯穿P+重掺杂区10和P型掺杂区9后延伸入N-漂移区3中；所述体内场板6的上表面与金属化源极12接触，体内场板6的侧面和底部被氧化层5包围；其特征在于，所述N-漂移区3中还包括多个浮空的P型埋层7，所述P型埋层7位于栅氧化层51和氧化层5的正下方；当器件正向导通时，栅电极4接正电位，金属化漏极1接正电位，金属化源极12接零电位；当器件反向阻断时，栅电极4和金属化源极12短接且接零电位，金属化漏极1接正电位。
进一步的，所述氧化层5采用的材料为二氧化硅或者二氧化硅和氮化硅的复合材料。
进一步的，所述栅电极4采用的材料为多晶硅。
进一步的，所述体内场板6采用的材料为多晶硅或者金属。
本发明的有益效果为，具有阈值电压较小、导通电阻进一步优化、以及较小的栅漏电容等优良特性。
附图说明
图1是本发明提供的一种具有P型埋层的积累型DMOS的剖面结构示意图；
图2是本发明提供的一种具有P型埋层的积累型DMOS在外加零电压时，耗尽线示意图；
图3是本发明提供的一种具有P型埋层的积累型DMOS外加电压到达阈值电压时的电流路径示意图；
图4是不含P型埋层的普通DMOS的积累型DMOS的击穿电流电压图；
图5是不含P型埋层的积累型DMO的积累型DMOS的击穿电流电压图；
图6是具有P型埋层的积累型DMOS的击穿电流电压图；
图7是不含P型埋层的普通DMOS的积累型DMOS的击穿电流路径图；
图8是不含P型埋层的积累型DMOS的积累型DMOS的击穿电流路径图；
图9是具有P型埋层的积累型DMOS的击穿电流路径图；
图10是不含P型埋层的普通DMOS的积累型DMOS的导通电阻图；
图11是不含P型埋层的积累型DMOS的积累型DMOS的导通电阻图；
图12是具有P型埋层的积累型DMOS的导通电阻图；
图13是不含P型埋层的普通DMOS的积累型DMOS的导通电流路径图；
图14是不含P型埋层的积累型DMO的导通电流路径图；
图15是具有P型埋层的积累型DMOS的导通电流路径图；
图16是不含P型埋层的普通DMOS的积累型DMOS的阈值电压图；
图17是不含P型埋层的积累型DMOS的积累型DMOS的阈值电压图；
图18是具有P型埋层的积累型DMOS的阈值电压图；
图19至图28是本发明提供的一种具有P型埋层的积累型DMOS的一种制造工艺流程的示意图。
具体实施方式
下面结合附图对本发明进行详细的描述
如图1所示，本发明的一种具有P型埋层结构的积累型DMOS，包括从下至上依次层叠设置的金属化漏极1、N+衬底2、N-漂移区3和金属化源极12；所述N-漂移区3上层具有N-型轻掺杂区8、P型掺杂区9、P+重掺杂区10和N+重掺杂区11；所述P+重掺杂区10和N+重掺杂区11的上表面与金属化源极12接触，所述N+重掺杂区11位于两侧的P+重掺杂区10之间并与其相互接触；所述P型掺杂区9位于P+重掺杂区10的正下方并与其相互接触；所述N-型轻掺杂区8位于N+重掺杂区11的正下方并与其相互接触；所述N-漂移区3还具有槽型栅电极和体内场板6，所述槽型栅电极沿垂直方向依次贯穿N+重掺杂区11和N-型轻掺杂区8后延伸入N-漂移区3中；所述槽型栅电极由栅氧化层51和位于栅氧化层51中的栅电极4组成，其中栅氧化层51的上表面与金属化源极12接触，栅氧化层51的底部形成厚氧化层；所述体内场板6沿垂直方向依次贯穿P+重掺杂区10和P型掺杂区9后延伸入N-漂移区3中；所述体内场板6的上表面与金属化源极12接触，体内场板6的侧面和底部被氧化层5包围；其特征在于，所述N-漂移区3中还包括多个浮空的P型埋层7，所述P型埋层7位于栅氧化层51和氧化层5的正下方；当器件正向导通时，栅电极4接正电位，金属化漏极1接正电位，金属化源极12接零电位；当器件反向阻断时，栅电极4和金属化源极12短接且接零电位，金属化漏极1接正电位。
本发明的工作原理为：
(1)器件的正向导通
本发明所提供的一种具有P型埋层的积累型DMOS，其正向导通时的电极连接方式为：槽型栅电极4接正电位，金属化漏极1接正电位，金属化源极12接零电位。当槽型栅电极4为零电压或所加正电压非常小时，由于P型掺杂区9的掺杂浓度大于N-型轻掺杂区8的掺杂浓度，P型掺杂区9和N-型轻掺杂区8所构成的PN结的内建电势会使得P型掺杂区9和栅氧化层51之间的N-型轻掺杂区8耗尽，电子通道被阻断，如图2所示，此时积累型DMOS仍处于关闭状态。
随着槽型栅电极4所加正电压的增加，P型掺杂区9和N-型轻掺杂区8所构成的PN结的内建势垒区逐渐缩小。由于N-型轻掺杂区8的存在，器件更容易开启，从而降低了阈值电压。当槽型栅电极4所加正电压等于或大于开启电压之后，由于栅氧化层51侧面处的N-型轻掺杂区8内产生多子电子的积累层，这为多子电流的流动提供了一条低阻通路，导通电阻从而得到降低，如图3所示，此时积累型DMOS导通，多子电子在金属化漏极1正电位的作用下从N+重掺杂区11流向金属化漏极1。另外，由于槽型栅电极4底部的栅氧化层51采取厚氧工艺，所以栅漏电容Cgd得到较大的改善。
(2)器件的反向阻断
本发明所提供的一种具有P型埋层的积累型DMOS，其反向阻断时的电极连接方式为：槽型栅电极4和金属化源极12短接且接零电位，金属化漏极1接正电位。
由于零偏压时P型掺杂区9和栅氧化层51之间的N-型轻掺杂区8已经被完全耗尽，多子电子的导电通路被夹断。增大反向电压时，由于体内场板6的存在，体内场板6和N-漂移区3构成横向电场，体内场板6和栅氧化层51之间的N-漂移区3首先耗尽，承受反向电压。继续增大反向电压时，由于P型埋层7的存在，P型埋层7和N-漂移区构成横向电场，器件的击穿电压进一步提高。随着反向电压的进一步增大，耗尽层边界将向靠近金属化漏极1一侧的N-漂移区3扩展以承受反向电压。此时与仅具有体内场板结构的DMOS相比，在N-漂移区3掺杂浓度相同的情况下，由于P型埋层7的存在，N-漂移区3体内的横向电场进一步优化，在击穿电压相同时，一种具有P型埋层的积累型DMOS的导通电阻进一步减小。
综上所述，本发明所提供的一种具有P型埋层的积累型DMOS，具有阈值电压较小、导通电阻进一步优化、以及较小的栅漏电容等优良特性。
为了验证本发明的有益效果，对本发明的具有P型埋层的积累型DMOS和不含P型埋层的普通DMOS、不含P型埋层的积累型DMOS进行了对比仿真。三种结构中，除了是否是积累型以及是否含P型埋层外，其他器件参数都相同。如图4至图18所示，具有P型埋层的积累型DMOS的综合性能最佳，不仅阈值电压较小，同时有着较高的击穿电压和较低的比导通电阻值。
本发明的一种具有P型埋层的积累型DMOS的一种制造工艺流程如下：
1、单晶硅准备及外延生长。如图19，采用N型重掺杂单晶硅衬底2，晶向为<100>。采用气相外延VPE等方法生长一定厚度和掺杂浓度的N-漂移区3，利用光刻板进行离子注入，形成P型埋层7，继续外延N-漂移区。
2、离子注入。如图20，利用光刻板进行P型柱区硼注入，形成P型掺杂区9，进行N型柱区磷注入，此处磷的注入剂量应较低，形成N型轻掺杂区8。
3、刻槽。如图21，淀积硬掩膜(如氮化硅)，利用光刻板刻蚀硬掩膜，进行深槽刻蚀，刻蚀出槽栅区和体内场板区，具体刻蚀工艺可以使用反应离子刻蚀或等离子刻蚀。
4、二氧化硅的填充。如图22，用二氧化硅填充槽栅区和体内场板区。
5、体内场板中二氧化硅的刻蚀。如图23，利用光刻板先对体内场板区中的二氧化硅进行刻蚀。
6、二氧化硅的刻蚀。如图24，移去光刻板，对槽栅区和体内场板区中的二氧化硅同时进行刻蚀，去掉硬掩膜，此时槽栅区中仍留有较厚的二氧化硅51。
7、氧化层热生长。如图25，对槽栅区和体内场板区侧壁进行氧化层热生长，其中槽栅区形成侧壁栅氧化层51。
8、多晶硅的淀积与刻蚀。如图26，淀积多晶硅，多晶硅的厚度要保证能够填满槽型区域。利用光刻板对槽栅区的多晶硅刻蚀，并槽栅区上方淀积二氧化硅，并刻蚀表面二氧化硅。
9、离子注入。如图27，P型重掺杂区硼注入，形成P+重掺杂区10，N型重掺杂区砷注入，形成N+重掺杂区7。
10、金属化。如图28正面金属化，金属刻蚀，背面金属化，钝化等等。
制作器件时，还可用碳化硅、砷化镓或锗硅等半导体材料替代体硅。
采用本发明的一种具有P型埋层的积累型DMOS，具有阈值电压较小、导通电阻降低以及较小的栅漏电容等优良特性。
Claims (4)
1.一种具有P型埋层结构的积累型DMOS，包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N-漂移区(3)和金属化源极(12)；所述N-漂移区(3)上层具有N-型轻掺杂区(8)、P型掺杂区(9)、P+重掺杂区(10)和N+重掺杂区(11)；所述P+重掺杂区(10)和N+重掺杂区(11)的上表面与金属化源极(12)接触，所述N+重掺杂区(11)位于两侧的P+重掺杂区(10)之间并与其相互接触；所述P型掺杂区(9)位于P+重掺杂区(10)的正下方并与其相互接触；所述N-型轻掺杂区(8)位于N+重掺杂区(11)的正下方并与其相互接触；所述N-漂移区(3)还具有槽型栅电极和体内场板(6)，所述槽型栅电极沿垂直方向依次贯穿N+重掺杂区(11)和N-型轻掺杂区(8)后延伸入N-漂移区(3)中；所述槽型栅电极由栅氧化层和位于栅氧化层中的栅电极(4)组成，其中栅氧化层的上表面与金属化源极(12)接触，栅氧化层的底部形成厚氧化层；所述体内场板(6)沿垂直方向依次贯穿P+重掺杂区(10)和P型掺杂区(9)后延伸入N-漂移区(3)中；所述体内场板(6)的上表面与金属化源极(12)接触，体内场板(6)的侧面和底部被氧化层(5)包围；其特征在于，所述N-漂移区(3)中还包括多个浮空的P型埋层(7)，所述P型埋层(7)位于栅氧化层和氧化层(5)的正下方；当器件正向导通时，栅电极(4)接正电位，金属化漏极(1)接正电位，金属化源极(12)接零电位；当器件反向阻断时，栅电极(4)和金属化源极(12)短接且接零电位，金属化漏极(1)接正电位。
2.根据权利要求1所述的一种具有P型埋层结构的积累型DMOS，其特征在于，所述氧化层(5)采用的材料为二氧化硅或者二氧化硅和氮化硅的复合材料。
3.根据权利要求2所述的一种具有P型埋层结构的积累型DMOS，其特征在于，所述栅电极(4)采用的材料为多晶硅。
4.根据权利要求3所述的一种具有P型埋层结构的积累型DMOS，其特征在于，所述体内场板(6)采用的材料为多晶硅或者金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610705723.0A CN106057906B (zh) | 2016-08-22 | 2016-08-22 | 一种具有p型埋层的积累型dmos |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610705723.0A CN106057906B (zh) | 2016-08-22 | 2016-08-22 | 一种具有p型埋层的积累型dmos |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106057906A CN106057906A (zh) | 2016-10-26 |
| CN106057906B true CN106057906B (zh) | 2018-11-23 |
Family
ID=57195487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610705723.0A Expired - Fee Related CN106057906B (zh) | 2016-08-22 | 2016-08-22 | 一种具有p型埋层的积累型dmos |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106057906B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107731894B (zh) * | 2017-09-02 | 2020-02-07 | 西安交通大学 | 一种带浮空区的低导通电阻碳化硅igbt器件与制备方法 |
| CN111211174B (zh) * | 2020-03-20 | 2023-01-31 | 济南安海半导体有限公司 | 一种sgt-mosfet半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037632A (en) * | 1995-11-06 | 2000-03-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102820294A (zh) * | 2011-06-03 | 2012-12-12 | 飞兆半导体公司 | 超结mosfet和二极管的集成 |
| CN104103693A (zh) * | 2014-07-25 | 2014-10-15 | 苏州东微半导体有限公司 | 一种u形沟槽的功率器件及其制造方法 |
| CN104380471A (zh) * | 2012-06-13 | 2015-02-25 | 株式会社电装 | 碳化硅半导体装置及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT504290A2 (de) * | 2005-06-10 | 2008-04-15 | Fairchild Semiconductor | Feldeffekttransistor mit ladungsgleichgewicht |
-
2016
- 2016-08-22 CN CN201610705723.0A patent/CN106057906B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037632A (en) * | 1995-11-06 | 2000-03-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102820294A (zh) * | 2011-06-03 | 2012-12-12 | 飞兆半导体公司 | 超结mosfet和二极管的集成 |
| CN104380471A (zh) * | 2012-06-13 | 2015-02-25 | 株式会社电装 | 碳化硅半导体装置及其制造方法 |
| CN104103693A (zh) * | 2014-07-25 | 2014-10-15 | 苏州东微半导体有限公司 | 一种u形沟槽的功率器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106057906A (zh) | 2016-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN115863438A (zh) | 具有分离平面栅结构的金属氧化物半导体场效应晶体管 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN105870179B (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN106158973A (zh) | 一种积累型dmos | |
| CN108292677A (zh) | 一种具有体内场板的折叠型终端 | |
| CN109920839B (zh) | P+屏蔽层电位可调碳化硅mosfet器件及制备方法 | |
| CN106098777A (zh) | 一种***栅积累型dmos器件 | |
| CN109065627A (zh) | 一种具有多晶硅岛的ldmos器件 | |
| CN110518059B (zh) | 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法 | |
| CN111668312A (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
| CN106298939A (zh) | 一种具有复合介质层结构的积累型dmos | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN111384153A (zh) | 一种具有接地p型区的sgt器件及其制备方法 | |
| CN105810754A (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN105590965B (zh) | 一种开启电压可调的平面型金属氧化物半导体二极管 | |
| CN113224148B (zh) | 具有氮化硅阻挡层的sgt器件及制备方法 | |
| CN106057906B (zh) | 一种具有p型埋层的积累型dmos | |
| CN113948578A (zh) | 一种集成了mps二极管的碳化硅mosfet | |
| CN105957894A (zh) | 一种具有复合介质层结构的dmos | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN103531621A (zh) | 一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管 | |
| CN115188812A (zh) | 具有分离平面栅结构的金属氧化物半导体场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181123 Termination date: 20210822 |