JP2009129982A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009129982A
JP2009129982A JP2007300790A JP2007300790A JP2009129982A JP 2009129982 A JP2009129982 A JP 2009129982A JP 2007300790 A JP2007300790 A JP 2007300790A JP 2007300790 A JP2007300790 A JP 2007300790A JP 2009129982 A JP2009129982 A JP 2009129982A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor device
semiconductor
semiconductor chip
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007300790A
Other languages
English (en)
Other versions
JP2009129982A5 (ja
JP5139039B2 (ja
Inventor
Koji Yamano
孝治 山野
Kiyohiro Machida
洋弘 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007300790A priority Critical patent/JP5139039B2/ja
Priority to US12/273,901 priority patent/US7906833B2/en
Priority to KR1020080114951A priority patent/KR20090052282A/ko
Priority to EP08169571A priority patent/EP2065928A3/en
Priority to TW097144823A priority patent/TW200931595A/zh
Priority to CNA2008101809569A priority patent/CN101441992A/zh
Publication of JP2009129982A publication Critical patent/JP2009129982A/ja
Publication of JP2009129982A5 publication Critical patent/JP2009129982A5/ja
Application granted granted Critical
Publication of JP5139039B2 publication Critical patent/JP5139039B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置の製造コストの低減を図ることができると共に、半導体装置の歩留まり及び信頼性を向上させることのできる半導体装置及びその製造方法を提供する。
【解決手段】複数の半導体チップ形成領域Ａ、及び前記複数の半導体チップ形成領域の間に配置され、基板切断位置を含むスクライブ領域Ｂを有する半導体基板３１の、前記複数の半導体チップ形成領域に、電極パッド２３を有する半導体チップ１１を形成する半導体チップ形成工程と、前記半導体チップ上に、第１の絶縁層１３を形成する第１の絶縁層形成工程と、前記第１の絶縁層上に、開口部を有する第２の絶縁層１６を形成する第２の絶縁層形成工程と、前記基板切断位置Ｃに対応する部分の前記半導体基板を切断する切断工程と、を有する半導体装置の製造方法であって、前記開口部は、前記基板切断位置を露出するように形成されることを特徴とする。
【選択図】図２５

Description

本発明は、半導体装置及びその製造方法に係り、平面視した状態で半導体チップと略同じ大きさであり、半導体チップが配線パターンにフリップチップ接続された半導体装置及びその製造方法に関する。
近年、半導体応用製品はデジタルカメラや携帯電話などの各種モバイル機器用途等として小型化、薄型化、軽量化が急激に進んでいる。それに伴い半導体装置にも小型化、高密度化が要求され、平面視した状態で半導体チップと略同じ大きさとされた所謂チップサイズパッケージ（ＣＳＰ）と呼ばれる半導体装置（例えば、図１参照）が開発され、様々な製造方法が提案されている（例えば、特許文献１、２参照）。又、このような半導体装置には小型化、高密度化が要求されると同時に低価格化も強く要求されている。
ところで、チップサイズパッケージと呼ばれる半導体装置の製造工程においては、不良チップ部もパッケージするため、半導体装置の歩留まりが低下することで製造コストの増加を招き、低価格化の実現を妨げている。不良チップ部が製造される要因の一つとして、半導体チップと半導体チップを覆う絶縁性を有する樹脂層との密着性が悪いことが挙げられる。半導体チップと樹脂層との密着性が悪いことに起因し、半導体チップと樹脂層とが剥離することが従来から問題となっており、この問題を解決するための方法が提案されている。
以下、図面を参照しながら、上記問題を解決するために、従来から提案されている半導体装置及びその製造方法について説明する。図１は、従来の半導体装置の断面図である。図１を参照するに、従来の半導体装置１００は、半導体チップ１０１と、内部接続端子１０２と、樹脂層１０３と、配線パターン１０４と、ソルダーレジスト１０６と、外部接続端子１０７とを有する。
図２は、従来の半導体装置が形成される半導体基板の平面図である。図２において、１１０は半導体基板、Ｃはダイサーが半導体基板１１０を切断する位置（以下、「基板切断位置Ｃ」とする）を示しており、半導体基板１１０は、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域Ｂとを有する。複数の半導体装置形成領域Ａは、半導体装置１００が形成される領域である。半導体基板１１０は、薄板化され、かつ基板切断位置Ｃにおいて切断されることにより、図１に示す半導体基板１０９となる基板である。
図１において、半導体チップ１０１は、薄板化された半導体基板１０９と、半導体集積回路１１１と、複数の電極パッド１１２と、保護膜１１３とを有する。半導体基板１０９は、例えば、薄板化されたＳｉウエハが個片化されたものである。
半導体集積回路１１１は、半導体基板１０９の表面側に設けられている。半導体集積回路１１１は、拡散層、絶縁層、ビア、及び配線等（図示せず）から構成されている。複数の電極パッド１１２は、半導体集積回路１１１上に設けられている。複数の電極パッド１１２は、半導体集積回路１１１に設けられた配線と電気的に接続されている。保護膜１１３は、半導体集積回路１１１上に設けられている。保護膜１１３は、半導体集積回路１１１を保護するための膜である。
内部接続端子１０２は、電極パッド１１２上に設けられている。内部接続端子１０２の上端部は、樹脂層１０３から露出されている。内部接続端子１０２の上端部は、配線パターン１０４と接続されている。樹脂層１０３は、電極パッド１１２が設けられた側の半導体チップ１０１の、電極パッド１１２の形成領域以外の部分を覆うように設けられている。
配線パターン１０４は、樹脂層１０３上に設けられている。配線パターン１０４は、内部接続端子１０２と接続されている。配線パターン１０４は、内部接続端子１０２を介して、電極パッド１１２と電気的に接続されている。配線パターン１０４は、外部接続端子１０７が配設される外部接続端子配設領域１０４Ａを有する。ソルダーレジスト１０６は、外部接続端子配設領域１０４Ａ及びスクライブ領域Ｂ以外の部分に、配線パターン１０４を覆うように設けられている。外部接続端子１０７は、配線パターン１０４の外部接続端子配設領域１０４Ａに設けられている。
なお、半導体装置１００のスクライブ領域Ｂには樹脂層１０３及びソルダーレジスト１０６が形成されてなく、後述するように、半導体基板１１０が基板切断位置Ｃで切断される際に、半導体チップ１０１のみが切断されるため、半導体装置１００の外周部において半導体チップ１０１の主面が露出しており、半導体チップ１０１と絶縁層１０３及びソルダーレジスト１０６との境界部分には、段差が生じている。
図３〜図１０は、従来の半導体装置の製造工程を示す図である。図３〜図１０において、図１に示す従来の半導体装置１００と同一構成部分には同一符号を付す。又、図３〜図１０において、Ｃはダイシングブレードが半導体基板１１０を切断する位置（以下、「基板切断位置Ｃ」とする）、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域（以下、「スクライブ領域Ｂ」とする）を示している。
始めに、図３に示す工程では、薄板化される前の半導体基板１１０の表面側に、半導体集積回路１１１、複数の電極パッド１１２、及び保護膜１１３を有した半導体チップ１０１を形成する。次いで、図４に示す工程では、保護膜１１３上に感光性を有する絶縁材料を塗布し、次いで、この感光性を有する絶縁材料を露光、現像することで複数の電極パッド１１２の形成領域及びスクライブ領域Ｂを露出する開口部を有する樹脂層１０３を形成する。
次いで、図５に示す工程では、複数の電極パッド１１２上に内部接続端子１０２を形成する。この段階では、複数の内部接続端子１０２には、高さのばらつきがある。次いで、図６に示す工程では、複数の内部接続端子１０２に平坦な板１１５を押し当てて、複数の内部接続端子１０２の高さを揃える。
次いで、図７に示す工程では、図６に示す構造体の上面に配線パターン１０４を形成する。具体的には、配線パターン１０４は、例えば、図６に示す構造体に金属箔（図示せず）を貼り付け、次いで、金属箔上を覆うようにレジスト（図示せず）を塗布し、次いで、このレジストを露光、現像することで配線パターン１０４の形成領域に対応する部分の金属箔上にレジスト膜（図示せず）を形成する。その後、上記レジスト膜をマスクとして金属箔をエッチングすることで、配線パターン１０４を形成する（サブトラクティブ法）。その後、レジスト膜を除去する。
次いで、図８に示す工程では、外部接続端子配設領域１０４Ａ及びスクライブ領域Ｂ以外の部分に、配線パターン１０４を覆うようにソルダーレジスト１０６を形成する。次いで、図９に示す工程では、半導体基板１１０の裏面側から半導体基板１１０を研磨して、半導体基板１１０を薄板化する。次いで、図１０に示す工程では、外部接続端子配設領域１０４Ａに外部接続端子１０７を形成する。
その後、基板切断位置Ｃに対応する部分の半導体基板１１０を切断することで、複数の半導体装置１００が製造されるが、図１０に示す構造体のスクライブ領域Ｂには樹脂層１０３及びソルダーレジスト１０６が形成されてなく、半導体チップ１０１の主面が露出しているため、半導体基板１１０を切断する際には、樹脂層１０３及びソルダーレジスト１０６は切断されず、半導体チップ１０１のみが切断される。これにより、半導体チップ１０１と樹脂層１０３との界面が剥離し、半導体装置１００の歩留まりが低下するという問題の発生を防いでいる（例えば、特許文献３参照）。
特開平９−６４０６９号公報 特開２００２−３１３９８５号公報 特開２００２−３２９８０９号公報
しかしながら、従来の半導体装置１００の製造方法では、図４に示すように、樹脂層１０３を形成する際に、保護膜１１３上に感光性を有する絶縁材料を塗布した後、複数の電極パッド１１２の形成領域及びスクライブ領域Ｂを露出する開口部を形成するために、感光性を有する絶縁材料を露光、現像するという特別な工程が必要となり、半導体装置１００の製造コストが増加するという問題があった。又、半導体チップ１０１の主面が露出しているため、半導体装置１００の信頼性が低下する虞があるという問題があった。
そこで本発明は、上述した問題点に鑑みてなされたものであり、半導体装置の製造コストの低減を図ることができると共に、半導体装置の歩留まり及び信頼性を向上させることのできる半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明は、半導体チップと絶縁層（第１の絶縁層）とが剥離する主要因が、絶縁層の上層として形成されるソルダーレジスト（第２の絶縁層）による引張応力、硬化収縮力により、絶縁層（第１の絶縁層）が半導体チップと離れる方向に引っ張られる点にあることを見出し、この点に着目して、ソルダーレジスト（第２の絶縁層）による引張応力、硬化収縮力による影響を低減し、半導体チップと絶縁層（第１の絶縁層）との剥離を防止するために、スクライブ領域の全部又は一部にソルダーレジスト（第１の絶縁層）を形成せず、半導体基板の基板切断位置に対応する部分のソルダーレジスト（第２の絶縁層）が必ず開口されるようにしたものであり、第１の発明は、複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置され、基板切断位置を含むスクライブ領域を有する半導体基板の、前記複数の半導体チップ形成領域に、電極パッドを有する半導体チップを形成する半導体チップ形成工程と、前記半導体チップ上に、第１の絶縁層を形成する第１の絶縁層形成工程と、前記第１の絶縁層上に、開口部を有する第２の絶縁層を形成する第２の絶縁層形成工程と、前記基板切断位置に対応する部分の前記半導体基板を切断する切断工程と、を有する半導体装置の製造方法であって、前記開口部は、前記基板切断位置を露出するように形成されることを特徴とする。
第２の発明は、第１の発明に係る半導体装置の製造方法において、更に、前記半導体チップ形成工程の後に、前記電極パッド上に、内部接続端子を形成する内部接続端子形成工程と、前記第１の絶縁層形成工程の後に、前記第１の絶縁層上に、前記内部接続端子と電気的に接続される金属層を形成する金属層形成工程と、前記金属層をエッチングして配線パターンを形成する配線パターン形成工程と、前記配線パターンの所定の領域に前記配線パターンと電気的に接続される外部接続端子を形成する外部接続端子形成工程と、を有することを特徴とする。
第３の発明は、第１又は第２の発明に係る半導体装置の製造方法において、前記第１の絶縁層は、前記スクライブ領域に対応する前記半導体チップを露出しないように形成されることを特徴とする。
第４の発明は、第１乃至第３の何れか一の発明に係る半導体装置の製造方法において、前記第１の絶縁層は、非感光性の絶縁材料によって形成されることを特徴とする。
第５の発明は、第１乃至第４の何れか一の発明に係る半導体装置の製造方法において、前記開口部は、エッチング処理工程を含むフォトリソグラフィ法によって形成されることを特徴とする。
第６の発明は、複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置され、基板切断位置を含むスクライブ領域を有する半導体基板の、前記複数の半導体チップ形成領域に形成された、電極パッドを有する半導体チップと、前記半導体チップ上に形成された、第１の絶縁層と、前記第１の絶縁層上に形成された、開口部を有する第２の絶縁層と、を有する半導体装置であって、前記開口部は、前記基板切断位置を露出していることを特徴とする。
第７の発明は、第６の発明に係る半導体装置において、更に、前記電極パッド上に形成された、内部接続端子と、前記第１の絶縁層上に形成され、前記内部接続端子と電気的に接続される金属層からなる配線パターンと、前記配線パターンと電気的に接続される外部接続端子と、を有することを特徴とする。
第８の発明は、第６又は第７の発明に係る半導体装置において、前記第１の絶縁層は、前記スクライブ領域に対応する前記半導体チップを露出していないことを特徴とする。
第９の発明は、第６乃至第８の何れか一の発明に係る半導体装置において、前記第１の絶縁層は、非感光性の絶縁材料によって形成されていることを特徴とする。
第１０の発明は、第６乃至第９の何れか一の発明に係る半導体装置において、前記開口部は、エッチング処理工程を含むフォトリソグラフィ法によって形成されていることを特徴とする。
本発明によれば、半導体装置の製造コストの低減を図ることができると共に、半導体装置の歩留まり及び信頼性を向上させることのできる半導体装置及びその製造方法を提供することができる。
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
〈第１の実施の形態〉
図１１は、本発明の第１の実施の形態に係る半導体装置の断面図である。図１１を参照するに、第１の実施の形態の半導体装置１０は、半導体チップ１１と、内部接続端子１２と、絶縁層１３（第１の絶縁層）と、金属層２６及び第２の金属層２７からなる配線パターン１４と、ソルダーレジスト１６（第２の絶縁層）と、外部接続端子１７とを有する。又、Ｄ部は、従来の半導体装置において、剥離が問題となっていた部分を示している。
図１２は、本発明の第１の実施の形態に係る半導体装置が形成される半導体基板の平面図である。図１２において、３１は半導体基板、Ｃはダイサーが半導体基板３１を切断する位置（以下、「基板切断位置Ｃ」とする）を示しており、半導体基板３１は、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域Ｂとを有する。複数の半導体装置形成領域Ａは、半導体装置１０が形成される領域である。半導体基板３１は、薄板化され、かつ基板切断位置Ｃにおいて切断されることにより、図１１に示す半導体基板２１となる基板である。
図１１において、半導体チップ１１は、半導体基板２１と、半導体集積回路２２と、複数の電極パッド２３と、保護膜２４とを有する。半導体基板２１は、半導体集積回路２２を形成するための基板である。半導体基板２１は、薄板化されている。半導体基板２１の厚さＴ1は、例えば、１００μｍ〜３００μｍとすることができる。半導体基板２１は、例えば、薄板化されたＳｉウエハが個片化されたものである。
半導体集積回路２２は、半導体基板２１の表面側に設けられている。半導体集積回路２２は、半導体基板２１に形成された拡散層（図示せず）、半導体基板２１上に積層された絶縁層（図示せず）、及び積層された絶縁層に設けられたビア（図示せず）及び配線等（図示せず）から構成されている。
電極パッド２３は、半導体集積回路２２上に複数設けられている。電極パッド２３は、半導体集積回路２２に設けられた配線（図示せず）と電気的に接続されている。電極パッド２３の材料としては、例えば、Ａｌを用いることができる。
保護膜２４は、半導体集積回路２２上に設けられている。保護膜２４は、半導体集積回路２２を保護するための膜である。保護膜２４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。
内部接続端子１２は、電極パッド２３上に設けられている。内部接続端子１２は、半導体集積回路２２と配線パターン１４とを電気的に接続するためのものである。内部接続端子１２の高さＨ１は、例えば、１０μｍ〜６０μｍとすることができる。内部接続端子１２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプは、例えば、ボンディング法やめっき法により形成することができる。
絶縁層１３（第１の絶縁層）は、内部接続端子１２の上面１２Ａを除く内部接続端子１２部分及び半導体チップ１１上を覆うように設けられている。内部接続端子１２の上面１２Ａは、絶縁層１３から露出されている。絶縁層１３の上面１３Ａは、内部接続端子１２の上面１２Ａと略面一とされている。絶縁層１３としては、例えば、粘着性を有したシート状の絶縁層（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁層（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。絶縁層１３の厚さＴ2は、例えば、１０μｍ〜６０μｍとすることができる。
配線パターン１４は、金属層２６及び第２の金属層２７からなり、内部接続端子１２の上面１２Ａと接触するように、絶縁層１３の上面１３Ａに設けられている。配線パターン１４は、内部接続端子１２を介して、半導体集積回路２２と電気的に接続されている。配線パターン１４は、外部接続端子１７が配設される外部接続端子配設領域１４Ａを有する。配線パターン１４の材料としては、例えば、Ｃｕを用いることができる。配線パターン１４の厚さは、例えば、１２μｍとすることができる。
ソルダーレジスト１６（第２の絶縁層）は、外部接続端子配設領域１４Ａ及びスクライブ領域Ｂの全部又は一部を開口し、配線パターン１４を覆うように設けられている。なお、基板切断位置Ｃに対応する部分のソルダーレジスト１６は、必ず開口されている。外部接続端子１７は、配線パターン１４の外部接続端子配設領域１４Ａに設けられている。外部接続端子１７は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続される端子である。外部接続端子１７としては、例えば、はんだバンプを用いることができる。
なお、半導体装置１０のスクライブ領域Ｂの全部又は一部にはソルダーレジスト１６が形成されてなく、基板切断位置Ｃに対応する部分のソルダーレジスト１６は、必ず開口されているため、半導体基板３１が基板切断位置Ｃで切断される際に、半導体チップ１１及び絶縁層１３が切断され、ソルダーレジスト１６は切断されない。従って、半導体装置１０の外周部において絶縁層１３が露出しており（半導体チップ１１の主面は露出していない）、絶縁層１３の切断面と、ソルダーレジスト１６の端面とは一定の距離Ｌ１を有している。
このように、スクライブ領域の全部又は一部にソルダーレジストを形成せず、基板切断位置Ｃに対応する部分のソルダーレジスト１６が必ず開口されているため、絶縁層１３の切断面と、ソルダーレジスト１６の端面とは一定の距離Ｌ１を有し、ソルダーレジスト１６による引張応力、硬化収縮力が、Ｄ部に与える影響を低減する（Ｄ部に掛かる応力を緩和する）ことが可能となり、半導体チップ１１と絶縁層１３との剥離を防止することができる。
図１３〜図２８は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。図１３〜図２８において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。図１３〜図２８において、Ｃはダイシングブレードが半導体基板３１を切断する位置（以下、「基板切断位置Ｃ」とする）、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域（以下、「スクライブ領域Ｂ」とする）を示している。
始めに、図１３に示す工程では、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域Ｂとを有した半導体基板３１を準備する（図１２参照）。半導体基板３１は、薄板化され、かつ基板切断位置Ｃにおいて切断されることにより、先に説明した半導体基板２１（図１１参照）となるものである。半導体基板３１としては、例えば、Ｓｉウエハを用いることができる。半導体基板３１の厚さＴ３は、例えば、５００μｍ〜７７５μｍとすることができる。
次いで、図１４に示す工程では、半導体装置形成領域Ａに対応する半導体基板３１の表面側に、周知の手法により、半導体集積回路２２、電極パッド２３、及び保護膜２４を有した半導体チップ１１を形成する（半導体チップ形成工程）。電極パッド２３の材料としては、例えば、Ａｌを用いることができる。保護膜２４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。
次いで、図１５に示す工程では、複数の半導体装置形成領域Ａに設けられた複数の電極パッド２３上にそれぞれ内部接続端子１２を形成する（内部接続端子形成工程）。内部接続端子１２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とＮｉ膜上に積層されるＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプは、例えば、ボンディング法により形成することができる。なお、図１５に示す工程で形成された複数の内部接続端子１２には、高さばらつきが存在する。
次いで、図１６に示す工程では、内部接続端子１２が設けられた側の複数の半導体チップ１１（複数の半導体チップ１１の表面側）及び内部接続端子１２を覆うように絶縁層１３（第１の絶縁層）を形成する（第１の絶縁層形成工程）。絶縁層１３としては、粘着性を有したシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。
粘着性を有したシート状の絶縁樹脂を用いた場合は、図１５に示す構造体の上面側にシート状の絶縁樹脂を貼り付けることで絶縁層１３を形成する。また、絶縁層１３としてペースト状の絶縁樹脂を用いた場合は、図１５に示す構造体の上面側に印刷法によりペースト状の絶縁樹脂を形成し、その後、プリベークして絶縁樹脂を半硬化させる。この半硬化した絶縁樹脂は、接着性を有する。絶縁層１３の厚さＴ４は、例えば、２０μｍ〜１００μｍとすることができる。
次いで、図１７に示す工程では、絶縁層１３の上面１３Ａに金属箔２５を形成する。具体的には、金属箔２５としてＣｕ箔を用意し、このＣｕ箔を絶縁層１３の上面１３Ａに貼り付ける。金属箔２５の厚さＴ5は、例えば、１０μｍとすることができる。
次いで、図１８に示す工程では、図１７に示す構造体を加熱した状態で、金属箔２５の上面２５Ａ側から金属箔２５を押圧して、金属箔２５の下面２５Ｂと複数の内部接続端子１２の上面１２Ａとを接触させて、金属箔２５と内部接続端子１２とを圧着させる（圧着工程）。また、図１７に示す構造体を加熱することにより、絶縁層１３は硬化する。圧着後の絶縁層１３の厚さＴ2は、例えば、１０μｍ〜６０μｍとすることができる。次いで、図１９に示す工程では、金属箔２５をエッチングにより全て除去する。図１７〜図１９に示す工程により、後述する図２０の工程において、金属層２６と内部接続端子１２との密着性を高めることができる。
次いで、図２０に示す工程では、図１９に示す構造体の上面（絶縁層１３の上部１３Ａ）を覆うように、例えば、スパッタリング法等により、金属層２６を形成する（金属層形成工程）。金属層２６と内部接続端子１２とは、電気的に接続される。金属層２６としては、例えば、Ｃｕ層、Ｃｕ層及びＣｒ層からなる積層体、Ｃｕ層及びＴｉ層からなる積層体等を用いることができる。又、無電解Ｃｕメッキ層でもよいし、蒸着法、塗布法または化学気相成長法（ＣＶＤ）等により形成された金属薄膜層であってもよいし、上記の金属層形成方法を組み合わせてもよい。金属層２６の厚さＴ６は、例えば、１０μｍとすることができる。
次いで、図２１に示す工程では、図２０に示す構造体の上面（金属層２６の上部２６Ａ）を覆うように、例えば、金属層２６を給電層として、電解メッキ法等により第２の金属層２７を形成する（金属層形成工程）。具体的には、第２の金属層２７としては、Ｃｕ等を用いることができる。第２の金属層２７の厚さＴ７は、例えば、１０μｍとすることができる。次いで、図２２に示す工程では、第２の金属層２７の上面２７Ａにレジストを塗布し、次いで、このレジストを露光、現像することで配線パターン１４の形成領域に対応する部分の第２の金属層２７の上部２７Ａにレジスト膜２８を形成する。
次いで、図２３に示す工程では、レジスト膜２８をマスクとして金属層２６及び第２の金属層２７をエッチングし、レジスト膜２８が形成されていない部分の金属層２６及び第２の金属層２７を除去することで、配線パターン１４を形成する（配線パターン形成工程）。
次いで、図２４に示す工程では、図２３に示すレジスト膜２８を除去する。その後、配線パターン１４の粗化処理を行う。配線パターン１４の粗化処理は、黒化処理又は粗化エッチング処理のいずれかの方法により行うことができる。上記粗化処理は、配線パターン１４の上面及び側面に形成されるソルダーレジスト１６と配線パターン１４との密着性を向上させるためのものである。
次いで、図２５に示す工程では、配線パターン１４と絶縁層１３上とを覆うように、レジストを塗布し、次いで、フォトリソグラフィ法によりレジストを露光、現像し、外部接続端子配設領域１４Ａ及びスクライブ領域Ｂの全部又は一部に対応する部分のレジストをエッチングにより除去し、外部接続端子配設領域１４Ａ及びスクライブ領域Ｂの全部又は一部を露出する開口部を有するソルダーレジスト１６（第２の絶縁層）を形成する（第２の絶縁層形成工程）。
なお、スクライブ領域Ｂの全部又は一部を露出する開口部は、必ず、基板切断位置Ｃを露出するように形成される。ソルダーレジスト１６の厚さは、例えば、２５μｍとすることができる。スクライブ領域Ｂの幅は、例えば、２００μｍとすることができる。又、スクライブ領域Ｂに対応するソルダーレジスト１６の開口部の幅Ｗ１は、ソルダーレジスト１６と図２４に示す構造体とのアライメントずれ等を考慮し、例えば、１５０μｍとすることができる。
次いで、図２６に示す工程では、半導体基板３１の裏面側から半導体基板３１を研磨又は研削して、半導体基板３１を薄板化する。半導体基板３１の薄板化には、例えば、バックサイドグラインダーを用いることができる。薄板化後の半導体基板３１の厚さＴ１は、例えば、１００μｍ〜３００μｍとすることができる。
次いで、図２７に示す工程では、配線パターン１４の外部接続端子配設領域１４Ａに外部接続端子１７を形成する（外部接続端子形成工程）。これにより、複数の半導体装置形成領域Ａに半導体装置１０に相当する構造体が形成される。次いで、図２８に示す工程では、スクライブ領域Ｂに対応する半導体基板３１を基板切断位置Ｃに沿って切断する（切断工程）ことで、複数の半導体装置１０が製造される。半導体基板３１の切断は、例えば、ダイシングによって行う。
なお、半導体装置１０のスクライブ領域Ｂの全部又は一部にはソルダーレジスト１６が形成されてなく、基板切断位置Ｃに対応する部分のソルダーレジスト１６は必ず開口されている。従って、半導体基板３１が基板切断位置Ｃで切断される際に、半導体チップ１１及び絶縁層１３が切断され、ソルダーレジスト１６は切断されないため、半導体装置１０の外周部において絶縁層１３が露出しており（半導体チップ１１の主面は露出していない）、絶縁層１３とソルダーレジスト１６との境界部分には、段差が生じている。
本発明の第１の実施の形態の半導体装置及びその製造方法によれば、半導体装置１０のスクライブ領域Ｂの全部又は一部にソルダーレジスト１６（第２の絶縁層）を形成せず、基板切断位置Ｃに対応する部分のソルダーレジスト１６（第２の絶縁層）が必ず開口されているため、絶縁層１３（第１の絶縁層）の切断面と、ソルダーレジスト１６（第２の絶縁層）の端面とは一定の距離Ｌ１を有し、ソルダーレジスト１６（第２の絶縁層）による引張応力、硬化収縮力が、Ｄ部に与える影響を低減する（Ｄ部に掛かる応力を緩和する）ことが可能となり、半導体チップ１１と絶縁層１３（第１の絶縁層）が剥離することが抑制され、半導体装置１０の歩留まりを向上させることができる。
又、半導体チップ１１を覆うように絶縁層１３（第１の絶縁層）を形成する際に、スクライブ領域Ｂを露出する開口部を形成するために絶縁層１３（第１の絶縁層）を構成する絶縁材料を露光、現像するという特別な工程（図４参照）が必要ないため、半導体装置１０の製造コストの低減を図ることができる。
又、半導体チップ１１を覆うように絶縁層１３（第１の絶縁層）を形成する際に、スクライブ領域Ｂを露出する開口部を形成するために絶縁層１３（第１の絶縁層）を構成する絶縁材料を露光、現像するという特別な工程（図４参照）が必要ないため、絶縁層１３（第１の絶縁層）を構成する絶縁材料として、必ずしも感光性を有する絶縁材料を選定しなくてもよく、非感光性の絶縁材料を選定することが可能となり、絶縁層１３（第１の絶縁層）の設計自由度を高めることができる。
又、半導体チップ１１全体が絶縁層１３（第１の絶縁層）で覆われており、半導体チップ１１の主面が露出していないため、半導体装置１０の信頼性を向上させることができる。
〈第２の実施の形態〉
図２９は、本発明の第２の実施の形態に係る半導体装置の断面図である。図２９において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。図２９を参照するに、第２の実施の形態の半導体装置４０は、第１の実施の形態の半導体装置１０に設けられた金属層２６と第２の金属層２７とからなる配線パターン１４の代わりに、金属層２６からなる配線パターン４１を設けた以外は半導体装置１０と同様に構成される。
図３０〜図３６は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図である。図３０〜図３６において、第２の実施の形態の半導体装置４０と同一構成部分には同一符号を付す。図３０〜図３６を参照して、第２の実施の形態の半導体装置４０の製造方法について説明する。始めに、本発明の第１の実施の形態で説明した図１３〜図２０に示す工程と同様な処理を行うことにより、図２０に示す構造体を形成する。次いで、図３０に示す工程では、図２０に示す構造体の上面（金属層２６の上部２６Ａ）にレジストを塗布し、次いで、このレジストを露光、現像することで配線パターン４１の形成領域に対応する部分の金属層２６上にレジスト膜２８を形成する。
次いで、図３１に示す工程では、レジスト膜２８をマスクとして金属層２６をエッチングし、レジスト膜２８が形成されていない部分の金属層２６を除去することで、配線パターン４１を形成する（配線パターン形成工程）。
次いで、図３２に示す工程では、図３１に示すレジスト膜２８を除去する。その後、配線パターン４１の粗化処理を行う。配線パターン４１の粗化処理は、黒化処理又は粗化エッチング処理のいずれかの方法により行うことができる。上記粗化処理は、配線パターン４１の上面及び側面に形成されるソルダーレジスト１６と配線パターン４１との密着性を向上させるためのものである。
次いで、図３３に示す工程では、配線パターン４１と絶縁層１３上とを覆うように、レジストを塗布し、次いで、フォトリソグラフィ法によりレジストを露光、現像し、外部接続端子配設領域４１Ａ及びスクライブ領域Ｂの全部又は一部に対応する部分のレジストをエッチングにより除去し、外部接続端子配設領域４１Ａ及びスクライブ領域Ｂの全部又は一部を露出する開口部を有するソルダーレジスト１６（第２の絶縁層）を形成する（第２の絶縁層形成工程）。
なお、スクライブ領域Ｂの全部又は一部を露出する開口部は、必ず、基板切断位置Ｃを露出するように形成される。ソルダーレジスト１６の厚さは、例えば、２５μｍとすることができる。スクライブ領域Ｂの幅は、例えば、２００μｍとすることができる。又、スクライブ領域に対応するソルダーレジスト１６の開口部の幅Ｗ１は、ソルダーレジスト１６と図３２に示す構造体とのアライメントずれ等を考慮し、例えば、１５０μｍとすることができる。
次いで、図３４に示す工程では、半導体基板３１の裏面側から半導体基板３１を研磨又は研削して、半導体基板３１を薄板化する。半導体基板３１の薄板化には、例えば、バックサイドグラインダーを用いることができる。薄板化後の半導体基板３１の厚さＴ１は、例えば、１００μｍ〜３００μｍとすることができる。
次いで、図３５に示す工程では、配線パターン４１の外部接続端子配設領域４１Ａに外部接続端子１７を形成する（外部接続端子形成工程）。これにより、複数の半導体装置形成領域Ａに半導体装置４０に相当する構造体が形成される。次いで、図３６に示す工程では、スクライブ領域Ｂに対応する半導体基板３１を基板切断位置Ｃに沿って切断する（切断工程）ことで、複数の半導体装置４０が製造される。半導体基板３１の切断は、例えば、ダイシングによって行う。
なお、半導体装置４０のスクライブ領域Ｂの全部又は一部にはソルダーレジスト１６が形成されてなく、基板切断位置Ｃに対応する部分のソルダーレジスト１６は必ず開口されている。従って、半導体基板３１が基板切断位置Ｃで切断される際に、半導体チップ１１及び絶縁層１３が切断され、ソルダーレジスト１６は切断されないため、半導体装置１０の外周部において絶縁層１３が露出しており（半導体チップ１１の主面は露出していない）、絶縁層１３の切断面と、ソルダーレジスト１６の端面とは一定の距離Ｌ１を有している。
本発明の第２の実施の形態の半導体装置及びその製造方法によれば、本発明の第１の実施の形態の半導体装置及びその製造方法と同様に、半導体装置４０のスクライブ領域Ｂの全部又は一部にソルダーレジスト１６（第２の絶縁層）を形成せず、基板切断位置Ｃに対応する部分のソルダーレジスト１６（第２の絶縁層）が必ず開口されているため、絶縁層１３（第１の絶縁層）の切断面と、ソルダーレジスト１６（第２の絶縁層）の端面とは一定の距離Ｌ１を有し、ソルダーレジスト１６（第２の絶縁層）による引張応力、硬化収縮力が、Ｄ部に与える影響を低減する（Ｄ部に掛かる応力を緩和する）ことが可能となり、半導体チップ１１と絶縁層１３（第１の絶縁層）が剥離することが抑制され、半導体装置４０の歩留まりを向上させることができる。
又、半導体チップ１１を覆うように絶縁層１３（第１の絶縁層）を形成する際に、スクライブ領域Ｂを露出する開口部を形成するために絶縁層１３（第１の絶縁層）を構成する絶縁材料を露光、現像するという特別な工程（図４参照）が必要ないため、半導体装置４０の製造コストの低減を図ることができる。
又、半導体チップ１１を覆うように絶縁層１３（第１の絶縁層）を形成する際に、スクライブ領域Ｂを露出する開口部を形成するために絶縁層１３（第１の絶縁層）を構成する絶縁材料を露光、現像するという特別な工程（図４参照）が必要ないため、絶縁層１３（第１の絶縁層）を構成する絶縁材料として、必ずしも感光性を有する絶縁材料を選定しなくてもよく、非感光性の絶縁材料を選定することが可能となり、絶縁層１３（第１の絶縁層）の設計自由度を高めることができる。
又、半導体チップ１１全体が絶縁層１３（第１の絶縁層）で覆われており、半導体チップ１１の主面が露出していないため、半導体装置４０の信頼性を向上させることができる。
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、本発明の第１の実施の形態及び第２の実施の形態において、第1の絶縁層上に配線パターン（再配線）を形成する例について説明したが、本発明は、半導体チップ上に第１の絶縁層と第２の絶縁層とがこの順番で積層され、第２の絶縁層が第１の絶縁層に応力を及ぼし、半導体チップと第１の絶縁層とが剥離する場合に有効であるから、半導体チップ上に第１の絶縁層と第２の絶縁層とがこの順番で積層されるような構造を有する半導体装置であれば、再配線を形成しない場合にも適用することができる。
又、配線パターン（再配線）を形成する方法は、本発明の第１の実施の形態及び第２の実施の形態において説明した方法に限定されることはなく、例えば、
絶縁層上に金属層を形成し、次いで、金属層の上面にレジストを塗布し、レジストを露光、現像することで、配線形成領域を露出する開口部を有したレジスト膜を形成し、次いで、金属層を給電層として、電解めっき法等により、開口部に金属膜を形成し、次いで、レジスト膜を除去し、次いで、金属膜が形成されていない領域の金属層をエッチングによって除去することで、金属層と金属膜とからなる配線パターンを形成する方法(セミアディティブ)等を用いても構わない。
従来の半導体装置の断面図である。 半導体基板の平面図である。 従来の半導体装置の製造工程を示す図（その１）である。 従来の半導体装置の製造工程を示す図（その２）である。 従来の半導体装置の製造工程を示す図（その３）である。 従来の半導体装置の製造工程を示す図（その４）である。 従来の半導体装置の製造工程を示す図（その５）である。 従来の半導体装置の製造工程を示す図（その６）である。 従来の半導体装置の製造工程を示す図（その７）である。 従来の半導体装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 半導体基板の平面図である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１６）である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その７）である。
符号の説明
１０，４０，１００ 半導体装置
１１，１０１ 半導体チップ
１２，１０２ 内部接続端子
１２Ａ，１３Ａ，２５Ａ，２６Ａ，２７Ａ，１０３Ａ 上部
１３，１０３ 絶縁層
１４，４１，１０４ 配線パターン
１４Ａ，４１Ａ，１０４Ａ 外部接続端子配設領域
１６，１０６ ソルダーレジスト
１７，１０７ 外部接続端子
２１，３１，１０９，１１０ 半導体基板
２２，１１１ 半導体集積回路
２３，１１２ 電極パッド
２４，１１３ 保護膜
２５ 金属箔
２５Ｂ 下部
２６ 金属層
２７ 第２の金属層
２８ レジスト膜
Ａ 半導体装置形成領域
Ｂ スクライブ領域
Ｃ 基板切断位置
Ｌ１ 距離
Ｔ1〜Ｔ７ 厚さ
Ｈ１ 高さ
Ｗ１ 幅

Claims (10)

  1. 複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置され、基板切断位置を含むスクライブ領域を有する半導体基板の、前記複数の半導体チップ形成領域に、電極パッドを有する半導体チップを形成する半導体チップ形成工程と、前記半導体チップ上に、第１の絶縁層を形成する第１の絶縁層形成工程と、前記第１の絶縁層上に、開口部を有する第２の絶縁層を形成する第２の絶縁層形成工程と、前記基板切断位置に対応する部分の前記半導体基板を切断する切断工程と、を有する半導体装置の製造方法であって、
    前記開口部は、前記基板切断位置を露出するように形成されることを特徴とする半導体装置の製造方法。
  2. 更に、前記半導体チップ形成工程の後に、前記電極パッド上に、内部接続端子を形成する内部接続端子形成工程と、
    前記第１の絶縁層形成工程の後に、前記第１の絶縁層上に、前記内部接続端子と電気的に接続される金属層を形成する金属層形成工程と、
    前記金属層をエッチングして配線パターンを形成する配線パターン形成工程と、
    前記配線パターンの所定の領域に前記配線パターンと電気的に接続される外部接続端子を形成する外部接続端子形成工程と、を有することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第１の絶縁層は、前記スクライブ領域に対応する前記半導体チップを露出しないように形成されることを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記第１の絶縁層は、非感光性の絶縁材料によって形成されることを特徴とする請求項１乃至３の何れか一項記載の半導体装置の製造方法。
  5. 前記開口部は、エッチング処理工程を含むフォトリソグラフィ法によって形成されることを特徴とする請求項１乃至４の何れか一項記載の半導体装置の製造方法。
  6. 複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置され、基板切断位置を含むスクライブ領域を有する半導体基板の、前記複数の半導体チップ形成領域に形成された、電極パッドを有する半導体チップと、前記半導体チップ上に形成された、第１の絶縁層と、前記第１の絶縁層上に形成された、開口部を有する第２の絶縁層と、を有する半導体装置であって、
    前記開口部は、前記基板切断位置を露出していることを特徴とする半導体装置。
  7. 更に、前記電極パッド上に形成された、内部接続端子と、
    前記第１の絶縁層上に形成され、前記内部接続端子と電気的に接続される金属層からなる配線パターンと、
    前記配線パターンと電気的に接続される外部接続端子と、を有することを特徴とする請求項６記載の半導体装置。
  8. 前記第１の絶縁層は、前記スクライブ領域に対応する前記半導体チップを露出していないことを特徴とする請求項６又は７記載の半導体装置。
  9. 前記第１の絶縁層は、非感光性の絶縁材料によって形成されていることを特徴とする請求項６乃至８の何れか一項記載の半導体装置。
  10. 前記開口部は、エッチング処理工程を含むフォトリソグラフィ法によって形成されていることを特徴とする請求項６乃至９の何れか一項記載の半導体装置。
JP2007300790A 2007-11-20 2007-11-20 半導体装置及びその製造方法 Active JP5139039B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007300790A JP5139039B2 (ja) 2007-11-20 2007-11-20 半導体装置及びその製造方法
KR1020080114951A KR20090052282A (ko) 2007-11-20 2008-11-19 반도체 장치 및 그 제조 방법
US12/273,901 US7906833B2 (en) 2007-11-20 2008-11-19 Semiconductor device and manufacturing method thereof
TW097144823A TW200931595A (en) 2007-11-20 2008-11-20 Semiconductor device and manufacturing method thereof
EP08169571A EP2065928A3 (en) 2007-11-20 2008-11-20 Semiconductor device and manufacturing method thereof
CNA2008101809569A CN101441992A (zh) 2007-11-20 2008-11-20 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007300790A JP5139039B2 (ja) 2007-11-20 2007-11-20 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2009129982A true JP2009129982A (ja) 2009-06-11
JP2009129982A5 JP2009129982A5 (ja) 2010-11-11
JP5139039B2 JP5139039B2 (ja) 2013-02-06

Family

ID=40298658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007300790A Active JP5139039B2 (ja) 2007-11-20 2007-11-20 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US7906833B2 (ja)
EP (1) EP2065928A3 (ja)
JP (1) JP5139039B2 (ja)
KR (1) KR20090052282A (ja)
CN (1) CN101441992A (ja)
TW (1) TW200931595A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4121542B1 (ja) * 2007-06-18 2008-07-23 新光電気工業株式会社 電子装置の製造方法
JP2012134270A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20130183823A1 (en) * 2012-01-18 2013-07-18 Chipbond Technology Corporation Bumping process
JP2019054172A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
KR102543996B1 (ko) * 2019-09-20 2023-06-16 주식회사 네패스 반도체 패키지 및 이의 제조방법
CN112885793A (zh) * 2021-03-12 2021-06-01 苏州晶方半导体科技股份有限公司 芯片封装结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120978A (ja) * 2004-10-25 2006-05-11 Seiko Epson Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129161B2 (ja) 1995-08-18 2001-01-29 松下電器産業株式会社 チップの実装装置および実装方法
EP1198003B1 (en) * 2000-03-23 2013-08-28 Seiko Epson Corporation Method of manufacturing a semiconductor device and electronic device
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
JP5070661B2 (ja) 2001-04-27 2012-11-14 パナソニック株式会社 半導体装置およびその製造方法
US6818475B2 (en) * 2001-10-22 2004-11-16 Wen-Kun Yang Wafer level package and the process of the same
JP3614828B2 (ja) 2002-04-05 2005-01-26 沖電気工業株式会社 チップサイズパッケージの製造方法
JP2004134709A (ja) * 2002-10-15 2004-04-30 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
JP4322181B2 (ja) * 2004-07-29 2009-08-26 三洋電機株式会社 半導体装置の製造方法
KR100660868B1 (ko) * 2005-07-06 2006-12-26 삼성전자주식회사 칩의 배면이 몰딩된 반도체 패키지 및 그의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120978A (ja) * 2004-10-25 2006-05-11 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200931595A (en) 2009-07-16
EP2065928A3 (en) 2011-01-26
KR20090052282A (ko) 2009-05-25
JP5139039B2 (ja) 2013-02-06
CN101441992A (zh) 2009-05-27
US7906833B2 (en) 2011-03-15
US20090127665A1 (en) 2009-05-21
EP2065928A2 (en) 2009-06-03

Similar Documents

Publication Publication Date Title
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP5563814B2 (ja) 半導体装置及びその製造方法
JP5064157B2 (ja) 半導体装置の製造方法
US7749889B2 (en) Manufacturing method of semiconductor device
JP2003347441A (ja) 半導体素子、半導体装置、及び半導体素子の製造方法
JP4121542B1 (ja) 電子装置の製造方法
JP5139039B2 (ja) 半導体装置及びその製造方法
JP2010177596A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP4753960B2 (ja) 半導体モジュール、半導体モジュールの製造方法
US7964493B2 (en) Method of manufacturing semiconductor device
US7981724B2 (en) Manufacturing method for semiconductor device embedded substrate
US7915078B2 (en) Manufacturing method for semiconductor device embedded substrate
JP5541618B2 (ja) 半導体パッケージの製造方法
JP4121543B1 (ja) 電子装置
US20100112786A1 (en) Method of manufacturing semiconductor device
US8148254B2 (en) Method of manufacturing semiconductor device
US7985619B2 (en) Manufacturing method for semiconductor device embedded substrate
JP5370217B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008060100A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121115

R150 Certificate of patent or registration of utility model

Ref document number: 5139039

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3