JP2012015279A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012015279A
JP2012015279A JP2010149510A JP2010149510A JP2012015279A JP 2012015279 A JP2012015279 A JP 2012015279A JP 2010149510 A JP2010149510 A JP 2010149510A JP 2010149510 A JP2010149510 A JP 2010149510A JP 2012015279 A JP2012015279 A JP 2012015279A
Authority
JP
Japan
Prior art keywords
semiconductor device
contact
insulating film
eqr
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010149510A
Other languages
English (en)
Other versions
JP5957171B2 (ja
Inventor
Koichi Murakawa
浩一 村川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010149510A priority Critical patent/JP5957171B2/ja
Priority to US13/164,866 priority patent/US9000538B2/en
Priority to CN201110186387.0A priority patent/CN102315248B/zh
Priority to CN201610312968.7A priority patent/CN105932044B/zh
Publication of JP2012015279A publication Critical patent/JP2012015279A/ja
Priority to US14/618,141 priority patent/US9263280B2/en
Priority to US14/995,597 priority patent/US10340147B2/en
Application granted granted Critical
Publication of JP5957171B2 publication Critical patent/JP5957171B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】良好な逆方向特性を有する小型の半導体装置及びその製造方法を提供すること。
【解決手段】本発明にかかる半導体装置は、多角形の外形を有する半導体基板３０を有する。半導体基板３０上には、アクティブ領域２１が形成される。アクティブ領域２１及び半導体基板３０上には、層間絶縁膜７が形成される。また、コーナー部２２に沿ったＥＱＲ電極の曲線部８ｂを有する、ＥＱＲ電極８が形成されている。ＥＱＲ電極８は、層間絶縁膜７中にアクティブ領域２１を囲んで埋設されている。さらに、ＥＱＲ電極の曲線部８ｂとＥＱＲ電極の曲線部８ｂの外側の半導体基板３０とに接し、少なくとも側壁が層間絶縁膜７に覆われたＥＱＲコンタクト１０ａが形成されている。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に関し、特に逆方向特性に優れる半導体装置及びその製造方法に関する。
近年、高耐圧半導体素子の利用が進んでいる。一般に、高耐圧半導体素子では、セルが配置されるアクティブ領域を囲むリング状のＥＱＲ（EQui-potential Ring：等電位ポテンシャルリング）電極が形成されている。このＥＱＲ電極がドレイン電位に保たれることによって、セル領域外への空乏の層拡がりが抑制される。ＥＱＲ電極により空乏層の拡がりを抑制する機構は、一般にチャネルストッパ構造と呼ばれる。チャネルストッパ構造は、良好な逆方向特性を得る上で必要不可欠である。
従来の高耐圧半導体素子では、ＥＱＲ電極は、層間絶縁膜上に形成された部分と、層間絶縁膜中に埋め込まれた部分と、の２つの部分により構成される。これら２つの部分は、電気的に接続されている（特許文献１及び２）。また、上述の２つのＥＱＲ電極が一体化された構成を有する半導体素子も存在する（特許文献３）。この半導体素子においても、ＥＱＲ電極の一部は、層間絶縁膜上に露出する。
以下、一般的な高耐圧の半導体装置について説明する。図１３は、一般的な高耐圧の半導体装置５００の構成を示す平面図である。半導体装置５００は、四角形状の外形を有しており、中央部にアクティブ領域５１が配置される。アクティブ領域５１には、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field- Effect-Transistor）などのセルが配置される。アクティブ領域５１は、それぞれのセルと電気的に接続されたソース電極（図示せず）に覆われている。
アクティブ領域５１の外周には、リング状の第２のゲート電極７６がアクティブ領域５１と離間されて形成されている。第２のゲート電極７６は、後述する第１のゲート電極６６と電気的に接続されている。第２のゲート電極７６の外周には、リング状の第２のＥＱＲ電極７３が第２のゲート電極７６と離間されて形成されている。
次いで、半導体装置５００の断面構造について説明する。図１４は、図１３のXIV−XIV線における一般的な高耐圧の半導体装置５００の断面図である。半導体装置５００は、アクティブ領域５１と、チャネルストッパ領域５２と、に区分される。半導体装置５００では、Ｎ＋型の半導体基板６１上に、Ｎ−型のエピタキシャル層６２が形成されている。半導体基板６１の下面側には、ドレイン電極６９が形成される。
アクティブ領域５１においては、エピタキシャル層６２の上部に、Ｐ型のベース拡散領域６３が形成されている。ベース拡散領域６３の上面側の一部には、Ｎ＋型のソース拡散領域６４が形成されている。また、ゲート酸化膜６５を介してベース拡散領域６３に電圧を印加する第１のゲート電極６６が形成されている。第１のゲート電極６６上には、層間絶縁膜６７が形成されている。そして、アクティブ領域５１を覆うソース電極６８が、ソース拡散領域６４と電気的に接続されて形成されている。
チャネルストッパ領域５２においては、エピタキシャル層６２の上部にベース拡散領域６３が形成されている。ベース拡散領域６３の上面側の一部には、Ｎ＋型のチャネルストッパ層７１が形成されている。このチャネルストッパ層７１は、ソース拡散領域６４と同一の層である。チャネルストッパ層７１が形成されていない部分の、ベース拡散領域６３及びエピタキシャル層６２の上には、ゲート酸化膜６５が形成されている。ゲート酸化膜６５上には、第１のＥＱＲ電極７２が形成されている。第１のＥＱＲ電極７２は、層間絶縁膜６７で覆われる。但し、層間絶縁膜６７の一部には開口部が設けられ、第１のＥＱＲ電極７２の上面が露出している。層間絶縁膜６７及びチャネルストッパ層７１の上には、露出した第１のＥＱＲ電極７２と電気的に接続された第２のＥＱＲ電極７３が形成されている。
なお、アクティブ領域５１とチャネルストッパ領域５２との間の領域では、エピタキシャル層６２の上にフィールド酸化膜７４が形成されている。フィールド酸化膜７４は、層間絶縁膜６７で覆われている。アクティブ領域５１から延在する第１のゲート電極６６上の層間絶縁膜６７には開口部が設けられている。そして、この開口部を介して第１のゲート電極６６と電気的に接続される第２のゲート電極７６が形成されている。
この半導体装置５００では、ソース電極６８とドレイン電極６９との間に逆バイアスを印加すると、アクティブ領域５１からチャネルストッパ領域５２に向けて、破線Ｌ１に示す空乏層が広がる。
一方、チャネルストッパ領域５２では、チャネルストッパ層７１、第１のＥＱＲ電極７２及び第２のＥＱＲ電極７３が電気的に接続されている。また、図１４の端面７５は、ダイシングによって形成された欠陥が多い面である。そのため、端面７５は導電性を有する。これにより、チャネルストッパ層７１とドレイン電極６９とは、端面７５を介して電気的に接続される。その結果、第１のＥＱＲ電極７２は、ドレイン電極６９と等電位となる。
第１のＥＱＲ電極７２がドレイン電位に保持されると、第１のＥＱＲ電極７２の下のゲート酸化膜６５を介して、破線Ｌ２で示す反転層がエピタキシャル層６２に形成される。これにより、チャネルストッパ構造が形成され、アクティブ領域５１から延びてくる電気力線を止める。その結果、電圧−電流波形において、ハードブレークダウン形状（良好な逆方向特性）が得られる。
また、他の高耐圧半導体素子の重要な特性として、オン抵抗及びブレークダウン耐圧がある。オン抵抗は、主にエピタキシャル層の抵抗率に依存し、エピタキシャル層中の不純物濃度を高くすることにより低減できる。しかし、不純物濃度を高くすると、ブレークダウン耐圧は低下する。つまり、オン抵抗とブレークダウン耐圧とは、トレードオフの関係にある。このトレードオフ関係の影響を回避するため、セルシュリンクを適用して単位面積あたりのオン電流を大きくすることにより、オン抵抗の低減が実現されている。
一方、同一チップサイズのままでオン抵抗を低減するという要請も存在する。この要請に応えるため、セル面積（トランジスタ等の素子が形成されている領域）を拡大する試みが為されている。その試みの一つとして、チャネルストッパ領域の削減方法が提案されている（特許文献４）。
また、半導体素子のデッドスペースを利用して、耐圧領域（チャネルストッパ領域に相当）を小さくする手法も提案されている（特許文献５）。この手法では、活性領域（アクティブ領域に相当）の周囲の半導体基板上に、リング状のガードリングが複数形成されている。これらのガードリング上には、導電性を有するリング状の第１のフィールドプレートが形成されている。そして、ガードリング上には、金属膜からなる第２のフィールドプレートが形成されている。この第２のフィールドプレートは、層間絶縁膜上に露出している。この第２のフィールドプレートは、半導体素子のコーナー部の、ガードリング及び第１のフィールドプレートが曲線となっている部分に配置される。半導体素子のコーナー部は元々デッドスペースであるので、この部分に第２のフィールドプレートを配置することにより、耐圧領域の幅を狭くし、活性領域の面積を大きくすることができるとしている。なお、特許文献６及び７については、後述する。
特許３３７６２０９号公報 特許３４４０９８７号公報 特許４０５９５６６号公報 特開２００８−２７０４４０号公報 特開２００８−１９３０４３号公報 特開平５−１９０１０号公報 特許３４１７３３６号公報
上述の半導体装置では、アクティブ領域がソース電極で覆われて、その周囲に一定の間隔を空けて、リング状のゲート電極及びＥＱＲ電極が形成されている。これらのゲート電極及びＥＱＲ電極は、通常、カバー膜と呼ばれる絶縁膜で覆われる。さらに、後工程でのパッケージングの際には、カバー膜上には樹脂が堆積される。一般に、カバー膜の厚みは、ソース電極、ゲート電極及びＥＱＲ電極のそれぞれの間の距離に比べると薄い。そのため、各電極間の間には、樹脂が入り込むこととなる。
このような状況下において温度サイクル試験などを行うと、半導体装置自体と樹脂との間の熱膨張係数の違いにより、半導体装置の表面側にストレスが掛かる。そのため、各電極が押し延ばされ、電極のずれや剥離が生じてしまう。電極がアルミにより形成される場合には、アルミスライド（電極のずれ）、隣接する電極同士の短絡、又は断線の発生など、熱ストレスによる電極の電気的性能に対する影響が知られている（特許文献６）。樹脂による熱ストレスの影響は、特に半導体装置のコーナー部で大きいことが知られている。この問題を解決するため、例えばコーナー部以外の領域に電極を形成する手法（特許文献７）が提案されている。
すなわち、例えば特許文献５に開示されているように半導体装置のコーナー部に電極等を形成すると、熱ストレスによる影響に対して脆弱となってしまう。従って、これまでは、良好な逆方向特性を保持しつつ、デッドスペースを利用した半導体装置の小型化は不可能であった。
本発明の一態様である半導体装置は、多角形の外形を有する半導体基板と、前記半導体基板上に形成されたアクティブ領域と、前記アクティブ領域及び前記半導体基板上に形成された絶縁膜と、前記絶縁膜中に前記アクティブ領域を囲んで埋設され、前記多角形のコーナー部に沿って形成された曲線部を有するＥＱＲ電極と、前記ＥＱＲ電極の前記曲線部と、前記ＥＱＲ電極の前記曲線部の外側の半導体基板と、に接して形成され、少なくとも側壁が前記絶縁膜に覆われたコンタクトと、を備えるものである。
この半導体装置では、前記コンタクトの側壁が、前記絶縁膜に覆われている。よって、後工程で当該半導体装置が樹脂によって覆われても、樹脂の熱膨張によるストレスの影響を低減できる。また、前記コンタクトは、デッドスペースである前記ＥＱＲ電極の前記曲線部の外側に形成される。従って、前記コンタクトを形成するための領域を、新たに確保する必要がない。
また、本発明の一態様である半導体装置の製造方法は、多角形の外形を有する半導体基板上のアクティブ領域を覆うとともに前記アクティブ領域を囲むＥＱＲ電極が埋設された絶縁膜を形成し、前記絶縁膜の一部を除去することにより、前記アクティブ領域においてソース電極と電気的に接続される部分の半導体基板と、前記多角形のそれぞれのコーナー部において当該コーナー部に沿って形成された前記ＥＱＲ電極の曲線部及び前記曲線部の外側の半導体基板と、を露出させ、導電性材料を、前記絶縁膜と、前記絶縁膜が除去されたことにより露出した前記半導体基板及び前記曲線部と、の上に堆積させ、前記導電性材料が前記アクティブ領域の前記絶縁膜の上面と同じ高さになるまでエッチングし、前記アクティブ領域の少なくとも前記ソースコンタクト上に前記ソース電極を形成し、前記コーナー部おいて前記絶縁膜が除去された部分のそれぞれは、前記前記アクティブ領域において前記絶縁膜が除去された部分のそれぞれよりも大きな開口を有するものである。
この半導体装置の製造方法では、前記コンタクトの側壁が、前記絶縁膜に覆われる。よって、後工程で当該半導体装置が樹脂によって覆われても、樹脂の熱膨張によるストレスの影響を低減できる。また、前記コンタクトは、デッドスペースである前記ＥＱＲ電極の前記曲線部の外側に形成される。従って、前記コンタクトを形成するための領域を、新たに確保する必要がない。
本発明によれば、良好な逆方向特性を有する小型の半導体装置及びその製造方法を提供することができる。
実施の形態１にかかる半導体装置１００の構造を示す平面図である。 実施の形態１にかかる半導体装置１００のコーナー部２２を拡大表示した平面図である。 図１のIII−III線における実施の形態１にかかる半導体装置１００の断面図である。 実施の形態２にかかる半導体装置２００の構造を示す平面図である。 実施の形態２にかかる半導体装置２００のコーナー部２３を拡大表示した平面図である。 実施の形態３にかかる半導体装置３００の構造を示す平面図である。 実施の形態３にかかる半導体装置３００のコーナー部２４を拡大表示した平面図である。 図６のVIII−VIII線における実施の形態３にかかる半導体装置３００の断面図である。 実施の形態３にかかる半導体装置３００のアクティブ領域２１の断面図である。 実施の形態３にかかる半導体装置３００の製造工程を示す断面図である。 実施の形態３にかかる半導体装置３００の製造工程を示す断面図である。 実施の形態３にかかる半導体装置３００の製造工程を示す断面図である。 実施の形態３にかかる半導体装置３００の製造工程を示す断面図である。 実施の形態３にかかる半導体装置３００の製造工程を示す断面図である。 実施の形態４にかかる半導体装置４００の構造を示す平面図である。 実施の形態４にかかる半導体装置４００のコーナー部２５を拡大表示した平面図である。 一般的な高耐圧の半導体装置５００の構成を示す平面図である。 図１３のXIV−XIV線における一般的な高耐圧の半導体装置５００の断面図である。
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。まず、実施の形態１にかかる半導体装置について説明する。図１は、実施の形態１にかかる半導体装置１００の構造を示す平面図である。半導体装置１００は、四角形状の外形を有しており、中央部にアクティブ領域２１が配置される。アクティブ領域２１は、例えばＭＯＳＦＥＴやＩＧＢＴ（Insulated Gate Bipolar Transistor）などのセルが配置される。アクティブ領域２１は、それぞれのセルと接続されたソース電極（図示せず）に覆われる。
第２のゲート電極６は、アクティブ領域２１を囲むように形成される。第２のゲート電極６は、後述する第１のゲート電極９と電気的に接続される。ＥＱＲ電極８は、第２のゲート電極６と離間して、アクティブ領域２１及び第２のゲート電極６を囲むように形成される。
上述のように、半導体装置１００は四角形状の外形を有している。そのため、第２のゲート電極６及びＥＱＲ電極８は、半導体装置１００の辺に沿う領域では直線状の形状を有している。一方、第２のゲート電極６及びＥＱＲ電極８は、半導体装置１００のコーナー部２２では、コーナー部２２に沿う曲線状の形状を有している。すなわち、第２のゲート電極６及びＥＱＲ電極８は、直線部と曲線部が連結された環形形状を有する。図１に示すように、第２のゲート電極６は、第２のゲート電極の直線部６ａと、第２のゲート電極の曲線部６ｂと、により構成される。ＥＱＲ電極８は、ＥＱＲ電極の直線部８ａと、ＥＱＲ電極の曲線部８ｂと、により構成される。
図２は、実施の形態１にかかる半導体装置１００のコーナー部２２を拡大表示した平面図である。図１及び２に示すように、ＥＱＲコンタクト１０ａが、ＥＱＲ電極の曲線部８ｂの外側に接して形成される。
なお、図１及び２では、ＥＱＲ電極８とＥＱＲコンタクト１０ａは後述する層間絶縁膜７で覆われているが、ＥＱＲ電極８とＥＱＲコンタクト１０ａの位置を説明するため、層間絶縁膜７を省略している。
次いで、半導体装置１００の断面構造について説明する。図３は、図１のIII−III線における実施の形態１にかかる半導体装置１００の断面図である。半導体装置１００は、半導体層１上に、エピタキシャル層２が形成されている。半導体層１は、例えばｎ型シリコンにより構成される。エピタキシャル層２は、例えばｎ−型シリコンにより構成される。半導体層１の一部には、ベース拡散領域３が形成される。ベース拡散領域３は、例えばｐ型シリコンにより構成される。ベース拡散領域３の一部には、高濃度拡散領域１２が形成される。高濃度拡散領域１２は、例えばｐ＋型シリコンにより構成される。半導体層１の下面側には、ドレイン電極５が形成される。
エピタキシャル層２の上には、層間絶縁膜７が形成されている。そして、ＥＱＲ電極の曲線部８ｂ（すなわち、ＥＱＲ電極８）及び第１のゲート電極９が、層間絶縁膜７に埋め込まれて形成されている。第１のゲート電極９は、アクティブ領域２１に配置された各セルのゲートと接続されている。ＥＱＲ電極８及び第１のゲート電極９は、例えばポリシリコンにより構成される。
第１のゲート電極９上の層間絶縁膜７には、開口部が設けられている。この開口部から層間絶縁膜７上に乗り上げて、第２のゲート電極の曲線部６ｂ（すなわち、第２のゲート電極６）が形成されている。よって、第１のゲート電極９と第２のゲート電極６とは、電気的に接続される。第２のゲート電極６は、例えばアルミニウムにより構成される。
そして、ＥＱＲ電極８と高濃度拡散領域１２とを電気的に接続するＥＱＲコンタクト１０ａが、層間絶縁膜７に埋め込まれて形成されている。ＥＱＲコンタクト１０ａは、例えばタングステンにより構成される。ＥＱＲコンタクト１０ａから端面１６に至る領域では、ベース拡散領域３と層間絶縁膜７との間に、チャネルストッパ層４が形成される。チャネルストッパ層４は、例えばｎ＋型シリコンにより構成される。なお、図示しないが、半導体装置１００のパッケージングの際には、層間絶縁膜７上には樹脂が堆積される。
上述の半導体層１、エピタキシャル層２、ベース拡散領域３、チャネルストッパ層４及び高濃度拡散領域１２は、いずれも半導体材料からなり、半導体基板３０を構成している。
ここで、ＥＱＲ電極８は、ＥＱＲコンタクト１０ａ、チャネルストッパ層４及び端面１６を介して、ドレイン電極５と電気的に接続される。従って、ＥＱＲ電極８は、ドレイン電極５と等電位に保たれる。これにより、チャネルストッパ構造が形成される。
半導体装置１００では、上述のように、ＥＱＲ電極８が層間絶縁膜７に埋め込まれている。さらに、ＥＱＲコンタクト１０ａも、層間絶縁膜７に埋め込まれて形成されている。すなわち、半導体装置１００では、チャネルストッパ構造が層間絶縁膜７に埋め込まれて形成されている。よって、ＥＱＲ電極８及びＥＱＲコンタクト１０ａと、層間絶縁膜７上に堆積される樹脂と、は接触しない。
よって、層間絶縁膜７上に堆積される樹脂の熱膨張によるストレスを低減できる。従って、本構成によれば、電極間の短絡を防止するとともに、熱ストレスの影響によるＥＱＲコンタクト１０ａのずれ及び剥離を防止することが可能となる。
また、ＥＱＲコンタクト１０ａは、もともとデッドスペースである、ＥＱＲ電極の曲線部８ｂの外側領域（半導体装置１００のコーナー部２２）に形成されている。よって、ＥＱＲコンタクト１０ａを形成するために、新たな領域を確保する必要がない。
従って、本構成によれば、優れた熱ストレス耐性を有する、小型の半導体装置を提供することができる。
実施の形態２
次に、実施の形態２にかかる半導体装置について説明する。図４は、実施の形態２にかかる半導体装置２００の構造を示す平面図である。図５は、実施の形態２にかかる半導体装置２００のコーナー部２３を拡大表示した平面図である。図４及び５に示すように、半導体装置２００は、半導体装置１００のＥＱＲコンタクト１０ａを、ＥＱＲコンタクト１０ｂに置き換えたものである。半導体装置２００のその他の構成は、半導体装置１００と同様であるので、説明を省略する。また、半導体装置２００の断面構造は、図３に示す半導体装置１００の断面構造と同様であるので、説明を省略する。
コーナー部２３には、ＥＱＲコンタクト１０ｂが、ＥＱＲ電極８の外側の法線方向に延在して形成されている。ＥＱＲ電極８は、四角形に形成されており、その長辺がＥＱＲ電極８の法線方向に沿っている。ＥＱＲコンタクト１０ｂは、複数並列して形成される。
なお、図４及び５では、ＥＱＲ電極８とＥＱＲコンタクト１０ｂは層間絶縁膜７で覆われているが、ＥＱＲ電極８とＥＱＲコンタクト１０ｂの位置を説明するため、層間絶縁膜７を省略している。
本構成によれば、各コーナー部にＥＱＲコンタクト１０ｂが複数形成される。よって、ＥＱＲコンタクトを１つだけ形成する場合に比べて、ＥＱＲコンタクトの形成不良に対するマージンを確保できる。すなわち、複数のＥＱＲコンタクトの一部に形成不良が発生しても、正常に形成されたものがＥＱＲコンタクトとしての機能を発揮することができる。
また、ＥＱＲコンタクト１０ｂを構成する短冊電極の幅を狭小化することにより、アクティブ領域のトランジスタセルに形成するトレンチソースコンタクト１５と同じ材料を用いてＥＱＲコンタクト１０ｂを形成できる。トランジスタセルの微細化に伴い、トレンチソースコンタクト１５の幅が狭くなると（たとえば０．８μｍ）、アルミニウムを埋め込むことができなくなる。よって、例えばタングステンのような埋め込み性の良い材料が用いられる。ＥＱＲコンタクト１０ｂの幅は、埋め込もうとする導電材料が十分満足に埋め込まれるような幅とすれば良い。
埋め込み性の向上により、金属堆積後にエッチバックをしてＥＱＲコンタクト１０ｂを形成する際に、ＥＱＲコンタクト１０ｂの厚みを十分に確保することができる。加えて、短冊電極の幅を狭小化することにより、後工程で層間絶縁膜７上に堆積される樹脂による熱ストレスを、さらに低減することができる。
実施の形態３
次に、実施の形態３にかかる半導体装置について説明する。図６は、実施の形態３にかかる半導体装置３００の構造を示す平面図である。図７は、実施の形態３にかかる半導体装置３００のコーナー部２４を拡大表示した平面図である。図６及び７に示すように、半導体装置３００は、半導体装置１００のＥＱＲコンタクト１０ａを、ＥＱＲコンタクト１０ｃに置き換えたものである。半導体装置３００のその他の構成は、半導体装置１００と同様であるので、説明を省略する。なお、図６及び７では、ＥＱＲ電極８は層間絶縁膜７で覆われているが、ＥＱＲ電極８の位置を説明するため、層間絶縁膜７を省略している。
次いで、半導体装置３００のコーナー部２４の断面構造について説明する。図８は、図６のVIII−VIII線における実施の形態３にかかる半導体装置３００の断面図である。ＥＱＲコンタクト１０ｃは、半導体装置１００のＥＱＲコンタクト１０ａと比べて、上部が層間絶縁膜７に覆われることなく、露出している。また、ＥＱＲコンタクト１０ｃの側壁は、層間絶縁膜７及びＥＱＲ電極８に接している。その他の半導体装置３００の断面構造は、半導体装置１００と同様であるので、説明を省略する。
次いで、半導体装置３００のアクティブ領域２１に設けられたセルの断面構造について説明する。図９は、実施の形態３にかかる半導体装置３００のアクティブ領域２１の断面図である。アクティブ領域２１のセルは、トレンチゲート構造を有する。
アクティブ領域２１では、半導体層１上に、エピタキシャル層２が形成されている。半導体層１の下面側には、ドレイン電極５が形成される。エピタキシャル層２の上部には、ベース拡散領域３とソース拡散領域４ａとが順に形成されている。ここで、ソース拡散領域４ａは、チャネルストッパ層４と同一の層である。第１のゲート電極９は、ベース拡散領域３及びソース拡散領域４ａを貫通し、かつエピタキシャル層２に達するように形成されている。ベース拡散領域３、ソース拡散領域４ａ及びエピタキシャル層２と、第１のゲート電極９と、の間にはゲート酸化膜１４が形成されている。なお、図９では図示しないが、第１のゲート電極９は、アクティブ領域２１の外側まで延在し、第２のゲート電極６と電気的に接続されている。そして、これらの構造を覆う層間絶縁膜７が形成されている。
第１のゲート電極９に挟まれる領域のベース拡散領域３の上部には、高濃度拡散領域１２が形成されている。そして、トレンチソースコンタクト１５が、層間絶縁膜７及びチャネルストッパ層４を貫通し、かつ高濃度拡散領域１２と電気的に接続して形成されている。層間絶縁膜７及びトレンチソースコンタクト１５の上には、ソース電極１３が形成されている。ソース電極１３とトレンチソースコンタクト１５とは、電気的に接続されている。
次いで、半導体装置３００の製造方法について説明する。図１０Ａ〜Ｅは、実施の形態３にかかる半導体装置３００の製造工程を示す断面図である。図１０Ａ〜Ｅでは、アクティブ領域２１に設けられているアクティブ領域及びコーナー部の断面構造を並べて表示している。
まず、半導体層１上にエピタキシャル層２を形成する。続いて、エピタキシャル層２の上部に、ベース拡散領域３とチャネルストッパ層４及びソース拡散領域４ａとを順に形成する。ベース拡散領域３、チャネルストッパ層４及びソース拡散領域４ａは、例えばエピタキシャル層２上にレジストマスク（図示せず）を形成し、その後イオン注入を行うことにより形成することが可能である。そして、アクティブ領域２１には、図９と同様に、第１のゲート電極９、ゲート酸化膜１４及び層間絶縁膜７を形成する。コーナー部には、層間絶縁膜７に埋め込まれたＥＱＲ電極８を形成する（図１０Ａ）。
続いて、層間絶縁膜７上にレジストマスク１７を形成する。レジストマスク１７は、例えばフォトリソグラフィにより形成される。レジストマスク１７には、アクティブ領域２１のトレンチソースコンタクト１５を形成する領域と、コーナー部のＥＱＲコンタクト１０ｃを形成する領域と、に開口部が形成されている。そして、レジストマスク１７を用いてエッチングを行い、開口部のチャネルストッパ層４及びソース拡散領域４ａを除去する（図１０Ｂ）。このとき、ベース拡散領域３を突き抜けないようにエッチングされる。
続いて、ベース拡散領域上部に高濃度拡散領域１２を形成する。高濃度拡散領域１２は、例えばＰ型のドーパントをイオン注入することにより形成される。このイオン注入は、例えば、Ｄｏｓｅ量が３×１０１６ｉｏｎｓ／ｃｍ２、注入エネルギーが５０ｋｅＶの条件で行う。そして、高濃度拡散領域１２を形成した後、レジストマスク１７を除去する（図１０Ｃ）。
続いて、開口部が充填されるように、タングステン１８を堆積する（図１０Ｄ）。そして、アクティブ領域２１のタングステン１８の上面と層間絶縁膜７の上面とが一致するまでタングステン１８をエッチバックして、トレンチソースコンタクト１５を形成する。この際、コーナー部に堆積されたタングステン１８も同様にエッチバックされる。ところが、コーナー部の開口部は、アクティブ領域２１の開口部に比べて面積が大きい。そのため、コーナー部の開口部のエッチングレートは、アクティブ領域２１よりも速くなる。その結果、コーナー部におけるタングステン１８の上面は、層間絶縁膜７の上面よりも低くなる（図１０Ｅ）。これにより、ＥＱＲコンタクト１０ｃは、側面がＥＱＲ電極８及び層間絶縁膜７に覆われて形成される。その後、ソース電極１３を、トレンチソースコンタクト１５と電気的に接続して形成する。その後、ＥＱＲコンタクトの上面を、カバー膜（図示せず）で覆う。
すなわち、本構成及び本製造方法によれば、ＥＱＲコンタクト１０ｃとトレンチソースコンタクト１５とを、同時に形成することが可能である。よって、ＥＱＲコンタクト１０ｃを形成するための工程を別途追加する必要が無い。従って、本構成及び本製造方法によれば、優れた熱ストレス耐性を有する、小型の半導体装置を、低コストで実現することが可能である。
実施の形態４
次に、実施の形態４にかかる半導体装置について説明する。図１１は、実施の形態４にかかる半導体装置４００の構造を示す平面図である。図１２は、実施の形態４にかかる半導体装置４００のコーナー部２５を拡大表示した平面図である。図１１及び１２に示すように、半導体装置４００は、半導体装置１００のＥＱＲコンタクト１０ａを、ＥＱＲコンタクト１０ｄに置き換えたものである。半導体装置４００のその他の構成は、半導体装置１００と同様であるので、説明を省略する。また、半導体装置４００の断面構造は、図３に示す半導体装置１００の断面構造と同様であるので、説明を省略する。
半導体装置４００では、ＥＱＲコンタクト１０ｄが四角形状に形成されている。ＥＱＲコンタクト１０ｄは、１つのコーナー部に対し、２つ形成される。２つのＥＱＲコンタクト１０ｄは、ＥＱＲ電極の曲線部８ｂの法線方向に対して、それぞれ異なる方向に傾いて形成されている。２つのＥＱＲコンタクト１０ｄの幅は、共に約０．６μｍである。
その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、ＥＱＲコンタクト１０ａ〜ｄは、タングステンに限られない。ＥＱＲコンタクト１０ａ〜ｄは、導電性を有する他の材料を用いることが可能である。よって、ＥＱＲコンタクト１０ａ〜ｄには、例えばアルミニウムを用いることが可能である。
上述のＥＱＲコンタクト１０ｂ及び１０ｄの上面は層間絶縁膜７で覆われているが、ＥＱＲコンタクト１０ｂと同様に、上面が層間絶縁膜７に覆われずに形成することも可能である。従って、ＥＱＲコンタクト１０ｂ及び１０ｄは、図１０Ａ〜１０Ｅに示す製造工程により作成することが可能である。
上述の実施の形態１〜４では、ＥＱＲコンタクト１０ａ〜ｄが高濃度拡散領域１２上に形成されている。しかし、ＥＱＲコンタクト１０ａ〜ｄがドレイン電極５と等電位に保たれるのであれば、ＥＱＲコンタクト１０ａ〜ｄと接する高濃度拡散領域１２は必ずしも必要でなく、省略することが可能である。
また、上述の実施の形態１〜４では、ＥＱＲコンタクト１０ａ〜ｄと端面１６との間には、チャネルストッパ層４が形成されている。このチャネルストッパ層４により、チップ端面からの電気力線をストップすることができる。従って、良好な逆方向特性を有する小型の半導体装置及びその製造方法を提供することができる。しかし、ＥＱＲコンタクト１０ａ〜ｄが、例えばベース拡散領域３を介してドレイン電極５と等電位に保たれることのみを目的とするのであれば、チャネルストッパ層４は必ずしも必要でなく、省略することが可能である。
上述の実施の形態１〜４にかかる半導体装置の外形は四角形に限られない。本発明にかかる半導体装置の外形は、任意の多角形とすることが可能である。
１ 半導体層
２ エピタキシャル層
３ ベース拡散領域
４ チャネルストッパ層
４ａ ソース拡散領域
５ ドレイン電極
６ 第２のゲート電極
６ａ 第２のゲート電極の直線部
６ｂ 第２のゲート電極の曲線部
７ 層間絶縁膜
８ ＥＱＲ電極
８ａ ＥＱＲ電極の直線部
８ｂ ＥＱＲ電極の曲線部
９ 第１のゲート電極
１０ａ〜ｄ ＥＱＲコンタクト
１２ 高濃度拡散領域
１３ ソース電極
１４ ゲート酸化膜
１５ トレンチソースコンタクト
１６ 端面
１７ レジストマスク
１８ タングステン
２１ アクティブ領域
２２〜２５ コーナー部
３０ 半導体基板
５１ アクティブ領域
５２ チャネルストッパ領域
６１ 半導体基板
６２ エピタキシャル層
６３ ベース拡散領域
６４ ソース拡散領域
６５ ゲート酸化膜
６６ 第１のゲート電極
６７ 層間絶縁膜
６８ ソース電極
６９ ドレイン電極
７１ チャネルストッパ層
７２ 第１のＥＱＲ電極
７３ 第２のＥＱＲ電極
７４ フィールド酸化膜
７５ 端面
７６ 第２のゲート電極
１００、２００、３００、４００、５００ 半導体装置

Claims (15)

  1. 多角形の外形を有する半導体基板と、
    前記半導体基板上に形成されたアクティブ領域と、
    前記アクティブ領域及び前記半導体基板上に形成された絶縁膜と、
    前記絶縁膜中に前記アクティブ領域を囲んで埋設され、前記多角形のコーナー部に沿って形成された曲線部を有するＥＱＲ電極と、
    前記ＥＱＲ電極の前記曲線部と、前記ＥＱＲ電極の前記曲線部の外側の半導体基板と、に接して形成され、少なくとも側壁が前記絶縁膜に覆われたコンタクトと、を備える、
    半導体装置。
  2. 前記コンタクトは、前記絶縁膜に埋設されることを特徴とする、
    請求項１に記載の半導体装置。
  3. 前記コンタクトは、前記曲線部のそれぞれに複数形成されることを特徴とする、
    請求項１又は２に記載の半導体装置。
  4. 前記コンタクトは、長辺が前記曲線部の外周の法線方向に沿った四角形状を有することを特徴とする、
    請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 前記コンタクトは、短片の長さが１μｍ以下であることを特徴とする、
    請求項４に記載の半導体装置。
  6. 前記コンタクトは、短片の長さが０．８μｍ以下であることを特徴とする、
    請求項４又は５に記載の半導体装置。
  7. 前記多角形は、四角形であることを特徴とする、
    請求項１乃至６のいずれか一項に記載の半導体装置。
  8. 前記コンタクトは、アルミニウム又はタングステンにより形成されることを特徴とする、
    請求項１乃至７のいずれか一項に記載の半導体装置。
  9. 前記半導体基板は、
    第１導電型の第１の半導体層と、
    前記第１の半導体層上に前記第１導電型の第２の半導体層と、を備え、
    前記コンタクトは、前記第２の半導体層を介して前記半導体基板の端面と電気的に接続されることを特徴とする、
    請求項１乃至８のいずれか一項に記載の半導体装置。
  10. 前記半導体基板は、
    前記第２の半導体層の一部に形成された第２導電型の第３の半導体層をさらに備え、
    前記コンタクトは、前記第３の半導体層を介して前記半導体基板の端面と電気的に接続されることを特徴とする、
    請求項９に記載の半導体装置。
  11. 前記半導体基板は、
    前記第３の半導体層上に形成された前記第１導電型の第４の半導体層をさらに備え、
    前記コンタクトは、さらに前記第４の半導体層を介して前記半導体基板の端面と電気的に接続されることを特徴とする、
    請求項１０に記載の半導体装置。
  12. 前記第３の半導体層は、前記コンタクトの底面と接し、
    前記第４の半導体層は、前記コンタクトの側面と接することを特徴とする、
    請求項１１に記載の半導体装置。
  13. 前記第４の半導体層は、前記第１の半導体層及び前記第２の半導体層よりも高い不純物濃度を有することを特徴とする、
    請求項１１又は１２に記載の半導体装置。
  14. 前記半導体基板は、
    前記第３の半導体層と前記コンタクトとの間に形成され、前記第３の半導体層よりも高い不純物濃度を有する前記第２導電型の第５の半導体層を備えることを特徴とする、
    請求項１３に記載の半導体装置。
  15. 多角形の外形を有する半導体基板上のアクティブ領域を覆うとともに前記アクティブ領域を囲むＥＱＲ電極が埋設された絶縁膜を形成し、
    前記絶縁膜の一部を除去することにより、前記アクティブ領域においてソース電極と電気的に接続される部分の半導体基板と、前記多角形のそれぞれのコーナー部において当該コーナー部に沿って形成された前記ＥＱＲ電極の曲線部及び前記曲線部の外側の半導体基板と、を露出させ、
    導電性材料を、前記絶縁膜と、前記絶縁膜が除去されたことにより露出した前記半導体基板及び前記ＥＱＲ電極の前記曲線部と、の上に堆積させ、
    前記導電性材料が前記アクティブ領域の前記絶縁膜の上面と同じ高さになるまでエッチングし、
    前記アクティブ領域の少なくとも前記ソースコンタクト上に前記ソース電極を形成し、
    前記コーナー部おいて前記絶縁膜が除去された部分のそれぞれは、前記前記アクティブ領域において前記絶縁膜が除去された部分のそれぞれよりも大きな開口を有する、
    半導体装置の製造方法。
JP2010149510A 2010-06-30 2010-06-30 半導体装置及びその製造方法 Active JP5957171B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010149510A JP5957171B2 (ja) 2010-06-30 2010-06-30 半導体装置及びその製造方法
US13/164,866 US9000538B2 (en) 2010-06-30 2011-06-21 Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
CN201110186387.0A CN102315248B (zh) 2010-06-30 2011-06-30 半导体器件和制造半导体器件的方法
CN201610312968.7A CN105932044B (zh) 2010-06-30 2011-06-30 半导体器件
US14/618,141 US9263280B2 (en) 2010-06-30 2015-02-10 Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
US14/995,597 US10340147B2 (en) 2010-06-30 2016-01-14 Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010149510A JP5957171B2 (ja) 2010-06-30 2010-06-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012015279A true JP2012015279A (ja) 2012-01-19
JP5957171B2 JP5957171B2 (ja) 2016-07-27

Family

ID=45399056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010149510A Active JP5957171B2 (ja) 2010-06-30 2010-06-30 半導体装置及びその製造方法

Country Status (3)

Country Link
US (3) US9000538B2 (ja)
JP (1) JP5957171B2 (ja)
CN (2) CN102315248B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701365A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
JP2021141162A (ja) * 2020-03-04 2021-09-16 株式会社東芝 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20111416A1 (it) * 2011-07-28 2013-01-29 St Microelectronics Srl Circuito integrato dotato di almeno una antenna integrata
WO2016098431A1 (ja) * 2014-12-18 2016-06-23 三菱電機株式会社 絶縁回路基板、パワーモジュールおよびパワーユニット
JP7208875B2 (ja) * 2019-09-05 2023-01-19 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249765A (ja) * 1994-03-10 1995-09-26 Nippondenso Co Ltd 絶縁ゲート型電界効果トランジスタ
JP2005136116A (ja) * 2003-10-30 2005-05-26 Sanken Electric Co Ltd 半導体素子およびその製造方法
JP2008193043A (ja) * 2007-01-11 2008-08-21 Fuji Electric Device Technology Co Ltd 電力用半導体素子
JP2009016482A (ja) * 2007-07-03 2009-01-22 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0519010A (ja) 1991-07-12 1993-01-26 Matsushita Electric Works Ltd 樹脂封止半導体評価用チツプ
US5723882A (en) 1994-03-10 1998-03-03 Nippondenso Co., Ltd. Insulated gate field effect transistor having guard ring regions
DE69525003T2 (de) * 1994-08-15 2003-10-09 Siliconix Inc Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken
US5729037A (en) * 1996-04-26 1998-03-17 Megamos Corporation MOSFET structure and fabrication process for decreasing threshold voltage
JP3376209B2 (ja) 1996-05-27 2003-02-10 株式会社東芝 半導体装置とその製造方法
US5883416A (en) * 1997-01-31 1999-03-16 Megamos Corporation Gate-contact structure to prevent contact metal penetration through gate layer without affecting breakdown voltage
JP4059566B2 (ja) 1998-06-24 2008-03-12 Ｎｅｃエレクトロニクス株式会社 絶縁ゲート型半導体装置及びその製造方法
JP3440987B2 (ja) 1998-10-13 2003-08-25 関西日本電気株式会社 絶縁ゲート型半導体装置の製造方法
JP3417336B2 (ja) 1999-03-25 2003-06-16 関西日本電気株式会社 絶縁ゲート型半導体装置およびその製造方法
US6818958B2 (en) * 2001-04-13 2004-11-16 International Rectifier Corporation Semiconductor device and process for its manufacture to increase threshold voltage stability
JP4140232B2 (ja) * 2001-12-07 2008-08-27 株式会社デンソー 半導体装置
JP4757449B2 (ja) * 2004-01-29 2011-08-24 三菱電機株式会社 半導体装置
JP4944460B2 (ja) * 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2006319040A (ja) * 2005-05-11 2006-11-24 Toyota Industries Corp 半導体装置
CN100370625C (zh) * 2005-10-14 2008-02-20 西安电子科技大学 可集成的高压p型ldmos晶体管结构及其制备方法
US7449354B2 (en) * 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
EP1873837B1 (en) * 2006-06-28 2013-03-27 STMicroelectronics Srl Semiconductor power device having an edge-termination structure and manufacturing method thereof
JP5196766B2 (ja) * 2006-11-20 2013-05-15 株式会社東芝 半導体装置
US8008734B2 (en) * 2007-01-11 2011-08-30 Fuji Electric Co., Ltd. Power semiconductor device
JP5147044B2 (ja) * 2007-01-16 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4367508B2 (ja) * 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5245280B2 (ja) 2007-04-18 2013-07-24 株式会社豊田自動織機 半導体装置
JP2009088345A (ja) * 2007-10-01 2009-04-23 Toshiba Corp 半導体装置
JP4797203B2 (ja) * 2008-12-17 2011-10-19 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249765A (ja) * 1994-03-10 1995-09-26 Nippondenso Co Ltd 絶縁ゲート型電界効果トランジスタ
JP2005136116A (ja) * 2003-10-30 2005-05-26 Sanken Electric Co Ltd 半導体素子およびその製造方法
JP2008193043A (ja) * 2007-01-11 2008-08-21 Fuji Electric Device Technology Co Ltd 電力用半導体素子
JP2009016482A (ja) * 2007-07-03 2009-01-22 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701365A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
JP2021141162A (ja) * 2020-03-04 2021-09-16 株式会社東芝 半導体装置
JP7280213B2 (ja) 2020-03-04 2023-05-23 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20150155174A1 (en) 2015-06-04
US9263280B2 (en) 2016-02-16
CN105932044B (zh) 2020-03-06
CN105932044A (zh) 2016-09-07
US9000538B2 (en) 2015-04-07
CN102315248A (zh) 2012-01-11
JP5957171B2 (ja) 2016-07-27
US10340147B2 (en) 2019-07-02
CN102315248B (zh) 2016-05-18
US20160126100A1 (en) 2016-05-05
US20120001257A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
US11749675B2 (en) Semiconductor device
US10763359B2 (en) Semiconductor device
US7800185B2 (en) Closed trench MOSFET with floating trench rings as termination
JP3721172B2 (ja) 半導体装置
JP4289123B2 (ja) 半導体装置
WO2014163060A1 (ja) 半導体装置
JP2008177335A (ja) 炭化珪素絶縁ゲート型半導体装置。
JP2009043966A (ja) 半導体装置及びその製造方法
JP2011171552A (ja) 半導体装置およびその製造方法
JP2009032951A (ja) 半導体装置
JP2012064849A (ja) 半導体装置
JP4736180B2 (ja) 半導体装置およびその製造方法
JPWO2011007387A1 (ja) 電力用半導体装置およびその製造方法
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
JP2006173437A (ja) 半導体装置
JP5422252B2 (ja) 半導体装置の製造方法
JP2010251404A (ja) 半導体装置
US20130270637A1 (en) Semiconductor device
JP2008294028A (ja) 半導体装置
JP5044151B2 (ja) 半導体装置
JP7188230B2 (ja) 半導体装置
JP2009032968A (ja) 半導体装置及びその製造方法
US11342435B2 (en) Wide-gap semiconductor device
JP2012004466A (ja) 半導体装置
JP2003031821A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160620

R150 Certificate of patent or registration of utility model

Ref document number: 5957171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150