JP2011129934A - 可変抵抗メモリ装置及びその製造方法 - Google Patents
可変抵抗メモリ装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011129934A JP2011129934A JP2010284395A JP2010284395A JP2011129934A JP 2011129934 A JP2011129934 A JP 2011129934A JP 2010284395 A JP2010284395 A JP 2010284395A JP 2010284395 A JP2010284395 A JP 2010284395A JP 2011129934 A JP2011129934 A JP 2011129934A
- Authority
- JP
- Japan
- Prior art keywords
- variable resistance
- memory device
- pattern
- line
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 239000011229 interlayer Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 32
- 238000000059 patterning Methods 0.000 claims description 29
- 239000010410 layer Substances 0.000 description 78
- 230000002265 prevention Effects 0.000 description 46
- 238000009792 diffusion process Methods 0.000 description 32
- 230000004888 barrier function Effects 0.000 description 13
- 239000012782 phase change material Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- ODINCKMPIJJUCX-UHFFFAOYSA-N Calcium oxide Chemical compound [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000000395 magnesium oxide Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052717 sulfur Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical class 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910019044 CoSix Inorganic materials 0.000 description 1
- 229910005889 NiSix Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910003071 TaON Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- -1 TiAlON Inorganic materials 0.000 description 1
- 229910010060 TiBN Inorganic materials 0.000 description 1
- 229910010282 TiON Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8616—Thermal insulation means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】可変抵抗メモリ装置及びその製造方法を提供する。
【解決手段】可変抵抗メモリ装置及びその製造方法を提供する。基板上に複数の下部電極を構成し、前記下部電極を露出し、第１方向に延長されるトレンチを含む第１層間絶縁膜を構成し、前記第１層間絶縁膜上に前記第１方向と交差する第２方向に延長される上部電極を構成し、前記トレンチ内に前記上部電極の側壁にアライメントされる側壁を有する可変抵抗パターンを形成する。
【選択図】図２
【解決手段】可変抵抗メモリ装置及びその製造方法を提供する。基板上に複数の下部電極を構成し、前記下部電極を露出し、第１方向に延長されるトレンチを含む第１層間絶縁膜を構成し、前記第１層間絶縁膜上に前記第１方向と交差する第２方向に延長される上部電極を構成し、前記トレンチ内に前記上部電極の側壁にアライメントされる側壁を有する可変抵抗パターンを形成する。
【選択図】図２
Description
本発明は半導体装置に関し、さらに詳しくは、可変抵抗メモリ装置及びその製造方法に関する。
一般に、半導体メモリ装置は揮発性（ｖｏｌａｔｉｌｅ）メモリ装置と不揮発性（ｎｏｎｖｏｌａｔｉｌｅ）メモリ装置に分けられる。
揮発性メモリ装置は電源の供給が遮断されると、貯蔵されたデータが消去されるメモリ装置、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及びＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等がある。そして、不揮発性メモリ装置は電源の供給が遮断されても貯蔵されたデータが消去されないメモリ装置、例えば、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ ＥＰＲＯＭ）、フラッシュメモリ装置（Ｆｌａｓｈ Ｍｅｍｏｒｙ Ｄｅｖｉｃｅ）等がある。
最近、半導体メモリ装置の高性能化及び低電力化により、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及びＰＲＡＭ（Ｐｈａｓｅ−Ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような次世代の半導体メモリ装置等が開発されている。斯かる次世代の半導体メモリ装置を構成する物質等は電流又は電圧によって、抵抗値が異なり、電流又は電圧の供給が遮断されても抵抗値をそのまま維持する特性を有する。
本発明が解決しようとする課題は、電気特性及び信頼性が向上される可変抵抗メモリ装置及びその製造方法を提供することである。
また、本発明が解決しようとする他の課題等は、次の説明から明らかになるであろう。
また、本発明が解決しようとする他の課題等は、次の説明から明らかになるであろう。
本発明の課題等を解決するための可変抵抗メモリ装置を提供する。該可変抵抗メモリ装置は基板、前記基板上の複数の下部電極、前記下部電極を露出し、第１方向に延長されるトレンチを含む第１層間絶縁膜、前記第１層間絶縁膜上に形成され、前記第１方向と交差する第２方向に延長される上部電極、前記トレンチ内に形成され、前記上部電極の側壁にアライメントされる側壁を含む複数の可変抵抗パターンを有する。本発明の一実施形態において、前記トレンチは前記第２方向に隣接する２つの下部電極をともに露出する。
本発明の異なる実施形態において、前記可変抵抗パターンは前記第１方向に各下部電極上に分離されて形成される島型である。
本発明のまた異なる実施形態において、前記可変抵抗メモリ装置は基板、前記基板上の複数の下部電極、前記下部電極上に形成され、第１方向に延長される可変抵抗ライン、前記可変抵抗ライン上に形成され、前記第１方向と交差する第２方向に延長される上部電極を含む。
また、上述した課題等を解決するための可変抵抗メモリ装置の製造方法を提供する。該製造方法は基板上に複数の下部電極を形成し、前記下部電極上に第１方向に延長される可変抵抗ラインを形成し、前記可変抵抗ライン上に、前記第１方向と交差する第２方向に延長される上部電極を形成することを含む。
本発明の一実施形態において、前記上部電極を形成することは、前記可変抵抗ライン上に導電膜を形成し、前記導電膜上に前記第２方向に延長されるマスクパターンを形成し、前記マスクパターンによって前記導電膜を前記第２方向に延長されるようにパターニングすることを含む。
本発明の異なる実施形態において、前記マスクパターンによってパターニングすることは、前記可変抵抗ラインをパターニングして前記第１方向に分離された可変抵抗パターンを形成することを含む。
本発明のまた異なる実施形態において、前記可変抵抗ラインを形成することは、前記下部電極上に層間絶縁膜を形成し、前記層間絶縁膜に前記第１方向に延長され、前記下部電極の上面の少なくとも一部を露出するトレンチを形成し、前記トレンチ上に可変抵抗物質膜を形成することを含む。
上部電極と可変抵抗パターンの誤整列の問題を解決できる。従って、電気特性及び信頼性が向上される可変抵抗メモリ装置を提供することができる。
本発明の長所及び特徴、そして、本発明の課題を解決するための方法は添付の図面と後述の実施形態によって明確になるであろう。
しかし、本発明は以下に開示される実施形態によって限定されず、異なる様々な形態で具現できる。ここに紹介する実施形態は開示される内容が完全になるように、そして、当業者等に本発明の思想が十分に伝えられるように提供されるものである。
また、本発明の明細書から、導電性膜、半導体膜又は絶縁性膜等のある物質膜が異なる物質膜又は基板“上”にあるものと言及された場合、斯かる物質膜は異なる物質膜又は基板上に直接形成されたり、それらの間に他の物質膜が介されたりすることも含む。
また、本明細書の様々な実施形態等から第１、第２、第３等の用語が物質膜又は工程段階を説明するために使われるが、斯かる用語等は、但し、ある特定の物質膜又は工程段階を異なる物質膜又は異なる工程段階と区別するために使われるだけである。
本発明の明細書から言及される用語は実施形態等を説明するためのものであり、本発明を制限するものではない。本発明の明細書から、単数形は特別に言及されていない限り複数形も含む。明細書から言及される‘含む’（ｃｏｍｐｒｉｓｅｓ、ｃｏｍｐｒｉｓｉｎｇ）は１つ以上の異なる構成要素の存在又は追加を排除しない。
また、本発明の明細書から記述される実施形態等は、本発明の理想的な例示図、即ち、断面図及び／又は平面図等を参照して説明する。図面において、膜及び領域等の厚さは技術の効果的な説明のために誇張された。従って、製造技術及び／又は誤差等によって例示図の形態を変形できる。
従って、本発明の実施形態等は示された特定の形態に限らず、製造工程によって生成される形態の変化も含む。例えば、直角で示されたエッチング領域はラウンドされたり、所定の曲率を有する形態も含む。従って、図面から例示された領域等の形態は素子の領域の特定形態を例示するためであり、発明の範囲を限定するものではない。
以下に、図面等を参照して、本発明の実施形態等による可変抵抗メモリ装置及びその製造方法に対して詳しく説明する。
図１は、本発明の実施形態等による可変抵抗メモリ装置のメモリセルアレイを示す回路図である。
図１を参照すると、複数のメモリセル１０がマトリックスの形態で配列される。前記メモリセル１０は可変抵抗素子１１と選択素子１２を含む。前記可変抵抗素子１１と前記選択素子１２はビットラインＢＬとワードラインＷＬとの間に介される。
前記可変抵抗素子１１は前記ビットラインＢＬを通じて供給される電流の量によって状態が決まる。前記選択素子１２は前記可変抵抗素子１１と前記ワードラインＷＬとの間に接続され、前記ワードラインＷＬの電圧によって前記可変抵抗素子１１への電流の供給を制御する。前記選択素子１２はダイオード（ｄｉｏｄｅ）、ＭＯＳトランジスタ又はバイポーラ（ｂｉｐｏｌａｒ）トランジスタからなる。
本発明の実施形態等において、前記可変抵抗素子１１として相変化物質を採択したメモリセル等を含む相変化メモリ装置を一例として説明する。しかし、本発明の技術思想はこれに制限されない。前記相変化物質は温度及び冷却時間によって比較的抵抗が高い非晶質状態と、比較的抵抗が低い結晶質状態を有する。前記非晶質状態はセット（ＳＥＴ）状態であり、前記結晶質状態はリセット（ＲＥＳＥＴ）状態である。斯かる相変化メモリ素子は下部電極を通じて供給される電流によってジュール熱（Ｊｏｕｌｅ´ｓ ｈｅａｔ）が発生して相変化物質を加熱させる。この際、ジュール熱は相変化物質の比抵抗及び電流の供給時間に比例して発生する。
図２は本発明の第１実施形態による可変抵抗メモリ装置の平面図である。図３及び図４は本発明の第１実施形態による可変抵抗メモリ装置の断面図である。図３及び図４は各々図２のＡ−Ａ’線及びＢ−Ｂ’線に沿って切断した断面図である。
図２、図３及び図４を参照すると、基板１０１上に下部電極１１２を含む第１層間絶縁膜１１０が形成される。前記基板１０１は第１方向に延長されるワードラインＷＬを含む。前記ワードラインＷＬは不純物がドープされたドープラインである。また、前記半導体基板は複数の前記ワードラインＷＬに電気的に接触された選択素子（図示せず）を含む。前記下部電極１１２は上面が一字形（ｌｉｎｅ ｔｙｐｅ）、弧形（ａｒｃ ｔｙｐｅ）、円形、四角形又はリング形（ｒｉｎｇ ｔｙｐｅ）からなる。本実施形態において、前記下部電極１１２は前記第１方向と交差する第２方向に一列に配列された一字形（ｌｉｎｅ ｔｙｐｅ）からなる。即ち、前記下部電極１１２の上面は前記第２方向に長軸を有し、前記第１方向に短軸を有する。
前記下部電極１１２上には可変抵抗パターン１２３、例えば、相変化物質パターンが形成される。前記可変抵抗パターン１２３は状態が可逆的に変化できる物質で形成される。前記可変抵抗パターン１２３はカルコゲナイド（ｃｈａｌｃｏｇｅｎｉｄｅ）系元素であるＴｅ及びＳｅ中で少なくとも１つと、Ｇｅ、Ｓｂ、Ｂｉ、Ｐｂ、Ｓｎ、Ａｇ、Ａｓ、Ｓ、Ｓｉ、Ｐ、Ｏ及びＣの中で選択される少なくとも１つが混合された化合物から構成される。本実施形態において、前記可変抵抗パターン１２３はＵ字形からなる。前記可変抵抗パターン１２３は前記第１方向に延長されるトレンチ１１５内に形成される。前記トレンチ１１５は第２層間絶縁膜１２０に形成される。従って、前記可変抵抗パターン１２３は前記第２方向に下部電極１１２上に分離されて形成される。また、前記可変抵抗パターン１２３は前記第１方向に分離されるよう形成される。即ち、前記可変抵抗パターン１２３は図３に示したように前記第１方向に下部電極１１２上に分離されて形成される。即ち、前記可変抵抗パターン１２３は下部電極１１２上に島型（ｉｓｏｌａｔｅｄ ｔｙｐｅ）に形成される。前記可変抵抗パターン１２３の島型の構造はセル間の干渉現象を緩和させる。
前記可変抵抗パターン１２３上に熱損失防止パターン１２８が形成される。前記熱損失防止パターン１２８は相変化物質が加熱されるとき発生する熱が損失されることを防止する。従って、小さい電流量で相変化物質を溶融点まで加熱することができる。即ち、可変抵抗メモリ装置の消費電力を減らすことができる。前記熱損失防止パターン１２８は、例えば、ＳｉＯＮ、Ｃ、ＡＬＤ−ＡｌＮ、ＧｅＮ、Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、Ｙ２Ｏ３、ＴｉＯ２、Ｃｒ２Ｏ３、ＦｅＯ、ＣｏＯ、ＺｒＯ及びＣｕＯ２の中で選択される何れか１つを含む絶縁膜で形成される。
前記熱損失防止パターン１２８は前記可変抵抗パターン１２３上に前記可変抵抗パターン１２３と同様な形状で形成される。前記熱損失防止パターン１２８上に前記トレンチ１１５を埋める絶縁パターン１３１が形成される。前記絶縁パターン１３１は酸化膜からなる。
前記可変抵抗パターン１２３上には、前記第２方向に延長される上部電極１３７が形成される。前記上部電極１３７は前記トレンチ１１５と交差する。前記可変抵抗パターン１２３と前記上部電極１３７との間には拡散防止パターン１３５が形成される。前記拡散防止パターン１３５は前記第２方向に延長される。
前記可変抵抗パターン１２３、前記熱損失防止パターン１２８、前記絶縁パターン１３１、前記拡散防止パターン１３５及び前記上部電極１３７は図３に示したようにアライメントされた（ａｌｉｇｎｅｄ）側壁１３８を有する。即ち、前記可変抵抗パターン１２３、前記熱損失防止パターン１２８、前記絶縁パターン１３１は前記上部電極１３７の側壁に整列された側壁を含む。前記アライメントされた側壁１３８の間に第３層間絶縁膜１４０が形成される。
前記上部電極１３７上に前記ワードラインＷＬと交差するビットラインＢＬが形成される。前記ビットラインＢＬは第４層間絶縁膜１４５のコンタクトプラグ１４１を通じて前記上部電極１３７と電気的に接続される。
本実施形態において、前記上部電極１３７とアライメントされた前記可変抵抗パターン１２３の側壁は前記下部電極１１２とは相対的に遠い距離を置いて配置される。従って、前記可変抵抗パターン１２３のパターニングの際、発生する損傷による電気特性の劣化が改善される。
続いて、本発明の第１実施形態による可変抵抗メモリ装置の製造方法を説明する。
図５、図７、図９、図１１、図１３は本発明の第１実施形態による可変抵抗メモリ装置の製造方法を順に示す図２のＡ−Ａ’線に沿って切断した断面図である。図６、図８、図１０、図１２、図１４は本発明の第１実施形態による可変抵抗メモリ装置の製造方法を順に示す図２のＢ−Ｂ’線に沿って切断した断面図である。
図２、図５及び図６を参照すると、ワードラインＷＬ及び選択素子（図示せず）を含む基板１０１が形成される。前記基板１０１内の前記ワードラインＷＬはライン形態で不純物がドープされた不純物領域であり、前記ワードラインＷＬ間に素子分離膜（図示せず）を形成する。前記ワードラインＷＬ上にはダイオード又はトランジスタのような選択素子（図示せず）が形成される。先ず、前記基板１０１上に第１層間絶縁膜１１０を形成する。前記第１層間絶縁膜１１０は、例えば、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）又はＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）等のようなシリコーン酸化膜からなる。以下に、説明する異なる層間絶縁膜も同じ物質からなる。前記第１層間絶縁膜１１０に下部電極１１２が形成される。前記下部電極１１２は前記ワードラインＷＬ上から前記第２方向への長さが前記第１方向への長さより長く形成される。前記下部電極１１２は前記第１層間絶縁膜１１０をパターニングした後、導電膜を蒸着して形成する。前記導電膜の蒸着後、平坦化工程が行なわれる。前記下部電極１１２は、例えば、Ｔｉ、ＴｉＳｉｘ、ＴｉＮ、ＴｉＯＮ、ＴｉＷ、ＴｉＡｌＮ、ＴｉＡｌＯＮ、ＴｉＳｉＮ、ＴｉＢＮ、Ｗ、ＷＳｉｘ、ＷＮ、ＷＯＮ、ＷＳｉＮ、ＷＢＮ、ＷＣＮ、Ｔａ、ＴａＳｉｘ、ＴａＮ、ＴａＯＮ、ＴａＡｌＮ、ＴａＳｉＮ、ＴａＣＮ、Ｍｏ、ＭｏＮ、ＭＯＳｉＮ、ＭｏＡｌＮ、ＮｂＮ、ＺｒＳｉＮ、ＺｒＡｌＮ、Ｒｕ、ＣｏＳｉｘ、ＮｉＳｉｘ、導電性炭素（ｃｏｎｄｕｃｔｉｖｅ ｃａｒｂｏｎ）、Ｃｕ及びこれらの組合からなる群から選択される物質で形成される。
図２、図７及び図８を参照すると、前記下部電極１１２上に第２層間絶縁膜１２０が形成される。前記第２層間絶縁膜１２０がパターニングされて前記第１方向に延長されるトレンチ１１５が形成される。前記トレンチ１１５は前記下部電極１１２の上面の少なくとも一部を露出するよう形成される。前記トレンチ１１５は上部から下部の方に幅がだんだん減少するよう前記第２層間絶縁膜１２０を異方性エッチングして形成される。
前記トレンチ１１５の側壁及び底面と前記第２層間絶縁膜１２０上に可変抵抗物質膜１２１が形成される。前記可変抵抗物質膜１２１は前記下部電極１１２と電気的に接続される。前記可変抵抗物質膜１２１はカルコゲナイド（ｃｈａｌｃｏｇｅｎｉｄｅ）系元素であるＴｅ及びＳｅ中で少なくとも１つと、Ｇｅ、Ｓｂ、Ｂｉ、Ｐｂ、Ｓｎ、Ａｇ、Ａｓ、Ｓ、Ｓｉ、Ｐ、Ｏ及びＣの中で選択される少なくとも１つが混合された化合物から構成される。前記可変抵抗物質膜１２１は物理蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏ Ｄｅｐｏｓｉｔｉｏｎ）又は化学蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で形成される。前記可変抵抗物質膜１２１は前記トレンチ１１５の中に均一に蒸着される。前記可変抵抗物質膜１２１の形成前に、シード層（図示せず）がさらに形成される。前記シード層はチタニウム酸化膜、ジルコニウム酸化膜、マグネシウム酸化膜等の金属酸化膜からなる。
また、前記可変抵抗物質膜１２１上には熱損失防止膜１２６が形成される。
前記熱損失防止膜１２６は前記可変抵抗物質膜１２１の表面に沿って均一に形成される。前記熱損失防止膜１２６は相変化物質が加熱されるとき発生する熱が損失されることを防止する。なお、前記熱損失防止膜１２６は後の工程から前記可変抵抗物質膜１２１を保護する役割をする。前記熱損失防止膜１２６は、例えば、ＳｉＯＮ、Ｃ、ＡＬＤ−ＡｌＮ、ＧｅＮ、Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、Ｙ２Ｏ３、ＴｉＯ２、Ｃｒ２Ｏ３、ＦｅＯ、ＣｏＯ、ＺｒＯ及びＣｕＯ２の中で選択される何れか１つを含む絶縁膜で形成される。前記熱損失防止膜１２６はＰＥ−ＣＶＤ法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）によって形成される。
図２、図９及び図１０を参照すると、前記熱損失防止膜１２６上には前記トレンチ１１５が完全に埋められるよう絶縁膜１３０が形成される。前記絶縁膜１３０はギャップフィル特性が良いシリコーン酸化膜、例えば、ＨＤＰ（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ）酸化物、ＰＥ−ＴＥＯＳ（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＦＯＸ（ｆｌｏｗａｂｌｅ ｏｘｉｄｅ）、ＨＳＱ（ｈｙｄｒｏｓｉｌｓｅｓｑｕｉｏｘａｎｅ）又はＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）を含む。
前記トレンチ１１５内に前記絶縁膜１３０を充填した後、平坦化工程を行なって前記可変抵抗物質膜１２１を可変抵抗ライン１２２に分離する。前記可変抵抗ライン１２２は前記トレンチ１１５内から前記第１方向に延長される。前記熱損失防止膜１２６は前記平坦化工程によって熱損失防止予備パターン１２７になる。前記平坦化工程は化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）又はエッチバック（ｅｔｃｈ ｂａｃｋ）工程である。この際、前記熱損失防止膜１２６がエッチング止め膜の役割をする。前記平坦化工程の後、不活性気体を用いるプラズマ処理が行なわれる。前記プラズマ処理によって平坦化工程による可変抵抗パターン等の表面の損傷又は表面の汚染物質を除去することができる。即ち、不活性気体にＲＦパワーを印加してプラズマを発生させ、そのプラズマを可変抵抗パターンの表面と反応させる。これによって、平坦化工程の際、損傷された可変抵抗パターン等の表面が除去される。ここで、不活性気体は、例えば、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ又はＸｅが利用される。
続いて、図２、図１１及び図１２を参照すると、前記可変抵抗ライン１２２、前記熱損失防止予備パターン１２７及び前記絶縁膜１３０上に導電膜１３６が形成される。前記導電膜１３６は前記下部電極１１２と同じ物質からなる。前記導電膜１３６と前記可変抵抗ライン１２２との間に拡散防止膜１３４が形成される。前記導電膜１３６及び前記拡散防止膜１３４はＰＶＤ法又はＣＶＤ法によって形成される。前記拡散防止膜１３４はＴｉ、Ｔａ、Ｍｏ、Ｈｆ、Ｚｒ、Ｃｒ、Ｗ、Ｎｂ、Ｖ、Ｎ、Ｃ、Ａｌ、Ｂ、Ｐ、Ｏ及びＳ中で少なくとも１つを含む。例えば、前記拡散防止膜１３４はＴｉＮ、ＴｉＷ、ＴｉＣＮ、ＴｉＡｌＮ、ＴｉＳｉＣ、ＴａＮ、ＴａＳｉＮ、ＷＮ、ＭｏＮ及びＣＮの中で少なくとも１つを含む。続いて、前記導電膜１３６上にマスクパターン１３９が形成される。前記マスクパターン１３９は前記第２方向に延長される。
続いて、図２、図１３及び図１４を参照すると、前記マスクパターン１３９をマスクにして前記導電膜１３６、前記拡散防止膜１３４、前記絶縁膜１３０、前記熱損失防止予備パターン１２７及び前記可変抵抗ライン１２２がパターニングされる。前記パターニングは乾式エッチングで行なわれる。前記パターニング後、前記マスクパターン１３９は除去されても良い。前記パターニングによって上部電極１３７、拡散防止パターン１３５、絶縁パターン１３１、熱損失防止パターン１２８及び可変抵抗パターン１２３が形成される。即ち、前記パターニングによって前記上部電極１３７と前記可変抵抗パターン１２３が同時に形成される。従って、前記可変抵抗パターン１２３は前記上部電極１３７の側壁にアライメントされた側壁を有する。前記パターニングによって前記可変抵抗パターン１２３は各セル別に分離された島型に形成される。
また、図２、図３及び図４を参照すると、前記パターニングによって形成されたリセス領域に第３層間絶縁膜１４０が形成される。前記第３層間絶縁膜１４０は前記基板１０１上に絶縁物質を蒸着した後、前記上部電極１３７の上面が露出されるよう平坦化して形成される。
前記上部電極１３７上には第４層間絶縁膜１４５を形成し、前記第４層間絶縁膜１４５をパターニングして前記上部電極１３７を露出するビットライン用のコンタクトホールを形成する。前記ビットライン用のコンタクトホール内に導電物質を充填してコンタクトプラグ１４１を形成する。前記コンタクトプラグ１４１上に前記コンタクトプラグ１４１と接触するビットラインＢＬを形成する。前記ビットラインＢＬは前記上部電極１３７と平行に前記第２方向へ延長される長さを有する。
最近、メモリ素子の高集積化によって、電極と可変抵抗パターンの整列がもっと厳しくなっている。即ち、可変抵抗パターンと上部電極が同じ方向に延長された構造において、整列のための工程マージンがだんだん減っている。本実施形態によると、前記可変抵抗ライン１２２が前記上部電極１３７と交差して形成され、前記上部電極１３７とともにパターニングされるので前記可変抵抗パターン１２３と前記上部電極１３７の誤整列の問題を解決することができる。
また、前記パターニングによって前記可変抵抗パターン１２３が各セル別に分離された島型の構造を有する。前記島型の構造はセル間の干渉を緩和させる。
本実施形態によると、前記第１方向に延長された前記トレンチ１１５内に前記可変抵抗ライン１２２を形成した後、前記上部電極１３７とともにパターニングして前記第１方向に各セル別に分離された島型の構造を有する可変抵抗パターンを形成する。前記島型の構造は層間絶縁膜にビアホールを形成した後、これを可変抵抗物質で充填して形成されることができるが、メモリセルのサイズが減ることによって前記充填工程がもっと厳しくなる。しかし、本実施形態によると、より容易に島型の構造を有する可変抵抗パターンを形成することができる。
以下に、本発明の第２実施形態による可変抵抗メモリ装置及びその製造方法を説明する。
下部電極及び可変抵抗パターンを除いて他の技術構成は第１実施形態と同様である。従って、説明の便宜のために、同じ技術構成に対しては説明を省略する。
図１５は本発明の第２実施形態による可変抵抗メモリ装置の平面図である。図１６及び図１７は本発明の第２実施形態による可変抵抗メモリ装置の断面図である。図１６及び図１７は各々図１５のＣ−Ｃ’線及びＤ−Ｄ’線に沿って切断した断面図である。
図１５、図１６及び図１７を参照すると、基板１０１上に下部電極１１２を含む第１層間絶縁膜１１０が形成される。前記基板１０１は第１方向に延長されたワードラインＷＬを含む。前記ワードラインＷＬは不純物がドープされたドープラインである。また、前記半導体基板は前記ワードラインＷＬに接触された選択素子（図示せず）を含む。前記下部電極１１２は上面が一字形（ｌｉｎｅ ｔｙｐｅ）、弧形（ａｒｃ ｔｙｐｅ）、円形、四角形又はリング形（ｒｉｎｇ ｔｙｐｅ）からなる。本実施形態において、前記下部電極１１２は弧形（ａｒｃ ｔｙｐｅ）に形成される。前記弧形の下部電極１１２の上面は前記第２方向への長さが前記第１方向への長さより長い。
前記下部電極１１２上には可変抵抗パターン１２３、例えば、相変化物質パターンが形成される。本実施形態において、前記可変抵抗パターン１２３は縦断面が四角形である。前記可変抵抗パターン１２３は前記第１方向に延長されるトレンチ１１５内に形成される。前記トレンチ１１５は第２層間絶縁膜１２０に形成される。従って前記可変抵抗パターン１２３は前記第２方向に下部電極１１２上に分離されて形成される。また、前記可変抵抗パターン１２３は前記第１方向に分離される。即ち、前記可変抵抗パターン１２３は図１６に示したように前記第１方向へ各下部電極１１２上に分離されて形成される。即ち、前記可変抵抗パターン１２３は各下部電極１１２上に島型に形成される。前記可変抵抗パターン１２３の島型の構造はセル間の干渉現象を緩和させる。
前記可変抵抗パターン１２３上には前記第２方向に延長される上部電極１３７が形成される。前記上部電極１３７は前記トレンチ１１５と交差する。前記可変抵抗パターン１２３と前記上部電極１３７との間に拡散防止パターン１３５が形成される。前記拡散防止パターン１３５は前記第２方向に延長される。
前記可変抵抗パターン１２３、前記拡散防止パターン１３５及び前記上部電極１３７は図１６に示したようにアライメントされた側壁１３８を有する。即ち、前記可変抵抗パターン１２３は前記上部電極１３７の側壁に整列された側壁を含む。前記アライメントされた側壁１３８の間に第３層間絶縁膜１４０が形成される。
前記上部電極１３７上には前記ワードラインＷＬと交差するビットラインＢＬが形成される。前記ビットラインＢＬは第４層間絶縁膜１４５のコンタクトプラグ１４１を通じて前記上部電極１３７と電気的に接続される。
本実施形態において、前記上部電極１３７にアライメントされた前記可変抵抗パターン１２３の側壁は前記下部電極１１２とは相対的に遠い距離を置いて配置される。従って、前記可変抵抗パターン１２３のパターニングの際、発生する損傷による電気特性の劣化が改善される。
以下に、本発明の第２実施形態による可変抵抗メモリ装置の製造方法を説明する。
図１８、図２０、図２２は本発明の第２実施形態による可変抵抗メモリ装置の製造方法を順に示す図１５のＣ−Ｃ’線に沿って切断した断面図である。図１９、図２１、図２３は本発明の第２実施形態による可変抵抗メモリ装置の製造方法を順に示す図１５のＤ−Ｄ’線に沿って切断した断面図である。
図１５、図１８及び図１９を参照すると、基板１０１上に第１層間絶縁膜１１０を形成する。前記第１層間絶縁膜１１０に下部電極１１２が形成される。本実施形態において、前記下部電極１１２は弧形（ａｒｃ ｔｙｐｅ）の上面を有するよう形成される。また、弧形の上面を有する前記下部電極１１２は隣接するメモリセルと互いに対称になる。例えば、弧形の上面を有する前記下部電極１１２は、隣接する２つのメモリセル領域にわたってオープニング窓を形成し、オープニング窓の内壁に沿って均一に下部電極用の導電膜を蒸着した後に、下部電極用の導電膜をパターニングして２つのメモリセル領域の間の下部電極用の導電膜を除去することによって形成される。一方、下部電極１１２は弧形の上面を有するとともにＵ字形で形成される。
続いて、前記下部電極１１２上には第２層間絶縁膜１２０が形成される。前記第２層間絶縁膜１２０がパターニングされて前記第１方向に延長されるトレンチ１１５が形成される。前記トレンチ１１５は前記下部電極１１２の上面の少なくとも一部を露出する。前記トレンチ１１５は上部から下部の方に幅がだんだん減少するよう前記第２層間絶縁膜１２０を異方性エッチングして形成される。
続いて、前記トレンチ１１５内に可変抵抗ライン１２２が形成される。前記可変抵抗ライン１２２は前記第１方向に延長される。また、前記可変抵抗ライン１２２は前記第２方向に分離されて配置される。前記可変抵抗ライン１２２は前記第２層間絶縁膜１２０上に可変抵抗物質膜を蒸着して前記トレンチ１１５を埋めて、平坦化して形成される。
続いて、図１５、図２０及び図２１を参照すると、前記可変抵抗ライン１２２上には導電膜１３６が形成される。前記導電膜１３６は前記下部電極１１２と同じ物質からなる。
また、前記導電膜１３６と前記可変抵抗ライン１２２との間に拡散防止膜１３４が形成される。前記導電膜１３６及び前記拡散防止膜１３４はＰＶＤ法又はＣＶＤ法によって形成される。
前記導電膜１３６上にはマスクパターン１３９が形成される。前記マスクパターン１３９は前記第２方向に延長される。
続いて、図１５、図２２及び図２３を参照すると、前記マスクパターン１３９をマスクにして前記導電膜１３６、前記拡散防止膜１３４、前記可変抵抗ライン１２２がパターニングされる。前記パターニングは乾式エッチングで行なわれる。前記パターニング後、前記マスクパターン１３９は除去されても良い。前記パターニングによって上部電極１３７、拡散防止パターン１３５及び可変抵抗パターン１２３が形成される。即ち、前記パターニングによって前記上部電極１３７と前記可変抵抗パターン１２３が同時に形成される。従って、前記可変抵抗パターン１２３は前記上部電極１３７の側壁にアライメントされた側壁を有する。前記パターニングによって前記可変抵抗パターン１２３は各セル別に分離された島型に形成される。
また、図１５、図１６及び図１７を参照すると、前記パターニングによって形成されたリセス領域に第３層間絶縁膜１４０が形成される。前記第３層間絶縁膜１４０は前記基板１０１上に絶縁物質を蒸着した後、前記上部電極１３７の上面が露出されるよう平坦化して形成される。
前記上部電極１３７上には第４層間絶縁膜１４５を形成し、前記第４層間絶縁膜１４５をパターニングして前記上部電極１３７を露出するビットライン用のコンタクトホールを形成する。前記ビットライン用のコンタクトホール内に導電物質を充填してコンタクトプラグ１４１を形成する。前記コンタクトプラグ１４１上には前記コンタクトプラグ１４１と接触するビットラインＢＬを形成する。前記ビットラインＢＬは前記上部電極１３７と平行に前記第２方向へ延長される。
以下に、本発明の第３実施形態による可変抵抗メモリ装置及びその製造方法を説明する。
下部電極及び可変抵抗パターンを除いて他の技術構成は第１実施形態と同様である。従って、説明の便宜のために、同じ技術構成に対しては説明を省略する。
図２４は本発明の第３実施形態による可変抵抗メモリ装置の平面図である。図２５及び図２６は本発明の第３実施形態による可変抵抗メモリ装置の断面図である。図２５及び図２６は各々図２４のＥ−Ｅ’線及びＦ−Ｆ’線に沿って切断した断面図である。
図２４、図２５及び１５ｂを参照すると、基板１０１上に下部電極１１２を含む第１層間絶縁膜１１０が形成される。前記下部電極１１２は上面が一字形（ｌｉｎｅ ｔｙｐｅ）、弧形（ａｒｃ ｔｙｐｅ）、円形、四角形又はリング形（ｒｉｎｇ ｔｙｐｅ）からなる。本実施形態において、前記下部電極１１２は第１方向と交差する第２方向に一列に配列された一字形（ｌｉｎｅ ｔｙｐｅ）からなる。即ち、前記下部電極１１２の上面は第２方向に長軸を有し、第１方向に短軸を有するよう形成される。
前記下部電極１１２上には可変抵抗パターン１２３、例えば、相変化物質パターンが形成される。前記可変抵抗パターン１２３は縦断面がＵ字形、Ｌ字形又は四角形からなる。本実施形態において、前記可変抵抗パターン１２３はＬ字形に形成される。即ち、前記可変抵抗パターン１２３は底部と側壁部からなり、実質的にＬ字形である。前記Ｌ字形の可変抵抗パターン１２３は前記第２方向に隣接するセルの可変抵抗パターンと鏡面対称（ｍｉｒｒｏｒ ｓｙｍｍｅｔｒｙ）になるように形成される。前記鏡面対称になる２つのＬ字形の可変抵抗パターン１２３は前記第１方向に延長されるトレンチ１１５の両側壁上に形成される。前記トレンチ１１５は第２層間絶縁膜１２０に形成される。従って、前記可変抵抗パターン１２３は前記第２方向に各下部電極１１２上に分離されて形成される。また、前記可変抵抗パターン１２３は前記第１方向にも分離される。即ち、前記可変抵抗パターン１２３は図２６に示したように各下部電極１１２上に島型に形成される。前記可変抵抗パターン１２３の島型の構造はセル間の干渉現象を緩和させる。
前記可変抵抗パターン１２３上には熱損失防止パターン１２８が形成される。前記熱損失防止パターン１２８は相変化物質が加熱されるとき発生する熱が損失されることを防止する。前記熱損失防止パターン１２８は前記可変抵抗パターン１２３上にスペーサ形態で形成される。前記熱損失防止パターン１２８上にはトレンチ１１５を埋める絶縁パターン１３１が形成される。前記絶縁パターン１３１は酸化膜からなる。
また、前記可変抵抗パターン１２３上には前記第２方向に延長される上部電極１３７が形成される。前記上部電極１３７は前記トレンチ１１５と垂直をなす。前記可変抵抗パターン１２３と前記上部電極１３７との間に拡散防止パターン１３５が形成される。前記拡散防止パターン１３５は第２方向に延長される長さを有する。
前記可変抵抗パターン１２３、前記熱損失防止パターン１２８、前記拡散防止パターン１３５及び前記上部電極１３７は図２５に示したようにアライメントされた側壁１３８を有する。即ち、前記可変抵抗パターン１２３、前記熱損失防止パターン１２８、前記拡散防止パターン１３５は前記上部電極１３７の側壁に整列された側壁を含む。前記アライメントされた側壁１３８の間に第３層間絶縁膜１４０が形成される。
また、前記上部電極１３７上には前記ワードラインＷＬと交差するビットラインＢＬが形成される。前記ビットラインＢＬは第４層間絶縁膜１４５のコンタクトプラグ１４１を通じて前記上部電極１３７と電気的に接続される。
本実施形態において、前記上部電極１３７にアライメントされた前記可変抵抗パターン１２３の側壁は前記下部電極１１２とは相対的に遠い距離を置いて配置される。従って、前記可変抵抗パターン１２３のパターニングの際、発生する損傷による電気特性の劣化が改善される。
以下に、本発明の第３実施形態による可変抵抗メモリ装置の製造方法を説明する。
図２７、図２９、図３１、図３３は本発明の第３実施形態による可変抵抗メモリ装置の製造方法を順に示す図２４のＥ−Ｅ’線に沿って切断した断面図である。図２８、図３０、図３２、図３４は本発明の第３実施形態による可変抵抗メモリ装置の製造方法を順に示す図２４のＦ−Ｆ’線に沿って切断した断面図である。
図２４、図２７及び図２８を参照すると、前記基板１０１上には下部電極１１２を含む第１層間絶縁膜１１０が形成される。前記下部電極１１２上には第２層間絶縁膜１２０が形成される。前記第２層間絶縁膜１２０がパターニングされて第１方向に延長されるトレンチ１１５が形成される。前記トレンチ１１５は第２方向に隣接する２つの下部電極１１２上に形成される。前記トレンチ１１５は前記２つの下部電極１１２の上面の少なくとも一部を露出する。
前記トレンチ１１５の側壁及び底面と前記第２層間絶縁膜１２０上には可変抵抗物質膜１２１及び熱損失防止膜１２６が形成される。
続いて、図２４、図２９及び図３０を参照すると、前記熱損失防止膜１２６に対するスペーサを形成する工程を行なって前記トレンチ１１５の両側壁上に熱損失防止予備パターン１２７を形成する。前記熱損失防止予備パターン１２７は前記トレンチ１１５内から前記可変抵抗物質膜１２１の一部を露出する。
続いて、図２４、図３１及び図３２を参照すると、前記熱損失防止予備パターン１２７をマスクにして前記可変抵抗物質膜１２１の露出された部分を除去し、平坦化工程を行なって、互いに分離されたＬ字形の可変抵抗ライン１２２を形成する。前記可変抵抗ライン１２２は前記トレンチの内部側壁上に分離されて形成される。前記平坦化工程の前に前記トレンチ１１４が完全に埋められるよう絶縁パターン１３１を形成する。前記平坦化工程の後、不活性気体を用いるプラズマ処理を行なう。
前記可変抵抗ライン１２２、前記熱損失防止予備パターン１２７及び前記絶縁パターン１３１上には導電膜１３６が形成される。前記導電膜１３６は前記下部電極１１２と同じ物質からなる。前記導電膜１３６と前記可変抵抗ライン１２２との間に拡散防止膜１３４が形成される。前記導電膜１３６及び前記拡散防止膜１３４はＰＶＤ法又はＣＶＤ法によって形成される。前記導電膜１３６上にマスクパターン１３９が形成される。前記マスクパターン１３９は第２方向に延長される。
続いて、図２４、図３３及び図３４を参照すると、前記マスクパターン１３９をマスクに利用して前記導電膜１３６、前記拡散防止膜１３４、前記熱損失防止予備パターン１２７及び前記可変抵抗ライン１２２がパターニングされる。前記パターニングは乾式エッチングで行なわれる。前記パターニング後、前記マスクパターン１３９は除去されても良い。前記パターニングによって上部電極１３７、拡散防止パターン１３５、熱損失防止パターン１２８及び可変抵抗パターン１２３が形成される。即ち、前記パターニングによって前記上部電極１３７と前記可変抵抗パターン１２３が同時に形成される。従って、前記可変抵抗パターン１２３は前記上部電極１３７の側壁にアライメントされた側壁を有する。前記パターニングによって前記可変抵抗パターン１２３は各セル別に分離された島型に形成される。
また、図２４、図２５及び図２６を参照すると、前記パターニングによって形成されたリセス領域に第３層間絶縁膜１４０が形成される。前記上部電極１３７上には第４層間絶縁膜１４５が形成され、前記第４層間絶縁膜１４５をパターニングして前記上部電極１３７を露出するビットライン用のコンタクトホールを形成する。前記ビットライン用のコンタクトホール内に導電物質を充填してコンタクトプラグ１４１を形成する。前記コンタクトプラグ１４１上には前記コンタクトプラグ１４１と接触するビットラインＢＬを形成する。前記ビットラインＢＬは前記上部電極１３７と平行に第２方向へ延長される長さを有する。
以下に、本発明の第４実施形態による可変抵抗メモリ装置及びその製造方法を説明する。
下部電極及び可変抵抗パターンを除いて他の技術構成は第１実施形態と同様である。従って、説明の便宜のために、同じ技術構成に対しては説明を省略する。
図３５は本発明の第４実施形態による可変抵抗メモリ装置の平面図である。図３６及び図３７は本発明の第４実施形態による可変抵抗メモリ装置の断面図である。図３６及び図３７は各々図３５のＧ−Ｇ’線及びＨ−Ｈ’線に沿って切断した断面図である。
先ず、図３５、図３６及び図３７を参照すると、基板１０１上に下部電極１１２を含む第１層間絶縁膜１１０が形成される。前記下部電極１１２は上面が一字形（ｌｉｎｅ ｔｙｐｅ）、弧形（ａｒｃ ｔｙｐｅ）、円形、四角形又はリング形（ｒｉｎｇ ｔｙｐｅ）からなる。本実施形態において、前記下部電極１１２は上面が円形に形成される。
前記下部電極１１２上には可変抵抗ライン１２２、例えば、相変化物質ラインが形成される。図面において、前記可変抵抗ライン１２２は縦断面が四角形からなっているが、これに限らず、第１実施形態又は第２実施形態のようにＵ字形又はＬ字形に形成しても良い。前記可変抵抗ライン１２２は前記第１方向に延長されるトレンチ１１５内に形成される。前記トレンチ１１５は第２層間絶縁膜１２０に形成される。従って、前記可変抵抗ライン１２２は前記第２方向に下部電極１１２上に分離されて形成される。
前記可変抵抗ライン１２２上には前記第２方向に延長される上部電極１３７が形成される。前記上部電極１３７は前記トレンチ１１５と交差する。前記可変抵抗ライン１２２と前記上部電極１３７との間に拡散防止パターン１３５が形成される。前記拡散防止パターン１３５は前記第２方向に延長される。
前記上部電極１３７上には前記ワードラインＷＬと交差するビットラインＢＬが形成される。前記ビットラインＢＬは第４層間絶縁膜１４５のコンタクトプラグ１４１を通じて前記上部電極１３７と電気的に接続される。
以下に、本発明の第４実施形態による可変抵抗メモリ装置の製造方法を説明する。
図３８、図４０、図４２は本発明の第４実施形態による可変抵抗メモリ装置の製造方法を順に示す図３５のＧ−Ｇ’線に沿って切断した断面図である。図３９、図４１、図４３は本発明の第４実施形態による可変抵抗メモリ装置の製造方法を順に示す図３５のＨ−Ｈ’線に沿って切断した断面図である。
先ず、図３５、図３８及び図３９を参照すると、基板１０１上に第１層間絶縁膜１１０を形成する。前記第１層間絶縁膜１１０に下部電極１１２が形成される。本実施形態において、前記下部電極１１２は円形の上面を有するよう形成される。前記下部電極１１２上には第２層間絶縁膜１２０が形成される。前記第２層間絶縁膜１２０がパターニングされて第１方向に延長されるトレンチ１１５が形成される。前記トレンチ１１５は前記下部電極１１２の上面の少なくとも一部を露出する。前記トレンチ１１５は上部から下部の方にだんだん幅が減少するよう前記第２層間絶縁膜１２０を異方性エッチングして形成される。
前記トレンチ１１５内に可変抵抗ライン１２２が形成される。前記可変抵抗ライン１２２は第１方向に延長される。また、前記可変抵抗ライン１２２は前記第２方向に分離されて配置される。前記可変抵抗ライン１２２は前記第２層間絶縁膜１２０上に可変抵抗物質膜を蒸着した後、平坦化して形成される。
続いて、図３５、図４０及び図４１を参照すると、前記可変抵抗ライン１２２上には導電膜１３６が形成される。前記導電膜１３６は前記下部電極１１２と同じ物質からなる。前記導電膜１３６と前記可変抵抗ライン１２２との間に拡散防止膜１３４が形成される。前記導電膜１３６及び前記拡散防止膜１３４はＰＶＤ法又はＣＶＤ法によって形成される。前記導電膜１３６上にはマスクパターン１３９が形成される。前記マスクパターン１３９は前記第２方向に延長される。
続いて、図３５、図４２及び図４３を参照すると、前記マスクパターン１３９をマスクに利用して前記導電膜１３６、前記拡散防止膜１３４がパターニングされる。本実施形態において、前記可変抵抗ライン１２２は前記導電膜１３６及び前記拡散防止膜１３４とともにパターニングされない。前記パターニングは乾式エッチングで行なわれる。前記パターニング後、前記マスクパターン１３９は除去されても良い。前記パターニングによって上部電極１３７、拡散防止パターン１３５が形成される。
また、図３５、図３６及び図３７を参照すると、前記パターニングによって形成されたリセス領域に第３層間絶縁膜１４０が形成される。前記第３層間絶縁膜１４０は前記基板１０１上に絶縁物質を蒸着した後、前記上部電極１３７の上面が露出されるよう平坦化して形成される。前記上部電極１３７上には第４層間絶縁膜１４５を形成し、前記第４層間絶縁膜１４５をパターニングして前記上部電極１３７を露出するビットライン用のコンタクトホールを形成する。前記ビットライン用のコンタクトホール内に導電物質を充填してコンタクトプラグ１４１を形成する。前記コンタクトプラグ１４１上に前記コンタクトプラグ１４１と接触するビットラインＢＬを形成する。前記ビットラインＢＬは前記上部電極１３７と平行に第２方向へ延長される長さを有する。
図４４は本発明の実施形態による可変抵抗メモリ装置の適用例を示すメモリシステムのブロック図である。
図４４を参照すると、本発明によるメモリシステム１０００は可変抵抗メモリ装置（例えば、ＰＲＡＭ）１１００及びメモリコントローラ１２００からなる半導体メモリ装置１３００、システムバス１４５０に電気的に接触される中央処理装置１５００、ユーザインターフェース１６００、電源供給装置１７００を含む。
可変抵抗メモリ装置１１００にはユーザインターフェース１６００を通じてデータが伝送されたり、中央処理装置１５００によって処理されたデータがメモリコントローラ１２００を通じて貯蔵されたりするようになっている。可変抵抗メモリ装置１１００は半導体ディスク装置（ＳＳＤ）から構成される。この場合、メモリシステム１０００の書き込み速度が画期的に速くなる。
本発明の図面には図示していないが、本発明によるメモリシステム１０００には応用チップセット（Ａｐｐｌｉｃａｔｉｏｎ Ｃｈｉｐｓｅｔ）、カメライメージプロセッサ（Ｃａｍｅｒａ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ：ＣＩＳ）、モバイルＤＲＡＭ等がさらに構成される。
また、メモリシステム１０００はＰＤＡ、ポータブルコンピュータ、ウェブタブレット（ｗｅｂ、ｔａｂｌｅｔ）、無線電話（ｗｉｒｅｌｅｓｓ ｐｈｏｎｅ）、モバイルフォン（ｍｏｂｉｌｅ ｐｈｏｎｅ）、デジタルミュージックプレーヤー（ｄｉｇｉｔａｌ ｍｕｓｉｃ ｐｌａｙｅｒ）、メモリカード（ｍｅｍｏｒｙ ｃａｒｄ）又は情報を無線環境から送受信できる全ての素子に適用される。
なお、本発明による可変抵抗メモリ装置又はメモリシステムは様々な形態でパッケージ化されて実装される。例えば、本発明による可変抵抗メモリ装置又はメモリシステムはＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）、Ｂａｌｌ ｇｒｉｄ ａｒｒａｙｓ（ＢＧＡｓ）、Ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅｓ（ＣＳＰｓ）、Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ（ＰＬＣＣ）、Ｐｌａｓｔｉｃ Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｐａｃｋａｇｅ（ＰＤＩＰ）、Ｄｉｅ ｉｎ Ｗａｆｆｌｅ Ｐａｃｋ、Ｄｉｅ ｉｎ Ｗａｆｅｒ Ｆｏｒｍ、Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ（ＣＯＢ）、Ｃｅｒａｍｉｃ Ｄｕａｌ Ｉｎ−ＬｉｎｅＰａｃｋａｇｅ（ＣＥＲＤＩＰ）、Ｐｌａｓｔｉｃ Ｍｅｔｒｉｃ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ（ＭＱＦＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＳＯＩＣ）、Ｓｈｒｉｎｋ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ（ＳＳＯＰ）、Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＴＳＯＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ（ＳＩＰ）、Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ（ＭＣＰ）、Ｗａｆｅｒ−ｌｅｖｅｌ Ｆａｂｒｉｃａｔｅｄ Ｐａｃｋａｇｅ（ＷＦＰ）、Ｗａｆｅｒ−Ｌｅｖｅｌ Ｐｒｏｃｅｓｓｅｄ Ｓｔａｃｋ Ｐａｃｋａｇｅ（ＷＳＰ）等のような方式でパッケージ化されて実装される。
以上、添付の図面を参照して本発明の実施形態等を説明したが、本発明が属する技術分野で通常の知識を持つ者であれば、本発明の技術思想、特徴等を変更しなくて異なる形態で実施することができるだろう。従って、本発明の実施形態等により本発明が限定されてはならない。
１０１ 基板
１１０ 第１層間絶縁膜
１１２ 下部電極
１１５ トレンチ
１２０ 第２層間絶縁膜
１２２ 可変抵抗ライン
１２３ 可変抵抗パターン
１２８ 熱損失防止パターン
１３１ 絶縁パターン
１３５ 拡散防止パターン
１３７ 上部電極
１３８ 側壁
１４０ 第３層間絶縁膜
１４１ コンタクトプラグ
１４５ 第４層間絶縁膜
１０００ メモリシステム
１１００ 可変抵抗メモリ装置
１２００ メモリコントローラ
１３００ 半導体メモリ装置
１４５０ システムバス
１５００ 中央処理装置
１６００ ユーザインターフェース
１７００ 電源供給装置
１１０ 第１層間絶縁膜
１１２ 下部電極
１１５ トレンチ
１２０ 第２層間絶縁膜
１２２ 可変抵抗ライン
１２３ 可変抵抗パターン
１２８ 熱損失防止パターン
１３１ 絶縁パターン
１３５ 拡散防止パターン
１３７ 上部電極
１３８ 側壁
１４０ 第３層間絶縁膜
１４１ コンタクトプラグ
１４５ 第４層間絶縁膜
１０００ メモリシステム
１１００ 可変抵抗メモリ装置
１２００ メモリコントローラ
１３００ 半導体メモリ装置
１４５０ システムバス
１５００ 中央処理装置
１６００ ユーザインターフェース
１７００ 電源供給装置
Claims (10)
- 基板と、
前記基板上の複数の下部電極と
複数の前記下部電極を露出し、第１方向に延長されるトレンチを含む第１層間絶縁膜と、
前記第１層間絶縁膜上に形成され、前記第１方向と交差する第２方向に延長される上部電極と、
前記トレンチ内に形成され、前記上部電極の側壁にアライメントされる側壁を含む複数の可変抵抗パターンを有することを特徴とする可変抵抗メモリ装置。 - 前記可変抵抗パターンのアライメントされた前記側壁は前記第２方向と平行であることを特徴とする請求項１に記載の可変抵抗メモリ装置。
- 前記トレンチは前記第２方向に隣接する２つの下部電極をともに露出することを特徴とする請求項１に記載の可変抵抗メモリ装置。
- 基板と、
前記基板上の複数の下部電極と、
前記下部電極上に形成され、第１方向に延長される複数の可変抵抗ラインと、
前記可変抵抗ライン上に形成され、前記第１方向と交差する第２方向に延長される上部電極を含むことを特徴とする可変抵抗メモリ装置。 - 基板上に複数の下部電極を形成し、
前記下部電極上に第１方向に延長される複数の可変抵抗ラインを形成し、
前記可変抵抗ライン上に、前記第１方向と交差する第２方向に延長される上部電極を形成することを特徴とする可変抵抗メモリ装置の製造方法。 - 前記上部電極を形成することは、
前記可変抵抗ライン上に導電膜を形成し、
前記導電膜上に前記第２方向に延長されるマスクパターンを形成し、
前記マスクパターンによって前記導電膜を前記第２方向に延長されるようにパターニングすることを特徴とする請求項５に記載の可変抵抗メモリ装置の製造方法。 - 前記マスクパターンによってパターニングすることは、前記可変抵抗ラインをパターニングして前記第１方向に分離された可変抵抗パターンを形成することを特徴とする請求項６に記載の可変抵抗メモリ装置の製造方法。
- 前記下部電極は前記第２方向への長さが前記第１方向への長さよりさらに長い上面を有するよう形成されることを特徴とする請求項５に記載の可変抵抗メモリ装置の製造方法。
- 前記可変抵抗ラインを形成することは、
前記下部電極上に層間絶縁膜を形成し、
前記層間絶縁膜に前記第１方向に延長され、前記下部電極の上面の少なくとも一部を露出するトレンチを形成し、
前記トレンチ上に可変抵抗物質膜を形成することを特徴とする請求項５に記載の可変抵抗メモリ装置の製造方法。 - 前記トレンチは前記第２方向に隣接する２つの下部電極をともに露出するよう形成されることを特徴とする請求項９に記載の可変抵抗メモリ装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090128097A KR101617381B1 (ko) | 2009-12-21 | 2009-12-21 | 가변 저항 메모리 장치 및 그 형성 방법 |
| KR10-2009-0128097 | 2009-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011129934A true JP2011129934A (ja) | 2011-06-30 |
| JP5660882B2 JP5660882B2 (ja) | 2015-01-28 |
Family
ID=44149770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010284395A Active JP5660882B2 (ja) | 2009-12-21 | 2010-12-21 | 可変抵抗メモリ装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8552412B2 (ja) |
| JP (1) | JP5660882B2 (ja) |
| KR (1) | KR101617381B1 (ja) |
| CN (1) | CN102104055B (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5607143B2 (ja) * | 2009-04-21 | 2014-10-15 | マーベル ワールド トレード リミテッド | 通信方法、通信装置、携帯通信端末、チップセット、および、通信システム |
| KR20110076394A (ko) * | 2009-12-29 | 2011-07-06 | 삼성전자주식회사 | 상변화 메모리 장치 |
| KR20120104031A (ko) * | 2011-03-11 | 2012-09-20 | 삼성전자주식회사 | 상변화 물질층, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법 |
| KR101872949B1 (ko) * | 2011-05-17 | 2018-07-02 | 삼성전자주식회사 | 상변화 메모리 장치 및 이의 제조 방법 |
| JP5611903B2 (ja) * | 2011-08-09 | 2014-10-22 | 株式会社東芝 | 抵抗変化メモリ |
| US8599599B2 (en) * | 2011-09-01 | 2013-12-03 | Micron Technology, Inc. | Method, system, and device for phase change memory switch wall cell with approximately horizontal electrode contact |
| CN103296050B (zh) * | 2012-03-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法 |
| KR101900853B1 (ko) * | 2012-04-13 | 2018-09-20 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 형성 방법 |
| KR101994280B1 (ko) | 2012-07-26 | 2019-07-01 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
| JP6014521B2 (ja) * | 2013-03-11 | 2016-10-25 | 株式会社日立製作所 | 相変化メモリおよび半導体記録再生装置 |
| US9118006B1 (en) * | 2014-08-12 | 2015-08-25 | Boise State University | Carbon-chalcogenide variable resistance memory device |
| KR20160131180A (ko) * | 2015-05-06 | 2016-11-16 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 동작방법 |
| US10424619B2 (en) * | 2016-01-13 | 2019-09-24 | Samsung Electronics Co., Ltd. | Variable resistance memory devices and methods of manufacturing the same |
| US9660189B1 (en) * | 2016-02-29 | 2017-05-23 | Arm Ltd. | Barrier layer for correlated electron material |
| CN107204397B (zh) * | 2016-03-18 | 2019-06-21 | 中国科学院微电子研究所 | 用于双极性阻变存储器的选择器件及其制备方法 |
| KR102673120B1 (ko) * | 2016-12-05 | 2024-06-05 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US9928893B1 (en) * | 2017-06-05 | 2018-03-27 | Xerox Corporation | Circular printed memory system and method having robustness to orientation |
| KR102368428B1 (ko) * | 2017-06-29 | 2022-03-02 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 그 제조방법 |
| KR102357987B1 (ko) * | 2017-07-14 | 2022-02-04 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 이의 제조 방법 |
| US11289647B2 (en) * | 2017-10-19 | 2022-03-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random access memory device |
| JP2020027818A (ja) * | 2018-08-09 | 2020-02-20 | キオクシア株式会社 | 半導体記憶装置 |
| US11158788B2 (en) * | 2018-10-30 | 2021-10-26 | International Business Machines Corporation | Atomic layer deposition and physical vapor deposition bilayer for additive patterning |
| KR102675357B1 (ko) * | 2019-01-08 | 2024-06-17 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 이의 제조 방법 |
| US11183503B2 (en) * | 2019-07-31 | 2021-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell having top and bottom electrodes defining recesses |
| CN111146339B (zh) * | 2019-12-19 | 2023-01-31 | 上海集成电路研发中心有限公司 | 一种相变存储器单元及其制备方法 |
| CN113013327B (zh) * | 2019-12-19 | 2023-11-21 | 华邦电子股份有限公司 | 电阻式随机存取存储器及其制造方法 |
| TWI716235B (zh) | 2019-12-24 | 2021-01-11 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體及其製造方法 |
| CN113078257B (zh) * | 2020-01-03 | 2023-09-12 | 华邦电子股份有限公司 | 电阻式随机存取存储器及其制造方法 |
| CN113192929B (zh) * | 2020-01-14 | 2023-07-25 | 联华电子股份有限公司 | 电阻式存储器结构及其制作方法 |
| CN112271254B (zh) * | 2020-10-27 | 2021-12-28 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8004A (en) * | 1851-03-25 | Francis b | ||
| JP2006074028A (ja) * | 2004-08-31 | 2006-03-16 | Samsung Electronics Co Ltd | 小さな接点を有する相変化記憶素子の製造方法 |
| JP2008263159A (ja) * | 2007-03-20 | 2008-10-30 | Sharp Corp | 可変抵抗素子の製造方法 |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5751012A (en) | 1995-06-07 | 1998-05-12 | Micron Technology, Inc. | Polysilicon pillar diode for use in a non-volatile memory cell |
| US5831276A (en) * | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US6586761B2 (en) * | 2001-09-07 | 2003-07-01 | Intel Corporation | Phase change material memory device |
| US7319057B2 (en) * | 2001-10-30 | 2008-01-15 | Ovonyx, Inc. | Phase change material memory device |
| KR20040047272A (ko) | 2002-11-29 | 2004-06-05 | 삼성전자주식회사 | 상전이형 반도체 메모리 장치 |
| US6858542B2 (en) * | 2003-01-17 | 2005-02-22 | Freescale Semiconductor, Inc. | Semiconductor fabrication method for making small features |
| US7009694B2 (en) * | 2004-05-28 | 2006-03-07 | International Business Machines Corporation | Indirect switching and sensing of phase change memory cells |
| US7364935B2 (en) * | 2004-10-29 | 2008-04-29 | Macronix International Co., Ltd. | Common word line edge contact phase-change memory |
| US7238959B2 (en) * | 2004-11-01 | 2007-07-03 | Silicon Storage Technology, Inc. | Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same |
| US20060097341A1 (en) * | 2004-11-05 | 2006-05-11 | Fabio Pellizzer | Forming phase change memory cell with microtrenches |
| KR100657911B1 (ko) * | 2004-11-10 | 2006-12-14 | 삼성전자주식회사 | 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자 |
| KR100707182B1 (ko) * | 2005-02-18 | 2007-04-13 | 삼성전자주식회사 | 상전이 메모리 소자 및 제조방법 |
| KR100657956B1 (ko) * | 2005-04-06 | 2006-12-14 | 삼성전자주식회사 | 다치 저항체 메모리 소자와 그 제조 및 동작 방법 |
| KR100842903B1 (ko) | 2005-06-10 | 2008-07-02 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| JP4560818B2 (ja) | 2005-07-22 | 2010-10-13 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| US7589364B2 (en) * | 2005-11-02 | 2009-09-15 | Elpida Memory, Inc. | Electrically rewritable non-volatile memory element and method of manufacturing the same |
| US7397060B2 (en) * | 2005-11-14 | 2008-07-08 | Macronix International Co., Ltd. | Pipe shaped phase change memory |
| US20070111429A1 (en) * | 2005-11-14 | 2007-05-17 | Macronix International Co., Ltd. | Method of manufacturing a pipe shaped phase change memory |
| US7515455B2 (en) * | 2006-03-17 | 2009-04-07 | Qimonda North America Corp. | High density memory array for low power application |
| JP4777820B2 (ja) | 2006-04-20 | 2011-09-21 | エルピーダメモリ株式会社 | 半導体記憶装置およびその製造方法 |
| TWI305678B (en) * | 2006-08-14 | 2009-01-21 | Ind Tech Res Inst | Phase-change memory and fabricating method thereof |
| US20080048293A1 (en) | 2006-08-22 | 2008-02-28 | Samsung Electronics Co., Ltd. | Semiconductor device having heating structure and method of forming the same |
| JP4437299B2 (ja) | 2006-08-25 | 2010-03-24 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| KR100858083B1 (ko) | 2006-10-18 | 2008-09-10 | 삼성전자주식회사 | 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법 |
| KR100827661B1 (ko) * | 2006-10-31 | 2008-05-07 | 삼성전자주식회사 | 이중의 하부 전극을 갖는 상변화 기억소자 및 그 제조방법 |
| US7663135B2 (en) * | 2007-01-31 | 2010-02-16 | Macronix International Co., Ltd. | Memory cell having a side electrode contact |
| US7800093B2 (en) * | 2007-02-01 | 2010-09-21 | Qimonda North America Corp. | Resistive memory including buried word lines |
| US7729162B2 (en) * | 2007-10-09 | 2010-06-01 | Ovonyx, Inc. | Semiconductor phase change memory using multiple phase change layers |
| KR20090097362A (ko) * | 2008-03-11 | 2009-09-16 | 삼성전자주식회사 | 저항 메모리 소자 및 그 형성 방법 |
| KR100979755B1 (ko) * | 2008-03-28 | 2010-09-02 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 제조방법들 |
| US7919768B2 (en) * | 2008-07-11 | 2011-04-05 | Industrial Technology Research Institute | Phase-change memory element |
| KR101486984B1 (ko) * | 2008-10-30 | 2015-01-30 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 그 형성방법 |
| CN101459129B (zh) * | 2008-12-18 | 2010-10-27 | 中国科学院上海微***与信息技术研究所 | 自对准肖特基二极管及相应电阻转换存储器制造方法 |
| CN101436607B (zh) * | 2008-12-25 | 2011-11-16 | 中国科学院上海微***与信息技术研究所 | 电阻转换存储器及其制造方法 |
| US8377741B2 (en) * | 2008-12-30 | 2013-02-19 | Stmicroelectronics S.R.L. | Self-heating phase change memory cell architecture |
-
2009
- 2009-12-21 KR KR1020090128097A patent/KR101617381B1/ko active IP Right Grant
-
2010
- 2010-12-20 US US12/973,124 patent/US8552412B2/en active Active
- 2010-12-21 CN CN201010598271.3A patent/CN102104055B/zh active Active
- 2010-12-21 JP JP2010284395A patent/JP5660882B2/ja active Active
-
2013
- 2013-09-20 US US14/032,997 patent/US8962438B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8004A (en) * | 1851-03-25 | Francis b | ||
| JP2006074028A (ja) * | 2004-08-31 | 2006-03-16 | Samsung Electronics Co Ltd | 小さな接点を有する相変化記憶素子の製造方法 |
| JP2008263159A (ja) * | 2007-03-20 | 2008-10-30 | Sharp Corp | 可変抵抗素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140024195A1 (en) | 2014-01-23 |
| KR20110071506A (ko) | 2011-06-29 |
| JP5660882B2 (ja) | 2015-01-28 |
| US20110147692A1 (en) | 2011-06-23 |
| CN102104055A (zh) | 2011-06-22 |
| CN102104055B (zh) | 2015-04-08 |
| US8962438B2 (en) | 2015-02-24 |
| KR101617381B1 (ko) | 2016-05-02 |
| US8552412B2 (en) | 2013-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5660882B2 (ja) | 可変抵抗メモリ装置及びその製造方法 | |
| US11251369B2 (en) | Semiconductor constructions | |
| US20100051896A1 (en) | Variable resistance memory device using a channel-shaped variable resistance pattern | |
| US20100176365A1 (en) | Resistance variable memory devices and methods of fabricating the same | |
| US20130299766A1 (en) | Variable resistance memory device and methods of forming the same | |
| KR20110090583A (ko) | 상변화 메모리 장치 및 그 형성 방법 | |
| US20160181511A1 (en) | Semiconductor devices and methods of fabricating the same | |
| US20080272355A1 (en) | Phase change memory device and method for forming the same | |
| US8133758B2 (en) | Method of fabricating phase-change memory device having TiC layer | |
| KR102541562B1 (ko) | 가변 저항 메모리 소자 | |
| US8810003B2 (en) | Semiconductor device and method of fabricating the same | |
| KR20120135089A (ko) | 메모리 장치 및 그 제조 방법 | |
| US8012789B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| US8853660B2 (en) | Semiconductor memory devices having lower and upper interconnections, selection components and memory components | |
| US20210028360A1 (en) | Semiconductor device including a data storage material pattern | |
| KR101077158B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| US20100124800A1 (en) | Variable resistance memory device, method of fabricating the same, and memory system including the same | |
| US11393977B2 (en) | Semiconductor device including vertical structures and a method of manufacturing the same | |
| KR20100027949A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| KR20080114024A (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| KR20200093743A (ko) | 정보 저장 패턴을 포함하는 반도체 소자 및 그 제조 방법 | |
| KR20080062076A (ko) | 상변화 메모리 소자의 형성 방법 | |
| KR20130087197A (ko) | 상변화 메모리 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130827 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141202 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5660882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |