TWI716235B - 電阻式隨機存取記憶體及其製造方法 - Google Patents

電阻式隨機存取記憶體及其製造方法 Download PDF

Info

Publication number
TWI716235B
TWI716235B TW108147399A TW108147399A TWI716235B TW I716235 B TWI716235 B TW I716235B TW 108147399 A TW108147399 A TW 108147399A TW 108147399 A TW108147399 A TW 108147399A TW I716235 B TWI716235 B TW I716235B
Authority
TW
Taiwan
Prior art keywords
electrode
layer
contact window
forming
variable resistance
Prior art date
Application number
TW108147399A
Other languages
English (en)
Other versions
TW202125712A (zh
Inventor
王琮玄
陳侑廷
郭子豪
吳長軒
許瓊霖
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW108147399A priority Critical patent/TWI716235B/zh
Priority to US17/109,147 priority patent/US11316106B2/en
Application granted granted Critical
Publication of TWI716235B publication Critical patent/TWI716235B/zh
Publication of TW202125712A publication Critical patent/TW202125712A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/253Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種電阻式隨機存取記憶體及其製造方法。所述電阻式隨機存取記憶體包括第一電極、第二電極、第三電極、可變電阻層、選擇層、第一位元線以及第二位元線。所述第一電極設置於基底上。所述第二電極與所述第三電極設置於所述第一電極上,其中所述第二電極與所述第三電極彼此分隔開,且各自與所述第一電極的側壁與頂面重疊。所述可變電阻層設置於所述第一電極與所述第二電極之間以及所述第一電極與所述第三電極之間。所述選擇層設置於所述可變電阻層與所述第一電極之間。所述第一位元線設置於所述第二電極上,且經由第一接觸窗而與所述第二電極電性連接。所述第二位元線設置於所述第三電極上,且經由第二接觸窗而與所述第三電極電性連接。

Description

電阻式隨機存取記憶體及其製造方法
本發明是有關於一種記憶體及其製造方法,且特別是有關於一種電阻式隨機存取記憶體(resistive random access memory,RRAM)及其製造方法。
電阻式隨機存取記憶體具有操作速度快、低功耗等優點,因此成為近年來廣為研究的一種非揮發性記憶體。一般來說,電阻式隨機存取記憶體包括上電極、下電極以及位於上電極與下電極之間的可變電阻層。當對上電極與下電極施加電壓時,可在可變電阻層中形成導電路徑(通常稱為導電絲(conductive filament,CF))以進行設定(set)操作,或使導電路徑斷開以進行重置(reset)操作,從而提供相關的記憶體功能。
為了在相同面積下,達到高記憶容量,發展出一個單一的電晶體同時連接多個記憶單元的結構(1TnR)。對於這種高密度的電阻式隨機存取記憶體來說,會遇到潛洩漏電流(sneak current leakage)的問題,其會使得相鄰的記憶單元在操作過程中對彼此造成影響,導致可靠度下降。
本發明提供一種電阻式隨機存取記憶體,其中設置於第一電極上且彼此分隔開的第二電極與第三電極各自與不同的位元線電性連接。
本發明提供一種電阻式隨機存取記憶體的製造方法,其用以製造上述的電阻式隨機存取記憶體。
本發明的電阻式隨機存取記憶體包括第一電極、第二電極、第三電極、可變電阻層、選擇層、第一位元線以及第二位元線。所述第一電極設置於基底上。所述第二電極與所述第三電極設置於所述第一電極上,其中所述第二電極與所述第三電極彼此分隔開,且各自與所述第一電極的側壁與頂面重疊。所述可變電阻層設置於所述第一電極與所述第二電極之間以及所述第一電極與所述第三電極之間。所述選擇層設置於所述可變電阻層與所述第一電極之間。所述第一位元線設置於所述第二電極上,且經由第一接觸窗而與所述第二電極電性連接。所述第二位元線設置於所述第三電極上,且經由第二接觸窗而與所述第三電極電性連接。
本發明的電阻式隨機存取記憶體的製造方法包括以下步驟:於基底上形成第一電極;於所述第一電極上形成選擇層;於所述選擇層上形成可變電阻層;於所述可變電阻層上形成彼此分隔開的第二電極與第三電極,其中所述第二電極與所述第三電極各自與所述第一電極的側壁與頂面重疊;於所述第二電極上形成第一接觸窗;於所述第三電極上形成第二接觸窗;於所述第一接觸窗形成第一位元線;於所述第二接觸窗上形成第二位元線。
基於上述,在本發明的電阻式隨機存取記憶體中,由於設置於第一電極上的第二電極與第三電極各自與不同的位元線電性連接,因此可獨立地對分別位於第一電極兩側的記憶單元進行操作。此外,由於分別位於第一電極兩側的相鄰的兩個記憶單元各自與不同的位元線電性連接,因此在操作過程中不會對彼此造成影響。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參照圖1A,提供基底100。此外,基底100中形成有用以與電阻式隨機存取記憶體的電極連接的接觸窗(未繪示)。接著,於基底100上形成第一電極102。第一電極102與上述的接觸窗連接。第一電極102作為電阻式隨機存取記憶體的下電極。第一電極102的形成方法例如是先於基底100上形成電極材料層,然後對電極材料層進行圖案化製程。在本實施例中,第一電極102為條狀電極,其在基底100上沿第一方向(垂直進入圖1A的方向)延伸。在本實施例中,第一電極102的材料例如為Ti、Ta、TiN、TaN、TiAlN、TiW、Pt、Ir、W、Ru、石墨或其組合。接著,於基底100上形成介電層104。介電層104覆蓋第一電極102。在本實施例中,介電層104例如為氧化矽層。
請參照圖1B,對介電層104進行圖案化製程,移除部分介電層104,以於第一電極102的頂面上形成隔離層106a,並暴露出第一電極102的側壁及部分頂面。隔離層106a用以將後續形成於第一電極102上的第二電極與第三電極分隔開。此外,在進行上述圖案化製程之後,除了於第一電極102的頂面上形成隔離層106a之外,相鄰的兩個第一電極102之間的基底100上也可形成隔離層106b,以將相鄰的兩個第一電極102分隔開。在本實施例中,隔離層106a的頂面與隔離層106b的頂面為共平面的。
然後,於第一電極102上形成選擇層108。在本實施例中,選擇層108共形地形成於基底100上,覆蓋基底100、第一電極102、隔離層106a與隔離層106b。選擇層108的形成方法例如是進行化學氣相沉積製程。在本實施例中,選擇層108的材料例如為Al 2O 3。接著,於選擇層108上形成可變電阻層110。可變電阻層110的形成方法例如是進行化學氣相沉積製程。在本實施例中,可變電阻層110的材料例如為HfO 2、ZrO 2、HfZrO、HfAlO、HfON、HfSiO、HfSrO、HfYO或其組合。然後,於可變電阻層110上形成電極材料層112。電極材料層112的形成方法例如是進行化學氣相沉積製程。在本實施例中,電極材料層112的材料例如為Ti、Ta、TiN、TaN、TiAlN、TiW、Pt、Ir、W、Ru、石墨或其組合。
請參照圖1C,進行平坦化製程,移除部分電極材料層112,直到暴露出隔離層106a與隔離層106b上的可變電阻層110,以形成第二電極114與第三電極116。上述的平坦化製程例如為化學機械研磨製程。詳細地說,在進行上述的平坦化製程之後,於隔離層106a的兩側分別形成了第二電極114與第三電極116,且第二電極114與第三電極116各自與第一電極102的側壁與頂面重疊。如圖1C所示,位於隔離層106a左側的第二電極114覆蓋了第一電極102的左邊側壁與頂面的一部分,且位於隔離層106a右側的第二電極116覆蓋了第一電極102的右邊側壁與頂面的一部分。如此一來,在第一電極102的左側及上側藉由第一電極102(下電極)、第二電極114(上電極)以及夾設於其間的選擇層108與可變電阻層110構成了第一記憶單元10,且在第一電極102的右側及上側藉由第一電極102(下電極)、第三電極116(上電極)以及夾設於其間的選擇層108與可變電阻層110構成了第二記憶單元20。
在本實施例中,在進行平坦化製程之後,暴露出隔離層106a與隔離層106b上的可變電阻層110,亦即平坦化製程以可變電阻層110作為停止層,但本發明不限於此。在另一實施例中,在進行平坦化製程時,除了移除部分電極材料層112之外,還可以移除部分可變電阻層110與選擇層108,直到暴露出隔離層106a的頂面與隔離層106b的頂面,亦即平坦化製程以隔離層106a與隔離層106b作為停止層。
此外,在本實施例中,以可變電阻層110作為停止層,使得平坦化製程更容易地被控制。當可變電阻層110作為停止層時,即使上方的可變電阻層110被些微移除,由於上方的可變電阻層110並非主要操作區域,因此並不會對元件效能造成影響。也就是說,以可變電阻層110作為停止層可增加平坦化製程的製程寬容度(process window)。
之後,於第二電極114與第三電極116上形成介電層118。介電層118的形成方法例如是進行化學氣相沉積製程。在本實施例中,介電層118例如為氧化矽層。此外,為了避免介電層118中的氧原子擴散進入可變電阻層110中而對記憶體的操作產生影響,因此在形成介電層118之前,可選擇性地於第二電極114與第三電極116上形成氧阻擋層120。氧阻擋層120的形成方法例如是進行化學氣相沉積製程。在本實施例中,氧阻擋層120的材料例如為Al 2O 3
請參照圖1D,於介電層118中形成與第二電極114連接的第一接觸窗122a以及與第三電極116連接的第二接觸窗122b。重要的是,第一接觸窗122a與第二接觸窗122b交錯設置,亦即第一接觸窗122a的位置與第二接觸窗122b的位置彼此不對準,如圖2所示。在圖2中,為了清楚表示,僅繪示出基底100、第一電極102、第二電極114、第三電極116、第一接觸窗122a、第二接觸窗122b以及後續所形成的位元線彼此之間的配置關係。
之後,於介電層118上形成與第一接觸窗122a連接的第一位元線124a以及與第二接觸窗122b連接的第二位元線124b,以形成本實施例的電阻式隨機存取記憶體。第一位元線124a與第二位元線124b的形成方法為本領域技術人員所熟知,於此不另行說明。在本實施例中,由於第一接觸窗122a與第二接觸窗122b交錯設置,因此第一位元線124a與第二位元線124b可在與上述的第一方向垂直的第二方向上彼此平行地設置。
在本實施例的電阻式隨機存取記憶體中,由於第二電極114與第三電極116各自與不同的位元線電性連接,因此可獨立地對第一記憶單元10與第二記憶單元20進行操作。此外,由於相鄰的第一記憶單元10與第二記憶單元20各自與不同的位元線電性連接,因此在操作過程中相鄰的記憶單元不會對彼此造成影響。
在本實施例中,由於第二電極114與第三電極116各自與第一電極102的側壁與頂面重疊,因此成導電路徑(導電絲)可集中形成在第一電極102的左上角落處與右上角落處。換句話說,在對本實施例的記憶單元進行操作時,對於導電路徑(導電絲)的形成位置能夠更良好地控制。
在本實施例中,設置於第一電極102上的第二電極114與第三電極116藉由隔離層106a而彼此分隔開,但本發明不限於此。在另一實施例中,也可以將隔離層106a省略,以下將對此做進一步地說明。
圖3A至圖3B為依照本發明第二實施例的電阻式隨機存取記憶體的製造流程剖面示意圖。在本實施例中,與第一實施例相同的元件將以相同的元件符號表示,且不再對其進行說明。
請參照圖3A,在進行圖1B中的圖案化製程時,僅形成隔離層106b而不於第一電極102的頂面上形成隔離層106a。然後,依序形成選擇層108、可變電阻層110與電極材料層112。
請參照圖3B,進行圖案化製程,移除部分電極材料層112、部分可變電阻層110與部分選擇層108,以暴露出第一電極102的部分頂面。如此一來,於第一電極102的相對兩側形成了彼此分隔開的第二電極114與第三電極116。之後,依序形成氧阻擋層120與介電層118,以及進行如圖1D所述的製程,以形成本實施例的電阻式隨機存取記憶體。
在上述各實施例中,選擇層108位於可變電阻層110與第一電極102之間,亦即選擇層位於可變電阻層110與下電極之間,但本發明不限於此。在其他實施例中,選擇層108可位於可變電阻層110與第二電極114以及第三電極116之間,亦即選擇層可位於可變電阻層110與上電極之間。在此情況下,可在形成可變電阻層110之後,於可變電阻層110上形成選擇層。或者,在其他實施例中,可變電阻層110與下電極之間以及可變電阻層110與上電極之間皆可同時設置有選擇層。上述選擇層的位置與形成方法為本領域技術人員所熟知,於此不再詳細說明。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:第一記憶單元 20:第二記憶單元 100:基底 102:第一電極 104、118:介電層 106a、106b:隔離層 108:選擇層 110:可變電阻層 112:電極材料層 114:第二電極 116:第三電極 120:氧阻擋層 122a:第一接觸窗 122b:第二接觸窗 124a:第一位元線 124b:第二位元線
圖1A至圖1D為依照本發明第一實施例的電阻式隨機存取記憶體的製造流程剖面示意圖。 圖2為依照本發明第一實施例的電阻式隨機存取記憶體的上視示意圖,其中圖1D為沿圖2中的A-A剖線所繪示。 圖3A至圖3B為依照本發明第二實施例的電阻式隨機存取記憶體的製造流程剖面示意圖。
10:第一記憶單元
20:第二記憶單元
100:基底
102:第一電極
114:第二電極
116:第三電極
120:氧阻擋層
122a:第一接觸窗
122b:第二接觸窗
124a:第一位元線
124b:第二位元線

Claims (10)

  1. 一種電阻式隨機存取記憶體,包括:第一電極,設置於基底上;第二電極與第三電極,設置於所述第一電極上,其中所述第二電極與所述第三電極彼此分隔開,且各自與所述第一電極的側壁與頂面重疊;可變電阻層,設置於所述第一電極與所述第二電極之間以及所述第一電極與所述第三電極之間;選擇層,設置於所述可變電阻層與所述第一電極之間及/或所述可變電阻層與所述第二電極以及所述第三電極之間;第一位元線,設置於所述第二電極上,且經由第一接觸窗而與所述第二電極電性連接;以及第二位元線,設置於所述第三電極上,且經由第二接觸窗而與所述第三電極電性連接,其中所述第一接觸窗的位置與所述第二接觸窗的位置彼此不對準。
  2. 如申請專利範圍第1項所述的電阻式隨機存取記憶體,更包括隔離層,設置於所述第一電極的頂面上,且位於所述第二電極與所述第三電極之間。
  3. 如申請專利範圍第2項所述的電阻式隨機存取記憶體,其中所述可變電阻層覆蓋所述隔離層,且所述選擇層設置於所述可變電阻層與所述隔離層之間。
  4. 如申請專利範圍第1項所述的電阻式隨機存取記憶體,更包括介電層,設置於所述第二電極與所述第一位元線之間以及所述第三電極與所述第二位元線之間,且所述第一接觸窗與所述第二接觸窗位於所述介電層中。
  5. 如申請專利範圍第4項所述的電阻式隨機存取記憶體,更包括氧阻擋層,設置於所述介電層與所述可變電阻層之間。
  6. 一種電阻式隨機存取記憶體的製造方法,包括:於基底上形成第一電極;於所述第一電極上形成選擇層;於所述選擇層上形成可變電阻層;於所述可變電阻層上形成彼此分隔開的第二電極與第三電極,其中所述第二電極與所述第三電極各自與所述第一電極的側壁與頂面重疊;於所述第二電極上形成第一接觸窗;於所述第三電極上形成第二接觸窗;於所述第一接觸窗上形成第一位元線;以及於所述第二接觸窗上形成第二位元線,其中所述第一接觸窗的位置與所述第二接觸窗的位置彼此不對準。
  7. 如申請專利範圍第6項所述的電阻式隨機存取記憶體的製造方法,其中在形成所述第一電極之後以及在形成所述選擇層之前,更包括於所述第一電極的頂面上形成隔離層。
  8. 如申請專利範圍第7項所述的電阻式隨機存取記憶體的製造方法,其中所述第二電極與所述第三電極的形成方法包括:於所述可變電阻層上形成電極材料層;以及進行平坦化製程,移除部分電極材料層,直到暴露出所述隔離層上的所述可變電阻層。
  9. 如申請專利範圍第6項所述的電阻式隨機存取記憶體的製造方法,其中在形成所述第二電極與所述第三電極之後以及在形成所述第一接觸窗與所述第二接觸窗之前,更包括於所述第二電極與所述第三電極上形成介電層,且所述第一接觸窗與所述第二接觸窗形成於所述介電層中。
  10. 如申請專利範圍第9項所述的電阻式隨機存取記憶體的製造方法,其中在形成所述第二電極與所述第三電極之後以及在形成所述介電層之前,更包括於所述可變電阻層上形成氧阻擋層。
TW108147399A 2019-12-24 2019-12-24 電阻式隨機存取記憶體及其製造方法 TWI716235B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108147399A TWI716235B (zh) 2019-12-24 2019-12-24 電阻式隨機存取記憶體及其製造方法
US17/109,147 US11316106B2 (en) 2019-12-24 2020-12-02 Resistive random access memory and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108147399A TWI716235B (zh) 2019-12-24 2019-12-24 電阻式隨機存取記憶體及其製造方法

Publications (2)

Publication Number Publication Date
TWI716235B true TWI716235B (zh) 2021-01-11
TW202125712A TW202125712A (zh) 2021-07-01

Family

ID=75237444

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108147399A TWI716235B (zh) 2019-12-24 2019-12-24 電阻式隨機存取記憶體及其製造方法

Country Status (2)

Country Link
US (1) US11316106B2 (zh)
TW (1) TWI716235B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100090187A1 (en) * 2008-10-13 2010-04-15 Samsung Electronics Co.,Ltd Resistive memory device
US20110147692A1 (en) * 2009-12-21 2011-06-23 Jeonghee Park Variable resistance memory device and method of forming the same
TW201519485A (zh) * 2013-11-05 2015-05-16 Winbond Electronics Corp 電阻式記憶體及其製造方法
TW201924024A (zh) * 2017-11-13 2019-06-16 台灣積體電路製造股份有限公司 記憶體單元及記憶體裝置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101897280B1 (ko) 2012-01-04 2018-09-11 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법
US9385313B2 (en) 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100090187A1 (en) * 2008-10-13 2010-04-15 Samsung Electronics Co.,Ltd Resistive memory device
US20110147692A1 (en) * 2009-12-21 2011-06-23 Jeonghee Park Variable resistance memory device and method of forming the same
TW201519485A (zh) * 2013-11-05 2015-05-16 Winbond Electronics Corp 電阻式記憶體及其製造方法
TW201924024A (zh) * 2017-11-13 2019-06-16 台灣積體電路製造股份有限公司 記憶體單元及記憶體裝置

Also Published As

Publication number Publication date
US20210193918A1 (en) 2021-06-24
TW202125712A (zh) 2021-07-01
US11316106B2 (en) 2022-04-26

Similar Documents

Publication Publication Date Title
TWI713203B (zh) 記憶體元件及其製作方法
TWI731419B (zh) 積體晶片及形成積體晶片的方法
US10497865B2 (en) RRAM device and method for manufacturing the same
TWI450390B (zh) 使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統
TWI632668B (zh) 半導體裝置
TWI794794B (zh) 半導體記憶裝置
TWI569306B (zh) 具有金屬閘極之分離閘非揮發性快閃記憶體單元及其製造方法
US20210184114A1 (en) Rram with a barrier layer
TWI685135B (zh) 半導體裝置及其製造方法
TWI695498B (zh) 積體晶片及其形成方法
TWI792079B (zh) 記憶單元、其製造方法和記憶元件
KR102436169B1 (ko) 낮은 접촉 저항을 가지는 상부 전극 비아
TWI713029B (zh) 電阻式記憶體裝置及其製造方法
TW202209722A (zh) 記憶體裝置及其製造方法
TWI716235B (zh) 電阻式隨機存取記憶體及其製造方法
TWI769059B (zh) 記憶體裝置及其製造方法
CN113078257B (zh) 电阻式随机存取存储器及其制造方法
US10164183B2 (en) Semiconductor device and manufacturing method thereof
TW202306151A (zh) 電阻式隨機存取記憶體及其製造方法
TWI734516B (zh) 電阻式隨機存取記憶體及其製造方法
EP4274400A1 (en) Semiconductor device
TWI718936B (zh) 電阻式記憶體裝置
TW202341497A (zh) 半導體裝置
KR20230159337A (ko) 반도체 장치 및 그의 제조 방법