JP6014521B2 - 相変化メモリおよび半導体記録再生装置 - Google Patents

相変化メモリおよび半導体記録再生装置 Download PDF

Info

Publication number
JP6014521B2
JP6014521B2 JP2013048050A JP2013048050A JP6014521B2 JP 6014521 B2 JP6014521 B2 JP 6014521B2 JP 2013048050 A JP2013048050 A JP 2013048050A JP 2013048050 A JP2013048050 A JP 2013048050A JP 6014521 B2 JP6014521 B2 JP 6014521B2
Authority
JP
Japan
Prior art keywords
film
phase
superlattice
snte
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013048050A
Other languages
English (en)
Other versions
JP2014175528A (ja
Inventor
添谷　進
進 添谷
貴浩 小高
貴浩 小高
俊通 新谷
俊通 新谷
富永　淳二
淳二 富永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2013048050A priority Critical patent/JP6014521B2/ja
Priority to US14/050,987 priority patent/US9082970B2/en
Priority to KR1020130121533A priority patent/KR20140111583A/ko
Priority to TW102137177A priority patent/TW201436318A/zh
Publication of JP2014175528A publication Critical patent/JP2014175528A/ja
Application granted granted Critical
Publication of JP6014521B2 publication Critical patent/JP6014521B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、相変化メモリおよび半導体記録再生装置に関する。
相変化メモリは、次世代不揮発性メモリ（ＰＣＲＡＭ：（Phase-Change Random Access Memory））として期待されている。なぜなら、相変化メモリは、素子サイズの縮小化および書き変え耐性に優れているからである。しかしながら、相変化メモリにおいては、リセット電流が高いという問題がある。
この問題を解決するため、ＧｅＴｅ（１１１）／Ｓｂ２Ｔｅ３（００１）超格子膜で構成される超格子相変化メモリ、通称「interfacial Phase-Change Memory (ｉＰＣＭ)」の提案がなされている。このような超格子相変化メモリでは、第一原理計算と検証実験により、従来のＧＳＴ２２５（ＧＳＴ２２５:Ｇｅ２Ｓｂ２Ｔｅ５の略称）と呼ばれる「非晶質」と「結晶質」との間の相変化を動作メカニズムとする相変化メモリと比べて、スイッチングパワーを約１／１０に低減できることが示されている。
非特許文献１、非特許文献２および特開２０１０−２６３１３１号公報（特許文献１）によると、ＧｅＴｅ（１１１）とＳｂ２Ｔｅ３（００１）からなる超格子を使用する超格子相変化メモリは、印加電圧や電流によって、Ｇｅ原子の位置が「６配位中心位置」と「４配位中心位置」の間で可逆的に変化することを動作原理としている。この変化を、本明細書では、「Ｇｅスイッチ」と呼ぶことがある。また、ＧｅＴｅ（１１１）とＳｂ２Ｔｅ３（００１）からなる超格子を使用する超格子相変化メモリを、簡略化して、ＧｅＴｅ（１１１）／Ｓｂ２Ｔｅ３（００１）超格子相変化メモリと呼ぶことがある。
これらの文献では、Ｇｅ原子が６配位中心位置にある場合、低抵抗を示す一方、Ｇｅ原子が４配位中心位置にある場合、高抵抗を示すので、低抵抗状態をセット状態とし、高抵抗状態をリセット状態として機能させることができることが開示されている。すなわち、超格子相変化メモリによれば、上述した低抵抗状態と高抵抗状態のそれぞれに、デジタル値である「０」と「１」を対応付けることにより、情報を記憶することができる。
上述した文献によると、Ｓｂ２Ｔｅ３（００１）層は、Ｓｂ２Ｔｅ３[００１]方向に、ファンデルワールスギャップ層（Van der Waals Gap）のあるＴｅ層−Ｔｅ層の弱結合（Weak Bond）部位を除き、Ｔｅ層とＳｂ層が交互に積層して構成される。一方、ＧｅＴｅ（１１１）層は、ＧｅＴｅ[１１１]方向に、空孔層のあるＴｅ層−Ｔｅ層の積層部位を除き、Ｔｅ層とＧｅ層が交互に積層して構成されているとしている。
さらに、上述した特許文献によると、「Ｇｅスイッチ」の際に、ＧｅＴｅ[１１１]方向の積層状態が「−Ｇｅ層−Ｔｅ層−空孔層−Ｔｅ層−Ｇｅ層−」であるＧｅ原子の６配位中心位置の状態と、「−Ｔｅ層−Ｇｅ層−空孔層−Ｇｅ層−Ｔｅ層−」であるＧｅ原子の４配位中心位置の状態との間で格子の組み換えが起こり、このことにより、超格子相変化メモリでは、低電圧動作が可能になると開示されている。このとき、Ｇｅ原子の６配位中心位置の状態が低抵抗状態に対応し、Ｇｅ原子の４配位中心位置の状態が高抵抗状態に対応している。
特開２０１０−２６３１３１号公報
Simpson et al.,Nature Nanotechnology 6, 501 (2011) Tominaga et al.,Proceeding of the IEEE International Electron Device Meeting, San Francisco (2010), pp.22.3.1-22.3.4
現在、製品化されているＧＳＴ２２５に代表される相変化メモリは、記録再生膜における「非晶質」状態と「結晶質」状態との間で相変化を起こさせることを動作原理としている。しかしながら、この種類の相変化メモリは、スイッチングパワーに代表される消費電力が大きく、消費電力を低減することが求められている。
この点に関し、上述したＧｅＴｅ（１１１）／Ｓｂ２Ｔｅ３（００１）超格子相変化メモリが提案され、このＧｅＴｅ（１１１）／Ｓｂ２Ｔｅ３（００１）超格子相変化メモリによれば、従来の相変化メモリであるＧＳＴ２２５に比べて、スイッチングパワーを約１／１０に低減できることが実証されたが、さらなる消費電力の低減が求められている。
そこで、本発明の目的は、低消費電力化を図ることができる超格子相変化メモリおよび半導体記録再生装置を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における相変化メモリは、Ｓｎ、Ｓｂ、および、Ｔｅを含有する記録再生膜を備える。このとき、記録再生膜は、ＳｎＴｅとＳｂ２Ｔｅ３からなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、ＳｎＳｂＴｅ合金相と、Ｔｅ相と、を含む。
また、一実施の形態における相変化メモリは、Ｓｎ、Ｓｂ、および、Ｔｅを含有する記録再生膜を備える。このとき、記録再生膜は、少なくとも、ＳｎＴｅとＳｂ２Ｔｅ３からなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相を含む。
一実施の形態における相変化メモリは、Ｓｎ、Ｓｂ、および、Ｔｅを含有する記録再生膜を備え、記録再生膜は、少なくとも、ＳｎＳｂＴｅ合金相を含む。
また、一実施の形態における相変化メモリは、Ｓｎ、Ｓｂ、および、Ｔｅを含有し、かつ、ＳｎＸＴｅ１００−Ｘ膜とＳｂ２Ｔｅ３膜とを積層形成することにより得られる記録再生膜を備え、記録再生膜は、ＳｎＴｅとＳｂ２Ｔｅ３とからなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、ＳｎＳｂＴｅ合金相と、Ｔｅ相と、を含む。
一実施の形態における半導体記録再生装置は、複数のメモリセルを備え、複数のメモリセルのそれぞれは、（ａ）メモリセルを選択する選択トランジスタ、（ｂ）前記選択トランジスタと電気的に接続され、Ｓｎ、Ｓｂ、および、Ｔｅを含有する記録再生膜を含むメモリ部、を有する。このとき、記録再生膜は、ＳｎＴｅとＳｂ２Ｔｅ３からなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、ＳｎＳｂＴｅ合金相と、Ｔｅ相と、を含む。
また、一実施の形態における半導体記録再生装置は、複数のメモリセルを備え、複数のメモリセルのそれぞれは、（ａ）メモリセルを選択する選択トランジスタ、（ｂ）前記選択トランジスタと電気的に接続され、Ｓｎ、Ｓｂ、および、Ｔｅを含有する記録再生膜を含むメモリ部、を有する。このとき、記録再生膜は、少なくとも、ＳｎＴｅとＳｂ２Ｔｅ３からなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相を含む。
一実施の形態における半導体記録再生装置は、複数のメモリセルを備え、複数のメモリセルのそれぞれは、（ａ）メモリセルを選択する選択トランジスタ、（ｂ）前記選択トランジスタと電気的に接続され、Ｓｎ、Ｓｂ、および、Ｔｅを含有する記録再生膜を含むメモリ部、を有する。このとき、記録再生膜は、少なくとも、ＳｎＳｂＴｅ合金層を含む。
また、一実施の形態における半導体記録再生装置は、複数のメモリセルを備え、複数のメモリセルのそれぞれは、（ａ）メモリセルを選択する選択トランジスタ、（ｂ）前記選択トランジスタと電気的に接続され、Ｓｎ、Ｓｂ、および、Ｔｅを含有し、かつ、ＳｎＸＴｅ１００−Ｘ膜とＳｂ２Ｔｅ３膜とを積層形成することにより得られる記録再生膜を含むメモリ部、を有する。このとき、記録再生膜は、ＳｎＴｅとＳｂ２Ｔｅ３とからなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、ＳｎＳｂＴｅ合金相と、Ｔｅ相と、を含む。
一実施の形態によれば、低消費電力化を実現した超格子相変化メモリおよび半導体記録再生装置を提供することができる。例えば、一実施の形態における超格子相変化メモリによれば、従来の相変化メモリに比べて、消費電力を約１／７０７０に低減することができる。
実施の形態１における相変化メモリの要部であるメモリ部の模式的な構成を示す断面図である。 実施の形態１における記録再生膜を形成する方法を示す図である。 Ｘ＝３５原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜のＸ線回折プロファイルを示す図である。 （ａ）は、２θ＝２４．５°付近を示す拡大Ｘ線回折プロファイルであり、（ｂ）は、２θ＝５０．１°付近を示す拡大Ｘ線回折プロファイルである。 Ｘ線結晶構造解析の結果から示唆されるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の模式的な構造を示す図である。 （ａ）は、実施例１の相変化メモリにおいて、リード抵抗のパルス電圧依存性を示す実験結果であり、（ｂ）は、実施例１の相変化メモリにおいて、リード抵抗のダイナミック電流依存性を示す実験結果である。 Ｘ＝２０原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜のＸ線回折プロファイルを示す図である。 （ａ）は、２θ＝２４．５°付近を示す拡大Ｘ線回折プロファイルであり、（ｂ）は、２θ＝５０．１°付近を示す拡大Ｘ線回折プロファイルである。 Ｘ線結晶構造解析の結果から示唆されるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の模式的な構造を示す図である。 （ａ）は、実施例２の相変化メモリにおいて、リード抵抗のパルス電圧依存性を示す実験結果であり、（ｂ）は、実施例２の相変化メモリにおいて、リード抵抗のダイナミック電流依存性を示す実験結果である。 Ｘ＝１０原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜のＸ線回折プロファイルを示す図である。 （ａ）は、２θ＝２４．５°付近を示す拡大Ｘ線回折プロファイルであり、（ｂ）は、２θ＝５０．１°付近を示す拡大Ｘ線回折プロファイルである。 Ｘ線結晶構造解析の結果から示唆されるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の模式的な構造を示す図である。 （ａ）は、実施例３の相変化メモリにおいて、リード抵抗のパルス電圧依存性を示す実験結果であり、（ｂ）は、実施例３の相変化メモリにおいて、リード抵抗のダイナミック電流依存性を示す実験結果である。 Ｘ＝５原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜のＸ線回折プロファイルを示す図である。 （ａ）は、２θ＝２４．５°付近を示す拡大Ｘ線回折プロファイルであり、（ｂ）は、２θ＝５０．１°付近を示す拡大Ｘ線回折プロファイルである。 Ｘ線結晶構造解析の結果から示唆されるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の模式的な構造を示す図である。 （ａ）は、実施例４の相変化メモリにおいて、リード抵抗のパルス電圧依存性を示す実験結果であり、（ｂ）は、実施例４の相変化メモリにおいて、リード抵抗のダイナミック電流依存性を示す実験結果である。 実施の形態２における半導体記録再生装置のメモリセルの構成を示す断面図である。 実施の形態２における半導体記録再生装置のメモリセルアレイの構成例を示す等価回路図である。 （ａ）は、ＳｎＴｅ／Ｓｂ２Ｔ３超格子相中のＳｎＴｅ格子の結晶構造を示す図であり、（ｂ）は、ＧｅＴｅ／Ｓｂ２Ｔｅ３超格子中のＧｅＴｅ格子の結晶構造を示す図である。 Ｘ＝５０原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜のＸ線回折プロファイルを示す図である。 （ａ）は、Ｘ＝５０原子％の場合のＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜に含まれるＳｎＳｂＴｅ合金相が有する結晶構造を示す図であり、（ｂ）は、ＧｅＴｅ／Ｓｂ２Ｔｅ３超格子中のＧｅＴｅ格子の結晶構造を示す図である。 図２３（ａ）に示すＳｎＳｂＴｅ合金相の結晶構造をＳｎＳｂＴｅ[１１１]方向である超格子成長方向に２つ重ねた構造を示す図である。 ｈｃｐ六方晶のＳｎＳｂＴｅ合金相の〔００１〕方向の結晶構造を示す図である。 （ａ）は、Ｘ＝５０原子％の場合のＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリにおいて、リード抵抗のパルス電圧依存性を示す実験結果であり、（ｂ）は、リード抵抗のダイナミック電流依存性を示す実験結果である。 ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリにおいて、消費電力の対ＧＳＴ２２５比の組成比Ｘの依存性を示すとともに、ＧｅＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリにおいて、消費電力の対ＧＳＴ２２５比の組成比Ｘの依存性を示すグラフである。 蛍光Ｘ線分析装置を使用して、Ｓｎ５０Ｔｅ５０単層膜の組成分析を行った結果を示す図である。 （ａ）は、Ｘ＝３５原子％のＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリの書き換え耐性を示すグラフであり、（ｂ）は、Ｘ＝５０原子％のＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリの書き換え耐性を示すグラフである。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
＜相変化メモリのメモリ部の構成＞
図１は、本実施の形態１における相変化メモリの要部であるメモリ部の模式的な構成を示す断面図である。図１に示すように、メモリ部ＭＵは、下部電極ＢＥを有し、この下部電極ＢＥ上にシード層ＳＤＬが形成されている。そして、このシード層ＳＤＬ上に下地膜ＦＤＦが形成され、下地膜ＦＤＦ上に記録再生膜ＭＲＦが形成されている。さらに、記録再生膜ＭＲＦ上には、上部電極ＵＥが形成されている。これらの膜は、例えば、スパッタリング法により形成することができる。
下部電極ＢＥは、例えば、タングステン膜（Ｗ膜）から構成され、例えば、膜厚は、１００ｎｍである。また、シード層ＳＤＬは、例えば、窒化チタン膜（ＴｉＮ膜）から構成され、例えば、膜厚は、１ｎｍである。このシード層ＳＤＬは、上方に形成される下地膜ＦＤＦと記録再生膜ＭＲＦを稠密面配向させる機能を有している。さらに、下地膜ＦＤＦは、例えば、Ｓｂ２Ｔｅ３膜から構成され、例えば、膜厚は、１０ｎｍである。この下地膜ＦＤＦも、上述したシード層ＳＤＬと同様に、上方に形成される記録再生膜ＭＲＦを稠密面配向させる機能を有している。そして、記録再生膜ＭＲＦ上に形成される上部電極ＵＥは、例えば、タングステン膜から形成され、例えば、膜厚は、５０ｎｍである。
記録再生膜ＭＲＦは、Ｓｎ、Ｓｂ、および、Ｔｅを含有する膜から構成される。具体的に、図２は、本実施の形態１における記録再生膜ＭＲＦを形成する方法を示す図である。図２に示すように、記録再生膜ＭＲＦは、例えば、スパッタリング法を使用することにより、自由層ＦＲＬと固定層ＦＸＬを交互に積層することにより形成される。すなわち、記録再生膜ＭＲＦは、超格子膜を構成するように形成されることになる。
このとき、例えば、自由層ＦＲＬは、ＳｎＸＴｅ１００−Ｘ膜から構成され、その膜厚は、例えば、約１ｎｍである。一方、固定層ＦＸＬは、Ｓｂ２Ｔｅ３膜から構成され、その膜厚は、例えば、約４ｎｍである。本明細書では、このような超格子膜をＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜と呼ぶことにする。このＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の総膜厚は、例えば、４５ｎｍである。ここで、本実施の形態１において、ＳｎＸＴｅ１００−Ｘ膜のＸは、４原子％≦Ｘ≦５５原子％である。
本実施の形態１における記録再生膜ＭＲＦは、図２に示すようなＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜から形成されることになるが、図２は、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の製造方法を模式的に示すものであり、実際の記録再生膜ＭＲＦの構造は、図２に示す模式的な構造と相違することを本発明者は見出した。すなわち、図２に示す方法で形成されるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、図２に示す構造とはなっておらず、実際に、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅとＳｂ２Ｔｅ３からなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、ＳｎＳｂＴｅ合金相と、Ｔｅ相とを含むように構成され、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相は、ＳｎＳｂＴｅ合金相とＴｅ相で希釈されている構成をしていることを本発明者は見出した。すなわち、本実施の形態１における記録再生膜ＭＲＦは、Ｓｎ、Ｓｂ、および、Ｔｅを含有するＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜から構成されるが、このＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、上述した新規な構造を有していることになる。
以下では、代表的なＸについて、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜が、上述した新規な構造を有している点、および、このように構成されるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を記録再生膜ＭＲＦとして採用することにより、相変化メモリの消費電力を大幅に低減できる点を実験データに基づきながら説明することにする。
＜実施例１：Ｘ＝３５原子％の場合＞
図３は、Ｘ＝３５原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜のＸ線回折プロファイルを示す図である。図３に示すように、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜には、ＳｎＳｂＴｅ合金相に対応する大きな複数のピークが観測されるとともに、Ｔｅ相に対応する大きなピークも観測されていることがわかる。したがって、図３から、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、少なくとも、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相とを含む構造をしていることがわかる。ここで、図３においては見えにくいが、２θ＝２４．５°付近に、ＳｎＴｅ（１１１）に対応する小さなピークが存在し、２θ＝５０．１°付近にＳｎＴｅ（２２２）に対応する小さなピークが存在することが確認された。
この点について、より詳細に説明する。図４は、Ｘ＝３５原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の拡大Ｘ線回折プロファイルを示す図である。具体的に、図４（ａ）は、２θ＝２４．５°付近を示す拡大Ｘ線回折プロファイルであり、図４（ｂ）は、２θ＝５０．１°付近を示す拡大Ｘ線回折プロファイルである。図４（ａ）に示すように、２θ＝２４．５°付近に小さいながらも、ＳｎＴｅ（１１１）に対応するピークが存在することがわかる。同様に、図４（ｂ）に示すように、２θ＝５０．１°付近に小さいながらも、ＳｎＴｅ（２２２）に対応するピークが存在することがわかる。
このように、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜には、ＳｎＴｅ（１１１）に対応するピークと、ＳｎＴｅ（２２２）に対応するピークが存在することから、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅとＳｂ２Ｔｅ３からなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相（ＳｎＴｅ（１１１）／Ｓｂ２Ｔｅ３（００１）超格子相）を含むことがわかった。なお、図３において、Ｓｂ２Ｔｅ３に対応するピークは、ＳｎＳｂＴｅ合金相に対応するピークに隠れて見えないだけである。
したがって、図３および図４から、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相とが共存している構造を有していることが示唆されることになる。そして、ＳｎＴｅ（１１１）に対応するピークと、ＳｎＴｅ（２２２）に対応するピークが小さいことから、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜において、大部分は、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相となっており、わずかな一部分として、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相が含まれている構造が示唆されることになる。
以下に、図３および図４に示すＸ線結晶構造解析の結果から示唆されるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の模式的な構造について説明する。図５は、図３および図４に示すＸ線結晶構造解析の結果から示唆されるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の模式的な構造を示す図である。図５に示すように、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相ＳＬＰは、ＳｎＳｂＴｅ合金相とＴｅ相で囲まれている。すなわち、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相ＳＬＰがＳｎＳｂＴｅ合金相とＴｅ相で構成される母体（マトリックス）ＭＴＸ中に散在している構造していることが推測される。このとき、母体ＭＴＸは、主にＳｎＳｂＴｅ合金相から構成されていると考えることができる。
なお、図５は、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の構造をわかりやすく説明するため、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相ＳＬＰの量を誇張して描いている。実際のＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相ＳＬＰの占有面積および体積は、わずかである。このことは、後述する実施例２〜４でも同様である。
以上のようにして、本実施例１における記録再生膜ＭＲＦを構成するＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相とが共存している構造を有しており、かつ、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相がＳｎＳｂＴｅ合金相とＴｅ相で構成される母体中に散在していることがわかる。言い換えれば、本実施例１における記録再生膜ＭＲＦを構成するＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相が、ＳｎＳｂＴｅ合金相とＴｅ相で希釈されているということができる。
続いて、上述した新規な構造を有するＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を記録再生膜ＭＲＦとして採用することにより、相変化メモリの消費電力を大幅に低減できる点について説明する。
図６（ａ）は、本実施例１の相変化メモリにおいて、リード抵抗のパルス電圧（印加電圧）依存性を示す実験結果であり、図６（ｂ）は、本実施例１の相変化メモリにおいて、リード抵抗のダイナミック電流依存性を示す実験結果である。図６（ａ）に示すように、リセット電圧（ＶＲｅｓｅｔ）は、約０．６５Ｖであり、図６（ｂ）に示すように、リセット電流（ＩＲｅｓｅｔ）は、約１７５μＡであることがわかる。このため、リセット電圧とリセット電流の掛算により得られるスイッチングパワーは、約１１４μＷであることになる。この値は、同様の方法で作成および測定したＧＳＴ２２５と呼ばれる従来の相変化メモリのスイッチングパワー（約６０８０μＷ）の約１／５０となる。したがって、本実施例１における相変化メモリによれば、従来の相変化メモリに比べて、消費電力を約１／５０に低減することができる。すなわち、半導体記録再生装置のメモリセルに、本実施例１における相変化メモリを採用することにより、消費電力を約１／５０に低減した半導体記録再生装置を提供することができる。
＜実施例２：Ｘ＝２０原子％の場合＞
図７は、Ｘ＝２０原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜のＸ線回折プロファイルを示す図である。図７に示すように、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜には、ＳｎＳｂＴｅ合金相に対応する大きな複数のピークが観測されるとともに、Ｔｅ相に対応する大きなピークも観測されていることがわかる。したがって、図７から、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、少なくとも、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相とを含む構造をしていることがわかる。ここで、図７においては見えにくいが、２θ＝２４．５°付近に、ＳｎＴｅ（１１１）に対応する小さなピークが存在し、２θ＝５０．１°付近にＳｎＴｅ（２２２）に対応する小さなピークが存在することが確認された。
この点について、より詳細に説明する。図８は、Ｘ＝２０原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の拡大Ｘ線回折プロファイルを示す図である。具体的に、図８（ａ）は、２θ＝２４．５°付近を示す拡大Ｘ線回折プロファイルであり、図８（ｂ）は、２θ＝５０．１°付近を示す拡大Ｘ線回折プロファイルである。図８（ａ）に示すように、２θ＝２４．５°付近に小さいながらも、ＳｎＴｅ（１１１）に対応するピークが存在することがわかる。同様に、図８（ｂ）に示すように、２θ＝５０．１°付近に小さいながらも、ＳｎＴｅ（２２２）に対応するピークが存在することがわかる。
以上のことから、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜には、ＳｎＴｅ（１１１）に対応するピークと、ＳｎＴｅ（２２２）に対応するピークが存在することから、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅとＳｂ２Ｔｅ３からなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相（ＳｎＴｅ（１１１）／Ｓｂ２Ｔｅ３（００１）超格子相）を含むことがわかった。なお、図７において、Ｓｂ２Ｔｅ３に対応するピークは、ＳｎＳｂＴｅ合金相に対応するピークに隠れて見えないだけである。
したがって、図７および図８から、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相とが共存している構造を有していることが示唆されることになる。そして、ＳｎＴｅ（１１１）に対応するピークと、ＳｎＴｅ（２２２）に対応するピークが小さいことから、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜において、大部分は、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相となっており、わずかな一部分として、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相が含まれている構造が示唆されることになる。
以下に、図７および図８に示すＸ線結晶構造解析の結果から示唆されるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の模式的な構造について説明する。図９は、図７および図８に示すＸ線結晶構造解析の結果から示唆されるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の模式的な構造を示す図である。図９に示すように、Ｘ＝２０原子％に対応した本実施例２においても、Ｘ＝３５原子％に対応した前記実施例１と同様に、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相ＳＬＰは、ＳｎＳｂＴｅ合金相とＴｅ相で囲まれている。すなわち、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相ＳＬＰがＳｎＳｂＴｅ合金相とＴｅ相で構成される母体ＭＴＸ中に散在している構造していることが推測される。このとき、母体ＭＴＸは、主にＳｎＳｂＴｅ合金相から構成されていると考えることができる。
ここで、本実施例２では、前記実施例１に比べて、Ｓｎの組成比Ｘが小さいことから、母体ＭＴＸ中に散在しているＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相ＳＬＰの量が少なくなっていることがわかる。
以上のようにして、本実施例２における記録再生膜ＭＲＦを構成するＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相とが共存している構造を有しており、かつ、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相がＳｎＳｂＴｅ合金相とＴｅ相で構成される母体中に散在していることがわかる。言い換えれば、本実施例２における記録再生膜ＭＲＦを構成するＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相が、ＳｎＳｂＴｅ合金相とＴｅ相で希釈されているということができる。
続いて、上述した新規な構造を有するＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を記録再生膜ＭＲＦとして採用することにより、相変化メモリの消費電力を大幅に低減できる点について説明する。
図１０（ａ）は、本実施例２の相変化メモリにおいて、リード抵抗のパルス電圧依存性を示す実験結果であり、図１０（ｂ）は、本実施例２の相変化メモリにおいて、リード抵抗のダイナミック電流依存性を示す実験結果である。図１０（ａ）に示すように、リセット電圧は、約１．８１Ｖであり、図１０（ｂ）に示すように、リセット電流は、約１３．５μＡであることがわかる。このため、リセット電圧とリセット電流の掛算により得られるスイッチングパワーは、約２４μＷであることになる。この値は、同様の方法で作成および測定したＧＳＴ２２５と呼ばれる従来の相変化メモリのスイッチングパワー（約６０８０μＷ）の約１／２５０となる。したがって、本実施例２における相変化メモリによれば、従来の相変化メモリに比べて、消費電力を約１／２５０に低減することができる。すなわち、半導体記録再生装置のメモリセルに、本実施例２における相変化メモリを採用することにより、消費電力を約１／２５０に低減した半導体記録再生装置を提供することができる。
＜実施例３：Ｘ＝１０原子％の場合＞
図１１は、Ｘ＝１０原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜のＸ線回折プロファイルを示す図である。図１１に示すように、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜には、ＳｎＳｂＴｅ合金相に対応する大きな複数のピークが観測されるとともに、Ｔｅ相に対応する大きなピークも観測されていることがわかる。したがって、図１１から、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、少なくとも、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相とを含む構造をしていることがわかる。ここで、図１１においては見えにくいが、２θ＝２４．５°付近に、ＳｎＴｅ（１１１）に対応する小さなピークが存在し、２θ＝５０．１°付近にＳｎＴｅ（２２２）に対応する小さなピークが存在することが確認された。
この点について、より詳細に説明する。図１２は、Ｘ＝１０原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の拡大Ｘ線回折プロファイルを示す図である。具体的に、図１２（ａ）は、２θ＝２４．５°付近を示す拡大Ｘ線回折プロファイルであり、図１２（ｂ）は、２θ＝５０．１°付近を示す拡大Ｘ線回折プロファイルである。図１２（ａ）に示すように、２θ＝２４．５°付近に小さいながらも、ＳｎＴｅ（１１１）に対応するピークが存在することがわかる。同様に、図１２（ｂ）に示すように、２θ＝５０．１°付近に小さいながらも、ＳｎＴｅ（２２２）に対応するピークが存在することがわかる。
以上のことから、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜には、ＳｎＴｅ（１１１）に対応するピークと、ＳｎＴｅ（２２２）に対応するピークが存在することから、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅとＳｂ２Ｔｅ３からなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相（ＳｎＴｅ（１１１）／Ｓｂ２Ｔｅ３（００１）超格子相）を含むことがわかった。なお、図１１において、Ｓｂ２Ｔｅ３に対応するピークは、ＳｎＳｂＴｅ合金相に対応するピークに隠れて見えないだけである。
したがって、図１１および図１２から、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相とが共存している構造を有していることが示唆されることになる。そして、ＳｎＴｅ（１１１）に対応するピークと、ＳｎＴｅ（２２２）に対応するピークが小さいことから、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜において、大部分は、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相となっており、わずかな一部分として、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相が含まれている構造が示唆されることになる。
以下に、図１１および図１２に示すＸ線結晶構造解析の結果から示唆されるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の模式的な構造について説明する。図１３は、図１１および図１２に示すＸ線結晶構造解析の結果から示唆されるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の模式的な構造を示す図である。図１３に示すように、Ｘ＝１０原子％に対応した本実施例３においても、Ｘ＝３５原子％に対応した前記実施例１やＸ＝２０原子％に対応した前記実施例２と同様に、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相ＳＬＰは、ＳｎＳｂＴｅ合金相とＴｅ相で囲まれている。すなわち、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相ＳＬＰがＳｎＳｂＴｅ合金相とＴｅ相で構成される母体ＭＴＸ中に散在している構造していることが推測される。このとき、母体ＭＴＸは、主にＳｎＳｂＴｅ合金相から構成されていると考えることができる。
ここで、本実施例３では、前記実施例１や前記実施例２に比べて、Ｓｎの組成比Ｘが小さいことから、母体ＭＴＸ中に散在しているＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相ＳＬＰの量が少なくなっていることがわかる。
以上のようにして、本実施例３における記録再生膜ＭＲＦを構成するＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相とが共存している構造を有しており、かつ、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相がＳｎＳｂＴｅ合金相とＴｅ相で構成される母体中に散在していることがわかる。言い換えれば、本実施例３における記録再生膜ＭＲＦを構成するＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相が、ＳｎＳｂＴｅ合金相とＴｅ相で希釈されているということができる。
続いて、上述した新規な構造を有するＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を記録再生膜ＭＲＦとして採用することにより、相変化メモリの消費電力を大幅に低減できる点について説明する。
図１４（ａ）は、本実施例３の相変化メモリにおいて、リード抵抗のパルス電圧依存性を示す実験結果であり、図１４（ｂ）は、本実施例３の相変化メモリにおいて、リード抵抗のダイナミック電流依存性を示す実験結果である。図１４（ａ）に示すように、リセット電圧は、約０．９２Ｖであり、図１４（ｂ）に示すように、リセット電流は、約３．２μＡであることがわかる。このため、リセット電圧とリセット電流の掛算により得られるスイッチングパワーは、約２．９μＷであることになる。この値は、同様の方法で作成および測定したＧＳＴ２２５と呼ばれる従来の相変化メモリのスイッチングパワー（約６０８０μＷ）の約１／２１００となる。したがって、本実施例３における相変化メモリによれば、従来の相変化メモリに比べて、消費電力を約１／２１００に低減することができる。すなわち、半導体記録再生装置のメモリセルに、本実施例３における相変化メモリを採用することにより、消費電力を約１／２１００に低減した半導体記録再生装置を提供することができる。
＜実施例４：Ｘ＝５原子％の場合＞
図１５は、Ｘ＝５原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜のＸ線回折プロファイルを示す図である。図１５に示すように、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜には、ＳｎＳｂＴｅ合金相に対応する大きな複数のピークが観測されるとともに、Ｔｅ相に対応する大きなピークも観測されていることがわかる。したがって、図１５から、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、少なくとも、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相とを含む構造をしていることがわかる。ここで、図１５においては見えにくいが、２θ＝２４．５°付近に、ＳｎＴｅ（１１１）に対応する小さなピークが存在し、２θ＝５０．１°付近にＳｎＴｅ（２２２）に対応する小さなピークが存在することが確認された。
この点について、より詳細に説明する。図１６は、Ｘ＝５原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の拡大Ｘ線回折プロファイルを示す図である。具体的に、図１６（ａ）は、２θ＝２４．５°付近を示す拡大Ｘ線回折プロファイルであり、図１６（ｂ）は、２θ＝５０．１°付近を示す拡大Ｘ線回折プロファイルである。図１６（ａ）に示すように、２θ＝２４．５°付近に小さいながらも、ＳｎＴｅ（１１１）に対応するピークが存在することがわかる。同様に、図１６（ｂ）に示すように、２θ＝５０．１°付近に小さいながらも、ＳｎＴｅ（２２２）に対応するピークが存在することがわかる。
以上のことから、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜には、ＳｎＴｅ（１１１）に対応するピークと、ＳｎＴｅ（２２２）に対応するピークが存在することから、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅとＳｂ２Ｔｅ３からなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相（ＳｎＴｅ（１１１）／Ｓｂ２Ｔｅ３（００１）超格子相）を含むことがわかった。なお、図１５において、Ｓｂ２Ｔｅ３に対応するピークは、ＳｎＳｂＴｅ合金相に対応するピークに隠れて見えないだけである。
したがって、図１５および図１６から、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相とが共存している構造を有していることが示唆されることになる。そして、ＳｎＴｅ（１１１）に対応するピークと、ＳｎＴｅ（２２２）に対応するピークが小さいことから、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜において、大部分は、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相となっており、わずかな一部分として、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相が含まれている構造が示唆されることになる。
以下に、図１５および図１６に示すＸ線結晶構造解析の結果から示唆されるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の模式的な構造について説明する。図１７は、図１５および図１６に示すＸ線結晶構造解析の結果から示唆されるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の模式的な構造を示す図である。図１７に示すように、Ｘ＝５原子％に対応した本実施例４においても、Ｘ＝３５原子％に対応した前記実施例１やＸ＝２０原子％に対応した前記実施例２やＸ＝１０原子％に対応した前記実施例３と同様に、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相ＳＬＰは、ＳｎＳｂＴｅ合金相とＴｅ相で囲まれている。すなわち、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相ＳＬＰがＳｎＳｂＴｅ合金相とＴｅ相で構成される母体ＭＴＸ中に散在している構造していることが推測される。このとき、母体ＭＴＸは、主にＳｎＳｂＴｅ合金相から構成されていると考えることができる。
ここで、本実施例４では、前記実施例１や前記実施例２や前記実施例３に比べて、Ｓｎの組成比Ｘが小さいことから、母体ＭＴＸ中に散在しているＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相ＳＬＰの量が少なくなっていることがわかる。
以上のようにして、本実施例４における記録再生膜ＭＲＦを構成するＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、ｈｃｐ六方晶の結晶構造を有するＳｎＳｂＴｅ合金相と、Ｔｅ相とが共存している構造を有しており、かつ、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相がＳｎＳｂＴｅ合金相とＴｅ相で構成される母体中に散在していることがわかる。言い換えれば、本実施例４における記録再生膜ＭＲＦを構成するＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相が、ＳｎＳｂＴｅ合金相とＴｅ相で希釈されているということができる。
続いて、上述した新規な構造を有するＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を記録再生膜ＭＲＦとして採用することにより、相変化メモリの消費電力を大幅に低減できる点について説明する。
図１８（ａ）は、本実施例４の相変化メモリにおいて、リード抵抗のパルス電圧依存性を示す実験結果であり、図１８（ｂ）は、本実施例４の相変化メモリにおいて、リード抵抗のダイナミック電流依存性を示す実験結果である。図１８（ａ）に示すように、リセット電圧は、約０．４１Ｖであり、図１８（ｂ）に示すように、リセット電流は、約２．１μＡであることがわかる。このため、リセット電圧とリセット電流の掛算により得られるスイッチングパワーは、約０．８６μＷであることになる。この値は、同様の方法で作成および測定したＧＳＴ２２５と呼ばれる従来の相変化メモリのスイッチングパワー（約６０８０μＷ）の約１／７０７０となる。したがって、本実施例４における相変化メモリによれば、従来の相変化メモリに比べて、消費電力を約１／７０７０に低減することができる。すなわち、半導体記録再生装置のメモリセルに、本実施例４における相変化メモリを採用することにより、消費電力を約１／７０７０に低減した半導体記録再生装置を提供することができる。
以上、実施例１〜実施例４で示したように、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜のＸをＸ＝５原子％、１０原子％、２０原子％、３５原子％とすることにより、相変化メモリの消費電力を約１／５０〜約１／７０７０に低減することができる。すなわち、半導体記録再生装置のメモリセルに、実施例１〜実施例４における相変化メモリを採用することにより、消費電力を約１／５０〜約１／７０７０に低減した半導体記録再生装置を提供することができる。
ここで、実施例１〜実施例４を考慮すると、Ｘの値を小さくすることにより、単調減少的に相変化メモリの消費電力が低減できることが示されている。このことから、実施例１〜実施例４の結果を考慮すると、５原子％≦Ｘ≦３５原子％の範囲においても、相変化メモリの消費電力を約１／５０〜約１／７０７０に低減することができるということができると考えられる。
（実施の形態２）
本実施の形態２では、前記実施の形態１における相変化メモリを使用した半導体記録再生装置について説明する。
＜メモリセルの構成＞
図１９は、本実施の形態２における半導体記録再生装置のメモリセルの構成を示す断面図である。図１９において、本実施の形態２におけるメモリセルＭＣ１は、例えば、単結晶シリコンからなる半導体基板１Ｓの主面に形成され、メモリセルＭＣ１を選択する選択トランジスタＳＴである電界効果トランジスタと、選択トランジスタＳＴの上方に形成されたメモリ部ＭＵとを備えている。メモリセルＭＣ１では、メモリ部に含まれる記録再生膜ＭＲＦの原子配列または原子位置の変化により、記録再生膜ＭＲＦの電気抵抗を低抵抗状態と高抵抗状態との間で変化させて情報を記録する。
以下の説明では、記録再生膜ＭＲＦの抵抗が相対的に低い状態（低抵抗状態）を「セット状態」と呼び、記録再生膜ＭＲＦの抵抗が相対的に高い状態（高抵抗状態）を「リセット状態」と呼ぶことにする。また、記録再生膜ＭＲＦを高抵抗状態から低抵抗状態へ変化させる動作を「セット動作」と呼び、記録再生膜ＭＲＦを低抵抗状態から高抵抗状態へ変化させる動作を「リセット動作」と呼ぶことにする。
なお、本実施の形態２では、半導体基板１Ｓを用いる例について説明するが、半導体基板１Ｓに代えて、ガラス基板やそのほかの各種の基板上に半導体層が形成された基板を用いることもできる。
以下に、本実施の形態２におけるメモリセルＭＣ１の具体的な構成について説明する。図１９に示すように、半導体基板１Ｓの主面上には、ゲート絶縁膜ＧＯＸを介して、ゲート電極ＧＥが形成され、半導体基板１Ｓ内には、ゲート電極ＧＥを挟むようにドレイン領域ＤＲとソース領域ＳＲが形成されている。ドレイン領域ＤＲ、ソース領域ＳＲ、および、ゲート電極ＧＥは、電界効果トランジスタからなる選択トランジスタＳＴを構成している。そして、ゲート電極ＧＥの両側の側壁には、サイドウォールスペーサＳＷが形成されており、このサイドウォールスペーサＳＷも選択トランジスタの一部を構成している。
ゲート電極ＧＥは、図１９では図示を省略するものの、例えば、タングステン（Ｗ）等からなるワード線と電気的に接続されており、ドレイン領域ＤＲは、後述するように、配線Ｍ１ａ（Ｍ１）およびメモリ部ＭＵを介して、ビット線ＢＬと電気的に接続されている。
半導体基板１Ｓの主面には、ドレイン領域ＤＲまたはソース領域ＳＲに接して素子分離領域ＳＴＩが形成されており、半導体基板１Ｓ上には、ゲート電極ＧＥおよび素子分離領域ＳＴＩを覆うように、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＤ１が形成されている。
層間絶縁膜ＩＬＤ１上には、例えば、金属膜からなる配線Ｍ１が形成されており、この配線Ｍ１は、層間絶縁膜ＩＬＤ１を貫通するように形成されたコンタクトプラグＣＰ１を介して、ドレイン領域ＤＲあるいはソース領域ＳＲと電気的に接続されている。コンタクトプラグＣＰ１は、例えば、タングステン膜から構成されている。
層間絶縁膜ＩＬＤ１上には、配線Ｍ１を覆うように、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＤ２が形成されている。層間絶縁膜ＩＬＤ２のうち、ドレイン領域ＤＲと電気的に接続された配線Ｍ１ａの上部には、層間絶縁膜ＩＬＤ２を貫通するように、下部電極ＢＥが形成されている。この下部電極ＢＥは、配線Ｍ１ａと電気的に接続されている。
層間絶縁膜ＩＬＤ２上には、記録再生膜ＭＲＦが形成されている。この記録再生膜ＭＲＦには、例えば、前記実施例１〜４で説明したＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜が用いられている。この記録再生膜ＭＲＦは、下部電極ＢＥと電気的に接続されている。すなわち、記録再生膜ＭＲＦは、下部電極ＢＥ、配線Ｍ１ａおよびコンタクトプラグＣＰ１を介して、ドレイン領域ＤＲと電気的に接続されている。また、記録再生膜ＭＲＦ上には、上部電極ＵＥが形成されており、この上部電極ＵＥは、記録再生膜ＭＲＦと電気的に接続されている。そして、上述した下部電極ＢＥ、記録再生膜ＭＲＦ、および、上部電極ＵＥによってメモリ部ＭＵが形成され、このメモリ部ＭＵは、選択トランジスタＳＴと電気的に接続されていることになる。
層間絶縁膜ＩＬＤ２上には、記録再生膜ＭＲＦおよび上部電極ＵＥを覆うように、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＤ３が形成されている。この層間絶縁膜ＩＬＤ３のうち、上部電極ＵＥの上部には、層間絶縁膜ＩＬＤ３を貫通するように、例えば、タングステン等からなるコンタクトプラグＣＰ２が形成されている。このコンタクトプラグＣＰ２は、上部電極ＵＥと電気的に接続されている。
層間絶縁膜ＩＬＤ３上には、例えば、タングステン等からなるビット線ＢＬが形成されている。このビット線ＢＬは、コンタクトプラグＣＰ２と電気的に接続されている。すなわち、記録再生膜ＭＲＦは、上部電極ＵＥおよびコンタクトプラグＣＰ２を介して、ビット線ＢＬと電気的に接続されている。したがって、選択トランジスタＳＴのドレイン領域ＤＲは、コンタクトプラグＣＰ１、配線Ｍ１ａ、下部電極ＢＥ、記録再生膜ＭＲＦ、上部電極ＵＥおよびコンタクトプラグＣＰ２を介して、ビット線ＢＬと電気的に接続されていることになる。なお、ビット線ＢＬは、さらに他の回路と電気的に接続されている。
なお、図１９では、１つのメモリセルＭＣ１について、ビット線ＢＬが延在する方向に沿った断面図の一例を示しているが、実際には、半導体基板１Ｓ上に、上述したメモリセルＭＣ１と同様の構成をした複数のメモリセルが、平面視において、アレイ状に配置されている。
＜メモリセルアレイの構成＞
次に、本実施の形態２における半導体記録再生装置のメモリアレイの構成例について説明する。図２０は、本実施の形態２における半導体記録再生装置のメモリセルアレイＭＡ１の構成例を示す等価回路図である。
図２０に示すように、本実施の形態２における半導体記録再生装置は、第１方向に延在する複数のワード線ＷＬ（ＷＬ１〜ＷＬ５）、第１方向と交差する第２方向に延在する複数のビット線ＢＬ（ＢＬ１〜ＢＬ４）、および、各ワード線ＷＬと各ビット線ＢＬが交差する領域に配置された複数のメモリセルＭＣ１を含むメモリセルアレイＭＡ１を備えている。複数のメモリセルＭＣ１のそれぞれは、選択トランジスタＳＴと、記録再生膜を含むメモリ部ＭＵとを備えている。選択トランジスタＳＴのドレイン領域ＤＲは、メモリ部ＭＵを介して、ビット線ＢＬと電気的に接続されている。また、選択トランジスタＳＴのソース領域ＳＲは、例えば、基準電位（ＧＮＤ電位）に接地されている。
なお、図２０では、記録再生膜を含むメモリ部ＭＵを電気抵抗として表示している。また、図２０では、図示を簡単にするために、各ワード線ＷＬと各ビット線ＢＬが交差する領域に配置された複数のメモリセルＭＣ１のうち1つにのみ符号を付している。
＜メモリセルアレイの動作＞
本実施の形態２におけるメモリセルアレイＭＡ１は、上記のように構成されており、以下に、その動作について説明する。具体的に、メモリセルアレイＭＡ１は以下に示すように動作する。例として、前記実施例２に記載されたＸ＝２０原子％のＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を記録再生膜に用いた場合について説明する。
まず、選択セルＳＭＣであるメモリセルＭＣ１のゲート電極に接続されたワード線ＷＬ１に、例えば、２Ｖを印加し、選択セルＳＭＣの選択トランジスタＳＴをオン状態にする。また、選択セルＳＭＣのドレイン領域ＤＲにメモリ部ＭＵを介して接続されたビット線ＢＬ１に、リセット動作時には、例えば、１．８５Ｖ、セット動作時には、例えば、１Ｖ、読み出し動作時には、例えば０．１Ｖを、それぞれ印加する。そして、ワード線ＷＬ１以外のワード線ＷＬ２、ＷＬ３、ＷＬ４、および、ＷＬ５の電位を、例えば、０Ｖとし、ビット線ＢＬ１以外のビット線ＢＬ２、ＢＬ３、および、ＢＬ４の電位を、例えば、０Ｖとする。
このとき、選択セルＳＭＣでは、選択トランジスタＳＴがオン状態であるため、メモリ部ＭＵの記録再生膜に電流が流れる。リセット動作の際には、選択セルＳＭＣの記録再生膜に流れる電流（リセット動作用のプログラミング電流）によって、記録再生膜に熱エネルギーを与えることにより、記録再生膜の原子配列または原子位置を変化させる。この結果、記録再生膜の抵抗値を高抵抗状態に変化させることにより、リセット動作が完了する。一方、セット動作の際には、選択セルＳＭＣの記録再生膜に流れる電流（セット動作用のプログラミング電流）によって、記録再生膜に熱エネルギーを与えることにより、記録再生膜の原子配列または原子位置を変化させる。この結果、記録再生膜の抵抗値を低抵抗状態に変化させることにより、セット動作が完了する。読み出し動作の際には、選択セルＳＭＣの記録再生膜に流れる電流値を判定することにより、情報の読み出しを行なう。
これに対し、ビット線ＢＬ２、ＢＬ３、および、ＢＬ４のいずれかに接続され、かつ、ワード線ＷＬ１に接続されたメモリセルでは、ビット線ＢＬ２、ＢＬ３、および、ＢＬ４の電位が０Ｖであり、記録再生膜の両端に電位差が生じないため、記録再生膜に電流が流れず、動作しないことになる。また、ビット線ＢＬ１、ＢＬ２、ＢＬ３、および、ＢＬ４のいずれかに接続され、かつ、ワード線ＷＬ２、ＷＬ３、ＷＬ４、および、ＷＬ５のいずれかに接続されたメモリセルでは、選択トランジスタがオフ状態となり、電流が流れないため、動作しない。このように、メモリセルアレイＭＡ１では、選択セルＳＭＣ以外のメモリセルを不活性状態にしながら、対象となる選択セルＳＭＣについて活性状態にすることにより、選択セルＳＭＣについて、リセット動作、セット動作、あるいは、読み出し動作を実施することができる。
なお、上述したメモリセルアレイＭＡ１の動作では、前記実施例２に記載された記録再生膜に用いた場合を例に挙げて、ワード線ＷＬやビット線ＢＬに印加する電圧を具体的に例示した。したがって、前記実施例１、３、４に記載された記録再生膜に用いた場合においては、ワード線ＷＬやビット線ＢＬに印加する具体的な電圧値は相違することになるが、基本的なメモリセルアレイＭＡ１の動作は、上述した動作と同様に行なうことができる。
（実施の形態３）
本実施の形態３では、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を記録再生膜に使用した相変化メモリの低電力動作メカニズムについて説明し、その後、Ｘの下限値と上限値について説明することにする。
ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を記録再生膜に使用した相変化メモリでは、（１）ＳｎＴｅ／Ｓｂ２Ｔ３超格子相で低電力動作している可能性と、（２）ＳｎＳｂＴｅ合金相で低電力動作をしている可能性が考えられる。以下に、それぞれについて説明する。
＜ＳｎＴｅ／Ｓｂ２Ｔ３超格子相で低電力動作している場合のメカニズム＞
例として、前記実施例２に記載されているＸ＝２０原子％の場合について説明する。
まず、動作原理を明らかにするため、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相（ＳｎＴｅ（１１１）／Ｓｂ２Ｔｅ３（００１）超格子相）のＳｎＴｅ層の結晶構造解析を行った。
解析手順は、以下のとおりである。
（１）図８（ａ）および図８（ｂ）に記載されている拡大Ｘ線回折プロファイルのＳｎＴｅ（１１１）に対応したピークと、ＳｎＴｅ（２２２）に対応したピークから実験積分強度比（Ｉ１１１／Ｉ２２２）ｏｂｓを算出した。
（２）考えられうる空孔をＳｎＴｅ結晶構造に組み込んでモデル化した。
（３）モデル化したすべてのＳｎＴｅ結晶構造について、（式１）および（式２）に基づいて、理論積分強度比(Ｉ１１１／Ｉ２２２)ｃａｌを算出した。
Ｉｈｋｌ≒｜Ｆｈｋｌ｜２・ＬＺ・Ｐ
＝｜Ｆｈｋｌ｜２・Ｐ・（１＋ｃｏｓ２２θ）／（ｓｉｎ２θ・ｃｏｓθ）
・・・（式１）
Ｆｈｋｌ＝Σｆｎ・ｅｘｐ（２πｉ（ｈｘ（ｎ）＋ｋｙ（ｎ）＋ｌｚ（ｎ）））
・・・（式２）
Ｆｈｋｌ：結晶構造因子
ＬＺ：ローレンツ因子
Ｐ：多重度因子
θ：ブラッグ角
ｆｎ：原子散乱因子
ｎ：原子の種類
ｈ、ｋ、ｌ：ミラー指数
ｘ、ｙ、ｚ：原子の結晶格子内での分数座標
（４）モデル化したすべてのＳｎＴｅ結晶構造について、（式３）に示す規則度Ｓを算出した。
Ｓ２＝（Ｉ１１１／Ｉ２２２）ｏｂｓ／(Ｉ１１１／Ｉ２２２)ｃａｌ ・・・（式３）
（５）結晶が規則化しているとされる、０．７（±０．１）≦Ｓ≦１．０（±０．１）を満たす結晶構造を探した。
この解析により、ＳｎＴｅ／Ｓｂ２Ｔ３超格子相中のＳｎＴｅ層は、図２１（ａ）に示す結晶構造を有することが示唆された。すなわち、図２１（ａ）に示すように、ＳｎＴｅ層は、超格子成長方向であるＳｎＴｅ[１１１]方向に、「−Ｔｅ層−Ｓｎ層−Ｔｅ層−空孔層−Ｔｅ層−Ｓｎ層−Ｔｅ層−」の順に積層され、空孔層には、１単位格子あたり、平均して約０．５個のＳｎ原子が混入していることが示唆された。前記実施例２におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜は、スパッタリング法で成膜しており、不均一性が有る。この不均一性が有るということは、ＳｎＴｅ層の中には、Ｓｎ原子の混入が無い、「−Ｔｅ層−Ｓｎ層−Ｔｅ層−空孔層−Ｔｅ層−Ｓｎ層−Ｔｅ層−」の順に積層されているＳｎＴｅ格子があることを意味する。この積層順は、関連文献１（「Soeya et al.,Journal of Applied Physics 112,034301(2012)」）に記載のある、ＧｅＴｅ／Ｓｂ２Ｔｅ３超格子の中のＧｅＴｅ格子の「−Ｔｅ層−Ｇｅ層−Ｔｅ層−空孔層−Ｔｅ層−Ｇｅ層−Ｔｅ層−」と一致する。すなわち、図２１（ａ）に示すＳｎＴｅ格子の結晶構造は、図２１（ｂ）に示すＧｅＴｅ格子の結晶構造と一致する。
非特許文献１および非特許文献２によると、ＧｅＴｅ／Ｓｂ２Ｔｅ３超格子では、印加電場および印加電流に応じて、空孔層という空間を使い、ＧｅＴｅ[１１１]方向の積層状態が「−Ｔｅ層−Ｇｅ層−Ｔｅ層−空孔層−Ｔｅ層−Ｇｅ層−Ｔｅ層−」状態であるＧｅ原子の６配位中心位置（Ａｓ−ｄｅｐ．状態）と、「−Ｔｅ層−空孔層−Ｔｅ層−Ｇｅ層−Ｔｅ層−空孔層−Ｔｅ層−」状態であるＧｅ原子の４配位中心位置との間で変化することにより、低電力動作すると開示されている（図２１（ｂ））。この現象は、「Ｇｅスイッチ」と呼ばれる。
上述したように、ＳｎＴｅ／Ｓｂ２Ｔ３超格子相の中には、ＳｎＴｅ[１１１]方向の積層状態が「−Ｔｅ層−Ｓｎ層−Ｔｅ層−空孔層−Ｔｅ層−Ｓｎ層−Ｔｅ層−」状態となっているＳｎＴｅ格子がある。したがって、ＧｅＴｅ／Ｓｂ２Ｔｅ３超格子から類推すると、このＳｎＴｅ格子は、印加電場および印加電流に応じて、空孔層という空間を使い、「−Ｔｅ層−Ｓｎ層−Ｔｅ層−空孔層−Ｔｅ層−Ｓｎ層−Ｔｅ層−」状態であるＳｎ原子の６配位中心位置状態（Ａｓ−ｄｅｐ．状態）と、「−Ｔｅ層−空孔層−Ｔｅ層−Ｓｎ層−Ｔｅ層−空孔層−Ｔｅ層−」状態であるＳｎ原子の４配位中心位置との間で変化する可能性がある。つまり、空孔層でＳｎの挿入と脱離が行なわれる「Ｓｎスイッチ」と呼ばれる現象が生じている可能性がある（図２１（ａ））。
本実施の形態３におけるＳｎＴｅ／Ｓｂ２Ｔ３超格子相は、ＳｎＴｅ格子とＳｂ２Ｔｅ３格子の積層構造をしており、ＳｎＴｅ格子で上述した「Ｓｎスイッチ」が発現した場合、Ｓｎ原子の配置位置の相違によって、ＳｎＴｅ格子の体積変化が生じると考えられる。この場合、Ｓｂ２Ｔｅ３格子の中にファンデルワールスギャップ層（Ｔｅ−Ｔｅ弱結合層）が存在し、このファンデルワールスギャップ層が上述したＳｎＴｅ格子の体積変化を吸収すると考えられる。つまり、ＳｎＴｅ／Ｓｂ２Ｔ３超格子相で「Ｓｎスイッチ」が発現するためには、ＳｎＴｅ格子の体積変化を吸収する必要性があるが、Ｓｂ２Ｔｅ３格子の中のファンデルワールスギャップ層がこの体積変化を吸収する緩衝層として機能すると考えられる。したがって、ＳｎＴｅ／Ｓｂ２Ｔ３超格子相で「Ｓｎスイッチ」が発現することが可能と考えられる。
特に、前記実施例２において、ＳｎＴｅ／Ｓｂ２Ｔ３超格子相は、ＳｎＳｂＴｅ合金相と、Ｔｅ相で希釈されていると考えられる。このようにＳｎＴｅ／Ｓｂ２Ｔ３超格子相が希釈されている場合、「Ｓｎスイッチ」する場所も少なくなる。したがって、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を記録再生膜に使用した相変化メモリで生じる低電力動作は、ＳｎＴｅ／Ｓｂ２Ｔ３超格子相で、「Ｓｎスイッチ」が起こり、この「Ｓｎスイッチ」を起こしているＳｎＴｅ／Ｓｂ２Ｔ３超格子相が、ＳｎＳｂＴｅ合金相とＴｅ相で希釈されているため生じている可能性がある。このような動作メカニズムが発現している場合、記録再生膜には、少なくとも、ＳｎＴｅ／Ｓｂ２Ｔ３超格子相が存在すれば、相変化メモリの低電力動作が実現できると考えることができる。
なお、ここでは、Ｘ＝２０原子％である前記実施例２を例に挙げて説明したが、Ｘ＝３５原子％である前記実施例１、Ｘ＝１０原子％である前記実施例３、および、Ｘ＝５原子％である前記実施例４の場合も、同様に考えることができる。
＜ＳｎＳｂＴｅ合金相で低電力動作している場合のメカニズム＞
図２２は、Ｘ＝５０原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜のＸ線回折プロファイルを示す図である。図２２に示すように、Ｘ＝５０原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜内では、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、ＮａＣｌ型（ｆｃｃ構造）の結晶構造を有するＳｎＳｂＴｅ相が共存していることが推測される。
図２２に示す結果について検討したところ、観測されないはずのＳｎＳｂＴｅ（１１１）に対応するピークが存在することが判明した。すなわち、Ｘ＝５０原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を製造するスパッタリング方法において、図２に示すような積層形成法を使用せずに、一体膜として形成する場合には、上述したＳｎＳｂＴｅ（１１１）に対応するピークは存在しない。これは、ＳｎＳｂＴｅ相が単純なＮａＣｌ型の結晶構造をしていることを示していると言える。
具体的に、ＳｎＳｂＴｅ（１１１）に対応するピークの相対的理論積分強度Ｉ１１１は、以下に示す（式４）で与えられる。
Ｉ１１１≒｜４ｆ（Ｓｎ、Ｓｂ）−４ｆＴｅ｜２・ＬＺ・Ｐ ・・・（式４）
このとき、単純なＮａＣｌ型の結晶構造では、ｆＳｎ≒ｆＳｂ≒ｆＴｅであるので、この結果、Ｉ１１１≒０となる。つまり、単純なＮａＣｌの結晶構造では、ＳｎＳｂＴｅ（１１１）に対応するピークは観測されないはずである。
これに対し、図２に示すように、ＳｎＸＴｅ１００−Ｘ膜（Ｘ＝５０原子％）と、Ｓｂ２Ｔｅ３膜とを、独立別個の膜として積層形成すると、図２２に示すように、観測されないはずのＳｎＳｂＴｅ（１１１）に対応するピークが存在することを本発明者は見出した。このことは、図２に示す積層方法でＸ＝５０原子％の場合におけるＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を形成する場合、ＳｎＳｂＴｅ相が単純なＮａＣｌ型の結晶構造とは別の結晶構造を取っている可能性を示唆していることを意味している。
そこで、本発明者は、ＳｎＳｂＴｅ（１１１）に対応するピークが観測されても良いＳｎＳｂＴｅ合金相の結晶構造を探した。この解析手順は、以下のとおりである。
（１）図２２に記載されているＸ線回折プロファイルのＳｎＳｂＴｅ（１１１）に対応したピークと、ＳｎＳｂＴｅ（２２２）に対応したピークから実験積分強度比（Ｉ１１１／Ｉ２２２）ｏｂｓを算出した。
（２）考えられうる空孔をＳｎＳｂＴｅ結晶構造に組み込んでモデル化した。
（３）モデル化したすべてのＳｎＳｂＴｅ結晶構造について、上述した（式１）および（式２）に基いて、理論積分強度比(Ｉ１１１／Ｉ２２２)ｃａｌを算出した。
（４）モデル化したすべてのＳｎＳｂＴｅ結晶構造について、上述した（式３）に示す規則度Ｓを算出した。
（５）結晶が規則化しているとされる、０．７（±０．１）≦Ｓ≦１．０（±０．１）を満たす結晶構造を探した。
この解析により、ＳｎＳｂＴｅ合金相の格子は、単純なＮａＣｌ型の結晶構造ではなく、格子の内部に空孔層が導入された結晶構造を有している可能性が高いことが判明した。すなわち、Ｘ＝５０原子％の場合のＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜に含まれるＳｎＳｂＴｅ合金相は、図２３（ａ）に示す結晶構造を有することがわかった。具体的には、図２３（ａ）に示すように、ＳｎＳｂＴｅ合金相は、ＳｎＳｂＴｅ[１１１]方向である超格子相成長方向に、「−Ｔｅ層−（Ｓｎ、Ｓｂ）層−Ｔｅ層−空孔層−Ｔｅ層−（Ｓｎ、Ｓｂ）層−Ｔｅ層−」の順に積層された結晶構造を有することがわかった。この結晶構造は、上述した関連文献１に記載のある、ＧｅＴｅ[１１１]方向である超格子成長方向に、「−Ｔｅ層−Ｇｅ層−Ｔｅ層−空孔層−Ｔｅ層−Ｇｅ層−Ｔｅ層−」の順に積層されているＧｅＴｅ／Ｓｂ２Ｔｅ３超格子相中のＧｅＴｅ格子の結晶構造と一致する。すなわち、図２３（ａ）に示すＳｎＳｂＴｅ合金相の格子の結晶構造は、図２３（ｂ）に示すＧｅＴｅ格子の結晶構造と一致する。
図２４は、図２３（ａ）に示すＳｎＳｂＴｅ合金相の結晶構造をＳｎＳｂＴｅ[１１１]方向である超格子成長方向に２つ重ねた構造を示す図である。図２３（ｂ）に示すＧｅＴｅ／Ｓｂ２Ｔｅ３超格子の構造からの類推により、ＳｎＳｂＴｅ合金相は、上側の結晶構造に含まれている空孔層が「Ｓｎスイッチ」する上で重要な空間層である一方、下側の結晶構造においては、「Ｓｎスイッチ」の際の体積変化を吸収する緩衝層として機能するために必要な空間であるファンデルワールスギャップ層を有している超格子構造を取っている可能性が高い。
したがって、ＳｎＳｂＴｅ合金相の格子においては、印加電場および印加電流に応じて、空孔層という空間を使い、「−Ｔｅ層−（Ｓｎ、Ｓｂ）層−Ｔｅ層−空孔層−Ｔｅ層−（Ｓｎ、Ｓｂ）層−Ｔｅ層−」状態であるＳｎ原子の６配位中心位置（Ａｓ−ｄｅｐ．状態）と、「−Ｔｅ層−空孔層−Ｔｅ層−（Ｓｎ、Ｓｂ）層−Ｔｅ層−空孔層−Ｔｅ層−」状態であるＳｎ原子の４配位中心位置との間で積層構造が変化する可能性がある。つまり、ＳｎＳｂＴｅ合金相に存在する空孔層で、Ｓｎの挿入と脱離が行なわれる「Ｓｎスイッチ」が生じている可能性がある。
以上は、Ｘ＝５０原子％の場合のＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜中におけるＮａＣｌ型のＳｎＳｎＴｅ合金相の結晶構造、および、Ｘ＝５０原子％の場合のＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリの動作原理の一考察である。この点に関し、この考察は、前記実施例１〜４に記載されているＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜中のｈｃｐ六方晶のＳｎＳｂＴｅ合金相の結晶構造、および、前記実施例１〜４に記載されているＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリの低電力動作の原理も類推して適用することができる。以下に説明する。
まず、図２５は、ｈｃｐ六方晶のＳｎＳｂＴｅ合金相の〔００１〕方向の結晶構造を示す図である。面心立方格子構造であるｆｃｃ（face centered cubic）構造と六方最密格子構造であるｈｃｐ（hexagonal closest packed）構造の稠密面方向の積層順は類似しており、ｆｃｃ構造を座標変換するとｈｃｐ構造のようになることは知られた事実である。ブラベー格子は１４種類であり、図２４のＮａＣｌ構造は、ｆｃｃ構造に分類される。一方、図２４のｆｃｃ構造を座標変換すると、図２５のｈｃｐ構造のようになる。
図２５に示すように、ＳｎＳｂＴｅ合金相は、上側の結晶構造に含まれている空孔層が「Ｓｎスイッチ」する上で重要な空間層である一方、下側の結晶構造においては、「Ｓｎスイッチ」の際の体積変化を吸収する緩衝層として機能するために必要な空間であるファンデルワールスギャップ層を有している超格子構造を取っている可能性が高い。
したがって、ｈｃｐ六方晶のＳｎＳｂＴｅ合金相の格子においても、印加電場および印加電流に応じて、空孔層という空間を使い、「−Ｔｅ層−（Ｓｎ、Ｓｂ）層−Ｔｅ層−空孔層−Ｔｅ層−（Ｓｎ、Ｓｂ）層−Ｔｅ層−」状態であるＳｎ原子の６配位中心位置（Ａｓ−ｄｅｐ．状態）と「−Ｔｅ層−空孔層−Ｔｅ層−（Ｓｎ、Ｓｂ）層−Ｔｅ層−空孔層−Ｔｅ層−」状態であるＳｎ原子の４配位中心位置との間で積層構造が変化する可能性がある。つまり、ｈｃｐ六方晶のＳｎＳｂＴｅ合金相においても、空孔層でのＳｎの挿入と脱離による「Ｓｎスイッチ」が生じている可能性がある。
前記実施例１〜４に記載されているＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜においては、ｈｃｐ六方晶のＳｎＳｂＴｅ合金相が最も支配的であると考えられる。したがって、前記実施例１〜４に記載されているＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜においては、面内のほとんどが、図２５の結晶構造を有するＳｎＳｂＴｅ合金相で占められていると言っても過言ではない。このことから、Ｘを減らすと、（Ｓｎ、Ｓｂ）層内において、「Ｓｎスイッチ」するＳｎ原子の数が減って、スイッチングパワーが小さくなっている可能性がある。つまり、Ｘを減らすことにより、（Ｓｎ、Ｓｂ）層内で「Ｓｎスイッチ」するＳｎ原子の数が少なくなる結果、前記実施例１〜４に記載されているＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリで低電力動作をしている可能性が考えられる。このような動作メカニズムが発現している場合、記録再生膜には、少なくとも、ＳｎＳｂＴｅ合金相が存在すれば、相変化メモリの低電力動作が実現できると考えることができる。
以上、相変化メモリの低電力動作のメカニズムとして、ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相で「Ｓｎスイッチ（Ｓｎスイッチング）」が生じている可能性と、ＳｎＳｂＴｅ合金相で「Ｓｎスイッチ」が生じている可能性があることについて説明したが、いずれの可能性も考えられる。
＜Ｘの下限値＞
次に、Ｘの下限値について説明する。例えば、ＳｎＳｂＴｅ合金相で「Ｓｎスイッチ」が生じている場合、Ｓｎ原子の量をどんなに減らしても、「Ｓｎスイッチ」し、低電力動作の下げ止まりがないと思われるかもしれない。しかしながら、そうではない。ＳｎＳｂＴｅ合金相内の「Ｓｎスイッチ」は、印加電場および印加電流に応じて、Ｓｎ原子が６配位中心位置と４配位中心位置の間で移動することで生じる。したがって、１部分格子あたり、最少１個のＳｎ原子がないと、「Ｓｎスイッチ」は起こりようがない。図２５に示すように、ｈｃｐ構造として１部分格子を組んでいる場合、1部分格子は、空孔サイトを含めて２７個の原子で構成されている。したがって、Ｘの下限値は、Ｘ＝（Ｓｎ原子の数：１個）／（１部分格子の原子の総数：２７個）≒３．７であり、小数はあり得ないため、Ｘ＝４原子％となる。
＜Ｘの上限値＞
続いて、Ｘの上限値について説明する。図２６（ａ）は、Ｘ＝５０原子％の場合のＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリにおいて、リード抵抗のパルス電圧依存性を示す実験結果であり、図２６（ｂ）は、Ｘ＝５０原子％の場合のＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリにおいて、リード抵抗のダイナミック電流依存性を示す実験結果である。
図２６（ａ）および図２６（ｂ）に示すように、リセット電圧は、約１．０Ｖ、リセット電流は、約３４０μＡであることが確認できる。リセット電圧にリセット電流を乗じることにより算出されるスイッチングパワーは、約３４０μＷであった。この値は、同様の方法で作製および測定したＧＳＴ２２５のスイッチングパワー（約６０８０μＷ）の約１／２０である。言い換えれば、Ｘ＝５０原子％の場合のＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリは、対ＧＳＴ２２５比で、消費電力が約１／２０に低減することができる。この値は、例えば、非特許文献１および非特許文献２に記載されているＧｅＴｅ／Ｓｂ２Ｔｅ３超格子を使用した相変化メモリの約１／１０を凌いでいる。
さらに、前記実施例１〜４に記載された相変化メモリの消費電力は、対ＧＳＴ２２５比で、それぞれ、約１／５０、約１／２５０、約１／２１００、約１／７０７０であり、Ｘの値をＸ＝５０原子％から減らすと、相変化メモリの消費電力は下がることがわかる。
図２７は、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリにおいて、消費電力の対ＧＳＴ２２５比の組成比Ｘの依存性を示すとともに、ＧｅＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリにおいて、消費電力の対ＧＳＴ２２５比の組成比Ｘの依存性を示すグラフである。
●印が、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリを示しており、■印が、ＧｅＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリを示している。図２７に示すように、組成比ＸをＸ＝５０原子％から減少させるにしたがって、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリの消費電力が減少することがわかる。また、Ｘ＝５０原子％で、既に、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリは、ＧｅＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリよりも低消費電力であることがわかる。以上のことから、Ｘの上限値は、少なくとも５０原子％であると言える。
なお、蛍光Ｘ線分析装置を使用して、Ｓｎ５０Ｔｅ５０単層膜の組成分析を行った。この結果、図２８に示すように、Ｓｎ：Ｔｅ≒５５：４５の組成も確認された。このことを踏まえると、Ｘの上限値は、５５原子％であると言える。
以上のことから、Ｘの下限値は、Ｘ＝４原子％であり、Ｘの上限値は、Ｘ＝５５原子％であることがわかる。したがって、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜の組成比Ｘを４原子％≦Ｘ≦５５原子％とすることにより、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリにおいては、従来の相変化メモリに比べて、スイッチングパワーおよび消費電力を小さくすることができることがわかる。
ただし、Ｘ＝５０原子％のＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリでは、ＧｅＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリの性能とあまり変わらないので、Ｘ＜５０原子％であることが望ましい。
このように、ＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜のＸを４原子％≦Ｘ≦５５原子％とすることにより、本願発明の相変化メモリの消費電力を低減することができる。すなわち、半導体記録再生装置のメモリセルに、本願発明の相変化メモリを採用することにより、消費電力を低減した半導体記録再生装置を提供することができる。
＜書き換え耐性＞
最後に、本願発明の相変化メモリの書き換え耐性について説明する。
図２９（ａ）は、Ｘ＝３５原子％のＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリの書き換え耐性を示すグラフである。図２９（ａ）に示すように、少なくとも、およそ１０５回の書き換え耐性があることを確認した。図２９（ａ）のセット状態およびリセット状態の抵抗値が、図６と異なっているのは、電気的特性の評価に使用したプローバが異なっているからである。
図２９（ｂ）は、Ｘ＝５０原子％のＳｎＸＴｅ１００−Ｘ／Ｓｂ２Ｔｅ３超格子膜を使用した相変化メモリの書き換え耐性を示すグラフである。図２９（ｂ）に示すように、少なくとも、およそ１０８回の書き換え耐性があることを確認した。図２９（ｂ）のセット状態およびリセット状態の抵抗値が、図２６と異なっているのは、電気的特性の評価に使用したプローバが異なっているからである。
以上は、Ｘ＝３５原子％とＸ＝５０原子％の場合の書き換え耐性であるが、Ｘ＝５原子％、１０原子％、および、２０原子％の場合、さらには、４原子％≦Ｘ≦５５原子％の範囲であっても、同様の書き換え耐性を得ることができると考えられる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態１では、シード層ＳＤＬとして、ＴｉＮ膜から構成する例について説明したが、これに限らず、例えば、シード層ＳＤＬは、ＴａＮ膜、ＲｅＯ３膜、ＴｉＯ膜、ＮｂＯ膜、ＭｏＯ３膜、ＲｕＯ２膜、ＭｏＯ２膜、ＷＯ２膜、ＲｈＯ２膜、ＰｔＯ２膜、ＮｉＯ膜、あるいは、ＣｏＯ膜等の膜を含むように構成してもよい。さらに、シード層ＳＤＬは、Ｔａ／Ｃｕ膜、Ｔａ／ＮｉＦｅ膜、Ｔａ／Ｎｉ膜、Ｔａ／Ｃｏ膜、Ｔａ／ＣｏＦｅ膜等から構成してもよい。
本発明は、相変化メモリを含む半導体記録再生装置を製造する製造業に幅広く利用することができる。なお、現在、実用化されているＧＳＴ２２５に代表される相変化メモリに替わって、本発明の相変化メモリが半導体記録再生装置に適用される可能性が高い。
１Ｓ 半導体基板
ＢＥ 下部電極
ＢＬ ビット線
ＢＬ１ ビット線
ＢＬ２ ビット線
ＢＬ３ ビット線
ＢＬ４ ビット線
ＣＰ１ コンタクトプラグ
ＣＰ２ コンタクトプラグ
ＤＲ ドレイン領域
ＦＤＦ 下地膜
ＦＲＬ 自由層
ＦＸＬ 固定層
ＧＥ ゲート電極
ＧＯＸ ゲート絶縁膜
ＩＬＤ１ 層間絶縁膜
ＩＬＤ２ 層間絶縁膜
ＩＬＤ３ 層間絶縁膜
ＭＡ１ メモリセルアレイ
ＭＣ１ メモリセル
ＭＲＦ 記録再生膜
ＭＴＸ 母体
ＭＵ メモリ部
Ｍ１ 配線
Ｍ１ａ 配線
ＳＤＬ シード層
ＳＬＰ ＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相
ＳＭＣ 選択セル
ＳＲ ソース領域
ＳＴ 選択トランジスタ
ＳＴＩ 素子分離領域
ＳＷ サイドウォールスペーサ
ＵＥ 上部電極
ＷＬ ワード線
ＷＬ１ ワード線
ＷＬ２ ワード線
ＷＬ３ ワード線
ＷＬ４ ワード線
ＷＬ５ ワード線

Claims (5)

  1. Ｓｎ、Ｓｂ、および、Ｔｅを含有する記録再生膜を備え、
    前記記録再生膜は、
    ＳｎＴｅとＳｂ２Ｔｅ３からなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、
    ＳｎＳｂＴｅ合金相と、
    Ｔｅ相と、
    を含む、相変化メモリ。
  2. Ｓｎ、Ｓｂ、および、Ｔｅを含有する記録再生膜を備え、
    前記記録再生膜は、少なくとも、ＳｎＴｅとＳｂ２Ｔｅ３からなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相を含む、相変化メモリ。
  3. Ｓｎ、Ｓｂ、および、Ｔｅを含有し、かつ、ＳｎＸＴｅ１００−Ｘ膜とＳｂ２Ｔｅ３膜とを積層形成することにより得られる記録再生膜を備え、
    前記記録再生膜は、
    ＳｎＴｅとＳｂ２Ｔｅ３とからなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、
    ＳｎＳｂＴｅ合金相と、
    Ｔｅ相と、
    を含み、
    前記Ｓｎ Ｘ Ｔｅ １００−Ｘ 膜のＸは、５原子％、１０原子％、２０原子％、３５原子％、５０原子％のいずれかである、相変化メモリ。
  4. 複数のメモリセルを備え、
    前記複数のメモリセルのそれぞれは、
    （ａ）メモリセルを選択する選択トランジスタ、
    （ｂ）前記選択トランジスタと電気的に接続され、Ｓｎ、Ｓｂ、および、Ｔｅを含有する記録再生膜を含むメモリ部、
    を有し、
    前記記録再生膜は、
    ＳｎＴｅとＳｂ２Ｔｅ３からなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相と、
    ＳｎＳｂＴｅ合金相と、
    Ｔｅ相と、
    を含む、半導体記録再生装置。
  5. 複数のメモリセルを備え、
    前記複数のメモリセルのそれぞれは、
    （ａ）メモリセルを選択する選択トランジスタ、
    （ｂ）前記選択トランジスタと電気的に接続され、Ｓｎ、Ｓｂ、および、Ｔｅを含有する記録再生膜を含むメモリ部、
    を有し、
    前記記録再生膜は、少なくとも、ＳｎＴｅとＳｂ２Ｔｅ３からなるＳｎＴｅ／Ｓｂ２Ｔｅ３超格子相を含む、半導体記録再生装置。
JP2013048050A 2013-03-11 2013-03-11 相変化メモリおよび半導体記録再生装置 Expired - Fee Related JP6014521B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013048050A JP6014521B2 (ja) 2013-03-11 2013-03-11 相変化メモリおよび半導体記録再生装置
US14/050,987 US9082970B2 (en) 2013-03-11 2013-10-10 Phase-change memory and semiconductor recording/reproducing device
KR1020130121533A KR20140111583A (ko) 2013-03-11 2013-10-11 상변화 메모리 및 반도체 기록 재생장치
TW102137177A TW201436318A (zh) 2013-03-11 2013-10-15 相變化記憶體及半導體記錄再生裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013048050A JP6014521B2 (ja) 2013-03-11 2013-03-11 相変化メモリおよび半導体記録再生装置

Publications (2)

Publication Number Publication Date
JP2014175528A JP2014175528A (ja) 2014-09-22
JP6014521B2 true JP6014521B2 (ja) 2016-10-25

Family

ID=51486715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013048050A Expired - Fee Related JP6014521B2 (ja) 2013-03-11 2013-03-11 相変化メモリおよび半導体記録再生装置

Country Status (4)

Country Link
US (1) US9082970B2 (ja)
JP (1) JP6014521B2 (ja)
KR (1) KR20140111583A (ja)
TW (1) TW201436318A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6162031B2 (ja) * 2013-11-26 2017-07-12 株式会社日立製作所 相変化メモリおよび半導体記録再生装置
JP6270600B2 (ja) * 2014-04-07 2018-01-31 株式会社日立製作所 相変化メモリ
US9601689B2 (en) * 2014-09-11 2017-03-21 Kabushiki Kaisha Toshiba Memory device
US9987842B2 (en) 2014-10-29 2018-06-05 Hewlett-Packard Development Company, L.P. Printhead with a number of memristors and inverters
US9281473B1 (en) 2015-03-13 2016-03-08 Kabushiki Kaisha Toshiba Memory device
US9928903B2 (en) * 2015-03-30 2018-03-27 Toshiba Memory Corporation Semiconductor storage device with voltage generator which generates voltages and currents for read and write operations
US10541271B2 (en) * 2017-10-18 2020-01-21 Macronix International Co., Ltd. Superlattice-like switching devices
CN109037439B (zh) * 2018-06-28 2021-02-09 江苏理工学院 Sn20Sb80/Si多层相变薄膜材料及其制备方法
CN110534644B (zh) * 2019-08-30 2021-01-15 华中科技大学 一种双向生长的超晶格相变单元的制备方法及相变存储器
CN113611798B (zh) * 2021-07-02 2023-08-29 深圳大学 多层相变薄膜及其相变存储器单元的制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566699B1 (ko) * 2004-08-17 2006-04-03 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100682946B1 (ko) * 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
KR100657972B1 (ko) * 2005-10-28 2006-12-14 삼성전자주식회사 상변화 메모리 소자와 그 동작 및 제조 방법
KR100763916B1 (ko) * 2006-06-21 2007-10-05 삼성전자주식회사 ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법
KR100896180B1 (ko) * 2007-01-23 2009-05-12 삼성전자주식회사 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법
JP4458202B2 (ja) * 2007-08-09 2010-04-28 エム・テクニック株式会社 半導体微粒子の製造方法
JP4621897B2 (ja) * 2007-08-31 2011-01-26 独立行政法人産業技術総合研究所 固体メモリ
JP4595125B2 (ja) * 2007-08-31 2010-12-08 独立行政法人産業技術総合研究所 固体メモリ
US7960203B2 (en) * 2008-01-29 2011-06-14 International Business Machines Corporation Pore phase change material cell fabricated from recessed pillar
US7729163B2 (en) * 2008-03-26 2010-06-01 Micron Technology, Inc. Phase change memory
US7888165B2 (en) * 2008-08-14 2011-02-15 Micron Technology, Inc. Methods of forming a phase change material
JP2010263131A (ja) * 2009-05-08 2010-11-18 Elpida Memory Inc 超格子デバイス及びその製造方法、並びに、超格子デバイスを含む固体メモリ、データ処理システム及びデータ処理装置
JP2010287744A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 固体メモリ、データ処理システム及びデータ処理装置
KR101604041B1 (ko) * 2009-08-27 2016-03-16 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
KR101653569B1 (ko) * 2009-09-01 2016-09-02 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
KR101617381B1 (ko) * 2009-12-21 2016-05-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
KR101835709B1 (ko) * 2010-11-16 2018-03-08 삼성전자주식회사 버퍼 전극을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 반도체 모듈 및 전자 시스템
KR101823111B1 (ko) * 2011-01-20 2018-01-30 삼성전자주식회사 반도체 기억 소자 및 그 제조 방법
KR20130033019A (ko) * 2011-09-26 2013-04-03 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
FR2985840B1 (fr) * 2012-01-12 2014-02-28 Commissariat Energie Atomique Cellule memoire a changement de phase
JP2013175570A (ja) * 2012-02-24 2013-09-05 National Institute Of Advanced Industrial & Technology 半導体記憶装置およびその製造方法
KR20130131707A (ko) * 2012-05-24 2013-12-04 에스케이하이닉스 주식회사 저항성 메모리 소자 및 그 제조 방법
US8729522B2 (en) * 2012-10-23 2014-05-20 Micron Technology, Inc. Memory constructions comprising thin films of phase change material
US8988926B2 (en) * 2013-01-11 2015-03-24 Micron Technology, Inc. Method, system and device for phase change memory with shunt

Also Published As

Publication number Publication date
JP2014175528A (ja) 2014-09-22
US9082970B2 (en) 2015-07-14
US20140252304A1 (en) 2014-09-11
KR20140111583A (ko) 2014-09-19
TW201436318A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
JP6014521B2 (ja) 相変化メモリおよび半導体記録再生装置
JP6162031B2 (ja) 相変化メモリおよび半導体記録再生装置
JP6640097B2 (ja) メモリセルユニットアレイ
US10546894B2 (en) Memory device
JP7283891B2 (ja) メモリ素子
US7615769B2 (en) Nonvolatile memory device and fabrication method thereof
JP5756847B2 (ja) 自己整流型ｒｒａｍセル構造およびそのクロスバーアレイ構造
JP4538067B2 (ja) 半導体記憶装置
US7755093B2 (en) Semiconductor storage device and method of manufacturing the same
JP4846817B2 (ja) 抵抗変化型メモリ
US8335106B2 (en) Superlattice device, manufacturing method thereof, solid-state memory including superlattice device, data processing system, and data processing device
US9129673B2 (en) Superlattice recording layer for a phase change memory
JP2009081251A (ja) 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
JP2013175570A (ja) 半導体記憶装置およびその製造方法
JP2007129199A (ja) 不揮発性メモリ素子及びその製造方法
KR20150021362A (ko) 반도체 장치 및 이의 제조 방법
US9281473B1 (en) Memory device
JP6505799B2 (ja) 記憶装置
EP4161233A2 (en) Chalcogenide-based material, and switching device and memory device that include the same
JP2015115388A (ja) 相変化メモリの製造方法および相変化メモリの初期化方法
Ahn Emerging Non-Volatile Memory Enabled by Carbon Nano-Materials

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160926

R150 Certificate of patent or registration of utility model

Ref document number: 6014521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees