JP2011119673A5 - 保護回路及び表示装置 - Google Patents

Claims (15)

1. 抵抗素子と、
   ダイオードと、
   第１の電源線と、
   前記抵抗素子の第１の端子と電気的に接続された第２の電源線と、
   前記ダイオードの第１の端子及び前記抵抗素子の第２の端子と電気的に接続された信号線と、有し、
   前記ダイオードの第２の端子は、前記第１の電源線又は前記第２の電源線と電気的に接続されていることを特徴とする保護回路。
2. 請求項１において、
   前記ダイオードは、ダイオード接続されたｎ型トランジスタであることを特徴とする保護回路。
3. 抵抗素子と、
   第１の電源線と、
   前記抵抗素子の第１の端子と電気的に接続された第２の電源線と、
   前記抵抗素子の第２の端子と電気的に接続された信号線と、
   第１のトランジスタと、
   第２のトランジスタと、を有し、
   前記第１のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続されており、
   前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続されており、
   前記第１のトランジスタのソース又はドレインの他方は、前記第１の電源線と電気的に接続されており、
   前記第１のトランジスタのソース又はドレインの一方及び前記第２のトランジスタのソース又はドレインの他方は、前記信号線と電気的に接続されており、
   前記第２のトランジスタのソース又はドレインの一方は、前記第２の電源線と電気的に接続されていることを特徴とする保護回路。
4. 請求項３において、
   前記第１のトランジスタ及び前記第２のトランジスタの各々は、酸化物半導体層を有することを特徴とする保護回路。
5. 請求項３又は４において、
   第３のトランジスタと、
   第４のトランジスタと、を有し、
   前記第３のトランジスタのゲートは、前記第１のトランジスタのゲートを電気的に接続されており、
   前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続されており、
   前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続されており、
   前記第３のトランジスタのソース又はドレインの他方は、前記第１の電源線と電気的に接続されており、
   前記第４のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続されており、
   前記第４のトランジスタのソース又はドレインの他方は、前記信号線と電気的に接続されていることを特徴とする保護回路。
6. 請求項５において、
   前記第３のトランジスタ及び前記第４のトランジスタの各々は、酸化物半導体層を有することを特徴とする保護回路。
7. 請求項１乃至６のいずれか一おいて、
   第１の容量素子と、
   第２の容量素子と、を有し、
   前記第１の容量素子の第１の端子及び前記第２の容量素子の第１の端子は前記信号線と電気的に接続されており、
   前記第１の容量素子の第２の端子は、前記第１の電源線と電気的に接続されており、
   前記第２の容量素子の第２の端子は、前記第２の電源線と電気的に接続されていることを特徴とする保護回路。
8. 抵抗素子と、
   前記抵抗素子の第１の端子と電気的に接続された第１の配線と、
   前記抵抗素子の第２の端子と電気的に接続された第２の配線と、
   第１乃至第４のトランジスタと、
   第１の電源線と、
   第２の電源線と、を有し、
   前記第１のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続されており、
   前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続されており、
   前記第３のトランジスタのゲートは、前記第３のトランジスタのソース又はドレインの一方と電気的に接続されており、
   前記第４のトランジスタのゲートは、前記第４のトランジスタのソース又はドレインの一方と電気的に接続されており、
   前記第１の電源線は、前記第１のトランジスタのソース又はドレインの一方及び前記第２のトランジスタのソース又はドレインの一方と電気的に接続されており、
   前記第２の電源線は、前記第３のトランジスタのソース又はドレインの他方及び前記第４のトランジスタのソース又はドレインの他方と電気的に接続されており、
   前記第１のトランジスタのソース又はドレインの他方及び前記第３のトランジスタのソース又はドレインの一方は、前記抵抗素子の第１の端子と電気的に接続されており、
   前記第２のトランジスタのソース又はドレインの他方及び前記第４のトランジスタのソース又はドレインの一方は、前記抵抗素子の第２の端子と電気的に接続されていることを特徴とする保護回路。
9. 請求項８において、
   第５乃至第８のトランジスタを有し、
   前記第５のトランジスタのゲートは、前記第５のトランジスタのソース又はドレインの一方と電気的に接続されており、
   前記第６のトランジスタのゲートは、前記第６のトランジスタのソース又はドレインの一方と電気的に接続されており、
   前記第７のトランジスタのゲートは、前記第７のトランジスタのソース又はドレインの一方と電気的に接続されており、
   前記第８のトランジスタのゲートは、前記第８のトランジスタのソース又はドレインの一方と電気的に接続されており、
   前記第５のトランジスタのソース又はドレインの他方及び前記第７のトランジスタのソース又はドレインの一方は、前記抵抗素子の第１の端子と電気的に接続されており、
   前記第６のトランジスタの他方及び前記第８のトランジスタの一方は、前記抵抗素子の第２の端子と電気的に接続されており、
   前記第５のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続されており、
   前記第６のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続されており、
   前記第７のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの一方と電気的に接続されており、
   前記第８のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と電気的に接続されていることを特徴とする保護回路。
10. 請求項８又は９において、
    前記第１乃至前記第４のトランジスタの各々は、酸化物半導体層を有することを特徴とする保護回路。
11. 請求項４又は１０において、
    前記酸化物半導体層はソース電極及びドレイン電極と接する領域を有し、
    前記酸化物半導体層における水素濃度は、５×１０ ^１９ ／ｃｍ ^３ 以下であり、
    前記ソース電極又は前記ドレイン電極一方の仕事関数をφｍａ、前記酸化物半導体層の電子親和力をχ、前記ソース電極又は前記ドレイン電極の他方の仕事関数をφｍｃとするとき、φｍｃ≦χ＜φｍａであることを特徴とする保護回路。
12. 請求項１１において、
    前記仕事関数φｍａと前記電子親和力χとの差は、０．２ｅＶ以上であることを特徴とする保護回路。
13. 請求項４、１０乃至１２のいずれか一において、
    前記ソース電極又は前記ドレイン電極の一方と前記酸化物半導体層とが接する面積は、前記ソース電極又は前記ドレイン電極の他方と前記酸化物半導体とが接する面積と異なることを特徴とする保護回路。
14. 請求項４、１０乃至１３のいずれか一において、
    前記前記酸化物半導体層のキャリア濃度は、５×１０ ^１４ ／ｃｍ ^３ 以下であることを特徴とする保護回路。
15. 請求項１乃至１４のいずれか一に記載の保護回路を有することを特徴とする表示装置。