TWI431673B - 非線性元件，包括非線性元件之顯示裝置，及包括顯示裝置之電子裝置 - Google Patents

非線性元件，包括非線性元件之顯示裝置，及包括顯示裝置之電子裝置 Download PDF

Info

Publication number
TWI431673B
TWI431673B TW099136525A TW99136525A TWI431673B TW I431673 B TWI431673 B TW I431673B TW 099136525 A TW099136525 A TW 099136525A TW 99136525 A TW99136525 A TW 99136525A TW I431673 B TWI431673 B TW I431673B
Authority
TW
Taiwan
Prior art keywords
electrode
oxide semiconductor
semiconductor layer
thin film
diode
Prior art date
Application number
TW099136525A
Other languages
English (en)
Other versions
TW201207910A (en
Inventor
Shunpei Yamazaki
Daisuke Kawae
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201207910A publication Critical patent/TW201207910A/zh
Application granted granted Critical
Publication of TWI431673B publication Critical patent/TWI431673B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/91—Diode arrays, e.g. diode read-only memory array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

非線性元件，包括非線性元件之顯示裝置，及包括顯示裝置之電子裝置
本發明之一實施例有關於包括氧化物半導體之非線性元件(如二極體)及包括該非線性元件之半導體裝置(如顯示裝置)。此外，本發明之一實施例有關於包括該半導體裝置之電子裝置。
在半導體裝置之中，二極體需要有高耐受電壓、小反向飽和電流、及之類的。為了達成這種要求，已研究其中使用碳化矽(SiC)之二極體。用為半導體材料之碳化矽具有大於或等於3 eV之禁帶寬度、在高溫之絕佳導電可控制性、及約比矽大上一個量級之電介質崩潰電場。因此，預期碳化矽將應用於其中反向飽和電流為小且耐受電壓為高之二極體。例如，知悉其中使用碳化矽且反向漏電流為減少之肖特基勢壘二極體(專利文獻1)。
然而，在使用碳化矽的情形中，難以獲得具有高品質的晶體，且進一步地，會有製造裝置之程序溫度為高的問題。例如，使用離子植入法來在碳化矽中形成雜質區域；在那個情形中，大於或等於1500℃之熱處理為激活摻雜物或修補離子植入所造成之缺陷所必要者。
此外，由於碳係包含在碳化矽中作為一成分，無法藉由熱氧化來形成具有良好品質的絕緣膜。此外，碳化矽化學上非常穩定且無法被一般濕蝕刻輕易蝕刻。
[參考]
[專利文獻]
[專利文獻1]日本公開專利申請案第2000-133819號
如上述，雖預期使用碳化矽之二極體會有高耐受電壓及小反向飽和電流，在製造及實現這一類二極體上會有許多問題。
有鑑於上述，本發明之一目的在於提供具有小反向飽和電流之非線性元件(如二極體)。另外，一目的為在低製程溫度(如小於或等於800℃)製造具有小反向飽和電流之非線性元件(如二極體)。
本發明之一實施例包括形成在基板上方之第一電極、形成在第一電極上並與第一電極接觸的氧化物半導體層，其中由二次離子質譜術測量的氫濃度小於或等於5×1019 /cm3 、以及形成在氧化物半導體層上並與氧化物半導體層接觸的第二電極。第一電極之工作函數Φ ma、氧化物半導體層之電子親和力χ、及第二電極之工作函數Φ mc滿足Φ mc≦χ<Φ ma。
本發明之另一實施例包括源極電極、汲極電極、閘極電極、及其中形成通道的氧化物半導體層。源極電極和汲極電極與氧化物半導體層接觸以夾著氧化物半導體層的通道形成區域。閘極電極與氧化物半導體層之通道形成區域重疊，其中絕緣膜插置於其間並電連接至汲極電極。源極電極之工作函數Φ ms、汲極電極之工作函數Φ md、及氧化物半導體層之電子親和力χ滿足Φ ms≦χ<Φ md。
本發明之另一實施例包括形成在基板上方之第一電極、形成在第一電極上並與第一電極接觸的氧化物半導體層，其中由二次離子質譜術測量的氫濃度小於或等於5×1019 /cm3 、形成在氧化物半導體層上並與氧化物半導體層接觸的第二電極、覆蓋第一電極、氧化物半導體層、及第二電極之閘極絕緣膜、以及形成而與閘極絕緣膜接觸之複數第三電極，其互相面對並且第一電極、氧化物半導體層、及第二電極插置其間。複數第三電極連接至第一電極。第一電極之工作函數Φ md、氧化物半導體層之電子親和力χ、及第二電極之工作函數Φ ms滿足Φ md≦χ<Φ ms。
詳言之，使用一種氧化物半導體層，其中移除氫或OH基使得氫濃度設定成小於或等於5×1019 /cm3 ，較佳小於或等於5×1018 /cm3 ，更佳小於或等於5×1017 /cm3 且載子濃度設定成小於或等於5×1014 /cm3 ，較佳小於或等於5×1012 /cm3 。
氧化物半導體層之能隙大於或等於2 eV，較佳大於或等於2.5 eV，更佳大於或等於3 eV。盡可能減少形成施予的諸如氫之雜質。載子濃度設定成小於或等於1×1014 /cm3 ，較佳小於或等於1×1012 /cm3 。
例如，第一電極之材料可為鎢(W)、鉬(Mo)、鉻(Cr)、鐵(Fe)、或氧化銦錫(ITO)。此外，第二電極之材料可為鈦(Ti)、釔(Y)、鋁(Al)、鎂(Mg)、銀(Ag)、或鋯(Zr)。
此外，作為第一電極和第二電極之材料，除了上述材料外，可使用銅、鉭、鎂、鈹、釷、或之類。
此外，工作函數Φ ma與電子親和力χ或工作函數Φ md與電子親和力χ間的差ΔΦ 設定成大於或等於0.1 eV，較佳大於或等於0.2 eV，以獲得合宜之整流性質。
注意到在此說明書中，藉由二次離子質譜術(此後稱為SIMS)測量雜質濃度。然而，當提出其他測量方法之說明時並無特別限制。
本發明之一實施例提供一種諸如二極體的非線線元件，其可被迷你化並包括場效電晶體，例如，可在低製程溫度製造、具有大啟通電流、及小關閉電流之薄膜電晶體。
將參照圖示詳細說明本發明之實施例。注意到本發明不限於下列說明，且熟悉此技藝人士輕易了解到可以各種方式修改其之模式及細節而不背離本發明之精神與範圍。因此，本發明不應理解為侷限於實施例之敘述。注意到在下述的本發明之結構中，在不同圖中以相同參考符號來標示類似部分或具有類似功能之部分，且不重複其之敘述。
注意到在此說明書中所述的每一圖中，為了清楚在某些情形中誇大每一部件之尺寸或每一層或一區域的厚度。故，本發明之實施例不限於這類尺度。
注意到在此說明書中之諸如「第一」、「第二」、及「第三」的詞係用來避免部件間的混淆，且這些詞不數值性限制該些部件。因此，例如，適當時，即使以「第二」或「第三」取代「第一」仍可進行敘述。
注意到電壓是指兩點之電位間的差，且電位是指一單位電荷於靜電場中之一特定點的靜電能量(電位能量)。注意到一般而言，一點之電位及參考電位間的差僅稱為電位或電壓，且電位及電壓在眾多情形中以同義詞的方式使用。因此，在此說明書中，可將電位重新說成電壓且可將電壓重新說成電位，除非另有所指。
(實施例1)
在此實施例中，將參照第1A及1B圖說明其中利用工作函數間之差的二極體為包括氧化物半導體的非線性元件之一實施例。
一般而言，二極體具有其中p型半導體與n型半導體連結在一起的結構。當p型半導體之電位高於n型半導體之電位時，二極體處於電流流動之狀態(亦即導電狀態)中。另一方面，當p型半導體之電位低於n型半導體之電位時，二極體處於電流幾乎沒有流動之狀態(亦即絕緣狀態)中。
二極體之這類特徵稱為整流性質。其中二極體處於導電狀態之方向為正向，且其中二極體處於非導電狀態之方向為反向。在正向中之電壓及電流為正向電壓及正向電流，且在反向中之電壓及電流為反向電壓及反向電流。此外，p型半導體二極體為陽極，且n型半導體為陰極。
為了在一基板上方形成p型半導體與n型半導體，p型半導體與n型半導體需要分別的沉積設備及分別的程序步驟(如光微影步驟)，這使半導體裝置之製程更為複雜、減少產量、且增加製造成本。在此實施例中，說明藉由使用高度純化氧化物半導體(包括i型或實質上i型氧化物半導體)為半導體來實現二極體之結構。
注意到高度純化氧化物半導體層包括其中氫或OH基被移除的氧化物半導體層，使得氫濃度設定成小於或等於5×1019 /cm3 ，較佳少於或等於5×1018 /cm3 ，更佳少於或等於5×1017 /cm3 ，且載子濃度設定成小於或等於5×1014 /cm3 ，較佳少於或等於5×1012 /cm3 。
第1A圖為其中包括描述在此實施例中之氧化物半導體的二極體之上視圖，且第1B圖為沿著第1A圖中之虛及點線A1-A2的剖面圖。絕緣膜703形成為在基板701上方之基底層，充當陽極之導電層705形成在絕緣膜703上方，高度純化氧化物半導體層707形成在導電層705上方，充當陰極之導電層709形成在高度純化氧化物半導體層707上方，且絕緣膜711形成在導電層709上方。用為與高度純化氧化物半導體層707接觸並充當陽極的導電層705之導電材料的工作函數(Φ ma)、高度純化氧化物半導體層707之電子親和力(χ)、及用為與高度純化氧化物半導體層707接觸並充當陰極的導電層709之導電材料的工作函數(Φ mc)滿足下列公式1。
Φ mc≦χ<Φ ma　公式1
例如，當氧化物半導體之電子親和力(χ)為4.3 eV時，可提出鎢(W)、鉬(Mo)、鉻(Cr)、鐵(Fe)、氧化銦錫(ITO)、或之類的以作為具有比氧化物半導體之電子親和力更高之工作函數的導電材料之例子。此外，作為具有小於或等於氧化物半導體之電子親和力之工作函數的導電材料之例子，可提出鈦(Ti)、釔(Y)、鋁(Al)、鎂(Mg)、銀(Ag)、鋯(Zr)、或之類的。
當使用導電材料(各具有含有和氧化物半導體之電子親和力不同值之工作函數)而滿足公式1時，氧化物半導體可用為二極體。
使用第2A至2C圖之能帶圖來說明包括描述在此實施例中之氧化物半導體的二極體之整流性質。第2A至2C圖為各描繪其中陽極801及陰極803結合至高度純化氧化物半導體802(包括i型或實質上i型氧化物半導體)的狀態之能帶圖。
注意到高度純化氧化物半導體包括包括其中氫或OH基被移除的氧化物半導體，使得氫濃度設定成小於或等於5×1019 /cm3 ，較佳少於或等於5×1018 /cm3 ，更佳少於或等於5×1017 /cm3 ，且載子濃度設定成小於或等於5×1014 /cm3 ，較佳少於或等於5×1012 /cm3 。
第2A圖為當陽極801及陰極803具有相同電位(熱平衡狀態)時之能帶圖。費米能階813為陰極803之費米能階，且陽極801、陰極803、及氧化物半導體802之費米能階互相相等。能階820為真空能階。
能障821為陽極801之工作函數(Φ ma)與氧化物半導體802之電子親和力(χ)之間的能量差(Φ ma-χ)。此外，能障823為陰極803之工作函數(Φ mc)與氧化物半導體802之電子親和力(χ)之間的能量差(Φ mc-χ)。
由於陽極801之工作函數(Φ ma)高於氧化物半導體802之電子親和力(χ)，能障821具有正值。因此，陽極801中的電子被能障821阻擋住且幾乎無法移動到氧化物半導體802的導電帶822。
另一方面，陰極803的工作函數(Φ mc)低於或等於氧化物半導體802之電子親和力(χ)，能障823具有負值。因此，陰極803中的電子輕易移動到氧化物半導體802的導電帶822。
當陽極801及陰極803具有相同的電位(熱平衡狀態)時，往上凸出之導電帶緣變成對抗電子轉移之屏障，且因此，電子無法移動至陽極801。亦即，電流不在陽極801與陰極803之間流動。
第2B圖為描繪其中施加正電壓(正向電壓)至陽極801的狀態之能帶圖。施加正電壓至陽極801會將陽極801之費米能階往下移動，且從陰極803移動到導電帶822之電子可輕易移動至陽極801。因此，電流(正向電流)在陽極801與陰極803之間流動。
第2C圖為描繪其中施加負電壓(反向電壓)至陽極801的狀態之能帶圖。施加負電壓至陽極801會將陽極801之費米能階往上移動，且從陰極803移動到導電帶822之電子無法移動至陽極801。此外，能障821不變，且因此，陽極801中之電子幾乎無法移動至氧化物半導體802的導電帶822。然而，由於有可能會有越過能障821移動至導電帶822的非常小量的電子，非常小的電流(反向電流)在陽極801與陰極803之間流動。
當用為陽極之導電材料的工作函數(Φ ma)、氧化物半導體之電子親和力(χ)、及陰極之導電材料的工作函數(Φ mc)滿足公式1時，可實現整流性質。
接下來，藉由裝置模擬來研究用於實現整流性質的用為陽極之導電層的工作函數與氧化物半導體層的電子親和力之間的能量差。說明研究結果。針對裝置模擬，使用由Silvaco Data Systems Inc.所製作之軟體ATLAS。充當陰極之導電層的工作函數(Φ mc)為4.3 eV、氧化物半導體之電子親和力(χ)為4.3 eV、陽極與陰極間的距離(氧化物半導體層之厚度)為100 nm、且陽極、陰極、及氧化物半導體之接觸面積為1μm2 ，在此條件下執行模擬。
第3圖顯示模擬結果。第3圖之水平軸顯示充當陽極之導電層的工作函數(Φ ma)與氧化物半導體之電子親和力(χ)間的差(ΔΦ )。垂直軸顯示在對數尺上藉由將當正向電壓為1V時之正向電流除以當反向電壓為1V時之反向電流所得的值之絕對值。該值越大，則整流性質變得更合宜。從第3圖可知當ΔΦ 大於或等於0.1 eV時，較佳大於或等於0.2 eV時，可獲得合宜之整流性質。
由於氧化物半導體之能隙大於或等於3 eV，其比矽、鍺、或之類的寬上許多，預期施加反向電壓時之電流為減少。
此外，藉由其中氧化物半導體層夾在具有不同工作函數之導電材料之間的結構，可以高產量製造具有優異整流性質的二極體而不增加製造步驟。
(實施例2)
在此實施例中，作為非線性元件的一種模式，將參照第4A及4B圖說明一實例，其中藉由使用場效電晶體(如薄膜電晶體)使實施例1中所述之兩端子型二極體改成三端子型二極體。
第4A及4B圖描繪垂直薄膜電晶體作為在此實施例中所述之薄膜電晶體的一實例。第4A圖為薄膜電晶體633之上視圖，且第4B圖為沿著第4A圖中之點劃線A-B的剖面圖。
如第4A及4B圖中所示，於形成於基板601上方的絕緣膜603上方堆疊第一電極605、氧化物半導體層607、及第二電極609。設置閘極絕緣膜611以覆蓋第一電極605、氧化物半導體層607、及第二電極609。於閘極絕緣膜611上方設置第三電極613及第三電極615。於閘極絕緣膜611及第三電極613及615上方設置充當間層絕緣膜的絕緣膜617。在絕緣膜617中形成開口，且形成經該開口連接至第一電極605的電線625(參見第4A圖)、經該開口連接至第二電極609的電線629、及各經該開口連接至第三電極613及第三電極615的電線625。第一電極605充當薄膜電晶體的汲極電極。第二電極609充當薄膜電晶體的源極電極。第三電極613及第三電極615充當薄膜電晶體的閘極電極且經由電線625電連接至第一電極605。
用於與氧化物半導體層607接觸並充當汲極電極之第一電極605之導電材料的工作函數(Φ md)、氧化物半導體層607的電子親和力(χ)、及用為與氧化物半導體層607接觸並充當源極的第二電極609之導電材料的工作函數(Φ ms)滿足下列公式2。
Φ ms≦χ<Φ md　公式2
此外，在此實施例中，充當汲極電極之第一電極605及充當閘極電極的第三電極613和第三電極615互相電連接。藉由此結構，當將高於源極電極的電壓(正電壓)施加至汲極電極時，亦施加正電壓至閘極電極；因此，薄膜電晶體處於啟通狀態且正向電流更容易地流動。另一方面，當將低於源極電極的電壓(負電壓)施加至汲極電極時，薄膜電晶體處於關閉狀態且反向電流較困難地流動。依此，可增進二極體之整流性質。
第5A及5B圖顯示藉由裝置模擬而得的兩端型二極體及三端型二極體之電流對電壓特徵。在第5A及5B圖之每一圖中的曲線851顯示兩端型二極體之電流對電壓特徵，且在第5A及5B圖之每一圖中的曲線852顯示三端型二極體之電流對電壓特徵。
針對裝置模擬，使用由Silvaco Data Systems公司所製造之軟體ATLAS。充當陰極(源極)之導電層的工作函數(Φ ms)為4.3 eV，氧化物半導體層之電子親和力(χ)為4.3 eV，充當陽極(汲極)之導電層的工作函數(Φ md)為4.7 eV，陽極與陰極之間的距離(通道長度)為500 nm，且陽極、陰極、及氧化物半導體層的接觸面積為1μm2 ，在此條件下執行模擬。此外，藉由將用為三端型二極體之薄膜電晶體的閘極絕緣膜之厚度和相對介電常數設定成100 nm及4.0。
在第5A及5B圖之每一圖中，水平軸代表陽極與陰極間(汲極與源極間)的電壓(Vds)，且正側顯示正向電壓且負側顯示反向電壓。垂直軸代表陽極與陰極間(汲極與源極間)的電流(Ids)。此外，曲線851代表二端型二極體之電流對電壓特徵，且曲線852代表三端型二極體之電流對電壓特徵。
從第5A圖可確知曲線851及曲線852兩者皆顯示整流性質。此外，相較於二端型二極體(曲線851)，較大量的正向電流會流經三端型二極體(曲線852)。
在第5B圖中，改變第5A圖之垂直軸(Ids)的尺度，使得曲線851及曲線852間之反向電流差可為清楚。從第5B圖可確知相較於二端型二極體(曲線851)，較小量的反向電流會流經三端型二極體(曲線852)。
根據第5A及5B圖中所示之模擬結果，可在三端型二極體獲得比二端型二極體更佳的整流性質。
當使用具有其中源極電極和汲極電極的工作函數及氧化物半導體層的電子親和力滿足公式2的結構之薄膜電晶體來製造三端型二極體時，可達成具有較優異的整流性質之二極體。
雖在此實施例中說明垂直薄膜電晶體，亦可使用橫向薄膜電晶體。
(實施例3)
在此實施例中，將參照第6A及6B圖說明根據本發明之一實施例的在實施例2中敘述之二極體的結構之範例。可藉由將場效電晶體(如薄膜電晶體)之源極電極或汲極電極連接至其之閘極電極來獲得在此實施例中所述之二極體。
在第6A及6B圖中所述之二極體中，電線125連接至第三電極113、第三電極115、及第二電極109，且第二電極109經由氧化物半導體層107連接至第一電極105。第一電極105連接至電線131。
第6A圖為二極體連接式薄膜電晶體133的頂視圖。第6B圖為沿著第6A圖中之虛及點線A-B的剖面圖。
如第6B圖中所示，將第一電極105、氧化物半導體層107、及第二電極109堆疊在形成於基板101上方之絕緣膜103上方。設置閘極絕緣膜111以覆蓋第一電極105、氧化物半導體層107、及第二電極109。設置第三電極113和第三電極115在閘極絕緣膜111上方。設置充當間層絕緣膜之絕緣膜117於閘極絕緣膜111、第三電極113、及第三電極115上方。在絕緣膜117中形成開口。形成經由開口(參見第6A圖)連接至第一電極105的電線131，及經由開口分別連接至第二電極109、第三電極113、及第三電極115的電線125。第一電極105充當薄膜電晶體之源極電極與汲極電極之一。第二電極109充當薄膜電晶體之源極電極與汲極電極之另一。第三電極113及第三電極115充當薄膜電晶體之閘極電極。
根據此實施例之薄膜電晶體為垂直薄膜電晶體，其具有充當閘極電極之第三電極113及第三電極115互相電連接及第三電極113及第三電極115互相面對且之間夾著第一電極105、氧化物半導體層107、及第二電極109的特徵結構。
薄膜電晶體為具有閘極、汲極、及源極的至少三端子之元件。薄膜電晶體在汲極與源極之間的半導體層中具有一通道形成區域，且電流可流經汲極、通道形成區域、及源極。在此，由於可能隨著薄膜電晶體之結構、操作條件、及之類的而交換薄膜電晶體的源極和汲極，難以界定何者為源極或汲極。因此，充當源極或汲極之區域在一些情況中並不稱為源極或汲極。在這種情況中，例如，源極及汲極之一可稱為第一端子且另一者可稱為第二端子。替代地，源極及汲極之一可稱為第一電極且另一者可稱為第二電極。又替代地，源極及汲極之一可稱為第一區域且另一者可稱為第二區域。
此外，當例如採用具有不同極性之電晶體或在電路操作中改變電流流動方向時，可能交換源極及汲極之功能。因此，在此說明書中可交換用語「源極」及「汲極」。
基板101必須具有至少夠高的耐熱性以承受後續執行的熱處理。作為基板101，可使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或之類的玻璃基板。
在其中後續執行的熱處理之溫度為高的情況中，較佳使用其之應變點大於或等於730℃之玻璃基板。作為玻璃基板，使用，例如，矽酸鋁玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃。注意到玻璃基板含有比氧化硼(B2 O3 )更大量的氧化鋇(BaO)時，可獲得具有耐熱性之更實用的玻璃。因此，較佳使用含有BaO及B2 O3 而使得BaO的量比B2 O3 的更大之玻璃基板。
注意到可使用以絕緣體形成之基板(如陶瓷基板、石英基板、或藍寶石基板)來取代玻璃基板。替代地，可使用結晶玻璃或之類的。
使用氧化物絕緣膜(如氧化矽薄膜或氧氮化矽薄膜)或氮化物絕緣膜(如氮化矽薄膜、氮氧化矽薄膜、氮化鋁薄膜、或氮化鋁氧化物薄膜)來形成絕緣膜103。此外，絕緣膜103可具有一堆疊結構，例如，其中氮化物絕緣膜之一或更多及氧化物絕緣膜之一或更多以那個順序堆疊在基板101上方之堆疊結構。
使用選自鋁、鉻、鐵、銅、鉭、鈦、鉬、鎢、釔、及銀之元素、含有這些元素之任何者作為一成分的合金、含有結合這些元素之任何者的合金、或之類的來形成第一電極105及第二電極109。替代地，可使用選自錳、鎂、鋯、鈹、及釷的一或更多材料。此外，第一電極105及第二電極109可具有單層結構或具有兩或更多層之堆疊結構。例如，可提供含矽之鋁膜的單層結構、鋁膜及堆疊於其上之鈦膜之兩層結構、其中鈦膜、鋁膜、及鈦膜以那個順序堆疊之三層結構、及之類的。替代地，可使用含鋁及選自鈦、鉭、鎢、鉬、鉻、釹、及鈧之一或更多元素的膜或合金膜，或上述之氮化物膜。此外，可使用氧化銦錫(ITO)或之類的。
作為氧化物半導體層107，可使用由InMO3 (ZnO)m (m>0)所表示之材料的薄膜。在此，M代表選自Ga、Fe、Ni、Mn、及Co一或更多金屬元素。例如，M可為Ga、Ga及Ni、Ga及Fe、或之類的。氧化物半導體層可含有過渡金屬元素或除了包含作為M之金屬元素外作為雜質之過渡金屬元素的氧化物。組成配方以InMO3 (ZnO)m (m>0)(其中包含Ga作為M)代表之氧化物半導體稱為基於In-Ga-Zn-O之氧化物半導體，且其之薄膜稱為基於In-Ga-Zn-O之薄膜。
作為氧化物半導體層107，除了基於In-Ga-Zn-O之氧化物半導體外，可使用下列氧化物半導體之任何者：基於In-Sn-Zn-O之氧化物半導體、基於In-Al-Zn-O之氧化物半導體、基於Sn-Ga-Zn-O之氧化物半導體、基於Al-Ga-Zn-O之氧化物半導體、基於Sn-Al-Zn-O之氧化物半導體、基於In-Zn-O之氧化物半導體、基於Sn-Zn-O之氧化物半導體、基於Al-Zn-O之氧化物半導體、基於In-Ga-O之氧化物半導體、基於In-O之氧化物半導體、基於Sn-O之氧化物半導體、及基於Zn-O之氧化物半導體。此外，在上述氧化物半導體中可包含SiO2 。
在用於此實施例中之氧化物半導體層107中，氫濃度小於或等於5×1019 /cm3 ；較佳小於或等於5×1018 /cm3 ；更佳小於或等於5×1017 /cm3 ；亦即，減少包含在氧化物半導體中之氫。換言之，高度純化氧化物半導體層使得盡可能少地包含非氧化物半導體之主要成份的雜質。氧化物半導體層107之載子濃度小於或等於5×1014 /cm3 ；較佳小於或等於1×1014 /cm3 ；更佳小於或等於5×1012 /cm3 ；又更佳小於或等於1×1012 /cm3 。亦即，氧化物半導體之載子濃度盡可能接近零。此外，能隙大於或等於2 eV；較佳大於或等於2.5 eV；更佳大於或等於3 eV。注意到可由SIMS測量氧化物半導體中之氫濃度。另外，可藉由霍爾(Hall)效應測量來測量載子濃度。
氧化物半導體層107之厚度可為30 nm至3000 nm(包括這兩值)。當氧化物半導體層107的厚度為小時，可減少薄膜電晶體的通道長度；因此，可製造出具有大啟通電流及高場效遷移率之薄膜電晶體。另一方面，當氧化物半導體層107之厚度為大時，典型100 nm至3000 nm(包括這兩值)，則可製造出高功率的半導體裝置。
閘極絕緣膜111可為單層霍使用氧化矽薄膜、氮化矽薄膜、氧氮化矽薄膜、氮氧化矽薄膜、及氧化鋁薄膜之任何者形成之堆疊。與氧化物半導體層107接觸之閘極絕緣膜111較佳含氧，且尤其，較佳使用氧化矽薄膜來形成閘極絕緣膜111的該部分。藉由使用氧化矽薄膜，可供應氧至氧化物半導體層107並可獲得合意的特徵。閘極絕緣膜111之厚度可為50 nm至500 nm，包含這兩值。當閘極絕緣膜111的厚度為小時，可製造具有高場效遷移率之薄膜電晶體；因此，可在與薄膜電晶體相同之基板上方製造驅動器電路。相比之下，當閘極絕緣膜111的厚度為大時，可減少閘極漏電流。
當使用高k材料來形成閘極絕緣膜111時，可減少閘極漏電流，該高k材料可例如為矽酸鉿(HfSix Oy ，(x>0，y>0))、添加氮至其之HfSix Oy ，(x>0，y>0)、添加氮至其之鋁鉿(HfAlx Oy ，(x>0，y>0))、氧化鉿、或氧化釔。此外，可使用堆疊結構，其中堆疊一高k材料及氧化矽薄膜、氮化矽薄膜、氧氮化矽薄膜、氮氧化矽薄膜、及氧化鋁薄膜之一或更多者。
使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素、含有這些元素之任何者作為一成分的合金、含有這些元素之任何者的結合之合金、或之類的來形成充當閘極電極之第三電極113及第三電極115。替代地，可使用選自錳、鎂、鋯、及鈹的一或更多材料。此外，第三電極113及第三電極115可具有單層結構或具有兩或更多層之堆疊結構。例如，可提供含矽之鋁薄膜的單層結構、鋁薄膜及堆疊於其上之鈦薄膜之兩層結構、其中鈦薄膜、鋁薄膜、及鈦薄膜以那個順序堆疊之三層結構、及之類的。替代地，可使用含鋁及選自鈦、鉭、鎢、鉬、鉻、釹、及鈧之一或更多元素的薄膜或合金薄膜，或上述之氮化物薄膜。
在此實施例中之氧化物半導體為本質(i型)或實質上本質氧化物半導體，其係藉由從氧化物半導體移除為n型雜質之氫並增加純度以盡可能地不包括非氧化物半導體之主要成分的雜質來獲得。換言之，在此實施例中之氧化物半導體為高度純化本質(i型)氧化物半導體或非藉由添加雜質而藉由盡可能地移除雜質(如氫、水、羥基、或氫化物)而得之接近高度純化本質氧化物半導體的氧化物半導體。依照此方式，費米能階(Ef )可與本質費米能階(Ei )在相同能階。
例如藉由如上述般盡可能地移除雜質，即使當薄膜電晶體之通道寬度W為1×104 μm且其通道長度為3μm時，關閉電流可小於或等於10-13 A，其極為小，且次臨限擺動(S值)可小於或等於0.1 V/dec。(閘極絕緣膜具有100 nm的厚度)。
如上述，當高度純化氧化物半導體層以盡可能少地包含非氧化物半導體之主要成份的雜質(典型為氫、水、羥基、或氫化物)時，可獲得薄膜電晶體之合意的運作。尤其，可減少關閉電流。
其中與基板實質上平行地形成通道之橫向薄膜電晶體需要源極和汲極還有通道，以增加基板中薄膜電晶體所佔的面積，這阻礙迷你化。然而，源極、通道、及汲極在垂直薄膜電晶體中為堆疊，藉此可減少基板表面中薄膜電晶體所佔之面積。有鑑於此，可迷你化薄膜電晶體。
可由氧化物半導體層之厚度來控制垂直薄膜電晶體的通道長度；因此，當形成小厚度之氧化物半導體層107時，可提供具有短通道長度之薄膜電晶體。當減少通道長度，可減少源極、通道、及汲極之串聯電阻；因此，可增加薄膜電晶體之啟通電流及場效遷移率。此外，具有減少的氫濃度之高度純化氧化物半導體層之薄膜電晶體處於絕緣狀態，其中關閉電流極小且當薄膜電晶體為關閉時幾乎沒有電流流動。因此，即使減少氧化物半導體層之厚度以減少垂直薄膜電晶體之通道長度，可提供其中在非導電狀態中幾乎無關閉電流流動之薄膜電晶體。
如上述，使用氫濃度為減少的高度純化氧化物半導體層可製造出適合較高解析度，且具有高操作速度，且其中在啟通狀態中大量電流可流動並在關閉狀態中幾乎無電流流動之薄膜電晶體。
注意到在此實施例中所述之二極體不限於第6A及6B圖中所示者。在第6A及6B圖中所示之二極體中，電流從第二電極109流經氧化物半導體層107到第一電極105。可採用一種結構，其中電流從第一電極105流經氧化物半導體層107到第二電極109，如第7A及7B圖中所示。
在第7A及7B圖中所示之二極體中，電線125連接至第三電極113、第三電極115、及第一電極105。第一電極105經由氧化物半導體層107連接至第二電極109。第二電極109連接至電線129。
在第7A及7B圖中所示之二極體中，提供電線125以不與其他電極及之類的重疊；因此，可抑制電線125與其他電極間所產生之寄生電容。
藉由如上述般電連接薄膜電晶體之源極電極和汲極電極之一至其之閘極電極，可獲得其中反向電流非常小之二極體。因此，可製造出抵抗崩潰(亦即，具有高耐受電壓)之二極體。此外，用於與電連接至閘極電極之源極電極和汲極電極之一中的氧化物半導體層接觸的一區域之材料的工作函數為Φ md，用於與氧化物半導體層接觸的源極電極和汲極電極之另一者的區域之材料的工作函數為Φ ms，且氧化物半導體層之電子親和力為χ。當Φ md、Φ ms、及χ滿足公式2中所示的條件時，可獲得具有較優異的整流性質且抵抗崩潰之二極體。
(實施例4)
在此實施例中，將參照第8A及8B圖說明一種二極體之一範例，其為非線性元件之一實施例且與實施例3中的不同。可藉由連接場效電晶體(例如，薄膜電晶體)之源極或汲極至其之閘極來獲得在此實施例中所述之二極體。
在第8A及8B圖中所述之二極體中，電線131連接至第一電極105及第三電極113，且電線132連接至第一電極106及第三電極115。第一電極105及第一電極106經由氧化物半導體層107連接至第二電極109。第二電極109連接至電線129。
第8A圖為二極體連接式薄膜電晶體141及薄膜電晶體143的頂視圖。第8B圖為沿著第8A圖中之虛及點線A-B的剖面圖。
如第8B圖中所示，將第一電極105、第一電極106、氧化物半導體層107、及第二電極109堆疊在形成於基板101上方之絕緣膜103上方。設置閘極絕緣膜111以覆蓋第一電極105及106、氧化物半導體層107、及第二電極109。設置第三電極113和第三電極115在閘極絕緣膜111上方。設置充當間層絕緣膜之絕緣膜117於閘極絕緣膜111、第三電極113、及第三電極115上方。在絕緣膜117中形成開口。形成經由開口分別連接至第一電極105及第三電極113的電線131、經由開口分別連接至第一電極106及第三電極115的電線132(參見第8A圖)、及經由開口連接至第二電極109的電線129。
第一電極105充當薄膜電晶體141之源極電極與汲極電極之一。第一電極106充當薄膜電晶體143之源極電極與汲極電極之一。第二電極109充當薄膜電晶體141及143之各者的源極電極與汲極電極之另一。第三電極113充當薄膜電晶體141之閘極電極。第三電極115充當薄膜電晶體143之閘極電極。
在此實施例中，薄膜電晶體141及薄膜電晶體143經由第二電極109連接至電線129。將輸入到電線131之信號經由薄膜電晶體141輸出到電線129，且將輸入到電線132之信號經由薄膜電晶體143輸出到電線132。
雖在此實施例中第一電極105及第一電極106為分開，藉由互相電連接第一電極105及第一電極106，薄膜電晶體141及薄膜電晶體143可並聯式連接。藉由並聯式連接薄膜電晶體，較大量的電流可流動。
以與實施例3類似之方式，使用氫濃度為減少之高度純化氧化物半導體層來形成此實施例之薄膜電晶體141及143。因此，可獲得薄膜電晶體之合意的運作。尤其，可減少關閉電流。因此，可製造出適合較高解析度，且具有高操作速度，且其中在啟通狀態中大量電流可流動並在關閉狀態中幾乎無電流流動之薄膜電晶體。藉由如上述般連接電晶體之源極或汲極至其閘極，可製造出其中正向電流為大且反向電流為小之二極體。因此，可製造出抗突崩潰(亦即，具有高耐受電壓)之二極體。
注意到在此實施例中所述之二極體不限於第8A及8B圖中所示者。在第8A及8B圖中所示之二極體中，電流從第一電極105流經氧化物半導體層107到第二電極109。可採用一種結構，其中電流從第二電極109流經氧化物半導體層107到第一電極105，如第9A及9B圖中所示。
在第9A及9B圖中所示之二極體中，電線125連接至第三電極113、第三電極115、及第二電極109。第二電極109經由氧化物半導體層107連接至第一電極105及第一電極106。第一電極105連接至電線131，且第一電極106連接至電線132。
在第9A及9B圖中所示之二極體中，提供電線125以與薄膜電晶體141及薄膜電晶體143重疊。然而，不限於此，可提供電線125以如第7A及7B圖中般不與薄膜電晶體141及薄膜電晶體143重疊。當電線125不與薄膜電晶體141及薄膜電晶體143重疊時，可抑制在電線125及薄膜電晶體之電極間所產生之寄生電容。
藉由如上述般電連接薄膜電晶體之源極電極和汲極電極之一至其之閘極電極，可獲得其中反向電流非常小之二極體。因此，可製造出抵抗崩潰(亦即，具有高耐受電壓)之二極體。此外，用於與電連接至閘極電極之源極電極和汲極電極之一中的氧化物半導體層接觸的一區域之材料的工作函數為Φ md，用於與氧化物半導體層接觸的源極電極和汲極電極之另一者的區域之材料的工作函數為Φ ms，且氧化物半導體層之電子親和力為χ。當Φ md、Φ ms、及χ滿足公式2中所示的條件時，可獲得具有較優異的整流性質且抵抗崩潰之二極體。
(實施例5)
在此實施例中，將參照第10A及10B圖說明一種二極體之一範例，其為非線性元件之一實施例且與實施例3及4中的那些不同。可藉由連接場效電晶體(例如，薄膜電晶體)之源極或汲極至其之閘極來獲得在此實施例中所述之二極體。
在第10A及10B圖中所述之二極體中，電線131連接至第一電極105及第三電極113。第一電極105經由氧化物半導體層107連接至第二電極109。第二電極109連接至電線129。
第10A圖為二極體連接式薄膜電晶體145的頂視圖。第10B圖為沿著第10A圖中之虛及點線A-B的剖面圖。
如第10B圖中所示，將第一電極105、氧化物半導體層107、及第二電極109堆疊在形成於基板101上方之絕緣膜103上方。設置閘極絕緣膜111以覆蓋第一電極105、氧化物半導體層107、及第二電極109。設置第三電極113在閘極絕緣膜111上方。設置充當間層絕緣膜之絕緣膜117於閘極絕緣膜111及第三電極113上方。在絕緣膜117中形成開口。形成經由開口(參見第10A圖)分別連接至第一電極105及第三電極113的電線131，及經由開口連接至第二電極109的電線129。
第一電極105充當薄膜電晶體145之源極電極與汲極電極之一。第二電極109充當薄膜電晶體145的源極電極與汲極電極之另一。第三電極113充當薄膜電晶體145之閘極電極。
在此實施例中，充當閘極電極之第三電極113具有環形。當充當閘極電極之第三電極113具有環形時，可增加薄膜電晶體的通道寬度。依此，可增加薄膜電晶體的啟通電流。
以與實施例3類似之方式，使用氫濃度為減少之高度純化氧化物半導體層來形成此實施例之薄膜電晶體145。因此，可獲得薄膜電晶體之合意的運作。尤其，可減少關閉電流。因此，可製造出適合較高解析度，且具有高操作速度，且其中在啟通狀態中大量電流可流動並在關閉狀態中幾乎無電流流動之薄膜電晶體。
注意到在此實施例中所述之二極體不限於第10A及10B圖中所示者。在第10A及10B圖中所示之二極體中，電流從第一電極105流經氧化物半導體層107到第二電極109。可採用一種結構，其中電流從第二電極109流經氧化物半導體層107到第一電極105，如第11A及11B圖中所示。
在第11A及11B圖中所示之二極體中，電線129連接至第二電極109及第三電極113。第二電極109經由氧化物半導體層107連接至第一電極105。第一電極105連接至電線131。
藉由如上述般電連接薄膜電晶體之源極電極和汲極電極之一至其之閘極電極，可獲得其中反向電流非常小之二極體。因此，可製造出抵抗崩潰(亦即，具有高耐受電壓)之二極體。此外，用於與電連接至閘極電極之源極電極和汲極電極之一中的氧化物半導體層接觸的一區域之材料的工作函數為Φ md，用於與氧化物半導體層接觸的源極電極和汲極電極之另一者的區域之材料的工作函數為Φ ms，且氧化物半導體層之電子親和力為χ。當Φ md、Φ ms、及χ滿足公式2中所示的條件時，可獲得具有較優異的整流性質且抵抗崩潰之二極體。
(實施例6)
在此實施例中，將參照第12A至12E圖說明第6A及6B圖中所示的二極體連接式薄膜電晶體的製造步驟。
如第12A圖中所示，將絕緣膜103形成在基板101上方，並將第一電極105形成在絕緣膜103上方。第一電極105充當薄膜電晶體之源極電極和汲極電極之一。
可藉由噴濺方法、CVD方法、塗覆方法、或之類的來形成絕緣膜103。
注意到當藉由噴濺方法來形成絕緣膜103時，較佳在移除處理室中殘留的氫、水、羥基、氫化物、或之類的同時形成絕緣膜103。這是為了防止氫、水、羥基、氫化物、或之類被包含到絕緣膜103中。較佳使用捕集真空泵以移除處理室中殘留的氫、水、羥基、氫化物、或之類的。作為捕集真空泵，較佳使用例如低溫泵、離子泵、或鈦昇華泵。此外，疏散單元可為設有冷阱的渦輪泵。由於從處理室移除氫、水、羥基、氫化物、或之類的(其係使用低溫泵來加以疏散)，藉由在處理室中形成絕緣膜103，可減少絕緣膜103中所含之雜質濃度。
作為用於形成絕緣膜103之噴濺氣體，較佳使用高純度氣體，其中如氫、水、羥基、或氫化物的雜質減少至ppm等級或ppb等級的濃度。
噴濺方法的一範例包括其中使用高頻電源作為噴濺電源之RF噴濺方法、其中使用DC電源之DC噴濺方法、及其中以脈衝方式施加偏壓之脈衝式DC噴濺方法。在形成絕緣膜的情況中主要使用RF噴濺方法，在形成金屬薄膜的情況中主要使用DC噴濺方法。
另外，亦有一種多源噴濺設備，其中可設定複數不同材料之靶材。藉由多源噴濺設備，可形成堆疊在相同室中之不同材料的薄膜，或可同時在相同室中藉由放電形成複數種材料之一薄膜。
另外，有一種噴濺設備，在室內設有磁性系統並用於磁控管噴濺方法，且使用用於ECR噴濺方法之一種噴濺設備，其中使用微波來產生電漿而不使用輝光放電。
此外，作為一種噴濺方法，亦有其中在形成薄化合物薄膜的沉積期間靶材物質及噴濺氣體成分互相化學反應之一種反應性噴濺方法，以及其中在沉積期間亦施加電壓至基板之一種偏壓噴濺方法。
作為此說明書中之噴濺，可適當地採用上述噴濺設備及噴濺方法。
在此實施例中，將基板101轉移到處理室。將含氧之高純度噴濺氣體(已從其移除掉氫、水、羥基、氫化物、或之類的)引入處理室中，且使用矽靶材在基板101上方形成氧化矽薄膜作為絕緣膜103。注意到當形成絕緣膜103時，可加熱基板101。
例如，藉由RF噴濺方法在下列條件下形成氧化矽薄膜：使用石英(較佳為合成石英)；基板溫度為108℃、基板與靶材間的距離(T-S距離)為60 mm；壓力為0.4 Pa；高頻電源之電力為1.5 kW；且環境含有氧及氬(氧對氬之流速比為1:1(流速各為25 sccm))。薄膜厚度可例如為100 nm。注意到取代石英(較佳為合成石英)，可使用矽靶材。注意到作為噴濺氣體，可使用氧，或氧及氬的混合氣體。
例如，當使用堆疊結構來形成絕緣膜103時，使用矽靶材及含氧之高純度噴濺氣體(已從其移除掉氫、水、羥基、氫化物、或之類的)在氧化矽薄膜與基板間形成氮化矽薄膜。並且在此情況中，較佳在以與氧化矽薄膜類似之方式移除殘留在處理室中之氫、水、羥基、氫化物、或之類的同時形成氮化矽薄膜。注意：於本程序中，基板101可被加熱。
當堆疊氮化矽薄膜及氧化矽薄膜作為絕緣膜103時，可在相同處理室中使用共同矽靶材來形成氮化矽薄膜及氧化矽薄膜。首先將含氮之噴濺氣體引入處理器中，並使用設置在處理室中之矽靶材來形成氮化矽薄膜；接著，將含氮之噴濺氣體換成含氧之噴濺氣體並使用相同的矽靶材來形成氧化矽薄膜。可接續形成氮化矽薄膜及氧化矽薄膜而不暴露至空氣；因此，可防止如氫、水、羥基、或氫化物之雜質附接至氮化矽薄膜的表面。
可以一種方式形成第一電極105以藉由噴濺方法、CVD方法、或真空蒸發方法在基板101上方形成導電薄膜，在光微影步驟中於導電薄膜上方形成阻劑遮罩，並使用阻劑遮罩來蝕刻導電薄膜。當藉由印刷方法或噴墨方法而不使用光微影步驟來形成第一電極105時，可減少步驟數量。注意到第一電極105之端部較佳具有錐形，以便改善以後續形成之閘極絕緣膜的覆蓋。當第一電極105之端部及絕緣膜103間的角度為30°至60°(包括這兩值)，較佳40°至50°(包括這兩值)，可改善以後續形成之閘極絕緣膜的覆蓋。
作為形成第一電極105之導電薄膜，可使用利用鎢(W)、鉬(Mo)、鉻(Cr)、鐵(Fe)、氧化銦錫(ITO)、鈦(Ti)、釔(Y)、鋁(Al)、鎂(Mg)、銀(Ag)、鋯(Zr)、及之類的一或更多的單層或堆疊層。
在此實施例中，考慮到在上述實施例中的公式2中所示的條件，藉由噴濺方法形成具有50 nm厚度之鈦薄膜、具有100 nm厚度之鋁薄膜、具有50 nm厚度之鈦薄膜作為用於形成第一電極105之導電薄膜。接著，使用經由光微影步驟所形成之阻劑遮罩來蝕刻導電薄膜，藉此形成第一電極105。
接下來，如第12B圖中所示，在第一電極105上方形成氧化物半導體層107及第二電極109。氧化物半導體層107充當薄膜電晶體之通道形成區域，且第二電極109充當薄膜電晶體之源極電極和汲極電極之另一者。
在此說明製造氧化物半導體層107及第二電極109之方法。
藉由噴濺方法在基板101及第一電極105上方形成氧化物半導體薄膜。接下來，在氧化物半導體薄膜上方形成導電薄膜。
作為預先處理，較佳在噴濺設備之預熱室中預熱設有第一電極105之基板101並排除及移除附接至基板101的如氫、水、羥基、或氫化物之雜質，使包含在氧化物半導體層107中之氫盡可能的少。注意到低溫泵為設置在預熱室中之疏散單元的較佳者。注意到可省略此預熱處理。另外，可在後續形成之閘極絕緣膜111的形成之前在基板101上執行此預熱，或可在後續形成之第三電極113及第三電極115的形成之前在基板101上執行此預熱。
在此實施例中，藉由使用基於In-Ga-Zn-O的金屬氧化物靶材之噴濺方法來形成氧化物半導體。另外，可在稀有氣體(典型氬)環境、氧環境、或含稀有氣體(典型氬)及氧之環境中藉由噴濺方法來形成氧化物半導體。當採用噴濺方法時，可使用含有在2 wt%至10 wt%(包括這兩值)的SiO2 之靶材。
作為用於形成氧化物半導體之噴濺氣體，較佳使用高純度氣體，其中如氫、水、羥基、或氫化物的雜質減少至ppm等級或ppb等級的濃度。
作為藉由噴濺方法用以形成氧化物半導體之靶材，可使用含有氧化鋅作為主要成份之金屬氧化物靶材。作為金屬氧化物靶材之另一範例，可使用含有In、Ga、及Zn之金屬氧化物靶材(In2 O3 :Ga2 O3 :ZnO的成分比例=1:1:1[莫耳比]或In2 O3 :Ga2 O3 :ZnO的成分比例=1:1:2[莫耳比])。替代地，作為含有In、Ga、及Zn之金屬氧化物靶材，可使用具有In2 O3 :Ga2 O3 :ZnO的成分比例=2:2:1[莫耳比]或In2 O3 :Ga2 O3 :ZnO的成分比例=1:1:4[莫耳比]之靶材。金屬氧化物靶材之填充速率為90%至100%(包括這兩值)，較佳地，95%至99.9%(包括這兩值)。使用具有高填充速率之金屬氧化物靶材而形成之氧化物半導體為稠密。
以一種方式在基板101上方形成氧化物半導體薄膜，以引進噴濺氣體(已從其移除掉氫、水、羥基、氫化物、或之類)到處理室中並使用金屬氧化物作為靶材，同時將基板在處理室中保持在減壓狀態中且移除殘留在處理室中之濕氣。較佳使用捕集真空泵以移除殘留在處理室中之氫、水、羥基、氫化物、或之類。較佳使用例如低溫泵、離子泵、或鈦昇華泵。此外，疏散單元可為設有冷阱的渦輪泵。從使用低溫泵疏散之處理室，移除例如氫、水、羥基、氫化物、或之類(更佳地，還有含碳原子之化合物)；因此，可減少包含在氧化物半導體薄膜中之雜質的濃度。可在加熱基板的同時形成氧化物半導體薄膜。
在此實施例中，作為氧化物半導體薄膜之成薄條件的一範例，施加下列條件：基板溫度為室溫；基板與靶材間的距離為110 mm；壓力為0.4 Pa；直流電(DC)電源之電力為0.5 kW；且環境含有氧及氬(氧流速為15 sccm，且氬流速為30 sccm)。注意到脈衝式直流電(DC)電源為較佳，因為可減少在成膜中所產生的粉末物質(亦稱為粒子或灰塵)並且薄膜厚度可為均勻。氧化物半導體薄膜較佳具有30 nm至3000 nm(包括這兩值)之厚度。注意到根據用為氧化物半導體薄膜之材料，適當厚度可有所不同，且可根據材料適當選擇厚度。
作為當形成氧化物半導體薄膜時所使用之噴濺方法，可適當地使用針對絕緣膜103所採用之噴濺方法。
可適當地使用用於第一電極105之材料及方法來形成用於形成第二電極109之導電薄膜。在此，考慮到在上述實施例中的公式2中所示的條件，依序堆疊形成具有50 nm厚度之鎢薄膜、具有100 nm厚度之鋁薄膜、具有50 nm厚度之鈦薄膜作為用於形成第二電極109之導電薄膜。
接下來，在光微影步驟中於導電薄膜上方形成阻劑遮罩，使用阻劑遮罩蝕刻用於形成第二電極109之導電薄膜及用於形成氧化物半導體層107之氧化物半導體薄膜，藉此形成第二電極109及氧化物半導體層107。取代在光微影步驟中形成阻劑遮罩，使用噴墨方法形成阻劑遮罩，而得以減少步驟數量。當第一電極105與第二電極109及氧化物半導體層107之端部間的角度為30°至60°(包括這兩值)，較佳40°至50°(包括這兩值)，可改善以後續形成之閘極絕緣膜的覆蓋，此為較佳。
注意到可使用乾蝕刻或濕蝕刻，或使用乾蝕刻及濕蝕刻兩者，來執行導電薄膜及氧化物半導體薄膜之蝕刻。為了形成各具有希望形狀之氧化物半導體層107及第二電極109，根據材料適當地調整蝕刻條件(蝕刻劑、蝕刻時間、溫度、或之類)。
當用於形成第二電極109之導電薄膜及氧化物半導體薄膜之各者的蝕刻率與第一電極105的不同時，選擇一種條件，其中第一電極105之蝕刻率為低且用於形成第二電極109之導電薄膜及氧化物半導體薄膜之各者的蝕刻率為高。替代地，選擇一種條件，其中氧化物半導體薄膜之蝕刻率為低且用於形成第二電極109之導電薄膜的蝕刻率為高，蝕刻用於形成第二電極109之導電薄膜；接著，選擇一種條件，其中第一電極105之蝕刻率為低且氧化物半導體薄膜之蝕刻率為高。
作為用於在氧化物半導體薄膜上執行濕蝕刻的蝕刻劑，可使用藉由混合磷酸、醋酸、及硝酸所得之溶液、過氧化氫氨(過氧化氫在31 wt%：氨水在28 wt%=5:2:2，容量比)、或之類。替代地，可使用ITO-07N(由Kanto Chemical Co公司所製造)。
藉由連同被蝕刻掉之材料一起清理來移除在濕蝕刻後的蝕刻劑。可純化含有蝕刻劑及被蝕刻掉之材料的廢液並重複使用材料。當在蝕刻後從廢液收集到包含在氧化物半導體中之諸如銦的材料並重複加以使用時，可有效率地使用資源並可減少成本。
作為乾蝕刻之蝕刻氣體，較佳使用含有氯之氣體(基於氯之氣體，如氯(Cl2 )、三氯化硼(BCl3 )、四氯化矽(SiCl4 )、或四氯化碳(CCl4 ))。
替代地，較佳使用含有氟之氣體(基於氟之氣體，如四氟化碳(CF4 )、六氟化硫(SF6 )、三氟化氮(NF3 )、或三氟甲烷(CHF3 ))、溴化氫(HBr)、氧(O2 )、添加諸如氦(He)或氬(Ar)之這些氣體的任何者、或之類。
作為乾蝕刻方法，可使用平行板反應性離子蝕刻(RIE)方法或電感式耦合電漿(ICP)蝕刻方法。為了將薄膜蝕刻成希望的形狀，適當地調整蝕刻條件(施加至線圈形電極之電力量、施加至基板側上之電極的電力量、基板側上之電極的溫度、或之類)。
在此實施例中，藉由乾蝕刻方法蝕刻用於形成第二電極109之導電薄膜，並且接著，以藉由混合磷酸、醋酸、及硝酸所得之溶液蝕刻氧化物半導薄膜以形成氧化物半導體層107。
接下來，在此實施例中，執行第一熱處理。在大於或等於400℃且小於或等於750℃，較佳地，大於或等於400℃且小於基板之應變點之溫度執行第一熱處理。在此，將基板引入電爐，其為熱處理設備之一，並在惰性氣體環境(如氮環境或稀有氣體環境)中於450℃在氧化物半導體薄膜上執行熱處理一小時，並接著不將氧化物半導體薄膜暴露至空氣。依此，可防止氫、水、羥基、氫化物、或之類進入氧化物半導體薄膜，減少氫濃度，並且高度純化氧化物半導體薄膜，藉此可獲得i型氧化物半導體薄膜或實質上i型氧化物半導體薄膜。亦即，可藉由此第一熱處理執行氧化物半導體層107的脫水及脫氫的至少一者。
注意到較佳在第一熱處理中，氫、水、羥基、氫化物、或之類不含在氮或稀有氣體(如氦、氖、或氬)中。替代地，引入熱處理設備中之氮或稀有氣體(如氦、氖、或氬)之純度大於或等於6N(99.9999%)，較佳大於或等於7N(99.99999%)(亦即，雜質濃度小於或等於1 ppm，較佳小於或等於0.1 ppm)。
取決於第一熱處理之條件或氧化物半導體薄膜之材料，在一些情況中氧化物半導體薄膜結晶並改變成微晶或多晶。例如，氧化物半導體薄膜可能結晶成微晶氧化物半導體薄膜，其中結晶度大於或等於90%或大於或等於80%。此外，取決於第一熱處理之條件及氧化物半導體薄膜之材料，氧化物半導體薄膜可能變成不含結晶成分的非晶氧化物半導體薄膜。氧化物半導體薄膜可能變成氧化物半導體薄膜，其中微晶部分(具有1 nm至20 nm(包括這兩值)之粒徑，典型為2 nm至4 nm(包括這兩值))混合在非晶氧化物半導體薄膜中。
另外，可在處理成島狀氧化物半導體層之前在氧化物半導體薄膜上執行氧化物半導體薄膜的第一熱處理。在那情況中，在第一熱處理之後從熱處理設備取出基板，並接著執行光微影步驟。
注意到可在形成氧化物半導體薄膜之後；在將成為第二電極之導電薄膜堆疊在氧化物半導體薄膜上方之後；在於第一電極、氧化物半導體薄膜、及第二電極上方形成閘極絕緣膜之後；或在閘極電極之後，在氧化物半導體薄膜上執行具有脫水或脫氫效果之熱處理。
接下來，如第12C圖中所示，在第一電極105、氧化物半導體層107、及第二電極109上方形成閘極絕緣膜111。
藉由移除雜質而得之i型氧化物半導體薄膜或實質上i型氧化物半導體薄膜(氫濃度減少之高度純化氧化物半導體薄膜)對界面狀態及界面電荷極為敏感；因此，氧化物半導體薄膜與閘極絕緣膜111間的界面很重要。依此，與高度純化氧化物半導體薄膜接觸之閘極絕緣膜111需要高品質。
例如，可(較佳使用)藉由使用微波(2.45 GHz)的高密度電漿CVD來形成稠密且具有高耐受電壓之高品質的絕緣膜。這是因為當氫濃度減少之高度純化氧化物半導體薄膜及高品質閘極絕緣膜互相緊密接觸時，可減少界面狀態並且界面特徵為合意。
不用說，可施加其他成膜方法，如噴濺方法或電漿CVD方法，只要可形成高品質的絕緣膜作為閘極絕緣膜。另外，作為閘極絕緣膜，可使用與氧化物半導體薄膜之界面特徵有改善或薄膜品質在成形後由熱處理改善的絕緣膜。在任何情況中，可使用除了具有作為閘極絕緣膜之良好薄膜品質之外，可減少與氧化物半導體薄膜之界面狀態密度並可形成合意界面之絕緣膜。
在於85℃在2×106 V/cm並達12小時之閘極偏壓-溫度應力測試(BT測試)中，當添加雜質到氧化物半導體薄膜時，藉由強烈電場(B：偏壓)及高溫(T：溫度)切開氧化物半導體薄膜之雜質與主要成份之間的鍵，並且所產生之懸晃鍵造成臨限電壓(Vth)的位移。
另一方面，當盡可能地移除掉氧化物半導體薄膜之雜質(尤其是氫、水、或之類)，且如上述般改善氧化物半導體薄膜與閘極絕緣膜間的界面特徵時，可獲得相關於BT測試為穩定之薄膜電晶體。
當藉由噴濺方法形成閘極絕緣膜111時，可減少閘極絕緣膜111中之氫濃度。當藉由噴濺方法形成氧化矽薄膜時，使用矽靶材或石英靶材作為靶材並使用氧或氧及氬的混合氣體作為噴濺氣體。
閘極絕緣膜111可具有一種結構，其中氧化矽薄膜及氮化矽薄膜以那個順序堆疊於第一電極105、氧化物半導體層107、及第二電極109上方。例如，藉由噴濺方法可形成具有5 nm至300 nm(包括這兩值)之氧化矽薄膜(SiOx (x>0))作為第一閘極絕緣膜，並且可堆疊具有50 nm至200 nm(包括這兩值)之氮化矽薄膜(SiNy (y>0))作為第二閘極絕緣膜於第一閘極絕緣膜上方，以形成具有100 nm厚度之閘極絕緣膜。在此實施例中，在下列條件下藉由RF噴濺方法形成具有100 nm厚度之氧化矽薄膜：壓力為0.4 Pa；高頻電源的電力為1.5 kW；且環境含有氧及氬(氧對氬之流動比為1:1(流速各為25 sccm))。
接下來，在惰性氣體環境或氧氣體環境中執行第二熱處理(較佳地，在200℃至400℃的溫度(包括這兩值)，例如，250℃至350℃的溫度(包括這兩值))。注意到可在形成第三電極113、第三電極115、絕緣膜117、及電線125(後續形成)之任一者之後執行第二熱處理。包含在氧化物半導體薄膜中之氫或濕氣可藉由熱處理而擴散到閘極絕緣膜中。
接著，在閘極絕緣膜111上方形成充當閘極電極之第三電極113及第三電極115。
可以一種方式形成第三電極113及第三電極115，以藉由噴濺方法、CVD方法、或真空蒸發方法在閘極絕緣膜111上方形成用於形成第三電極113及第三電極115的導電薄膜，在光微影步驟中於導電薄膜上方形成阻劑遮罩，並使用阻劑遮罩來蝕刻導電薄膜。針對用於形成第三電極113及第三電極115的導電薄膜可使用與第一電極105類似的材料。
在此實施例中，在藉由噴濺方法形成具有150 nm厚度之鈦薄膜後，在光微影步驟中使用阻劑遮罩來執行蝕刻，以形成第三電極113及第三電極115。
透過上述步驟，可形成具有高度純化的氧化物半導體層107(其之氫濃度減少)的薄膜電晶體133。
接下來，如第12D圖中所示，在於閘極絕緣膜111上方形成絕緣膜117後，形成第三電極113、第三電極115、接觸孔119、121、及123。
使用氧化物絕緣膜(如氧化矽薄膜、氧氮化矽薄膜、氧化鋁薄膜、或氮氧化鋁薄膜)或氮化物絕緣膜(如氮化矽薄膜、氮氧化矽薄膜、氮化鋁薄膜、或氮化鋁氧化物薄膜)來形成絕緣膜117。替代地，可堆疊氧化物絕緣膜及氮化物絕緣膜。
藉由噴濺方法、CVD方法、或之類來形成絕緣膜117。注意到當藉由噴濺方法形成絕緣膜117時，可將基板101加熱到100℃至400℃(包括這兩值)之溫度，可引進含有氮之高純度噴濺氣體(從其移除掉氫、水、羥基、氫化物、或之類)，並可使用矽靶材來形成絕緣膜。亦在此情況中，較佳在移除處理室中殘留的氫、水、羥基、氫化物、或之類的同時形成絕緣膜。
注意到在形成絕緣膜117之後，可在100℃至200℃(包括這兩值)的溫度於空氣中執行熱處理1小時至30小時(包括這兩值)。可藉由此熱處理獲得正常關閉的薄膜電晶體。
在光微影步驟中形成阻劑遮罩，且藉由選擇性蝕刻移除閘極絕緣膜111及絕緣膜117之部分，藉此形成接觸孔119、121、及123，其到達第二電極109、第三電極113、及第三電極115。
接下來，在閘極絕緣膜111、絕緣膜117、及接觸孔119、121、及123上方形成導電薄膜後，使用光微影步驟中所形成之阻劑遮罩來執行蝕刻，藉此形成電線125及131(未顯示在第12E圖中)。注意到可藉由噴墨方法形成阻劑遮罩。當由噴墨方法形成阻劑遮罩時不使用光罩；可減少生產成本。
可與第一電極105類似的方式形成電線125及131。
注意到可在第三電極113及115與電線125及131之間設置用於平面化之平面化絕緣膜。可使用具有耐熱性之有機材料作為平面化絕緣膜之典型範圍，如聚醯亞胺、丙烯酸樹脂、基於苯並環丁烯之樹脂、聚醯胺、或環氧樹脂。除了這種有機材料外，亦可使用低介電常數材料(低k材料)、基於矽氧烷之樹脂、磷矽酸玻璃(PSG)、磷矽酸玻璃(BPSG)、或之類。注意到可藉由堆疊從這些材料所形成之複數絕緣膜來形成平面化絕緣膜。
注意到基於矽氧烷之樹脂對應於使用基於矽氧烷材料作為起始材料所形成的含有Si-O-Si鍵之樹脂。基於矽氧烷之樹脂可含有有機基(如烷基或芳基)或氟基作為取代物。再者，有機基可含有氟基。
對於形成平面化絕緣膜之方法並無特別限制。取決於材料，可藉由諸如噴濺方法、SOG方法、旋塗方法、浸漬方法、噴塗方法、小滴發射方法(如噴墨方法、網板印刷、或膠印)、或藉由使用工具(裝備)(如醫生刀、捲繞塗佈機、簾塗佈機、或刀塗佈機)來形成平面化絕緣膜。
如上述，可減少氧化物半導體薄膜中之氫濃度，並可高度純化氧化物半導體薄膜。依此，可穩定氧化物半導體薄膜。另外，可藉由在小於或等於玻璃轉變溫度之溫度的熱處理來形成具有極少量的少數載子及寬帶隙之氧化物半導體薄膜。因此，可使用大面積基板來形成薄膜電晶體；因此可改善量產率。另外，使用氫濃度減少之高度純化氧化物半導體薄膜使得製造適合較高解析度，且具有高操作速度，且其中在啟通狀態中大量電流可流動並在關閉狀態中幾乎無電流流動之薄膜電晶體變得可能。
藉由如上述般電連接薄膜電晶體之源極電極和汲極電極之一至其之閘極電極，可獲得其中反向電流非常小之二極體。因此，可製造出抵抗崩潰(亦即，具有高耐受電壓)之二極體。此外，用於與電連接至閘極電極之源極電極和汲極電極之一中的氧化物半導體層接觸的一區域之材料的工作函數為Φ md，用於與氧化物半導體層接觸的源極電極和汲極電極之另一者的區域之材料的工作函數為Φ ms，且氧化物半導體層之電子親和力為χ。當Φ md、Φ ms、及χ滿足公式2中所示的條件時，可獲得具有較優異的整流性質且抵抗崩潰之二極體。
注意到鹵元素(如氟或氯)可包含在設置成與氧化物半導體薄膜接觸之絕緣膜中，或鹵元素可包含在氧化物半導體薄膜中，其係藉由電漿處理在含有鹵元素之氣體環境中並在氧化物半導體薄膜暴露的狀態中達成，藉此可移除存在於氧化物半導體薄膜中或在氧化物半導體薄膜與設置成與氧化物半導體薄膜接觸之絕緣膜間的界面處的雜質(如氫、水、羥基、或氫化物)(亦稱為氫化合物)。當絕緣膜含有鹵元素時，絕緣膜中之鹵元素濃度可近乎5×1018 atoms/cm3 至1×1020 atoms/cm3 (包含這兩值)。
如上述，在其中鹵元素包含在氧化物半導體薄膜或在氧化物半導體薄膜與和氧化物半導體薄膜接觸之絕緣膜間的界面處且和氧化物半導體薄膜接觸之絕緣膜為氧化物絕緣膜的情況中，較佳以基於氮的絕緣膜覆蓋不和氧化物半導體薄膜接觸之氧化物絕緣膜的側。亦即，可設置氮化矽薄膜或之類在和氧化物半導體薄膜接觸的氧化物絕緣膜上並與之接觸。藉由此種結構，可防止諸如氫、水、羥基、或氫化物之雜質進入氧化物絕緣膜。
可以與上述類似的方式形成第7A及7B圖、第8A及8B圖、第9A及9B圖、第10A及10B圖、及第11A及11B圖中所示之二極體。
可與在其他實施例的任何者中所述之結構適當結合地來實行此實施例。
(實施例7)
在此實施例中，將參照第12A至12E圖及第13A及13B圖說明包括與實施例6中不同的氧化物半導體薄膜之二極體連接式薄膜電晶體及其之製造方法。
以和實施例6中類似的方式，如第12A圖中所示，在基板101上方形成絕緣膜103及第一電極105。接下來，如第12B圖中所示，在第一電極105上方形成氧化物半導體層107及第二電極109。
接下來，執行第一熱處理。在此實施例中之第一熱處理與上述實施例中之第一熱處理不同。該熱處理使得形成氧化物半導體層151變得可能，其中如第13A圖中所示般在表面中形成晶粒。在此實施例中，使用用於藉由來自加熱器的熱傳導及熱輻射的至少一者加熱欲處理物之設備來執行第一熱處理。在此，熱處理的溫度為500℃至700℃(包括這兩值)，較佳地600℃至700℃(包括這兩值)。注意到熱處理溫度的上限需在基板101之可允許溫度極限內。另外，熱處理的時間長度較佳為1分鐘至10分鐘(包括這兩值)。當採用RTA處理作為第一熱處理時，可在短時間中執行熱處理；因此，可減少熱對基板101之不利影響。亦即，相較於執行熱處理一段長時間的情況，可提高熱處理溫度之上限。另外，可在氧化物半導體薄膜之表面附近中選擇性形成具有預定結構的晶粒。
作為可用於此實施例中之熱處理設備的範例，可提供快速熱退火(RTA)設備，如氣體快速熱退火(GRTA)設備及燈快速熱退火(LRTA)設備、及之類。LRTA設備為藉由從燈(如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈)所發射之光輻射(電磁波)來加熱欲處理物的設備。GRTA設備為使用高溫氣體之熱處理。作為氣體，使用不與由熱處理所處理之物體起反應之惰性氣體，如氮或稀有氣體，例如氬。
例如，作為第一熱處理，如下般執行GRTA。將基板轉移並放到氮、稀有氣體、或之類的惰性氣體環境中，其已經加熱到650℃至700℃(包括這兩值)的溫度，予以加熱數分鐘，並從已經加熱到高溫之惰性氣體中轉移並取出。GRTA致能短時間之高溫熱處理。
注意到在第一熱處理中，氫、水、羥基、氫化物、或之類較佳不包含在氮或稀有氣體(諸如氦、氖、或氬)中。替代地，引進熱處理室中之氮或稀有氣體(諸如氦、氖、或氬)之純度較佳大於或等於6N(99.9999%)，更佳大於或等於7N(99.99999%)(亦即，雜質濃度小於或等於1 ppm，較佳小於或等於0.1 ppm)。
注意到可在任何時間點執行上述熱處理只要是在形成氧化物半導體層107之後；然而，為了促進脫水或脫氫，較佳在於氧化物半導體層107的表面上形成其他構件之前預先執行熱處理。另外，取代一次，可執行熱處理多次。
第13B圖為第13A圖中之虛線部分153的放大圖。
氧化物半導體層151包括主要含有非晶氧化物半導體之非晶區域155，及形成在氧化物半導體層151的表面中之晶粒157。此外，在從氧化物半導體層151的表面延伸到約20 nm之深度(亦即在表面附近中)的區域中形成晶粒157。注意到在氧化物半導體層151之厚度為大的情況中，形成晶粒157之位置不限於上述者。例如，在氧化物半導體層151具有大於或等於200 nm的厚度之情況中，「表面的附近」意指從表面具有厚度(深度)之區域，其小於或等於氧化物半導體薄膜之厚度的10%。
在此，非晶區域155主要含有非晶氧化物半導體薄膜。注意到詞「主要」意指，例如，其中一者佔據一區域的50%或更多的狀態。在此情況中，其意指其中非晶氧化物半導體薄膜佔據非晶區域155的vol%(或wt%)之50%或更多的狀態。亦即，在一些情況中之非晶區域除了非晶氧化物半導體薄膜外還包括氧化物半導體薄膜之晶體，且其之百分比含量較佳小於vol%(或wt%)的50%。然而，百分比含量不限於上述者。
在其中使用基於In-Ga-Zn-O的氧化物半導體薄膜之情況中，較佳設定上述非晶區域155的組成使得Zn含量(at.%)小於In或Ga含量(at.%)，原因在於這樣的組成容易形成具有預定組成之晶粒157。
之後，以和實施例6類似的方式形成閘極絕緣膜及充當閘極電極的第三電極以完成薄膜電晶體。
氧化物半導體層151之表面的附近，其接觸閘極絕緣膜，充當通道。晶粒係包括在充當通道的區域中，藉此減少源極、通道、及汲極間的電阻並增加載子遷移率。因此，增加包括氧化物半導體層151之薄膜電晶體的場效遷移率，其則造成薄膜電晶體之合意的電氣特徵。
再者，晶粒157比非晶區域155更穩定；因此，當將晶粒157包括在氧化物半導體層151的表面之附近中時，可減少雜質(如氫、水、羥基、或氫化物)進入到非晶區域155中。因此，可改善氧化物半導體層151的可靠度。
透過上述步驟，可減少氧化物半導體薄膜中之氫濃度且高度純化氧化物半導體薄膜。因此，可實現氧化物半導體薄膜之穩定化。另外，在小於或等於玻璃轉變溫度之溫度的熱處理使形成具有寬帶隙(其中少數載子數量極小)之氧化物半導體薄膜變得可能。因此，可使用大基板製造薄膜電晶體，這導致量產之增進。再者，使用其中氫濃度減少且純度增加之氧化物半導體薄膜使得製造適合較高解析度且具有高操作速度且其中在啟通狀態中大量電流可流動並在關閉狀態中幾乎無電流流動之薄膜電晶體變得可能。
藉由如上述般電連接薄膜電晶體之源極電極和汲極電極之一至其之閘極電極，可獲得其中反向電流非常小之二極體。因此，可製造出抵抗崩潰(亦即，具有高耐受電壓)之二極體。此外，用於與電連接至閘極電極之源極電極和汲極電極之一中的氧化物半導體層接觸的一區域之材料的工作函數為Φ md，用於與氧化物半導體層接觸的源極電極和汲極電極之另一者的區域之材料的工作函數為Φ ms，且氧化物半導體層之電子親和力為χ。當Φ md、Φ ms、及χ滿足公式2中所示的條件時，可獲得具有較優異的整流性質且抵抗崩潰之二極體。
可與在其他實施例的任何者中所述之結構適當結合地來實行此實施例。
(實施例8)
在此實施例中，將參照第12A至12E圖說明在第6A及6B圖中所示之與實施例6中的不同之二極體連接式薄膜電晶體的製造方法。
以和實施例6中類似的方式，如第12A圖中所示，在基板101上方形成第一電極105。
接下來，如第12B圖中所示，在第一電極105上方形成氧化物半導體層107及第二電極109。
在此實施例中，藉由使用基於In-Ga-Zn-O的金屬氧化物靶材之噴濺方法來形成氧化物半導體薄膜。在此實施例中，在處理室中將基板保持在減壓狀態中，並將基板加熱到室溫或小於400℃的溫度。接著，以一種方式在基板101及第一電極105上方形成氧化物半導體薄膜，以引進已移除氫、水、羥基、氫化物、或之類之噴濺氣體並且使用金屬氧化物作為靶材，同時移除殘留在處理室中之氫、水、羥基、氫化物、或之類。較佳使用捕集真空泵來移除殘留在處理室中之氫、水、羥基、氫化物、或之類。例如，較佳使用低溫泵、離子泵、或鈦昇華泵。疏散單元可為設有冷阱的渦輪泵。在以低溫泵疏散之處理室，移除例如氫、水、羥基、氫化物、或之類(更佳地，還有含碳原子之化合物)；因此，可減少形成在處理室中之氧化物半導體薄膜中所含之雜質的濃度。再者，可在以低溫泵移除殘留在處理室中之氫、水、羥基、氫化物、或之類的同時執行噴濺成形，藉此即使在室溫或小於400℃的溫度之基板溫度可形成雜質(如氫原子及水)減少的氧化物半導體薄膜。
在此實施例中，作為沉積條件，基板與靶材間的距離為100 mm；壓力為0.6 Pa；直流電(DC)電源之電力為0.5 kW；且環境為氧環境(氧流速的比例為100%)。注意到脈衝式直流電(DC)電源為較佳，因為可減少在成膜中所產生的粉末物質(亦稱為粒子或灰塵)並且薄膜厚度可為均勻。氧化物半導體薄膜較佳具有30 nm至3000 nm(包括這兩值)之厚度。注意到根據用為氧化物半導體薄膜之材料，適當厚度可有所不同，且可根據材料適當選擇厚度。
注意到用於形成絕緣膜103之噴濺方法可適當地用為形成氧化物半導體薄膜之噴濺方法。
接著，以利實施例6類似的方式形成用於形成第二電極109的導電薄膜。
接下來，以和實施例6類似的方式，蝕刻用於形成第二電極109的導電薄膜及用於形成氧化物半導體層107之氧化物半導體薄膜，以形成第二電極109及氧化物半導體層107。根據材料適當地調整蝕刻條件(蝕刻劑、蝕刻時間、溫度、或之類)以形成具有希望形狀之氧化物半導體層107及第二電極109。
接下來，如第12C圖中所示般，在第一電極105、氧化物半導體層107、及第二電極109上方形成閘極絕緣膜111。作為閘極絕緣膜111，具有閘極絕緣膜111及氧化物半導體層107間之合意的界面特徵之閘極絕緣膜為較佳。較佳藉由使用微波(2.45 GHz)的高密度電漿CVD來形成閘極絕緣膜111，在那情況中，閘極絕緣膜111可為稠密並具有高耐受電壓及高品質。可採用諸如噴濺方法或電漿CVD方法來另一方法，只要該方法得以形成高品質絕緣膜作為閘極絕緣膜。
此外，在形成閘極絕緣膜111之前，可藉由使用如N2 O、N2 、或Ar氣體之電漿處理來移除附接至氧化物半導體薄膜之暴露表面的氫、水、羥基、氫化物、或之類。另外，可使用氧及氬的混合氣體來執行電漿處理。在執行電漿處理的情況中，較佳在不暴露至空氣下形成將與氧化物半導體薄膜之部分接觸的閘極絕緣膜111。
此外，較佳在噴濺設備中於預熱室中預熱基板101(其上將形成包括第一電極105及第二電極109之構件)以排除並移除附接至基板101的如氫、水、羥基、氫化物、或之類的雜質，使閘極絕緣膜111中包含的氫、水、羥基、氫化物、或之類盡可能的少。替代地，較佳在形成閘極絕緣膜111之後在噴濺設備中於預熱室中預熱基板101以排除並移除附接至基板101的如氫、水、羥基、氫化物、或之類的雜質。注意到預熱溫度為100℃至400℃(包括這兩值)，較佳150℃至300℃(包括這兩值)。低溫泵為作為設置在預熱室中之疏散單元的較佳者。注意到可省略此預熱處理。
閘極絕緣膜111可具有一種結構，其中氧化矽薄膜及氮化矽薄膜以那個順序堆疊於第一電極105、氧化物半導體層107、及第二電極109上方。例如，藉由噴濺方法可形成具有5 nm至300 nm(包括這兩值)之氧化矽薄膜(SiOx (x>0))作為第一閘極絕緣膜，並且可堆疊具有50 nm至200 nm(包括這兩值)之氮化矽薄膜(SiNy (y>0))作為第二閘極絕緣膜於第一閘極絕緣膜上方，藉此形成閘極絕緣膜111。
接下來，如第12C圖中所示，以和實施例6類似的方式，在閘極絕緣膜111上方形成充當閘極電極的第三電極113及115。
透過上述步驟，可製造出包括其中氫濃度減少之氧化物半導體層107的薄膜電晶體133。
如上述般在形成氧化物半導體薄膜中移除反應環境中殘留的氫、水、羥基、氫化物、或之類，藉此可減少氧化物半導體薄膜中之氫濃度。因此，可實現氧化物半導體薄膜的穩定化。
接下來，如第12D圖中所示，以和實施例6類似的方式，在於閘極絕緣膜111及第三電極113及115上方形成絕緣膜117之後形成接觸孔119、121、及123。
接下來，如第12E圖中所示，以和實施例6類似的方式，形成電線125。
注意到以和實施例6類似的方式，在形成絕緣膜117之後，在空氣中於100℃至200℃(包括這兩值)的溫度進一步執行熱處理1小時至30小時(包括這兩值)。此熱處理得以獲得正常關閉的薄膜電晶體。因此，可改善半導體裝置之可靠度。
注意到可在第三電極113及115與電線125之間設置平面化用的平面化絕緣膜。
如上述般在形成氧化物半導體薄膜中移除反應環境中殘留的氫、水、羥基、氫化物、或之類，藉此可減少氧化物半導體薄膜中之氫濃度並可增加氧化物半導體薄膜的純度。因此，可實現氧化物半導體薄膜的穩定化。另外，在小於或等於玻璃轉變溫度之溫度的熱處理使形成具有寬帶隙(其中少數載子數量極小)之氧化物半導體薄膜變得可能。因此，可使用大基板製造薄膜電晶體，這導致量產之增進。再者，使用其中氫濃度減少且純度增加之氧化物半導體薄膜使得製造適合較高解析度且具有高操作速度且其中在啟通狀態中大量電流可流動並在關閉狀態中幾乎無電流流動之薄膜電晶體變得可能。
藉由如上述般電連接薄膜電晶體之源極電極和汲極電極之一至其之閘極電極，可獲得其中反向電流非常小之二極體。因此，可製造出抵抗崩潰(亦即，具有高耐受電壓)之二極體。此外，用於與電連接至閘極電極之源極電極和汲極電極之一中的氧化物半導體層接觸的一區域之材料的工作函數為Φ md，用於與氧化物半導體層接觸的源極電極和汲極電極之另一者的區域之材料的工作函數為Φ ms，且氧化物半導體層之電子親和力為χ。當Φ md、Φ ms、及χ滿足公式2中所示的條件時，可獲得具有較優異的整流性質且抵抗崩潰之二極體。
可與在其他實施例的任何者中所述之結構適當結合地來實行此實施例。
(實施例9)
諸如上述實施例中所述之非線性元件可應用於半導體裝置。作為半導體裝置，例如，可提供顯示裝置。
將參照第14圖說明根據本發明之一實施例的顯示裝置的結構。第14圖為顯示裝置之基板200的頂視圖。在基板200上方形成畫素部201。另外，輸入端子202及輸入端子203供應用於顯示影像之信號及電源至基板200上方之畫素電路。
注意到根據本發明之一實施例的顯示裝置不限於第14圖中所示。亦即，可在基板200上方形成掃描線驅動器電路及信號線驅動器電路之一或兩者。
形成在基板200上方之在掃描線側上之輸入端子202及在信號線側上之輸入端子203藉由垂直及水平延伸的電線連接至畫素部201。電線連接至保護電路204至207。
畫素部201及輸入端子202藉由電線209連接。保護電路204置於畫素部201及輸入端子202之間並連接至電線209。當設有保護電路204時，可保護包括在畫素部201中之各種半導體元件，如薄膜電晶體，並可防止其之惡化或損壞。注意到雖電線209對應至圖中之一條電線，與電線209平行設置之複數條電線的所有電線皆具有與電線209類似之連結關係。注意到電線209充當掃描線。
注意到在掃描線側上，不僅可在輸入端子202及畫素部201之間設置保護電路204，亦可在與輸入端子202相反的畫素部201之側上設置保護電路(參見第14圖中之保護電路205)。
同時，畫素部201及輸入端子203藉由電線208連接在一起。保護電路206置於畫素部201及輸入端子203之間並連接至電線208。當設有保護電路206時，可保護包括在畫素部201中之各種半導體元件，如薄膜電晶體，並可防止其之惡化或損壞。注意到雖電線208對應至圖中之一條電線，與電線208平行設置之複數條電線的所有電線皆具有與電線208類似之連結關係。注意到電線208充當信號線。
注意到在信號線側上，不僅可在輸入端子203及畫素部201之間設置保護電路206，亦可在與輸入端子203相反的畫素部201之側上設置保護電路(參見第14圖中之保護電路207)。
注意到並非一定得設置所有的保護電路204至207。然而，必須設置至少保護電路204。這是因為當在掃描線中產生過多電流時，包括在畫素部201中之薄膜電晶體的閘極絕緣層斷裂且在一些情況中會產生數個點缺陷。
另外，當不僅設有保護電路204還設有保護電路206時，可防止信號線中之過多電流的產生。因此，相較於僅設有保護電路204的情況，可改善可靠度並改善產率。當設有保護電路206時，可防止在形成薄膜電晶體後因摩擦程序或之類中所產生的靜電而導致之崩潰。
此外，當設置保護電路205及保護電路207時，可進一步改善可靠度。並且，可改善產率。分別相對於輸入端子202及輸入端子203地設置保護電路205及保護電路207。因此，保護電路205及保護電路207可防止會在顯示裝置之製造步驟中造成的各種半導體元件的惡化及故障(如在製造液晶顯示裝置中之摩擦程序)。
注意到在第14圖中，與基板200分開形成之信號線驅動器電路及掃描線驅動器電路係藉由已知方法(如COG方法或TAB方法)安裝在基板200上。然而，本發明不限於此。可形成掃描線驅動器電路及畫素部在基板200上方，並可安裝分開形成之信號線驅動器電路。替代地，可形成掃描線驅動器電路之一部分或信號線驅動器電路之一部分，及畫素部201在基板200上方，且可安裝掃描線驅動器電路之另一部分或信號線驅動器電路之另一部分。當在畫素部201及於掃描線上的輸入端子202之間設置掃描線驅動器電路之一部分時，可在掃描線側上之輸入端子202及在基板200上方之掃描線驅動器電路的一部分之間設置一保護電路；可在掃描線驅動器電路之一部分及畫素部201之間設置一保護電路；或可在掃描線側上之輸入端子202及在基板200上方之掃描線驅動器電路的一部分之間及掃描線驅動器電路之一部分及畫素部201之間設置諸保護電路。替代地，當在畫素部201及於信號線上的輸入端子203之間設置信號線驅動器電路之一部分時，可在信號線側上之輸入端子203及在基板200上方之信號線驅動器電路的一部分之間設置一保護電路；可在信號線驅動器電路之一部分及畫素部201之間設置一保護電路；或可在信號線側上之輸入端子203及在基板200上方之信號線驅動器電路的一部分之間及信號線驅動器電路之一部分及畫素部201之間設置諸保護電路。亦即，由於針對驅動器電路使用各種模式，根據驅動器電路的模式決定保護電路之數量及位置。
注意到參照第15A至15F圖說明用為第14圖中之保護電路204至207的一保護電路之一特定電路組態的範例。於下僅說明設有n通道電晶體的情況。
第15A圖中所示之保護電路包括保護二極體211至214，各包括複數薄膜電晶體。保護二極體211包括串聯式連接的n通道薄膜電晶體211a及n通道薄膜電晶體211b。n通道薄膜電晶體211a的源極電極和汲極電極之一連接至n通道薄膜電晶體211a的閘極電極及n通道薄膜電晶體211b的閘極電極並保持在電位Vss 。n通道薄膜電晶體211a的源極電極和汲極電極之另一者連接至n通道薄膜電晶體211b的源極電極和汲極電極之一。n通道薄膜電晶體211b的源極電極和汲極電極之另一者連接至保護二極體212。此外，與保護二極體211類似的方式，保護二極體212至214各包括串聯式連接的薄膜電晶體，且串聯式連接的該複數薄膜電晶體之一端連接至該複數薄膜電晶體之閘極電極。
注意到包括在保護二極體211至214中之薄膜電晶體的數量及極性不限於第15A圖中所示。例如，可使用三個串聯式連接的薄膜電晶體來形成保護二極體211。
保護二極體211至214為依序串聯式連接，且電線215連接在保護二極體212與保護二極體213之間。注意到電線215為電連接至受到保護之半導體元件的電線。注意到連接至電線215的一電線不限於保護二極體212與保護二極體213之間的電線。亦即，電線215可連接於保護二極體211及保護二極體212之間，或可連接於保護二極體213及保護二極體214之間。
保護二極體214之一端保持在電源供應電位Vdd 。另外，連接保護二極體211至214之每一者使得反向偏壓電壓施加至保護二極體211至214的每一者。
第15B圖中所示之保護電路包括保護二極體220、保護二極體221、電容器222、電容器223、及電阻器224。電阻器224為具有兩個端子之電阻器。電位Vin 係從電線225供應至電阻器224之端子之一。電位Vss 係供應至電阻器224之端子之另一者。設置電阻器224以在當不供應電位Vin 時製造電線225的電位Vss ，且設定電阻器224的電阻值以足夠大於電線225之電線電阻。將二極體連接式的n通道薄膜電晶體用為保護二極體220及保護二極體221。
注意到針對第15A至15F圖中所示之保護二極體，兩或更多薄膜電晶體可串聯式連接。
在此，說明其中第15A至15F圖中所示之保護電路操作的情況。此時，在保護二極體211、212、221、230、231、234、及235的每一者中，保持在電位Vss 之源極電極和汲極電極之一為汲極電極，且另一者為源極電極。在保護二極體213、214、220、232、233、236、及237的每一者中，保持在電位Vdd 之源極電極和汲極電極之一為源極電極，且另一者為汲極電極。另外，包括在保護二極體中之薄膜電晶體的臨限電壓標示為Vth 。
並且，針對保護二極體211、212、221、230、231、234、及235，當電位Vin 高於電位Vss 時，反向偏壓電壓供應至其，並且電流不會輕易流過其。同時，針對保護二極體213、214、220、232、233、236、及237，當電位Vin 低於電位Vdd 時，反向偏壓電壓供應至其，並且電流不會輕易流過其。
在此，說明其中電位Vout 具有實質上介於電位Vss 與電位Vdd 之間的值之保護電路的操作。
首先，說明電位Vin 高於電位Vdd 的情況。當電位Vin 高於電位Vdd 時，當保護二極體213、214、220、232、233、236、及237的閘極電極與源極電極間的電位差為Vgs =Vin -Vdd >Vth 時，n通道薄膜電晶體啟通。在此，由於假設電位Vin 為不尋常地高之情況，n通道薄膜電晶體啟通。此時，包括在保護二極體211、212、221、230、231、234、及235中之n通道薄膜電晶體為關閉。接著，電線215、225、239A、及239B之電位透過保護二極體213、214、220、232、233、236、及237變成電位Vdd 。因此，即使當電位Vin 因雜訊或之類而不尋常地高於電位Vdd 時，電線215、225、239A、及239B之電位不會變成高於電位Vdd 。
另一方面，當電位Vin 低於電位Vss 且當保護二極體211、212、221、230、231、234、及235的閘極電極與源極電極間的電位差為Vgs =Vss -Vin >Vth 時，n通道薄膜電晶體啟通。在此，由於假設電位Vin 為不尋常地低之情況，n通道薄膜電晶體啟通。此時，包括在保護二極體213、214、220、232、233、236、及237之n通道薄膜電晶體為關閉。接著，電線215、225、239A、及239B之電位透過保護二極體211、212、221、230、231、234、及235變成電位Vss 。因此，即使當電位Vin 因雜訊或之類而不尋常地高於電位Vss 時，電線215、225、239A、及239B之電位不會變成低於電位Vss 。還有，電容器222及電容器223減少輸入電位Vin 之脈衝雜訊並減輕電位因雜訊之陡變。
注意到當電位Vin 具有介於Vss -Vth 與Vdd +Vth 之間的值時，包括在保護二極體中之所有n通道薄膜電晶體為關閉，且電位Vin 輸入到電位Vout 。
當如上般設置保護二極體時，電線215、225、239A、及239B之電位保持在實質上介於電位Vss 與電位Vdd 之間的值。因此，可防止電線215、225、239A、及239B之電位大幅偏離此範圍。亦即，可防止電線215、225、239A、及239B之電位變得不尋常地高或不尋常地低，可防止保護二極體之後續階段中之電路損壞或惡化，且可保護後續階段中之電路。
並且，如第15B圖中所示，當針對一輸入端子設置包括電阻器224的保護電路時，當不輸入信號時，輸入信號至其之所有電線的電位可保持恆定(在此，電位Vss )。亦即，當不輸入信號時，保護二極體亦具有能夠短路電線之短路環的功能。因此，可防止由電線間之電位差所導致之靜電崩潰。另外，由於電阻器224之電阻足夠大於電線電阻，可防止輸入至電線的信號在輸入信號之時掉到電位Vss 。
在此，舉例而言，說明將具有臨限電壓Vth =0之n通道薄膜電晶體用於第15B圖中之保護二極體220及保護二極體221之情況。
首先，在Vin >Vdd 的情況中，保護二極體220啟通，因為Vgs =Vin -Vdd >0。包括在保護二極體221中之n通道薄膜電晶體關閉。因此，電線225之電位變成Vdd ，使Vout =Vdd 。
另一方面，在Vin <Vss 的情況中，包括在保護二極體220中之n通道薄膜電晶體關閉。包括在保護二極體221中之n通道薄膜電晶體啟通，因為Vgs =Vss -Vin >0。因此，電線225之電位變成Vss ，使Vout =Vss 。
即使依照此方式在Vin <Vss 或Vdd <Vin 的情況中，可在Vss <Vout <Vdd 的範圍中執行操作。因此，即使在Vin 太高或太低的情況中，可防止Vout 變得太高或太低。依此，例如，即使當因雜訊或之類而使電位Vin 低於電位Vss 時，電線225之電位不會變成極低於電位Vss 。此外，電容器222及電容器223減少輸入電位Vin 之脈衝雜訊並減輕電位之陡變。
當如上般設置保護二極體時，電線225之電位保持在實質上介於電位Vss 與電位Vdd 之間的值。因此，可防止電線225之電位大幅偏離此範圍，且保護電路中之後續階段中的電路(電路，其之輸入部電連接至Vout )損壞或惡化。此外，當針對一輸入端子設置保護電路時，當不輸入信號時，輸入信號至其之所有電線的電位可保持恆定(在此，電位Vss )。亦即，當不輸入信號時，保護二極體亦具有能夠短路電線之短路環的功能。因此，可防止由電線間之電位差所導致之靜電崩潰。另外，由於電阻器224之電阻夠大，可防止在輸入信號之時輸入至電線225的信號之電位減少。
第15C圖中所示之保護電路為其中兩個n通道薄膜電晶體用於保護二極體220極體及保護二極體221之各者的保護電路。
注意到雖二極體連接式n通道薄膜電晶體用於第15B及15C圖中所示之保護電路中之保護二極體，本發明不限於此結構。
第15D圖中所示之保護電路包括保護二極體230至237及電阻器238。電阻器238串聯式連接於電線239A及電線239B之間。二極體連接式n通道薄膜電晶體用於保護二極體230至233之各者。此外，二極體連接式n通道薄膜電晶體用於保護二極體234至237之各者。
保護二極體230及保護二極體231串聯式連接，其之一端保持在電位Vss 且其之另一端連接至電位Vin 的電線239A。保護二極體232及保護二極體233串聯式連接，其之一端保持在電位Vdd 且其之另一端連接至電位Vin 的電線239A。保護二極體234及保護二極體235串聯式連接，其之一端保持在電位Vss 且其之另一端連接至電位Vout 的電線239B。保護二極體236及保護二極體237串聯式連接，其之一端保持在電位Vdd 且其之另一端連接至電位Vout 的電線239B。
第15E圖中所示之保護電路包括電阻器240、電阻器241、及保護二極體242。雖二極體連接式n通道薄膜電晶體用於第15E圖中所示之保護二極體242，本發明不限於此結構。可使用複數二極體連接式薄膜電晶體。電阻器240、電阻器241、及保護二極體242串聯式連接至電線243。
電阻器240及電阻器241可減輕電線243之電位的陡變並可防止半導體元件的惡化或損壞。此外，保護二極體242可防止因電位改變而造成反向偏壓電流流經電線243。
注意到第15A圖中所示之保護電路可以第15F圖中所示的結構取代。第15F圖描繪一種結構，其中第15A圖中之保護二極體211及保護二極體212以保護二極體216取代，且保護二極體213及保護二極體214以保護二極體217取代。尤其，由於上列實施例中所述之二極體具有高耐受電壓，可使用如第15F圖中所示之結構。
注意到當單單電阻器串聯式連接至電線時，可減輕電線之電位的陡變，且可防止半導體元件之惡化或崩潰。此外，當單單保護二極體串聯式連接至電線時，可防止因電位改變而造成反向電流流經電線。
注意到根據本發明之一實施例的設置在顯示裝置中的保護電路不限於第15A至15F圖中所示之結構，且可適當地改變保護電路之設計只要保護電路具有含有類似功能之電路組態。
(實施例10)
包括實施例9中所述之保護電路的顯示裝置可應用至電子裝置。
作為其中實施例9之顯示裝置應用至一顯示部的電子裝置之範例，可提供下列：如視頻相機及數位相機之相機、***型顯示器、導航系統、音頻重播裝置(如汽車音頻系統及音頻系統)、電腦、遊戲機、可攜式資訊終端機(如行動電腦、行動電話、可攜式遊戲機、及電子書讀取器)、其中設有記錄媒體之影像重播裝置(詳言之，能夠重播記錄媒體(如數位多功能碟(DVD))之裝置並裝設有可顯示影像之顯示器)、及之類。
第16A圖中所示之顯示器包括殼體300、支撐件301、及顯示部302，並具有在顯示部302上顯示各種輸入資訊(如靜止影像、移動影像、及文字影像)的功能。注意到包括在第16A圖中所示之顯示器中的功能不限於此，且例如，顯示器可設有揚聲器、或顯示器可具有觸控板，透過其可不僅顯示還有輸入資訊。
在第16B圖中所示之電視機中，顯示部312係併入殼體311中。顯示部312可顯示影像。在此，顯示一種結構，其中殼體之後側藉由固定至牆壁310而受支撐。
可以殼體311或遙控器315的操作開關操作第16B圖中所示之電視機。可藉由遙控器315之操作鍵314控制頻道及音量，以控制顯示在顯示部312上之影像。此外，遙控器315可設有顯示部313，用於顯示從遙控器315輸出之資料。
注意到第16B圖中所示之電視機可設有接收器、數據機、及之類。藉由使用接收器，可接收一般電視廣播。並且，當電視機經由數據機有線或無線地連接至通訊網路時，可執行單向(從發送器至接收器)或雙向(發送器與接收器之間或多個接收器間)資訊通訊。
第16C圖中所示之電腦包括主體320、殼體321、顯示部322、鍵盤323、外部連結埠324、及指點裝置325，並具有在顯示部322上顯示各種輸入資訊(如靜止影像、移動影像、及文字影像)的功能。注意到在第16C圖中所示之電腦的功能不限於此，且可包括能夠輸入資訊還能顯示資訊之觸控板的功能。
如在此實施例中所述，諸如根據本發明之一實施例的二極體之非線性元件可應用至電子裝置。
此申請案依據2009年10月30日向日本專利局申請之日本專利申請案序號2009-251503，其全部內容以引用方式包含於此。
101．．．基板
103．．．絕緣膜
105．．．電極
106．．．電極
107．．．氧化物半導體層
109．．．電極
111．．．閘極絕緣膜
113．．．電極
115．．．電極
117．．．絕緣膜
119．．．接觸孔
121．．．接觸孔
123．．．接觸孔
125．．．電線
129．．．電線
131．．．電線
132．．．電線
133．．．薄膜電晶體
141．．．薄膜電晶體
143．．．薄膜電晶體
145．．．薄膜電晶體
151．．．氧化物半導體層
153．．．虛線部分
155．．．非晶區域
157．．．晶粒
200．．．基板
201．．．畫素部
202．．．輸入端子
203．．．輸入端子
204．．．保護電路
205．．．保護電路
206．．．保護電路
207．．．保護電路
208．．．電線
209．．．電線
211．．．保護二極體
212．．．保護二極體
213．．．保護二極體
214．．．保護二極體
215．．．電線
216．．．保護二極體
217．．．保護二極體
220．．．保護二極體
221．．．保護二極體
222．．．電容器
223．．．電容器
224．．．電阻器
225．．．電線
230．．．保護二極體
231．．．保護二極體
232．．．保護二極體
233．．．保護二極體
234．．．保護二極體
235．．．保護二極體
236．．．保護二極體
237．．．保護二極體
238．．．電阻器
240．．．電阻器
241．．．電阻器
242．．．保護二極體
243．．．電線
300．．．殼體
301．．．支撐件
302．．．顯示部
310．．．牆壁
311．．．殼體
312．．．顯示部
313．．．顯示部
314．．．操作鍵
315．．．遙控器
320．．．主體
321．．．殼體
322．．．顯示部
323．．．鍵盤
324．．．外部連結埠
325．．．指點裝置
601．．．基板
603．．．絕緣膜
605．．．電極
607．．．氧化物半導體層
609．．．電極
611．．．閘極絕緣膜
613．．．電極
615．．．電極
617．．．絕緣膜
625．．．電線
629．．．電線
633．．．薄膜電晶體
701．．．基板
703．．．絕緣膜
705．．．導電層
707．．．氧化物半導體層
709．．．導電層
711．．．絕緣膜
801．．．陽極
802．．．氧化物半導體
803．．．陰極
813．．．費米能階
820．．．能階
821．．．能障
822．．．導電帶
823．．．能障
851．．．曲線
852．．．曲線
211a．．．n通道薄膜電晶體
211b．．．n通道薄膜電晶體
239A．．．電線
239B．．．電線
第1A及1B圖為描繪根據本發明之一實施例的二極體之頂視圖及剖面圖。
第2A至2C圖為根據本發明之一實施例的二極體之帶圖。
第3圖為顯示根據本發明之一實施例的二極體之模擬結果的圖。
第4A及4B圖為描繪根據本發明之一實施例的二極體之頂視圖及剖面圖。
第5A及5B圖為顯示根據本發明之一實施例的二極體之模擬結果的圖。
第6A及6B圖為描繪根據本發明之一實施例的二極體之頂視圖及剖面圖。
第7A及7B圖為描繪根據本發明之一實施例的二極體之頂視圖及剖面圖。
第8A及8B圖為描繪根據本發明之一實施例的二極體之頂視圖及剖面圖。
第9A及9B圖為描繪根據本發明之一實施例的二極體之頂視圖及剖面圖。
第10A及10B圖為描繪根據本發明之一實施例的二極體之頂視圖及剖面圖。
第11A及11B圖為描繪根據本發明之一實施例的二極體之頂視圖及剖面圖。
第12A至12E圖為描繪製造根據本發明之一實施例的二極體之方法的剖面圖。
第13A及13B圖為描繪製造根據本發明之一實施例的二極體之方法的剖面圖。
第14圖為描繪根據本發明之一實施例之顯示裝置的圖。
第15A至15F圖分別為描繪設置在根據本發明之一實施例之顯示裝置中之保護電路的圖。
第16A至16C圖分別為描繪根據本發明之一實施例之電子裝置的圖。
601．．．基板
603．．．絕緣膜
605．．．電極
607．．．氧化物半導體層
609．．．電極
611．．．閘極絕緣膜
615．．．電極
617．．．絕緣膜
625．．．電線
629．．．電線
633．．．薄膜電晶體

Claims (5)

  1. 一種半導體裝置，其特徵係，具有：基板上之第一電極；前述第一電極上之氧化物半導體層；接觸於前述氧化物半導體層上且設置之第二電極，前述氧化物半導體層，其中由二次離子質分析法所檢測之氫濃度為5×1019 /cm3 以下，前述第一電極之工作函數ma、前述氧化物半導體層之電子親和力χ、及前述第二電極之工作函數mc滿足mc≦χ<ma，前述第一電極之材料為鎢(W)、鉬(Mo)、鉻(Cr)、鐵(Fe)或氧化銦錫(ITO)。
  2. 一種半導體裝置，其特徵係，具有：基板上之第一電極；前述第一電極上之氧化物半導體層；接觸於前述氧化物半導體層上且設置之第二電極，前述氧化物半導體層，其中由二次離子質分析法所檢測之氫濃度為5×1019 /cm3 以下，前述第一電極之工作函數ma、前述氧化物半導體層之電子親和力χ、及前述第二電極之工作函數mc滿足mc≦χ<ma，前述第二電極之材料為鈦(Ti)、釔(Y)、鋁(Al)、鎂(Mg)、銀(Ag)或鋯(Zr)。
  3. 一種半導體裝置，其特徵係，具有： 基板上之第一電極；前述第一電極上之氧化物半導體層；接觸於前述氧化物半導體層上且設置之第二電極，前述氧化物半導體層，其中由二次離子質分析法所檢測之氫濃度為5×1019 /cm3 以下，前述第一電極之工作函數ma、前述氧化物半導體層之電子親和力χ、及前述第二電極之工作函數mc滿足mc≦χ<ma，前述第一電極之工作函數ma與前述氧化物半導體層之電子親和力χ間之差為0.2eV以上。
  4. 一種半導體裝置，其特徵係，具有：基板上之第一電極；前述第一電極上之氧化物半導體層；接觸於前述氧化物半導體層上且設置之第二電極，前述氧化物半導體層，其中由二次離子質分析法所檢測之氫濃度為5×1019 /cm3 以下，前述第一電極之工作函數ma、前述氧化物半導體層之電子親和力χ、及前述第二電極之工作函數mc滿足mc≦χ<ma，前述氧化物半導體層之載子濃度為5×1014 /cm3 以下。
  5. 如請求項1~4任一項之半導體裝置，其中，在前述第一電極、前述氧化物半導體層、及前述第二電極上具有絕緣膜。
TW099136525A 2009-10-30 2010-10-26 非線性元件，包括非線性元件之顯示裝置，及包括顯示裝置之電子裝置 TWI431673B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009251503 2009-10-30

Publications (2)

Publication Number Publication Date
TW201207910A TW201207910A (en) 2012-02-16
TWI431673B true TWI431673B (zh) 2014-03-21

Family

ID=43921861

Family Applications (3)

Application Number Title Priority Date Filing Date
TW099136525A TWI431673B (zh) 2009-10-30 2010-10-26 非線性元件，包括非線性元件之顯示裝置，及包括顯示裝置之電子裝置
TW104116468A TWI555164B (zh) 2009-10-30 2010-10-26 非線性元件，包括非線性元件之顯示裝置，及包括顯示裝置之電子裝置
TW103100642A TWI496198B (zh) 2009-10-30 2010-10-26 非線性元件，包括非線性元件之顯示裝置，及包括顯示裝置之電子裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW104116468A TWI555164B (zh) 2009-10-30 2010-10-26 非線性元件，包括非線性元件之顯示裝置，及包括顯示裝置之電子裝置
TW103100642A TWI496198B (zh) 2009-10-30 2010-10-26 非線性元件，包括非線性元件之顯示裝置，及包括顯示裝置之電子裝置

Country Status (4)

Country Link
US (3) US8492806B2 (zh)
JP (3) JP5667834B2 (zh)
TW (3) TWI431673B (zh)
WO (1) WO2011052437A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011052410A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Power diode, rectifier, and semiconductor device including the same
WO2011052409A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011052437A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011052413A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
WO2011065209A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
US8928466B2 (en) 2010-08-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6231735B2 (ja) * 2011-06-01 2017-11-15 株式会社半導体エネルギー研究所 半導体装置
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI581431B (zh) * 2012-01-26 2017-05-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102050561B1 (ko) 2012-12-18 2020-01-09 삼성디스플레이 주식회사 수직형 박막트랜지스터 및 이의 제조 방법
KR102022886B1 (ko) * 2012-12-28 2019-09-19 엘지디스플레이 주식회사 유기발광장치
KR20140109261A (ko) * 2013-03-05 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN103413812B (zh) * 2013-07-24 2016-08-17 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
KR102226985B1 (ko) * 2013-08-19 2021-03-11 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드
US9859439B2 (en) * 2013-09-18 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6237181B2 (ja) * 2013-12-06 2017-11-29 日亜化学工業株式会社 発光装置の製造方法
CN103715207B (zh) * 2013-12-31 2017-11-10 合肥京东方光电科技有限公司 Tft阵列基板的电容及其制造方法和相关设备
KR102377341B1 (ko) 2014-06-23 2022-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 장치
JP2016085969A (ja) * 2014-10-24 2016-05-19 株式会社半導体エネルギー研究所 発光素子、発光装置、電子機器、及び照明装置
JP2016111040A (ja) * 2014-12-02 2016-06-20 株式会社ジャパンディスプレイ 半導体装置
JP2016115760A (ja) * 2014-12-12 2016-06-23 株式会社ジャパンディスプレイ 半導体装置
TWI566392B (zh) * 2015-10-29 2017-01-11 友達光電股份有限公司 感光單元、光感測裝置及感光單元的製造方法
JP6785563B2 (ja) 2016-02-19 2020-11-18 三菱電機株式会社 非線形素子、アレイ基板、およびアレイ基板の製造方法
CN105932066A (zh) * 2016-06-07 2016-09-07 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制备方法
TWI659254B (zh) 2017-10-24 2019-05-11 元太科技工業股份有限公司 驅動基板及顯示裝置
CN109698204B (zh) * 2017-10-24 2021-09-07 元太科技工业股份有限公司 驱动基板及显示装置
TWI708424B (zh) 2019-07-04 2020-10-21 國家中山科學研究院 直接平貼式主動頻率選擇表面之開關元件與其製作方法

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2073255A (en) * 1936-03-09 1937-03-09 Oil Equipment Mfg Company Inc Swing joint
JPS556856A (en) 1978-06-28 1980-01-18 Mitsubishi Electric Corp Semiconductor integrated circuit
JPS60182762A (ja) * 1984-02-29 1985-09-18 Fujitsu Ltd 薄膜ダイオ−ド
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5414442A (en) 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07297406A (ja) 1994-04-21 1995-11-10 Tdk Corp 縦型薄膜半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000133819A (ja) 1998-10-27 2000-05-12 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001244482A (ja) * 1999-12-22 2001-09-07 Sanyo Electric Co Ltd 半導体素子及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003110110A (ja) * 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
DE10154342A1 (de) * 2001-11-06 2003-05-22 Giesecke & Devrient Gmbh Bedienung von Banknoten-Bearbeitungsanlagen
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR100435054B1 (ko) 2002-05-03 2004-06-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7002176B2 (en) * 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
FR2868207B1 (fr) 2004-03-25 2006-09-08 Commissariat Energie Atomique Transistor a effet de champ a materiaux de source, de drain et de canal adaptes et circuit integre comportant un tel transistor
JP2005294571A (ja) 2004-03-31 2005-10-20 Sharp Corp 電界効果型トランジスタ
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006060191A (ja) 2004-07-23 2006-03-02 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、電子機器
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
RU2358354C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
KR100911698B1 (ko) * 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) * 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4667096B2 (ja) * 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7331628B2 (en) * 2005-07-20 2008-02-19 Wei-Chi Lin Folding chair with safety folding device
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
CA2518579A1 (en) * 2005-08-05 2007-02-05 University Technologies International Inc. Method for appetite suppression
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
CN101258607B (zh) 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
US20100244482A1 (en) * 2005-09-12 2010-09-30 Montagna John C Tonneau Cover
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JPWO2009044614A1 (ja) * 2007-10-01 2011-02-03 ローム株式会社 有機半導体装置
JP4952534B2 (ja) * 2007-11-20 2012-06-13 三菱電機株式会社 窒化物半導体発光素子の製造方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
EP2073255B1 (en) 2007-12-21 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Diode and display device comprising the diode
JP2009225100A (ja) * 2008-03-17 2009-10-01 Nec Electronics Corp 半導体集積回路及びコンデンサ・マイクロフォン
WO2010032386A1 (ja) * 2008-09-17 2010-03-25 シャープ株式会社 半導体装置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102469154B1 (ko) * 2008-10-24 2022-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011052437A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011052410A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Power diode, rectifier, and semiconductor device including the same
WO2011052411A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011052413A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
WO2011052409A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
JP5762723B2 (ja) * 2009-11-20 2015-08-12 株式会社半導体エネルギー研究所 変調回路及びそれを備えた半導体装置
WO2011065209A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device

Also Published As

Publication number Publication date
JP2013016827A (ja) 2013-01-24
US20140327002A1 (en) 2014-11-06
US8492806B2 (en) 2013-07-23
US8791456B2 (en) 2014-07-29
TWI555164B (zh) 2016-10-21
TW201533881A (zh) 2015-09-01
WO2011052437A1 (en) 2011-05-05
TWI496198B (zh) 2015-08-11
US20130222955A1 (en) 2013-08-29
US20110101338A1 (en) 2011-05-05
TW201419391A (zh) 2014-05-16
JP2015092601A (ja) 2015-05-14
TW201207910A (en) 2012-02-16
JP5160693B2 (ja) 2013-03-13
JP5667834B2 (ja) 2015-02-12
JP2011119673A (ja) 2011-06-16
JP5984905B2 (ja) 2016-09-06
US9385114B2 (en) 2016-07-05

Similar Documents

Publication Publication Date Title
TWI431673B (zh) 非線性元件，包括非線性元件之顯示裝置，及包括顯示裝置之電子裝置
TWI525815B (zh) 非線性元件與包含非線性元件之顯示裝置以及包含顯示裝置之電子裝置
JP6345304B2 (ja) 半導体装置
JP5736145B2 (ja) 電界効果型トランジスタ
JP5665477B2 (ja) 電界効果型トランジスタ
JP6055455B2 (ja) 半導体装置