JP2001244482A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法Info
- Publication number
- JP2001244482A JP2001244482A JP2000081003A JP2000081003A JP2001244482A JP 2001244482 A JP2001244482 A JP 2001244482A JP 2000081003 A JP2000081003 A JP 2000081003A JP 2000081003 A JP2000081003 A JP 2000081003A JP 2001244482 A JP2001244482 A JP 2001244482A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- ferroelectric
- semiconductor
- oxide semiconductor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Semiconductor Memories (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 比較的キャリアの濃度の高い半導体化
されたSrTiO3 においても、良好な界面を簡単に得るこ
とができ、ショットキー接続その他、界面制御において
優れた半導体素子を酸化物半導体で実現する。 【解決手段】 酸化物半導体を、酸素中1000℃でアニー
ルを行い、その後で、窒素雰囲気内において酸を用いた
洗浄処理を行うことにより、界面準位の起因となる原因
物質を除去し、電気的に清浄な表面を得る。
されたSrTiO3 においても、良好な界面を簡単に得るこ
とができ、ショットキー接続その他、界面制御において
優れた半導体素子を酸化物半導体で実現する。 【解決手段】 酸化物半導体を、酸素中1000℃でアニー
ルを行い、その後で、窒素雰囲気内において酸を用いた
洗浄処理を行うことにより、界面準位の起因となる原因
物質を除去し、電気的に清浄な表面を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子及びそ
の製造方法に関し、特に、スイッチング素子やメモリー
素子等として利用される、ショットキーダイオード、強
誘電体素子、ＭＯＳ半導体素子等の半導体素子及びその
製造方法に関するものである。
の製造方法に関し、特に、スイッチング素子やメモリー
素子等として利用される、ショットキーダイオード、強
誘電体素子、ＭＯＳ半導体素子等の半導体素子及びその
製造方法に関するものである。
【０００２】
【従来の技術】酸化物半導体素子の製造において界面に
不純物が付着したり、又は表面が乱れたりしていると、
界面準位が生じ、界面の電子状態を不安定とし半導体の
性能を低下させる。従来、このような界面の不純物を除
去して平坦化し、界面の電子状態、例えば、酸化物半導
体の１種であるSrTiO3の界面電子状態を制御する方法と
して次のような方法が提案されている。
不純物が付着したり、又は表面が乱れたりしていると、
界面準位が生じ、界面の電子状態を不安定とし半導体の
性能を低下させる。従来、このような界面の不純物を除
去して平坦化し、界面の電子状態、例えば、酸化物半導
体の１種であるSrTiO3の界面電子状態を制御する方法と
して次のような方法が提案されている。
【０００３】即ち、酸化物半導体の１種であるSrTiO3の
表面を、弗酸等の酸によりエッチング処理を行い、後に
酸素中、約1000℃でアニールを行い結晶表面を平坦化す
る。その後で、SrTiO3の表面を高真空中にてオゾン処理
する。この方法によれば、例えばショットキーダイオー
ドの製造においては、酸化物半導体と金との良好なショ
ットキー接続が可能となることが、その電流−電圧特性
から証明されている。
表面を、弗酸等の酸によりエッチング処理を行い、後に
酸素中、約1000℃でアニールを行い結晶表面を平坦化す
る。その後で、SrTiO3の表面を高真空中にてオゾン処理
する。この方法によれば、例えばショットキーダイオー
ドの製造においては、酸化物半導体と金との良好なショ
ットキー接続が可能となることが、その電流−電圧特性
から証明されている。
【０００４】又、半導体不揮発メモリ素子等として利用
される強誘電体キャパシタの製造においては、下部電極
に強誘電体を蒸着し、その表面を洗浄し不純物を除去し
てから製造するようなことはなにも行っていない。
される強誘電体キャパシタの製造においては、下部電極
に強誘電体を蒸着し、その表面を洗浄し不純物を除去し
てから製造するようなことはなにも行っていない。
【０００５】
【発明が解決しようとする課題】しかしながら、酸化物
半導体素子の製造についてみると、上記従来の方法は、
ドナー不純物の濃度が低いSrTiO3においてのみ効果が確
認されているものであり、しかもオゾン発生器が必要に
なるなど必ずしも簡便な方法ではない。又、大面積の酸
化物半導体基板の大量処理に関しては不向きである。
半導体素子の製造についてみると、上記従来の方法は、
ドナー不純物の濃度が低いSrTiO3においてのみ効果が確
認されているものであり、しかもオゾン発生器が必要に
なるなど必ずしも簡便な方法ではない。又、大面積の酸
化物半導体基板の大量処理に関しては不向きである。
【０００６】本発明は、酸化物半導体素子における上記
従来の問題点を解決することを目的とし、オゾン処理等
することなく、界面準位の少ない良好な界面を有する酸
化物半導体を実現し、このような酸化物半導体を大量に
製造する方法を実現することを課題とする。そして、比
較的キャリアの濃いSrTiO3等の酸化物半導体おいても、
簡単に逆方向電流の小さい良好なショットキー接続等の
界面制御を行う電子素子を実現するものである。
従来の問題点を解決することを目的とし、オゾン処理等
することなく、界面準位の少ない良好な界面を有する酸
化物半導体を実現し、このような酸化物半導体を大量に
製造する方法を実現することを課題とする。そして、比
較的キャリアの濃いSrTiO3等の酸化物半導体おいても、
簡単に逆方向電流の小さい良好なショットキー接続等の
界面制御を行う電子素子を実現するものである。
【０００７】又、強誘電体キャパシタの製造についてみ
ると、強誘電体の界面に不純物が付着したり、又は表面
が乱れたりしていると、強誘電体においても酸化物半導
体の場合と同様に、界面準位が生じ、界面の電子状態を
不安定とし強誘電体キャパシタの特性劣化の原因とな
る。
ると、強誘電体の界面に不純物が付着したり、又は表面
が乱れたりしていると、強誘電体においても酸化物半導
体の場合と同様に、界面準位が生じ、界面の電子状態を
不安定とし強誘電体キャパシタの特性劣化の原因とな
る。
【０００８】そこで、本発明は、強誘電体キャパシタに
おいて、上記従来の問題点を解決することを目的とし、
強誘電体キャパシタについても、酸化物半導体と同様
に、界面準位の少ない良好な界面を有する強誘電体を実
現し、キャパシタ特性の劣化を防止しようとするもので
ある。
おいて、上記従来の問題点を解決することを目的とし、
強誘電体キャパシタについても、酸化物半導体と同様
に、界面準位の少ない良好な界面を有する強誘電体を実
現し、キャパシタ特性の劣化を防止しようとするもので
ある。
【０００９】
【課題を解決するための手段】本発明は、上記課題を解
決するために、酸化物半導体を用いた半導体素子であっ
て、上記酸化物半導体は、酸素中1000℃でアニール処理
が行われ、その後で、不活性ガス、又は炭化物を含まな
いガス雰囲気内において酸を用いて洗浄処理されること
により、界面準位の起因となる原因物質が除去され、電
気的に清浄な表面とされていることを特徴とする半導体
素子を提供する。
決するために、酸化物半導体を用いた半導体素子であっ
て、上記酸化物半導体は、酸素中1000℃でアニール処理
が行われ、その後で、不活性ガス、又は炭化物を含まな
いガス雰囲気内において酸を用いて洗浄処理されること
により、界面準位の起因となる原因物質が除去され、電
気的に清浄な表面とされていることを特徴とする半導体
素子を提供する。
【００１０】本発明は、上記課題を解決するために、強
誘電体キャパシタを有する半導体素子であって、上記強
誘電体キャパシタは、下部電極、該下部電極上に形成さ
れた強誘電体及び該強誘電体上に形成された上部電極か
ら成り、上記強誘電体は、不活性ガス、又は炭化物を含
まないガス雰囲気内において酸を用いてエッチング処理
されることにより、界面準位の起因となる原因物質が除
去され、電気的に清浄な表面とされていることを特徴と
する半導体素子を提供する。
誘電体キャパシタを有する半導体素子であって、上記強
誘電体キャパシタは、下部電極、該下部電極上に形成さ
れた強誘電体及び該強誘電体上に形成された上部電極か
ら成り、上記強誘電体は、不活性ガス、又は炭化物を含
まないガス雰囲気内において酸を用いてエッチング処理
されることにより、界面準位の起因となる原因物質が除
去され、電気的に清浄な表面とされていることを特徴と
する半導体素子を提供する。
【００１１】上記強誘電体キャパシタを有する半導体素
子としては、上記強誘電体キャパシタを用いた不揮発メ
モリ素子等がある。
子としては、上記強誘電体キャパシタを用いた不揮発メ
モリ素子等がある。
【００１２】本発明は、上記課題を解決するために、酸
化物半導体を酸素中1000℃ でアニール処理を行う工程
と、上記アニールを行った酸化物半導体を、不活性ガ
ス、又は炭化物を含まないガス雰囲気内において酸を用
いた洗浄処理を行うことにより、界面準位の起因となる
原因物質を除去し、電気的に清浄な表面を得るクリーニ
ング工程とを含むことを特徴とする半導体素子の製造方
法を提供する。
化物半導体を酸素中1000℃ でアニール処理を行う工程
と、上記アニールを行った酸化物半導体を、不活性ガ
ス、又は炭化物を含まないガス雰囲気内において酸を用
いた洗浄処理を行うことにより、界面準位の起因となる
原因物質を除去し、電気的に清浄な表面を得るクリーニ
ング工程とを含むことを特徴とする半導体素子の製造方
法を提供する。
【００１３】本発明は、上記課題を解決するために、強
誘電体キャパシタを有する半導体素子の製造方法であっ
て、上記強誘電体キャパシタは、まず下部電極上に強誘
電体を蒸着により形成し、次に上記強誘電体の表面を、
不活性ガス、又は炭化物を含まないガス雰囲気内におい
て酸を用いてエッチング処理し、界面準位の起因となる
原因物質を除去し、電気的に清浄な表面とし、次に上記
強誘電体上に上部電極を蒸着により形成することによっ
て、製造することを特徴とする半導体素子の製造方法を
提供する。
誘電体キャパシタを有する半導体素子の製造方法であっ
て、上記強誘電体キャパシタは、まず下部電極上に強誘
電体を蒸着により形成し、次に上記強誘電体の表面を、
不活性ガス、又は炭化物を含まないガス雰囲気内におい
て酸を用いてエッチング処理し、界面準位の起因となる
原因物質を除去し、電気的に清浄な表面とし、次に上記
強誘電体上に上部電極を蒸着により形成することによっ
て、製造することを特徴とする半導体素子の製造方法を
提供する。
【００１４】本発明に係る半導体素子及びその製造方法
において採用される上記不活性ガス、又は炭化物を含ま
ないガス雰囲気としては、窒素ガス雰囲気がある。
において採用される上記不活性ガス、又は炭化物を含ま
ないガス雰囲気としては、窒素ガス雰囲気がある。
【００１５】本発明に係る半導体素子及びその製造方法
としては、例えば、上記電気的に清浄された酸化物半導
体の一面に、第１の金属が蒸着されショットキー接続の
第１の金属電極が形成されており、上記一面に対向する
他面に第２の金属が蒸着されオーミック接続の第２の金
属電極が形成されている半導体素子及びその製造方法が
ある。
としては、例えば、上記電気的に清浄された酸化物半導
体の一面に、第１の金属が蒸着されショットキー接続の
第１の金属電極が形成されており、上記一面に対向する
他面に第２の金属が蒸着されオーミック接続の第２の金
属電極が形成されている半導体素子及びその製造方法が
ある。
【００１６】
【発明の実施の形態】本発明に係る半導体素子及びその
製造方法の実施の形態を、実施例に基づいて図面を参照
して説明する。本発明の実施例１として、ショットキー
ダイオード及びその製造方法を以下説明する。
製造方法の実施の形態を、実施例に基づいて図面を参照
して説明する。本発明の実施例１として、ショットキー
ダイオード及びその製造方法を以下説明する。
【００１７】本発明に係る半導体素子の実施例であるシ
ョットキーダイオードは、次のようにして作製する。ま
ず、SrTiO3の原料にドーパントとしてLa炭酸化物をLaが
3.75wt%になるように加え、引き上げ法（ＣＺ法、チョ
クラルスキー法）等により単結晶を育成する。そして、
作成した単結晶を（１００）面を出して1mmの厚さの板
に切り出し、表面を鏡面状に研磨する。これにより、半
導体化されたSrTiO3（SrTiO3基板）が形成される。
ョットキーダイオードは、次のようにして作製する。ま
ず、SrTiO3の原料にドーパントとしてLa炭酸化物をLaが
3.75wt%になるように加え、引き上げ法（ＣＺ法、チョ
クラルスキー法）等により単結晶を育成する。そして、
作成した単結晶を（１００）面を出して1mmの厚さの板
に切り出し、表面を鏡面状に研磨する。これにより、半
導体化されたSrTiO3（SrTiO3基板）が形成される。
【００１８】このようにして形成された半導体化された
SrTiO3を、本発明の最も特徴とする図１にそのポイント
を示す工程により次の通り処理する。即ち、上記半導体
化されたSrTiO3を、約1000℃にて酸素中でアニール処理
を行う（アニール処理を行う工程）。このアニール処理
の時間は、１時間が望ましいが、表面の平坦性が確保さ
れればこれより短くとも、長くとも構わない。又、アニ
ール温度は約1000℃が望ましいが、それ以下でもよく、
例えば約900℃でも構わない。
SrTiO3を、本発明の最も特徴とする図１にそのポイント
を示す工程により次の通り処理する。即ち、上記半導体
化されたSrTiO3を、約1000℃にて酸素中でアニール処理
を行う（アニール処理を行う工程）。このアニール処理
の時間は、１時間が望ましいが、表面の平坦性が確保さ
れればこれより短くとも、長くとも構わない。又、アニ
ール温度は約1000℃が望ましいが、それ以下でもよく、
例えば約900℃でも構わない。
【００１９】次に、室温で窒素雰囲気中において硝酸中
に浸して洗浄処理（硝酸処理）を行う（クリーニング工
程）。この洗浄処理の時間は、例えば、５分程度であ
る。又、洗浄液としては、硝酸以外の酸を用いても良い
し、H202との混合物を用いても構わない。この硝酸によ
る洗浄処理の後に、純水で約１分超音波洗浄を行う。こ
の結果TiO表面が得られる。
に浸して洗浄処理（硝酸処理）を行う（クリーニング工
程）。この洗浄処理の時間は、例えば、５分程度であ
る。又、洗浄液としては、硝酸以外の酸を用いても良い
し、H202との混合物を用いても構わない。この硝酸によ
る洗浄処理の後に、純水で約１分超音波洗浄を行う。こ
の結果TiO表面が得られる。
【００２０】ここで、ショットキー接続を作製する場
合、上記洗浄方法により洗浄した半導体化されたSrTiO3
の一方の面に、後述する方法でなるべく大気に曝さない
ようにして第１の金属を蒸着し第１の金属電極（ショッ
トキー電極）を形成する。第１の金属としては、本実施
例ではAu（金）を用い、これを電子ビーム蒸着装置を用
いて約3000Å蒸着する。第１の金属としては、その他A
g、Ni、Cu、Pt、Ge、W等の金属がある。
合、上記洗浄方法により洗浄した半導体化されたSrTiO3
の一方の面に、後述する方法でなるべく大気に曝さない
ようにして第１の金属を蒸着し第１の金属電極（ショッ
トキー電極）を形成する。第１の金属としては、本実施
例ではAu（金）を用い、これを電子ビーム蒸着装置を用
いて約3000Å蒸着する。第１の金属としては、その他A
g、Ni、Cu、Pt、Ge、W等の金属がある。
【００２１】具体的作業としては、半導体化されたSrTi
O3を窒素雰囲気のグローボックス内で上記洗浄を行った
後、例えば密封容器内に入れて電子ビーム蒸着装置内に
運搬し、そこで取り出して、上記半導体化されたSrTiO3
の一方の面に、第１の金属を電子ビーム蒸着し、ショッ
トキー接続の第１の金属電極を形成する。これにより、
なるべく大気に曝さないようにして、塵等の付着を防ぎ
ながら第１の金属電極を蒸着することができる。
O3を窒素雰囲気のグローボックス内で上記洗浄を行った
後、例えば密封容器内に入れて電子ビーム蒸着装置内に
運搬し、そこで取り出して、上記半導体化されたSrTiO3
の一方の面に、第１の金属を電子ビーム蒸着し、ショッ
トキー接続の第１の金属電極を形成する。これにより、
なるべく大気に曝さないようにして、塵等の付着を防ぎ
ながら第１の金属電極を蒸着することができる。
【００２２】さらに、上記半導体化されたSrTiO3の一方
の面に対向する他方の面に、第２の金属を蒸着して、オ
ーミック接続の第２の金属電極（オーミック電極）を形
成する。第２の金属として、本実施例では、Al（アルミ
ニューム）を蒸着する。第２の金属としては、その他A
l、Mg、Na、Nb等の金属がある。
の面に対向する他方の面に、第２の金属を蒸着して、オ
ーミック接続の第２の金属電極（オーミック電極）を形
成する。第２の金属として、本実施例では、Al（アルミ
ニューム）を蒸着する。第２の金属としては、その他A
l、Mg、Na、Nb等の金属がある。
【００２３】これにより、本実施例に係る半導体素子
は、図２に示すように、半導体化されたSrTiO3 １を挟
むように、その一方の面にAuを蒸着したショットキー接
続の第１の金属電極２が、他方の面にAlを蒸着したオー
ミック接続の第２の金属電極３が、それぞれ形成されて
成るショットキーダイオード４が得られる。このショッ
トキーダイオード４は、後述する図３で示す特性を備
え、スイッチング機能を発揮する。
は、図２に示すように、半導体化されたSrTiO3 １を挟
むように、その一方の面にAuを蒸着したショットキー接
続の第１の金属電極２が、他方の面にAlを蒸着したオー
ミック接続の第２の金属電極３が、それぞれ形成されて
成るショットキーダイオード４が得られる。このショッ
トキーダイオード４は、後述する図３で示す特性を備
え、スイッチング機能を発揮する。
【００２４】以上のような工程で製造された本実施例の
ショットキーダイオード４のダイオード特性について説
明する。図３は、図２に示すショットキーダイオード４
の第１の金属電極２とオーミック接続の第２の金属電極
３の間にバイアス電圧を印加し、ショットキーダイオー
ド４の電流変化を測定して得られたヒステレシスカーブ
を示す特性図である。なお、図３中の縦軸は電流の絶対
値を示す（後述する図４、５も同様）。
ショットキーダイオード４のダイオード特性について説
明する。図３は、図２に示すショットキーダイオード４
の第１の金属電極２とオーミック接続の第２の金属電極
３の間にバイアス電圧を印加し、ショットキーダイオー
ド４の電流変化を測定して得られたヒステレシスカーブ
を示す特性図である。なお、図３中の縦軸は電流の絶対
値を示す（後述する図４、５も同様）。
【００２５】図３によると、本発明に係るショットキー
ダイオード４では、硝酸による洗浄処理を行うことによ
り、界面に付着した不純物及び／又はSrO層（面）（不
純物及び／又はSrO層（面）を本明細書では「原因物
質」という。）が洗浄されて除去されるから、界面準位
を除去し又は少なくして、良好な界面が得られる。この
結果、ショットキーダイオード４の第１の金属電極２と
第２の金属電極３の間に、正方向に電圧を加え、減少さ
せると0.5〜1.5Ｖ近辺で直線性にすぐれ、きわめて安定
したショットキー動作が可能となる。尚、約0.5Ｖ以下
では、測定装置の都合上測定限界以下となり、一定とな
っている部分は測定装置のノイズとして観測された値で
ある。
ダイオード４では、硝酸による洗浄処理を行うことによ
り、界面に付着した不純物及び／又はSrO層（面）（不
純物及び／又はSrO層（面）を本明細書では「原因物
質」という。）が洗浄されて除去されるから、界面準位
を除去し又は少なくして、良好な界面が得られる。この
結果、ショットキーダイオード４の第１の金属電極２と
第２の金属電極３の間に、正方向に電圧を加え、減少さ
せると0.5〜1.5Ｖ近辺で直線性にすぐれ、きわめて安定
したショットキー動作が可能となる。尚、約0.5Ｖ以下
では、測定装置の都合上測定限界以下となり、一定とな
っている部分は測定装置のノイズとして観測された値で
ある。
【００２６】これに対して、図４は、La3.73%を注入し
て半導体化されたSrTiO3を、1000℃でアニールしたもの
であるが、硝酸による洗浄処理を行わなかったものを利
用し、図３同様に第１の金属電極２と第２の金属電極を
形成して成る半導体素子に、電圧を印加した場合のヒス
テレシスカーブを示す特性図である。
て半導体化されたSrTiO3を、1000℃でアニールしたもの
であるが、硝酸による洗浄処理を行わなかったものを利
用し、図３同様に第１の金属電極２と第２の金属電極を
形成して成る半導体素子に、電圧を印加した場合のヒス
テレシスカーブを示す特性図である。
【００２７】図４によると、０Ｖから正方向に徐々にバ
イアス電圧を増加しさらに減少させた場合に、その電流
の増加、減少は直線性に劣る。又、負方向にバイアス電
圧を変化させた場合に、ショットキーダイオードでは電
流が殆ど流れないべきところ、大きなリーク電流が生じ
ている。要するに、図４に係る半導体素子は、ショット
キーダイオードとしては特性が不安定である。これは、
半導体の表面が十分洗浄されていないために、界面に不
純物が付着し界面準位が存在するためであると考えられ
る。
イアス電圧を増加しさらに減少させた場合に、その電流
の増加、減少は直線性に劣る。又、負方向にバイアス電
圧を変化させた場合に、ショットキーダイオードでは電
流が殆ど流れないべきところ、大きなリーク電流が生じ
ている。要するに、図４に係る半導体素子は、ショット
キーダイオードとしては特性が不安定である。これは、
半導体の表面が十分洗浄されていないために、界面に不
純物が付着し界面準位が存在するためであると考えられ
る。
【００２８】さらに、図５は、La3.73%を注入して半導
体化されたSrTiO3について、上記硝酸による洗浄処理は
行ったが、アニール処理を行わなかったものを利用し、
図３同様に、第１の金属電極と第２の金属電極を形成し
て成る半導体素子に電圧を印加した場合のヒステレシス
カーブを示す特性図である。
体化されたSrTiO3について、上記硝酸による洗浄処理は
行ったが、アニール処理を行わなかったものを利用し、
図３同様に、第１の金属電極と第２の金属電極を形成し
て成る半導体素子に電圧を印加した場合のヒステレシス
カーブを示す特性図である。
【００２９】図５のヒステリシスカーブは、図４に類似
しており、その半導体素子は、ショットキーダイオード
としては特性が不安定である。これは、1000℃でのアニ
ール処理により表面の平坦化をしないと、その後の酸に
よる洗浄処理をしても安定した特性が得られないことを
示している。要するに、本発明のように、アニール処理
とその後の酸による洗浄処理をして初めて、図３に示す
ような安定したヒステリシスが得られる、ショットキー
ダイオードとしての所望の効果が得られることを示して
いるものである。
しており、その半導体素子は、ショットキーダイオード
としては特性が不安定である。これは、1000℃でのアニ
ール処理により表面の平坦化をしないと、その後の酸に
よる洗浄処理をしても安定した特性が得られないことを
示している。要するに、本発明のように、アニール処理
とその後の酸による洗浄処理をして初めて、図３に示す
ような安定したヒステリシスが得られる、ショットキー
ダイオードとしての所望の効果が得られることを示して
いるものである。
【００３０】次に、本発明の実施例２として、半導体不
揮発メモリ素子について、図６〜９図を参照して説明す
る。半導体不揮発メモリ素子は、図６に示すように、Ｄ
ＲＡＭのキャパシタンス部分を強誘電体キャパシタに置
き換えたものが一般的に知られている。強誘電体キャパ
シタ５は、後述するように強誘電体と、この強誘電体を
挟んだ上下電極とから構成される。
揮発メモリ素子について、図６〜９図を参照して説明す
る。半導体不揮発メモリ素子は、図６に示すように、Ｄ
ＲＡＭのキャパシタンス部分を強誘電体キャパシタに置
き換えたものが一般的に知られている。強誘電体キャパ
シタ５は、後述するように強誘電体と、この強誘電体を
挟んだ上下電極とから構成される。
【００３１】実施例に２に係る発明は、強誘電体キャパ
シタ５について次のような特徴を有する。この強誘電体
キャパシタ５は、図７に示すように、SrTiO3とLa（全重
量に対するLa重量3.73wt％）の混合物から成る下部電極
７と、下部電極７上に形成されたBi４Ti３O１２から成
る強誘電体８と、強誘電体８上に形成されたAlから成る
上部電極９とから構成される。なお、下部電極７の材料
としてはPt、IrO２等でもよい。又、強誘電体８の材料
としては、SrBi２Ta２O９やPb(ZrTi)O３等でもよい。
シタ５について次のような特徴を有する。この強誘電体
キャパシタ５は、図７に示すように、SrTiO3とLa（全重
量に対するLa重量3.73wt％）の混合物から成る下部電極
７と、下部電極７上に形成されたBi４Ti３O１２から成
る強誘電体８と、強誘電体８上に形成されたAlから成る
上部電極９とから構成される。なお、下部電極７の材料
としてはPt、IrO２等でもよい。又、強誘電体８の材料
としては、SrBi２Ta２O９やPb(ZrTi)O３等でもよい。
【００３２】この強誘電体キャパシタ５の製造工程は次
の通りである。まず下部電極７上に強誘電体８を蒸着に
より形成する。次に強誘電体８の表面（上面）を、窒素
ガス等の、雰囲気不活性ガス、又は炭化物を含まないガ
ス雰囲気内において硝酸を用いてエッチング処理し、界
面準位の起因となる原因物質を除去し、電気的に清浄な
表面とする。次に強誘電体８上に上部電極９を蒸着によ
り形成する。エッチング処理は、酸化性の強い酸であれ
ば硝酸以外の酸でもよい。
の通りである。まず下部電極７上に強誘電体８を蒸着に
より形成する。次に強誘電体８の表面（上面）を、窒素
ガス等の、雰囲気不活性ガス、又は炭化物を含まないガ
ス雰囲気内において硝酸を用いてエッチング処理し、界
面準位の起因となる原因物質を除去し、電気的に清浄な
表面とする。次に強誘電体８上に上部電極９を蒸着によ
り形成する。エッチング処理は、酸化性の強い酸であれ
ば硝酸以外の酸でもよい。
【００３３】以上のような工程で製造された実施例２に
係る強誘電体キャパシタ５の特性について説明する。図
８は、図７に示す強誘電体キャパシタ５の上部電極９と
下部電極７との間にバイアス電圧を印加し、そのキャパ
シタンスを測定して得られた特性図（バイアス電圧−キ
ャパシタンス）である。図９は、図７に示す強誘電体キ
ャパシタ５と同じ構造であるが、本発明のような強誘電
体８の表面の処理をなにも行わない強誘電体キャパシタ
５の特性図である。
係る強誘電体キャパシタ５の特性について説明する。図
８は、図７に示す強誘電体キャパシタ５の上部電極９と
下部電極７との間にバイアス電圧を印加し、そのキャパ
シタンスを測定して得られた特性図（バイアス電圧−キ
ャパシタンス）である。図９は、図７に示す強誘電体キ
ャパシタ５と同じ構造であるが、本発明のような強誘電
体８の表面の処理をなにも行わない強誘電体キャパシタ
５の特性図である。
【００３４】強誘電体８の表面の処理をなにも行わない
従来の強誘電体キャパシタ５では、図９に示すように、
履歴が現れ制御不能な特性を示している。この原因は、
強誘電体自体の履歴特性ではなく、強誘電体の界面に不
純物が付着し界面準位が存在するために、電荷が蓄積さ
れリーク電流が生じ、この結果、キャパシタンス特性が
安定しないものと考えられる。
従来の強誘電体キャパシタ５では、図９に示すように、
履歴が現れ制御不能な特性を示している。この原因は、
強誘電体自体の履歴特性ではなく、強誘電体の界面に不
純物が付着し界面準位が存在するために、電荷が蓄積さ
れリーク電流が生じ、この結果、キャパシタンス特性が
安定しないものと考えられる。
【００３５】しかしながら、本発明の実施例２に係る強
誘電体キャパシタ５は、図８で示すように、ヒステリシ
スの除去が実現され、電気的に制御性の良いキャパシタ
ンス特性が得られた。即ち、強誘電体８の表面（上面）
を強い酸性の酸等によるエッチング処理し、界面順位の
原因となる物質を除去することで、界面順位が原因とな
る電荷の蓄積を低減させて電流のリークの低減を実現
し、この結果、制御可能な電気特性が得られ、しかも広
い範囲で均一な誘電体薄膜を得ることができる。
誘電体キャパシタ５は、図８で示すように、ヒステリシ
スの除去が実現され、電気的に制御性の良いキャパシタ
ンス特性が得られた。即ち、強誘電体８の表面（上面）
を強い酸性の酸等によるエッチング処理し、界面順位の
原因となる物質を除去することで、界面順位が原因とな
る電荷の蓄積を低減させて電流のリークの低減を実現
し、この結果、制御可能な電気特性が得られ、しかも広
い範囲で均一な誘電体薄膜を得ることができる。
【００３６】以上、本発明の実施の形態を実施例に基づ
いて説明したが、本発明に係る半導体素子及びその製造
方法は、上記実施例のようにショットキーダイオードや
強誘電体素子等のスイッチング素子やメモリー素子等と
して利用されるのみだけではなく、ＭＯＳ半導体素子等
の半導体素子にも適用されるものである。
いて説明したが、本発明に係る半導体素子及びその製造
方法は、上記実施例のようにショットキーダイオードや
強誘電体素子等のスイッチング素子やメモリー素子等と
して利用されるのみだけではなく、ＭＯＳ半導体素子等
の半導体素子にも適用されるものである。
【００３７】
【発明の効果】以上の構成の本発明に係る半導体素子及
びその製造方法によれば、従来は必要であったオゾン発
生器等を使用することなく、酸化物半導体において界面
準位の少ない良好な界面を簡単に得ることが出来る。
びその製造方法によれば、従来は必要であったオゾン発
生器等を使用することなく、酸化物半導体において界面
準位の少ない良好な界面を簡単に得ることが出来る。
【００３８】特に、比較的キャリアの濃度の高い酸化物
半導体においても、良好な界面を簡単に得ることができ
る。これによって、逆方向電流をきわめて小さくできる
ショットキーダイオード等、界面制御において優れた特
性を有する半導体素子を酸化物半導体により簡単かつ大
量に製造することが可能となる。
半導体においても、良好な界面を簡単に得ることができ
る。これによって、逆方向電流をきわめて小さくできる
ショットキーダイオード等、界面制御において優れた特
性を有する半導体素子を酸化物半導体により簡単かつ大
量に製造することが可能となる。
【００３９】さらに、本発明によれば、強誘電体キャパ
シタについても、強誘電体表面を酸等によるエッチング
処理し、界面順位の原因となる物質を除去することで、
界面順位が原因となる電荷の蓄積を低減させ電流のリー
クの低減を実現し、この結果制御可能なな電気特性が得
られ、しかも広い範囲で均一な誘電体薄膜を得ることが
できる。
シタについても、強誘電体表面を酸等によるエッチング
処理し、界面順位の原因となる物質を除去することで、
界面順位が原因となる電荷の蓄積を低減させ電流のリー
クの低減を実現し、この結果制御可能なな電気特性が得
られ、しかも広い範囲で均一な誘電体薄膜を得ることが
できる。
【図１】本発明に係る実施例１を説明する図であり、半
導体化されたSrTiO3の表面処理工程のフロー図である。
導体化されたSrTiO3の表面処理工程のフロー図である。
【図２】本発明に係る半導体素子及び製造方法の実施例
であるショットキーダイオードを示す図である。
であるショットキーダイオードを示す図である。
【図３】図２に示す本発明に係るショットキーダイオー
ドの電圧−電流特性を示す図である。
ドの電圧−電流特性を示す図である。
【図４】硝酸処理前の（硝酸処理をしない）SrTiO3基板
を用いて作成したAu/SrTiO3ショットキーダイオードの
特性を示す図である。
を用いて作成したAu/SrTiO3ショットキーダイオードの
特性を示す図である。
【図５】硝酸処理はしたが、アニール処理をしないSrTi
O3基板を用いて作成したAu/SrTiO3ショットキーダイオ
ードの特性を示す図である。
O3基板を用いて作成したAu/SrTiO3ショットキーダイオ
ードの特性を示す図である。
【図６】本発明の実施例２を説明する図であり、強誘電
体キャパシタを有する半導体不揮発メモリ素子を示す図
である。
体キャパシタを有する半導体不揮発メモリ素子を示す図
である。
【図７】本発明の実施例２における強誘電体キャパシタ
を示す図である。
を示す図である。
【図８】本発明の実施例２の強誘電体キャパシタの電圧
−電流特性を示す図である。
−電流特性を示す図である。
【図９】硝酸でエッチング処理をしない強誘電体キャパ
シタの電圧−電流特性を示す図である。
シタの電圧−電流特性を示す図である。
１ 半導体化されたSrTiO3（SrTiO3基板） ２ 第１の金属電極（ショットキー電極） ３ 第２の金属電極（オーミック電極） ４ ショットキーダイオード ５ 強誘電体キャパシタ ６ ダイオード ７ 下部電極 ８ 強誘電体 ９ 上部電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242 Ｈ０１Ｌ 27/10 ６５１ 29/48 Ｆ Ｆターム(参考） 4M104 AA10 BB02 BB04 BB05 BB06 BB08 BB09 BB18 BB36 CC01 CC03 DD22 DD26 GG03 HH17 HH20 5F043 AA40 BB30 DD02 DD10 GG10 5F083 AD21 GA06 JA14 JA15 JA17 JA36 JA38 JA43 PR05
Claims (9)
- 【請求項１】 酸化物半導体を用いた半導体素子であ
って、 上記酸化物半導体は、酸素中1000℃でアニール処理が行
われ、その後で、不活性ガス、又は炭化物を含まないガ
ス雰囲気内において酸を用いて洗浄処理されることによ
り、界面準位の起因となる原因物質が除去され、電気的
に清浄な表面とされていることを特徴とする半導体素
子。 - 【請求項２】 上記電気的に清浄された酸化物半導体
の一面に、第１の金属が蒸着されショットキー接続の第
１の金属電極が形成されており、上記一面に対向する他
面に第２の金属が蒸着され、オーミック接続の第２の金
属電極が形成されていることを特徴とする請求項１記載
の半導体素子。 - 【請求項３】 強誘電体キャパシタを有する半導体素
子であって、 上記強誘電体キャパシタは、下部電極、該下部電極上に
形成された強誘電体及び該強誘電体に形成された上部電
極から成り、 上記強誘電体は、不活性ガス、又は炭化物を含まないガ
ス雰囲気内において酸を用いてエッチング処理されるこ
とにより、界面準位の起因となる原因物質が除去され、
電気的に清浄な表面とされていることを特徴とする半導
体素子。 - 【請求項４】 上記強誘電体キャパシタとｐｎ接合ダ
イオードとが直列接続されて構成される不揮発メモリ素
子であることを特徴とする請求項３記載の半導体素子。 - 【請求項５】 上記不活性ガス、又は炭化物を含まな
いガス雰囲気とは窒素ガス雰囲気であることを特徴とす
る請求項１、２、３又は４記載の半導体素子。 - 【請求項６】 酸化物半導体を酸素中1000℃ でアニ
ール処理を行う工程と、上記アニールを行った酸化物半
導体を、不活性ガス、又は炭化物を含まないガス雰囲気
内において酸を用いた洗浄処理を行うことにより、界面
準位の起因となる原因物質を除去し、電気的に清浄な表
面を得るクリーニング工程とを含むことを特徴とする半
導体素子の製造方法。 - 【請求項７】 上記電気的に清浄された酸化物半導体
の一面に、第１の金属を蒸着してショットキー接続の第
１の金属電極を形成するととともに、上記一面に対向す
る他面に第２の金属を蒸着してオーミック接続の第２の
金属電極を形成することを特徴とする請求項６記載の半
導体素子の製造方法。 - 【請求項８】 強誘電体キャパシタを有する半導体素
子の製造方法であって、 上記強誘電体キャパシタは、 まず下部電極上に強誘電体を蒸着により形成し、 次に上記強誘電体の表面を、不活性ガス、又は炭化物を
含まないガス雰囲気内において酸を用いてエッチング処
理し、界面準位の起因となる原因物質を除去し、電気的
に清浄な表面とし、 次に上記強誘電体上に上部電極を蒸着により形成するこ
とによって、 製造することを特徴とする半導体素子の製造方法。 - 【請求項９】 上記不活性ガス、又は炭化物を含まな
いガス雰囲気とは窒素ガス雰囲気であることを特徴とす
る請求項６、７又は８記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000081003A JP2001244482A (ja) | 1999-12-22 | 2000-03-22 | 半導体素子及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-363887 | 1999-12-22 | ||
| JP36388799 | 1999-12-22 | ||
| JP2000081003A JP2001244482A (ja) | 1999-12-22 | 2000-03-22 | 半導体素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001244482A true JP2001244482A (ja) | 2001-09-07 |
Family
ID=26581523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000081003A Pending JP2001244482A (ja) | 1999-12-22 | 2000-03-22 | 半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001244482A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011052437A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Non-linear element, display device including non-linear element, and electronic device including display device |
| US8598635B2 (en) | 2009-10-30 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
| US8704218B2 (en) | 2009-10-30 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide semiconductor film |
-
2000
- 2000-03-22 JP JP2000081003A patent/JP2001244482A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011052437A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Non-linear element, display device including non-linear element, and electronic device including display device |
| US8492806B2 (en) | 2009-10-30 | 2013-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Non-linear element, display device including non-linear element, and electronic device including display device |
| US8598635B2 (en) | 2009-10-30 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
| US8704218B2 (en) | 2009-10-30 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide semiconductor film |
| US8791456B2 (en) | 2009-10-30 | 2014-07-29 | Semiconductor Energy Laboratory Co. Ltd. | Non-linear element, display device including non- linear element, and electronic device including display device |
| US9112041B2 (en) | 2009-10-30 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Transistor having an oxide semiconductor film |
| US9385114B2 (en) | 2009-10-30 | 2016-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Non-linear element, display device including non-linear element, and electronic device including display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5970337A (en) | Ferroelectric film capacitor with intergranular insulation | |
| JP4194269B2 (ja) | 強誘電体メモリ集積回路用の強誘電体キャパシタ素子の製造方法 | |
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| JP3363301B2 (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| US6498097B1 (en) | Apparatus and method of forming preferred orientation-controlled platinum film using oxygen | |
| US6309894B1 (en) | Semiconductor memory and method of manufacturing the same | |
| US20060038214A1 (en) | Low voltage drive ferroelectric capacitor | |
| US7247551B2 (en) | Substrate for electronic device, method for manufacturing substrate for electronic device, and electronic device | |
| JP3628041B2 (ja) | 半導体装置の製造方法 | |
| CN103346255B (zh) | 一种异质结、铁电隧道结及其制备方法和应用 | |
| JP3435633B2 (ja) | 薄膜積層体、薄膜キャパシタ、およびその製造方法 | |
| US7008801B2 (en) | Method of forming ferroelectric thin films on a high-k layer | |
| JPH11186523A (ja) | 絶縁体材料、絶縁膜被覆基板、その製造方法及びその用途 | |
| US5645976A (en) | Capacitor apparatus and method of manufacture of same | |
| US6403441B1 (en) | Method for fabricating storage capacitor using high dielectric constant material | |
| US6139971A (en) | Stratified structure with a ferroelectric layer and process for producing the same | |
| JPH07263570A (ja) | 誘電体装置の製造方法 | |
| JP2001244482A (ja) | 半導体素子及びその製造方法 | |
| JPH08213560A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JP2001181089A (ja) | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| JPH0969614A (ja) | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 | |
| JP3198453B2 (ja) | 半導体装置及びその製造方法 | |
| JP3545850B2 (ja) | 強誘電体薄膜素子 | |
| US7329548B2 (en) | Integration processes for fabricating a conductive metal oxide gate ferroelectric memory transistor |