JP2011071730A - 黒レベル調整装置および黒レベル調整方法 - Google Patents
黒レベル調整装置および黒レベル調整方法 Download PDFInfo
- Publication number
- JP2011071730A JP2011071730A JP2009220902A JP2009220902A JP2011071730A JP 2011071730 A JP2011071730 A JP 2011071730A JP 2009220902 A JP2009220902 A JP 2009220902A JP 2009220902 A JP2009220902 A JP 2009220902A JP 2011071730 A JP2011071730 A JP 2011071730A
- Authority
- JP
- Japan
- Prior art keywords
- value
- clamp
- black level
- clamp parameter
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】回路特性にばらつきがある場合でも、黒レベル補正に用いる補正範囲を正確に算出し、高速に黒レベル調整を行うことが可能な黒レベル調整装置および黒レベル調整方法を提供することを目的とする。
【解決手段】クランプパラメータ生成回路15およびVREF発生回路17では、OB値と黒レベル基準値とに基づいてクランプパラメータを生成し、クランプパラメータに応じたクランプ電圧をA/D変換回路11にフィードバックし、クランプパラメータとOB値との線形関係を利用して、クランプパラメータを更新する。
【選択図】図1
【解決手段】クランプパラメータ生成回路15およびVREF発生回路17では、OB値と黒レベル基準値とに基づいてクランプパラメータを生成し、クランプパラメータに応じたクランプ電圧をA/D変換回路11にフィードバックし、クランプパラメータとOB値との線形関係を利用して、クランプパラメータを更新する。
【選択図】図1
Description
本発明は、黒レベル調整装置および黒レベル調整方法に関する。
従来より、CMOSイメージセンサ等の固体撮像素子の撮像信号には、暗電流による黒レベル分のノイズが含まれていることが知られている。黒レベル補正方法として、遮光されている部分の画素から黒レベルを取得し、遮光されていない有効画素領域の信号レベルからこの黒レベルを減算する方法が公知である。
例えば、特許文献1では、OB誤差が、誤差検出器がDACの入力信号レベルを1ステップ変化させた場合に補正の効果が得られる範囲である補正範囲に属するか否かによって、DACの入力信号レベルを変化させるか否かを決定する技術が開示されている。
しかしながら、特許文献1では、黒レベル補正に用いる補正範囲を、D/A変換回路の仕様とA/D変換回路の仕様とによって固定的に把握できるものとして扱い、予め補正範囲を記憶したテーブルに基づいて、黒レベル補正に用いる補正範囲を決定するものである。そのため、基準波形を用いてA/D変換を行う場合に、基準波形発生回路の特性にばらつきが生じると、正確な補正範囲を決定することができないという問題がある。
本発明は、上記課題に鑑みてなされたものであり、回路特性にばらつきがある場合でも、黒レベル補正に用いる補正範囲を正確に算出し、高速に黒レベル調整を行うことが可能な黒レベル調整装置および黒レベル調整方法を提供することを目的とする。
本願発明の一態様によれば、固体撮像素子のオプティカルブラック部の撮像信号をA/D変換回路でA/D変換した画素信号値(以下、「OB値」という)が黒レベル基準値になるように調整する黒レベル調整装置であって、前記OB値と前記黒レベル基準値とに基づいてクランプパラメータを生成し、当該クランプパラメータに応じたクランプ電圧を前記A/D変換回路にフィードバックする黒レベル補正手段を備え、前記黒レベル補正手段は、前記クランプパラメータと前記OB値との線形関係を利用して、前記クランプパラメータを更新することを特徴とする黒レベル調整装置が提供される。
また、本願発明の一態様によれば、固体撮像素子のオプティカルブラック部の撮像信号をA/D変換回路でA/D変換した画素信号値(以下、「OB値」という)が黒レベル基準値になるように調整する黒レベル調整方法であって、前記OB値と前記黒レベル基準値とに基づいてクランプパラメータを生成し、当該クランプパラメータに応じたクランプ電圧を前記A/D変換回路にフィードバックする黒レベル補正工程を含み、前記黒レベル補正工程では、前記クランプパラメータと前記OB値との線形関係を利用して、前記クランプパラメータを更新することを特徴とする黒レベル調整方法が提供される。
本発明によれば、回路特性にばらつきがある場合でも、黒レベル補正に用いる補正範囲を正確に算出し、高速に黒レベル調整を行うことが可能な黒レベル調整装置を提供することが可能になるという効果を奏する。
以下に添付図面を参照して、本発明の実施の形態に係る黒レベル調整装置および黒レベル調整方法を説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、下記実施の形態における構成要素には、当業者が容易に想定できるものまたは実質的に同一のものが含まれる。
(実施の形態)
図1は、本発明の実施の形態に係る黒レベル調整装置および黒レベル調整方法を適用した増幅型のCMOSイメージセンサ1の回路構成を示す図である。CMOSイメージセンサ1は、図1に示すように、画素部10と、A/D変換回路11と、シリアルI/F12と、コマンド制御回路13と、タイミング発生回路14と、クランプパラメータ生成回路15と、水平シフトレジスタ16と、VREF発生回路17と、垂直シフトレジスタ(ES)18と、垂直シフトレジスタ(RO)19と、パルスセレクタ20と、バイアス発生回路21とを備えている。
図1は、本発明の実施の形態に係る黒レベル調整装置および黒レベル調整方法を適用した増幅型のCMOSイメージセンサ1の回路構成を示す図である。CMOSイメージセンサ1は、図1に示すように、画素部10と、A/D変換回路11と、シリアルI/F12と、コマンド制御回路13と、タイミング発生回路14と、クランプパラメータ生成回路15と、水平シフトレジスタ16と、VREF発生回路17と、垂直シフトレジスタ(ES)18と、垂直シフトレジスタ(RO)19と、パルスセレクタ20と、バイアス発生回路21とを備えている。
シリアルI/F12は、外部より供給されるデータDATAを取り込んで、コマンド制御回路13に供給する。コマンド制御回路13は、シリアルI/F12からのデータDATAに応じたコマンドを生成して、タイミング発生回路14、クランプパラメータ生成回路15、およびVREF発生回路17に出力する。
画素部10は、複数のトランジスタとフォトダイオードPDで構成されるセル(画素)が2次元的に複数配置されている。画素部10には、レンズ50を介して光が入射され、光電変換によって入射光量に応じた電荷が生成される。画素部10の上部には、ノイズキャンセル回路を含む10bitのカラム型のA/D変換回路11が配置されている。画素部10で発生した電荷に対応するアナログ信号は、A/D変換回路11に供給され、デジタル信号に変換されて、ラッチされる。このラッチされたデジタル信号は、水平シフトレジスタ16により順次転送されて読み出される。水平シフトレジスタ16から読み出されたデジタル信号OUT0〜OUT9は、外部に出力される。
A/D変換回路11では、VREF発生回路17からの三角波のレベルを基に、コンパレータと10bitデジタルカウンタを用い各セルの信号を10bitの0〜1023レベルのデジタル信号に変換している。クランプパラメータ生成回路15およびVREF発生回路17は、画素部10のオプティカルブラック部の撮像信号をA/D変換回路11でA/D変換した画素信号値(以下、「OB値」という)が黒レベル基準値になるように調整するものであり、OB値と黒レベル基準値に基づいてクランプパラメータCLAMP_PARAMを生成し、当該クランプパラメータCLAMP_PARAMに応じたクランプ電圧をA/D変換回路11にフィードバックする黒レベル補正手段として機能する。
クランプパラメータ生成回路15は、三角波のリセットレベルになるクランプ電圧を制御するクランプパラメータCLAMP_PARAMを生成して、VREF発生回路17に出力する。
VREF発生回路17は、メインクロック信号MCKに応答して動作し、A/D変換(ADC)用の基準波形VREF(三角波、クランプ電圧)を生成して、A/D変換回路11に供給する回路である。三角波の振幅は、シリアルインターフェース(シリアルI/F)12に入力されるデータDATAによって制御され、クランプ電圧は、クランプパラメータ生成回路15から入力されるクランプパラメータCLAMP_PARAMによって制御される。
また、画素部10に隣接して、信号読み出し用の垂直シフトレジスタ(ES)18、蓄積時間制御用の垂直レジスタ(RO)19、およびパルスセレクタ20がそれぞれ配置されている。
タイミング発生回路14には、上記メインクロック信号MCKとともに、シリアルインターフェース12に入力されるコマンドがコマンドデコーダ13でデコードされて、供給される。画素部10からの読み出しは、タイミング発生回路14から出力されるパルス信号S1〜S4,ESR,VRR,RESET,ADRES,READによって行われる。パルス信号S1〜S4はA/D変換回路11に、パルス信号ESRはESレジスタ18に、パルス信号VRRはROレジスタ19に、パルス信号RESET,ADRES,READはパルスセレクタ20にそれぞれ供給される。上記垂直レジスタ(ES)18と垂直レジスタ(RO)19により画素部10の垂直ラインが選択される。上記パルス信号RESET,ADRES,READは、上記パルスセレクタ20を介して画素部10へ供給される。この画素部10には、バイアス発生回路21からバイアス電圧VVLが印加されている。
具体的には、画素部10の各セルでは、垂直シフトレジスタ(ES)18で選択される水平ラインの各フォトダイオード(PD)で蓄積していた信号を排出する。各セルの蓄積時間は、外部より供給されるDATAにより設定され、垂直シフトレジスタ(RO)19で選択される水平ラインと垂直シフトレジスタ(ES)18で選択される水平ラインとの間の水平ライン数に対応する。垂直シフトレジスタ(ES)18は、垂直シフトレジスタ(RO)19による選択の前に水平ラインを選択している。垂直シフトレジスタ(ES)19で選択された水平ラインは、垂直シフトレジスタ(RO)19で選択される水平ラインに対して一定のライン数離れている。これにより、各フォトダイオード(PD)で蓄積する信号量が制御される。蓄積時間後、各セルでは、垂直シフトレジスタ(RO)18で選択された水平ラインにおけるフォトダイオード(PD)の信号を読み出す。
図2は、図1に示したCMOSイメージセンサ1における画素部10およびA/D変換回路11の具体的な構成例を示す回路図である。画素部10における各々のセル(画素)は、行選択トランジスタTa、増幅トランジスタTb、リセットトランジスタTc、読み出しトランジスタTd、およびフォトダイオードPDから構成されている。トランジスタTa,Tbの電流通路は、電源VDDと垂直信号線VLIN間に直列接続される。トランジスタTaのゲートにはパルス信号ADRESnが供給される。トランジスタTcの電流通路は、電源VDDとトランジスタTbのゲート(検出部FD)との間に接続され、そのゲートにパルス信号RESETnが供給される。また、トランジスタTdの電流通路の一端は、検出部FDに接続され、そのゲートにパルス信号READnが供給される。そして、トランジスタTdの電流通路の他端にフォトダイオードPDのカソードが接続され、このフォトダイオードPDのアノードは接地されている。
画素部10の下部には、ソースフォロワ回路用の負荷トランジスタTLMが水平方向に配置されている。これら負荷トランジスタTLMの電流通路は垂直信号線VLINと接地点間に接続され、そのゲートにはバイアス発生回路21からバイアス電圧VVLが印加される。A/D変換回路11中には、ノイズキャンセラ用の容量C1,C2が配置されると共に、垂直信号線VLINの信号を伝達するためのトランジスタTS1、A/D変換用の基準波形を入力するためのトランジスタTS2、および2段のコンパレータ回路COMP1,COMP2が配置されている。コンパレータ回路COMP1,COMP2間には、キャパシタC3が接続されている。
コンパレータ回路COMP1は、インバータINV1と、このインバータINV1の入力端と出力端間に電流通路が接続されたトランジスタTS3とで構成されている。コンパレータ回路COMP2は、インバータINV2と、このインバータINV2の入力端と出力端間に電流通路が接続されたトランジスタTS4とで構成されている。トランジスタTS1のゲートにはタイミング発生回路14から出力されるパルス信号S1、トランジスタTS2のゲートにはパルス信号S2、トランジスタTS3のゲートにはパルス信号S3、およびトランジスタTS4のゲートにはパルス信号S4がそれぞれ供給される。コンパレータ回路COMP2から出力されるデジタル信号はラッチ回路33でラッチされラインメモリ31に転送された後、水平シフトレジスタ16を動作させて、10ビットのデジタル信号DATA0〜DATA9が順次出力されるようになっている。
上記のような構成において、例えば垂直信号線VLINのnラインの信号を読み出すためには、パルス信号ADRESnを“H”レベルにすることで増幅用トランジスタTbと負荷用トランジスタTLMからなるソースフォロワ回路を動作させる。そして、フォトダイオードPDで光電変換して得た信号電荷を一定期間蓄積し、読み出しを行う前に検出部FDにおける暗電流などのノイズ信号を除去するために、パルス信号RESETnを“H”レベルに設定してトランジスタTcをオンして、検出部FDをVDD電圧=2.8Vにセットする。これによって、垂直信号線VLINには基準となる検出部FDに信号がない状態の電圧(リセットレベル)が出力される。この時、パルス信号S1,S3,S4をそれぞれ“H”レベルにしてトランジスタTS1,TS3,TS4をオンさせることで、コンパレータ回路COMP1とCOMP2のA/D変換レベルを設定すると共に、垂直信号線VLINのリセットレベルに対応した量の電荷を容量C1に蓄積する。この時、VREF発生回路17から出力される三角波VREFの振幅は、中間レベル(クランプ電圧)に設定して読み出しを行っている。このクランプ電圧は、画素部10の遮光画素(OB)部の信号レベルとなり、このレベルをA/D変換した値が64LSB(黒レベル基準値)になるように調整することで黒レベル調整を行っている。
次に、パルス信号(読み出しパルス)READnを“H”レベルにして読み出しトランジスタTdをオンさせ、フォトダイオードPDで生成して蓄積した信号電荷を検出部FDに読み出す。これによって、垂直信号線VLINには、検出部FDの電圧(信号+リセット)レベルが読み出される。この時、パルス信号S1を“H”レベル、パルス信号S3を“L”レベル、パルス信号S4を“L”レベル、パルス信号S2を“H”レベルにすることで、トランジスタTS1がオン、トランジスタTS3がオフ、トランジスタTS4がオフ、トランジスタTS2がオンとなり、「垂直信号線VLINの信号+リセットレベル」に対応する電荷が容量C2に蓄積される。この際、容量C1は、コンパレータ回路COMP1の入力端がハイインピーダンス状態となっているため、リセットレベルが保持されたままになっている。
その後、三角波VREFのレベルを増加させることで容量C1とC2の合成容量を介して、コンパレータ回路COMP1,COMP2でA/D変換する。上記三角波は、10ビット(0〜1023レベル)で発生させ、A/D変換レベルを10ビットのカウンタで判定してラッチ回路33でデータを保持する。1023レベルのA/D変換後、ラッチ回路33のデータをラインメモリ31へ転送している。容量C1に蓄積したリセットレベルは、容量C2に蓄積したリセットレベルと極性が逆になるため、リセットレベルはキャンセルされ、実質的に容量C2の信号成分でA/D変換が実行される。このリセットレベルを除去する動作を低ノイズ化処理動作(CDS動作:Correlated Double Sampling、相関二重サンプリング)と呼ぶ。
図3〜図7を参照して、クランプパラメータ生成回路15,VREF発生回路17、A/D変換回路11の黒レベル調整の原理を説明する。図3は、画素部10の遮光画素と受光画素を説明するための図、図4は、遮光画素と受光画素の画素信号値を説明するための図、図5は、A/D変換回路11のA/D変換動作を説明するための図、図6は、クランプパラメータCLAMP_PARAMとOB値を説明するための図(従来技術)、図7は、クランプパラメータCLAMP_PARAMとOB値を説明するための図(本実施の形態)である。
図3に示すように、画素部10は、遮光されている部分(オプティカルブラック部)の遮光画素と、光が当たる部分(有効画素部)の受光画素とを備えている。図4に示すように、遮光画素の画素信号値は、クランプ電圧と暗電流分が含まれている。受光画素の画素信号値は、クランプ電圧と、暗電流分と、光電変換分が含まれている。このように、受光画素の画素信号値には、光が当たらない状態でも発生するクランプ電圧および暗電流分が含まれているため、遮光画素を使用して、黒レベル基準を生成している。
A/D変換回路11では、図5(a)に示すように、VREF発生回路17で生成される三角波VREFを使用して、VREFがクランプ電圧+画素信号電圧値と一致したときのデジタルカウンタの値を画素信号値としている。アナログゲインは、このVREFの傾きによって決まる。図5(b)に示すように、アナログゲインの値を大きくするとVREFの傾きが小さくなり、同じ画素信号値を得るのに必要なクランプ電圧は小さくなる。
黒レベル調整は、上述したように、OB値が64LSBになるようにクランプ電圧を調整する動作である。具体的には、取得したOB値を黒レベル基準値(64LSB)と比較し、OB値が大きい場合は、クランプパラメータCLAMP_PARAMを減少させる一方、OB値が小さい場合は、クランプパラメータCLAMP_PARAMを増加させ、OB値と黒レベル基準値との差が零になるまでクランプ電圧の調整を繰り返す。
ここで、クランプパラメータCLAMP_PARAMはアナログゲインに連動するので、アナログゲインパラメータをAG_PARAMとすると、ADD_CP=(1/2)^k×(1/AG_PARAM)とする(ただし、k=1〜8)。
従来の黒レベル調整方法を図6を参照して説明する。図6において、横軸はフィードバック回数、縦軸は、クランプパラメータCLAMP_PARAM、OB値を示している。
図6に示すように、黒レベル調整開始前のOB値は128LSBであるので、次のA/D変換に使用するクランプパラメータCLAMP_PARAMをADD_CP(例えば、8値)減少させる。次の(フィードバック1回目)のOB値は120LSBとなるので、基準値64LSBよりも大きいため、再度、クランプパラメータCLAMP_PARAMクランプパラメータをADD_CP減少させる。これを繰り返し、8回フィードバックしたところでOB値が64LSBになり、黒レベル調整が完了する。
図6に示すように、黒レベル調整開始前のOB値は128LSBであるので、次のA/D変換に使用するクランプパラメータCLAMP_PARAMをADD_CP(例えば、8値)減少させる。次の(フィードバック1回目)のOB値は120LSBとなるので、基準値64LSBよりも大きいため、再度、クランプパラメータCLAMP_PARAMクランプパラメータをADD_CP減少させる。これを繰り返し、8回フィードバックしたところでOB値が64LSBになり、黒レベル調整が完了する。
アナログゲインが大きいとき、すなわちVREFの傾きが小さいときはADD_CPの値が小さくなり、クランプパラメータCLAMP_PARAMを少しずつしか増減できない。従来の黒レベル調整方法では、ADD_CPの値が一定値であるので、OB値が黒レベル基準値から大きくずれている場合、黒レベル基準値に収束するのに時間がかかってしまう。図7に示す例では、8回のフィードバックが必要となる。係数kの値を小さくすると、ADD_CPは大きくなるが、クランプパラメータCLAMP_PARAMの増減幅が大きくなるため、黒レベル基準値に収束できなくなる場合がある。
図6に示したように、クランプパラメータCLAMP_PARAMとOB値には線形関係がある。そこで本実施の形態では、クランプパラメータCLAMP_PARAMとOB値の線形関係を利用して、回路特性にバラツキがあっても正確に補正範囲を算出して、高速にOB値を黒レベル基準値に収束させる方法を提案する。具体的には、クランプパラメータCLAMP_PARAMを所定値に設定した場合のOB値を取得し、また、クランプパラメータCLAMP_PARAMの所定値からADD_CP(基準調整量)を減じてクランプパラメータCLAMP_PARAMを更新し、当該更新したクランプパラメータCLAMP_PARAMに設定した場合のOB値を取得する。クランプパラメータCLAMP_PARAMを所定値に設定した場合のOB値から更新したクランプパラメータCLAMP_PARAMに設定した場合のOB値を減算して第1の差分(SUB_DL)を算出し、更新したクランプパラメータに設定した場合のOB値から黒レベル基準値を減算して第2の差分(SUB_OB)を算出する。そして、OB値とクランプパラメータCLAMP_PARAMの線形性より、第2の差分を第1の差分で除算した値(SUB_OB/SUB_DL)に、ADD_CP(基準調整量)を乗算した値を、更新したクランプパラメータCLAMP_PARAMから減算して、クランプパラメータCLAMP_PARAMを更新し、OB値を黒レベル基準値に一致させる。
本実施の形態の黒レベル調整方法を、図7を参照して具体的に説明する。図7において、横軸はフィードバック回数、縦軸は、クランプパラメータCLAMP_PARAM、OB値を示している。図7に示すように、黒レベル調整開始前(クランプパラメータCLAMP_PARAMが所定値の場合)のOB値は128LSBである。1回目のフィードバックでは、従来技術と同様に、クランプパラメータCLAMP_PARAMをADD_CP(例えば、1値)減少させたクランプパラメータCLAMP_PARAMを使用し、OB値を取得すると、OB値は、120LSBとなり、8LSB(SUB_DL)減少する。黒レベル基準値と現在のOB値との差(SUB_OB)は、56LSBであるので、SUB_OB/SUB_DL(=DIV_OB)倍のADD_CP、すなわち、(56/8=7)倍のADD_CPを、現在のクランプパラメータCLAMP_PARAMから減少させたクランプパラメータCLAMP_PARAMを2回目のフィードバックで使用すると、OB値は64LSBとなり、黒レベル基準値に一致させることができる。このように、フィードバック回数が2回で済み、従来技術に比して、高速に黒レベル調整を行うことが可能となる。
図8はクランプパラメータ生成回路15の構成を示す図である。クランプパラメータ生成回路15は、図8に示すように、クランプパラメータ更新部41と、OB値変化率算出部42と、クランプ増減判定部43と、OB値取得部44と、レジスタ45とを備えている。
OB値取得部44は、1HのOB値の平均値を算出する。OB値変化率算出部42は、今回のOB値の平均値とレジスタ45に格納されている1H前のOB値の平均値との差分SUB_DLを算出して、クランプ増減判定部43に出力する。
クランプ増減判定部43は、今回の1HのOB値の平均値と黒レベル基準値(64LSB)との差分SUB_OBを算出し、SUB_OBをSUB_DLで除算して、DIV_OB=SUB_OB/SUB_DLを算出し、SUB_OBがSUB_DLの何倍であるかを算出する。また、クランプ増減判定部43は、ADD_CPとDIV_OBを乗算して得られる調整値SFT_CPをクランプパラメータ更新部41に出力する。
クランプパラメータ更新部41は、クランプパラメータCLAMP_PARAMから調整値SFT_CP除算することにより更新し、更新したクランプパラメータCLAMP_PARAMをVREF発生回路17に出力する。
図9は、図8に示すクランプパラメータ生成回路15のクランプパラメータCLAMP_PARAMを生成する動作を説明するためのフローチャートである。クランプパラメータ生成回路15では、不図示のコントローラから黒レベル補正の実行コマンドが入力されると、図9のフローに示す処理を実行する。
図9において、まず、クランプパラメータ更新部41は、クランプパラメータCLAMP_PARAMを所定値に設定する(ステップS1)。VREF生成回路17は、設定されたクランプパラメータCLAMP_PARAMに応じたVREFをA/D変換回路11に出力する。ADRESn(1ライン目)で選択された画素部10のラインの信号が読み出されて、A/D変換回路11に入力される。A/D変換回路11では、VREF生成回路17から入力されるVREFを使用してA/D変換されたOB値が出力される(ステップS2)。OB値取得部44は、このOB値を取得する(ステップS3)。OB取得部44は、取得した1H分のOB値の平均値を算出し(ステップS4)、レジスタ45に格納する(ステップS5)。
次に、クランプパラメータ更新部41は、クランプパラメータCLAMP_PARAMを、ADD_CPを増減した値に更新する(ステップS6)。VREF生成回路17は、更新されたクランプパラメータCLAMP_PARAMに応じたVREFをA/D変換回路11に出力する。ADRESn+1(2ライン目)で選択されたラインの信号が読み出されて、A/D変換回路11に入力する。A/D変換回路11では、VREF生成回路17から入力されるVREFを使用してA/D変換されたOB値が出力される(ステップS7)。OB値取得部44は、このOB値を取得する(ステップS8)。OB取得部44は、取得した1HのOB値の平均値を算出する(ステップS9)。OB値変化率算出部42は、レジスタ45に格納してある1H前のOB値の平均値と今回の1HのOB値の平均値との減算を行い、2ライン間のOB値の平均値の差分SUB_DLを算出する。また、クランプ増減判定部43は、今回の1HのOB値の平均値と黒レベル基準値との差分SUB_OBを算出する(ステップS10)。そして、レジスタに今回の1HのOB値の平均値を上書きする(ステップS11)。
クランプ増減判定部43は、SUB_OBをSUB_DLで除算して、DIV_OB=SUB_OB/SUB_DLを算出し、SUB_OBがSUB_DLの何倍であるかを算出する。そして、クランプ増減判定部43は、ADD_CPとDIV_OBを乗算して得られるSFT_CP(=ADD_CP×DIV_OB)をクランプパラメータ更新部41に出力する(ステップS12)。
クランプパラメータ更新部41は、クランプパラメータCLAMP_PARAMをSFT_CPで増減して更新し、更新したクランプパラメータCLAMP_PARAM(=CLAMP_PARAM−SFT_CP)をVREF生成回路17に出力する(ステップS13)。
VREF生成回路17は、更新されたクランプパラメータCLAMP_PARAMに応じたVREFをA/D変換回路11に出力する。ADRESn+2(3ライン目)で選択されたラインの信号が読み出されてA/D変換回路11に入力する。A/D変換回路11では、VREF生成回路17から入力されるVREFを使用してA/D変換されたOB値が出力される(ステップS14)。
OB値取得部44は、このOB値を取得する(ステップS15)。クランプ増減判定部43は、取得した1HのOB値の過半数が黒レベル基準値に一致しているか否かを判断し(ステップS16)、一致している場合には(ステップS16の「Yes」)、その旨をクランプパラメータ更新部41に通知し、クランプパラメータ更新部41は、クランプパラメータを固定し、黒レベル調整を終了する(ステップS17)。例えば、上記図7に示す条件の場合は、2回のフィードバックでOB値が黒レベル基準値に一致する。
一致していない場合は(ステップS16の「No」)、ステップS9に戻り、OB取得部44は、取得した今回の1H(3ライン目)のOB値の平均値を算出し、レジスタ45に格納してある1H前(2ライン目)のOB値の平均値と今回の1HのOB値の平均値との減算を行い、2ライン間のOB値の平均値の差分SUB_DLを算出する。また、クランプ増減判定部43は、今回の1HのOB値の平均値と黒レベル基準値との差分SUB_OBを算出する(ステップS10)。そして、レジスタに今回の1H(3ライン目)のOB値の平均値を上書きする(ステップS11)。そして、S12〜16の処理を行い、取得した1HのOB値の過半数が黒レベル基準値に一致するまで、同じ処理(S9〜S16)を繰り返し実行する。
以上説明したように、本実施の形態によれば、黒レベル補正手段は、OB値と黒レベル基準値とに基づいてクランプパラメータを生成し、クランプパラメータに応じたクランプ電圧をA/D変換回路11にフィードバックし、クランプパラメータとOB値との線形関係を利用して、クランプパラメータを更新することとしたので、回路特性にばらつきがある場合でも、黒レベル補正に用いる補正範囲を正確に算出し、高速に黒レベル調整を行うことが可能となる。
また、本実施の形態によれば、黒レベル補正手段は、クランプパラメータを所定値に設定した場合のOB値を取得し、クランプパラメータの所定値から基準調整量を増減してクランプパラメータを更新し、当該更新したクランプパラメータに設定した場合のOB値を取得し、クランプパラメータを所定値に設定した場合のOB値から更新したクランプパラメータに設定した場合のOB値を減算して第1の差分を算出し、更新したクランプパラメータに設定した場合のOB値から黒レベル基準値を減算して第2の差分を算出し、第2の差分を第1の差分で除算した値に、基準調整量を乗算した値を、更新したクランプパラメータから減算して、クランプパラメータを更新することとしたので、クランプパラメータのフィードバックを1回実施することで、黒レベル基準値になるクランプパラメータを算出することができるので、アナログゲインや黒レベル調整前のOB値によらず、2回目のフィードバックでOB値を黒レベル基準値に収束させることが可能となる。ここでは、クランプパラメータの所定値を高い値に設定して、減算しながら所望のクランプパラメータを算出する例を示したが、クランプパラメータの所定値を低い値に設定して、加算しながら所望のクランプパラメータを算出することにしてもよい。
また、本実施の形態によれば、クランプパラメータを所定値に設定した場合のOB値は、画素部10のnラインのOB値の平均値であり、更新したクランプパラメータに設定した場合のOB値は、画素部10のn+1ラインのOB値の平均値であることとしたので、2ラインのOB値を使用するだけで、黒レベル補正を行うことが可能となる。
なお、本実施の形態では、クランプパラメータを所定値に設定した場合のOB値を、画素部10のnラインのOB値の平均値としているが、これに限らず、前回の黒レベル補正で取得したOB値を使用することにしてもよい。
また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、以上のように表わしかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付のクレームおよびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
1 CMOSイメージセンサ、10 画素部、11 A/D変換回路11、12 シリアルI/F、13 コマンド制御回路、14 タイミング発生回路、15 クランプパラメータ生成回路、16 水平シフトレジスタ 17 VREF発生回路 18 垂直シフトレジスタ(ES)、19 垂直シフトレジスタ(RO)、20 パルスセレクタ、21 バイアス発生回路、41 クランプパラメータ更新部、42 OB値変化率算出部、43 クランプ増減判定部、44 OB値取得部、45 レジスタ
Claims (5)
- 固体撮像素子のオプティカルブラック部の撮像信号をA/D変換回路でA/D変換した画素信号値(以下、「OB値」という)が黒レベル基準値になるように調整する黒レベル調整装置であって、
前記OB値と前記黒レベル基準値とに基づいてクランプパラメータを生成し、当該クランプパラメータに応じたクランプ電圧を前記A/D変換回路にフィードバックする黒レベル補正手段を備え、
前記黒レベル補正手段は、前記クランプパラメータと前記OB値との線形関係を利用して、前記クランプパラメータを更新することを特徴とする黒レベル調整装置。 - 前記黒レベル補正手段は、
前記クランプパラメータを所定値に設定した場合のOB値を取得し、
前記クランプパラメータの所定値と基準調整量とを演算してクランプパラメータを更新し、当該更新したクランプパラメータに設定した場合のOB値を取得し、
前記クランプパラメータを所定値に設定した場合のOB値から前記更新したクランプパラメータに設定した場合のOB値を減算して第1の差分を算出し、
前記更新したクランプパラメータに設定した場合のOB値から前記黒レベル基準値を減算して第2の差分を算出し、
前記第2の差分を前記第1の差分で除算した値に、前記基準調整量を乗算した値と、前記更新したクランプパラメータとを演算して、前記クランプパラメータを更新することを特徴とする請求項1に記載の黒レベル調整装置。 - 前記クランプパラメータを所定値に設定した場合のOB値は、前記固体撮像素子のnラインのOB値の平均値であり、
前記更新したクランプパラメータに設定した場合のOB値は、前記固体撮像素子のn+1ラインのOB値の平均値であることを特徴とする請求項2に記載の黒レベル調整装置。 - 固体撮像素子のオプティカルブラック部の撮像信号をA/D変換回路でA/D変換した画素信号値(以下、「OB値」という)が黒レベル基準値になるように調整する黒レベル調整方法であって、
前記OB値と前記黒レベル基準値とに基づいてクランプパラメータを生成し、当該クランプパラメータに応じたクランプ電圧を前記A/D変換回路にフィードバックする黒レベル補正工程を含み、
前記黒レベル補正工程では、前記クランプパラメータと前記OB値との線形関係を利用して、前記クランプパラメータを更新することを特徴とする黒レベル調整方法。 - 前記黒レベル補正工程では、
前記クランプパラメータを所定値に設定した場合のOB値を取得し、
前記クランプパラメータの所定値と基準調整量とを演算してクランプパラメータを更新し、当該更新したクランプパラメータに設定した場合のOB値を取得し、
前記クランプパラメータを所定値に設定した場合のOB値から前記更新したクランプパラメータに設定した場合のOB値を減算して第1の差分を算出し、
前記更新したクランプパラメータに設定した場合のOB値から前記黒レベル基準値を減算して第2の差分を算出し、
前記第2の差分を前記第1の差分で除算した値に、前記基準調整量を乗算した値と、前記更新したクランプパラメータとを演算して、前記クランプパラメータを更新することを特徴とする請求項4に記載の黒レベル調整方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009220902A JP2011071730A (ja) | 2009-09-25 | 2009-09-25 | 黒レベル調整装置および黒レベル調整方法 |
US12/853,605 US20110074986A1 (en) | 2009-09-25 | 2010-08-10 | Black level adjusting apparatus, method for the same, and solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009220902A JP2011071730A (ja) | 2009-09-25 | 2009-09-25 | 黒レベル調整装置および黒レベル調整方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011071730A true JP2011071730A (ja) | 2011-04-07 |
Family
ID=43779938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009220902A Pending JP2011071730A (ja) | 2009-09-25 | 2009-09-25 | 黒レベル調整装置および黒レベル調整方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110074986A1 (ja) |
JP (1) | JP2011071730A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010041655A (ja) * | 2008-08-08 | 2010-02-18 | Toshiba Corp | 固体撮像装置の駆動方法 |
JP2012124762A (ja) * | 2010-12-09 | 2012-06-28 | Toshiba Corp | 画像信号処理装置および固体撮像装置 |
JP2013030828A (ja) * | 2011-07-26 | 2013-02-07 | Toshiba Corp | 固体撮像装置 |
JP6037170B2 (ja) * | 2013-04-16 | 2016-11-30 | ソニー株式会社 | 固体撮像装置およびその信号処理方法、並びに電子機器 |
TWI497997B (zh) * | 2013-05-17 | 2015-08-21 | Novatek Microelectronics Corp | 影像感測器 |
JP2015012373A (ja) * | 2013-06-27 | 2015-01-19 | 株式会社東芝 | 固体撮像装置 |
US10523885B2 (en) * | 2016-12-20 | 2019-12-31 | Foveon, Inc. | Column line clamp circuit for imaging array |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020176009A1 (en) * | 1998-05-08 | 2002-11-28 | Johnson Sandra Marie | Image processor circuits, systems, and methods |
US6720999B1 (en) * | 1999-03-31 | 2004-04-13 | Cirrus Logic, Inc. | CCD imager analog processor systems and methods |
US6774942B1 (en) * | 2000-08-17 | 2004-08-10 | Exar Corporation | Black level offset calibration system for CCD image digitizer |
JP2003209731A (ja) * | 2002-01-09 | 2003-07-25 | Sony Corp | 画像信号処理方法及び撮像装置 |
JP2004088406A (ja) * | 2002-08-27 | 2004-03-18 | Sanyo Electric Co Ltd | 画像信号処理装置 |
EP1594307A3 (en) * | 2004-05-07 | 2006-03-22 | Nikon Corporation | Clamp level adjusting apparatus, electronic camera, image processing apparatus, and image processing program |
JP4649155B2 (ja) * | 2004-09-22 | 2011-03-09 | キヤノン株式会社 | 撮像装置及び撮像方法 |
JP4625685B2 (ja) * | 2004-11-26 | 2011-02-02 | 株式会社東芝 | 固体撮像装置 |
JP2008060779A (ja) * | 2006-08-30 | 2008-03-13 | Sanyo Electric Co Ltd | 映像信号処理装置及び映像信号処理方法 |
JP2008172493A (ja) * | 2007-01-11 | 2008-07-24 | Matsushita Electric Ind Co Ltd | フロントエンド信号処理方法およびフロントエンド信号処理装置 |
JPWO2008129885A1 (ja) * | 2007-04-13 | 2010-07-22 | パナソニック株式会社 | 出力制御回路、および撮像装置 |
JP4293265B2 (ja) * | 2007-05-22 | 2009-07-08 | セイコーエプソン株式会社 | アナログフロントエンド回路及び電子機器 |
US8018505B2 (en) * | 2007-08-09 | 2011-09-13 | Canon Kabushiki Kaisha | Image-pickup apparatus |
JP5063372B2 (ja) * | 2008-01-07 | 2012-10-31 | キヤノン株式会社 | 画像処理装置、制御方法、及びプログラム |
JP4974930B2 (ja) * | 2008-02-27 | 2012-07-11 | 株式会社リコー | タイミング信号発生器及びそれを備えた画像読取装置 |
JP2012124762A (ja) * | 2010-12-09 | 2012-06-28 | Toshiba Corp | 画像信号処理装置および固体撮像装置 |
-
2009
- 2009-09-25 JP JP2009220902A patent/JP2011071730A/ja active Pending
-
2010
- 2010-08-10 US US12/853,605 patent/US20110074986A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20110074986A1 (en) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7586523B2 (en) | Amplification-type CMOS image sensor of wide dynamic range | |
JP2011071730A (ja) | 黒レベル調整装置および黒レベル調整方法 | |
US8264580B2 (en) | Solid state imaging device, signal processing method of solid-state imaging device and imaging apparatus capable of removing vertical smears | |
US7969484B2 (en) | Solid-state image sensing device | |
JP4952301B2 (ja) | 撮像装置およびカメラ | |
CN100377569C (zh) | 光学黑色电平控制电路 | |
CN100380936C (zh) | 图像摄取装置和信号处理方法 | |
US20050253942A1 (en) | AD conversion method and semiconductor device for use in physical quantity distribution detection | |
JP6998995B2 (ja) | 固体撮像装置、その制御方法、撮像システム及びカメラ | |
JP6226551B2 (ja) | 撮像装置 | |
US20100085438A1 (en) | Digital column gain mismatch correction for 4t cmos imaging systems-on-chip | |
WO2012143982A1 (ja) | ランプ生成回路、並びにそれを備えたイメージセンサーおよび撮像装置 | |
JP2009033381A (ja) | 固体撮像装置およびその駆動方法 | |
JP2003348376A (ja) | 直流レベル制御方法、クランプ回路、撮像装置 | |
JP2015207904A (ja) | 固体撮像素子および電子機器 | |
US20120126094A1 (en) | Analog to digital ramp converter | |
CN107154803B (zh) | 信号处理设备、信号处理方法和摄像设备 | |
JP2013126015A (ja) | 固体撮像素子、電子機器、及び、固体撮像素子の駆動方法 | |
JP5921092B2 (ja) | 撮像装置、その制御方法、および制御プログラム | |
US8749670B1 (en) | Digital camera and image sensor readout method with black level calibration | |
US7978237B2 (en) | Method and apparatus for canceling fixed pattern noise in CMOS image sensor | |
US20100033601A1 (en) | Solid-state imaging device with a sensor core unit and method of driving the same | |
CN108605106B (zh) | 固体摄像装置以及摄像装置 | |
US8730346B2 (en) | Solid-state imaging apparatus | |
JP2016039495A (ja) | 撮像装置及びその制御方法 |