JP2003348376A - 直流レベル制御方法、クランプ回路、撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 デジタルノイズの影響を緩和することのでき
るデジタル方式クランプ回路を構成する。 【解決手段】 比較器３０２により撮像信号Ｓ３と基準
電圧Ｖ３とを比較する。スタートアップモード時は比較
パルスＣＰ数をカウントする。比較器３０２の出力状態
Ｈ／Ｌに応じカウンタ３１０のアップダウン動作を切り
替えながら比較パルスＣＰでカウントする。カウント値
CNT2を電圧電流変換器３１４に設定してクランプ制御電
圧Ｖcpを発生させることでＯＰＢレベルを基準電圧Ｖ３
の方向に移動させる。ノーマルモード時には、比較器３
０２の出力状態Ｈ／Ｌに応じてカウンタ３０４のアップ
ダウン動作を切り替えながら比較パルスＣＰでカウント
する。カウント数CNT1が所定値に達したら、カウント数
CNT1の極性に応じてカウンタ３１０のアップダウン動作
を切り替え、垂直同期信号ＶＳの発生時にカウント値CN
T2を調整することでＯＰＢレベルを基準電圧Ｖ３に収束
させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流レベル制御方
法、クランプ回路、このクランプ回路を備えた撮像装置
に関する。

【０００２】

【従来の技術】画像信号など種々の電気信号を取り扱う
際には、その直流レベル（ＤＣレベル）を一定値に保持
して取り扱うことがある。このような場合に用いられる
回路がクランプ回路である。

【０００３】アナログ方式のクランプ回路は、周知のよ
うに、取り扱い対象となる電気信号を所定のタイミング
でサンプリングしてコンデンサ（蓄電素子、キャパシ
タ）に蓄電しておき、サンプリングした時点の電気信号
レベルと予め用意されている基準レベルとを比較し、そ
の差がほぼ零となるように帰還をかける構成とする。

【０００４】直流レベルの安定化のために、サンプリン
グレベルを保持する期間をある程度長く設定することが
好ましく、またクランプパルス期間のノイズに敏感に反
応することを避けるために、アナログ方式のクランプ回
路では、比較的大きな容量のコンデンサがサンプリング
コンデンサとして必要となる。このため、一般的には外
付けのコンデンサを使うことが多く、部品点数や実装上
の問題があった。

【０００５】たとえば、固体撮像素子から出力される撮
像信号の直流レベルを一定値に保持するクランプ回路を
例に説明する。固体撮像素子を用いた撮像システムにお
いて、クランプ回路は、撮像素子のＯＰＢ（OPtical Bl
ack ：光学的黒）レベルを基準レベルに合わせること
で、映像信号の黒浮きや黒沈みといった問題を防ぐとと
もに、ＣＤＳ（Correlated Double Sampling：相関２重
サンプリング）回路などのアナログ回路のダイナミック
レンジ確保を実現している。

【０００６】ところが、このＯＰＢレベルにノイズが載
った場合には、クランプレベルが変動し画像にノイズが
発生してしまうといった問題が生じる。このため、通常
は、クランプレベルを保持する素子として大容量のコン
デンサを用いることにより、同時にＬＰＦ（ローパスフ
ィルタ）の役目を果たす回路を用いて、クランプパルス
期間中はＯＰＢレベルと収束させたいレベルの差が零な
るような負帰還をかけ、クランプパルス後はそのクラン
プレベルをコンデンサで保持する構成が採られる。

【０００７】しかし、あまり大容量のコンデンサを用い
ると応答が遅くなり、スタート時やゲイン変更時などに
クランプレベル安定までの時間の画像が破綻し目に付
く。したがって応答速度として許せる範囲でコンデンサ
を決めることになるが、結果的に十分なＬＰＦの役目を
果たすだけの大容量を使うことができず、ＯＰＢノイズ
を画面に反映してしまう横引きノイズが問題であった。
また、大容量のコンデンサは固体撮像素子との混載が不
可能で外付け部品としていたため、実装面積や部品点数
の削減の点で改善が望まれていた。

【０００８】一方、クランプレベルの保持にコンデンサ
でアナログ量を保持する方式の他に、デジタル値で保持
するデジタル方式のクランプ回路も考えられている。こ
の場合、クランプレベルを多ビットのＡ／Ｄ変換器でデ
ジタル化し、ビット冗長をもたせたディジタルフィルタ
などを用いてデジタル的なフィルタ処理を経た後で再び
Ｄ／Ａ変換器でアナログ化してフィードバックする構成
が考えられる。

【０００９】

【発明が解決しようとする課題】しかしながらこの場
合、多ビットのＡ／Ｄ変換器やデジタルフィルタ回路は
規模が大きくなってしまう。また、デジタルノイズが多
く、そのノイズの周波数も比較的高くなり、クランプ回
路系に与えるデジタルノイズの影響が問題となる。

【００１０】たとえば、撮像装置のＯＰＢクランプにお
いて、デジタル値でＯＰＢクランプレベルを保持するデ
ジタル方式のクランプ回路の場合、信号処理用の多ビッ
トのＡ／Ｄ変換器でクランプレベルをデジタル化しデジ
タル的なフィルタ処理を経た後で再びＤ／Ａ変換器でア
ナログ化してフィードバックする構成とする。この場
合、信号処理用の多ビットのＡ／Ｄ変換器は、当然にサ
ンプリング周波数が高く、発生するデジタルノイズの周
波数も高くなる。また、多ビットＡ／Ｄ変換器やデジタ
ルフィルタ回路は規模が大きいため、どこまでを固体撮
像素子と同一基板上への混載するかの検討が必要にな
る。

【００１１】Ａ／Ｄ変換器、デジタルフィルタ回路、Ｄ
／Ａ変換器のすべてを固体撮像素子と同一基板上に混載
する場合、信号処理ＬＳＩへはデジタルバスで接続する
ことになるが、小型モジュールのような用途の場合に
は、多ビットのデジタルバスは基板面積を必要とし、基
板面積の点で不利である。加えて、ノイズ発生量が多く
採用し難いという問題もある。これはＡ／Ｄ変換器のみ
を固体撮像素子と同一基板に混載する場合も同じであ
る。

【００１２】他方、Ａ／Ｄ変換器、デジタルフィルタ回
路、Ｄ／Ａ変換器を後段の信号処理ＬＳＩと混載する場
合、デジタルノイズがＤ／Ａ変換器後のアナログ信号線
に載ってフィードバックバスから固体撮像素子に混入す
る虞れがある。Ｄ／Ａ変換器や、Ｄ／Ａ変換器とデジタ
ルフィルタとを固体撮像素子と同一基板上に混載という
切り口では、信号処理ＬＳＩと固体撮像素子がシステム
として切り離せなくなる。信号処理ＬＳＩとして汎用品
を使う可能性がある場合この方式は取れない。

【００１３】このように、従来のデジタル方式クランプ
回路は、信号処理用の多ビットのＡ／Ｄ変換器やＤ／Ａ
変換器などとクランプ回路との組合せとして考えられて
おり、ノイズや回路配置の観点で十分なものが得られて
いないという問題があった。

【００１４】本発明は、上記事情に鑑みてなされたもの
であり、デジタルノイズや回路配置の問題を緩和するこ
とのできるデジタル方式の直流レベル制御方法やクラン
プ回路、あるいはこのクランプ回路を備えた撮像装置を
提供することを目的とする。

【００１５】

【課題を解決するための手段】すなわち、本発明に係る
直流レベル制御方法は、電気信号におけるクランプ部分
の直流レベルを一定値に保持する直流レベル制御方法で
あって、電気信号をデジタル信号に変換しデジタル信号
処理をする信号処理系統用のＡ／Ｄ変換部とは独立に、
信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣
る直流レベル比較用のＡ／Ｄ変換部を用いて、この直流
レベル比較用のＡ／Ｄ変換部により電気信号におけるサ
ンプリング期間の直流レベルと予め定められている基準
値とを比較することで直流レベルと基準値との差を求
め、求めた直流レベルと基準値との差が略零となるよう
に電気信号にクランプ信号を帰還することとした。

【００１６】本発明に係る直流レベル制御方法において
は、直流レベルと基準値との差が予め定められた範囲以
内に収まるまでは信号処理系統よりは低速ある第１のサ
ンプリングパルスに基づいて電気信号にクランプ信号を
帰還させるスタートアップモードに設定し、直流レベル
と基準値との差が予め定められた範囲内に収束した後に
は、直流レベルの変動に対する感度がスタートアップモ
ードよりも低い感度を有するとともに信号処理系統より
は低速でサンプリングパルスに基づいて電気信号にクラ
ンプ信号を帰還させるノーマルモードに設定するとよ
い。第１のサンプリングパルスは第２のサンプリングパ
ルスよりも高速であるとなおよい。

【００１７】また、本発明に係る直流レベル制御方法に
おいては、信号処理系統よりは低速なサンプリングパル
スに基づいて、所定期間に亘ってクランプ部分の基準値
に対する直流レベルの正方向のズレ量を求め、さらにこ
のサンプリングパルスに基づいて、所定期間に亘ってク
ランプ部分の基準値に対する直流レベルの負方向のズレ
量を求める、それぞれ求めた正方向のズレ量と負方向の
ズレ量とに基づいてクランプ部分に含まれるノイズの状
態を求め、この求めたノイズの状態を参照して、クラン
プ信号の前記電気信号への帰還を制御するとよい。

【００１８】本発明に係るクランプ回路は、上記本発明
に係る直流レベル制御方法を実施する回路であって、電
気信号をデジタル信号に変換しデジタル信号処理をする
信号処理系統用のＡ／Ｄ変換部とは独立に、信号処理系
統用のＡ／Ｄ変換部よりもビット分解能が劣る直流レベ
ル比較用のＡ／Ｄ変換部を設けた。そして、この直流レ
ベル比較用のＡ／Ｄ変換部により電気信号におけるサン
プリング期間の直流レベルと予め定められている基準値
とを比較することで直流レベルと基準値との差を求め、
求めた直流レベルと基準値との差が略零となるように電
気信号にクランプ信号を帰還する帰還部を設けた。

【００１９】帰還部の構成としては、たとえば、比較的
高速の第１のサンプリングパルスに基づいて電気信号に
クランプ信号を帰還させるスタートアップモード動作部
と、比較的低速の第２のサンプリングパルスに基づいて
電気信号にクランプ信号を帰還させるノーマルモード動
作部と、直流レベルと基準値との差が所定範囲以内に収
まるまではスタートアップモード動作部を作動させ、所
定範囲内に収束した後には、ノーマルモード動作部に切
り替えて動作させるモード切替部とを備えたものとする
とよい。

【００２０】また、帰還部の構成としては、電気信号に
帰還させるクランプ信号のビット分解能が比較的劣る第
１の帰還部と、ビット分解能が第１の帰還部よりも優る
第２の帰還部と、直流レベルと基準値との差が所定範囲
以内に収まるまでは第１の帰還部を作動させ、所定範囲
内に収束した後には、第２の帰還部に切り替えて動作さ
せるモード切替部とを備えたものとしてもよい。

【００２１】また、帰還部の構成としては、低速なサン
プリングパルスに基づいて、所定期間に亘ってクランプ
部分の基準値に対する直流レベルの正方向のズレ量を求
める正方向ズレ量取得部と、この低速なサンプリングパ
ルスに基づいて、所定期間に亘ってクランプ部分の基準
値に対する直流レベルの負方向のズレ量を求める負方向
ズレ量取得部と、正方向ズレ量取得部が求めた正方向の
ズレ量と負方向ズレ量取得部が求めた負方向のズレ量と
に基づいてクランプ部分に含まれるノイズの状態を求
め、この求めたノイズの状態を参照して、クランプ信号
の電気信号への帰還を制御する判定制御部とを備えたも
のとしてもよい。

【００２２】本発明に係る撮像装置は、固体撮像素子
と、本発明に係る各クランプ回路とを備えたものであ
る。

【００２３】

【作用】上記構成においては、先ず、クランプレベルを
サンプリングするＡ／Ｄ変換部を、信号処理系統用のＡ
／Ｄ変換部とは独立に設けた。これにより、サンプリン
グパルスのクロック周波数の選定に自由度が得られるよ
うになった。これにより、たとえば、信号処理系統用よ
りは低周波数であるものの、比較的高速のサンプリング
パルスでクランプレベルをサンプリングし、その結果に
応じて同周波数でフィードバックを掛けるスタートアッ
プモードと、比較的高速のサンプリングパルスでクラン
プレベルをサンプリングしつつ、その結果に応じて比較
的低速の周波数でフィードバックを掛けるノーマルモー
ドとを切り替えて使用することができる。あるいは、ク
ランプのフィードバック量（クランプ信号）のビット分
解能が異なる複数系統のクランプ回路を切り替えて使用
することができる。

【００２４】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。

【００２５】図１は、電流出力方式の固体撮像素子と本
発明に係る撮像信号処理装置とを備えた撮像装置の一実
施形態の構成例を示す図である。この撮像装置１は、固
体撮像素子３として、たとえばＣＭＯＳ型撮像素子を備
えている。また撮像装置１は、固体撮像素子３の後段
に、電圧動作点設定部７および電流サンプリング部９を
具備した電流信号検出部５と電流クランプ部２６とを備
えている。なお、固体撮像素子３と電流信号検出部５お
よび電流クランプ部２６とを１つの半導体基板上に形成
してもよい。

【００２６】図１（Ａ）において、固体撮像素子３を構
成する感光部（センサアレイ）１０の単位画素１１は、
フォトダイオード１２、増幅用トランジスタ１３、垂直
選択用トランジスタ１４、およびリセット用トランジス
タ１５によって構成されている。これらトランジスタ１
３〜１５として、本例では、ＮchＭＯＳトランジスタが
用いられている。単位画素１１がＸ方向（列方向）およ
びＹ方向（行方向）に配列されて画素部を構成してい
る。なお、ここでは、図面の簡略化のために、ｍ行ｎ列
の画素のみを示している。

【００２７】単位画素１１において、垂直選択用トラン
ジスタ１４のゲート電極には垂直走査回路１６から垂直
選択線１７を通して垂直走査パルスφＶｍが与えられ、
リセット用トランジスタ１５のゲート電極には垂直走査
回路１６から垂直リセット線１８を通して垂直リセット
パルスφＶR ｍが与えられる。また、フォトダイオード
１２で光電変換された信号電荷は増幅用トランジスタ１
３で信号電流に変換され、垂直選択用トランジスタ１４
を通して垂直信号線１９に出力される。

【００２８】垂直信号線１９と水平信号線２０との間に
は、水平選択用トランジスタ２１が接続されている。こ
の水平選択用トランジスタ２１のゲート電極には、水平
走査回路２２から水平走査パルスφＨｎが与えられる。
これにより、画素１１から垂直信号線１９に出力された
信号電流は、水平選択用トランジスタ２１を通して水平
信号線２０に流れる。

【００２９】水平信号線２０の一方の端部には、電流信
号検出部５が接続され、その内部の電圧動作点設定部７
および電流サンプリング部９を介して、さらに電流クラ
ンプ部２６が接続されている。電流信号検出部５として
は、たとえば、本願出願人による特願２００２−１０２
１０８号に記載の、電流モードのＣＤＳ処理機能を備え
たものを使用するのが好ましい。

【００３０】電圧動作点設定部７は、常に水平信号線２
０の電圧を略一定レベル（たとえばＧＮＤレベル付近）
に安定に保つ。電流サンプリング部９は、画素信号線の
一例である水平信号線２０を通じて画素信号を電流とし
て受け取り、その電流をサンプリングすることによっ
て、電流信号中に含まれているオフセット電流を取り除
き、純粋な信号だけを取り出す。これにより、画素信号
内に含まれるＦＰＮ（固定パターンノイズ）を抑圧す
る。

【００３１】電流クランプ部２６は、水平信号線２０か
ら電流信号検出部５を通して入力される信号電流の所定
位置（具体的には光学的黒レベル；ＯＰＢ）をクランプ
することで、電流信号の基準レベルであるＯＰＢレベル
を一定値に保持する。この電流クランプ部２６の後段に
は、必要に応じて、電流クランプ部２６から入力される
信号電流を信号電圧に変換して出力する電流電圧変換回
路が設けられる。

【００３２】固体撮像素子３は、感光部（センサアレ
イ）１０にフォトダイオード１１が縦横に並べられてい
る他（図１（Ｂ）を参照）、垂直および水平の各走査回
路などの出力制御回路や出力回路（ともに図示せず）な
どを備えている。必要に応じて、個々のフォトダイオー
ド１１上にマイクロレンズを配して撮像対象の画を集光
する構成としてもよい。

【００３３】図１（Ｂ）に示すように、感光部１０の端
の一部には、フォトダイオード１１の上部を遮光したセ
ンサ列（遮光部）を並べてある。この部分の出力は常に
光の無い部分で黒のレベル（光学的黒レベル）となる
が、このような画素をＯＰＢ画素という。このＯＰＢ画
素は、垂直走査の開始側の数ライン（ライン；１水平走
査期間）分と、水平走査の開始側の数画素分だけ設けら
れるのが一般的である。

【００３４】電流クランプ部２６は、電流モードで電流
信号検出部５から出力された撮像信号における所定期間
の直流レベルを検知し、この検知した直流レベルと予め
定められている基準値との差が略零となるように、撮像
信号にクランプ電流を帰還する。具体的には、この電流
クランプ部２６は、出力回路２０２と、クランプ回路２
５０と、加算部２８０とを有している。この電流クラン
プ部２６は、ＯＰＢ画素の出力信号を検知し、その値と
予め設定した基準値との大小の比較を行なう。本実施形
態においては、電流信号検出部５から出力される電流信
号を出力回路２０２にて電圧信号に変換し、この電圧信
号中のＯＰＢレベルと電圧基準値とをクランプ回路２５
０にて比較する。

【００３５】そして、クランプ回路２５０は、ＯＰＢ画
素の出力が電圧基準値よりも大きければ小さくなるよう
に、比較結果に応じてクランプレベル（つまりＯＰＢレ
ベル）を変動させＯＰＢ画素の出力レベルを基準値に収
束させるよう負帰還制御を行なう。本構成例では、電流
信号検出部５によるＣＤＳ処理の後に電流クランプ部２
６からの帰還信号を電流（クランプ電流）で加算してお
り、これにより、その後の信号のＤＣレベルを希望する
値（予め設定した基準値）に変動させることが可能であ
る。

【００３６】図２は、上記構成の撮像装置１における電
流クランプ部２６の機能構成を、撮像装置１の全体とと
もに示したブロック図である。図示するように、電流ク
ランプ部２６は、電流利得を制御する可変利得増幅器
（ＰＧＡ）２００と、電流信号を電圧信号に変換する出
力回路２０２の一例である電流電圧変換部（以下電流電
圧変換部２２０という）と、クランプ回路２５０とを備
える。

【００３７】クランプ回路２５０は、電流電圧変換部２
２０から出力された電圧信号Ｓ３を監視（モニタリン
グ）してその結果をクランプ電流Ｓcpとして出力する電
流出力型の差動増幅器２５２を有する。つまり、電流出
力型の差動増幅器２５２は、撮像信号における所定期間
の直流レベルを検知し、この検知した直流レベルと予め
定められている基準値とを比較することで直流レベルと
基準値との差を求める直流レベル比較部と、直流レベル
と基準値との差が略零となるように撮像信号にクランプ
電流を帰還する電流帰還部との、両機能を備える。

【００３８】たとえば、電流出力型の差動増幅器２５２
の所定位置（場所は回路構成により変わる）には、クラ
ンプのタイミングを規定するクランプパルスが入力され
る。具体的には、固体撮像素子３のＯＰＢ画素位置に応
じたパルスが入力されることで、ＯＰＢクランプが実現
される。

【００３９】また電流クランプ部２６は、可変利得増幅
器２００により所定レベルに電流増幅された電流信号Ｓ
１と差動増幅器２５２からのクランプ電流Ｓcpとを加算
して合成電流Ｓ２を出力する電流加算部２８０と、差動
増幅器２５２の動作基準点を設定する動作基準点設定部
の一例である基準電圧源２９０とを備える。電流クラン
プ部２６の後段には、アナログ信号をデジタル信号に変
換する信号処理系統用のＡ／Ｄ変換器２８が接続されて
いる。

【００４０】この構成において、電流信号検出部５は、
電流型の固体撮像素子３から出力された撮像信号を、電
流信号のままＣＤＳの減算処理をして電流信号Ｓ０とし
て検出し、この電流信号Ｓ０を可変利得増幅器２００に
供給する。可変利得増幅器２００は、電流信号検出部５
にてＣＤＳ処理された電流信号Ｓ０を所定レベルに増幅
し電流加算部２８０の一方の端子に供給する。電流電圧
変換部２２０は、電流加算部２８０から供給される電流
信号Ｓ２を電圧信号Ｓ３に変換する。この電圧信号Ｓ３
は、信号処理系用の多ビット（たとえば８〜１１ビッ
ト）のＡ／Ｄ変換器２８によりデジタル信号に変換され
る。

【００４１】クランプ回路２５０を構成する差動増幅器
２５２は、電流電圧変換部２２０から出力される電圧信
号Ｓ３の光学的黒レベルの電圧値を監視し、その結果を
クランプ電流Ｓcpとして電流加算部２８０に供給して、
電流モードで電流電圧変換部２２０の入力に帰還をかけ
る。つまり、固体撮像素子３、電流信号検出部５、可変
利得増幅器２００、電流電圧変換部２２０などが純粋な
信号成分以外にオフセット成分を出力してしまうので、
出力信号にはＤＣレベル変動が起こってしまう。これを
クランプ電流Ｓcpにより吸収するために、クランプ回路
２５０が設けられている。

【００４２】この構成例のクランプ機能は、電流電圧変
換部２２０から出力される電圧信号Ｓ３のＯＰＢ画素の
出力レベルを差動増幅器２５２で任意の基準電圧源２９
０の基準電圧Ｖ１と比較し、その差がなくなるように電
流の形で可変利得増幅器２００の後に帰還をかけること
で実現している。すでに電流信号検出部５にてＣＤＳの
減算処理が終了しているため、この位置でクランプをか
けることができる。

【００４３】また、電流で帰還をかけるため、抵抗など
を利用した電圧加算器のような特別な回路が不要であ
り、単純に可変利得増幅器２００からの信号電流Ｓ１に
クランプ電流Ｓcpを加えるだけで、ＯＰＢ画素の信号成
分のＤＣレベルを制御することができるという利点があ
る。このため、システムを単純化することができ、部品
点数も削減することができる。

【００４４】また、ＣＤＳ機能を有する電流信号検出部
５や可変利得増幅器２００は、電流信号で信号処理を行
なうため、限られた電源電圧のなかで信号を処理する場
合において、電圧信号で処理するよりも回路のダイナミ
ックレンジを確保しやすいという利点もある。このた
め、従来技術の図１１で例示したような、ＣＤＳ回路９
０３のダイナミックレンジ確保のための独立したＤＣシ
フト回路９０９のようなものは特に必要とせず、電流電
圧変換部２２０で電圧信号に変換する手前に一度電流ク
ランプ部２６で帰還をかけるだけで、アナログ回路のダ
イナミックレンジ確保という目的も達成することができ
る。

【００４５】また、この例では、電流信号検出部５の後
に可変利得増幅器２００を入れているが、ＣＤＳ機能を
有する電流信号検出部５の手前に可変利得増幅器２００
を入れることもでき、特に必要ない場合は可変利得増幅
器２００を省略することもできる。また、可変利得増幅
器２００に限らず、電流型のサンプルホールド回路な
ど、他の回路ブロックが挿入されてもよい。

【００４６】なお、この例では、クランプ電流を可変利
得増幅器２００の後段に帰還しているが、電流信号検出
部５の直後に帰還することもできる。この場合、可変利
得増幅器２００のゲインを変えたときに、固体撮像素子
３および電流信号検出部５の出すオフセット成分と、そ
れを除去するためのクランプ電流に同じようにゲインが
掛かるため、可変利得増幅器２００のゲインを変えたと
きにクランプが外れにくいという利点がある。ただし、
クランプ電流のノイズ成分も一緒にゲイン制御されてし
まい、ゲインアップされたときにはＳ／Ｎ上不利になる
虞れがある。

【００４７】図３は、電流信号検出部５の一実施形態の
構成例を示す図である。ここで図３（Ａ）は、その回路
図、図３（Ｂ）は動作を説明するためのタイミングチャ
ートである。図示する構成は、電圧動作点設定部７とし
てカレントミラー７０を使用し、電流サンプリング部９
としてカレントコピア（電流記憶セル）９０を使用した
点に特徴を有する。なお、この構成は、本願出願人によ
る特願２００２−１０２１０８号に記載の電流信号検出
部の一実施形態の構成と同じである。

【００４８】カレントミラー７０は、固体撮像素子３の
画素信号線の一例である水平信号線２０を介して出力さ
れる電流信号を受け取り、この受け取った電流信号の大
きさに対応する大きさの電流信号を出力する電流／電流
変換部の一例である。

【００４９】このカレントミラー７０は、図３（Ａ）に
示すように、ドレインおよびゲートが水平信号線２０に
共通に接続され、かつソースが電位の基準であるグラン
ドに接続された入力側の素子としてのＮchＭＯＳトラン
ジスタＱ７１と、このＮchＭＯＳトランジスタＱ７１と
ゲートが共通に接続され、かつソースがグランド（ＧＮ
Ｄ）に接続された出力側の素子としてのＮchＭＯＳトラ
ンジスタＱ７２とから構成されている。すなわち、固体
撮像素子３から信号が流れてくる画素信号線２０をＮch
ＭＯＳトランジスタＱ７１，Ｑ７２からなるカレントミ
ラー７０に接続する。両ＮchＭＯＳトランジスタＱ７
１，Ｑ７２としては同じ特性のものが用いられる。

【００５０】また、図３（Ａ）に示すように、カレント
コピア９０は、入出力端子としてのドレインがＮchＭＯ
ＳトランジスタＱ７２のドレインと接続され、ソースが
電源線ＶＤＤに接続されたＰchＭＯＳトランジスタＱ９
１と、このＰchＭＯＳトランジスタＱ９１のゲートと電
源線ＶＤＤとの間に接続されたサンプリング用の容量素
子Ｃ９１と、ＰchＭＯＳトランジスタＱ９１のゲートと
ドレイン間に接続されたスイッチ素子ＳＷ９１と、Ｐch
ＭＯＳトランジスタＱ９１のドレインと電流出力端子Io
utとの間に接続されたスイッチ素子ＳＷ９２とから構成
されている。

【００５１】すなわち、先ず、カレントミラー７０の出
力、つまりＮchＭＯＳトランジスタＱ７２のドレイン端
子を、ＰchＭＯＳトランジスタＱ９１のドレイン端子に
接続する。ＰchＭＯＳトランジスタＱ９１のゲートに
は、サンプリング用の容量素子Ｃ９１が電源電圧ＶＤＤ
との間に接続され、また、ゲートとドレインの間にスイ
ッチ素子ＳＷ９１が挿入され、カレントコピア９０とし
て構成される。

【００５２】ＮchＭＯＳトランジスタＱ７２とＰchＭＯ
ＳトランジスタＱ９１のドレイン端子同士をつないだノ
ードの先には、スイッチ素子ＳＷ９２が接続され、出力
端子Ioutに接続される。

【００５３】ここで、図３（Ａ１）に示すように、スイ
ッチ素子ＳＷ９１を導通状態、スイッチ素子ＳＷ９２を
非導通状態に制御するとカレントコピア９０は入力フェ
ーズとなり、図３（Ａ２）に示すように、スイッチ素子
ＳＷ９１を非導通状態、スイッチ素子ＳＷ９２を導通状
態に制御するとカレントコピア９０は出力フェーズとな
る。

【００５４】なお、この図３（Ａ）の例では、固体撮像
素子３が増幅トランジスタ１３としてＮchＭＯＳトラン
ジスタを備えているので、これに応じて、カレントミラ
ー７０としてＮchＭＯＳトランジスタを、カレントコピ
ア９０としてＰchＭＯＳトランジスタをそれぞれ使用し
ているが、固体撮像素子３が、増幅トランジスタ１３と
してＰchＭＯＳトランジスタを備えている場合には、カ
レントミラー７０およびカレントコピア９０の形態も、
図３（Ａ）にて使用しているトランジスタのＮchとＰch
の極性を反転させたものを使用すればよい。

【００５５】図３（Ｂ）には、固体撮像素子３の出力信
号波形ＩINと合わせて、スイッチ素子ＳＷ９１の制御パ
ルスΦＲＳＴ、スイッチ素子ＳＷ９２の制御パルスΦＤ
ＥＴ、および出力端子Ioutに現れる出力信号波形Ioutと
が示されている。ただし、制御パルスΦＲＳＴ，ΦＤＥ
Ｔは、ハイ（Ｈ）期間にそれぞれのスイッチ素子を導通
状態（オン）、ロー（Ｌ）期間に非導通状態（オフ）に
制御するものとする。このΦＲＳＴとΦＤＥＴのスイッ
チ制御によって、ＰchＭＯＳトランジスタＱ９１および
容量素子Ｃ９１はカレントコピアとして動作する。

【００５６】固体撮像素子３から水平信号線２０を介し
て、カレントミラー７０のＮｃｈＭＯＳトランジスタＱ
７１に、図３（Ｂ）に示す信号波形の信号電流ＩINが供
給される。この信号波形は、電流出力型の固体撮像素子
の一般的な出力信号波形と同じである。たとえば、１画
素期間内にはリセット期間と検出期間とがあり、リセッ
ト期間にはオフセット成分の信号Ioffが、検出期間には
検出電流“Ioff−Isig”が出力される。その差分である
Isigが本来必要な信号電流となる。

【００５７】固体撮像素子３から出力されたこの信号電
流ＩINは、画素信号線２０を介してＮchＭＯＳトランジ
スタＱ７１，Ｑ７２から構成されるカレントミラー７０
に供給される。カレントミラー７０は入力と出力の電流
が同じになるように働くため、ＮchＭＯＳトランジスタ
Ｑ７１に入力された信号電流は、そのままＮchＭＯＳト
ランジスタＱ７２のドレインに現れる。

【００５８】固体撮像素子３の出力信号ＩINがリセット
期間にあるときには、図３（Ａ１）に示すように、制御
パルスΦＲＳＴのＨ期間によってスイッチ素子ＳＷ９１
を導通状態、制御パルスΦＤＥＴのＬ期間によってスイ
ッチ素子ＳＷ９２を非導通状態に制御する。このときカ
レントコピア９０は入力フェーズとなり、固体撮像素子
３からカレントミラー７０を介して流れてきた電流Ioff
をすべて入力する。

【００５９】そして、このときの信号電流（オフセット
成分）Ioffの大きさに応じた電圧がＰchＭＯＳトランジ
スタＱ９１のゲート端子に現れ、次の瞬間スイッチ素子
ＳＷ９１を非導通状態にすることで、そのときのゲート
電圧を容量素子Ｃ９１が記憶する。このカレントコピア
９０は出力フェーズとなり、先に入力したオフセット電
流Ioffを記憶し、そのまま流し続けようとする。

【００６０】この状態で次に固体撮像素子３の出力信号
ＩINは検出期間に移り、“Ioff−Isig”という信号がカ
レントミラー７０を介して流れ込んでくるが、カレント
コピア９０は出力フェーズにあるため、先に容量素子Ｃ
９１に記憶した電流Ioffを流し続けようとする。このと
きスイッチ素子ＳＷ９２を導通状態にしてやることで、
カレントコピア９０の記憶した電流Ioffと、カレントミ
ラー７０を介して流れ込んでくる信号電流“Ioff−Isi
g”の差分だけがIout端子に現れることになる。すなわ
ち、“Iout＝Ioff−（Ioff−Isig）＝Isig”となり、オ
フセット成分Ioffを含まない純粋な信号IsigだけがIout
端子に現れることになる。

【００６１】このように、図３に示した構成を用いるこ
とで、ＦＰＮの原因となるオフセット電流Ioffを取り除
き、本来の信号成分Isigだけを出力端子Ioutから電流信
号Ioutとして取り出すことができ、電流モードのＣＤＳ
処理機能（すなわちＦＰＮ抑制機能）を実現することが
できる。なお、この出力電流信号は連続波となっていな
いが、サンプリングによって連続波に変換される。

【００６２】この回路は、ＮchＭＯＳトランジスタＱ７
１，Ｑ７２からなる１つのカレントミラー７０と、Ｐch
ＭＯＳトランジスタＱ９１、容量素子Ｃ９１、およびス
イッチ素子ＳＷ９１，ＳＷ９２からなる１つのカレント
コピア９０だけで構成され、非常に回路構成が簡単で素
子数が少ないという特徴を持つ。また、電流サンプリン
グ部９として機能するカレントコピア９０に対する制御
も、リセット期間中に記憶、検出期間中に出力と、２つ
のフェーズを持つだけなので、非常に制御が簡単である
という特徴をもつ。

【００６３】また、画素信号線２０の電位は、カレント
ミラー７０を構成するダイオード接続されたＮchＭＯＳ
トランジスタＱ７１によって常に決定され、ＮchＭＯＳ
トランジスタＱ７１のＶth＋その時の電流値とトランジ
スタサイズに応じたバイアス値となる。トランジスタの
Ｖthとサイズを適切に選択することよってＧＮＤ付近で
常に安定にすることができる。そして、これにより、固
体撮像素子３内の増幅トランジスタ１３は常に良好な増
幅率を保ち、リニアリティの悪化を防ぐことができる。

【００６４】図４は、撮像装置１のより具体的な構成例
を示した図であって、上記図３に示したカレントコピア
を利用する電流信号検出部５の一実施形態とともに、可
変利得増幅器２００や電流電圧変換部２２０の一実施形
態を示したものである。

【００６５】電流信号検出部５の後段に設けられた可変
利得増幅器２００は、ＮchＭＯＳトランジスタＱ２０
１，Ｑ２０２，Ｑ２０３，Ｑ２０４、このＮchＭＯＳト
ランジスタＱ２０１〜Ｑ２０４のそれぞれ対応するよう
に設けられた電流源Ｉ２０１，Ｉ２０２，Ｉ２０３，Ｉ
２０４、およびＮchＭＯＳトランジスタＱ２０２〜Ｑ２
０４と対応する電流源Ｉ２０２〜Ｉ２０４のそれぞれの
間に配されたスイッチ素子ＳＷ２０２ａ，ＳＷ２０２
ｂ，ＳＷ２０３ａ，ＳＷ２０３ｂ，ＳＷ２０４ａ，ＳＷ
２０４ｂを備えたカレントミラー回路により構成されて
いる。

【００６６】図示した例では、電流入力側にＮchＭＯＳ
トランジスタＱ２０１および電流源Ｉ２０１が配され、
電流出力側にＮchＭＯＳトランジスタＱ２０２〜Ｑ２０
４および電流源Ｉ２０２〜Ｉ２０４がスイッチ切替え可
能に配されている。つまり、出力側にカレントミラー回
路の出力段を３並列した構成としている。ただしこれ
は、必要なゲインに応じて構成されるもので、特に３並
列に限るわけではない。また、ＮchＭＯＳトランジスタ
でカレントミラー回路を構成しているが、ＰchＭＯＳト
ランジスタを用いて構成してもよい。

【００６７】電流信号検出部５から出力された電流信号
Ｓ０は、カレントミラー構成の可変利得増幅器２００の
入力側であるＮchＭＯＳトランジスタＱ２０２のゲート
端子に入力される。カレントミラー回路は単に入力され
た電流をそのミラー比に応じて出力するだけであるが、
そのミラー比を可変にすることで可変利得動作させるこ
とができる。ここで、ミラー比を可変にするために設け
られたのが、スイッチ素子ＳＷ２０２ａ〜ＳＷ２０４ｂ
である。このスイッチ素子ＳＷ２０２ａ〜ＳＷ２０４ｂ
を必要なゲインに応じて導通させると、ミラー比を決定
することができる。また、電流信号検出部５からの信号
電流Ｓ１が“０”になっても、可変利得増幅器２００が
動作するように、バイアス電流を流す機構として、電流
源Ｉ２０１〜Ｉ２０４を備えている。

【００６８】この可変利得増幅器２００の後段に設けら
れた電流電圧変換部２２０は、差動増幅器２２２と、こ
の差動増幅器２２２の反転入力端子（−）と出力端子と
の間に配された抵抗素子２２４と、差動増幅器２２２の
非反転入力端子（＋）と基準電圧（具体的にはＧＮＤ
（接地））との間に配された基準電圧源２２６とを備え
る。基準電圧源２２６は、電流電圧変換部２２０にて電
流電圧変換作用を行なう場合の電圧の基準となるもので
ある。

【００６９】可変利得増幅器２００から出力された電流
信号Ｓ１は、電流電圧変換部２２０を構成する差動増幅
器２２２の反転入力端子（−）に直接に入力される。ま
た、差動増幅器２２２の反転入力端子（−）には、電流
モードのクランプ機能を有する差動増幅器２５２からク
ランプ電流Ｓcpも直接に入力される。

【００７０】つまり、この構成によれば、差動増幅器２
２２の反転入力端子（−）にて、可変利得増幅器２００
からの電流信号Ｓ１と、差動増幅器２５２からのクラン
プ電流Ｓcpとが合成され、差動増幅器２２２にて直ちに
電圧信号Ｓ３に変換される。差動増幅器２２２の反転入
力端子（−）にて直接に電流加算しているので、抵抗な
どを利用した電圧加算器のような特別な回路は必要とし
ないので、部品点数を削減することができる。電流出力
型の固体撮像素子３との組合せにマッチした電流型のク
ランプ回路とすることができる。

【００７１】クランプ回路２５０は、電流出力型の差動
増幅器２５２の反転入力端子（−）と電流電圧変換部２
２０の出力との間に、クランプのタイミングを制御する
スイッチ素子２５４を備える。スイッチ素子２５４の制
御端子にはクランプのタイミングを規定するクランプパ
ルスが入力される。具体的には、固体撮像素子３のＯＰ
Ｂ画素位置に応じたパルスが入力されることで、ＯＰＢ
クランプが実現されることになる。

【００７２】この構成において、差動増幅器２５２は、
スイッチ素子２５４で制御される任意の時間（前例では
ＯＰＢのタイミング）において、Ａ／Ｄ変換器２８の入
力電圧、つまり電流電圧変換部２２０から出力された電
圧信号Ｓ３を監視し、差動増幅器２５２の非反転入力端
子（＋）に接続された基準電圧源２９０の電圧との差が
なくなるように、電流電圧変換部２２０の入力（本例で
は差動増幅器２２２の反転入力端子（−））に対して電
流モードで帰還をかける。なお、スイッチ素子２５４が
オフしている期間に、オン時に監視していた値を保持す
るために、サンプルホールド回路などを差動増幅器２５
２の手前に挿入してもよい。

【００７３】ここで、このような電流帰還型の電流クラ
ンプ部２６によれば、電圧帰還型の場合に必要だった電
圧加算器や、ＤＣ成分をカットするための容量素子など
が不要になり、単純に信号電流Ｓ１にクランプ電流Ｓcp
を加えるだけでクランプができる。このため、部品点数
を削減することができ、また信号が通過する回路数を減
らすことができるため、ノイズの混入なども少なくする
ことができる。

【００７４】また、クランプ電流を注入する回路自体
は、たとえばＭＯＳトランジスタの定電流特性を用いる
ことで簡単に形成することができ、システムの複雑化を
抑えることができる。特に、図４で例示した電流信号検
出部５のような電流型のＣＤＳ回路を構成することで、
電流帰還型のクランプ回路を用いることができ、システ
ムの単純化に貢献する。たとえば、ＣＭＯＳトランジス
タなどを用いて、固体撮像素子３、電流信号検出部５、
および電流クランプ部２６を、一体的に半導体基板上に
構成することもできる。

【００７５】さらに、ＣＤＳ機能を有する電流信号検出
部５や可変利得増幅器２００は電流型の信号処理を行な
うため、限られた電源電圧のなかで信号を処理する場合
において、電圧信号で処理するよりも回路のダイナミッ
クレンジを確保しやすいという利点もある。

【００７６】図５は、クランプ回路２５０の具体的な構
成例を示す図である。ここで、図５（Ａ）に示す一例
は、電流出力型の差動増幅器２５２をＣＭＯＳトランジ
スタで具体的に構成した場合を示している。電流出力型
の差動増幅器２５２は、その主要部である差動増幅器２
５２ａとＰchＭＯＳトランジスタ２５２ｂとから構成さ
れている。クランプ回路２５０は、差動増幅器２５２ａ
とＰchＭＯＳトランジスタ２５２ｂとの間に、差動増幅
器２５２ａの出力を受けて、それに応じてＰchＭＯＳト
ランジスタ２５２ｂのゲート端子を制御するクランプ電
圧Ｖcpを発生する制御電圧発生回路２６０を有する。

【００７７】ＰchＭＯＳトランジスタ２５２ｂのソース
端子は電圧源（本例ではＶＤＤ）に接続され、ドレイン
端子は電流電圧変換部２２０の入力に接続される。図４
に示した電流電圧変換部２２０との対応では、ドレイン
端子は差動増幅器２２２の反転入力端子（−）に接続さ
れ、ＰchＭＯＳトランジスタ２５２ｂで生成されたクラ
ンプ電流Ｓcpが差動増幅器２２２の反転入力端子（−）
に入力される構成とする。

【００７８】ＰchＭＯＳトランジスタ２５２ｂが飽和領
域で動作するような電圧を制御電圧発生回路２６０が加
えることで、ＰchＭＯＳトランジスタ２５２ｂはゲート
−ソース間の電圧に応じた電流を流す電流源として動作
する。つまり、ＰchＭＯＳトランジスタ２５２ｂは、制
御電圧発生回路２６０から出力されるクランプ電圧Ｖcp
をクランプ電流Ｓcpに変換する電圧電流変換部として機
能する。これにより、クランプ回路２５０は、電流出力
型のクランプ回路としての機能を果たすことができる。

【００７９】なお、制御電圧発生回路２６０を用いるこ
となく、差動増幅器２５２ａの出力電圧を直接ＰchＭＯ
Ｓトランジスタ２５２ｂのゲート端子に加える構成とし
ても、出力信号のＤＣレベルを制御する、つまりクラン
プ機能を作動させることができる。

【００８０】また、図５（Ａ）に示す一例では、ＰchＭ
ＯＳトランジスタ２５２ｂのみでクランプ電流Ｓcpを電
流電圧変換部２２０の入力に供給する構成としている
が、ＰchＭＯＳトランジスタ２５２ｂをＮchＭＯＳトラ
ンジスタに置き換えて、電流電圧変換部２２０の入力か
らクランプ電流ＳcpをＮchＭＯＳトランジスタ側に引き
込む構成としてもよい。また、ＰchＭＯＳトランジスタ
およびＮchＭＯＳトランジスタの両方を用いて、電流の
流れる方向を切り替えて使う構成とすることもできる。

【００８１】また、図５（Ａ）に示す一例では、ＰchＭ
ＯＳトランジスタ２５２ｂを用いて、制御電圧発生回路
２６０から出力されるクランプ電圧Ｖcpをクランプ電流
Ｓcpに変換するようにしていたが、これに限らず、差動
増幅器２５２ａの出力端子を電流出力型の構成とするこ
とで、制御電圧発生回路２６０やＭＯＳトランジスタな
どによる電圧電流変換部を設けることなく、その電流出
力型の差動増幅器の出力にて直接にクランプ電流Ｓcpを
発生させる構成とすることもできる。

【００８２】図５（Ｂ）に示す第２例は、ＰchＭＯＳト
ランジスタ２５２ｂのドレイン端子に３端子スイッチ素
子２５８を挿入した構成例を示している。３端子スイッ
チ素子２５８は、入力端子ａがＰchＭＯＳトランジスタ
２５２ｂのドレイン端子と接続され、一方の出力端子ｂ
が電流電圧変換部２２０の入力部に接続され、他方の出
力端子ｃが電流電圧変換部２２０の動作基準点と接続さ
れる構成とする。

【００８３】図４に示した電流電圧変換部２２０との対
応では、出力端子ｂは差動増幅器２２２の反転入力端子
（−）に接続され、ＰchＭＯＳトランジスタ２５２ｂで
生成されたクランプ電流Ｓcpが３端子スイッチ素子２５
８を介して差動増幅器２２２の反転入力端子（−）に入
力される構成とする。また、出力端子ｃは電流電圧変換
部２２０の非反転入力端子（＋）と接続され、その非反
転入力端子（＋）に接続された基準電圧源２２６と同じ
基準電圧Ｖ２が印加されるようにする。以下、３端子ス
イッチ素子２５８の役割について説明する。

【００８４】図３にて電流信号検出部５の具体例を挙げ
たように、カレントコピアセルを用いて電流モードでＣ
ＤＳ処理をする場合、リセット期間にサンプリングのた
めにスイッチ素子ＳＷ９２を閉じる必要がある。このと
き、可変利得増幅器２００やクランプ回路２５０には信
号電流Ｓ１が流れてこないことになるので、電流電圧変
換部２２０には、クランプ電流Ｓcpだけが流れ込むこと
になる。

【００８５】クランプ電流Ｓcpは信号電流が流れている
期間に電流電圧変換部２２０のダイナミックレンジがき
ちんと確保されるように流れているため、信号電流Ｓ１
がなくなってしまうと、クランプ電流Ｓcpのせいで電流
電圧変換部２２０が一時的にそのダイナミックレンジを
はずしてしまう可能性がある。一般的に差動増幅器を用
いて作られているＩ／Ｖ変換回路の場合は、一旦ダイナ
ミックレンジから外れてしまうと動作スピードが極端に
遅くなるなど、通常の動作状態に復帰するのに時間がか
かる場合がある。

【００８６】このような問題を避けるために、スイッチ
素子ＳＷ９２のオンオフ制御と同じタイミングでスイッ
チ素子２５８をオンオフ制御する。すなわち、スイッチ
素子ＳＷ９２が非導通状態になって信号電流Ｓ１が電流
電圧変換部２２０側に流れてこなくなったときに、スイ
ッチ素子２５８を出力端子ｂから切断して電流電圧変換
部２２０の入力部とＰchＭＯＳトランジスタ２５２ｂと
を切り離す。これにより、電流電圧変換部２２０に入力
される撮像信号Ｓ１へのクランプ電流Ｓcpの帰還を停止
することで、電流電圧変換部２２０へのクランプ電流Ｓ
cpの流入を防ぎ、ダイナミックレンジをはずしてしまう
ことを防ぐようにする。

【００８７】また、単純にスイッチ素子２５８を切断し
てしまうと、ＰchＭＯＳトランジスタ２５２ｂからのク
ランプ電流Ｓcpが流れ込む先を失い、クランプ電流Ｓcp
の電流値が“０”になってしまう。すると次にスイッチ
素子２５８を出力端子ｂ側に接続してクランプ電流Ｓcp
を流し始めたときに、所望の電流値に落ち着くまでに時
間がかかってしまうため、規定の時間内に信号を忠実に
再現できなくなってしまう虞れがある。

【００８８】そこで、スイッチ素子２５８を単純にオン
オフ制御するのではなく、図５（Ｂ）に示すように、ス
イッチ素子ＳＷ９２を非導通状態にするときにはスイッ
チ素子２５８を出力端子ｂから出力端子ｃ側に切り替
え、電流電圧変換部２２０の非反転入力端子（＋）側に
接続することで、この非反転入力端子（＋）の接続され
ている基準電圧源２２６につなぎ変える。つまり、スイ
ッチ素子ＳＷ９２を非導通状態にするリセット期間に
は、撮像信号へのクランプ電流Ｓcpの帰還を停止させる
とともに、この帰還を停止させたクランプ電流Ｓcpを、
電流電圧変換部２２０の動作基準点を設定するための基
準電圧源２２６に向けて還流させる。

【００８９】こうすることで、クランプ電流Ｓcpを流し
込むＰchＭＯＳトランジスタ２５２ｂから見れば、クラ
ンプ電流Ｓcpを電流電圧変換部２２０に流し込んでいる
ときも、遮断（カット）しているときも、見かけ上何も
変わらないように見えるため、常に制御電圧発生回路２
６０によって制御された電流を流し続けることができ、
クランプ電流Ｓcpの安定性を保つことができる。つま
り、常にクランプ電流Ｓcpの安定性を保ち、次に再びク
ランプ電流Ｓcpを撮像信号Ｓ１に流し込むときにすぐに
所望の電流が得られるようになる。

【００９０】以上説明したように、上記実施形態の構成
によれば、電流帰還型のクランプ回路を用いるようにし
たので、電圧帰還型の場合に必要だった電圧加算器やＤ
Ｃ成分カットするための容量素子などが不要になり、単
純に信号電流にクランプ電流を帰還するだけでＤＣクラ
ンプが可能となる。このため、部品点数を削減すること
ができ、また信号が通過する回路数を減らすことができ
るため、ノイズの混入なども少なくすることができる。

【００９１】加えて、図５にて具体的構成例を示したよ
うに、クランプ電流を注入する回路自体は、ＭＯＳトラ
ンジスタの定電流特性を用いることで簡単に形成するこ
とができ、システムの複雑化を抑えることができる。さ
らに、電流型の信号処理を行なう構成のＣＤＳ回路やＰ
ＧＡ回路と組合せることで、限られた電源電圧のなかで
信号を処理する場合において、電圧信号で処理するより
も回路のダイナミックレンジを確保しやすいという効果
を享受することもできる。

【００９２】図６は、クランプ回路、特に制御電圧発生
回路をより具体的に示した構成例を示す図である。ここ
で、図６（Ａ）は、その構成を示すブロック図であり、
図６（Ｂ）は、このクランプ回路にて使用されるパルス
信号のタイミングチャートである。このクランプ回路３
００の構成は、信号処理系統用のＡ／Ｄ変換器２８とは
独立に設けられた専用のＡ／Ｄ変換部を含むデジタル回
路の演算処理部を備え、デジタル回路の処理結果（デジ
タル値）をＤ／Ａ変換器を用いてアナログ電圧信号に戻
し、ＰchＭＯＳトランジスタ２５２ｂの入力電圧として
供給することで、ＰchＭＯＳトランジスタ２５２ｂにて
クランプ電流Ｓcpを発生させる構成とした点に特徴を有
する。また、このクランプ回路３００は、応答速度が比
較的高速のスタートアップモード動作部と、応答速度が
比較的低速のノーマルモード動作部の何れか一方で動作
可能に構成されている。

【００９３】図６（Ａ）に示すように、クランプ回路３
００は、先に示したクランプ回路２５０における差動増
幅器２５２ａに相当する比較器（コンパレータ）３０２
と、比較パルスＣＰの数をカウントするアップダウンカ
ウンタ３０４と、アップダウンカウンタ３０４のカウン
ト値ＣＮＴが所定条件に合致するか否かを判定する判定
回路３０６とを備える。アップダウンカウンタ３０４の
リセット端子ＲＳＴには、インバータ３０８で垂直同期
信号ＶＳを反転させた反転垂直同期信号ＮＶＳが入力さ
れ、この反転垂直同期信号ＮＶＳごとにカウント値CNT1
がリセットされるようになっている。

【００９４】また、クランプ回路３００は、アップダウ
ンカウント機能を有するレジスタカウンタ３１０と、レ
ジスタカウンタ３１０のカウント値CNT2を直接にアナロ
グ電圧Ｖcpに変換するＤ／Ａ変換器３１２と、Ｄ／Ａ変
換器３１２から出力されたアナログ電圧を電流信号に変
換する電圧電流変換器（Ｖ／Ｉ変換器）３１４とを備え
る。電圧電流変換器３１４から出力される電流信号（ク
ランプ電流Ｓcp）は、電流電圧変換部２２０の入力部へ
供給される。

【００９５】レジスタカウンタ３１０から電流電圧変換
部２２０までの制御系統は、カウント値CNT2をアップす
ればＯＰＢレベルが上昇し、逆にカウント値CNT2がダウ
ンすればＯＰＢレベルを低下させるような極性とする。
電圧電流変換器３１４としては、先に述べたクランプ回
路２５０におけるＰchＭＯＳトランジスタ２５２ｂを用
いればよい。この場合、Ｄ／Ａ変換器３１２の出力をＰ
chＭＯＳトランジスタ２５２ｂのゲート端子に接続す
る。前記のような制御極性となるように、必要に応じて
反転増幅器を設けるなどすればよい。

【００９６】レジスタカウンタ３１０は、クランプ回路
３００の動作モードに応じて、カウントする対象が異な
るようになっている。この仕組みのために、クランプ回
路３００は、モード切替判定回路３２０と、このモード
切替判定回路３２０の制御の元でレジスタカウンタ３１
０のクロック端子ＣＫに入力されるパルスを垂直同期信
号ＶＳおよび比較パルスＣＰの何れか一方に切り替える
第１スイッチ３２２と、同じくレジスタカウンタ３１０
のアップ／ダウン切替端子（Ｕ／Ｄ）に入力される信号
を比較器３０２の出力および判定回路３０６の何れか一
方に切り替える第２スイッチ３２４とを備える。

【００９７】アップダウンカウンタ３０４とレジスタカ
ウンタ３１０とは、カウント対象が異なるものの、基本
的な動作はアップダウンカウント機能を備える点で同じ
である。ただし、レジスタカウンタ３１０のカウント値
CNT2は、直接後段のＤ／Ａ変換器３１２のレジスタ値を
担うことになるので、レジスタカウンタ３１０には、収
束させたいＯＰＢレベルに応じた初期値Ｄ１がセットさ
れる。

【００９８】そして、電流電圧変換部２２０から得られ
る撮像信号Ｓ３をデジタル信号に変換しデジタル信号処
理をする信号処理系統用のＡ／Ｄ変換器２８とは独立
に、信号処理系統用のＡ／Ｄ変換部よりもビット分解能
が劣る直流レベル比較用のＡ／Ｄ変換部として、比較器
３０２や、アップダウンカウンタ３０４あるいはレジス
タカウンタ３１０が設けられている。

【００９９】たとえば、スタートアップモード時には、
比較器３０２とレジスタカウンタ３１０により、事実上
のサンプリング周波数が比較パルスＣＰの周波数となる
実質的に１ビットのＡ／Ｄ変換部が構成される。またノ
ーマルモード時には、比較器３０２とアップダウンカウ
ンタ３０４により、実質的に１ビットのＡ／Ｄ変換部が
構成される。また、判定回路３０６やレジスタカウンタ
３１０は、直流レベル比較用のＡ／Ｄ変換部として機能
する比較器３０２やアップダウンカウンタ３０４もしく
は当該レジスタカウンタ３１０により得られたデジタル
データに基づいて、直流レベルと基準値との差に応じた
制御電圧信号をデジタル信号処理により求めるデジタル
演算処理部として機能する。

【０１００】クランプ回路３００にて使用される動作制
御用の垂直同期信号ＶＳおよび比較パルスＣＰは図示し
ない図示しないタイミングジェネレータから発せられ
る。ここで、図６（Ｂ）に示すように、垂直同期信号Ｖ
Ｓは、１フィールド（または１フレーム）の最初に送出
されるパルスである。また比較パルスＣＰは、感光部１
０の各水平走査ライン（１Ｈ）の最初に送出される水平
同期信号ＨＳに連動して、水平走査方向の先頭側におけ
るＯＰＢ画素位置で送出されるパルスである。この比較
パルスＣＰは、固体撮像素子３の水平走査方向の先頭側
に用意されたＯＰＢ画素の任意の１列の出力信号と基準
電圧を比較パルスＣＰのタイミングで比較するためのも
のである。なお、垂直走査方向の先頭側におけるＯＰＢ
画素位置では、この比較パルスＣＰが送出されないよう
にする。

【０１０１】比較器３０２の一方の入力端子には基準電
圧発生回路３０３から基準電圧Ｖ３が入力される。基準
電圧発生回路３０３は、固定の基準電圧ではなく、比較
パルスＣＰごとに略一定幅でスイングさせた（高電圧側
と低電圧側とを交互に切り替えた）基準電圧Ｖ３を発生
する。基準電圧Ｖ３はＯＰＢレベルを収束させたい電圧
であり、その中央値Ｖ３０とスイング幅ΔＶ３は、電流
クランプ部２６の後段の信号処理に合わせて決まる。

【０１０２】比較器３０２は、この基準電圧Ｖ３と電流
電圧変換部２２０から出力される電圧信号Ｓ３との大小
を比較し結果をデジタル値で出力する。具体的には、
“基準電圧Ｖ３＞電圧信号Ｓ３”であれば“Ｈ；ハイ”
を出力し、それ以外は“Ｌ：ロー”を出力する。この比
較結果は、スタートアップ時にはレジスタカウンタ３１
０のアップ／ダウン切替端子（Ｕ／Ｄ）に入力され、ノ
ーマルモード時にはアップダウンカウンタ３０４のアッ
プ／ダウン切替端子（Ｕ／Ｄ）に入力される。

【０１０３】アップダウンカウンタ３０４および判定回
路３０６は、ノーマルモード時にのみ動作する部分であ
る。アップダウンカウンタ３０４は、このアップ／ダウ
ン切替端子（Ｕ／Ｄ）が“Ｈ”すなわち“基準電圧Ｖ３
＞電圧信号Ｓ３”のときに比較パルスＣＰがクロック端
子ＣＫに入力されるとカウント値CNT1を“＋１”する。
逆に、アップ／ダウン切替端子（Ｕ／Ｄ）が“Ｌ”すな
わち“基準電圧Ｖ３≦電圧信号Ｓ３”のときに比較パル
スＣＰがクロック端子ＣＫに入力されるとカウント値CN
T1を“−１”する。

【０１０４】ここで図６（Ｂ）に示すように、比較パル
スＣＰは、ＯＰＢ画素位置で送出されるものなので、結
果として、比較器３０２とアップダウンカウンタ３０４
とにより、水平走査方向のＯＰＢ画素の所定列の出力信
号Ｓ３と基準電圧Ｖ３を比較パルスＣＰのタイミングで
比較し、その比較結果をアップダウンカウンタ３０４の
カウント値CNT1に反映させることになる。

【０１０５】アップダウンカウンタ３０４のカウント値
CNT1は、判定回路３０６の一方の入力端子に入力され
る。判定回路３０６は、具体的にはデジタルコンパレー
タとして構成されており、判定基準としてＤ０（デジタ
ル値）が他方の入力端子に入力されている。

【０１０６】判定回路３０６は、アップダウンカウンタ
３０４のカウント値CNT1が正の判定基準値“Ｄ０”を上
回ったら、次の垂直同期信号ＶＳでレジスタカウンタ３
１０のカウント値CNT2を“−１”する信号を出力する。
逆に、負の判定基準値“−Ｄ０”を下回ったら、レジス
タカウンタ３１０のカウント値CNT2を“＋１”する信号
を出力する。判定回路３０６の出力は、レジスタカウン
タ３１０のアップ／ダウン切替端子（Ｕ／Ｄ）に入力さ
れる。

【０１０７】比較器３０２の比較出力を使用するのがス
タートアップモード時にはレジスタカウンタ３１０、ノ
ーマルモード時にはアップダウンカウンタ３０４である
点で異なるものの、その比較出力に基づくカウント動作
は、スタートアップモードとノーマルモードともに、水
平同期信号ＨＳ後の比較パルスＣＰで行なう。つまり、
実質的には、基準電圧Ｖ３とＯＰＢレベルとの比較動作
は水平同期信号ＨＳ後の比較パルスＣＰのみで行なわれ
る。

【０１０８】よって、この比較パルスＣＰがアクティブ
以外の時間帯は比較器３０２や基準電圧発生回路３０３
は動作不要である。むしろ動作させておくと、比較器３
０２や基準電圧発生回路３０３にはＤＣ電流が流れ、消
費電流の無駄になるので、比較パルスＣＰがアクティブ
のタイミングだけイネーブル（Enable）であればよい。
そこで、本実施形態では、オンオフ制御部３０９によ
り、水平同期信号ＨＳで立ち上がり比較パルスＣＰで立
ち下がる制御信号を作り、この制御信号で比較器３０２
や基準電圧発生回路３０３にイネーブル（Enable）をか
けることで、サンプリング期間以外はスタンバイ状態に
切り替えるように構成している。オンオフ制御部３０９
の具体的な回路は図示を省略する。スタンバイ状態と
は、サンプリング期間のイネーブル（Enable）状態より
も回路に流れる電源電流が少なくなる状態である。これ
により、消費電流を削減することができる。

【０１０９】上記構成のクランプ回路３００は、スター
トアップモードおよびノーマルモードの何れにおいて
も、電流電圧変換部２２０の出力する電圧信号Ｓ３のＯ
ＰＢ画素出力レベルが基準電圧Ｖ３より大きいとき比較
器３０２の出力が“Ｌ”になるように接続され、レジス
タカウンタ３１０のカウント値CNT2を“１”小さくし、
Ｄ／Ａ変換器３１２のアナログ出力であるクランプ制御
電圧Ｖcpを“１ＬＳＢ”分小さくするように作用する。
この結果、電流電圧変換部２２０のＯＰＢ画素出力レベ
ル（ＯＰＢレベル）も小さくなり基準電圧Ｖ３との差が
減少するように、全体が負帰還制御システムを形成す
る。

【０１１０】比較パルスＣＰと垂直同期信号ＶＳとは、
図６（Ｂ）から分かるように、比較パルスＣＰの方が高
周波数である。よって、電圧電流変換器３１４のレジス
タ値を設定するレジスタカウンタ３１０のクロック入力
端子ＣＫに比較パルスＣＰが入力されているときには、
全体の制御系は比較的高速に動作する。クランプ回路３
００は、この動作状態をスタートアップモードとする。
一方、クロック入力端子ＣＫに垂直同期信号ＶＳが入力
されているときには、全体の制御系は比較的低速に動作
する。クランプ回路３００は、この状態をノーマルモー
ドとする。

【０１１１】ところで、ＯＰＢ画素出力と基準電圧Ｖ３
との差が電圧電流変換器３１４の“１ＬＳＢ”の変動に
よる出力の変化より小さくなると、比較ごとに電圧電流
変換器３１４の出力電圧を上げ下げするような状態にな
る。この状態は、上記のデジタル制御の観点からいえば
安定点ということができるが、この電圧変動が画像ムラ
に現れると安定点とはいえず、むしろ発振状態と捉える
の方が適切である。一方、この状態は、ＯＰＢ画素出力
と基準電圧Ｖ３が十分近いことを示している。

【０１１２】そこで、実際の制御に際しては、ＯＰＢ画
素出力が基準電圧Ｖ３から大きく離れているときに基準
電圧Ｖ３に近づける動作状態をスタートアップモード
（モード出力Ｌ）とし、比較パルスＣＰに基づいてレジ
スタカウンタ３１０をカウント動作させることで比較的
高速に動作させる。そして、スタートアップモードで動
作させたときにＯＰＢ画素出力と基準電圧Ｖ３とが十分
近い状態となったことをモード切替判定回路３２０が検
知したら低速動作のノーマルモード（モード出力Ｈ）に
移行させる。そして、ノーマルモード時には、上記発振
状態が生じないよう、スタートアップモード時よりも低
速且つ低感度で動作させることとする。

【０１１３】モード切替判定回路３２０は、Ｄ／Ａ変換
器３１２の出力電圧の上げ状態から下げ状態への変化を
監視することでＯＰＢ画素出力が基準電圧Ｖ３に近づい
たか否かを判断する。たとえば、スタートアップモード
では収束させたい目標クランプレベルと実際のＯＰＢレ
ベルをアナログコンパレータである比較器３０２で比較
するが、Ｄ／Ａ変換器３１２による１ステップ分のＯＰ
Ｂレベルの変動幅が目標クランプレベルとＯＰＢレベル
より大きい場合には、Ｄ／Ａ変換器３１２の出力電圧を
上下させると発振状態になる虞れがある。また、発振状
態にならないまでも、デジタルによる離散的な制御とな
るので収束範囲内に入っても、目標クランプレベルを中
心としてＯＰＢレベルの上下動作を繰り返す。

【０１１４】そこで、モード切替判定回路３２０は、目
標クランプレベルと実際のＯＰＢレベルとが十分近いと
判定されるときに限らず、ＯＰＢレベルの上下動作（発
振状態によるものも含む）を検知したときにも、ノーマ
ルモードへの移行条件に合致するものと判定する。この
モード切替えの判断方法としては、Ｄ／Ａ変換器３１２
の出力電圧の上げ状態から下げ状態への変化（あるいは
その逆の変化）をレジスタカウンタ３１０のカウント値
CNT2の変化を監視して、１回の変化でモード切替条件に
合致したと判断することも可能である。また、数回の上
げ下げをカウントしたことを条件にモード切替条件に合
致したと判断することも可能である。

【０１１５】図７は、クランプ回路３００におけるスタ
ートアップモードの制御動作を示すフローチャートであ
る。このスタートアップモードは、クランプパルスとし
ての比較パルスＣＰ期間中に収束させたい目標レベルと
実際のＯＰＢレベルとをアナログコンパレータである比
較器３０２で比較し、検出したＯＰＢレベルが低い場合
はレジスタカウンタ３１０のカウンタ値CNT2を１つ上げ
る、逆に高い場合は１つ下げるという処理をする。レジ
スタカウンタ３１０はＤ／Ａ変換器３１２と接続されて
いるので、カウンタ値CNT2がアナログ値に変換されて電
流加算部２８０にて信号ラインに加算されることにより
ＯＰＢレベルが上下する。このように比較の都度、ＯＰ
Ｂレベルを収束させたい目標レベルに近づけることで高
速の引き込みを可能する。以下具体的に説明する。

【０１１６】クランプ回路３００は、先ず“スタートア
ップモードの初期化”を行なう（Ｓ１００）。たとえ
ば、モード切替判定回路３２０はモード出力を“Ｌ”に
セットする。またクランプ回路３００は、レジスタカウ
ンタ３１０に初期値Ｄ１をセットする。これを受けて、
電圧電流変換器３１４から初期値Ｄ１に応じた電圧が出
力され、これを受けた電圧電流変換器３１４が初期のク
ランプ電流Ｓcpを電流電圧変換部２２０の入力部に供給
する。

【０１１７】次に、クランプ回路３００は、電流電圧変
換部２２０の電圧信号Ｓ３が示すＯＰＢレベルと基準電
圧Ｖ３とを比較し、この比較結果を、Ｄ／Ａ変換器３１
２のレジスタ値を担うレジスタカウンタ３１０に入力す
る。結果の取り込みはＯＰＢ画素を出力しているタイミ
ングで立ち上がる比較パルスＣＰで行なうことによりＯ
ＰＢ画素と基準電圧Ｖ３の比較結果として反映する。

【０１１８】具体的には、先ず、比較器３０２とレジス
タカウンタ３１０とにより、電流電圧変換部２２０の電
圧信号Ｓ３が示すＯＰＢレベルと基準電圧Ｖ３とを比較
パルスＣＰに基づいて比較する（Ｓ１０２）。ＯＰＢレ
ベルが基準電圧Ｖ３よりも大きければ、レジスタカウン
タ３１０は、レジスタカウンタ値CNT2を“−１”する
（Ｓ１０２−ＹＥＳ，Ｓ１１０）。これを受けて、Ｄ／
Ａ変換器３１２は、その出力電圧を低下させる（Ｓ１１
２）。これにより、ＯＰＢレベルが低下する（Ｓ１１
４）。この後、ステップＳ１０２に戻り、次の水平走査
について上記処理（Ｓ１０２〜Ｓ１１４）を繰り返す。
つまり、ＯＰＢレベルが基準電圧Ｖ３以下となるまで、
水平走査のＯＰＢ画素ごとに上記処理を繰り返すことで
ＯＰＢレベルを基準電圧Ｖ３まで低下させる。

【０１１９】逆に、ＯＰＢレベルが基準電圧Ｖ３以下の
とき（小さいか等しいとき）は、レジスタカウンタ３１
０はレジスタカウンタ値CNT2を“＋１”する（Ｓ１０２
−ＮＯ，Ｓ１２０）。これを受けて、Ｄ／Ａ変換器３１
２は、その出力電圧を上昇させる（Ｓ１２２）。これに
より、ＯＰＢレベルが低上昇する（Ｓ１２４）。この
後、ステップＳ１０２に戻り、次の水平走査について上
記処理（Ｓ１０２〜Ｓ１２４）を繰り返す。つまり、Ｏ
ＰＢレベルが基準電圧Ｖ３以上となるまで、水平走査の
ＯＰＢ画素ごとに上記処理を繰り返すことでＯＰＢレベ
ルを基準電圧Ｖ３まで上昇させる。

【０１２０】この過程で、モード切替判定回路３２０
は、レジスタカウンタ３１０のカウント値CNT2を監視
し、カウント値CNT2のアップからダウンへの変化、ある
いはダウンからアップへの変化の回数をカウントする
（Ｓ１３０）。そして、このカウント数が予め定めてあ
るノーマルモードへの切替条件を満足するか否かを判定
する（Ｓ１３２）。切替条件を満足するときには、モー
ド切替判定回路３２０は、モード出力を“Ｌ”から
“Ｈ”に切り替えることで、クランプ回路３００をノー
マルモードに移行させる（Ｓ１３４）。

【０１２１】ステップＳ１２２，Ｓ１３２によるＯＰＢ
レベル制御電圧の切替えは比較パルスＣＰごとになされ
るので、比較的高速の制御動作となる。つまり、スター
トアップモード時には、ＯＰＢクランプレベルを設定値
に急速に収束させるモードとして動作させることができ
る。

【０１２２】なお、ノーマルモードに移行した後、何ら
かの原因でクランプ動作が不安定になりＯＰＢレベルが
所定範囲外になったときには、モード切替判定回路３２
０は、モード出力を“Ｈ”から“Ｌ”に切り替えること
で、クランプ回路３００をスタートアップモードに移行
させる（Ｓ１４０）。これにより、上記の高速な引き込
み動作を再起動することができる。

【０１２３】図８は、クランプ回路３００におけるノー
マルモードの制御動作を説明する図である。ここで、図
８（Ａ）は制御手順を示すフローチャートであり、図８
（Ｂ）は、基準電圧発生回路３０３が発生する基準電圧
Ｖ３の一例を示す図である。

【０１２４】スタートアップモードからノーマルモード
に移行すると、クランプ回路３００は、先ずアップダウ
ンカウンタ３０４のカウント値CNT1を初期化する（Ｓ２
００）。また、このノーマルモードでは、比較器３０２
の比較出力を、垂直同期信号ＶＳで毎回クリアされるレ
ジスタカウンタ３１０側に切り替え入力する。

【０１２５】そして、１フレーム中、ＯＰＢ画素出力の
レベルが基準電圧Ｖ３より大きければ“＋１”、小さけ
れば“−１”を繰り返し、カウンタ値CNT1が正の基準値
“Ｄ０”を上回ったら、判定回路３０６が次の垂直同期
信号ＶＳでレジスタカウンタ３１０のカウント値CNT2を
“−１”する信号を送る。逆に、負の基準値“−Ｄ０”
を下回ったら、カウント値CNT2“＋１”する信号を送
る。

【０１２６】具体的には、先ず、比較器３０２とアップ
ダウンカウンタ３０４とにより、電流電圧変換部２２０
の電圧信号Ｓ３が示すＯＰＢレベルと基準電圧Ｖ３とを
比較パルスＣＰに基づいて比較する（Ｓ２０２）。ＯＰ
Ｂレベルが基準電圧Ｖ３よりも大きければ、アップダウ
ンカウンタ３０４は、カウンタ値CNT1を“＋１”する
（Ｓ２０４）。逆に、ＯＰＢレベルが基準電圧Ｖ３以下
のとき（小さいか等しいとき）は、アップダウンカウン
タ３０４はカウンタ値CNT1を“−１”する（Ｓ２０
６）。判定回路３０６は、カウント値CNT1と判定基準Ｄ
０とを比較し、その結果をレジスタカウンタ３１０に入
力する。レジスタカウンタ３１０のクロック端子ＣＫに
は垂直同期信号ＶＳが入力されており、レジスタカウン
タ３１０は、判定回路３０６の判定結果を垂直同期信号
ＶＳごとにチェックする（Ｓ２１０）。

【０１２７】ここで図８（Ｂ）に示すように、基準電圧
発生回路３０３は、ノーマルモード時の基準電圧Ｖ３を
比較パルスＣＰごとに変動幅ΔＶ３だけ上下に変動させ
ている。これに応じて、たとえば、アップダウンカウン
タ３０４のカウント値CNT1が“±６４”を超えたところ
でレジスタカウンタ３１０を動作させるように判定回路
３０６に、判定基準値Ｄ０として“６４”をセットす
る。ＯＰＢ画素出力が基準電圧Ｖ３の大きいレベル“Ｖ
３＋”より大きい場合、アップダウンカウンタ３０４は
比較パルスＣＰの都度に“＋１”を繰り返し６４回目の
比較で“＋６４”に達する（Ｓ２０２，Ｓ２０４，Ｓ２
１０）。

【０１２８】そして、カウンタ値CNT1が正の基準値“Ｄ
０”（前例では６４）を上回っていると判定回路３０６
の判定結果が示しているときには、レジスタカウンタ３
１０は、次の垂直同期信号ＶＳと同時にカウント値CNT2
を“−１”する（Ｓ２２０）。これを受けて、Ｄ／Ａ変
換器３１２は、その出力電圧を低下させる（Ｓ２２
２）。これにより、ＯＰＢレベルが低下する（Ｓ２２
４）。この後、ステップＳ２００に戻り、次のフレーム
について上記処理（Ｓ２００〜Ｓ２２４）を繰り返す。
つまり、ＯＰＢ画素出力が基準電圧Ｖ３の中央値Ｖ３０
に近づくまで、上記処理を繰り返す。

【０１２９】逆に、ＯＰＢ画素出力が基準電圧Ｖ３の小
さいレベル“Ｖ３−”より大きい場合、アップダウンカ
ウンタ３０４は比較パルスＣＰの都度に“−１”を繰り
返し６４回目の比較で“−６４”に達する（Ｓ２０２，
Ｓ２０６，Ｓ２１０）。そして、カウンタ値CNT1が負の
基準値“−Ｄ０”（前例では−６４）を下回っていると
判定回路３０６の判定結果が示しているときには、レジ
スタカウンタ３１０は、次の垂直同期信号ＶＳと同時に
カウント値CNT2を“＋１”する（Ｓ２３０）。これを受
けて、Ｄ／Ａ変換器３１２は、その出力電圧を上昇させ
る（Ｓ２３２）。これにより、ＯＰＢレベルが上昇する
（Ｓ２３４）。この後、ステップＳ２００に戻り、次の
フレームについて上記処理（Ｓ２００〜Ｓ２３４）を繰
り返す。つまり、ＯＰＢ画素出力が基準電圧Ｖ３の中央
値Ｖ３０に近づくまで、上記処理を繰り返す。

【０１３０】このように、ノーマルモード時には、クラ
ンプパルス期間中、収束させたい目標クランプレベルに
対応する基準電圧Ｖ３と実際のＯＰＢレベルとを比較器
３０２により比較し、その結果（大小）をアップダウン
カウンタ３０４でカウントする。そして、収束させたい
レベルに対して、大ならば“＋１”、小ならば“−１”
のようにアップダウンカウンタ３０４を駆動しカウント
値CNT1を保持する。そして、アップダウンカウンタ３０
４にて、カウント値CNT1を監視し、このカウント値CNT1
が事前に設定したレベル（前例の判定基準値±Ｄ０）を
超えた時点で初めてクランプレベル変更の信号をレジス
タカウンタ３１０に送出する。

【０１３１】このように、比較結果を直接Ｄ／Ａ変換器
３１２の出力に反映させないようにすることによって、
コンパレータのエラーやノイズに対する安定性を持たせ
ることができる。加えて、クランプレベル変更の必要が
生じた後の垂直走査のスタートパルスである垂直同期信
号ＶＳの直後にクランプレベルを変更することで、１枚
の画像を安定させ画像途中のノイズ発生を防ぐこともで
きる。

【０１３２】一方、ＯＰＢ画素出力が基準電圧Ｖ３の大
きいレベル“Ｖ３＋”と小さいレベル“Ｖ３−”の間に
あるときは、比較パルスＣＰに基づく比較ごとにアップ
ダウンカウンタ３０４は、そのカウント値CNT1に対する
“＋１”と“−１”を繰り返すことになる。この結果、
アップダウンカウンタは“±６４”に達することができ
ずクランプレベルは固定されたままとなる。このよう
に、基準電圧Ｖ３の変動幅ΔＶ３は、クランプ回路３０
０の不感帯として作用する。

【０１３３】クランプレベルは、レジスタカウンタ３１
０のカウント値CNT2をＤ／Ａ変換器３１２でアナログ値
に直したものに対応するもので離散的な値をとる。Ｄ／
Ａ変換器３１２の１ＬＳＢ分に応じたクランプレベル変
動分より基準電圧Ｖ３の変動幅ΔＶ３を大きくとること
で、ＯＰＢ画素出力を不感帯に落とし込むことができ
る。

【０１３４】つまり、このノーマルモードでは、スター
トアップモードよりも低感度でＯＰＢクランプ動作をさ
せることができる。またこのことにより、ノイズに対す
る安定性を確保することができる。ただし現実には、Ｏ
ＰＢ画素出力にノイズが混入するため平均的には不感帯
に落ち込んでいても、瞬間的には変動幅を超えることが
ある。ノイズが大きい場合、確率的に先の例でいえば６
４回カウントアップあるいはカウントダウンすることも
ありえる。この変動は、次のフレームで戻る確率が高
く、これを繰り返すと面フリッカとなる。この場合は、
基準電圧Ｖ３の変動幅ΔＶ３を調整することにより、Ｏ
ＰＢクランプの感度を設定することができる。

【０１３５】また、ノーマルモードではレジスタカウン
タ３１０の変化を垂直同期信号ＶＳに同期して行なう。
つまり事実上のサンプリング周波数が垂直同期信号ＶＳ
の周波数となる。これは１枚の画像の先頭部分でクラン
プレベルを変化させることを意味する。これにより、画
像途中にクランプノイズが混入することを防ぐことがで
きるという効果が得られる。また、ステップＳ２２２，
Ｓ２３２によるＯＰＢレベル制御電圧の切替えは垂直同
期信号ＶＳごとになされるので、比較的ゆっくりとした
制御動作となる。この点では、ＯＰＢクランプ制御を安
定的に動作させる上で効果が高い。つまり、ノーマルモ
ードでは、ＯＰＢレベルが基準値にほぼ収束したところ
で、クランプレベルの変動に対し感度の低い状態で動作
させることができる。

【０１３６】なお、ノーマルモードに移行した後、何ら
かの原因でクランプ動作が不安定になりＯＰＢレベルが
所定範囲外になったときには（Ｓ２０２）、モード切替
判定回路３２０は、モード出力を“Ｈ”から“Ｌ”に切
り替えることで、クランプ回路３００をスタートアップ
モードに移行させる（Ｓ２４０）。これにより、スター
トアップモードによる高速な引き込み動作を再起動する
ことができる。

【０１３７】以上のように、デジタル回路による演算処
理部は、固体撮像素子３が出力する光学的黒レベル（Ｏ
ＰＢ）をある一定の設定値に固定させるために必要なＤ
Ｃシフト量、つまり固体撮像素子３におけるＯＰＢクラ
ンプレベルをデジタル値で保持することにより、アナロ
グ値で保持するときのような、外付け容量を必要としな
い。このため、部品点数の削減や実装面積の縮小しつ
つ、画面内での黒レベル変動を抑えるＯＰＢクランプ機
能をデジタル処理にて実現することができる。

【０１３８】また、クランプレベルをデジタル化する回
路（Ａ／Ｄ変換器）を信号系統とは独立に設けること
で、低分解能のＡ／Ｄ変換器を利用することができる。
たとえば、ＯＰＢレベルのデジタル化を比較器３０２つ
まり１ビットでデジタル化するアナログコンパレータを
利用することができ、多ビットのＡ／Ｄ変換器を使う場
合に比べ、サンプリング周波数を低くすることデジタル
ノイズの問題を緩和し回路規模を小さくすることができ
る。よって、クランプ回路３００を固体撮像素子３と同
一の半導体基板上に集積することにより、高集積化が可
能なクランプシステムを有する固体撮像装置を提供する
ことができる。

【０１３９】また、ＯＰＢレベルの変動に対する動作速
度や感度の違う複数の動作モードを設けることで、高速
の引き込みとノイズに対する安定性という相反する特性
を持たせることができる。たとえば、高速且つ通常感度
のスタートアップモードと低速且つ不感帯付きのノーマ
ルモードとを切替使用可能に構成すれば、クランプレベ
ルを素早く収束させるためのスタートアップモードにて
収束させた後、ＯＰＢレベルの変動に対する感度の低い
ノーマルモード（通常動作モード）へ移行させること
で、高速の引き込みとノイズに対する安定性を併せ持つ
ことができる。

【０１４０】これにより、スタンバイ解除時や、ＰＧＡ
のゲイン変更などによる急激なオフセット量の変動に伴
なう大幅なクランプレベルの変動に対し急速にクランプ
レベルを収束させることができ、また安定状態において
は感度を抑えることによりノイズによるクランプレベル
の変動を抑えることができる。

【０１４１】図９は、デジタル回路の演算処理部を含む
クランプ回路を備えた撮像装置の他の実施形態を説明す
る図である。ここで図９（Ａ）は、その概略構成図であ
り、図９（Ｂ）は制御用パルスのタイミングチャートで
ある。

【０１４２】本実施形態の撮像装置１は、電流クランプ
部２６が、ビット分解能（Ａ／Ｄ変換精度やＤ／Ａ変換
精度）の異なる複数系統のクランプ回路を有する点に特
徴を有する。電流加算部２８０と高分解能クランプ回路
４００との間には、高分解能クランプ回路４００からの
クランプ電流Ｓcp２をオンオフするスイッチ素子２８２
が設けられている。低分解能クランプ回路（Coarse Cla
mp）３０１は、Ｄ／Ａ変換における１ビット当たりの電
圧ステップ（ビット分解能）が比較的劣るクランプ回路
である。一方、高分解能クランプ回路（Fine Clamp）４
００は、Ｄ／Ａ変換における１ビット当たりの電圧ステ
ップ（ビット分解能）が低分解能クランプ回路３０１よ
りもきめ細かいクランプ回路である。

【０１４３】各クランプ回路の基本構成は、たとえば、
先の実施形態で説明したクランプ回路３００と同様の構
成のものでよい。この場合、低分解能クランプ回路３０
１は、スタートアップモードのみのものであってもよ
い。高分解能クランプ回路４００は、スタートアップモ
ードおよびノーマルモードの両構成を備えたものである
のがよい。

【０１４４】低分解能クランプ回路３０１用の比較パル
スとしては、図９（Ｂ）に示す比較パルスＣＰ（Φ１）
を、高分解能クランプ回路４００用の比較パルスとして
は、図９（Ｂ）に示す比較パルスＣＰ（Φ２）を使用す
る。ここで、比較パルスＣＰ（Φ１）は、固体撮像素子
３の垂直走査の先頭側に設けられたＯＰＢ画素エリア
（ＯＰＢエリアΦ１）の１ラインもしくは数ライン分の
水平走査期間に、数１０〜数１００程度（感光部１０の
有効撮像エリアについて）のパルスを連続的に発するも
のである。

【０１４５】一方、比較パルスＣＰ（Φ２）は、先の実
施形態にて使用した比較パルスＣＰと同じであって、水
平走査方向の先頭側におけるＯＰＢ画素エリア（ＯＰＢ
エリアΦ２）で送出されるパルスである。垂直走査方向
の先頭側におけるＯＰＢ画素エリア（ＯＰＢエリアΦ
１）では、比較パルスＣＰ（Φ２）が送出されないよう
にする。

【０１４６】たとえば、クランプにより補償したい電圧
動作範囲が３Ｖと大きく、デジタルの１階調あたりの電
圧ステップを４ｍＶ（＝０．００４Ｖ）以下に抑えたい
という要求があった場合、３Ｖ／０．００４Ｖ＝７５０
階調となり、従来であれば、１０ビット以上が必要とな
る。

【０１４７】本実施形態では、１０ビット未満のものを
Ａ／Ｄ変換やＤ／Ａ変換に使用しつつ、最終的な精度は
１０ビット以上を確保することに特徴を有する。このた
め、先ず、５ビット／１００ｍＶステップの低分解能ク
ランプ回路３０１により、収束させたい値に対し、たと
えば最大±１００ｍＶの誤差でＯＰＢレベルを収束させ
る。次に、８ビット／１ｍＶステップの高分解能クラン
プ回路４００により、低分解能クランプ回路３０１で発
生した誤差分±１００ｍＶを補償する。

【０１４８】低分解能クランプ回路３０１による５ビッ
ト／１００ｍＶステップは、３．２Ｖ分の制御範囲を持
つ。低分解能クランプ回路３０１の誤差分である１００
ｍＶを高分解能クランプ回路４００による１ｍＶステッ
プで制御する構成とすれば、電流クランプ部２６の全体
としては、３Ｖ／３２００階調分以上のビット分解能を
確保でき、実質的に、１１ビット分以上の精度を持つ階
調制御が可能となる。高分解能クランプ回路４００は１
ｍＶステップのため、２５６ｍＶの制御範囲を持ってい
るので、低分解能クランプ回路３０１は理想的には±５
０ｍＶで収束できるところ、本実施形態では±１００ｍ
Ｖで制御するので問題ない。

【０１４９】このように、ビット分解能の異なる複数の
クランプ回路を組み合わせて使用すれば、各々のクラン
プ回路のビット分解能として最終的に必要となるビット
分解能よりも低分解能のものを使用することができ、結
果として精度を気にしなくてよい回路構成を採ることが
でき、全体のクランプ回路を小さく簡易に作ることがで
きる。上記例の場合、１０ビットのＡ／Ｄ変換器やＤ／
Ａ変換器といった大規模な回路面積を要する回路を用い
ることなく、要求された高精度、広ダイナミックレンジ
（３Ｖ／０．００４Ｖ＝７５０階調）のデジタル保持式
クランプ回路を実現できることになる。

【０１５０】これらビット分解能の異なる２つのクラン
プ回路３０１，４００を使用して、それぞれの持つビッ
ト分解能よりも高精度のビット分解能を持つクランプ機
能を実現するには、以下のような制御手法を採る。先
ず、図９（Ｂ）に示すように、固体撮像素子３の垂直走
査の先頭側に設けられたＯＰＢ画素エリア（ＯＰＢエリ
アΦ１）の１ラインもしくは数ライン分の水平走査期間
には、スイッチ素子２８２をオフすることで、高分解能
クランプ回路４００側からのクランプ制御を一時的に停
止させる。そして、この水平走査期間内に連続的に発せ
られる数１０〜数１００程度のパルスを有する比較パル
スＣＰ（Φ１）により低分解能クランプ回路３０１を駆
動することで、低分解能クランプ回路３０１によるクラ
ンプ制御を、目標値±１００ｍＶ（誤差分）内に収束さ
せる。

【０１５１】低分解能クランプ回路３０１を、先の実施
形態で説明したクランプ回路３００と同様の構成とする
場合の収束方法は以下の通りである。先ず、モード切替
判定回路３２０によりスタートアップモードに設定し、
レジスタカウンタ３１０の初期値Ｄ１として、収束させ
たいレベルよりも低めの値を設定する。これにより、Ｄ
／Ａ変換器３１２からは、目標値よりも低めのクランプ
電圧が発せられ、これに応じたクランプ電流Ｓcp１が電
流加算部２８０に供給される。

【０１５２】そして、垂直走査の先頭側にて発せられる
比較パルス（Φ１）でレジスタカウンタ３１０を駆動し
て５ビットのＤ／Ａ変換器３１２をインクリメントして
いき、Ｄ／Ａ変換器３１２の出力が収束させたいレベル
を超えた時点で、比較パルス（Φ１）によるレジスタカ
ウンタ３１０の駆動をストップさせればよい。１水平走
査期間のみで目標値近傍に収束しなければ、次のライン
のＯＰＢ画素についても同様に駆動するとよい。

【０１５３】固体撮像素子３の垂直走査の先頭側には数
ライン分のＯＰＢ画素があるので、その範囲内で収束す
るよう、初期値Ｄ１や比較パルス（Φ１）における１ラ
イン内のパルス数を設定する。この場合においても、パ
ルス数に対応するサンプリング周波数は、信号処理系統
のＡ／Ｄ変換器２８用のサンプリング周波数よりも低い
ものとする。

【０１５４】低分解能クランプ回路３０１のクランプ制
御によってＯＰＢレベルが目標値近傍に収束したら、ス
イッチ素子２８２をオンし、高分解能クランプ回路４０
０側のクランプ制御を電流加算部２８０に作用させる。
スイッチ素子２８２をオンさせた瞬間にクランプ電位が
変動することのないように、スイッチ切替直前のレジス
タカウンタ３１０のカウンタ値CNT2に応じて、高分解能
クランプ回路４００側の回路の初期条件を設定する。

【０１５５】この時点では、低分解能クランプ回路３０
１による制御の元でＯＰＢレベルが目標値の極近傍にあ
る。そこで、水平走査の先頭側にて発せられる比較パル
ス（Φ２）でレジスタカウンタ３１０を駆動して、８ビ
ットのＤ／Ａ変換器３１２の出力レベルを調整すること
により、ＯＰＢレベルをさらに所望値に収束させる。

【０１５６】図１０は、高分解能クランプ回路４００の
詳細例を説明する図である。ここで、図１０（Ａ）は、
そのブロック図であり、図１０（Ｂ）は制御用パルスの
タイミングチャートである。この高分解能クランプ回路
４００は、クランプレベルを規定する基準電圧を制御す
る系統とＯＰＢレベル（クランプ電圧）を制御する系統
の、２つの制御系を有する点に特徴を有する。

【０１５７】図１０（Ａ）に示すように、高分解能クラ
ンプ回路４００は、先ず、２つの制御系に共通に使用さ
れる比較器４０２を備える。この比較器４０２は、先の
比較器３０２と同様の機能をなす。そして、この比較器
４０２の後段には、先ず、比較器４０２用の基準電圧Ｖ
４を制御する系統（基準電圧制御系）として、比較器４
０２の出力が所定条件に合致するか否かを判定する判定
回路４０６と、比較パルスＣＰ（Φ２）の駆動の元でア
ップダウンカウント機能を有するレジスタカウンタ４１
０と、レジスタカウンタ４１０のカウント値CNT4をアナ
ログ電圧に変換するＤ／Ａ変換器４１２とを備える。

【０１５８】Ｄ／Ａ変換器４１２から出力される電圧は
比較器４０２の基準電圧Ｖ４として、比較器４０２の一
方の入力端子に供給される。レジスタカウンタ４１０に
は、垂直同期信号ＶＳごとに、標準の基準電圧Ｖ４に対
応する初期値Ｄ４がセットされる。

【０１５９】また、クランプ電圧を制御する系統（クラ
ンプ電圧制御系）として、比較器４０２の出力先を切り
替える切替スイッチ４２０と、この切替スイッチ４２０
の各出力端に接続されたカウンタ４２２，４２４と、カ
ウンタ４２２，４２４の各カウント値ＵＰＣ，ＤＷＣが
所定条件に合致するか否かを判定する判定回路４２６
と、垂直同期信号ＶＳごとにＬ／Ｈが交互に切り替わる
フィールドパルスＥＯＰＬＳの切り替わり状態に応じた
アップダウンカウント機能を有するレジスタカウンタ４
３０と、レジスタカウンタ４３０のカウント値CNT6をア
ナログ電圧に変換するＤ／Ａ変換器４３２と、Ｄ／Ａ変
換器４３２から出力されたアナログ電圧を電流信号に変
換する電圧電流変換器（Ｖ／Ｉ変換器）４３４とを備え
る。

【０１６０】切替スイッチ４２０は、フィールドパルス
ＥＯＰＬＳの極性に応じて切り替わるようになってい
る。カウンタ４２２，４２４は、いずれも、反転垂直同
期信号ＮＶＳでリセットされ、レジスタカウンタ４１０
の切替えに連動して、比較器４０２の比較結果が入力さ
れたとき比較パルスＣＰ（Φ２）の駆動の元でアップカ
ウント機能のみを発揮するものとする。

【０１６１】電圧電流変換器４３４から出力される電流
信号（クランプ電流Ｓcp２）は、電流電圧変換部２２０
の入力部に相当する電流加算部２８０へ供給される。レ
ジスタカウンタ４３０から電圧電流変換器４３４までの
制御系統は、カウント値CNT6をアップすればＯＰＢレベ
ルが上昇し、逆にカウント値CNT6がダウンすればＯＰＢ
レベルを低下させるような極性とする。

【０１６２】基準電圧制御系の各部材とアップ用カウン
タ４２２とで、本発明に係る正方向ズレ量取得部が構成
され、基準電圧制御系の各部材とダウン用カウンタ４２
４とで、本発明に係る負方向ズレ量取得部が構成され
る。また、判定回路４２６とレジスタカウンタ４３０と
で、本発明に係る判定制御部が構成される。

【０１６３】基準電圧制御系を作動させる場合には、先
ず、低分解能クランプ回路３０１にて設定したクランプ
に影響を与えないように、レジスタカウンタ４１０に初
期値Ｄ４を、レジスタカウンタ４３０に初期値Ｄ６を、
それぞれセットする。

【０１６４】そして、クランプ電圧制御系のカウンタ値
CNT6を一定に保持したままで、電圧信号Ｓ３のランプ位
置（ＯＰＢ位置）での信号レベルであるＯＰＢ出力レベ
ルと基準電位Ｖ４（比較レベル）とを比較パルスＣＰ
（Φ２）の元で比較し、この比較結果に基づいて、デジ
タル制御により離散値をとる基準電位Ｖ４の変動に反映
させて、再度ＯＰＢ出力レベルと基準電位Ｖ４（比較レ
ベル）とを比較するという処理を一定期間繰り返すこと
で、その期間におけるＯＰＢレベルのノイズの最大値と
最小値（もしくはその近似値）を離散量で求める。つま
り、ＯＰＢ出力レベルと基準電位Ｖ４（比較レベル）と
の比較結果を比較レベルに反映させながら所定期間だけ
繰り返し比較することで、ＯＰＢレベルのノイズ状態を
判定する。

【０１６５】たとえば、基準電圧制御系の判定回路４０
６は、比較器４０２の出力を監視し、フィールドパルス
ＥＯＰＬＳの極性（Ｌ／Ｈ）に応じた判定結果をレジス
タカウンタ４１０のアップ／ダウン切替端子（Ｕ／Ｄ）
に入力する。フィールドパルスＥＯＰＬＳが“Ｈ”であ
る奇数（ＯＤＤ）フィールドでは、基準電圧Ｖ４よりも
電圧信号Ｓ３の方が高い旨を比較器４０２の比較結果が
示しているとき、レジスタカウンタ４１０をアップカウ
ントさせる信号を判定結果として出力する。

【０１６６】これにより、レジスタカウンタ４１０は、
“＋”方向にしか動かないようになり、比較器４０２の
比較結果が“Ｈ”すなわち“基準電圧Ｖ４＜電圧信号Ｓ
３”のとき、比較パルスＣＰ（Φ２）が入力されるとレ
ジスタカウンタ４１０は“＋１”だけカウントアップ
し、これに対してＤ／Ａ変換器４１２を通した基準電圧
Ｖ４（比較レベル）が１ステップ分上がることになる。
このとき、切替スイッチ４２０はアップ用カウンタ４２
２側に切り替わっており、アップ用カウンタ４２２が、
レジスタカウンタ４１０と連動してアップカウント動作
する。

【０１６７】よって、フィールドパルスＥＯＰＬＳが
“Ｈ”の１フィールド内において、“基準電圧Ｖ４＜電
圧信号Ｓ３”である場合は、アップ用カウンタ４２２に
は、レジスタカウンタ４１０の上昇分ＵＰＣが記憶され
る。つまり、アップ用カウンタ４２２は、フィールドパ
ルスＥＯＰＬＳが“Ｈ”である期間において、比較レベ
ル（基準電圧Ｖ４）の正方向への変化ステップ数をカウ
ントするデジタル記憶素子として機能する。

【０１６８】一方、比較器４０２による比較結果が
“Ｌ”すなわち“基準電圧Ｖ４＞電圧信号Ｓ３”である
場合は、Ｄ／Ａ変換器４１２を通して基準電圧Ｖ４（比
較レベル）を決めるレジスタカウンタ４１０も、上昇分
を記憶するアップ用カウンタ４２２も動かない。

【０１６９】これをフィールドパルスＥＯＰＬＳが
“Ｈ”の１フィールド内において、比較パルスＣＰ（Φ
２）の駆動の元で複数回繰り返すことにより、基準電圧
Ｖ４は、徐々に上昇し、ノイズの影響により取り得る電
圧信号Ｓ３中のＯＰＢレベルの最大値（ＯＰＢノイズの
最大値）近辺に収束することになる。

【０１７０】次に、フィールドパルスＥＯＰＬＳが
“Ｌ”である偶数（ＥＶＥＮ）フィールドでは、先ずレ
ジスタカウンタ４１０に初期値Ｄ４をセットして比較レ
ベルを基準レベルに初期化し、レジスタカウンタ４１０
を先ほどとは逆の一方向にのみ動く様に制御する。すな
わち、基準電圧Ｖ４よりも電圧信号Ｓ３の方が低い旨を
比較器４０２の比較結果が示しているとき、レジスタカ
ウンタ４１０をダウンカウントさせる信号を判定結果と
して出力する。

【０１７１】これにより、レジスタカウンタ４１０は、
“−”方向にしか動かないようになり、比較器４０２の
比較結果が“Ｌ”すなわち“基準電圧Ｖ４＞電圧信号Ｓ
３”のとき、比較パルスＣＰ（Φ２）が入力されるとレ
ジスタカウンタ４１０は“−１”だけカウントダウン
し、これに対してＤ／Ａ変換器４１２を通した基準電圧
Ｖ４（比較レベル）が１ステップ分下がることになる。
このとき、切替スイッチ４２０はダウン用カウンタ４２
４側に切り替わっており、このダウン用カウンタ４２４
が、レジスタカウンタ４１０と連動してアップカウント
動作する。

【０１７２】これにより、フィールドパルスＥＯＰＬＳ
が“Ｌ”の１フィールド内において、“基準電圧Ｖ４＞
電圧信号Ｓ３”である場合は、ダウン用カウンタ４２４
には、レジスタカウンタ４１０の下降分ＤＷＣが記憶さ
れる。つまり、ダウン用カウンタ４２４は、フィールド
パルスＥＯＰＬＳが“Ｌ”である期間において、比較レ
ベル（基準電圧Ｖ４）の負方向への変化ステップ数をカ
ウントするデジタル記憶素子として機能する。

【０１７３】一方、比較器４０２による比較結果が
“Ｈ”すなわち“基準電圧Ｖ４＜電圧信号Ｓ３”である
場合は、Ｄ／Ａ変換器４１２を通して基準電圧Ｖ４（比
較レベル）を決めるレジスタカウンタ４１０も、下降分
を記憶するダウン用カウンタ４２４も動かない。

【０１７４】これをフィールドパルスＥＯＰＬＳが
“Ｌ”の１フィールド内において、比較パルスＣＰ（Φ
２）の駆動の元で複数回繰り返すことにより、基準電圧
Ｖ４は、徐々に下降し、ノイズの影響により取り得る電
圧信号Ｓ３中のＯＰＢレベルの最小値（ＯＰＢノイズの
最小値）近辺に収束することになる。

【０１７５】このように、基準電圧制御系を作動させる
場合には、比較器３０２（アナログコンパレータ）を利
用した１ビットのＡ／Ｄ変換回路を用いつつ、ある期間
においては比較レベル（基準電圧Ｖ４）を正方向に変化
させながら比較レベルの変化ステップ数をカウントする
ことで、ある基準値からの上側への変動量（上昇分ＵＰ
Ｃ）を求める。同様に、別のある期間においては比較レ
ベル（基準電圧Ｖ４）を負正方向に変化させながらその
比較レベルの変化ステップ数をカウントすることで、あ
る基準値からの下側への変動量（下降分ＤＷＣ）を求め
る。

【０１７６】判定回路４２６は、アップ用カウンタ４２
２が記憶した上昇分ＵＰＣとダウン用カウンタ４２４が
記憶した下降分ＤＷＣの和や差を求め、予め定められて
いる判定基準と比較し、この比較結果に応じてレジスタ
カウンタ４３０のカウント値CNT6をアップもしくはダウ
ンさせる信号をレジスタカウンタ４３０のアップ／ダウ
ン切替端子（Ｕ／Ｄ）に入力する。

【０１７７】ここで、アップ用カウンタ４２２が記憶し
た上昇分ＵＰＣとダウン用カウンタ４２４が記憶した下
降分ＤＷＣの和は、Ｄ／Ａ変換器４１２の１ステップの
変動量を掛けるとノイズの振幅（ノイズ幅）を表現する
ことになる。また、その差は、同じく１ステップの変動
量を掛けると、最初の基準レベルとＯＰＢ出力レベルの
誤差量を表現することになる。つまり、上昇分ＵＰＣが
表すＯＰＢ出力レベル最大値と、下降分ＤＷＣが表すＯ
ＰＢ出力レベルの最小値とを参照することで、ノイズ量
やクランプ誤差を見積ることができる。

【０１７８】判定回路４２６は、２フィールド期間で採
取したノイズ幅や誤差量を参照してＯＰＢレベル（クラ
ンプレベル）を制御する。たとえば、任意の垂直同期信
号ＶＳ発生時に、目標クランプレベルに対応する初期値
Ｄ６をレジスタカウンタ４３０にセットしておき、上昇
分ＵＰＣと下降分ＤＷＣとを参照して求めた誤差量が許
容値を上回った場合には、クランプレベルを保持してい
るレジスタカウンタ４３０のカウンタ値CNT6を“−１”
させることでクランプレベルを下げさせ、逆に、下回っ
た場合には、カウンタ値CNT6を“＋１”させることでク
ランプレベルを上げさせる。つまり、上昇分ＵＰＣと下
降分ＤＷＣとを参照して求めた誤差量に基づいて負帰還
制御を行なうことで、ＯＰＢレベルの目標レベルに対す
る誤差量を許容値内に収束させる。

【０１７９】レジスタカウンタ４３０によるカウントタ
イミングは、フィールドパルスＥＯＰＬＳが“Ｌ”から
“Ｈ”に切り替わる都度（誤差量を取得できた直後のフ
ィールド開始時）、もしくはこれを１サイクルとした数
サイクルごとに行なう。レジスタカウンタ４３０のクロ
ック端子ＣＫに入力されている制御パルスＣＰ２が、こ
のタイミングを規定する。このように、クランプレベル
変更の必要が生じた後の垂直走査のスタートパルスであ
る垂直同期信号ＶＳの直後にクランプレベルを変更する
ことで、１枚の画像を安定させ画像途中のノイズ発生を
防ぐことができる。

【０１８０】ただし、ＯＰＢノイズの最大値や最小値自
体は、ノイズの大きさに準じて確率的に変動するため、
上述のようにして求めたＯＰＢ出力レベルの最大値を表
す上昇分ＵＰＣとＯＰＢ出力レベルの最小値を表す下降
分ＤＷＣとにより求まるＯＰＢレベルの誤差を反映した
最大値と最小値との差（＝ＵＰＣ−ＤＷＣ）は、クラン
プ位置における実際の出力レベル（ＯＰＢ出力レベル）
の中央値と基準値である目標ＯＰＢレベルとの誤差を正
確に反映したものとならず、ノイズの大きさに準じてバ
ラ付きを持ってしまう（後述する図１２を参照）。

【０１８１】そこで、本実施形態の構成では、上昇分Ｕ
ＰＣと下降分ＤＷＣとの和から求まるノイズ幅（ノイズ
の大きさ）を利用し、このノイズ幅を許容値に反映する
ことで、クランプ制御の収束条件をノイズ量に応じて適
応的に変化させる。たとえば、判定回路４２６は、ノイ
ズが大きいときには許容値を大きく、ノイズが小さいと
きには許容値を小さくするように制御する。これによ
り、ノイズの大きさに適応的なクランプ精度を持つ、安
定重視のクランプシステムを実現することができる。

【０１８２】図１１は、上記構成の高分解能クランプ回
路４００の処理手順の一例を示すフローチャートであ
る。最初に、高分解能クランプ回路４００を初期化す
る。たとえば、アップ用カウンタ４２２およびダウン用
カウンタ４２４の各カウント値ＵＰＣ，ＤＷＣを“０”
にリセットする（Ｓ３００）。そして、前述の説明のよ
うに、２フィールドで１セットの処理を行なう。たとえ
ば、奇数フィールドか偶数フィールドかを示すフィール
ドパルスＥＯＰＬＳによって処理内容を分ける（Ｓ３０
２）。前述のように、ＥＯＰＬＳ＝“Ｈ”である奇数フ
ィールド期間にはアップ用カウンタ４２２により上昇分
ＵＰＣをカウントし、ＥＯＰＬＳ＝“Ｌ”である偶数フ
ィールド期間にはダウン用カウンタ４２４により下降分
ＤＷＣをカウントする。

【０１８３】ＥＯＰＬＳ＝“Ｈ”の場合（Ｓ３０２）、
電圧信号Ｓ３におけるＯＰＢレベルＤＲＶが比較レベル
である基準電圧Ｖ４より大きいとき（Ｓ３０４−ＹＥ
Ｓ）、比較器４０２にて比較を行なう都度、アップ用カ
ウンタ４２２は、上昇分ＵＰＣを“＋１”だけ変動させ
る（Ｓ３０６）。また、これに伴い、レジスタカウンタ
４１０のカウント値CNT4を“＋１”だけアップすること
で基準電圧Ｖ４を前記のように１ステップ分だけ上昇さ
せる（Ｓ３０６）。ＯＰＢレベルＤＲＶが基準電圧Ｖ４
以下のときには何もしない（Ｓ３０４−ＮＯ）。高分解
能クランプ回路４００は、このフィールド期間内におい
て、比較パルスＣＰ（Φ２）ごとに前記処理を繰り返す
（Ｓ３２０−ＮＯ）。前述のように、このフィールドの
最後における上昇分ＵＰＣの結果が、ＯＰＢノイズの最
大値を反映する。

【０１８４】同様に、ＥＯＰＬＳ＝“Ｌ”の場合（Ｓ３
０２）、電圧信号Ｓ３におけるＯＰＢレベルＤＲＶが比
較レベルである基準電圧Ｖ４より小さいとき（Ｓ３１４
−ＹＥＳ）、比較器４０２にて比較を行なう都度、ダウ
ン用カウンタ４２４は、下降分ＤＷＣを“−１”だけ変
動させる（Ｓ３１６）。また、これに伴い、レジスタカ
ウンタ４１０のカウント値CNT4を“−１”だけダウンす
ることで基準電圧Ｖ４を前記のように１ステップ分だけ
下降させる（Ｓ３１６）。ＯＰＢレベルＤＲＶが基準電
圧Ｖ４以上のときには何もしない（Ｓ３１４−ＮＯ）。
高分解能クランプ回路４００は、このフィールド期間内
において、比較パルスＣＰ（Φ２）ごとに前記処理を繰
り返す（Ｓ３２０−ＮＯ）。前述のように、このフィー
ルドの最後における下降分ＤＷＣの結果が、ＯＰＢノイ
ズの最小値を反映する。

【０１８５】フィールドパルスＥＯＰＬＳは垂直同期信
号ＶＳごとに交互に切り替わるようになっており、判定
回路４０６やレジスタカウンタ４１０あるいは切替スイ
ッチ４２０などは、垂直同期信号ＶＳに連動するフィー
ルドパルスＥＯＰＬＳに応じて処理内容を切り替える
（Ｓ３２０−ＹＥＳ，Ｓ３２２，Ｓ３２４）。そして、
判定回路４２６は、２フィールド終えた時点、すなわち
ステップＳ３２４にてフィールドパルスＥＯＰＬＳが
“Ｌ”から“Ｈ”に切り替わった時点で、ＯＰＢレベル
の誤差を反映する差ＥＲＲ＝ＵＰＣ−ＤＷＣ”を求め
る。そして、この差ＥＲＲ（ノイズ差）を定数ａで除算
して誤差量“ＡＲＲ＝（ＵＰＣ−ＤＷＣ）／ａ”を求め
ることで許容値に対する第１の調整処理をする（Ｓ３３
０）。除算はビットシフトによる、簡単なもので行なう
とよい。なお、第１の調整処理の意義については、後述
する図１２にて説明する。

【０１８６】次に、判定回路４２６は、ノイズ量（ノイ
ズ幅）を示す和“Δ＝ＵＰＣ＋ＤＷＣ”を求め、その和
Δを定数ｄｉｖで除算して許容値Δ１を求めることで、
許容範囲に対する第２の調整処理をする（Ｓ３３２）。
除算は、差ＥＲＲを求めたときと同様に、ビットシフト
による、簡単なもので行なうとよい。なお、第２の調整
処理の意義についても、後述する図１２にて説明する。

【０１８７】判定回路４２６は、さらに許容値Δ１に対
し、最小値制限処理を加える。これは、許容値が“０”
になってしまうと、必ずクランプレベルを変動させる制
御を行なうことを意味し、結果としてクランプレベルが
固定されなくなるため、それを防ぐ目的で行なう。具体
的には、許容値Δ１が、最小誤差量ｍｉｎ以下であるか
否かを判定し（Ｓ３４０）、以下であれば（Ｓ３４０−
ＮＯ）、その許容値Δ１を“ｍｉｎ”と置き換える（Ｓ
３４２）。これにより、ノイズ幅が最小誤差量ｍｉｎよ
りも小さいときであっても、一定範囲の許容値（前例で
はｍｉｎ）を確実に確保することができる。

【０１８８】次に判定回路４２６は、誤差量ＡＲＲ（＝
（ＵＰＣ−ＤＷＣ）／ａ）と許容値Δ１（＝（ＵＰＣ＋
ＤＷＣ）／ｄｉｖ）とを比較する（Ｓ３４４）。そし
て、誤差量ＡＲＲが許容値Δ１よりも大きい場合は、判
定レジスタ値ＲＥＧを“−１”させる（Ｓ３４６）。こ
れは、クランプ目標値に対してプラス側への誤差を有し
ていて、誤差量ＡＲＲの絶対値が許容値Δ１より大きい
場合には、レジスタカウンタ４３０のカウント値CNT6を
“−１”させることで、クランプレベルを１ステップ分
だけ下降させる必要があることを意味する。

【０１８９】また、判定回路４２６は、誤差量ＡＲＲが
許容値Δ１のマイナス値よりも小さい場合には、判定レ
ジスタ値ＲＥＧを“＋１”させる（Ｓ３４８）。これ
は、クランプ目標値に対してマイナス側への誤差を有し
ていて、誤差量ＡＲＲの絶対値が許容値Δ１よりも大き
い場合には、レジスタカウンタ４３０のカウント値CNT6
を“＋１”させることで、クランプレベルを１ステップ
分だけ上昇させる必要があることを意味する。

【０１９０】なお、ここでは、まだレジスタカウンタ４
３０のカウント値CNT6を変動させＤ／Ａ変換器４３２の
出力値を変動するということはせず、判定レジスタ値Ｒ
ＥＧに記憶しておき、同一方向の制御が連続してある決
まった回数（たとえばｂ回）発生したときにＤ／Ａ変換
器４３２のレジスタを変更するという条件処理を加える
（Ｓ３５０〜Ｓ３６６）。たとえば、判定レジスタ値Ｒ
ＥＧを“＋１”させるプラス側制御がｂ回連続して発生
したときに（Ｓ３６２の＝ｂ）、レジスタカウンタ４３
０のカウント値CNT6を“＋１”させることでＤ／Ａ変換
器４３２のレジスタ値を“＋１”する（Ｓ３６２）。

【０１９１】同様に、判定レジスタ値ＲＥＧを“−１”
させるマイナス側制御がｂ回連続して発生したときに
（Ｓ３６２の＝−ｂ）、レジスタカウンタ４３０のカウ
ント値CNT6を“−１”させることでＤ／Ａ変換器４３２
のレジスタ値を“−１”する（Ｓ３６４）。これにより
クランプレベルの変動に対する正確性を高めることがで
き、またクランプレベル変動のフレームサイクルの調整
にもつながる。

【０１９２】図１２は、第１の調整処理および第２の調
整処理の意義について説明する図である。上述のように
して基準電圧Ｖ４を離散的に変化させながら求めた上昇
分ＵＰＣと下降分ＤＷＣがＯＰＢレベルの平均値、つま
り上昇分ＵＰＣと下降分ＤＷＣとから求められるクラン
プ位置での出力信号の中央値に対して上下均等に検知で
きる場合、上昇分ＵＰＣと下降分ＤＷＣとから求めたら
れるクランプ位置での出力信号の中間の値は、実際の出
力レベルの中央値を正確に反映する。

【０１９３】つまり、上昇分ＵＰＣと下降分ＤＷＣとに
より目標とするＯＰＢレベルに対する中央値のズレ（ク
ランプ誤差）を正確に求めることができる。したがっ
て、上昇分ＵＰＣと下降分ＤＷＣとから求めた誤差量Ａ
ＥＲが零となるように負帰還制御を掛けると、出力信号
のクランプ位置の電位を目標ＯＰＢレベルに対して正確
に合わせ込むことができると考えられる。

【０１９４】ところが、実際には、上昇分ＵＰＣと下降
分ＤＷＣが離散的且つ確率的に検知されるので、上昇分
ＵＰＣと下降分ＤＷＣとは、ＯＰＢレベルの平均値に対
して上下均等に検知できるとは限らず、図１２（Ａ）に
示すように、ノイズの大きさに準じて確率的に変動す
る。したがって、上昇分ＵＰＣと下降分ＤＷＣとにより
求まる差ＥＲＲ（＝ＵＰＣ−ＤＷＣ）や、これを“ａ”
で除したＯＰＢレベルの誤差量ＡＲＲ（＝（ＵＰＣ−Ｄ
ＷＣ）／ａ）は、クランプ位置における実際の出力レベ
ルの中央値を正確に反映したものとならず、ノイズの大
きさに準じてバラ付きを持ってしまう。

【０１９５】つまり、本来は、ＵＰＣとＤＷＣの中間レ
ベルがクランプ位置の出力電圧の中央値と等しいが、実
際には均等にならないケースがあり、ＵＰＣとＤＷＣか
ら中央値を正確に求めることは難しい。このため、求め
た誤差量ＡＥＲが零となるように負帰還制御を掛けたの
では、出力信号のクランプ位置の電位を目標ＯＰＢレベ
ルに対して合わせることはできない。むしろ、ノイズに
よる不安定性の方が問題となる。上記処理手順（ステッ
プＳ３３０〜Ｓ３４６）では、この点に鑑み、ノイズを
考慮した制御処理としている。

【０１９６】また、収束過程では、ノイズ幅よりもズレ
た状態から引き込み動作が行なわれる。たとえば、図１
２（Ｂ）に示すように、目標ＯＰＢレベルに対してプラ
ス側にズレた状態からの引き込み動作がなされる。この
ような状態では、前述のステップＳ３１４の処理のよう
に、基準電位Ｖ４をマイナス側にシフトさせる処理にＤ
ＷＣを求めることはできず、リセットされたままの値
（すなわち零）が保持される。図示を省略するが、逆
に、目標ＯＰＢレベルに対してマイナス側にズレた状態
からの引き込み動作がなされる過程では、前述のステッ
プＳ３０４の処理のように、基準電位Ｖ４をプラス側に
シフトさせる処理にＵＰＣを求めることはできず、リセ
ットされたままの値（すなわち零）が保持される。

【０１９７】このように、目標値からある程度離れてい
る状態からの収束過程では、たとえばＤＷＣ１＝ＤＷＣ
とはならず、本来のノイズ幅を求めることはできないの
で、上述のステップＳ３３０にて求めた誤差量ＡＲＲ
（＝（ＵＰＣ−ＤＷＣ）／ａ）とステップＳ３３２にて
求めた許容値Δ１（＝（ＵＰＣ＋ＤＷＣ）／ｄｉｖ）と
は、その大きさ（絶対値）が等しくなる。したがって、
除数ａと除数ｄｉｖが等しいものとすると、ステップＳ
３４４にて“ｅｌｓｅ”の経路となり、クランプ動作が
なされないことになる。

【０１９８】これを避けるため、実際には、“除数ａ＜
除数ｄｉｖ”なる関係を維持するように、除数ａ，ｄｉ
ｖを設定する。また、ステップＳ３４４では、誤差量Ａ
ＲＲと許容値Δ１との関係やノイズ量に基づいて収束動
作を停止させるので、ノイズ幅Δ（＝ＵＰＣ＋ＤＷＣ）
を勘案して、除数ａ，ｄｉｖを設定する。なお、“除数
ａ＜除数ｄｉｖ”なる関係を維持すればよいので、除数
ａを“１”として実際には除算をせず、ノイズ幅Δを
“１”よりも大きな値で除算してもよい。たとえば、ノ
イズ幅Δについてのみ低ビット側にビットシフトしても
よい。また、上記処理にて常に一定の除数に設定するこ
とに限らず、収束過程でダイナミックにそれらの値を変
更してもよい。

【０１９９】このようにして、クランプ位置の出力信号
レベルを目標ＯＰＢレベルに収束させていくと、やが
て、図１２（Ｃ）のように、ＤＷＣ１＝ＤＷＣとなり本
来のノイズ幅を求めることができるようになる。ただし
この状態でも、上昇分ＵＰＣと下降分ＤＷＣが離散的且
つ確率的に検知されるので、上昇分ＵＰＣと下降分ＤＷ
Ｃとは、ＯＰＢレベルの平均値に対して上下均等に検知
できるとは限らない。

【０２００】したがって、図１２（Ｃ）に示すように、
上昇分ＵＰＣと下降分ＤＷＣとにより求まるノイズ差Ｅ
ＲＲ（＝ＵＰＣ−ＤＷＣ）や、これを“ａ”で除したＯ
ＰＢレベルの誤差量ＡＲＲ（＝（ＵＰＣ−ＤＷＣ）／
ａ）は、クランプ誤差を正確に反映したものとならない
ので、誤差量ＡＲＲが零となるように負帰還動作させて
も、クランプ位置における実際の出力レベルの中央値を
正確に目標ＯＰＢレベルに合わせ込むことはできない。
しかしながら、除数ａ，ｄｉｖが前述のように、“除数
ａ＜除数ｄｉｖ”なる関係である限り、収束動作は継続
する。

【０２０１】言い換えると、目標ＯＰＢレベルに対する
正方向のズレ量をステップＳ３０４，Ｓ３０６の処理に
て上昇分ＵＰＣとして求め、目標ＯＰＢレベルに対する
負方向のズレ量をステップＳ３１４，Ｓ３１６の処理に
て下降分ＤＷＣとして求め、正方向のズレ量に対応する
上昇分ＵＰＣと負方向のズレ量に対応する下降分ＤＷＣ
とに基づいて、クランプ動作の基準値である目標ＯＰＢ
レベルに対するクランプ部分の誤差量ＡＲＲと許容値Δ
１を求めることで、出力信号のクランプ位置における中
央値が概ね目標ＯＰＢレベルに近づくように制御するこ
とができる。

【０２０２】なお、“クランプ位置の中央値＝目標ＯＰ
Ｂ＋ＥＲＲ／２”であり、前述の処理では、この出力信
号のクランプ位置における中央値を直接的に求める処理
を実行していないが、前述の処理手順とすることで、実
質的に中央値もしくは中央値に相当する値を求めて、こ
の中央値が目標ＯＰＢレベルに近づくように収束条件を
変化させるなどの制御処理をしていることになる。勿論
“クランプ位置の中央値＝目標ＯＰＢ＋ＥＲＲ／２”と
いう値を実際に求めて収束条件を変化させるなどの処理
をしてもよいのはいうまでもない。

【０２０３】図１３は、上記処理手順におけるステップ
Ｓ３３０〜Ｓ３６６の具体例を示す図である。ここで
は、許容値Δ１＝（ＵＰＣ＋ＤＷＣ）/ｄｉｖは全て同
じであるとする。

【０２０４】図１３（Ａ）に示す状態は、目標とするＯ
ＰＢレベル（クランプ目標値）に対して、電圧信号Ｓ３
中のクランプ位置の信号レベルがプラス側に誤差を有し
ていて、且つ、誤差量ＡＲＲの絶対値が許容値Δ１より
も大きい場合である。この場合、ステップＳ３４６では
“ＲＥＧ＝ＲＥＧ−１”とし、これが所定回数（前例で
はｂ回）継続すると、ステップＳ３６２ではレジスタカ
ウンタ４３０のカウント値CNT6を“−１”させること
で、クランプレベルを１ステップ分だけ下降させる。こ
れにより、Ｄ／Ａ変換器４３２はクランプレベルを下げ
るような電圧を発生するので、結果として、電圧信号Ｓ
３中のＯＰＢレベルがクランプ目標値に近づく。

【０２０５】図１３（Ｂ）に示す状態は、目標とするＯ
ＰＢレベル（クランプ目標値）に対して、電圧信号Ｓ３
中のクランプ位置の信号レベルがマイナス側に誤差を有
していて、且つ、誤差量ＡＲＲの絶対値が許容値Δ１よ
りも大きい場合である。この場合、ステップＳ３４８で
は“ＲＥＧ＝ＲＥＧ＋１”とし、これが所定回数（前例
ではｂ回）継続すると、ステップＳ３６４ではレジスタ
カウンタ４３０のカウント値CNT6を“＋１”させること
で、クランプレベルを１ステップ分だけ上昇させる。こ
れにより、Ｄ／Ａ変換器４３２はクランプレベルを上げ
るような電圧を発生するので、結果として、電圧信号Ｓ
３中のＯＰＢレベルがクランプ目標値に近づく。

【０２０６】図１３（Ｃ）に示す状態は、目標とするＯ
ＰＢレベル（クランプ目標値）に対して、電圧信号Ｓ３
中のクランプ位置の信号レベルがプラス側に誤差を有し
ていているが、誤差量ＡＲＲの絶対値が許容値Δ１より
も小さい場合である。このようなケースとなるのは、ク
ランプ電位を変更させる必要がない程度に、電圧信号Ｓ
３中のクランプ位置の信号レベルが目標ＯＰＢレベルま
で近づいている状態である。この場合、ステップＳ３４
４の判定後（Ｓ３４４−ＥＬＳＥ）、およびステップＳ
３６０の判定後（Ｓ３６０−ＥＬＳＥ）の何れにおいて
も何もしない。結果として、電圧信号Ｓ３中のクランプ
位置の信号レベルがその時点のクランプ電位に保持され
る。

【０２０７】図１３（Ｄ）に示す状態は、目標とするＯ
ＰＢレベル（クランプ目標値）に対して、電圧信号Ｓ３
中のクランプ位置の信号レベルがマイナス側に誤差を有
していているが、誤差量ＡＲＲの絶対値が許容値Δ１よ
りも小さい場合である。このようなケースとなるのは、
クランプ電位を変更させる必要がない程度に、電圧信号
Ｓ３中のクランプ位置の信号レベルが目標ＯＰＢレベル
まで近づいている状態である。この場合も、図１３
（Ｃ）に示す状態と同様に、ステップＳ３４４の判定後
（Ｓ３４４−ＥＬＳＥ）、およびステップＳ３６０の判
定後（Ｓ３６０−ＥＬＳＥ）の何れにおいても何もしな
い。結果として、電圧信号Ｓ３中のクランプ位置の信号
レベルがその時点のクランプ電位に保持される。

【０２０８】前記の図１３（Ａ）〜図１３（Ｄ）から分
かるように、上記実施形態の処理手順によれば、検知し
たノイズ幅Δに対応する許容値Δ１＝（ＵＰＣ＋ＤＷ
Ｃ）／ｄｉｖが同じであっても、クランプ目標値に対す
る誤差がなくなるように負帰還制御が働く条件が異な
る。たとえば、上昇分ＵＰＣと下降分ＤＷＣとにより求
まる誤差量ＡＲＲは、正確でない可能性はあるが、少な
くともランプ位置での出力信号レベルと目標ＯＰＢレベ
ルとの差、すなわちクランプ誤差を反映した値である。

【０２０９】したがって、クランプ目標値に対するクラ
ンプ誤差が許容値よりも大きい場合にはクランプ誤差が
なくなるように負帰還制御が働く（図１３（Ａ）や図１
３（Ｂ）のケース）。これに対して、クランプ目標値に
対するクランプ誤差が許容値よりも小さければクランプ
誤差がなくなるような負帰還制御は働かず（図１３
（Ｃ）や図１３（Ｄ）のケース）、ノイズ幅Δがある程
度大きくないと負帰還制御が働かない。

【０２１０】ところで、上述の処理では、“許容値Δ１
＝Δ／ｄｉｖ”というように、ノイズ量（ノイズ幅Δ）
に応じて許容値Δ１を設定しているので、ノイズ量に応
じて、クランプ動作の収束条件をダイナミックに切り替
えている。言い換えると、ノイズ量（ノイズ幅Δ）が大
きいときには、それに連動させてクランプ誤差が大きい
ときにのみ負帰還制御を作用させ、ノイズ量（ノイズ幅
Δ）が小さいときには、クランプ誤差が小さくても負帰
還制御を作用させるというように作用させることができ
る。

【０２１１】さらに言い換えると、ノイズ量（ノイズ幅
Δ）が小さいときにはクランプ動作の感度を大きくし
（負帰還ゲインを大きくし）、ノイズ量（ノイズ幅Δ）
が大きいときには感度を小さくする（負帰還ゲインを小
さくする）というように、クランプ動作の感度や負帰還
ゲインを、ノイズ量（ノイズ幅Δ）に応じてダイナミッ
クに切り替えているともいえる。そして、許容値Δ１
は、負帰還動作の不感帯や収束条件を規定することにな
る。この許容値Δ１は、ノイズ量に応じてダイナミック
に変わる。第２の調整処理にて、ノイズ幅Δを除数ｄｉ
ｖで除算したことは、この収束条件や不感帯のノイズ量
（ノイズ幅Δ）に対する参照度合いを設定していること
になる。

【０２１２】そして、上記処理によれば、ノイズ量に適
応した収束条件を逐次変化させてＯＰＢクランプを実現
することができ、安定性においてノイズ耐性のある収束
アルゴリズムとすることができる。

【０２１３】なお、ノイズ量（ノイズ幅Δ）が“０”に
極めて近くなる、あるいは完全に“０”になってしまう
と、実質的に感度や負帰還ゲインが大きくなり、結果と
してクランプレベルが固定されなくなる虞れがある。こ
れを防ぐ目的で、許容値Δ１が最小誤差量ｍｉｎ以下で
ある場合には、その許容値Δ１を“ｍｉｎ”と置き換え
ている。これにより、ノイズ量（ノイズ幅Δ）が小さく
ても、ある程度の不感体を設定し、ノイズ耐性を高めて
いる。

【０２１４】また、本実施形態の高分解能クランプ回路
４００においても、高精度なＡ／Ｄ変換回路を必要とせ
ずに、比較器４０２を利用した実質的に１ビットのＡ／
Ｄ変換回路のみで、ノイズに強く安定で高精度なクラン
プレベルの固定を可能とする回路システムを構築するこ
とができる。

【０２１５】さらに、先の演算処理回路と同じように、
本実施形態の演算処理回路（ロジック部分）も、いくつ
かのカウンタと比較的簡単な判定回路のみで構成するこ
とができるので、ゲート規模も小さく、１ビットのＡ／
Ｄ変換回路やＤ／Ａ変換器を含めたシステム全体を、固
体撮像素子３と同一の基板上に集積することも可能とな
る。

【０２１６】以上説明したように、上記の各実施形態に
よれば、信号処理用のＡ／Ｄ変換器２８とは独立に、ア
ナログコンパレータを利用した１ビットのＡ／Ｄ変換回
路などの低分解能のＡ／Ｄ変換部を設け、これとデジタ
ル演算回路を利用して、高階調のデジタル値のクランプ
レベルを算出し保持する回路構成としたので、高精度な
Ａ／Ｄ変換やＤ／Ａ変換を必要としなくても、高精度な
クランプ制御を実現することができる。

【０２１７】たとえば、信号処理用の多ビットのＡ／Ｄ
変換器は、サンプリング周波数が高く（撮像素子用のク
ランプではピクセルクロック相当）の場合、発生するデ
ジタルノイズの周波数も高くなるのに対して、本実施形
態の構成によれば、信号処理用のＡ／Ｄ変換器とは独立
にクランプレベルをデジタル化する専用の低分解能Ａ／
Ｄ変換回路を設けたことで、信号処理用よりも低いサン
プリング周波数を使用することができ、ノイズの問題が
緩和される。よって、デジタル方式のクランプ回路を固
体撮像素子と同一の基板に集積しても、ノイズ発生量が
問題となる虞れを緩和することができる。

【０２１８】また、ビット分解能の異なる複数のクラン
プ回路を設けることで、デジタルノイズや回路規模の問
題を生じることのないデジタル方式のクランプ回路を実
現することもできる。たとえば、低階調でダイナミック
レンジが広く１階調あたりの精度が低いものと、中程度
の階調でダイナミックレンジが狭く１階調あたりの精度
が高い２つのＤ／Ａ変換器を制御することにより、広い
ダイナミックレンジを補償しながら、高精度のＤ／Ａ変
換器を必要とせずに、クランプレベルの精度が高いクラ
ンプ回路を構成することができる。

【０２１９】また、ノイズが大きいときには許容値を大
きく、ノイズが小さいときには許容値が小さくなるよう
に制御するなど、ノイズ量に適応した収束条件を逐次変
化させることにより、ノイズの大きさに応じて負帰還制
御を作用させるか否かを制御することができ、ノイズの
大きさに適応的なクランプ精度を持つ、安定重視のクラ
ンプシステムを実現することもできる。

【０２２０】また、電流出力型の固体撮像素子との組合
せにおいて、撮像信号の直流レベルを安定化させるクラ
ンプ回路を電流帰還型のクランプ回路としたことで、従
来のような電圧帰還型の構成の場合に必要だった電圧加
算器やＤＣ成分カットするための容量素子などが不要に
なり、単純に信号電流にクランプ電流を帰還するだけ
で、出力信号のＤＣレベルを安定化する直流クランプが
可能となる。このため、部品点数を削減することがで
き、また信号が通過する回路数を減らすことができるた
め、ノイズの混入なども少なくすることができる。

【０２２１】さらに、クランプ電流を注入する回路自体
は、ＭＯＳトランジスタの定電流特性を用いることで簡
単に形成することができ、システムの単純化や素子数の
低減に貢献することができる。つまり、電流出力型の固
体撮像素子との組合せにおいて、電流信号検出部を構成
する電圧動作点設定部や電流サンプリング部あるいはク
ランプ部をすべて電流動作型の構成とすることで、撮像
部（受光部／画素部）と同一の半導体基板に電流信号検
出部やクランプ部を形成した一体型の固体撮像素子その
ものを撮像装置とすることができ、非常に都合がよい。

【０２２２】また、ＣＤＳ回路やＰＧＡ回路も電流型の
信号処理を行なう構成とし、これらと電流帰還型のクラ
ンプ部とを組み合わせることで、限られた電源電圧のな
かで信号を処理する場合において、電圧信号で処理する
よりも回路のダイナミックレンジを確保しやすいという
利点もある。

【０２２３】以上、本発明を実施形態を用いて説明した
が、本発明の技術的範囲は上記実施形態に記載の範囲に
は限定されない。発明の要旨を逸脱しない範囲で上記実
施形態に多様な変更または改良を加えることができ、そ
のような変更または改良を加えた形態も本発明の技術的
範囲に含まれる。

【０２２４】また、上記の実施形態は、クレーム（請求
項）にかかる発明を限定するものではなく、また実施形
態の中で説明されている特徴の組合せの全てが発明の解
決手段に必須であるとは限らない。前述した実施形態に
は種々の段階の発明が含まれており、開示される複数の
構成要件における適宜の組み合わせにより種々の発明を
抽出できる。実施形態に示される全構成要件から幾つか
の構成要件が削除されても、効果が得られる限りにおい
て、この幾つかの構成要件が削除された構成が発明とし
て抽出され得る。

【０２２５】たとえば、スタートアップモード時とノー
マルモード時の何れの場合にも、クランプ電圧のフィー
ドバック量を１ＬＳＢ単位としていたが、これに限ら
ず、たとえば、基準値との差が大きいほどステップ数を
大きくとってもよい。また、スタートアップモード時の
方がステップ数を大きくとるようにしてもよい。

【０２２６】また、ノーマルモード時には基準電圧を比
較パルスＣＰごとに所定幅で正負に変動させていたが
（図８（Ｂ）参照）、必ずしも比較パルスＣＰごとに切
り替えなくてもよい。たとえば、数パルス単位で交互に
切り替えてもよい。また、正側への変動時の継続パルス
数と負側への変動時の継続パルス数とを異なるものとて
もよい。

【０２２７】また、図１０に示した回路を高分解能クラ
ンプ回路４００に適用するものとして説明したが、同様
の回路を低分解能クランプ回路３０１に適用してもかま
わない。

【０２２８】また上記実施形態では、電流モードでクラ
ンプを実現する電流帰還型のクランプ回路の構成につい
て説明したが、これに限らず、従来のクランプ回路と同
様に、電圧加算器やＤＣ成分カットするための容量素子
などを利用する電圧帰還型の構成としてもよい。この場
合、電流加算部２８０を電圧加算部などに変更すればよ
いし、これに応じて、電流電圧変換部２２０を取り除け
ばよい。

【０２２９】また、上記実施形態では、電流モードでＣ
ＤＳ機能をなす電流信号検出部５の具体例として、本願
出願人による特願２００２−１０２１０８号に記載の第
１あるいは第６実施形態の構成を利用したが、これに限
らず、特願２００２−１０２１０８号に記載のその他の
実施形態の構成を利用することもできる。勿論、特願２
００２−１０２１０８号に記載の構成例に限らず、固体
撮像素子３にて取得した信号を電流信号で電流クランプ
部２６側に伝達する構成のものであればよい。たとえ
ば、“IEEE TRANSACTIONS ON ELECTRON DEVICE,VOL44,N
o10「On-Focal-Plane Signal Processing for Current-
Mode Active Pixel Sensors；以下文献１という）”に
て提案されてる、２セル構成のカレントコピアを用いた
ＦＰＮ抑制回路（ＣＤＳ回路）と組み合わせてもかまわ
ない。

【０２３０】また上記実施形態では、ＭＯＳトランジス
タを用いて、電圧動作点設定部や電流サンプリング部、
あるいはクランプ電流を撮像信号に帰還するための電流
帰還部を構成する例を説明したが、接合（Junction）型
電界効果トランジスタやバイポーラ（Bipolar ）型トラ
ンジスタを用いた構成であってもよい。

【０２３１】さらに、上記実施形態では感光部が行列状
（２次元状）に配されたエリアセンサを例に説明した
が、これに限らず、ラインセンサであってもよい。

【０２３２】また、電流信号検出部５内の各素子を、こ
れらとは相補関係となるものに変形可能なのはいうまで
もない。

【０２３３】

【発明の効果】以上のように、本発明によれば、クラン
プレベルをデジタル化するためのＡ／Ｄ変換部として、
信号処理用のＡ／Ｄ変換器とは独立に、低分解能のＡ／
Ｄ変換部を設けたので、比較的低いサンプリング周波数
を使用することができ、デジタルノイズの問題が緩和さ
れる。よって、デジタルノイズや回路規模の問題を生じ
ることのないデジタル方式のクランプ回路を構成するこ
とができる。これにより、デジタル方式のクランプ回路
を固体撮像素子と同一の基板に集積することもできる。

【０２３４】また、クランプレベルの変動に対する動作
速度や感度の違う複数のモードを切替制御する構成とす
れば、高速の引き込みとノイズに対する安定性という相
反する特性を持たせることができる。これにより、急激
なクランプレベルの変動に対し、急速にクランプレベル
を一定値に収束させることができ、また安定状態におい
ては感度を抑えることにより、ノイズによるクランプレ
ベルの変動を抑えることができる。

【０２３５】また、ビット分解能の異なる複数種類のク
ランプ回路を切替制御する構成とすれば、高精度なＡ／
Ｄ変換やＤ／Ａ変換を必要としなくても、高精度なクラ
ンプ制御を実現することができる。

【図面の簡単な説明】

【図１】電流出力方式の固体撮像素子と本発明に係る撮
像信号処理装置とを備えた撮像装置の一実施形態の構成
例を示す図である。

【図２】電流クランプ部を撮像装置の全体とともに示し
たブロック図である。

【図３】電流信号検出部の一実施形態の構成例を示す図
である。

【図４】撮像装置のより具体的な構成例を示した図であ
る。

【図５】クランプ回路の具体的な構成例を示す図であ
る。

【図６】クランプ回路のより具体的な構成例を示すブロ
ック図である。

【図７】クランプ回路におけるスタートアップモードの
制御動作を示すフローチャートである。

【図８】クランプ回路におけるノーマルモードの制御動
作を説明する図である。

【図９】デジタル回路の演算処理部を含むクランプ回路
を備えた撮像装置の他の実施形態を説明する図である。

【図１０】高分解能クランプ回路の他の形態を説明する
図である。

【図１１】図１０に示す高分解能クランプ回路の処理手
順の一例を示すフローチャートである。

【図１２】第１の調整処理および第２の調整処理の意義
について説明する図である。

【図１３】図１１に示す処理手順におけるステップＳ３
３０〜Ｓ３６６の具体例を示す図である。

【符号の説明】

１…撮像装置、３…固体撮像素子、５…電流信号検出
部、７…電圧動作点設定部、９…電流サンプリング部、
２０…出力回路、２６…電流クランプ部、２８…Ａ／Ｄ
変換器、２００…可変利得増幅器、２２０…電流電圧変
換部、２５０…クランプ回路、２５２…差動増幅器、２
６０…制御電圧発生回路、２８０…電流加算部、２９０
…基準電圧源、３００…クランプ回路、３０１…低分解
能クランプ回路、３０２…比較器、３０３…基準電圧発
生回路、３０４…アップダウンカウンタ、３０６…判定
回路、３０９…オンオフ制御部、３１０…レジスタカウ
ンタ、３１２…Ｄ／Ａ変換器、３１４…電圧電流変換
器、３２０…モード切替判定回路、４００…高分解能ク
ランプ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小関 賢 神奈川県横浜市保土ヶ谷区神戸町134番地 ソニー・エルエスアイ・デザイン株式会 社内 Ｆターム(参考） 5C021 PA13 PA52 PA85 PA86 PA87 PA92 PA93 RC03 SA02 SA03 XA43 XA49 XA52 5C024 AX01 CX31 GY01 HX10 HX23 HX32 HX40

Claims (22)

【特許請求の範囲】
1. 【請求項１】 電気信号におけるクランプ部分の直流レ
   ベルを一定値に保持する直流レベル制御方法であって、 前記電気信号をデジタル信号に変換しデジタル信号処理
   をする信号処理系統用のＡ／Ｄ変換部とは独立に、前記
   信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣
   る直流レベル比較用のＡ／Ｄ変換部を用いて、当該直流
   レベル比較用のＡ／Ｄ変換部により前記電気信号におけ
   るサンプリング期間の直流レベルと予め定められている
   基準値とを比較することで前記直流レベルと前記基準値
   との差を求め、 求めた前記直流レベルと前記基準値との差が略零となる
   ように前記電気信号にクランプ信号を帰還することを特
   徴とする直流レベル制御方法。
2. 【請求項２】 前記求めた直流レベルと前記基準値との
   差が予め定められた範囲以内に収まるまでは前記信号処
   理系統用のＡ／Ｄ変換部に用いられるサンプリングパル
   スよりも低速な第１のサンプリングパルスに基づいて前
   記電気信号に前記クランプ信号を帰還させるスタートア
   ップモードに設定し、 前記直流レベルと前記基準値との差が前記予め定められ
   た範囲内に収束した後には、前記直流レベルの変動に対
   する感度が前記スタートアップモードよりも低い感度を
   有するとともに前記信号処理系統用のＡ／Ｄ変換部に用
   いられるサンプリングパルスよりも低速な第２のサンプ
   リングパルスに基づいて前記電気信号にクランプ信号を
   帰還させるノーマルモードに設定することを特徴とする
   請求項１に記載の直流レベル制御方法。
3. 【請求項３】 前記信号処理系統用のＡ／Ｄ変換部に用
   いられるサンプリングパルスよりも低速なサンプリング
   パルスに基づいて、所定期間に亘って前記クランプ部分
   の前記基準値に対する前記直流レベルの正方向のズレ量
   を求め、 さらに前記サンプリングパルスに基づいて、所定期間に
   亘って前記クランプ部分の前記基準値に対する前記直流
   レベルの負方向のズレ量を求め、 それぞれ求めた前記正方向のズレ量と前記負方向のズレ
   量とに基づいて前記クランプ部分に含まれるノイズの状
   態を求め、 この求めたノイズの状態を参照して、前記クランプ信号
   の前記電気信号への帰還を制御することを特徴とする請
   求項１に記載の直流レベル制御方法。
4. 【請求項４】 電気信号におけるクランプ部分の直流レ
   ベルを一定値に保持するクランプ回路であって、 前記電気信号をデジタル信号に変換しデジタル信号処理
   をする信号処理系統用のＡ／Ｄ変換部とは独立に、前記
   信号処理系統用のＡ／Ｄ変換部よりもビット分解能が劣
   る直流レベル比較用のＡ／Ｄ変換部と、 前記直流レベル比較用のＡ／Ｄ変換部により前記電気信
   号におけるサンプリング期間の直流レベルと予め定めら
   れている基準値とを比較することで前記直流レベルと前
   記基準値との差を求め、求めた前記直流レベルと前記基
   準値との差が略零となるように前記電気信号にクランプ
   信号を帰還する帰還部とを備えたことを特徴とするクラ
   ンプ回路。
5. 【請求項５】 前記帰還部は、 前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプ
   リングパルスよりも低速な第１のサンプリングパルスに
   基づいて前記電気信号に前記クランプ信号を帰還させる
   スタートアップモード動作部と、 前記直流レベルの変動に対する感度が前記スタートアッ
   プモードよりも低い感度を有するとともに前記信号処理
   系統用のＡ／Ｄ変換部に用いられるサンプリングパルス
   よりも低速な第２のサンプリングパルスに基づいて前記
   電気信号にクランプ信号を帰還させるノーマルモード動
   作部と、 前記求めた直流レベルと前記基準値との差が予め定めら
   れた範囲以内に収まるまでは前記スタートアップモード
   動作部を作動させ、前記直流レベルと前記基準値との差
   が前記予め定められた範囲内に収束した後には、前記ノ
   ーマルモード動作部に切り替えて動作させるモード切替
   部とを有することを特徴とする請求項４に記載のクラン
   プ回路。
6. 【請求項６】 前記スタートアップモード動作部は、前
   記第１のサンプリングパルスごとに前記直流レベルと前
   記基準値とを比較し、前記第１のサンプリングパルスご
   とに前記直流レベルと前記基準値との差が少なくなる方
   向に前記クランプ信号を表すデジタルデータを予め定め
   られているステップ分だけ変更することを特徴とする請
   求項５に記載のクランプ回路。
7. 【請求項７】 前記スタートアップモード動作部は、前
   記基準値との差が少なくなる方向に前記予め定められて
   いるステップ分づつ前記クランプ信号を継続的に変更す
   ることで、前記直流レベルを前記基準値と等しくなる方
   向に移動させるものであり、 前記モード切替部は、前記直流レベルと前記基準値との
   差の少なくなる方向が略前記第１のサンプリングパルス
   ごとに切り替わるようになったことを条件として、前記
   直流レベルと前記基準値との差が前記予め定められた範
   囲内に収束したものとして、前記ノーマルモード動作部
   に切り替えて動作させることを特徴とする請求項６に記
   載のクランプ回路。
8. 【請求項８】 前記モード切替部は、前記直流レベルと
   前記基準値との差の少なくなる方向の切り替わりの回数
   が予め定められた回数に達したことを条件として前記ノ
   ーマルモード動作部に切り替えて動作させることを特徴
   とする請求項７に記載のクランプ回路。
9. 【請求項９】 前記ノーマルモード動作部は、前記第２
   のサンプリングパルスよりも高速で且つ前記信号処理系
   統用のＡ／Ｄ変換部に用いられるサンプリングパルスよ
   りも低速な第３のサンプリングパルスごとに前記直流レ
   ベルと前記基準値との大小を判定し、この判定した大小
   の回数をそれぞれ計数し、この計数した大の回数および
   小の回数のうちの少なくとも一方が予め定められた回数
   に達したことを条件として、前記第２のサンプリングパ
   ルスに基づいて前記直流レベルと前記基準値との差が略
   零となるように前記電気信号にクランプ信号を帰還する
   ことを特徴とする請求項５に記載のクランプ回路。
10. 【請求項１０】 前記ノーマルモード動作部は、前記第
    ３のサンプリングパルスの所定数ごとに、前記基準値を
    中心として、所定幅分だけ、正方向または負方向に略交
    互に変動させることを特徴とする請求項９に記載のクラ
    ンプ回路。
11. 【請求項１１】 前記直流レベル比較用の前記Ａ／Ｄ変
    換部は、予め定められている基準値を設定する基準値設
    定部と、当該基準値設定部により設定された基準値と前
    記電気信号における前記サンプリング期間の直流レベル
    とを比較する比較部とを有するものであり、 前記サンプリング期間を除く期間には、前記基準値設定
    部と前記比較部とをスタンバイ状態に切り替える制御部
    を備えたことを特徴とする請求項４に記載のクランプ回
    路。
12. 【請求項１２】 前記帰還部は、 前記電気信号に帰還させる前記クランプ信号のビット分
    解能が比較的劣る第１の帰還部と、 ビット分解能が前記第１の帰還部よりも優る第２の帰還
    部と、 前記求めた直流レベルと前記基準値との差が予め定めら
    れた範囲以内に収まるまでは前記第１の帰還部を作動さ
    せ、前記直流レベルと前記基準値との差が前記予め定め
    られた範囲内に収束した後には、前記第２の帰還部に切
    り替えて動作させるモード切替部とを有することを特徴
    とする請求項４に記載のクランプ回路。
13. 【請求項１３】 前記帰還部は、 前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプ
    リングパルスよりも低速なサンプリングパルスに基づい
    て、所定期間に亘って前記クランプ部分の前記基準値に
    対する前記直流レベルの正方向のズレ量を求める正方向
    ズレ量取得部と、 前記サンプリングパルスに基づいて、所定期間に亘って
    前記クランプ部分の前記基準値に対する前記直流レベル
    の負方向のズレ量を求める負方向ズレ量取得部と、 前記正方向ズレ量取得部が求めた前記正方向のズレ量と
    前記負方向ズレ量取得部が求めた前記負方向のズレ量と
    に基づいて前記クランプ部分に含まれるノイズの状態を
    求め、この求めたノイズの状態を参照して、前記クラン
    プ信号の前記電気信号への帰還を制御する判定制御部と
    を有することを特徴とする請求項４に記載のクランプ回
    路。
14. 【請求項１４】 前記判定制御部は、前記正方向のズレ
    量と前記負方向のズレ量とに基づいて、前記クランプ部
    分の中央値と、前記基準値に対する前記クランプ部分の
    誤差量とを求め、求めた前記中央値と前記誤差量とに基
    づいて、前記基準値に対する前記直流レベルの収束条件
    を変化させることを特徴とする請求項１３に記載のクラ
    ンプ回路。
15. 【請求項１５】 前記判定制御部は、前記中央値と前記
    基準値との差が所定の許容範囲を越えたことを条件とし
    て、前記直流レベルと前記基準値との差が略零となるよ
    うに前記電気信号にクランプ信号を帰還させ、その後、
    前記所定の許容範囲を変化させることを特徴とする請求
    項１４に記載のクランプ回路。
16. 【請求項１６】 前記正方向ズレ量取得部および前記負
    方向ズレ量取得部は、前記電気信号への前記クランプ信
    号の帰還量を一定に保持した状態で、前記サンプリング
    パルスごとに前記直流レベルと前記基準値とを比較し、
    この比較結果に基づいて前記基準値を所定量だけ変動さ
    せることにより、それぞれ対応する前記正方向のズレ量
    と前記負方向のズレ量とを求めることを特徴とする請求
    項１３に記載のクランプ回路。
17. 【請求項１７】 前記正方向ズレ量取得部および前記負
    方向ズレ量取得部は、前記比較結果に基づいて前記基準
    値を所定量だけ一方の方向に変動させつつ、この変動の
    デジタルステップの数を計数することにより、それぞれ
    対応する前記正方向のズレ量と前記負方向のズレ量とを
    求めることを特徴とする請求項１６に記載のクランプ回
    路。
18. 【請求項１８】 画像を撮像する固体撮像素子と、 前記固体撮像素子から出力される撮像信号をデジタル信
    号に変換しデジタル信号処理をする信号処理系統用のＡ
    ／Ｄ変換部とは独立に、前記信号処理系統用のＡ／Ｄ変
    換部よりもビット分解能が劣る直流レベル比較用のＡ／
    Ｄ変換部と、 前記直流レベル比較用のＡ／Ｄ変換部により前記撮像信
    号におけるサンプリング期間の直流レベルと予め定めら
    れている基準値とを比較することで前記直流レベルと前
    記基準値との差を求め、求めた前記直流レベルと前記基
    準値との差が略零となるように前記撮像信号にクランプ
    信号を帰還する帰還部とを備えたことを特徴とする撮像
    装置。
19. 【請求項１９】 前記帰還部は、 前記信号処理系統用のＡ／Ｄ変換部に用いられるサンプ
    リングパルスよりも低速なサンプリングパルスであって
    前記固体撮像素子の水平走査方向における光学的黒画素
    に対応する比較パルスに基づいて前記撮像信号に前記ク
    ランプ信号を帰還させるスタートアップモード動作部
    と、 前記直流レベルの変動に対する感度が前記スタートアッ
    プモードよりも低い感度を有するとともに前記信号処理
    系統用のＡ／Ｄ変換部に用いられるサンプリングパルス
    よりも低速な前記固体撮像素子の垂直走査を規定するパ
    ルスに基づいて前記撮像信号にクランプ信号を帰還させ
    るノーマルモード動作部と、 前記求めた直流レベルと前記基準値との差が予め定めら
    れた範囲以内に収まるまでは前記スタートアップモード
    動作部を作動させ、前記直流レベルと前記基準値との差
    が前記予め定められた範囲内に収束した後には、前記ノ
    ーマルモード動作部に切り替えて動作させるモード切替
    部とを有することを特徴とする請求項１８に記載の撮像
    装置。
20. 【請求項２０】 前記ノーマルモード動作部は、前記信
    号処理系統用のＡ／Ｄ変換部に用いられるサンプリング
    パルスよりも低速な前記固体撮像素子の水平走査方向に
    おける光学的黒画素に対応する比較パルスごとに前記光
    学的黒画素の前記直流レベルと前記基準値との大小を判
    定し、この判定した大小の回数をそれぞれ計数し、この
    計数した大の回数および小の回数のうちの少なくとも一
    方が予め定められた回数に達したことを条件として、前
    記固体撮像素子の垂直走査の開始を規定するパルスに基
    づいて前記直流レベルと前記基準値との差が略零となる
    ように前記電気信号にクランプ信号を帰還することを特
    徴とする請求項１９に記載の撮像装置。
21. 【請求項２１】 前記帰還部は、 前記撮像信号に帰還させる前記クランプ信号のビット分
    解能が比較的劣る第１の帰還部と、 ビット分解能が前記第１の帰還部よりも優る第２の帰還
    部と、 前記求めた直流レベルと前記基準値との差が予め定めら
    れた範囲以内に収まるまでは前記第１の帰還部を作動さ
    せ、前記直流レベルと前記基準値との差が前記予め定め
    られた範囲内に収束した後には、前記第２の帰還部に切
    り替えて動作させるモード切替部とを有することを特徴
    とする請求項１８に記載の撮像装置。
22. 【請求項２２】 前記第１の帰還部は、前記信号処理系
    統用のＡ／Ｄ変換部に用いられるサンプリングパルスよ
    りも低速な前記固体撮像素子の垂直走査方向における光
    学的黒画素に対応する第１の比較パルスごとに前記光学
    的黒画素の前記直流レベルと前記基準値との差を求め、 前記第２の帰還部は、前記信号処理系統用のＡ／Ｄ変換
    部に用いられるサンプリングパルスよりも低速な前記固
    体撮像素子の水平走査方向における光学的黒画素に対応
    する第２の比較パルスごとに前記光学的黒画素の前記直
    流レベルと前記基準値との差を求めることを特徴とする
    請求項２１に記載の撮像装置。