JP2012028547A - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP2012028547A JP2012028547A JP2010165583A JP2010165583A JP2012028547A JP 2012028547 A JP2012028547 A JP 2012028547A JP 2010165583 A JP2010165583 A JP 2010165583A JP 2010165583 A JP2010165583 A JP 2010165583A JP 2012028547 A JP2012028547 A JP 2012028547A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bonding metal
- semiconductor
- metal layer
- support substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000002093 peripheral effect Effects 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 7
- 238000005530 etching Methods 0.000 description 12
- 238000005253 cladding Methods 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 238000001878 scanning electron micrograph Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
【課題】実施形態は、素子領域が接合金属層を介して設けられた支持基板からチップを切り出す際に発生する、捲れ等の欠陥を抑制することができる半導体素子およびその製造方法を提供する。
【解決手段】実施形態に係る半導体素子は、支持基板と、前記支持基板の上に接合金属層を介して接続された積層体を有する半導体素子であって、前記積層体に含まれる最下層から最上層までを有する素子部と、前記素子部を囲んでその周辺に設けられた周辺部と、を備える。前記周辺部は、前記積層体に含まれる前記最下層から最上層までのうちの一部であって、前記接合金属層に接する半導体層の少なくとも一部を含む。
【選択図】図1
【解決手段】実施形態に係る半導体素子は、支持基板と、前記支持基板の上に接合金属層を介して接続された積層体を有する半導体素子であって、前記積層体に含まれる最下層から最上層までを有する素子部と、前記素子部を囲んでその周辺に設けられた周辺部と、を備える。前記周辺部は、前記積層体に含まれる前記最下層から最上層までのうちの一部であって、前記接合金属層に接する半導体層の少なくとも一部を含む。
【選択図】図1
Description
本発明の実施形態は、半導体素子およびその製造方法に関する。
半導体素子の多くは、基板の上にエピタキシャル成長された半導体層を用いて製作される。エピタキシャル成長された半導体層は、半導体のバルク結晶に比べて欠陥が少なく高品質であるため、半導体素子の特性を向上させることができる。
一方、エピタキシャル成長に用いられる基板は、主として、薄膜の半導体層を機械的に支持する役割を果たし、半導体素子の特性を向上させるために積極的に機能することは少ない。むしろ、半導体素子の高性能化を阻害する要因となる場合がある。例えば、緑〜赤色の波長範囲の光を放出するInGaAlP系半導体を材料とする発光素子では、格子定数が近いGaAs基板を成長基板として用いる。しかし、GaAs結晶には、緑〜赤色の光を吸収し、発光強度を低下させてしまう問題がある。
そこで、GaAs基板の上に高品質のInGaAlP系半導体層を成長し、その後、発光層を含む複数の半導体層の積層体を他の基板に移し替える技術が用いられる。例えば、発光層の放出光を反射する接合金属層を介在させて、シリコン等の支持基板に積層体を貼り付けることができる。これにより、基板の光吸収をなくし、発光素子の発光強度を向上させることができる。
しかしながら、接合金属層が設けられた支持基板をダイシングする切断工程では、切り出されたチップの端部において、捲れ等の欠陥が発生し易く歩留りが低下する場合がある。そこで、表面に接合金属層が設けられた支持基板からチップを切り出す際に、捲れ等の欠陥の発生を抑制することができる半導体素子およびその製造方法が求められている。
本発明の実施形態は、素子部が接合金属層を介して設けられた支持基板からチップを切り出す際に発生する、捲れ等の欠陥を抑制することができる半導体素子およびその製造方法を提供する。
実施形態に係る半導体素子は、支持基板と、前記支持基板の上に接合金属層を介して接続された積層体と、を有する半導体素子であって、前記積層体に含まれる最下層から最上層までを有する素子部と、前記素子部を囲んでその周囲に設けられた周辺部と、を備える。前記周辺部は、前記積層体に含まれる前記最下層から最上層のうちの一部であって、前記接合金属層に接する半導体層の少なくとも一部を含む。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施形態では、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
図1は、本実施形態に係る半導体素子100を示す模式図である。図1(a)は、図1(b)中に示すIa−Ia断面の構造を模式的に示し、図1(b)は、半導体素子100のチップ表面を示す平面写真である。
半導体素子100は、例えば、発光ダイオードであり、支持基板27の上に接合金属層40を介して貼り付けられた積層体25を有する。
半導体素子100は、例えば、発光ダイオードであり、支持基板27の上に接合金属層40を介して貼り付けられた積層体25を有する。
図1(a)に示すように、半導体素子100は、積層体25に設けられた素子部50と、素子部50を囲んで設けられた周辺部60と、を備えている。
素子部50は、積層体25の最下層であるp形コンタクト層24から最上層であるn形電流拡散層16までを含む。すなわち、素子部50は、発光光を放出する発光層20を含んでいる。そして、接合金属層40は、発光層20が放出する光を反射する金属を含んでいる。一方、周辺部60は、積層体25の最上層から最下層の間に含まれる複数の層のうちの一部であって、接合金属層40に接する半導体層であるp形コンタクト層24の少なくとも一部を含んでいる。
素子部50は、積層体25の最下層であるp形コンタクト層24から最上層であるn形電流拡散層16までを含む。すなわち、素子部50は、発光光を放出する発光層20を含んでいる。そして、接合金属層40は、発光層20が放出する光を反射する金属を含んでいる。一方、周辺部60は、積層体25の最上層から最下層の間に含まれる複数の層のうちの一部であって、接合金属層40に接する半導体層であるp形コンタクト層24の少なくとも一部を含んでいる。
以下、図1(a)を参照して、半導体素子100を具体的に説明する。
半導体素子100では、発光層20を有する積層体25と、支持基板27と、が接合金属層40を介して接合されている。接合金属層40は、積層体25の一方の主面25aに付設された第1の接合金属層26と、支持基板27に付設された第2の接合金属層28とを含み、第1の接合金属層26と第2の接合金属層28は、接合界面32において接合されている。第2の接合金属層28は、導電性を有する支持基板27を介してp側電極29へ接続されている。
半導体素子100では、発光層20を有する積層体25と、支持基板27と、が接合金属層40を介して接合されている。接合金属層40は、積層体25の一方の主面25aに付設された第1の接合金属層26と、支持基板27に付設された第2の接合金属層28とを含み、第1の接合金属層26と第2の接合金属層28は、接合界面32において接合されている。第2の接合金属層28は、導電性を有する支持基板27を介してp側電極29へ接続されている。
積層体25の他方の主面25bは、例えばn形コンタクト層14を介してn側電極34に接続されている。そして、p側電極29からn側電極34へ電流が流されることにより、発光層20に電流が注入され、発光層20のバンドギャップ波長に応じた波長の発光光が放出される。
図1(a)において、積層体25は、n側電極34側から、n形電流拡散層16、n形クラッド層18、発光層20、p形クラッド層22、及びp形コンタクト層24を有しており、例えば、InGaAlP系半導体材料を用いることができる。
支持基板27には、例えば、シリコンウェーハを用いることができる。
支持基板27には、例えば、シリコンウェーハを用いることができる。
なお、「InGaAlP系半導体」とは、Inx(GayAl1−y)1−xP(ただし、0≦x≦1、0≦y≦1)なる組成式で表される半導体材料であり、p形不純物やn形不純物が添加されたものも含むものとする。この場合、発光光の波長は、発光層20に含まれるInGaAlPの組成を変えることにより、緑〜赤色の範囲で選択することができる。
さらに、積層体25には、BxInyGazAl1−x−y−zN(ただし、0≦x≦1、0≦y≦1、0≦z≦1、x+y+z≦1)なる組成式で表される窒化物半導体を用いることもできる。この場合、発光光の波長は、紫外〜緑色の範囲で選択することができる。
次に、半導体素子100の製造過程を、図2〜図4を参照して説明する。
図2(a)は、GaAs基板30の上に、積層体25および第1の接合金属層26が形成された状態を示す模式断面図である。
図2(a)は、GaAs基板30の上に、積層体25および第1の接合金属層26が形成された状態を示す模式断面図である。
GaAs基板30上に、例えば、GaAsバッファ層(図示せず)、n形GaAsコンタクト層14(不純物濃度1×1018cm−3、厚さ0.1μm)を形成する。
続いて、積層体25を構成するn形In0.5(Ga0.3Al0.7)0.5Pからなる電流拡散層16(不純物濃度4×1017cm−3、厚さ2μm)、n形InAlPからなるn形クラッド層18(不純物濃度4×1017cm−3、厚さ0.6μm)、発光層20、InAlPからなるp形クラッド層22(不純物濃度2×1017cm−3、厚さ0.6μm)、p形Ga0.5Al0.5Asからなるp形コンタクト層24(不純物濃度9×1018cm−3,厚さ0.4μm)を、順に積層する。
続いて、積層体25を構成するn形In0.5(Ga0.3Al0.7)0.5Pからなる電流拡散層16(不純物濃度4×1017cm−3、厚さ2μm)、n形InAlPからなるn形クラッド層18(不純物濃度4×1017cm−3、厚さ0.6μm)、発光層20、InAlPからなるp形クラッド層22(不純物濃度2×1017cm−3、厚さ0.6μm)、p形Ga0.5Al0.5Asからなるp形コンタクト層24(不純物濃度9×1018cm−3,厚さ0.4μm)を、順に積層する。
これらの半導体層は、例えば、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法などを用いて結晶成長することができる。
発光層20は、不純物濃度が約1×1017cm−3のp形MQW(Multi Quantum Well)構造とすることができる。MQWは、井戸層である約10nm幅のIn0.5(Ga0.94Al0.06)0.5Pと、バリア層である約20nm幅のIn0.5(Ga0.4Al0.6)0.5Pと、を交互に積層して形成することができる。
この場合、発光光として、ピーク波長が略624nm、ドミナント波長が略615nmの赤色光を得ることができる。
発光層20は、不純物濃度が約1×1017cm−3のp形MQW(Multi Quantum Well)構造とすることができる。MQWは、井戸層である約10nm幅のIn0.5(Ga0.94Al0.06)0.5Pと、バリア層である約20nm幅のIn0.5(Ga0.4Al0.6)0.5Pと、を交互に積層して形成することができる。
この場合、発光光として、ピーク波長が略624nm、ドミナント波長が略615nmの赤色光を得ることができる。
続いて、p形コンタクト層24の上に、Au(厚さ0.05μm)、AuZn(0.3%のZnを含有、厚さ0.2μm)、Au(厚さ0.6μm)を、この順序で積層し、第1の接合金属層26を形成する。
次に、図2(b)に示すように、例えば、(100)の面方位を有するp形シリコンからなる支持基板27(不純物濃度1×1019cm−3、厚さ200μm)に、第1の接合金属層26および第2の接合金属層28を介して、積層体25を接合させる。
支持基板27の一方の面には、Ti(厚さ0.1μm)/Pt(厚さ0.12μm)/Au(厚さ0.2μm)からなる第2の接合金属層28を蒸着法などにより形成する。
続いて、図2(b)に示すように、第1の接合金属層26と、第2の接合金属層28と、を重ね合わせ、例えば、真空中で加圧しながら約300℃に加熱して、積層体25と支持基板27とを接合する。
続いて、図2(b)に示すように、第1の接合金属層26と、第2の接合金属層28と、を重ね合わせ、例えば、真空中で加圧しながら約300℃に加熱して、積層体25と支持基板27とを接合する。
次に、図3(a)に示すように、GaAs基板30を、例えば、ウェットエッチング法を用いて除去する。この後、例えば、支持基板27および積層体25を、400℃でシンターし、第1の接合金属層26と第2の接合金属層28との間のAu層の界面32の接着強度をさらに高めることができる。
第1の接合金属層26と第2の接合金属層28とが重ね合わされ、それぞれのAu層が圧着されることにより接合金属層40が形成される。接合金属層40に含まれるAu層は、発光層20から放出される光を上方に反射する金属であり、発光強度を向上させる。
続いて、図3(b)に示すように、n側電極34を形成する。
例えば、n形コンタクト層14の表面にリフトオフ法などを用いて、AuGe(Geを約3%含有、厚さ50nm)/Au(厚さ100nm)/Mo(厚さ150nm)/Au(厚さ150nm)/Mo(厚さ50nm)/Au(厚さ600nm)を順に積層してn側電極34を形成する。
続いて、例えば、n側電極34をマスクとして、n形コンタクト層14をエッチングする。
例えば、n形コンタクト層14の表面にリフトオフ法などを用いて、AuGe(Geを約3%含有、厚さ50nm)/Au(厚さ100nm)/Mo(厚さ150nm)/Au(厚さ150nm)/Mo(厚さ50nm)/Au(厚さ600nm)を順に積層してn側電極34を形成する。
続いて、例えば、n側電極34をマスクとして、n形コンタクト層14をエッチングする。
次に、図4(a)に示すように、周辺部60を形成するためのレジストマスク41を、積層体25の表面の素子部50となる部分に形成する。
続いて、図4(b)に示すように、例えば、ウェットエッチング法を用いて、素子部50の周りの周辺部60となる部分をエッチングする。この際、接合金属層40に接するp形コンタクト層24を残すようにエッチングすることができる。
続いて、図4(b)に示すように、例えば、ウェットエッチング法を用いて、素子部50の周りの周辺部60となる部分をエッチングする。この際、接合金属層40に接するp形コンタクト層24を残すようにエッチングすることができる。
具体的には、n形電流拡散層16、および、n形クラッド層18、発光層20、p形クラッド層22を順にエッチングして除去する。この際、接合金属層40の上にp形コンタクト層24が残るように、エッチング時間を調整する。
例えば、液温を−30〜30℃の範囲に調整したHCl+H2O2+H2Oの混合液で、10〜60分間エッチングする。
例えば、液温を−30〜30℃の範囲に調整したHCl+H2O2+H2Oの混合液で、10〜60分間エッチングする。
さらに、InAlPからなるp形クラッド層22をエッチングする際に、InAlPのエッチング速度が、p形Ga0.5Al0.5Asのエッチング速度よりも速いエッチング液を用いることができる。これにより、接合金属層40の上にp形Ga0.5Al0.5Asからなるp形コンタクト層24を残すことが容易となる。
接合金属層40の上に残されたp形コンタクト層24は、例えば、当初の厚さ0.4μmよりも薄くエッチングされても良い。さらに、接合金属層40の上に残される半導体層は、p形コンタクト層24に限られず、例えば、p形コンタクト層24に加えて、p形クラッド層22を残しても良い。
次に、支持基板27の裏面側にTi(厚さ0.1μm)/Pt(厚さ0.12μm)/Au(厚さ0.2μm)を順に積層したp側電極29を形成する。
続いて、例えば、ダイシングソーを用いて周辺部60を切断し、素子部50を含む個々のチップに分離する。
続いて、例えば、ダイシングソーを用いて周辺部60を切断し、素子部50を含む個々のチップに分離する。
図5は、半導体素子100の断面を例示する模式図およびSEM像である。図5(a)は、周辺部60を中心とした模式断面図であり、(b)は、個々のチップに分離された半導体素子100の端部Aを示すSEM像である。
図5(a)に示すように、周辺部60の中央の切断部Cを、例えば、ダイシングソーで切断する。
ダイシング条件は、例えば、ダイシングブレードの送り速度を5〜20mm/secとし、回転数を25000〜50000rpmとすることができる。ダイシングブレードの冷却水の供給量は、0.5〜1.0リットル/minとすることができる。
ダイシング条件は、例えば、ダイシングブレードの送り速度を5〜20mm/secとし、回転数を25000〜50000rpmとすることができる。ダイシングブレードの冷却水の供給量は、0.5〜1.0リットル/minとすることができる。
図5(b)は、図5(a)中に示す端部AのSEM像である。支持基板27、接合金属層40、および、接合金属層40の上に残されたp形コンタクト層24の切断面が示されている。
一方、図6は、比較例に係る半導体素子150の断面を例示する模式図およびSEM像である。図6(a)は、周辺部60を中心とした模式断面図であり、図6(b)は、個々のチップに分離された半導体素子150の端部Bを示すSEM像である。
図6(a)に示すように、半導体素子150では、周辺部60において、p形コンタクト層24の全てがエッチングにより除去され、接合金属層40の表面が露出している。
図6(b)に示すように、ダイシングソーで分離された半導体素子150のチップ端部Bでは、支持基板27の表面においてクラックが生じている。さらに、接合金属層40が巻き上げられた形状となっており、所謂Au捲れ(メクレ)が発生していることがわかる。
これに対し、図5(b)に示すチップ端部Aでは、図6(b)のようなメクレは無く、良好な形状に切断されていることが分かる。
すなわち、接合金属層40の上に半導体層(p形コンタクト層24)を残すことにより、ダイシング加工時において、Auメクレ等の欠陥の発生を抑えることが可能となり、チップの品質を向上させることができる。
すなわち、接合金属層40の上に半導体層(p形コンタクト層24)を残すことにより、ダイシング加工時において、Auメクレ等の欠陥の発生を抑えることが可能となり、チップの品質を向上させることができる。
図7は、本実施形態の変形例に係る半導体素子200の製造過程を示す模式断面図である。
図7(a)に示すように、接合金属層40の上にp形コンタクト層24を残して周辺部60を形成した後、素子部50を覆うレジストマスク42を形成する。
続いて、例えば、ダイシングソーを用いて周辺部60を切断し、素子部50を含む個々のチップに分割する。
図7(a)に示すように、接合金属層40の上にp形コンタクト層24を残して周辺部60を形成した後、素子部50を覆うレジストマスク42を形成する。
続いて、例えば、ダイシングソーを用いて周辺部60を切断し、素子部50を含む個々のチップに分割する。
その後、レジストマスク42をエッチングマスクとして、周辺部60の表面に残されたp形コンタクト層24を除去する。p形コンタクト層24のエッチングには、例えば、ウェットエッチング法を用いることができる。
具体的には、ダイシングシート(図示しない)の上で支持基板27を切断し、個々のチップに分離した後、ダイシングシートをエッチング液に浸漬することにより、ダイシングシートに接着したチップのp形コンタクト層24をエッチングすることができる。
具体的には、ダイシングシート(図示しない)の上で支持基板27を切断し、個々のチップに分離した後、ダイシングシートをエッチング液に浸漬することにより、ダイシングシートに接着したチップのp形コンタクト層24をエッチングすることができる。
これにより、図7(b)に示すように、周辺部60の一部にp形コンタクト層24aを残して、接合金属層40の表面を露出させることができる。
一方、素子部50は、レジストマスク42で保護されているため、発光層20、n側電極34等がエッチング液に浸食されることがなく、半導体素子200の特性を劣化させることはない。
レジストマスク42は、例えば、ウェット処理、または、酸素アッシング処理を用いることにより、除去することができる。
一方、素子部50は、レジストマスク42で保護されているため、発光層20、n側電極34等がエッチング液に浸食されることがなく、半導体素子200の特性を劣化させることはない。
レジストマスク42は、例えば、ウェット処理、または、酸素アッシング処理を用いることにより、除去することができる。
本変形例に係る半導体素子200では、チップ端部において、接合金属層40の表面を露出させる。これにより、例えば、チップを樹脂封じする際の樹脂とチップとの間の密着性を改善し、チップ端部におけるボイド等の欠陥の発生を防ぐことができる。
なお、図7(b)に表した具体例においては、周辺部60の一部にp形コンタクト層24aを残したが、本実施形態はこれには限定されない。例えば、周辺部60において、p形コンタクト層24aをほぼ全てエッチング除去してもよい。あるいは、p形コンタクト層24aをさらにオーバーエッチし、素子部50の一部にまでp形コンタクト層24aをエッチング除去したものも、本実施形態の範囲に包含される。
なお、図7(b)に表した具体例においては、周辺部60の一部にp形コンタクト層24aを残したが、本実施形態はこれには限定されない。例えば、周辺部60において、p形コンタクト層24aをほぼ全てエッチング除去してもよい。あるいは、p形コンタクト層24aをさらにオーバーエッチし、素子部50の一部にまでp形コンタクト層24aをエッチング除去したものも、本実施形態の範囲に包含される。
なお、上記の実施形態では、半導体発光素子を例に挙げて説明したが、例えば、GaN系窒化物半導体を材料とするFET(Field Effect Transistor)などの電子デバイスに適用することも可能である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
なお、本願明細書において、「窒化物半導体」とは、BxInyAlzGa(1−x−y−z)N(0≦x≦1、0≦y≦1、0≦z≦1、0≦x+y+z≦1)のIII−V族化合物半導体を含み、さらに、V族元素としては、N(窒素)に加えてリン(P)や砒素(As)などを含有する混晶も含むものとする。
14・・・n形コンタクト層、 16・・・n形電流拡散層、 18・・・n形クラッド層、 20・・・発光層、 22・・・p形クラッド層、 24、24a・・・p形コンタクト層、 25・・・積層体、 25a、25b・・・主面、 26、28、40・・・接合金属層、 27・・・支持基板、 29・・・p側電極、 30・・・GaAs基板、 32・・・接合界面、 34・・・n側電極、 41、42・・・レジストマスク、 50・・・素子部、 60・・・周辺部、 100、150、200・・・半導体素子
Claims (5)
- 支持基板と、前記支持基板の上に接合金属層を介して接続された積層体と、を有する半導体素子であって、
前記積層体に含まれる最下層から最上層までを有する素子部と、
前記素子部を囲んでその周囲に設けられ、前記積層体に含まれる前記最下層から最上層までのうちの一部であって、前記接合金属層に接する半導体層の少なくとも一部を含む周辺部と、
を備えたことを特徴とする半導体素子。 - 前記素子部における前記積層体は、発光層を含み、
前記接合金属層は、前記発光層が放出する光を反射する金属を含むことを特徴とする請求項1記載の半導体素子。 - 前記支持基板は、シリコンウェーハであることを特徴とする請求項1または2に記載の半導体素子。
- 支持基板の上に接合金属層を介して接続された積層体を有する半導体素子の製造方法であって、
成長基板の上に形成された前記積層体と、前記支持基板とを、前記接合金属層を介在させて接合する工程と、
前記成長基板を除去する工程と、
前記積層体を選択的にエッチングして、前記積層体の最下層から最上層までを有する素子部と、前記素子部を囲んでその周囲に設けられ前記積層体の前記最下層から最上層までのうちの一部であって、前記接合金属層に接する半導体層の少なくとも一部を含む周辺部と、を形成する行程と、
を備えたことを特徴とする半導体素子の製造方法。 - 前記周辺部を切断して分離した前記素子部を含むチップの前記周辺部に残された前記最下層から最上層までのうちの一部を除去する工程をさらに備えたことを特徴とする請求項4記載の半導体素子の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010165583A JP2012028547A (ja) | 2010-07-23 | 2010-07-23 | 半導体素子およびその製造方法 |
US13/039,583 US8759852B2 (en) | 2010-07-23 | 2011-03-03 | Semiconductor device having stacked body on substrate via joining metal and method for manufacturing the same |
US14/277,877 US20140248729A1 (en) | 2010-07-23 | 2014-05-15 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010165583A JP2012028547A (ja) | 2010-07-23 | 2010-07-23 | 半導体素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012028547A true JP2012028547A (ja) | 2012-02-09 |
Family
ID=45492864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010165583A Pending JP2012028547A (ja) | 2010-07-23 | 2010-07-23 | 半導体素子およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8759852B2 (ja) |
JP (1) | JP2012028547A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013175540A (ja) * | 2012-02-24 | 2013-09-05 | Nikon Corp | 固体撮像装置および固体撮像装置の製造方法 |
JP2014032994A (ja) * | 2012-08-01 | 2014-02-20 | Nippon Telegr & Teleph Corp <Ntt> | アバランシェフォトダイオードおよびその製造方法 |
JP2017201655A (ja) * | 2016-05-02 | 2017-11-09 | 日機装株式会社 | 深紫外発光素子および深紫外発光素子の製造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5087672B2 (ja) | 2010-12-13 | 2012-12-05 | 株式会社東芝 | 半導体発光素子 |
JP5095840B2 (ja) | 2011-04-26 | 2012-12-12 | 株式会社東芝 | 半導体発光素子 |
US10340709B2 (en) | 2011-07-29 | 2019-07-02 | Lightening Energy | Electric battery rapid recharging system including a mobile charging station having a coolant supply line and an electrical supply line |
TWI458122B (zh) | 2011-11-23 | 2014-10-21 | Toshiba Kk | 半導體發光元件 |
JP5661660B2 (ja) | 2012-02-07 | 2015-01-28 | 株式会社東芝 | 半導体発光素子 |
US9041151B2 (en) | 2013-05-31 | 2015-05-26 | International Business Machines Corporation | Fin eFuse formed by trench silicide process |
KR102441908B1 (ko) * | 2016-11-18 | 2022-09-08 | 다이니폰 인사츠 가부시키가이샤 | 증착 마스크 |
CN108305918B (zh) | 2017-01-12 | 2019-07-16 | 中国科学院苏州纳米技术与纳米仿生研究所 | 氮化物半导体发光器件及其制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009123754A (ja) * | 2007-11-12 | 2009-06-04 | Hitachi Cable Ltd | 発光装置及び発光装置の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010080817A (ja) * | 2008-09-29 | 2010-04-08 | Hitachi Cable Ltd | 発光素子 |
JP4570683B2 (ja) | 2009-11-02 | 2010-10-27 | シャープ株式会社 | 窒化物系化合物半導体発光素子の製造方法 |
-
2010
- 2010-07-23 JP JP2010165583A patent/JP2012028547A/ja active Pending
-
2011
- 2011-03-03 US US13/039,583 patent/US8759852B2/en active Active
-
2014
- 2014-05-15 US US14/277,877 patent/US20140248729A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009123754A (ja) * | 2007-11-12 | 2009-06-04 | Hitachi Cable Ltd | 発光装置及び発光装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013175540A (ja) * | 2012-02-24 | 2013-09-05 | Nikon Corp | 固体撮像装置および固体撮像装置の製造方法 |
JP2014032994A (ja) * | 2012-08-01 | 2014-02-20 | Nippon Telegr & Teleph Corp <Ntt> | アバランシェフォトダイオードおよびその製造方法 |
JP2017201655A (ja) * | 2016-05-02 | 2017-11-09 | 日機装株式会社 | 深紫外発光素子および深紫外発光素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8759852B2 (en) | 2014-06-24 |
US20120018752A1 (en) | 2012-01-26 |
US20140248729A1 (en) | 2014-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012028547A (ja) | 半導体素子およびその製造方法 | |
JP5283436B2 (ja) | 窒化物系半導体発光素子 | |
KR101158242B1 (ko) | 반도체 발광 장치 및 그 제조 방법 | |
KR101212435B1 (ko) | 반도체 발광 소자, 웨이퍼, 반도체 발광 소자의 제조 방법 및 웨이퍼의 제조 방법 | |
JP6419077B2 (ja) | 波長変換発光デバイス | |
US7786491B2 (en) | Semiconductor light-emitting device comprising a plurality of semiconductor layers | |
US8658441B2 (en) | Method of manufacturing nitride semiconductor light emitting element | |
JP2009141093A (ja) | 発光素子及び発光素子の製造方法 | |
WO2007091651A1 (ja) | 窒化物半導体素子 | |
KR101000276B1 (ko) | 반도체 발광소자 | |
JP4332407B2 (ja) | 半導体発光素子及びその製造方法 | |
JP6146455B2 (ja) | 発光素子の製造方法 | |
JP2007180142A (ja) | 窒化物系半導体素子及びその製造方法 | |
WO2016038856A1 (ja) | 半導体発光素子、半導体発光素子の製造方法、及び負電極の形成方法 | |
JP5287665B2 (ja) | 半導体発光素子の製造方法 | |
JP2006310657A (ja) | 窒化物系半導体素子及び窒化物系半導体素子の製造方法 | |
US8618562B2 (en) | Light emitting device and method for manufacturing same | |
JP5646545B2 (ja) | 半導体発光素子及びその製造方法 | |
JP2008071910A (ja) | 窒化物半導体発光ダイオード素子およびその製造方法 | |
KR101330176B1 (ko) | 발광소자 및 그 제조방법 | |
JP2007324546A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法、及び窒化ガリウム系化合物半導体発光素子、並びにランプ | |
JP2007042944A (ja) | 窒化物半導体素子の製法 | |
JP2007149984A (ja) | 窒化物半導体発光素子の製造方法 | |
KR20090096759A (ko) | 그룹 3족 질화물계 반도체 박막 성장용 기판, 그의 제조방법 및 이를 이용한 광전자 소자 제조 방법 | |
JP4479388B2 (ja) | 半導体発光素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130924 |