JP2010087527A - 液晶表示装置用薄膜トランジスタ基板及びその製造方法 - Google Patents
液晶表示装置用薄膜トランジスタ基板及びその製造方法 Download PDFInfo
- Publication number
- JP2010087527A JP2010087527A JP2009297573A JP2009297573A JP2010087527A JP 2010087527 A JP2010087527 A JP 2010087527A JP 2009297573 A JP2009297573 A JP 2009297573A JP 2009297573 A JP2009297573 A JP 2009297573A JP 2010087527 A JP2010087527 A JP 2010087527A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- gate
- data
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 148
- 239000010409 thin film Substances 0.000 title claims abstract description 140
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 239000010408 film Substances 0.000 claims abstract description 353
- 239000004065 semiconductor Substances 0.000 claims abstract description 162
- 230000001681 protective effect Effects 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims description 105
- 239000004020 conductor Substances 0.000 claims description 46
- 230000002093 peripheral effect Effects 0.000 claims description 33
- 238000001312 dry etching Methods 0.000 claims description 22
- 238000003860 storage Methods 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 9
- 230000005684 electric field Effects 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 230000035945 sensitivity Effects 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 207
- 238000002834 transmittance Methods 0.000 description 47
- 239000000463 material Substances 0.000 description 17
- 239000011651 chromium Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000004380 ashing Methods 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 244000144972 livestock Species 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012667 polymer degradation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】ゲート線及びゲート電極を含むゲート配線と、共通電極を含む共通配線とを絶縁基板の上に形成し、前記ゲート配線及び共通配線を覆うゲート絶縁膜を形成し、前記ゲート絶縁膜の上に半導体パターン、前記半導体パターンの上に接触層パターン、前記接触層の上にソース電極及びドレーン電極をそれぞれ形成し、前記ソース電極と連結されたデータ線を含むデータ配線とを形成し、前記ドレーン電極の一部以外の前記データ配線を覆う保護膜パターンを形成し、前記データ配線と異なる層に画素電極を形成する段階とを含み、前記ソース及びドレーン電極の分離は、前記ソース電極及びドレーン電極の間に位置する第1部分と前記第1部分より厚い第2部分と前記第1部分より薄い第3部分とを含む感光膜パターンを用いた写真エッチングによって行う液晶表示装置用薄膜トランジスタ基板の製造方法。
【選択図】図20
Description
一般に、液晶表示装置の薄膜トランジスタ基板には、多数の画素電極と、画素電極に伝達される画像信号を制御する多数の薄膜トランジスタが形成されている。このような薄膜トランジスタ基板は多数のマスクを利用した写真エッチング工程で製作されるが、生産費用を節減するためには写真エッチング工程の数を減少させるのが好ましく、現在は通常5または6回の写真エッチング工程によって完成される。
本発明は前記問題点を解決するためのものであって、その目的は、液晶表示装置用薄膜トランジスタ基板の製造工程を単純化することによって製造原価を節減し収率を向上させることにある。
具体的には、画面表示部と周辺部とを含む絶縁基板の上に前記画面表示部のゲート線及びゲート電極と前記周辺部のゲートパッドを含むゲート配線と画面表示部の共通電極及び共通信号線を含む共通配線とを形成する。次いで、ゲートパッドの少なくとも一部分は覆わず、画面表示部の基板とゲート配線とを覆うゲート絶縁膜パターンの上部に半導体層パターンと接触層パターンとを形成する。次いで、接触層パターンの上に画面表示部のデータ線とソース電極及びドレーン電極と周辺部のデータパッドとを含むデータ配線を形成し、データ配線の上に保護絶縁膜パターンを形成する。次いで、ドレーン電極と連結され画素信号線と画素電極とを含む画素配線を形成する。この時、ゲート絶縁膜パターンは部分に応じて厚さが異なる感光膜パターンを使用して形成し、感光膜パターンを用いたエッチング過程で保護絶縁膜パターン及び半導体パターンを共に形成する。
感光膜パターンは前記保護絶縁膜の上に形成され、ゲート絶縁膜パターン、半導体層パターン及び保護絶縁膜パターンを形成するためには、まず、一度のエッチング工程を通して第1部分の下の保護絶縁膜及び半導体層をッチングすると共に第2部分をエッチングする。次いで、アッシング工程を通して第2部分を除去してその下の保護絶縁膜を露出させた後、感光膜パターンをマスクとして保護絶縁膜及びゲート絶縁膜をエッチングして第2部分の下の半導体層を露出させると共に第1部分の下のゲートパッドを露出させる第1接触窓を形成する。次いで、感光膜パターンをマスクとして第2部分で前記半導体層を除去する。
また、第1接触窓を形成する段階でドレーン電極を露出させる第2接触窓を形成することができ、第1部分の保護絶縁膜及び半導体層をエッチングする段階でドレーン電極を露出させる第2接触窓を形成することもできる。
感光膜パターンは透過率の異なる光マスクを用いた露光によって形成することができ、第2部分に対応する光マスクの透過率は第1部分に対応する光マスクの透過率の20%ないし60%であり、第3部分に対応する光マスクの透過率は3%未満であるのが好ましい。
ここで、感光膜パターンは陽性感光膜であるのが好ましい。
本発明による他の製造方法では、まず、絶縁基板の上にゲート線及びこれと連結されるゲート電極を含むゲート配線と共通電極を含む共通配線とを形成する。次いで、ゲート配線及び共通配線を覆うゲート絶縁膜、半導体パターン、半導体パターンの上に抵抗性接触層パターンを形成し、接触層の上に互いに分離されて形成されているソース電極とドレーン電極及びソース電極と連結されたデータ線を含むデータ配線を形成する。次いで、ドレーン電極の一部以外の前記データ配線を覆う保護膜パターンを形成し、ドレーン電極と連結されて前記共通電極と共に電場を生成し、前記データ配線と異なる層に画素電極を形成する。この時、ソース及びドレーン電極の分離は感光膜パターンを用いた写真エッチング工程を通して行われ、感光膜パターンはソース電極及びドレーン電極の間に位置する第1部分と第1部分より厚い第2部分及び第1部分より薄い第3部分を含む。
感光膜パターンは陽性感光膜であるのが好ましく、マスクの一番目、二番目、三番目の部分は露光過程で感光膜パターンの第1、第2、第3部分にそれぞれ対応するように整列されるのが好ましい。
この時、マスクの一番目の部分は光の一部のみを透過させるために半透明膜を含むことができ、露光段階で使用される光源の分解能より大きさが小さいパターンを含むことができる。
ここで、感光膜パターンの第1部分の厚さは第2部分の厚さの半以下であるのが好ましく、感光膜パターンの第2部分の厚さは1μmないし2μmであり、感光膜パターンの第1部分の厚さは2,000〜5,000Åの範囲であるのが好ましい。
この時、ゲート絶縁膜、前記半導体パターン、前記接触層パターン及び前記データ配線を形成するためには、まず、ゲート絶縁膜、半導体層、接触層及び導電層を蒸着する。次いで、導電層の上に感光膜を塗布し、マスクを通して露光し、現像して第2部分がデータ配線の上部に位置するように感光膜パターンを形成する。次いで、第3部分の下の導電層とその下部の接触層及び半導体層、第1部分とその下の導電層及び接触層、そして第2部分の一部の厚さをエッチングしてそれぞれ導電層、接触層、半導体層からなるデータ配線、接触層パターン、半導体パターンを形成し、感光膜パターンを除去する。
保護膜パターンはデータ線を露出させる第1接触窓を有しており、保護膜の上部に第1接触窓を通して前記データ線と連結され画素電極と同一な層に補助データ線を形成することができる。
このような方法で製造された液晶表示装置用薄膜トランジスタ基板には、基板の上に横方向に伸びているゲート線とゲート線に連結されたゲート電極とを含むゲート配線と;ゲート線と同一な方向に伸びている共通信号線及び共通信号線に連結された共通電極を含む共通配線と;共通電極と平行に配列されている画素電極を含む画素配線とが形成されている。ゲート配線、共通配線及び画素配線を覆っているゲート絶縁膜の上には半導体からなる半導体パターンが形成されており、その上には縦方向に伸びているデータ線、データ線に連結されたソース電極、ソース電極と分離されてゲート電極を中心にしてソース電極と対向するドレーン電極を含むデータ配線が形成されている。データ配線の上にはゲート絶縁膜と共にドレーン電極及び画素配線を露出させる第1接触窓を有する保護膜パターンが形成されており、保護膜パターンの上には第1接触窓を通してドレーン電極と画素配線とを連結する補助導電膜が形成されている。
保護膜パターンはデータ線を露出させる第2接触窓を有することができ、第2接触窓を通してデータ線と連結されており、補助導電膜と同一な層に補助データ線がさらに形成されることができる。
半導体パターンは、薄膜トランジスタチャンネル部以外はデータ配線と同一な形態を有することができる。
本発明の他の製造方法では、絶縁基板の上にゲート線及びこれと連結されたゲート電極を含むゲート配線と共通電極を含む共通配線とを形成する。ゲート配線及び共通配線を覆うゲート絶縁膜の上部に半導体パターン及び抵抗性接触層パターンを形成し、接触層の上に互いに分離されて形成されているソース電極とドレーン電極及びソース電極と連結されたデータ線を含むデータ配線を形成する。次いで、ドレーン電極の一部以外のデータ配線を覆う保護膜パターンを形成し、ドレーン電極と連結されて共通電極と共に電場を生成する画素電極を形成する。この時、ソース及びドレーン電極の分離は感光膜パターンを用いた写真エッチング工程を通して行われ、前記感光膜パターンはソース電極及びドレーン電極の間及び少なくとも画素電極の周辺部に位置する第1部分と第1部分より厚い第2部分及び第1部分より薄い第3部分を含む。
感光膜パターンは感光度が互いに異なる上部膜及び下部膜からなる二重膜から形成するのが好ましい。
このような方法で形成された液晶表示装置用薄膜トランジスタ基板には、基板の上に横方向のゲート線及びゲート線の一部であるゲート電極を含むゲート配線と、ゲート線と平行な共通信号線及び共通信号線に連結されて縦方向に伸びている線形の共通電極を含む共通配線とが形成されている。共通配線及びゲート配線を覆うゲート絶縁膜の上には一部は前記ゲート電極と重畳している半導体パターンが形成されており、半導体パターンの上部には縦方向に伸びて前記ゲート線と交差するデータ線とデータ線と連結されているソース電極とソース電極と分離されておりゲート電極を中心にいてソース電極と対向するドレーン電極を含むデータ配線及びドレーン電極と連結されており共通電極と平行に対向する線形の画素電極を含む画素配線が形成されている。この時、少なくとも画素電極の下部に形成された半導体パターンは画素電極の外に出るように形成されている。
ゲート配線はゲート線と連結されて外部から走査信号の印加を受けるゲートパッドをさらに含み、データ配線はデータ線と連結されて外部からデータ信号の印加を受けるデータパッドをさらに含み、ゲート絶縁膜と共にゲートパッド及びデータパッドをそれぞれ露出させる接触窓を有する保護膜をさらに含むことができる。
本発明による他の液晶表示装置用薄膜トランジスタ基板には、基板の上に横方向に伸びているゲート線とゲート線に連結されたゲート電極とを含むゲート配線と;ゲート線と同一な方向に伸びている共通信号線及び共通信号線に連結された共通電極を含む共通配線とが形成されている。ゲート配線及び共通配線を覆っているゲート絶縁膜の上部には半導体からなる半導体パターンが形成されており、その上には縦方向に伸びているデータ線、データ線に連結されたソース電極、ソース電極と分離されてゲート電極を中心にしてソース電極と対向するドレーン電極を含むデータ配線が形成されている。データ配線及び半導体パターンの一部を覆っており、ドレーン電極を露出させる第1接触窓を有する保護膜パターンの上部には第1接触窓を通してドレーン電極と連結されており、共通電極と平行に配列されて電場を形成する画素電極と、画素電極とドレーン電極とを連結する画素信号線を含む画素配線が形成されている。
保護膜パターンはデータ線を露出させる第2接触窓を有することができ、第2接触窓を通してデータ線と連結されており画素配線と同一な層に形成されている補助データ線をさらに含むことができる。
第1実施形態例では、ゲートパッドを露出させる接触窓を他の1つ或いは複数の薄膜と同時にパターニングし、画面表示部では他の薄膜のみをパターニングしゲート絶縁膜を残し、ゲートパッド部ではゲート絶縁膜を完全に除去する。
図1に示すように、1つの絶縁基板に同時に多数の液晶表示装置用パネル領域を形成する。例えば、図1のように、1つのガラス基板1に4つの液晶表示装置用パネル領域110、120、130、140を形成する。形成されるパネルが薄膜トランジスタパネルである場合、パネル領域110、120、130、140は多数の画素からなる画面表示部111、121、131、141と周辺部112、122、132、142とを含む。画面表示部111、121、131、141には、主に薄膜トランジスタ、配線及び画素電極などが行列の形態に反復して配置されている。周辺部112、122、132、142には、駆動素子と連結される要素、即ち、パッドとその外の静電気保護回路などが配置される。
図2は図1の1つのパネル領域に形成された液晶表示装置用薄膜トランジスタ基板の配置を概略的に示した配置図である。
図2に示すように、一点鎖線1に囲まれた画面表示部には多数の薄膜トランジスタ3と、それぞれの薄膜トランジスタ3に電気的に連結されている画素電極90と、ゲート線22及びデータ線62を含む配線などとが形成されている。画面表示部の外の周辺部には、ゲート線22の端に連結されたゲートパッド24とデータ線62の端に連結されたデータパッド64とが配置されている。静電気放電による素子破壊を防止するために、ゲート線22及びデータ線62をそれぞれ電気的に連結して等電位に形成するためのゲート線短絡バー4及びデータ線短絡バー5が配置されている。ゲート線短絡バー4及びデータ線短絡バー5は短絡バー連結部6を通じて電気的に連結されている。この短絡バー4、5は後で除去される。これらを除去する時に基板を除去する線が図面の符号2である。又は、ゲート線短絡バー4及びデータ線短絡バー5と、絶縁膜(図示していない)を間においている短絡バー連結部6とを連結するために絶縁膜に形成されている。
図3ないし5は、図2の画面表示部の薄膜トランジスタと画素電極、共通電極及び配線と周辺部のパッドを拡大して示したものであって、図3は配置図であり、図4及び5は図3のIV−IV’線及びV−V’線の断面図である。
ゲート配線22、24、26及び共通配線27、28の上には窒化珪素(SiNx)などからなるゲート絶縁膜30が形成され、ゲート配線22、24、26及び共通配線27、28を覆っている。
接触層パターン55、56の上には、MoまたはMoW合金、Cr、AlまたはAl合金、Taなどの導電物質からなるデータ配線が形成されている。データ配線は、縦方向に形成されているデータ線62と、データ線62の一端に連結されて外部からの画像信号の印加を受けるデータパッド64と、データ線62の分枝である薄膜トランジスタのソース電極65とからなるデータ線部を含む。また、データ線部62、64、65と分離されておりゲート電極26に対してソース電極65の反対側に位置する薄膜トランジスタのドレーン電極66もデータ配線に含む。
接触層パターン55、56は、その下部の半導体パターン42、48とその上部のデータ配線62、64、65、66との接触抵抗を低下させる役割を果し、データ配線62、64、65、66と同一の形態を有する。即ち、データ線部用の接触層パターン55はデータ線部62、64、65と同一であり、ドレーン電極用の接触層パターン56はドレーン電極66と同一である。
保護膜70の上にはデータ線62に沿って形成されている補助データ線82が形成されている。補助データ線82は保護膜70に形成された接触窓72を通してデータ線62と連結されている。また、補助データ線82はデータパッド64の上に延長され、接触窓76を通してデータパッド64と連結される補助データパッド86を形成する。また、ゲートパッド24の上には接触窓74を通してこれと連結される補助ゲートパッド84が形成されている。補助ゲートパット84は、ゲートパッド24と外部回路装置との接着性を補完しゲートパッドを保護する役割を果すもので、必須のものではなく適用如何は選択的である。
まず、図6a〜8に示すように、金属などの導電体層をスパッタリングなどの方法で1,000Åないし3,000Åの厚さに蒸着し、第1マスクを用いて乾式または湿式エッチングして、基板10の上にゲート線22、ゲートパッド24及びゲート電極26を含むゲート配線と、共通電極線27、共通電極線パッド(図示しない)及び共通電極28を含む共通配線とを形成する。
第1の方法は、図15(a)及び(b)に示すように、マスク300、400は通常、基板310、410とその上のクロムなどからなる不透明なパターン層320、420、パターン層320、420及び露出された基板310、410を覆っているペリクル(pellicle)330、430からなる。画面表示部Dに使用されるマスク300のペリクル330の光透過率が、周辺部Pに使用されるマスク400のペリクル430の光透過率より低いように調節する。画面表示部Dのペリクル330の透過率が、周辺部Pのペリクル430の透過率の10%〜80%、好ましくは20%〜60%程度の範囲にあるようにする。
前記2つの方法はステッパーを使用した分割露光の場合に適用し得るものであって、画面表示部Dと周辺部Pとが異なるマスクを使用して露光されるため可能なのである。このように分割露光する場合にはこれ以外にも画面表示部Dと周辺部Pとの露光時間を異なるようにすることによって厚さを調節することができる。
台3の方法では、図11に示すように、マスク500の基板510の上には透過率調節膜550が形成されている。透過率調節膜550の上にはパターン層520が形成されている。透過率調節膜550は画面表示部Dではパターン層520の下部だけでなく全面にわたって形成されているが、周辺部Pではパターン層550の下部のみに形成されている。つまり、基板510の上には高さの異なる2つ以上のパターンが形成されていることになる。
このような透過率調節膜550を有する光マスク500を製造する時には、まず、基板500の上に透過率調節膜550と、この透過率調節膜550とはエッチング比が異なるパターン層520とを連続して積層する。全面にわたって感光膜(図示しない)を塗布し露光、現像した後、感光膜をエッチングマスクにしてパターン層520をエッチングする。残っている感光膜を除去した後、再び周辺部Pの接触窓に対応する位置の透過率調節膜を露出させる新たな感光膜パターン(図示しない)を形成してから、これをエッチングマスクにして透過率調節膜550をエッチングすることによって光マスク500を完成する。
感光膜PRのうち、下部に反射率の高い金属層、即ちゲート配線22、24、26、共通配線27、28またはデータ配線62、64、65、66がある部分は、反射された光によって露光時に他の部分より光の照射量が多くなるおそれがある。これを防止するために下部からの反射光を遮断する層をおいたり着色された感光膜PRを使用することができる。
次いで、乾式エッチング方法で感光膜パターンPR及びその下部の膜、即ち、保護膜70、半導体層40及びゲート絶縁膜30に対するエッチングを進める。
この時、前記で言及したように、感光膜パターンPRのうちのA部分は完全に除去されずに残っていなければならず、B部分の下部の保護膜70、半導体層40及びゲート絶縁膜30が除去されなければならず、C部分の下部では保護膜70及び半導体層40のみを除去しゲート絶縁膜30は除去されてはならない。
このように、本実施形態例ではゲートパッド24を露出させる接触窓74を保護膜パターン70及び半導体パターン42、48と共に1つのマスクを用いて形成する場合を説明しているが、接触窓74はその他の膜をパターニングする時に共に形成することもでき、これは当業者として当然に考えることができる範疇にある。特に、本発明は乾式エッチング方法でエッチングされる薄膜のパターニングに有効な方法である。
まず、図20〜22に基づいて本発明の第2実施形態例による液晶表示装置用薄膜トランジスタ基板の構造について詳しく説明する。
まず、絶縁基板10の上にゲート配線22、24、26、共通配線27、28及び画素配線が形成される。画素配線は、共通電極28と平行に対向し、画像信号が伝達される画素電極25及び画素電極25の下端に連結されている。画素配線は、後述するドレーン電極66と連結されて画像信号の伝達を受ける画素電極連結部または画素信号線23を含む。
ゲート絶縁膜30の上には、薄膜トランジスタチャンネルが形成されるチャンネル部Cを含む半導体パターン42が形成されている。半導体パターン42の上には接触層パターン55、56が形成されている。
一方、半導体パターン42は、薄膜トランジスタのチャンネル部Cを除き、データ配線62、64、65、66及び接触層パターン55、56と同一な形態を有する。具体的には、薄膜トランジスタ用半導体パターン42はデータ配線及び接触層パターンの残りの部分と僅かに異なる。即ち、薄膜トランジスタのチャンネル部Cでデータ線部62、64、65、特にソース電極65とドレーン電極66とが分離さており、データ線部の中間層55とドレーン電極用接触層パターン56とが分離されている。しかし、薄膜トランジスタ用半導体パターン42はここで切れずに連結されて薄膜トランジスタのチャンネルを生成する。
まず、図23〜25に示すように、金属などの導電体層をスパッタリングなどの方法で1,000〜3,000Åの厚さに蒸着し、第1マスクを用いて乾式または湿式エッチングして、ゲート線22、ゲートパッド24及びゲート電極26を含むゲート配線と、共通信号線27及び共通電極28を含む共通配線と、画素電極25及び画素電極連結部23を含む画素配線とを基板10の上に形成する。
そのうちの第1の方法は、マスクに解像度より小さいパターン、例えばスリットまたは格子形態のパターンを形成したり、半透明膜をおいて光の照射量を調節することである。この時、スリットパターンの線幅または間隔は露光時に使用される露光器の分解能より小さいようにして透過率のみを調節することができるようにしなければならない。一方、半透明膜を利用する場合にはマスクを製作する時に膜の厚さを調節して光の透過率を調節することができ、異なる透過率を有する多数の膜を多層膜として形成して光の透過率を調節することができる。この時、光の照射量を調節するためにはクロム(Cr)、MgO、MoSi、a−Siなどを利用することができる。
次いで、感光膜パターン112、114及びその下部の膜、即ち導電体層60、中間層50及び半導体層40に対するエッチングを進める。この時、データ配線部Aにはデータ配線及びその下部の膜がそのまま残っており、チャンネル部Cには半導体層のみが残っていなければならない。また、残りの部分Bには上記3つの層60、50、40が全て除去されてゲート絶縁膜30が露出されなければならない。
次いで、図35及び36に示すように、チャンネル部Cのソース/ドレーン用導電体パターン67及びその下部のソース/ドレーン用中間層パターン57をエッチングして除去する。この時、エッチングはソース/ドレーン用導電体パターン67及び中間層パターン57の両方に対して乾式エッチングのみを行うことができ、ソース/ドレーン用導電体パターン67に対しては湿式エッチング、中間層パターン57に対しては乾式エッチングを行うことができる。前者の場合、ソース/ドレーン用導電体パターン67及び中間層パターン57のエッチング選択比が大きい条件下でエッチングを行うのが好ましい。エッチング選択比が大きくない場合にはエッチング終点を探すことが難しいため、チャンネル部Cに残る半導体パターン42の厚さを調節しにくいからである。例えば、SF6とO2との混合気体を使用してソース/ドレーン用導電体パターン67をエッチングする。湿式エッチングと乾式エッチングとを交互に行う後者の場合、湿式エッチングされるソース/ドレーン用導電体パターン67の側面はエッチングされるが、乾式エッチングされる中間層パターン57はほとんどエッチングされないので階段形態に形成される。中間層パターン57及び半導体パターン42をエッチングする時に使用するエッチング気体の例としては、前記で言及したCF4とHClとの混合気体またはCF4とO2との混合気体をあげることができる。CF4とO2との混合気体を使用すれば均一な厚さで半導体パターン42を残ることができる。この時、図36に示すように、半導体パターン42の一部が除去されて厚さが薄くなることもでき感光膜パターンの第2部分112もこの時にある程度の厚さでエッチングされる。この時のエッチングはゲート絶縁膜30がエッチングされない条件で行わなければならず、第2部分112がエッチングされてその下部のデータ配線62、64、65、66が露出されないように感光膜パターンが厚いのが好ましい。
最後に、データ配線部Aに残っている感光膜第2部分112を除去する。しかし、第2部分112の除去を、チャンネル部Cのソース/ドレーン用導電体パターン67を除去した後にその下の中間層パターン57を除去する前に行うこともできる。
このように本実施形態例ではデータ配線62、64、65、66とその下部の接触層パターン55、56及び半導体パターン42を1つのマスクを用いて形成して製造工程を単純化することができる。また、データ配線を二重に形成して配線の断線を防止することができる。
本発明の第2実施形態例ではチャンネル部C以外の半導体パターン42とデータ配線62、64、65、66を同一の形態に形成したが、半導体パターン42がデータ配線62、64、65、66の外に出るように形成することもできる。これについて図面に基づいて詳しく説明する。
図40〜42に示すように、第3実施形態例による薄膜トランジスタ基板の構造は第2実施形態例と類似している。但し、半導体パターン42がデータ配線62、64、65、66の外に出るように形成されている
次いで、このような本発明の第3実施形態例による液晶表示装置用基板の製造方法について図43〜47と前述の図40〜42とに基づいて詳しく説明する。図43〜45は本発明の第3実施形態例による液晶表示装置用薄膜トランジスタ基板の製造工程を示した図面であって、図26及び27の次の段階を示したものである。
しかし、第2実施形態例と異なって、図43及び44に示すように、感光膜110を塗布し第2マスクを用いた写真工程で感光膜パターン112、114を形成し、薄い厚さを有する感光膜パターン114を薄膜トランジスタのチャンネル部Cだけでなくデータ配線部Aの周りの周辺にも形成する。
本発明の第4実施形態例では半導体パターンが少なくともデータ配線及び画素配線の外に出るように形成しながら、3枚のマスクを用いて薄膜トランジスタ基板を製造する。まず、図48及び49に基づいて3枚のマスクを用いて製造された本発明の第4実施形態例による液晶表示装置用薄膜トランジスタ基板の構造について詳しく説明する。
絶縁基板10の上にゲート配線22、24、26及び共通配線27、28が形成されている。
図50及び52は本発明の実施形態例によって製造する中間過程における薄膜トランジスタ基板の配置図であって、製造順序によって順に示したものである。図51、図53、図54及び図55はそれぞれ図50及び52のXXXb−XXXb’及びXXXIb−XXXIb’線の断面図である。
その次に、図52及び図55に示すように、ゲート絶縁膜30と、アモルファスシリコンからなる半導体層40と、ドーピングされたアモルファスシリコン層50と、データ配線用金属あるいはITOまたはIZOを含む多重膜からなるデータ用導体層60との4重層を連続して積層する。その後、第2マスクを用いた1度の写真工程でパターニングし、半導体パターン42と接触層55、56とデータ配線62、64、65、66と画素配線68、69とを形成する。この時、図52及び55に示すように、データ配線62、64、65、66と画素配線68、69、とりわけ画素電極68の外に出るように半導体パターン42を形成し、データパターンと半導体パターンとが二重の階段状段差を有するように形成するのが好ましい。その理由は、以後に形成される保護膜のプロファイル(profile)を緩慢にするためである。このためには部分的に厚さが異なる感光膜パターンを形成し、これをエッチングマスクにして下部の膜をエッチングしなければならない。これを図53及び54に基づいて詳しく説明する。
また、透過される光の強さを異なるように調節するためにモザイク形態の凹凸や、透明または透明のパターン、スリットパターンを形成することができ、このような形態が形成されているコーティング膜を形成することもできる。また、光透過率の異なる薄膜を使用することもでき、薄膜の厚さを異にして透過率が異なるように調節することもできる。
次いで、図54に示すように、部分的に異なる厚さを有する感光膜パターン100をエッチングマスクにして乾式エッチングでデータ用導体層60、ドーピングされたアモルファスシリコン層50及び半導体層40をエッチングし、半導体パターン42を完成する。ここで、ゲート絶縁膜30を露出させ半導体パターン42を完成する間に、A及びCに対応する部分でも感光膜は一部エッチングされる。この時、半導体パターン42の縁の上部Cに対応する部分では感光膜100が完全に除去されないように、図53の工程で感光膜パターン100を十分な厚さで残すのが好ましい。
このように、透過率が異なるように調節することができるマスクを用いて感光膜の厚さを部分的に異なるように形成し、これをエッチングマスクとして使用すれば一つのマスクを用いたパターニング工程で半導体パターン42をデータ配線62、64、65、66及び画素配線68、69の外に、好ましくは0.5 μm以上、出るように形成することができる。
本発明の第5実施形態例では部分的に異なる厚さを有する感光膜パターンをエッチングマスクとして用いてデータ配線と半導体パターンとを共に形成し、画素配線は保護膜の上部に形成する。まず、図56及び57に基づいて本発明の第4実施形態例による液晶表示装置用薄膜トランジスタ基板の構造について詳しく説明する。
絶縁基板10の上にゲート配線22、24、26及び共通配線27、28が形成されている。
ここで、接触層55、56とデータ配線62、64、65、66とは互いに同一の形態に形成されている。第2実施形態例のように薄膜トランジスタのチャンネル部以外の半導体パターン42は、データ配線62、64、65、66及び接触層パターン55、56と同一な形態を有する。勿論、第3及び第4実施形態例のように半導体パターン42がデータ配線62、64、65、66の外に出るように形成されて階段状の段差を有するように形成されることもできる。
ゲート線22及びデータ線62に囲まれた領域の保護膜70の上には、共通電極線27と平行で接触窓71を通してドレーン電極と連結されている画素信号線87及び共通電極28と平行な画素電極88を含む画素配線が形成されている。
保護膜70の上には、データ線62と重畳し接触窓72を通してデータ線62と連結されている補助データ線82、補助データ線82に連結されており接触窓76を通してデータパッド64と連結される補助データパッド86及び接触窓74を通してゲートパッド74と連結されている補助ゲートパッド84を含む補助配線が形成されている。ここで、補助パッド84、86は外部回路装置との接着性を補完しパッドを保護する役割を果すものであって必須のものではなく、適用如何は選択的である。
図58,60及び64は本発明の実施形態例によって製造する中間過程における薄膜トランジスタ基板の配置図で、製造順序によって順に示したものである。図59及び図61と、図62と、図63と及び65とは、それぞれ図58のXXXVIb−XXXVIb’線の断面図と、図60のXXXVIIb−XXXVIIb’線の断面図と、図64のXXXXb−XXXXb’線の断面図とである。
次に、図60及び図63に示すように、ゲート絶縁膜30、アモルファスシリコンからなる半導体層40、ドーピングされたアモルファスシリコン層50及びデータ用導体層60の4重層を連続して積層する。その後、第2マスクを用いた一度の写真工程でパターニングし、半導体パターン42、接触層55、56及びデータ配線62、6465、66を形成する。この時にも半導体パターン42と接触層55、56とデータ配線62、64、65、66とを1つのマスクを用いた写真エッチング工程で形成するためには、第1ないし第4実施形態例と同様な方法で部分的に厚さが異なる感光膜パターンを形成し、これをエッチングマスクにして下部の膜をエッチングしなければならない。これを図61及び図62を通じて詳しく説明する。
次いで、図62に示すように、部分的に異なる厚さを有する感光膜パターン112、114をエッチングマスクとして使用し、乾式エッチングでデータ用導体層60、ドーピングされたアモルファスシリコン層50及び半導体層40をエッチングしてまず半導体パターン42を完成する。ここで、ゲート絶縁膜30を露出させ半導体パターン42を完成する間に感光膜パターン112、114も一部エッチングされる。この時、感光膜パターン114が完全に除去されないように図37bの工程で感光膜パターン114を十分な厚さで残すのが好ましい。
ここでも、半導体パターン42を第4実施形態例のようにデータ配線62、64、65、66の外に出るように形成することができる。
その次に、図64及び65に示すように、基板10の上部に保護膜70を積層しゲート絶縁膜30と共にパターニングしてデータ線62、ドレーン電極66、ゲートパッド24及びデータパッド64をそれぞれ露出させる接触窓72、71、74及び76を形成する。
また、このような本発明の実施形態例による製造方法では平面駆動方式の液晶表示装置を例としてあげたが、反射膜を通して自然光を用いて画像を表示する反射型液晶表示装置の製造方法にも適用することが可能である。
4 ゲート線短絡バー
5 データ線短絡バー
6 短絡バー連結部
22 ゲート線
24 ゲートパッド
26 ゲート電極
27 共通電極線
28 共通電極
30 ゲート絶縁膜
62 データ線
64 データパッド
65 ソース電極
66 ドレーン電極
70 保護膜
71、72、74、76 接触窓
90 画素電極
110、120、130、140 液晶表示装置用パネル領域
111、121、131、141 画面表示部
112、122、132、142 周辺部
Claims (35)
- ゲート線及びゲート線と連結されるゲート電極を含むゲート配線と、共通電極を含む共通配線とを絶縁基板の上に形成する段階と、
前記ゲート配線及び共通配線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜の上に半導体パターンを形成する段階と、
前記半導体パターンの上に接触層パターンを形成する段階と、
前記接触層の上に互いに分離されて形成されているソース電極及びドレーン電極と、前記ソース電極と連結されたデータ線を含むデータ配線とを形成する段階と、
前記ドレーン電極の一部以外の前記データ配線を覆う保護膜パターンを形成する段階と、
前記ドレーン電極と連結されて前記共通電極と共に電場を生成する画素電極を、前記データ配線と異なる層に形成する段階と、
を含み、
前記ソース及びドレーン電極の分離は感光膜パターンを用いた写真エッチング工程を通して行われ、前記感光膜パターンは前記ソース電極及びドレーン電極の間に位置する第1部分と前記第1部分より厚い第2部分と前記第1部分より薄い第3部分とを含む液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記写真エッチング工程に使用されるマスクは、一番目の部分、前記一番目の部分より少ない光を透過させる二番目の部分及び前記一番目及び二番目の部分より多い光を透過させる三番目の部分を含み、
前記感光膜パターンは陽性感光膜であり、
前記マスクの一番目、二番目及び三番目の部分は、前記感光膜パターンの第1、第2及び第3部分にそれぞれ対応するように露光過程で整列される請求項1に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記一番目の部分は光の一部分を透過させ、前記二番目の部分は光の大部分を遮断し、前記三番目の部分は光の大部分を透過させる請求項2に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記マスクの一番目の部分は、半透明膜を含む請求項3に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記マスクの一番目の部分は、前記露光段階で使用される光源の分解能より大きさが小さいパターンを含む請求項3に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記感光膜パターンの第1部分を、リフローを通して形成する請求項1〜5のいずれか1つに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記感光膜パターンの第1部分の厚さは前記第2部分の厚さの半分以下である請求項1〜6のいずれか1つに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記感光膜パターンの第2部分の厚さは1μmないし2μmである請求項7に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記感光膜パターンの第1部分の厚さは2,00〜5,00nmの範囲である請求項8に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記データ配線、前記接触層パターン及び前記半導体パターンを、1つのマスクを使用して形成する請求項1〜9のいずれか1つに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記ゲート絶縁膜、前記半導体パターン、前記接触層パターン及び前記データ配線の形成段階は、
前記ゲート絶縁膜、半導体層、接触層及び導電層を蒸着する段階と、
前記導電層の上に感光膜を塗布する段階と、
前記感光膜を、前記マスクを通して露光する段階と、
前記感光膜を現像して前記第2部分が前記データ配線の上部に位置するように前記感光膜パターンを形成する段階と、
前記第3部分の下の前記導電層と当該導電層の下部の接触層と半導体層、前記第1部分と当該第1部分の下の前記導電と接触層及び前記第2部分の一部をエッチングし、それぞれ前記導電層、前記接触層、前記半導体層からなる前記データ配線、前記接触層パターン及び前記半導体パターンを形成する段階と、
前記感光膜パターンを除去する段階とを含む請求項10に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記データ配線、前記接触層パターン及び前記半導体パターンの形成段階は、
前記第3部分の下の前記導電層を湿式または乾式エッチングして前記接触層を露出させる段階と、
前記第3部分の下の接触層及び当該接触層の下の前記半導体層を前記第1部分と共に乾式エッチングし、前記第3部分の下の前記ゲート絶縁膜と前記第1部分の下の前記導電層とを露出させると共に、前記半導体層からなる前記半導体パターンを完成する段階と、
前記第1部分の下の前記導電層と当該導電層の下の前記接触層とをエッチングして除去することによって、前記データ配線と前記接触層パターンと、
を完成する段階とを含む請求項11に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記第1部分は前記データ配線の周辺部に対応する部分をさらに含む請求項12に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記ゲート配線は前記ゲート線に連結されて外部から信号の伝達を受けるゲートパッドをさらに含み、前記データ配線は前記データ線に連結されて外部から信号の伝達を受けるデータパッドをさらに含み、
前記保護膜パターン及び前記ゲート絶縁膜は前記ゲートパッド及び前記データパッドを露出させる第1及び第2接触窓を有しており、
前記第1及び第2接触窓を通して前記ゲートパッド及び前記データパッドと連結され前記画素電極と同一な層に補助ゲートパッド及び補助データパッドを形成する段階をさらに含む請求項1〜13のいずれか1つに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記保護膜パターンは前記データ線を露出させる第1接触窓を有しており、
前記第1接触窓を通して前記データ線と連結される補助データ線を、前記保護膜の上部に形成する段階をさらに含む請求項1〜14のいずれか1つに記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 基板と、
前記基板の上に形成されており、横方向に伸びているゲート線と前記ゲート線に連結されたゲート電極とを含むゲート配線と、
前記基板の上に形成されており、前記ゲート線と同一な方向に伸びている共通信号線及び前記共通信号線に連結された共通電極を含む共通配線と、
前記基板の上に形成されており、前記共通電極と平行に配列されている画素電極を含む画素配線と、
前記ゲート配線、共通配線及び画素配線を覆っているゲート絶縁膜と、
前記ゲート絶縁膜の上に形成されており、半導体からなる半導体パターンと、
前記半導体パターンの上に形成されており縦方向に伸びているデータ線と、前記データ線に連結されたソース電極と、前記ソース電極と分離されて前記ゲート電極を中心にして前記ソース電極と対向するドレーン電極とを含むデータ配線と、
前記データ配線の上に形成されており、前記ゲート絶縁膜と共に前記ドレーン電極及び前記画素配線を露出させる第1接触窓を形成する保護膜パターンと、
前記保護膜パターンの上に形成されており、前記第1接触窓を通して前記ドレーン電極と前記画素配線とを連結する補助導電膜と、
を含む液晶表示装置用薄膜トランジスタ基板。 - 前記ゲート配線は前記ゲート線に連結されて外部から信号の伝達を受けるゲートパッドをさらに含み、前記データ配線は前記データ線に連結されて外部から信号の伝達を受けるデータパッドをさらに含み、
前記保護膜パターン及び前記ゲート絶縁膜は前記ゲートパッド及び前記データパッドを露出させる第2及び第3接触窓を有しており、
前記第2及び第3接触窓を通して前記ゲートパッド及び前記データパッドと連結され、かつ前記補助導電膜と同一な層に形成されている補助ゲートパッド及び補助データパッドをさらに含む、請求項16に記載の液晶表示装置用薄膜トランジスタ基板。 - 前記補助導電膜は、前記共通配線と重畳して維持容量を形成し透明な導電性物質であるITO(indium tin oxide)またはIZO(indium zinc oxide)からなる請求項16又は17に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記保護膜パターンは前記データ線を露出させる第2接触窓を有しており、
前記第2接触窓を通して前記データ線と連結されており、前記補助導電膜と同一な層に形成されている補助データ線をさらに含む請求項16〜18のいずれか1つに記載の液晶表示装置用薄膜トランジスタ基板。 - 前記補助データ線及び前記補助導電膜は、透明な導電物質からなる請求項19に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記半導体パターンと前記データ配線との間に形成されており、不純物がドーピングされている接触層パターンをさらに含む、請求項16〜18のいずれか1つに記載の液晶表示装置用薄膜トランジスタ基板。
- 前記接触層パターンは前記データ配線と同一な形態を有する、請求項21に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記半導体パターンは薄膜トランジスタのチャンネル部以外は前記データ配線と同一な形態である請求項16〜22のいずれか1つに記載の液晶表示装置用薄膜トランジスタ基板。
- 前記半導体パターンは前記データ配線の外に出るように形成されている請求項16〜23のいずれか1つに記載の液晶表示装置用薄膜トランジスタ基板。
- ゲート線及びゲート線と連結されたゲート電極を含むゲート配線と、共通電極を含む共通配線とを、絶縁基板の上に形成する段階と、
前記ゲート配線及び共通配線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜の上に半導体パターンを形成する段階と、
前記半導体パターンの上に接触層パターンを形成する段階と、
前記接触層の上に、互いに分離されて形成されているソース電極及びドレーン電極と前記ソース電極と連結されたデータ線とを含むデータ配線を形成する段階と、
前記ドレーン電極の一部を除いて前記データ配線を覆う保護膜パターンを形成する段階と、
前記ドレーン電極と連結されて前記共通電極と共に電場を生成する画素電極を形成する段階とを含み、
前記ソース及びドレーン電極の分離は感光膜パターンを用いた写真エッチング工程を通して行われ、前記感光膜パターンは前記ソース電極及びドレーン電極の間及び少なくとも前記画素電極の周辺部に位置する第1部分と、前記第1部分より厚い第2部分と、前記第1部分より薄い第3部分とを含む液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記半導体パターンの一部は少なくとも前記画素電極の外に出るように形成する、請求項25に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記感光膜パターンを感光度が互いに異なる上部膜及び下部膜からなる二重膜から形成する、請求項25又は26に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 基板と、
前記基板の上に形成されており、横方向に伸びているゲート線と前記ゲート線に連結されたゲート電極とを含むゲート配線と、
前記基板の上に形成されており、前記ゲート線と同一な方向に伸びている共通信号線及び前記共通信号線に連結された共通電極を含む共通配線と、
前記ゲート配線及び共通配線を覆っているゲート絶縁膜と、
前記ゲート絶縁膜の上に形成されており、半導体からなる半導体パターンと、
前記半導体パターンの上に形成されており、かつ縦方向に伸びているデータ線と、前記データ線に連結されたソース電極と、前記ソース電極と分離されて前記ゲート電極を中心にして前記ソース電極と対向するドレーン電極とを含むデータ配線と、
前記データ配線及び前記半導体パターンの一部を覆っており、前記ドレーン電極を露出させる第1接触窓を有する保護膜パターンと、
前記保護膜パターンの上に形成され前記共通電極と平行に配列されて電場を形成する画素電極と、前記第1接触窓を通して前記画素電極と前記ドレーン電極とを連結する画素信号線とを含む画素配線と、
を含む液晶表示装置用薄膜トランジスタ基板。 - 前記ゲート配線は前記ゲート線に連結されて外部から信号の伝達を受けるゲートパッドをさらに含み、前記データ配線は前記データ線に連結されて外部から信号の伝達を受けるデータパッドをさらに含み、
前記保護膜パターン及び前記ゲート絶縁膜は前記ゲートパッド及び前記データパッドを露出させる第2及び第3接触窓を有しており、
前記第2及び第3接触窓を通して前記ゲートパッド及び前記データパッドと連結され、かつ前記画素配線と同一な層に形成されている補助ゲートパッド及び補助データパッドをさらに含む、請求項28に記載の液晶表示装置用薄膜トランジスタ基板。 - 前記画素配線は前記共通配線と重畳して維持容量を形成する、請求項29に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記保護膜パターンは前記データ線を露出させる第2接触窓を有しており、
前記第2接触窓を通して前記データ線と連結されており、前記画素配線と同一な層に形成されている補助データ線をさらに含む、請求項28〜30のいずれか1つに記載の液晶表示装置用薄膜トランジスタ基板。 - 前記半導体パターンと前記データ配線との間に形成されており、不純物がドーピングされている接触層パターンをさらに含む、請求項28〜31のいずれか1つに記載の液晶表示装置用薄膜トランジスタ基板。
- 前記接触層パターンは前記データ配線と同一な形態を有する、請求項32に記載の液晶表示装置用薄膜トランジスタ基板。
- 前記半導体パターンは薄膜トランジスタのチャンネル部以外は前記データ配線と同一な形態である、請求項28〜33のいずれか1つに記載の液晶表示装置用薄膜トランジスタ基板。
- 前記半導体パターンは前記データ配線の外に出るように形成されている、請求項28〜34のいずれか1つに記載の液晶表示装置用薄膜トランジスタ基板。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980063759A KR100283519B1 (ko) | 1998-12-31 | 1998-12-31 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
KR1998P63759 | 1998-12-31 | ||
KR1999P6602 | 1999-02-27 | ||
KR1019990006602A KR100590753B1 (ko) | 1999-02-27 | 1999-02-27 | 액정표시장치용박막트랜지스터기판및그제조방법 |
KR1019990050048A KR100670050B1 (ko) | 1999-11-11 | 1999-11-11 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
KR1999P50048 | 1999-11-11 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000000160A Division JP4761600B2 (ja) | 1998-12-31 | 2000-01-04 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010087527A true JP2010087527A (ja) | 2010-04-15 |
JP5238923B2 JP5238923B2 (ja) | 2013-07-17 |
Family
ID=27349881
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000000160A Expired - Lifetime JP4761600B2 (ja) | 1998-12-31 | 2000-01-04 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2009297604A Pending JP2010085998A (ja) | 1998-12-31 | 2009-12-28 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2009297573A Expired - Fee Related JP5238923B2 (ja) | 1998-12-31 | 2009-12-28 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000000160A Expired - Lifetime JP4761600B2 (ja) | 1998-12-31 | 2000-01-04 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2009297604A Pending JP2010085998A (ja) | 1998-12-31 | 2009-12-28 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (4) | US6287899B1 (ja) |
JP (3) | JP4761600B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102437114A (zh) * | 2010-09-29 | 2012-05-02 | 薛英家 | 薄膜晶体管基板的制造方法 |
CN104133331A (zh) * | 2013-04-30 | 2014-11-05 | 乐金显示有限公司 | 用于窄边框型液晶显示装置的阵列基板及其制造方法 |
WO2019144601A1 (zh) * | 2018-01-23 | 2019-08-01 | 京东方科技集团股份有限公司 | 显示基板的制造方法、显示基板以及显示装置 |
Families Citing this family (148)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6704133B2 (en) | 1998-03-18 | 2004-03-09 | E-Ink Corporation | Electro-optic display overlays and systems for addressing such displays |
US7075502B1 (en) | 1998-04-10 | 2006-07-11 | E Ink Corporation | Full color reflective display with multichromatic sub-pixels |
CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
KR100333274B1 (ko) | 1998-11-24 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
US6524876B1 (en) * | 1999-04-08 | 2003-02-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
US7030412B1 (en) * | 1999-05-05 | 2006-04-18 | E Ink Corporation | Minimally-patterned semiconductor devices for display applications |
US6380559B1 (en) | 1999-06-03 | 2002-04-30 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display |
JP4627843B2 (ja) | 1999-07-22 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR100348995B1 (ko) * | 1999-09-08 | 2002-08-17 | 엘지.필립스 엘시디 주식회사 | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 |
JP4897995B2 (ja) * | 1999-11-05 | 2012-03-14 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板 |
TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
US6876405B1 (en) | 2000-02-10 | 2005-04-05 | Samsung Electronics Co., Ltd. | Method for manufacturing a liquid crystal display with a novel structure of thin film transistor substrate |
US6678018B2 (en) * | 2000-02-10 | 2004-01-13 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same |
JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US6838696B2 (en) * | 2000-03-15 | 2005-01-04 | Advanced Display Inc. | Liquid crystal display |
JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
KR100366768B1 (ko) * | 2000-04-19 | 2003-01-09 | 삼성전자 주식회사 | 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
JP4785229B2 (ja) | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR100372579B1 (ko) | 2000-06-21 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
KR100503128B1 (ko) * | 2000-09-04 | 2005-07-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
JP4342711B2 (ja) * | 2000-09-20 | 2009-10-14 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
JP3548711B2 (ja) * | 2000-09-25 | 2004-07-28 | シャープ株式会社 | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 |
JP2002107745A (ja) * | 2000-09-27 | 2002-04-10 | Seiko Epson Corp | 電気光学装置 |
JP2002141512A (ja) * | 2000-11-06 | 2002-05-17 | Advanced Display Inc | 薄膜のパターニング方法およびそれを用いたtftアレイ基板およびその製造方法 |
US6511869B2 (en) * | 2000-12-05 | 2003-01-28 | International Business Machines Corporation | Thin film transistors with self-aligned transparent pixel electrode |
JP2002182243A (ja) * | 2000-12-15 | 2002-06-26 | Nec Corp | 液晶表示装置用トランジスタ基板及びその製造方法 |
KR100769160B1 (ko) * | 2000-12-29 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 테스트 패드 |
JP4462775B2 (ja) | 2001-03-02 | 2010-05-12 | Nec液晶テクノロジー株式会社 | パターン形成方法及びそれを用いた液晶表示装置の製造方法 |
US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP4943589B2 (ja) * | 2001-04-26 | 2012-05-30 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置の製造方法 |
KR100792466B1 (ko) * | 2001-05-21 | 2008-01-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
KR100720099B1 (ko) * | 2001-06-21 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
JP4876341B2 (ja) * | 2001-07-13 | 2012-02-15 | 日本電気株式会社 | アクティブマトリクス基板及びその製造方法 |
KR100833955B1 (ko) * | 2001-07-27 | 2008-05-30 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시장치용 어레이 기판 |
TWI237141B (en) * | 2001-09-25 | 2005-08-01 | Hannstar Display Corp | Manufacturing method for in-plane switching mode liquid crystal display (LCD) unit |
KR100796795B1 (ko) | 2001-10-22 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR100858297B1 (ko) * | 2001-11-02 | 2008-09-11 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 그 제조 방법 |
JP2003140188A (ja) * | 2001-11-07 | 2003-05-14 | Hitachi Ltd | 液晶表示装置 |
KR100450701B1 (ko) * | 2001-12-28 | 2004-10-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
KR100652047B1 (ko) * | 2001-12-29 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
JP3857140B2 (ja) * | 2002-01-07 | 2006-12-13 | シャープ株式会社 | 液晶用マトリクス基板の製造方法 |
JP3857142B2 (ja) * | 2002-01-11 | 2006-12-13 | シャープ株式会社 | 液晶用マトリクス基板の製造方法 |
JP4004835B2 (ja) * | 2002-04-02 | 2007-11-07 | 株式会社アドバンスト・ディスプレイ | 薄膜トランジスタアレイ基板の製造方法 |
TW535296B (en) * | 2002-05-31 | 2003-06-01 | Chunghwa Picture Tubes Ltd | Method for producing thin film transistor |
KR100878236B1 (ko) * | 2002-06-12 | 2009-01-13 | 삼성전자주식회사 | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 |
KR100878239B1 (ko) * | 2002-09-06 | 2009-01-13 | 삼성전자주식회사 | 액정 표시 장치 및 그 박막 트랜지스터 기판 |
GB2396244B (en) * | 2002-12-09 | 2006-03-22 | Lg Philips Lcd Co Ltd | Array substrate having color filter on thin film transistor s tructure for LCD device and method of fabricating the same |
KR20040050245A (ko) * | 2002-12-09 | 2004-06-16 | 삼성전자주식회사 | 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법 |
KR100484092B1 (ko) | 2002-12-26 | 2005-04-18 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 |
KR100497096B1 (ko) * | 2002-12-26 | 2005-06-28 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법 |
KR100497095B1 (ko) * | 2002-12-26 | 2005-06-28 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법 |
KR100503129B1 (ko) * | 2002-12-28 | 2005-07-22 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 |
KR100500147B1 (ko) | 2002-12-31 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
KR100904270B1 (ko) | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
TWI242671B (en) * | 2003-03-29 | 2005-11-01 | Lg Philips Lcd Co Ltd | Liquid crystal display of horizontal electronic field applying type and fabricating method thereof |
KR100470208B1 (ko) * | 2003-04-03 | 2005-02-04 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 |
KR100560401B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
KR100973806B1 (ko) * | 2003-06-26 | 2010-08-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
US7714820B2 (en) * | 2003-06-27 | 2010-05-11 | Samsung Electronics Co., Ltd. | Contact structure of conductive films and thin film transistor array panel including the same |
KR100971950B1 (ko) * | 2003-06-30 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
KR100980010B1 (ko) * | 2003-07-14 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
KR100980015B1 (ko) * | 2003-08-19 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR101034181B1 (ko) * | 2003-08-21 | 2011-05-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
KR100560468B1 (ko) * | 2003-09-16 | 2006-03-13 | 삼성에스디아이 주식회사 | 화상 표시 장치와 그 표시 패널 |
CN100371813C (zh) * | 2003-10-14 | 2008-02-27 | Lg.菲利浦Lcd株式会社 | 面内切换型液晶显示装置中的液晶显示板及其制造方法 |
KR100560405B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
KR100566816B1 (ko) * | 2003-11-04 | 2006-04-03 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
KR100796582B1 (ko) | 2003-12-26 | 2008-01-21 | 후지필름 가부시키가이샤 | 노광방법 및 장치 |
JP4599840B2 (ja) * | 2003-12-26 | 2010-12-15 | ソニー株式会社 | ディスプレイ装置 |
KR100710164B1 (ko) * | 2003-12-30 | 2007-04-20 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식 액정 표시 장치 |
JP4521694B2 (ja) * | 2004-03-09 | 2010-08-11 | Hoya株式会社 | グレートーンマスク及び薄膜トランジスタの製造方法 |
US7172913B2 (en) * | 2004-03-19 | 2007-02-06 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
JP4627148B2 (ja) * | 2004-04-09 | 2011-02-09 | 株式会社 日立ディスプレイズ | 表示装置 |
KR101026982B1 (ko) | 2004-06-03 | 2011-04-11 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 제조방법 |
KR101061844B1 (ko) * | 2004-06-29 | 2011-09-02 | 삼성전자주식회사 | 박막 표시판의 제조 방법 |
KR101112538B1 (ko) * | 2004-07-27 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR101035914B1 (ko) * | 2004-07-30 | 2011-05-23 | 엘지디스플레이 주식회사 | 평판 표시 소자 및 그의 제조방법 |
KR20060016920A (ko) * | 2004-08-19 | 2006-02-23 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR101061850B1 (ko) * | 2004-09-08 | 2011-09-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조방법 |
US7259106B2 (en) * | 2004-09-10 | 2007-08-21 | Versatilis Llc | Method of making a microelectronic and/or optoelectronic circuitry sheet |
KR101088384B1 (ko) * | 2004-09-16 | 2011-12-01 | 엘지디스플레이 주식회사 | 액정표시장치용 기판 및 그 제조방법 |
KR101090249B1 (ko) * | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
TWI240111B (en) * | 2004-11-11 | 2005-09-21 | Quanta Display Inc | Array substrate for use in TFT-LCD and fabrication method thereof |
JP4309331B2 (ja) * | 2004-11-26 | 2009-08-05 | Nec液晶テクノロジー株式会社 | 表示装置の製造方法及びパターン形成方法 |
KR101107245B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
KR101107265B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 |
KR20060079040A (ko) * | 2004-12-31 | 2006-07-05 | 엘지.필립스 엘시디 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 |
JP2006216822A (ja) * | 2005-02-04 | 2006-08-17 | Hitachi High-Technologies Corp | ウェハ処理装置およびウェハ処理方法 |
JP4805587B2 (ja) | 2005-02-24 | 2011-11-02 | エーユー オプトロニクス コーポレイション | 液晶表示装置とその製造方法 |
US8253179B2 (en) | 2005-05-13 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
KR20060121370A (ko) * | 2005-05-24 | 2006-11-29 | 삼성전자주식회사 | 액정표시장치의 제조방법과 이에 의한 액정표시장치 |
CN100392507C (zh) * | 2005-06-09 | 2008-06-04 | 友达光电股份有限公司 | 可降低光漏电流的薄膜晶体管显示组件及其制造方法 |
JP2007003861A (ja) * | 2005-06-24 | 2007-01-11 | Fujifilm Holdings Corp | 露光方法および装置 |
KR100629596B1 (ko) * | 2005-06-30 | 2006-09-27 | 엘지이노텍 주식회사 | 정전방전 내성이 개선된 lcd 장치 |
KR101219037B1 (ko) * | 2005-07-01 | 2013-01-09 | 삼성디스플레이 주식회사 | 박막 표시판 및 그 제조 방법 |
KR101189271B1 (ko) * | 2005-07-12 | 2012-10-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
WO2007015458A1 (ja) * | 2005-08-03 | 2007-02-08 | Sharp Kabushiki Kaisha | 液晶表示装置およびそれを備えた電子機器 |
KR100957614B1 (ko) * | 2005-10-17 | 2010-05-13 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
TWI301554B (en) * | 2005-11-16 | 2008-10-01 | Prime View Int Co Ltd | Electronic ink display device |
JP2007183629A (ja) * | 2005-12-29 | 2007-07-19 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示基板及びその製造方法 |
KR100966453B1 (ko) * | 2005-12-30 | 2010-06-28 | 엘지디스플레이 주식회사 | 액정표시소자 제조방법 |
KR101251375B1 (ko) | 2005-12-30 | 2013-04-05 | 엘지디스플레이 주식회사 | 듀얼패널타입 유기전계발광 소자 |
TWI322288B (en) * | 2006-03-07 | 2010-03-21 | Au Optronics Corp | Manufacture method of pixel array substrate |
CN101395525B (zh) | 2006-03-23 | 2010-11-10 | 夏普株式会社 | 液晶显示装置 |
KR100978263B1 (ko) | 2006-05-12 | 2010-08-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
JP2007310334A (ja) | 2006-05-19 | 2007-11-29 | Mikuni Denshi Kk | ハーフトーン露光法を用いた液晶表示装置の製造法 |
KR101255307B1 (ko) * | 2006-06-19 | 2013-04-15 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조방법 |
US20090195741A1 (en) * | 2006-06-30 | 2009-08-06 | Yoshihito Hara | Liquid crystal display and method for manufacturing liquid crystal display |
KR101246024B1 (ko) * | 2006-07-21 | 2013-03-26 | 삼성디스플레이 주식회사 | 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치 |
US8111356B2 (en) | 2006-09-12 | 2012-02-07 | Sharp Kabushiki Kaisha | Liquid crystal display panel provided with microlens array, method for manufacturing the liquid crystal display panel, and liquid crystal display device |
EP2085813B1 (en) | 2006-10-18 | 2014-01-01 | Sharp Kabushiki Kaisha | Liquid crystal display and method for manufacturing liquid crystal display |
EP2085814A4 (en) * | 2006-10-18 | 2010-05-19 | Sharp Kk | Liquid crystal display arrangement and method for producing a liquid crystal display |
US9645457B2 (en) * | 2006-11-22 | 2017-05-09 | Mitsubishi Electric Corporation | Array substrate, display device, and method for manufacturing the array substrate |
US8031312B2 (en) * | 2006-11-28 | 2011-10-04 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of manufacturing the same |
US8421967B2 (en) * | 2006-12-14 | 2013-04-16 | Sharp Kabushiki Kaisha | Liquid crystal display device and process for producing liquid crystal display device |
CN101589331B (zh) * | 2007-01-24 | 2011-06-22 | 夏普株式会社 | 液晶显示装置 |
US20100118238A1 (en) * | 2007-01-31 | 2010-05-13 | Junya Shimada | Liquid crystal display device |
TWI325639B (en) * | 2007-03-15 | 2010-06-01 | Au Optronics Corp | Semiconductor structure and fabricating method thereof for liquid crystal display device |
WO2008129748A1 (ja) | 2007-04-13 | 2008-10-30 | Sharp Kabushiki Kaisha | 液晶表示装置、及び液晶表示装置の製造方法 |
WO2009001508A1 (ja) | 2007-06-26 | 2008-12-31 | Sharp Kabushiki Kaisha | 液晶表示装置、及び液晶表示装置の製造方法 |
TWI371640B (en) | 2008-01-25 | 2012-09-01 | Au Optronics Corp | Pixel structure and method for manufacturing the same |
US7795104B2 (en) * | 2008-02-13 | 2010-09-14 | Chartered Semiconductor Manufacturing Ltd. | Method for fabricating device structures having a variation in electrical conductivity |
TWI376544B (en) * | 2008-06-16 | 2012-11-11 | Wintek Corp | Liquid crystal display panel |
JP4834206B2 (ja) * | 2008-10-06 | 2011-12-14 | Hoya株式会社 | グレートーンマスクの製造方法及び被処理体の製造方法 |
US8681307B2 (en) | 2008-12-19 | 2014-03-25 | Sharp Kabushiki Kaisha | Insulated gate transistor, active matrix substrate, liquid crystal display device, and method for producing the same |
WO2010071160A1 (ja) | 2008-12-19 | 2010-06-24 | シャープ株式会社 | アクティブマトリクス基板の製造方法、および、液晶表示装置の製造方法 |
US8247276B2 (en) * | 2009-02-20 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
KR101050461B1 (ko) * | 2009-04-23 | 2011-07-19 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 및 유기 발광 디스플레이 장치의 제조방법 |
JP4748265B2 (ja) * | 2009-11-16 | 2011-08-17 | ソニー株式会社 | ディスプレイ装置 |
JP5139503B2 (ja) * | 2010-11-18 | 2013-02-06 | 株式会社ジャパンディスプレイイースト | 液晶表示装置およびその製造方法 |
WO2012144401A1 (ja) * | 2011-04-19 | 2012-10-26 | シャープ株式会社 | 表示素子、表示装置、及びテレビ受信装置 |
TWI467673B (zh) * | 2011-06-09 | 2015-01-01 | Chunghwa Picture Tubes Ltd | 配線裝置與顯示器 |
KR101843872B1 (ko) * | 2011-06-27 | 2018-04-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
JP2013080231A (ja) * | 2012-11-15 | 2013-05-02 | Japan Display East Co Ltd | 液晶表示装置 |
CN103887236B (zh) * | 2014-03-17 | 2016-08-24 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN104950539B (zh) * | 2015-07-15 | 2018-10-19 | 深圳市华星光电技术有限公司 | 一种显示面板的制作方法 |
KR102423678B1 (ko) * | 2015-09-25 | 2022-07-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR102454383B1 (ko) * | 2015-12-28 | 2022-10-17 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 방식의 액정 표시장치 |
JP6634302B2 (ja) * | 2016-02-02 | 2020-01-22 | 株式会社ジャパンディスプレイ | 表示装置 |
CN107844001B (zh) * | 2017-09-04 | 2020-07-24 | 深圳市华星光电技术有限公司 | 一种显示面板 |
CN109991817A (zh) * | 2017-12-29 | 2019-07-09 | 上海视涯信息科技有限公司 | 一种硅基显示面板及其形成方法以及其曝光工艺的光罩 |
CN109868452B (zh) * | 2019-03-19 | 2021-01-01 | 武汉华星光电半导体显示技术有限公司 | 冷却板和真空蒸镀装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS639155A (ja) * | 1986-06-30 | 1988-01-14 | Canon Inc | 薄膜トランジスタを用いた半導体装置の製造方法 |
JPH04195122A (ja) * | 1990-11-28 | 1992-07-15 | Sharp Corp | アクティブマトリクス液晶表示装置及びその製造方法 |
JPH09127707A (ja) * | 1995-10-30 | 1997-05-16 | Casio Comput Co Ltd | レジストパターンの形成方法 |
JPH103092A (ja) * | 1996-06-14 | 1998-01-06 | Oobayashi Seiko Kk | 液晶表示装置 |
JPH10142633A (ja) * | 1996-11-15 | 1998-05-29 | Mitsubishi Electric Corp | 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置 |
JPH10163174A (ja) * | 1996-11-29 | 1998-06-19 | Sharp Corp | 薄膜のパターニング方法 |
JPH10260400A (ja) * | 1997-03-19 | 1998-09-29 | Toshiba Corp | 液晶表示素子 |
JPH10301150A (ja) * | 1997-04-25 | 1998-11-13 | Oobayashi Seiko Kk | 液晶表示装置と製造方法. |
JPH1152421A (ja) * | 1997-08-06 | 1999-02-26 | Mitsubishi Electric Corp | 液晶表示装置 |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5686326A (en) * | 1985-08-05 | 1997-11-11 | Canon Kabushiki Kaisha | Method of making thin film transistor |
US5306648A (en) * | 1986-01-24 | 1994-04-26 | Canon Kabushiki Kaisha | Method of making photoelectric conversion device |
FR2605442B1 (fr) * | 1986-10-17 | 1988-12-09 | Thomson Csf | Ecran de visualisation electrooptique a transistors de commande et procede de realisation |
JP2740813B2 (ja) * | 1988-02-26 | 1998-04-15 | セイコープレシジョン株式会社 | 非晶質シリコン薄膜トランジシタアレイ基板 |
JP2771820B2 (ja) * | 1988-07-08 | 1998-07-02 | 株式会社日立製作所 | アクティブマトリクスパネル及びその製造方法 |
EP0588568B1 (en) * | 1992-09-18 | 2002-12-18 | Hitachi, Ltd. | A liquid crystal display device |
TW237563B (en) * | 1993-12-28 | 1995-01-01 | United Microelectronics Corp | Process for static random access device |
TW274147B (en) * | 1995-02-23 | 1996-04-11 | Nat Science Committee | Amorphous silicon thin film transistor structure and fabrication process thereof |
KR100338480B1 (ko) * | 1995-08-19 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
KR100204071B1 (ko) * | 1995-08-29 | 1999-06-15 | 구자홍 | 박막트랜지스터-액정표시장치 및 제조방법 |
JP3261699B2 (ja) * | 1995-10-03 | 2002-03-04 | セイコーエプソン株式会社 | アクティブマトリクス基板 |
JPH09103684A (ja) * | 1995-10-13 | 1997-04-22 | Ngk Insulators Ltd | 並列発熱型ハニカムヒーター |
KR0181781B1 (ko) * | 1995-12-30 | 1999-05-01 | 구자홍 | 액정표시장치의 배열기판 및 그 제조방법 |
US5852485A (en) * | 1996-02-27 | 1998-12-22 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for producing the same |
KR100192347B1 (ko) * | 1996-03-26 | 1999-06-15 | 구자홍 | 액정표시장치의 구조 및 제조방법 |
JP2790127B2 (ja) | 1996-06-27 | 1998-08-27 | 日本電気株式会社 | フォトマスク及びその製造方法 |
JPH1039333A (ja) * | 1996-07-19 | 1998-02-13 | Sharp Corp | アクティブマトリクス型表示装置およびその欠陥修正方法 |
JP3148129B2 (ja) * | 1996-08-07 | 2001-03-19 | 株式会社日立製作所 | アクティブマトリクス基板とその製法および液晶表示装置 |
KR100250796B1 (ko) * | 1996-11-29 | 2000-04-01 | 김영환 | 액정 표시 소자 및 그 제조방법 |
WO1998027454A1 (fr) * | 1996-12-18 | 1998-06-25 | Hitachi, Ltd. | Visuel a cristaux liquides a systeme de champs transversal electrique permettant d'ameliorer le rapport d'ouverture |
JPH10206857A (ja) * | 1997-01-21 | 1998-08-07 | Hitachi Ltd | 液晶表示装置 |
JP2842426B2 (ja) * | 1997-01-28 | 1999-01-06 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置およびその製造方法 |
KR100252309B1 (ko) * | 1997-03-03 | 2000-04-15 | 구본준, 론 위라하디락사 | 박막 트랜지스터 어레이의 금속 배선 연결 방법및 그 구조 |
JPH10268321A (ja) | 1997-03-24 | 1998-10-09 | Toshiba Corp | 電極基板の製造方法 |
JP3208658B2 (ja) * | 1997-03-27 | 2001-09-17 | 株式会社アドバンスト・ディスプレイ | 電気光学素子の製法 |
WO1998047044A1 (fr) * | 1997-04-11 | 1998-10-22 | Hitachi, Ltd. | Dispositif d'affichage a cristaux liquides |
KR100257369B1 (ko) * | 1997-05-19 | 2000-05-15 | 구본준 | 횡전계방식액정표시장치 |
JPH112828A (ja) * | 1997-06-10 | 1999-01-06 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置およびその製造方法 |
KR100262953B1 (ko) * | 1997-06-11 | 2000-08-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
TW476856B (en) * | 1997-06-27 | 2002-02-21 | Toshiba Corp | Liquid crystal display device |
US6335770B1 (en) * | 1997-07-22 | 2002-01-01 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode |
KR100477130B1 (ko) * | 1997-09-25 | 2005-08-29 | 삼성전자주식회사 | 평면구동방식액정표시장치의박막트랜지스터기판및제조방법 |
US6215541B1 (en) * | 1997-11-20 | 2001-04-10 | Samsung Electronics Co., Ltd. | Liquid crystal displays and manufacturing methods thereof |
JP3267224B2 (ja) * | 1997-12-26 | 2002-03-18 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
JP3190878B2 (ja) * | 1998-04-27 | 2001-07-23 | 鹿児島日本電気株式会社 | 薄膜トランジスタの製造方法 |
KR100590742B1 (ko) * | 1998-05-11 | 2007-04-25 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
JP4264675B2 (ja) * | 1998-08-17 | 2009-05-20 | 栄 田中 | 液晶表示装置とその製造方法 |
US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
-
1999
- 1999-12-29 US US09/474,070 patent/US6287899B1/en not_active Expired - Lifetime
-
2000
- 2000-01-04 JP JP2000000160A patent/JP4761600B2/ja not_active Expired - Lifetime
-
2001
- 2001-07-24 US US09/910,808 patent/US6611309B2/en not_active Expired - Lifetime
-
2002
- 2002-12-09 US US10/314,254 patent/US6806937B2/en not_active Expired - Lifetime
-
2004
- 2004-09-03 US US10/933,521 patent/US7978292B2/en not_active Expired - Fee Related
-
2009
- 2009-12-28 JP JP2009297604A patent/JP2010085998A/ja active Pending
- 2009-12-28 JP JP2009297573A patent/JP5238923B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS639155A (ja) * | 1986-06-30 | 1988-01-14 | Canon Inc | 薄膜トランジスタを用いた半導体装置の製造方法 |
JPH04195122A (ja) * | 1990-11-28 | 1992-07-15 | Sharp Corp | アクティブマトリクス液晶表示装置及びその製造方法 |
JPH09127707A (ja) * | 1995-10-30 | 1997-05-16 | Casio Comput Co Ltd | レジストパターンの形成方法 |
JPH103092A (ja) * | 1996-06-14 | 1998-01-06 | Oobayashi Seiko Kk | 液晶表示装置 |
JPH10142633A (ja) * | 1996-11-15 | 1998-05-29 | Mitsubishi Electric Corp | 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置 |
JPH10163174A (ja) * | 1996-11-29 | 1998-06-19 | Sharp Corp | 薄膜のパターニング方法 |
JPH10260400A (ja) * | 1997-03-19 | 1998-09-29 | Toshiba Corp | 液晶表示素子 |
JPH10301150A (ja) * | 1997-04-25 | 1998-11-13 | Oobayashi Seiko Kk | 液晶表示装置と製造方法. |
JPH1152421A (ja) * | 1997-08-06 | 1999-02-26 | Mitsubishi Electric Corp | 液晶表示装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102437114A (zh) * | 2010-09-29 | 2012-05-02 | 薛英家 | 薄膜晶体管基板的制造方法 |
CN104133331A (zh) * | 2013-04-30 | 2014-11-05 | 乐金显示有限公司 | 用于窄边框型液晶显示装置的阵列基板及其制造方法 |
CN104133331B (zh) * | 2013-04-30 | 2017-07-11 | 乐金显示有限公司 | 用于窄边框型液晶显示装置的阵列基板及其制造方法 |
WO2019144601A1 (zh) * | 2018-01-23 | 2019-08-01 | 京东方科技集团股份有限公司 | 显示基板的制造方法、显示基板以及显示装置 |
US11456321B2 (en) | 2018-01-23 | 2022-09-27 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Method for manufacturing display substrate, display substrate and display device |
Also Published As
Publication number | Publication date |
---|---|
US6806937B2 (en) | 2004-10-19 |
US6287899B1 (en) | 2001-09-11 |
US20030133067A1 (en) | 2003-07-17 |
US20050082536A1 (en) | 2005-04-21 |
JP2010085998A (ja) | 2010-04-15 |
US7978292B2 (en) | 2011-07-12 |
JP2000206571A (ja) | 2000-07-28 |
JP4761600B2 (ja) | 2011-08-31 |
US20010046016A1 (en) | 2001-11-29 |
JP5238923B2 (ja) | 2013-07-17 |
US6611309B2 (en) | 2003-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5238923B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
JP5355531B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
US7888677B2 (en) | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films | |
JP4624161B2 (ja) | 薄膜トランジスター基板及びその製造方法 | |
JP2000180898A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
JP4782299B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
KR100543042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
KR100560969B1 (ko) | 액정표시장치용광마스크의제조방법 | |
KR100508034B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
KR100333978B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
KR100623975B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
KR100315921B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
KR100283519B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
KR100601167B1 (ko) | 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법 | |
KR100670050B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
KR20010083340A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120914 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120914 |
|
TRDD | Decision of grant or rejection written | ||
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5238923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |