JP5355531B2 - 液晶表示装置用薄膜トランジスタ基板及びその製造方法 - Google Patents

液晶表示装置用薄膜トランジスタ基板及びその製造方法 Download PDF

Info

Publication number
JP5355531B2
JP5355531B2 JP2010243506A JP2010243506A JP5355531B2 JP 5355531 B2 JP5355531 B2 JP 5355531B2 JP 2010243506 A JP2010243506 A JP 2010243506A JP 2010243506 A JP2010243506 A JP 2010243506A JP 5355531 B2 JP5355531 B2 JP 5355531B2
Authority
JP
Japan
Prior art keywords
film
gate
pattern
insulating film
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010243506A
Other languages
English (en)
Other versions
JP2011034105A (ja
Inventor
ウーン−ヨン，パク
ジョン−ソー，ヨーン
チャン−オー，ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019990020515A external-priority patent/KR100543042B1/ko
Priority claimed from KR1019990027140A external-priority patent/KR100591749B1/ko
Priority claimed from KR1019990027548A external-priority patent/KR100309925B1/ko
Priority claimed from KR1019990029796A external-priority patent/KR100623980B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2011034105A publication Critical patent/JP2011034105A/ja
Application granted granted Critical
Publication of JP5355531B2 publication Critical patent/JP5355531B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は液晶表示装置用薄膜トランジスタ基板及びその製造方法に係り、特に工程を通じて優れた薄膜トランジスタ基板を製造する方法に関する。
一般に、液晶表示装置は２枚の基板とその間に挟持される液晶とからなる。
前記２枚の基板のうちの一つは共通電極、カラーフィルター及びブラックマトリックスを形成しており、他の一つは画素電極及び薄膜トランジスタを形成している。前者に該当する基板は通常“カラーフィルター基板”と称され、後者に該当する基板は“薄膜トランジスタ基板”と称される。
前記薄膜トランジスタ基板は、多数の薄膜をガラス基板に形成し、その薄膜にフォトリソグラフィ工程を実施することによって製造される。前記フォトリソグラフィ工程は前記薄膜を均一にエッチングするために多数のマスクを使用しなければならず、これは工程を複雑にすると共に製造原価を増加させる結果を招く。従って、使用されるマスクの数は薄膜トランジスタ基板製造の効率性に関して重大な要因になる。
さらに、薄膜トランジスタを形成する過程において、接触窓に過エッチングが発生して接触上の不良を誘発する可能性がある。従って、所定の電極間に安定的ながらも確固たる接触が行われ得るようにしなければならない。
一方、カラーフィルター基板が前記薄膜トランジスタ基板と結合される時に発生する可能性がある整列誤差を考慮して、前記カラーフィルター基板に形成されるブラックマトリックスは適正な余裕幅を有するように形成しなければならない。この場合、前記余裕幅によって前記ブラックマトリックスの幅が増加するようになっており、これによってその開口率が低下する結果を招く。従って、薄膜トランジスタ基板の製造においてブラックマトリックスの開口率も重大な要因になる。
本発明が解決しようとする技術的課題は、マスクの数を減らして生産工程を単純化させると共に表示能力に優れた液晶表示装置用薄膜トランジスタ基板を製造することである。
本発明が解決しようとする他の技術的課題は、電極画素間に適切な接触が保たれている薄膜トランジスタ基板の製法を提供することである。
本発明が解決しようとする他の技術的課題は、開口率の適切な液晶表示装置用薄膜トランジスタ基板を製造することである。
上記課題を解決するために、
絶縁基板と、前記絶縁基板の上に形成されており、横方向にのびているゲート線、前記ゲート線の一部であるゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含むゲート配線と、前記ゲート配線の上に形成されており、前記ゲートパッドを露出させる第１接触窓を有する第１絶縁膜と、前記第１絶縁膜の上に縦方向に長く形成されている半導体パターンと、前記半導体パターンの上に形成されており、縦方向に長くのびているデータ線、前記データ線の一部であるソース電極、前記データ線の一端に形成されているデータパッド及び前記ソース電極と分離されて対向しているドレーン電極を含むデータ配線と、前記データ配線の上に形成されており、前記半導体パターンと実質的に同一な外郭線を有し、前記第１接触窓を通じて前記ゲートパッドを露出させる第２接触窓、前記データパッドを露出させる第３接触窓及び前記ドレーン電極を露出させる第４接触窓を有する第２絶縁膜と、隣接した２筋の前記ゲート線とデータ線とが交差してなす画素領域に形成されているカラーフィルターと、前記カラーフィルターの上に形成されており、前記第４接触窓を通じて前記ドレーン電極と連結されている画素電極とを含む薄膜トランジスタ基板を提供する。
さらに、上記課題を解決するために、
絶縁基板と、前記絶縁基板の上に形成されており、横方向にのびているゲート線、前記ゲート線の一部であるゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含むゲート配線と、前記ゲート配線の上に形成されており、前記ゲートパッドを露出させる第１接触窓を有する第１絶縁膜と、前記第１絶縁膜の上に縦方向に長く形成されている半導体パターンと、縦方向に長くのびているデータ線、前記データ線の一部であるソース電極、前記データ線の一端に形成されているデータパッド及び前記ソース電極と分離されて対向しているドレーン電極を含み、前記半導体パターンの上に形成されており、前記ソース電極と前記ドレーン電極との間以外は前記半導体パターンと実質的に同一な外郭線を有するように形成されているデータ配線と、前記データ配線の上に形成されており、前記第１接触窓を露出させる第２接触窓と、前記データパッドを露出させる第３接触窓と、前記ドレーン電極を露出させる第４接触窓とを有する第２絶縁膜と、前記隣接した２筋の前記ゲート線とデータ線とが交差してなす画素領域の保護膜の上に形成されているカラーフィルターと、前記カラーフィルターの上に形成されており、前記第４接触窓を通じて前記ドレーン電極と連結されている画素電極とを含む薄膜トランジスタ基板を提供する。
さらに、上記課題を解決するために、
絶縁基板の上に横方向にのびているゲート線、前記ゲート線の一部であるゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含むゲート配線を形成する段階と、前記ゲート配線の上に第１絶縁膜、半導体層及び金属層を連続して積層する段階と、前記金属層をパターニングして縦方向に長くのびているデータ線、前記データ線の一部であるソース電極、前記データ線の一端に形成されているデータパッド及び前記ソース電極と分離されて対向しているドレーン電極を含むデータ配線を形成する段階と、前記データ配線の上に第２絶縁膜を積層する段階と、前記第２絶縁膜、半導体層及びゲート絶縁膜を共にパターニングして前記ゲートパッド、データパッド及びドレーン電極をそれぞれ露出させる第１ないし第３接触窓を形成し、隣接したデータ線の間の第１絶縁膜を露出させる開口部を形成する段階と、前記開口部を通じて露出されている第１絶縁膜の上にカラーフィルターを形成する段階と、前記カラーフィルターの上に画素電極を形成する段階と、を含む薄膜トランジスタ基板の製造方法を提供する。
さらに、上記課題を解決するために、
絶縁基板の上に横方向にのびているゲート線、前記ゲート線の一部であるゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含むゲート配線を形成する段階と、前記ゲート配線の上に第１絶縁膜、半導体層及び金属層を連続して積層する段階と、前記金属層及び半導体層を共にパターニングして縦方向に長くのびているデータ線、前記データ線の一部であるソース電極、前記データ線の一端に形成されているデータパッド及び前記ソース電極と分離されて対向しているドレーン電極を含むデータ配線を形成し、前記ソース電極と前記ドレーン電極の間のチャンネル部以外の前記データ配線の間の半導体層を除去する段階と、前記データ配線の上にそれぞれ前記ゲートパッド、データパッド及びドレーン電極を露出させる第１ないし第３接触窓を有する第２絶縁膜を形成する段階と、前記データ配線の間の領域にカラーフィルターを形成する段階と、前記カラーフィルターの上に前記第３接触窓を通じて前記ドレーン電極と連結される画素電極を形成する段階と、を含む薄膜トランジスタ基板の製造方法を提供する。
さらに、上記課題を解決するために、
絶縁基板の上に横方向にのびているゲート線、前記ゲート線の一部であるゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含むゲート配線を形成する段階と、前記ゲート配線の上に第１絶縁膜、半導体層及び金属層を連続して積層する段階と、前記金属層をパターニングして縦方向に長くのびているデータ線、前記データ線の一部であるソース電極、前記データ線の一端に形成されているデータパッド及び前記ソース電極と分離されて対向しているドレーン電極を含むデータ配線を形成する段階と、前記データ配線の上に第２絶縁膜を積層する段階と、前記第２絶縁膜、半導体層及びゲート絶縁膜を共にパターニングして前記ゲートパッド、データパッド及びドレーン電極をそれぞれ露出させる第１ないし第３接触窓を形成し、隣接したデータ線の間の絶縁基板及びゲート配線を露出させる開口部を形成する段階と、前記開口部を通じて露出されている絶縁基板及びゲート配線の上にカラーフィルターを形成する段階と、前記カラーフィルターの上に画素電極を形成する段階と、を含む薄膜トランジスタ基板の製造方法を提供する。
本発明の実施例によって液晶表示装置用薄膜トランジスタ基板を製造するための基板を、領域を区分して示した図面である。 本発明の実施例によって一つの液晶表示装置用薄膜トランジスタ基板に形成された素子及び配線を概略的に示した配置図である。 本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の配置図であって、図２の一つの画素及びパッドを中心にして拡大した図面である。 図３に示した薄膜トランジスタ基板のIV−IV’線及びV−V’線に沿って切断して示した断面図である。 図３に示した薄膜トランジスタ基板のIV−IV’線及びV−V’線に沿って切断して示した断面図である。 本発明の第１実施例によって製造する第１段階における薄膜トランジスタ基板の配置図である。 それぞれ図６のIVｂ−IVｂ’線及びIVｃ−IVｃ’線に沿って切断して示した断面図である。 それぞれ図６のIVｂ−IVｂ’線及びIVｃ−IVｃ’線に沿って切断して示した断面図である。 図６ないし図８の次の段階における薄膜トランジスタ基板の配置図である。 それぞれ図９のVIIｂ−VIIｂ’線及びVIIｃ−VIIｃ’線に沿って切断して示した断面図である。 それぞれ図９のVIIｂ−VIIｂ’線及びVIIｃ−VIIｃ’線に沿って切断して示した断面図である。 図９ないし図１１の次の段階における薄膜トランジスタ基板の配置図である。 それぞれ図１２のVIIIｂ−VIIIｂ’線及びVIIIｃ−VIIIｃ’線に沿って切断して示した断面図である。 それぞれ図１２のVIIIｂ−VIIIｂ’線及びVIIIｃ−VIIIｃ’線に沿って切断して示した断面図である。 それぞれ図１２のVIIIｂ−VIIIｂ’線及びVIIIｃ−VIIIｃ’線に沿って切断して示した断面図であって、図１３及び図１４の構造を完成するための具体的な工程の第１段階の断面図である。 それぞれ図１２のVIIIｂ−VIIIｂ’線及びVIIIｃ−VIIIｃ’線に沿って切断して示した断面図であって、図１３及び図１４の構造を完成するための具体的な工程の第１段階の断面図である。 それぞれ図１２ないし図１４の段階で使用される光マスクの構造を示した断面図である。 それぞれ図１２ないし図１４の段階で使用される光マスクの構造を示した断面図である。 それぞれ図１２ないし図１４の段階で使用される光マスクの構造を示した断面図である。 それぞれ図１２ないし図１４の段階で使用される光マスクの構造を示した断面図である。 それぞれ図１２ないし図１４の段階で使用される光マスクの構造を示した断面図である。 それぞれ図１２のVIIIｂ−VIIIｂ’線及びVIIIｃ−VIIIｃ’線に沿って切断して示した断面図であって、図１５及び図１６の次の段階の断面図である。 それぞれ図１２のVIIIｂ−VIIIｂ’線及びVIIIｃ−VIIIｃ’線に沿って切断して示した断面図であって、図１５及び図１６の次の段階の断面図である。 それぞれ図１２のVIIIｂ−VIIIｂ’線及びVIIIｃ−VIIIｃ’線に沿って切断して示した断面図であって、図２２の次の段階の断面図である。 それぞれ図１２のVIIIｂ−VIIIｂ’線及びVIIIｃ−VIIIｃ’線に沿って切断して示した断面図であって、図２２及び図２２の次の段階の断面図である。 それぞれ図１２のVIIIｂ−VIIIｂ’線及びVIIIｃ−VIIIｃ’線に沿って切断して示した断面図であって、図２４及び図２４の次の段階の断面図である。 それぞれ図１２のVIIIｂ−VIIIｂ’線及びVIIIｃ−VIIIｃ’線に沿って切断して示した断面図であって、図２４及び図２４の次の段階の断面図である。 それぞれ図１２のVIIIｂ−VIIIｂ’線及びVIIIｃ−VIIIｃ’線に沿って切断して示した断面図であって、図２６及び図２６の次の段階の断面図である。 それぞれ図１２のVIIIｂ−VIIIｂ’線及びVIIIｃ−VIIIｃ’線に沿って切断して示した断面図であって、図２６及び図２６の次の段階の断面図である。 それぞれ図１２のVIIIｂ−VIIIｂ’線及びVIIIｃ−VIIIｃ’線に沿って切断して示した断面図であって、図２８及び図２９の次の段階の断面図である。 それぞれ図１２のVIIIｂ−VIIIｂ’線及びVIIIｃ−VIIIｃ’線に沿って切断して示した断面図であって、図２８及び図２９の次の段階の断面図である。 本発明の第２実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。 本発明の第２実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。 本発明の第２実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。 本発明の第２実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。 本発明の第２実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。 本発明の第２実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。 本発明の第３実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。 本発明の第３実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。 本発明の第３実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。 本発明の第３実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。 本発明の第３実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。 本発明の第３実施例による薄膜トランジスタ基板の製造方法を工程順序にしたがって示した断面図である。 本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。 それぞれ図４４のIII−III’線及びIV−IV’線に沿って切断して示した断面図である。 それぞれ図４４のIII−III’線及びIV−IV’線に沿って切断して示した断面図である。 図４４ないし４６の段階で使用される光マスクの構造を示した断面図である。 それぞれ図４４のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図４５及び図４６の次の段階の断面図である。 それぞれ図４４のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図４５及び図４６の次の段階の断面図である。 それぞれ図４４のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図４８及び図４９の次の段階の断面図である。 それぞれ図４４のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図４８及び図４９の次の段階の断面図である。 それぞれ図４４のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図５０及び図５１の次の段階の断面図である。 それぞれ図４４のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図５０及び図５１の次の段階の断面図である。 それぞれ図４４のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図５２及び図５３の次の段階の断面図である。 それぞれ図４４のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図５２及び図５３の次の段階の断面図である。 それぞれ図４４のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図５４及び図５５の次の段階の断面図である。 それぞれ図４４のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図５４及び図５５の次の段階の断面図である。 それぞれ図４４のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図５６及び図５７の次の段階の断面図である。 それぞれ図４４のIII−III’線及びIV−IV’線に沿って切断して示した断面図であって、図５６及び図５７の次の段階の断面図である。 本発明の第５実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。 図６０のII−II’線に沿って切断して示した断面図である。 図６０のII−II’線に沿って切断して示した断面図であって、図６１の次の段階の断面図である。 図６０のII−II’線に沿って切断して示した断面図であって、図６２の次の段階の断面図である。 本発明の第５実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。 図６４のIX−IX’線に沿って切断して示した断面図である。 本発明の第７実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。 図６６のでXI−XI’線に沿って切断して示した断面図である。 図６７の工程を説明するための断面図である。 図６６のXI−XI’線に沿って切断して示した断面図であって、図６７の次の段階の断面図である。 図６６のXI−XI’線に沿って切断して示した断面図であって、図６９の次の段階の断面図である。 本発明の第８実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。 図７１のXVI−XVI’線に沿って切断して示した断面図である。 本発明の第９実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。 図７３のXVI− XVI’線に沿って切断して示した断面図である。 本発明の第１０実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。 図７５のXXI−XXI’線に沿って切断して示した断面図である。
以下、本発明の属する技術分野において通常の知識を有する者が容易に実施することができるように、本発明の実施例について添付図面に基づいて詳細に説明する。
まず、図１ないし図５に基づいて本発明の実施例による薄膜トランジスタ基板の構造について詳しく説明する。
図１に示したように、１つの絶縁基板に同時に多数の液晶表示装置用パネル領域が形成される。例えば、図１のように、１つのガラス基板１に４つの液晶表示装置用パネル領域１１０、１２０、１３０、１４０が形成され、形成されるパネルが薄膜トランジスタパネルである場合、パネル領域１１０、１２０、１３０、１４０は多数の画素からなる画面表示部１１１、１２１、１３１、１４１と周辺部１１２、１２２、１３２、１４２とを含む。画面表示部１１１、１２１、１３１、１４１には主に薄膜トランジスタ、配線及び画素電極などが行列の形態に反復的に配置されており、周辺部１１２、１２２、１３２、１４２には駆動素子と連結される要素、即ち、パッドとその他の静電気保護回路などが配置される。
このような液晶表示装置を形成する時には通常のステッパー（stepper）露光
器を使用し、この露光器を使用する時には画面表示部１１１、１２１、１３１、１４１及び周辺部１１２、１２２、１３２、１４２を多数の区域に分け、区域別に同一のマスクまたは異なる光マスクを使用して薄膜上にコーティングされた感光膜を露光し、露光した後に基板全体を現像して感光膜パターンを形成した後、下部の薄膜をエッチングすることによって特定の薄膜パターンを形成する。このような薄膜パターンを反復的に形成することによって、液晶表示装置用薄膜トランジスタ基板が完成される。
図２は図１の１つのパネル領域に形成された液晶表示装置用薄膜トランジスタ基板の配置を概略的に示した配置図である。
図２のように、線１で囲まれた画面表示部には多数の薄膜トランジスタ３と、それぞれの薄膜トランジスタ３に電気的に連結されている画素電極８２と、ゲート線２２及びデータ線６２を含む配線などが形成されている。画面表示部の外側の周辺部にはゲート線２２の端に連結されたゲートパッド２４と、データ線６２の端に連結されたデータパッド６４とが配置されており、静電気放電による素子破壊を防止するためにゲート線２２及びデータ線６２をそれぞれ電気的に連結して等電位に形成するためのゲート線短絡帯（shorting bar）４及びデータ線短絡帯５が配置されており、ゲート線短絡帯４及びデータ線短絡帯５は短絡帯連結部６を通じて電気的に連結されている。この短絡帯４、５は後に除去され、これらを除去する時に基板を切断する線が図面符号２である。説明しない図面符号７は接触窓であって、ゲート線短絡帯４及びデータ線短絡帯５と絶縁膜（図示しない）を隔てている短絡帯連結部６を連結するために絶縁膜に形成されている。
図３ないし図５は図２の画面表示部の薄膜トランジスタと画素電極及び配線と周辺部のパッドを拡大して示したものであって、図３は配置図であり、図４及び図５は図３のIV−IV’線及びV−V’線に沿って切断して示した断面図である。
まず、絶縁基板１０の上に横方向にのびている走査信号線またはゲート線２２、ゲート線２２の端に連結されていて外部から走査信号の印加を受けてゲート線２２に伝達するゲートパッド２４及びゲート線２２の一部である薄膜トランジスタのゲート電極２６を含むゲート配線が形成されている。
このゲート配線２２、２４、２６は単一膜、二重膜または三重膜で形成されることもでき、二重層以上に形成する場合には一つの層は抵抗が小さい物質で形成し他の層は他の物質との接触特性が良好な物質で形成することが好ましい。
本実施例では二重膜からなるゲート配線２２、２４、２６を例として説明する。即ち、ゲート配線２２、２４、２６の下部膜２２１、２４１、２６１はクロム（Ｃｒ）、モリブデン（Ｍｏ）またはモリブデン合金などのようにＩＴＯ（indium-tin-oxide）またはＩＺＯ（indium-zinc-oxide）との接触特性が良好な金属で形成されており、上部膜２２２、２４２、２６２はアルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ alloy）などのように低抵抗金属で形成されている。
ゲート配線２２、２４、２６の上には窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜３０が形成されてゲート配線２２、２４、２６を覆っている。
ゲート絶縁膜３０の上には水素化非晶質ケイ素（hydrogenated amorphous silicon）などの半導体からなる半導体パターン４２、４８が形成されており、半導体パターン４２、４８の上には燐（Ｐ）などのｎ型不純物で高濃度でドーピングされている非晶質ケイ素などからなる抵抗性接触層（ohmic contact layer）パターン５５、５６、５８が形成されている。
接触層パターン５５、５６、５８の上にはデータ配線が形成されている。データ配線は縦方向に形成されているデータ線６２、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッド６４、そしてデータ線６２の分枝である薄膜トランジスタのソース電極６５からなるデータ線部などを含む。また、データ線部６２、６４、６５と分離されておりゲート電極２６に対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６とゲート線２２の上に位置して重畳されている維持蓄電器用導電体パターン６８も含む。維持蓄電器用導電体パターン６８は後述する画素電極８２と連結されて維持蓄電器をなす。しかし、画素電極８２とゲート線２２の重畳のみでも充分な大きさの維持容量を得ることができれば維持蓄電器用導電体パターン６８を形成しないこともある。
以下、維持蓄電器用導電体パターン６８が形成されている場合を中心にして説明する。
データ配線６２、６４、６５、６６、６８もゲート配線２２、２４、２６と同様に単一膜、二重膜または三重膜で形成されることもでき、本実施例ではクロム（Ｃｒ）、モリブデン（Ｍｏ）またはモリブデン合金などのようにＩＴＯまたはＩＺＯとの接触特性が良好な金属で形成された下部膜６２１、６４１、６５１、６６１、６８１とアルミニウム（Ａｌ）またはアルミニウム合金（Ａｌ alloy）などのような低抵抗金属で形成されている上部膜６２２、６４２、６５２、６６２、６８２からなる二重膜配線を例として説明する。但し、データ配線６２、６４、６５、６６、６８のうちの維持蓄電器用導電体パターン６８は二重膜のうちの上部膜が除去されて下部膜６８１のみが残った構造を有する。
ここで、接触層パターン５５、５６、５８はその下部の半導体パターン４２、４８とその上部のデータ配線６２、６４、６５、６６、６８との接触抵抗を低下させる役割を果たし、データ配線６２、６４、６５、６６、６８と完全に同一な形態を有する。即ち、データ線部接触層パターン５５はデータ線部６２、６４、６５と同一であり、ドレーン電極用接触層パターン５６はドレーン電極６６と同一であり、維持蓄電器用接触層パターン５８は維持蓄電器用導電体パターン６８と同一である。
一方、半導体パターン４２、４８はデータ配線６２、６４、６５、６６、６８及び接触層パターン５５、５６、５７と類似した形態を有している。具体的には、維持蓄電器用半導体パターン４８は維持蓄電器用導電体パターン６８及び維持蓄電器用接触層パターン５８は同一な形態であるが、薄膜トランジスタ用半導体パターン４２はデータ配線及び接触層パターンの残りの部分とは異なる。即ち、薄膜トランジスタのチャンネル部でデータ線部６２、６４、６５、特にソース電極６５とドレーン電極６６とが分離されておりデータ線部中間層５５とドレーン電極用接触層パターン５６とも分離されているが、薄膜トランジスタ用半導体パターン４２はここで切れずに連結されて薄膜トランジスタのチャンネルを生成する。一方、半導体パターン４２は周辺部に延長されて周辺部全体にかけて形成されている。
ゲート線２２のうちのデータ線６２と重複される部分、データ線部６２、６４、６５、ドレーン電極６６と半導体パターン４２は保護膜７０で覆われている。
保護膜７０にはドレーン電極６６及びデータパッド６４を露出させる接触窓７１、７３が空けられており、アルミニウムまたはアルミニウム合金などで形成されているドレーン電極６６の上部膜６６２とデータパッド６４の上部膜６４２はそれぞれ除去され、クロムなどのように接触特性が良好なそれぞれの下部膜６６１、６４１が接触窓７１、７３を通じて露出されている。前記ドレーン電極６６を露出させる接触窓７１はドレーン電極６６の境界線を露出させることができるように画素領域に向かって延長され得る。また、ゲートパッド２４を露出させる接触窓７２が保護膜７０、ゲート絶縁膜３０及び半導体パターン４２に空けられており、ゲートパッド２４の上部膜２４２は除去されていてゲートパッド２４の下部膜２４１が接触窓７２を通じて露出されている。
また、保護膜７０は窒化ケイ素やアクリル系などの有機絶縁物質からなることができ、半導体パターン４２の中の少なくともソース電極６５とドレーン電極６６との間に位置するチャンネル部分を覆って保護する役割を果たす。
ゲート線２２及びデータ線６２で囲まれた画素領域のゲート絶縁膜３０の上には画素電極８２が形成されている。画素電極８２は接触窓７１を通じてドレーン電極６６の下部膜６６１と物理的、電気的に連結されて薄膜トランジスタから画像信号を受けて上板の電極と共に電気場を生成し、ＩＴＯまたはＩＺＯなどの透明な導電物質で形成される。また、画素電極８２は維持蓄電器用導電体パターン６８の上にも延長されて物理的、電気的に連結されており、これによって維持蓄電器用導電体パターン６８とその下部のゲート線２２と維持蓄電器をなす。一方、ゲートパッド２４及びデータパッド６４の上には補助ゲートパッド８４及び補助データパッド８６が画素電極８２と同一の物質で形成されており、接触窓７２、７３を通じてクロム膜などで形成されているゲートパッド２４の下部膜２４１及びデータパッド６４の下部膜６４１とそれぞれ接触している。補助ゲートパッド８４及び補助データパッド８６はパッド２４、６４と外部回路装置との接着性を補完しパッドを保護する役割を果たすものであって、必ずしも必要であるのではない。
ここで、画素電極８２、補助ゲートパッド８４及び補助データパッド８６がＩＴＯ及びＩＺＯとの接触特性が良好なクロムまたはモリブデンで形成されたドレーン電極６６の下部膜６６１、ゲートパッド８４の下部膜８４１及びデータパッド８６の下部膜８６１と直接接触するため、安定化されたパッド部特性を得ることができる。
画素電極８２の材料の例として透明なＩＴＯとＩＺＯをあげたが、反射型液晶表示装置の場合には不透明な導電物質を使用することができる。
以下、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について図６乃至図３１と前述の図３乃至図５に基づいて詳細に説明する。
まず、図６乃至図８に示されているように、クロム、モリブデン膜またはモリブデン合金膜のような第１ゲート金属膜を５００〜１，５００Åの厚さに形成し、次いでアルミニウム膜またはアルミニウム合金膜のような第２ゲート金属膜を１，０００〜４，０００Åの厚さに形成した後、第１マスクを用いて第２及び第１ゲート金属膜を乾式または湿式エッチングして、基板１０の上にゲート線２２、ゲートパッド２４及びゲート電極２６を含む二重膜２２１、２４１、２６１；２２２、２４２、２６２構造のゲート配線を形成する。
その後、図９乃至図１１に示されているように、ゲート絶縁膜３０、半導体層４０、接触層５０用ドーピングされた非晶質ケイ素膜を化学気相形成法を利用してそれぞれ１，５００Å乃至５，０００Å、５００Å乃至１，５００Å、３００Å乃至６００Åの厚さに順次形成する。
次いで、クロム、モリブデン膜またはモリブデン合金膜のような第１データ金属膜を５００〜１，５００Åの厚さに形成し、次いでアルミニウム膜またはアルミニウム合金膜のような第２データ金属膜を５００〜４，０００Åの厚さに形成した後、第２マスクを使用して第２及び第１データ金属膜及びその下の接触層用ドーピングされた非晶質ケイ素膜をパターニングしてデータ線６２、データパッド６４、ソース電極６５などのデータ線部とその下部のデータ線部接触層パターン５５、ドレーン電極６６とその下部のドレーン電極用接触層パターン５６及び維持蓄電器用導電体パターン６８とその下部の維持蓄電器用接触層パターン５８を形成する。ここで、維持蓄電器用導電体パターン６８と維持蓄電器用接触層パターン５８は形成しないこともある。以後の工程は維持蓄電器用導電体パターン６８が形成されている場合をその例にして説明する。
その後、図１２乃至図１４に示されているように、窒化ケイ素をＣＶＤ方法で形成して３，０００Å以上の厚さを有する保護膜７０を形成した後、第３マスクを使用して保護膜７０と半導体層４０及びゲート絶縁膜３０をパターニングして接触窓７１、７２、７３を含むこれらのパターンを形成する。この時、ゲートパッド２４の上では保護膜７０、半導体層４０、ゲート絶縁膜３０及びゲートパッド２４の上部膜２４２を除去し、データパッド６４及びドレーン電極６６の上では保護膜７０と共にデータパッド６４の上部膜６４２及びドレーン電極６６の上部膜６６２をそれぞれ除去し、維持蓄電器用導電体パターン６８の上部膜６８２も除去する。
一方、画素領域になる部分Ｐｘを含む領域、即ち、隣接した二つのデータ線６２の間の領域では保護膜７０と共に半導体層４０を除去して必要な部分にのみチャンネルが形成されるように半導体層パターンを形成する。このために、部分に応じて厚さが異なる感光膜パターンを形成し、これをエッチングマスクとして下部の膜を乾式エッチングする。これについては次の図１５乃至図３１に基づいてより詳しく説明する。
まず、保護膜７０の上に感光膜ＰＲ、好ましくは陽性の感光膜を５，０００Å乃至３０，０００Åの厚さに塗布した後、第３マスク３００，４００を通じて露光する。感光膜ＰＲの露光程度は、図１５及び図１６に示されているように、画面表示部Ｄと周辺部Ｐで異なる。即ち、画面表示部Ｄの感光膜ＰＲの中の光に露出された部分Ｃは表面から一定の深さまでのみ光に反応して高分子が分解されその下には高分子がそのまま残っているが、ゲートパッド部及びデータパッド部を含む周辺部Ｐの感光膜ＰＲはこれとは異なり光に露出された部分Ｂは下部まで全て光に反応して高分子が分解された状態になる。ここで、画面表示部Ｄや周辺部Ｐで光に露出される部分Ｃ、Ｂは保護膜７０が除去される部分である。
このためには、画面表示部Ｄに使用するマスク３００と周辺部Ｐに使用するマスク４００の構造を変更する方法を使用することができ、ここでは３つの方法を提示する。
図１７及び図１８に示されているように、マスク３００、４００は一般的に基板３１０、４１０とその上のクロムなどからなる不透明なパターン層３２０、４２０、そしてパターン層３２０、４２０及び露出された基板３１０、４１０を覆っている半透明なペリクル（pellicle）３３０、４３０からなる。不透明なパターン層３２０、４２０の光透過率は３％以下であり、周辺部Ｐに使用されるマスク４００のペリクル４３０の光透過率は９０％以上になるようにし、画面表示部Ｄに使用されるマスク３００のペリクル３３０の光透過率は周辺部Ｐのペリクル４３０の光透過率の２０〜６０％範囲である２０〜４０％程度とするのが好ましい。
画面表示部Ｄの半透明なペリクル３３０の代りに、光源の分解能より小さな大きさ、約２．５μｍの幅のスリット（slit）や格子形態の微細パターンを有するマスクを使用することもできる。
その後、図１９及び図２０に示されているように、画面表示部Ｄのマスク３００には全面にかけてクロム層３５０を約１００Å乃至３００Åの厚さに残して透過率を低くし、周辺部Ｐのマスク４００にはこのようなクロム層を残さない。この時、画面表示部Ｄに使用されるマスク３００のペリクル３４０は周辺部Ｐのペリクル４３０と同一の透過率を有するようにすることができる。
ここで、前記２つの方法を混用して使用することができるのはもちろんである。
前記２つの例ではステッパーを使用した分割露光の場合に適用することができるものであって画面表示部Ｄと周辺部Ｐとが異なるマスクを使用して露光されるため可能であるのである。このように分割露光する場合にはその他にも画面表示部Ｄと周辺部Ｐの露光時間を異なるようにすることによって厚さを調節することもできる。
しかし、画面表示部Ｄと周辺部Ｐを分割露光せず一つのマスクを使用して露光することもでき、この場合に適用できるマスクの構造を図２１に基づいて説明する。
図２１に示されているように、マスク５００の基板５１０の上には透過率調節膜５５０が形成されており、透過率調節膜５５０の上にパターン層５２０が形成されている。透過率調節膜５５０は画面表示部Ｄではパターン層５２０の下部だけでなく全面にかけて形成されているが、周辺部Ｐではパターン層５２０の下部にのみ形成されている。結局、基板５１０の上には高さが異なる二つ以上のパターンが形成されているようになる。
もちろん、周辺部Ｐにも透過率調節膜を形成することができ、この場合の周辺部Ｐの透過率調節膜は画面表示部Ｄの透過率調節膜５５０の透過率より高い透過率を有しなければならない。
このような透過率調節膜５５０を有する光マスク５００を製造する時には、まず、基板５００の上に透過率調節膜５５０と、この透過率調節膜５５０とエッチング比が異なるパターン層５２０を連続して積層する。全面にかけて感光膜（図示しない）を塗布して露光、現像した後、感光膜をエッチングマスクにしてパターン層５２０をエッチングする。残った感光膜を除去した後、再び周辺部Ｐの接触窓に対応する位置の透過率調節膜を露出させる新たな感光膜パターン（図示しない）を形成した後、これをエッチングマスクにして透過率調節膜５５０をエッチングすることによって光マスク５００を完成する。
しかし、感光膜ＰＲの中の下部に反射率が高い金属層、即ち、ゲート配線２２、２４、２６やデータ配線６２、６４、６５、６６、６８がある部分は反射された光によって露光時に他の部分より光の照射量が多くなる可能性がある。これを防止するために、下部からの反射光を遮断する層を形成したり着色された感光膜ＰＲを使用することができる。
このような方法で感光膜ＰＲを露光した後に現像すると、図２２及び図２３に示したような感光膜パターンＰＲが形成される。即ち、ゲートパッド２４及びデータパッド６４の一部の上には感光膜が形成されておらず、ゲートパッド２４及びデータパッド６４の一部以外の全ての周辺部Ｐ、画面表示部Ｄのデータ線部６２、６４、６５及びドレーン電極６６及びデータ線部６５とドレーン電極６６の間の半導体層４０の上部には厚い感光膜が形成されており、画面表示部Ｄの維持蓄電器用導電体パターン６８の上部及び画素領域Ｐｘの上部には薄い感光膜が形成されている。図２３のように、ドレーン電極６６の一部の上部に薄い感光膜が形成されていることも可能である。
この時、感光膜ＰＲの薄い部分Ｃの厚さは最初厚さの約１／４乃至１／７水準、即ち、３５０Å乃至１０，０００Å程度、より好ましくは、１，０００Å乃至６，０００Åになるようにするのが好ましい。例えば、感光膜ＰＲの最初厚さは２５，０００Å乃至３０，０００Åとし、画面表示部Ｄの透過率を３０％として薄い感光膜の厚さが３，０００Å乃至５，０００Åになるようにすることができる。しかし、残す厚さは乾式エッチングの工程条件によって決定されなければならないので、このような工程条件に応じてマスクのペリクル、残留クロム層の厚さまたは透過率調節膜の透過率や露光時間などを調節しなければならない。
このような薄い厚さの感光膜は通常的な方法で感光膜を露光、現像した後、リフローを通じて形成することもできる。
次いで、乾式エッチング方法で感光膜パターンＰＲ及びその下部の膜、即ち、保護膜７０、半導体層４０及びゲート絶縁膜３０に対するエッチングを進行する。
この時、前述のように、感光膜パターンＰＲの中のＡ部分は完全に除去されずに残っていなければならなく、Ｂ部分下部の保護膜７０、半導体層４０及びゲート絶縁膜３０が除去されなければならならなく、Ｃ部分下部では保護膜７０と半導体層４０のみを除去しゲート絶縁膜３０は除去されてはならない。
このために、感光膜パターンＰＲとその下部の膜とを同時にエッチングすることができる乾式エッチング方法を使用することができる。
一方、薄い厚さの感光膜が不均一な厚さで残ってゲート絶縁膜３０の上部に半導体層４０の一部が残留することを防止するために、感光膜パターンＰＲとその下部の膜を多数の段階に分けてエッチングすることができる。これについて次のように詳しく説明する。
まず、図２４及び図２５に示されているように、感光膜パターンＰＲが完全に除去されたＢ部分の保護膜７０及びその下部の膜、即ち、半導体層４０及びゲート絶縁膜３０を乾式エッチング方式でエッチングしてデータパッド６４を完全に露出させ、ゲートパッド２４の上部ではゲート絶縁膜３０の一部を残す。この時、ゲートパッド２４が露出されるようにゲートパッド２４の上部のゲート絶縁膜３０を完全に除去することもできる。乾式エッチング気体としてはＳＦ6＋Ｎ2またはＳＦ6＋ＨＣｌなどを使用し、この過程で感光膜ＰＲが一部除去されることもできる。従って、画面表示部Ｄで保護膜７０が露出されないように感光膜の消耗量が制御される条件を採択しなければならない。この段階で、図２５に示されているように、維持蓄電器用導電体パターン６８の上部に位置した感光膜ＰＲの厚さも画面表示部Ｄの感光膜の厚さだけ薄くなる。
その後、酸素を利用したアッシング（ashing）工程を実施して、図２６及び図２７のように、Ｃ部分の保護膜７０の上部に残留する感光膜と維持蓄電器用導電体パターン６８の上部の感光膜とを除去する。この時、Ｃ部分で感光膜が不均一な厚さで残って感光膜が残留する可能性があるので、Ｎ2＋Ｏ2またはＡｒ＋Ｏ2などの気体を使用してアッシングを十分に進行する。これによって、図１３Ａ及び図１３Ｂで薄い感光膜が不均一な厚さで形成されてもＣ部分で感光膜を完全に除去することができる。
次いで、図２８及び図２９のように、半導体層４０と保護膜７０に対するエッチング選択比が優れた条件下で、感光膜パターンＰＲをマスクにして維持蓄電器用導電体パターン６８の上部、ドレーン電極６６の上部及び画素領域になる部分の上部の保護膜７０とゲートパッド２４の上部のゲート絶縁膜４０を除去する。これによって、維持蓄電器が形成される部分と画面表示部Ｄで半導体層４０が露出されると同時に、ドレーン電極６６及びゲートパッド２４を露出するようになる。ここで、半導体層４０と保護膜７０に対するエッチング選択比が優れた条件を形成するために、Ｏ2またはＣＦ4を多量含ませることが好ましく、乾式エッチング気体としてはＳＦ6＋Ｎ2、ＳＦ6＋Ｏ2、ＣＦ4＋Ｏ2、ＣＦ4＋ＣＨＦ3＋Ｏ2などを使用することが好ましい。
その後、図３０及び図３１に示されるように、非晶質ケイ素層のみをエッチングする条件を選択して露出された半導体層４０、特に隣接した二つのデータ線６２の間に存在する半導体層４０を除去して半導体パターン４２、４８を完成する。この時、非晶質ケイ素層をエッチングする気体としてはＣｌ2＋Ｏ2またはＳＦ6＋ＨＣｌ＋Ｏ2＋Ａｒなどを使用するのが好ましい。
その後、露出されたゲートパッド２４の上部膜２４２、ドレーン電極６６の上部膜６６２、データパッド６４の上部膜６４２、そして維持蓄電器用導電体パターン６８の上部膜６８２を乾式エッチングまたは湿式エッチングで除去した後、残留する感光膜ＰＲを除去する。その後、ＩＴＯまたはＩＺＯのような透明な導電膜を形成し、これを第４マスクを使用してパターニングして、図４及び図５に示されたように、ドレーン電極６６の下部膜６６１、ゲートパッド２４の下部膜２４１及びデータパッド６４の下部膜６４１とそれぞれ接触する画素電極８２、ゲートパッド導電パターン８４及びデータパッド導電パターン８６を形成する。
このように、本発明の第１実施例では、画面表示部Ｄでは保護膜７０と半導体層４０のみを除去して接触窓７１及び半導体パターン４２、４８を形成し、周辺部Ｐでは保護膜７０、半導体層４０及びゲート絶縁膜３０を全て除去して接触窓７２、７３を形成する工程を一つのマスク工程で実施するため、４枚のマスクを使用して薄膜トランジスタ基板を製造することが可能である。また、エッチング条件を適切に調節して広い面積を互いに異なる深さにエッチングしながらも一つのエッチング深さに対しては均一なエッチング深さを有するようにすることが可能である。データ配線またはゲート配線をアルミニウム膜などの低抵抗金属膜を含む二重膜として使用し、パッド部では接触特性がよくないアルミニウム膜を除去することによって、パッド部特性を低下させずに低抵抗配線を使用することが可能である。
その後、第１実施例で、ドレーン電極６６の上部膜６６２、データパッド６４の上部膜６４２をエッチングする時に保護膜７０の端部より内側に過エッチングされる場合、以後にＩＴＯまたはＩＺＯ膜パターンが接触窓の内側で切れる可能性があるという点を補完するための第２実施例を以下に説明する。
図３２乃至図３７は本発明の第２実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
第２実施例による液晶表示装置用薄膜トランジスタ基板の製造方法は保護膜７０を形成する段階までは前述の図３乃至図１１に示した第１実施例による方法と同一の方法で進行する。
即ち、絶縁基板１０上にクロム、モリブデン膜またはモリブデン合金膜のような第１ゲート金属膜とアルミニウム膜またはアルミニウム合金膜のような第２ゲート金属膜とを順次形成した後、第１マスクを用いて第２及び第１ゲート金属膜を乾式または湿式エッチングして、基板１０の上にゲート線２２、ゲートパッド２４及びゲート電極２６を含む二重膜２２１、２４１、２６１；２２２、２４２、２６２構造のゲート配線を形成する。その後、ゲート絶縁膜３０、半導体層４０、接触層用ドーピングされた非晶質ケイ素膜を順次形成する。次いで、クロム、モリブデン膜またはモリブデン合金膜のような第１データ金属膜とアルミニウム膜またはアルミニウム合金膜のような第２データ金属膜とを形成し、第２マスクを使用して第２及び第１データ金属膜及びその下の接触層用ドーピングされた非晶質ケイ素膜をパターニングしてデータ線６２、データパッド６４、ソース電極６５などデータ線部とその下部のデータ線部接触層パターン５５及びドレーン電極６６とその下部のドレーン電極用接触層パターン５６を形成する。図示してはいないが、前述の第１実施例と同様に維持蓄電器用導電体パターン６８とその下部の維持蓄電器用接触層パターン５８を形成することもできる。
その後、その上に保護膜７０を蒸着した後、感光膜ＰＲを塗布しこれを第３マスクを使用して露光及び現像して、図３２に示されているように、感光膜ＰＲの厚さが部分的に異なるようにパターニングする。即ち、ゲートパッド２４、データパッド６４及びドレーン電極６６の一部の上部Ｂでは感光膜ＰＲが完全に除去され、画面表示部Ｄでドレーン電極６６の上部の感光膜ＰＲが完全に除去された部分の外側一部Ｃ、画素領域が形成される部分Ｃ及び周辺部Ｐのデータパッド６４の上部の感光膜ＰＲが完全に除去された部分の外側一部Ｃには薄い感光膜ＰＲが形成され、以外の全ての部分Ａには感光膜ＰＲが完全に残るようにパターニングする。
その後、図３３に示されているように、感光膜ＰＲが完全に除去された部分を通じてその下部の膜、即ち、保護膜７０、半導体層４０及びゲート絶縁膜３０を乾式エッチングで除去して、ゲートパッド２４、ドレーン電極６６及びデータパッド６４が露出されるようにする。
この段階で、感光膜ＰＲの厚さが一部除去されることもできる。
次いで、図３４に示されているように、露出されたゲートパッド２４の上部膜２４２、ドレーン電極６６の上部膜６６２及びデータパッド６４の上部膜６４２を湿式または乾式エッチング方法で除去して、それぞれの下部膜２４１、６６１、６４１を露出させる。
その後、感光膜ＰＲを酸素を含む気体を利用してアッシングして、ドレーン電極６６の上部、画素領域になる部分の上部及びデータパッド６４の上部に覆われている薄い感光膜ＰＲを除去してその下部の保護膜７０を露出させる。その後、図３５に示したように、露出された保護膜７０及びその下部の半導体層４０を乾式エッチングして半導体パターンを完成し、接触窓７２、７３の端部の外側に一定の幅のドレーン電極６６及びデータパッド６４の上部膜６６２、６４２を露出させる。
次いで、図３６に示したように、残留する感光膜ＰＲをストリップ（strip）して除去して、ゲートパッド２４の下部膜２４１、ドレーン電極６６の下部膜６６１及びデータパッド６４の下部膜６４１をそれぞれ露出させる接触窓７１、７２、７３を完成する。
最後に、ＩＴＯ膜またはＩＺＯ膜を全面に形成し第４マスクを使用してエッチングして、図３７に示したように、接触窓７２、７１、７３を通じてゲートパッド２４の下部膜２４１、ドレーン電極６６の下部膜６６１及びデータパッド６４の下部膜６４１とそれぞれ接触するゲートパッド導電パターン８４、画素電極８２及びデータパッド導電パターン８６を形成する。
以上のように、本発明の第２実施例では、画面表示部Ｄでは保護膜７０及び半導体層４０を除去して接触窓７１及び半導体パターン４２、４８を形成し、周辺部Ｐでは保護膜７０、半導体層４０及びゲート絶縁膜３０を全て除去して接触窓７２、７３を形成する工程を一つのマスク工程で実施するため、４枚のマスクを使用して薄膜トランジスタ基板を製造することが可能である。また、エッチング条件を適切に調節して広い面積を互いに異なる深さにエッチングしながらも一つのエッチング深さに対しては均一なエッチング深さを有するようにすることが可能であり、データ配線またはゲート配線をアルミニウム膜などの低抵抗金属膜を含む二重膜として使用し、パッド部では接触特性がよくないアルミニウム膜を除去することによって、パッド部特性を低下させずに低抵抗配線を使用することが可能である。さらに、ドレーン電極６６の上部膜６６２、データパッド６４の上部膜６４２をまず除去した後に保護膜７０を除去して接触窓を形成するため、この上部膜６６２、６４２が保護膜の内側に過エッチングされる恐れがなく、従って、以後に形成される画素電極８２及びデータパッド導電パターン８６が接触窓の内側で切れることを防止することができる。上部膜６６２、６４２が過エッチングされない場合でも、接触窓７１、７２、７３の付近における段差を緩和させることができるので、同一な効果を得ることができる。
以下、図３８乃至図４３に基づいて本発明の第３実施例による薄膜トランジスタ基板の製造方法について説明する。
図３８乃至図４３は本発明の第３実施例による薄膜トランジスタ基板の製造方法を工程順序によって示した断面図であって、保護膜として感光性を有する有機膜を使用したものを示している。
まず、第１及び第２実施例と同一な段階を経て、二重膜ゲート配線２２、２４、２６、ゲート絶縁膜３０、半導体層４０、接触層パターン５５、５６、そして二重膜データ配線６２、６４、６５、６６を形成する。
即ち、絶縁基板１０の上にクロム、モリブデン膜またはモリブデン合金膜のような第１ゲート金属膜とアルミニウム膜またはアルミニウム合金膜のような第２ゲート金属膜とを順次形成した後、第１マスクを用いて第２及び第１ゲート金属膜を乾式または湿式エッチングして、基板１０の上にゲート線２２、ゲートパッド２４及びゲート電極２６を含む二重膜２２１、２４１、２６１；２２２、２４２、２６２構造のゲート配線を形成する。その後、ゲート絶縁膜３０、半導体層４０、接触層用ドーピングされた非晶質ケイ素膜を順次形成する。次いで、クロム、モリブデン膜またはモリブデン合金膜のような第１データ金属膜とアルミニウム膜またはアルミニウム合金膜のような第２データ金属膜とを連続して形成して第２マスクを使用して第２及び第１データ金属膜及びその下の接触層用ドーピングされた非晶質ケイ素膜をパターニングしてデータ線６２、データパッド６４、ソース電極６５などデータ線部とその下部のデータ線部接触層パターン５５及びドレーン電極６６とその下部のドレーン電極用接触層パターン５６を形成する。
その後、その上に感光性がある有機絶縁膜を３，０００Å程度の厚さでコーティングして保護膜８０を形成した後、第３マスクを使用して露光及び現像して、図２４に示したように、保護膜８０の厚さが部分的に異なるようにパターニングする。即ち、ゲートパッド２４、データパッド６４及びドレーン電極６６の一部の上部Ｃでは保護膜８０が完全に除去され、画面表示部Ｄでドレーン電極６６の上部の保護膜８０が完全に除去された部分の外側一部Ｃと画素領域が形成される部分Ｃ及び周辺部Ｐのデータパッド６４の上部の保護膜８０が完全に除去された部分の外側一部Ｃには薄い保護膜８０が形成され、以外の全ての部分Ａには保護膜８０がそのまま残るようにする。
その後、図３９に示したように、保護膜８０が完全に除去された部分を通じて露出されているその下部の膜、即ち、半導体層４０及びゲート絶縁膜３０を乾式エッチングで除去して、ゲートパッド２４を露出させる接触窓７２を形成する。
次いで、図４０に示したように、露出されたゲートパッド２４の上部膜２４２、ドレーン電極６６の上部膜６６２及びデータパッド６４の上部膜６４２を湿式または乾式エッチング方法で除去して、それぞれの下部膜２４１、６６１、６４１を露出させる。
ドレーン電極６６の上の一部、画素領域になる部分の上部及びデータパッド６４の上の一部に覆われている薄い保護膜８０をアッシングで除去して、図４１に示したように、その下部のドレーン電極６６の上部膜６６２とデータパッド６４の上部膜６４２とを露出させて、段差が緩和された接触窓７１、７３をそれぞれ形成すると共に、画素領域の半導体層４０を露出させる。
その後、図４２に示したように、露出された半導体層３０を乾式エッチングして半導体パターンを完成する。
最後に、ＩＴＯ膜またはＩＺＯ膜を全面に形成し第４マスクを使用してエッチングして、図４３に示したように、接触窓７２、７１、７３を通じてゲートパッド２４の下部膜２４１、ドレーン電極６６の下部膜６６１及びデータパッド６４の下部膜６４１とそれぞれ接触するゲートパッド導電パターン８４、画素電極８２及びデータパッド導電パターン８６を形成する。
このような第３実施例による液晶表示装置用薄膜トランジスタ基板の製造方法は第２実施例と同一の効果を得ることができるだけでなく、保護膜形成以後に感光膜を別途に塗布したり除去する工程が必要でないため工程が単純化される。
以下、図４４乃至図５９に基づいて本発明の第４実施例による薄膜トランジスタ基板の製造方法について説明する。
図４４乃至図５９は本発明の第４実施例による薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。本実施例による薄膜トランジスタ基板で、ゲート配線及びデータ配線が単層構造からなっており、維持蓄電器用導電体パターン６８が省略されており、基板１０を露出させる開口部３１が画素電極８２とデータ線６２との間に形成されているという点以外は全ての構成要素が第１実施例による薄膜トランジスタ基板と同一である。前記単層構造からなるゲート配線及びデータ配線は１０００乃至４０００に達する厚さを有し、Ａｌ、Ａｌ合金、Ｍｏ、Ｍｏ−Ｗ合金、ＣｒまたはＴａのような金属または導電物質で形成される。前記開口部３１は半導体パターン４０がデータ線６２の周辺部に過度に延長されてデータ線６２と連結される時に画素電極８２とデータ線６２との間に発生する短絡を防止するためのものである。
第４実施例による薄膜トランジスタを製造するための方法において、ゲート配線とデータ配線が単層構造で形成されるという点以外は保護膜を基板に形成する段階に達する全ての工程は第１実施例の工程と同一である。
保護膜７０を形成した後、保護膜７０上に感光膜ＰＲを塗布した後、第３マスクを通じて露光する。露光後の感光膜ＰＲは、図４４及び４５に示したように、画面表示部Ｄと周辺部Ｐとが異なる。即ち、画面表示部Ｄの感光膜ＰＲの中の光に露出された部分Ｂ、Ｃ、Ｅのうち、Ｃ、Ｅ部分は表面から一定の深さまでのみが光に反応して高分子が分解されその下には高分子がそのまま残っているが、Ｂ部分は下部まで全て光に反応して高分子が分解された状態になり、周辺部Ｐの感光膜ＰＲはこれとは異なり光に露出された部分Ｂは下部まで全て光に反応して高分子が分解された状態となる。ここで、画面表示部Ｄや周辺部Ｐの光に露出される部分Ｃ、Ｅ、Ｂは保護膜７０が除去される部分である。
このために、前記画面表示部Ｄ及び前記周辺部Ｐに対応する前記第３マスクの透過率が適切に調節されなければならない。
図４７に示されているように、前記第３マスクは透明な基板６１０とその上に形成されている透過率調節膜６２０及び不透明膜６３０からなっている。この時、不透明膜６３０は光の波長の中のＧ線、Ｈ線またはＩ線に対して透過率が３％以下になるものが好ましく、透過率調節膜６２０は２０％〜４０％の間になるものが好ましく、透明な基板６１０は９０％以上になるものが好ましい。この時、透過率調節膜６２０と不透明膜６３０との光透過率差異は物質自体が有する光透過率が互いに異なるものを使用することによって形成することができ、同一の物質を使用しながらその厚さを異にすることによって形成することもできる。後者の例としてはクロムを１００Å乃至３００Åの厚さで形成して透過率調節膜６２０として使用し、同クロムを透過率調節膜６２０より十分に厚く形成して不透明膜６３０として使用することをあげることができる。
基板６１０は光を透過させる程度に応じて５個の部分に分かれる。即ち、光を殆ど透過させないＡ部分、光の大部分を透過させるＢ部分、光の透過率がＡ部分とＢ部分との中間程度になるＣ部分、光の透過率がＢ部分とＣ部分との中間程度になるＥ部分及び透過率がＣ部分とＡ部分との中間程度になるＦ部分に分かれる。ここで、Ａ部分には基板６１０上に透過率調節膜６２０及び不透明膜６３０が全て形成されており、Ｂ部分には基板６１０上に何らのものも形成されていなく、Ｃ部分には基板６１０上に透過率調節膜６２０のみが形成されている。また、Ｅ部分には基板６１０上に透過率調節膜６２０が形成され透過率調節膜６２０に多数のスリットパターンが形成されており、Ｆ部分には透過率調節膜６２０及び不透明膜６３０が形成され不透明膜６３０に多数のスリットパターンが形成されている。
この時、Ｅ部分の透過率調節膜６２０及びＦ部分の不透明膜６３０に形成されているスリットパターンはその幅が感光膜の露光に使用される光源の分解能より膜狭くなければならなく、これは光がスリットを通過する過程で回折されるようにして入射される光の一部のみが透過することができるようにするためである。ここで、透過率調節膜６２０及び不透明膜６３０に形成されるパターンは必ずしもスリットパターンでなければならないのではなく、光の回折を誘発することができるものであればいずれの模様でも関係ない。即ち、モザイク模様なども使用することができる。
前記のようにスリットパターンやモザイクパターンをマスクに形成する理由は、反射光の影響及び感光膜の平坦化現象によって感光膜が不均一に形成されることを防止するためである。即ち、ゲート配線は金属で形成されて反射光が発生するため、同一な強さの光が光マスクを通じて入射されると、ゲート配線に対応する感光膜（Ｅ部分）は他の部分（Ｃ部分）より照射される光の強さが増加してＣ部分とＥ部分との間の感光膜パターンは不均一な厚さで残るようになる。また、感光膜を塗布する場合に平坦化が行われるため、基板の上部のゲート配線のような突起がある部分では感光膜の厚さが他の部分より相対的に薄くなる。この時、光の強さを均一に照射して現像すると、ゲート配線に対応する部分には他の部分より感光膜が薄く残留するようになる。従って、Ｃ部分とＥ部分の感光膜の厚さを同一にするために、ゲート配線に対応する部分であるＣ部分よりＥ部分に入射される光量を増加させることができるスリットやモザイクのパターンを有するマスクを使用するのである。
ここに、着色された感光膜を使用して反射光による光の照射量変動を防止する方法を併行することもできる。
このような方法で感光膜ＰＲを露光した後、現像すると図４８及び図４９のような感光膜パターンＰＲが形成される。即ち、ゲートパッド２４及びデータパッド６４の一部の上には感光膜が形成されておらず、ゲートパッド２４及びデータパッド６４以外の全ての周辺部Ｐと画面表示部Ｄでデータ線部６２、６４、６５及びドレーン電極６６と両者の間の半導体層４０の上部には厚い感光膜Ａが形成されており、データ線６２の上部の厚い感光膜Ａの左右側面には感光膜が形成されていない部分Ｂが存在し、ドレーン電極６６の一部の上及び画面表示部Ｄのその他部分には薄い感光膜Ｃが形成されている。
次いで、乾式エッチング方法で感光膜パターンＰＲ及びその下部の膜、即ち、保護膜７０、半導体層４０及びゲート絶縁膜３０に対するエッチングを進行する。
この時、前述のように、感光膜パターンＰＲの中のＡ部分は完全に除去されずに残っていなければならなく、Ｂ部分の下部の保護膜７０、半導体層４０及びゲート絶縁膜３０が除去されなければならなく、Ｃ部分の下部では保護膜７０及び半導体層４０のみを除去しゲート絶縁膜３０は除去されてはならなく、Ｃ部分の下部のドレーン電極６６の上部では保護膜７０のみが除去されなければならない。
その後、アッシング工程を実施して、図５２及び図５３に示したように、Ｃ部分の保護膜７０の上部に残留する感光膜を除去する。
次いで、図５４及び図５５のように、半導体層４０と保護膜７０に対するエッチング選択比が優れる条件を選択して感光膜パターンＰＲをマスクにして露出された保護膜７０及びゲート絶縁膜３０を除去して維持蓄電器が形成される部分及び画面表示部Ｄで半導体層４０を露出させると共に、ドレーン電極６６及びゲートパッド２４を露出させる。
その後、図５６及び図５７のように、非晶質ケイ素層のみをエッチングする条件を選択し露出された半導体層４０をエッチングして半導体パターン４２、４８を完成する。
最後に、残っているＡ部分の感光膜パターンを除去し、図５８乃至図５９に示したように、ＩＴＯまたはＩＺＯ層を形成し、第４マスクを使用してエッチングして、画素電極８２、補助ゲートパッド８４及び補助データパッド８６を形成する。
本実施例では保護膜を別途に使用し感光膜を使用してパターニングすることを説明しているが、保護膜を感光性有機絶縁膜を使用して形成することもでき、この場合には別途の感光膜無しに露光現像すると直ちに互いに高さが異なる保護膜パターンを形成することができ、これを用いてその下部の膜をパターニングすることができる。
以上のように本実施例では基板と透過率が互いに異なる２つの膜とを用いて光マスクの光透過率を５段階に細密に分解することができ、これを使用して液晶表示装置用薄膜トランジスタ基板を製造することによって工程を単純化すると共に収率を高めることができる。また、開口部３１を形成することによって画素電極８２とデータ線６２との間に発生する可能性がある短絡を防止することができる。
以下、図６０乃至図６３に基づいて本発明の第５実施例による薄膜トランジスタ基板の製造方法について説明する。本実施例による薄膜トランジスタ基板は、ゲート配線及びデータ配線が単層構造で形成されており、維持蓄電器用導電体パターンが省略されており、ブラックマトリックス９０及びカラーフィルター１００が新しく導入されるという点以外は全ての構成要素が第１実施例による薄膜トランジスタ基板と同一である。
第５実施例による薄膜トランジスタ基板を製造する方法において、画素電極８２を形成するためにＩＴＯまたはＩＺＯ層を形成する段階以前までは工程段階が第１実施例による薄膜トランジスタ基板を製造する方法と同一である。
図６０及び図６１に示されているように、半導体パターンを形成するために半導体層４０がエッチングされ残っている感光膜ＰＲが除去された後に、有機ブラックマトリックス膜が基板１０に形成され第４マスクを通じてエッチングされてブラックマトリックスパターン９０を形成する。この時、ブラックマトリックスパターン９０は写真エッチング工程を全て経ないで形成することもできる。即ち、黒い色感光膜を塗布し、露光した後に現像することによって感光膜パターンを形成し、これをブラックマトリックスパターン９０として使用することもできる。
次いで、図６２に示したように、データ線６２の間の領域に赤、緑、青のカラーフィルター１００をスクリーン印刷を使用して形成したり、または赤、緑、青の顔料を含む感光膜を順次に塗布しマスクを用いた第５乃至第７写真エッチング工程でパターニングして形成する。
最後に、図４０に示 したように、４００Å乃至５００Åの厚さのＩＴＯ層を蒸着し第５または第８マスクを用いてエッチングして画素電極８２、補助ゲートパッド８４及び補助データパッド８６を形成する。
ブラックマトリックス９０は画素電極８２の周辺部に形成される電気場によって光が漏れることを防止するために形成するものであって、場合によってはゲート線２２の上部にはブラックマトリックス９０を形成しないこともある。ブラックマトリックス９０にはドレーン電極６６を露出させる接触窓が形成されており、この接触窓は保護膜パターン８０にある接触窓の中央により狭く形成されている。
データ線６２の間の領域のゲート絶縁膜３０上にはカラーフィルター１００が形成されている。カラーフィルター１００赤、緑、青が交互に形成されている。この時、本実施例ではゲート線２２を境界にして分離されず同一の色のカラーフィルター１００が上下に長く形成されているが、ゲート線２２を境界にして分離形成することによって各画素領域ごとに異なる色のカラーフィルター１００を形成することもできる。また、カラーフィルター１００は接触窓７１の上まで延長して形成することもできる。この時にはカラーフィルター１００にも接触窓を形成してドレーン電極６６と画素電極８２との連結を図らなければならず、その大きさは少なくとも４μｍ×４μｍ以上にならなければならない。これはカラーフィルター１００を通常大型アライナー（aligner）露光器を使用して形成するためである。
このように多数の薄膜を一度の写真エッチング工程を通じて互いに異なるパターンに形成することによって写真エッチング工程の数を減少させることができ、ブラックマトリックス９０とカラーフィルター１００を薄膜トランジスタ基板に形成することによって上下基板組立時の整列誤差を考慮する必要がないようになり、これによって液晶表示装置の開口率を向上させることができる。
以下、図６４及び図６５に基づいて本発明の第６実施例による薄膜トランジスタ基板の製造方法について説明する。
第６実施例による液晶表示装置用薄膜トランジスタ基板は第５実施例と殆ど同一である。ただし、ブラックマトリックスが形成されていないという点が異なる。従って、製造方法も第５実施例の製造方法のうちのブラックマトリックスを形成する工程のみを省略すればよい。
このようにすると、第５実施例に比べて上下板整列誤差を考慮しなければならないので開口率を低下させるが、上板に形成するブラックマトリックスをクロムなどの導電物質で共通電極と接触させて形成することができるため、共通電極の抵抗を減少させることができる。
以上のように薄膜トランジスタ基板を形成すると、対向基板には共通電極のみを形成すればいいので、上下基板を全て考慮すると総写真エッチング工程数が減少するようになる。
以下、図６６及び図７０に基づいて本発明の第７実施例による薄膜トランジスタ基板の製造方法について説明する。
本発明の第７実施例による薄膜トランジスタ基板は、保護膜７０が新たな構造を有するという点以外は全ての要素及び構造が第６実施例による薄膜トランジスタ基板と同一である。このために前記保護膜７０の形成は半導体パターン４０を形成した後に行われるようになる。
図６６及び図６７に示されているように、絶縁基板１０上にゲート配線２２、２４、２６を第１写真エッチング工程を使用して形成し、ゲート配線上にゲート絶縁膜、半導体層、接触層及び金属層を順次に積層し、金属層、接触層及び半導体層を第２マスクを通じて同時にパターニングして各薄膜のパターンを形成する。即ち、半導体パターン４０、接触層パターン５０及びデータ配線６２、６４、６５、６６が殆ど同一な形態を有し、ソース電極６５とドレーン電極６６との間の領域で半導体パターン４０が連結されている点のみが異なる３つの薄膜層パターンを形成する。
単一マスク２００が前記第２マスクとして使用される。前記マスク２００は透明基板２１０上に透過率調節膜２２０と不透明膜２３０とが積層された構造を有している。図６８に示されているように、データ配線６２、６４、６５、６６が形成されなければならない部分には光マスク２００の透過率調節膜２２０及び不透明層２３０が全て形成されている部分を対応させ、透過率は３％未満に設定される。ソース電極６５とドレーン電極６６との間の半導体パターン４０が残っていなければならない部分には透過率調節膜２２０のみが形成されている部分を対応させ、その透過率は２０乃至４０％に設定される。その他の部分には透明基板２１０のみが形成されている部分を対応させ、その透過率は９０％以上に設定される。
以上のような第２マスクに基づいたエッチング過程において、感光膜を基板の上に積層し第２マスクを通じて露光する。次いで前記感光膜を現像して感光膜パターンを形成する。
その後、この感光膜パターンと共にその下部の金属層、接触層及び半導体層をエッチングする。このエッチング過程を細分すれば次の通りである。
まず、露出されている金属層をエッチングしてその下部の中間層を露出させる。この過程では乾式エッチングまたは湿式エッチング方法を全て使用することができ、この時、金属層はエッチングされ感光膜パターンは殆どエッチングされない条件下で行なうのが好ましい。しかし、乾式エッチングの場合、金属層のみをエッチングし感光膜パターンはエッチングされない条件を探すことが難しいので感光膜パターンも共にエッチングされる条件下で行なうことができる。
金属層がＭｏまたはＭｏＷ合金、ＡｌまたはＡｌ合金、Ｔａのうちのある一つである場合には乾式エッチング又は湿式エッチングのうちのいずれのものでも可能である。しかし、Ｃｒは乾式エッチング方法ではよく除去されないため、金属層がＣｒであれば湿式エッチングのみを用いることが好ましい。金属層がＣｒである湿式エッチングの場合にはエッチング液でＣｅＮＨＯ3を使用することができ、金属層がＭｏやＭｏＷである乾式エッチングの場合のエッチング気体としてはＣＦ4とＨＣｌとの混合気体又はＣＦ4とＯ2との混合気体を使用することができる。
このようにすると、データ配線６２、６４、６５、６６パターンが形成され、その下部の接触層が露出される。ただし、ソース及びドレーン電極６５、６６は分離されずに連結されている。
次いで、露出された接触層及びその下部の半導体層を乾式エッチング方法で同時に除去する。この段階で半導体パターン４０が完成される。
次いで、アッシング（ashing）を通じてチャンネル部のソース電極とドレーン電極との間の金属層表面に残っている感光膜クズを除去する。
その後、ソース電極とドレーン電極との間の金属層及びその下部の接触層をエッチングして除去する。この時、エッチングは金属層及び接触層全てに対して乾式エッチングのみで行うことができ、金属層に対しては湿式エッチングで、接触層に対しては乾式エッチングで行なうこともできる。前者の場合、金属層と接触層とのエッチング選択比が大きい条件下でエッチングを行なうことが好ましく、これはエッチング選択比が大きくない場合にはエッチング終点を探すことが難しいためチャンネル部に残る半導体パターンの厚さを調節することが容易ではないためである。湿式エッチングと乾式エッチングとを交互にする後者の場合には湿式エッチングされる金属層の側面はエッチングされるが、乾式エッチングされる接触層は殆どエッチングされないので、階段形態に形成される。接触層及び半導体層をエッチングする時に使用するエッチング気体の例として、ＣＦ4とＯ2を使用すると均一な厚さで半導体パターン４０を残すことができる。
このようにすると、ソース電極６５とドレーン電極６６とが分離されながらデータ配線６２、６４、６５、６６とその下部の接触層パターン５０が完成される。
最後に、データ配線上に残っている感光膜を除去する。
その後、図６９に示したように、データ配線６２、６４、６５、６６の上に保護膜７０を積層し第３写真エッチング工程を通じてパターニングして接触窓７１、７２、７３を形成した後、有機ブラックマトリックスを積層し第４写真エッチング工程を通じてパターニングしてブラックマトリックスパターン９０を形成する。
次いで、赤、緑、青のカラーフィルター１００を、スクリーン印刷を使用して形成したり、または赤、緑、青色のうちのある１つの色の顔料を含む感光膜を塗布しマスクを通じて露光し現像する過程を赤、緑、青色に対してそれぞれ行うことによって形成する。
最後に、図７０に示したように、ＩＴＯ層を形成し第５または第８写真エッチング工程を使用してパターニングすることによって画素電極８２、補助ゲートパッド８４及び補助データパッド８６を形成する。
以上の方法によっても写真エッチング工程数を減少させることができ、開口率は増加させることができる。
以下、図７１及び図７２に基づいて本発明の第８実施例による薄膜トランジスタ基板の構造について説明する。
本発明の第８実施例による薄膜トランジスタ基板は、保護膜７０が形成されていない点以外は全ての構成要素が第７実施例による薄膜トランジスタ基板と同一である。
即ち、ブラックマトリックスパターン９０が保護膜の役割を兼ねている。ただし、周辺部にもブラックマトリックスパターン９０が形成されていなければならない点も第７実施例と異なるが、第７実施例でも周辺部にブラックマトリックスパターン９０を形成することができる。従って、製造方法も第７実施例の製造方法において保護膜パターンを形成する過程を省略したものと同一である。
このようにすると、写真エッチング工程数をもう１回減少させることができる。
以下、図７３及び図７４に基づいて本発明の第９実施例による薄膜トランジスタ基板の構造について説明する。
図７３及び図７４に示したように、第９実施例による薄膜トランジスタ基板は第５実施例において保護膜を別に形成せずにブラックマトリックス９０が保護膜の役割を兼ねるようにしたものである。従って、製造方法も第５実施例において保護膜の代わりにブラックマトリックス９０を使用してブラックマトリックス９０とその下部の半導体層４０及びゲート絶縁膜３０を同時にパターニングし、別にブラックマトリックス９０を形成する工程を省略するものと同一である。
ブラックマトリックス層は黒色顔料を含む感光物質で形成することができる。この場合にはブラックマトリックス層上に別に感光膜パターンを形成せずにブラックマトリックス層を位置に応じて光透過率が３段階に分離されるマスクを通じて露光し現像して位置に応じて厚さが異なるブラックマトリックス層を形成し、このブラックマトリックス層と共にその下部の半導体層、ゲート絶縁膜をエッチングして各パターン３０、４０、９０を形成することができる。
このようにすると、第５実施例に比べて写真エッチング工程数がもう１回減少する。
以下、図７５及び図７６に基づいて本発明の第１０実施例による薄膜トランジスタ基板の構造について説明する。
図７５及び図７６に示したように、第１０実施例による薄膜トランジスタ基板は第９実施例とゲート絶縁膜パターン３０以外は同一である。即ち、第１０実施例では隣接する二つのデータ線６２の間のゲート絶縁膜が除去されていて半導体パターン４０と同一な形態に形成されており、絶縁基板１０及びゲート線２２の上に直接カラーフィルター１００が形成されている。この時、二つのデータ線６２の間のゲート絶縁膜が除去されている部分の最小幅Ｗは１μｍ以上にならなければならない。即ち、半導体層４０の分離幅が１μｍ以上にならなければならないということである。これは隣接するデータ線が半導体層を通じて連結されることによって発生する可能性がある漏れ電流を防止するためのことである。
第１０実施例による薄膜トランジスタ基板を製造する方法も第９実施例による製造方法と類似しているが、光透過率が３段階に分割される光マスクを使用しないという点が異なる。即ち、マスクの透明な部分は薄膜の除去される部分に対応し不透明な部分は残す部分に対応するように、透明な部分と不透明な部分のみからなる一般的な光マスクを使用する。
即ち、有機ブラックマトリックス層を積層し、ブラックマトリックス層上に感光膜を塗布した後、透明な部分と不透明な部分のみからなる一般的なマスクを通じて露光する。その後、感光膜を現像して感光膜パターンを形成し、感光膜パターンをエッチングマスクにしてブラックマトリックス層、半導体層、ゲート絶縁膜をエッチングして各パターン３０、４０、９０を完成する。この時、ゲートパッド２４を露出させる接触窓７２、データパッド６４を露出させる接触窓７３、ドレーン電極６６を露出させる接触窓７１及び隣接する二つのデータ線６２の間の基板１０及びゲート線２２を露出させる開口部が形成される。
この時、ブラックマトリックス層を黒色顔料を含む感光物質で形成することができる。この場合にはブラックマトリックス層上に別に感光膜パターンを形成せずにブラックマトリックス層をマスクを通じて露光し現像してブラックマトリックスパターン９０を形成し、これをエッチングマスクにしてその下部の半導体層とゲート絶縁膜をエッチングして各パターン３０、４０を形成することができる。
次いで、開口部を満たすカラーフィルター１００とカラーフィルター１００上の画素電極８２と補助パッド８４、８６を形成する。この時、カラーフィルター１００はゲート絶縁膜が除去されて露出されたゲート線２２を完全に覆っていて画素電極８２からゲート線２２を絶縁させている。
以上のようにすると、透明な部分と不透明な部分のみからなる一般的な光マスクを使用しながらも液晶表示装置製造のための写真エッチング工程の数を２回も減少させることができる。
以上の全ての実施例で薄膜トランジスタ基板の各要素は第１実施例で説明した物質で形成されることができる。
また、このような薄膜トランジスタ基板は以外にも多様な変形された形態及び方法で製造することができる。
以上のような方法で薄膜トランジスタ基板を製造すると、液晶表示装置製造のための総写真エッチング工程の数を減少させることができて製造費用を節減することができ、ブラックマトリックスとカラーフィルターとを薄膜トランジスタ基板に形成することによって上下基板組立時の整列誤差を考慮する必要がなくなり液晶表示装置の開口率を向上させることができる。
以上のように、本発明は薄膜の新たな写真エッチング方法を通じて液晶表示装置用薄膜トランジスタ基板の製造工程数を減少させ、工程を単純化して製造原価を低下させ収率も増加させる。また、広い面積を互いに異なる深さにエッチングしながらも一つのエッチング深さに対しては均一なエッチング深さを有することができるようにする。さらに、配線を低抵抗金属膜を含む二重膜で使用し、接触窓の付近における接触不良を防止することができる。
さらに、ブラックマトリックスとカラーフィルターを薄膜トランジスタ基板に形成する場合、上下基板組立時の整列誤差を考慮する必要がなくなることによって液晶表示装置の開口率を向上させることができる。
３ 薄膜トランジスタ
４ ゲート線短絡帯
５ データ線短絡帯
６ 短絡帯連結部
１０ 絶縁基板
２２ ゲート線
２４ ゲートパッド
２６ ゲート電極
３０ ゲート絶縁膜
３１ 開口部
４０ 半導体層
４２、４８ 半導体パターン
５５、５６、５８ 接触層パターン
６２ データ線
６４ データパッド
６５ ソース電極
６６ ドレーン電極
６８ 導電体パターン
７０ 保護膜
７１、７２、７３ 接触窓
８２ 画素電極
８４ 補助ゲートパッド
８６ 補助データパッド
９０ ブラックマトリックス
１００ カラーフィルター
１１０、１２０、１３０、１４０ 液晶表示装置用パネル領域
１１１、１２１、１３１、１４１ 画面表示部
１１２、１２２、１３２、１４２ 周辺部
３００、４００、５００ マスク
３１０、４１０、５１０、６１０ 基板
３２０、４２０、５２０ パターン層
３３０、４３０ ペリクル
３５０ クロム層
５５０、６２０ 透過率調節膜
６３０ 不透明膜

Claims (22)

  1. 絶縁基板と、
    前記絶縁基板の上に形成されており、横方向にのびているゲート線、前記ゲート線の一部であるゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含むゲート配線と、
    前記ゲート配線の上に形成されており、前記ゲートパッドを露出させる第１接触窓を有する第１絶縁膜と、
    前記第１絶縁膜の上に縦方向に長く形成されている半導体パターンと、
    前記半導体パターンの上に形成されており、縦方向に長くのびているデータ線、前記データ線の一部であるソース電極、前記データ線の一端に形成されているデータパッド及び前記ソース電極と分離されて対向しているドレーン電極を含むデータ配線と、
    前記データ配線の上に形成されており、前記半導体パターンと実質的に同一な外郭線を有し、前記第１接触窓を通じて前記ゲートパッドを露出させる第２接触窓、前記データパッドを露出させる第３接触窓及び前記ドレーン電極を露出させる第４接触窓を有する第２絶縁膜と、
    隣接した２筋の前記ゲート線とデータ線とが交差してなす画素領域に形成されているカラーフィルターと、
    前記カラーフィルターの上に形成されており、前記第４接触窓を通じて前記ドレーン電極と連結されている画素電極と
    を含み、
    前記ゲートパッド及び前記データパッドの一部に位置し厚さを有していない第１部分と、画素領域及び前記ドレーン電極の一部に位置する第１厚さを有する第２部分と、前記第１及び第２部分以外の残りの部分に前記第１厚さより大きい第２厚さを有する第３部分とを有するように、部分に応じて高さが異なる感光膜パターンを形成し、
    前記感光膜パターンの第２部分を通じて画素領域にある第２絶縁膜及びその下部の半導体層をエッチングして半導体パターンを形成し、前記ドレーン電極の上に置かれる第２絶縁膜をエッチングして第４接触窓を形成し、前記感光膜パターンの第１部分を通じて前記データパッドの上に置かれる第２絶縁膜をエッチングして第３接触窓を形成し、前記ゲートパッドの上に置かれる第２絶縁膜とその下部の半導体層及び第１絶縁膜をエッチングして第１接触窓及び第２接触窓を形成する薄膜トランジスタ基板。
  2. 前記半導体層と前記データ配線との間に形成されており、前記データ配線と実質的に同一な外郭線を有する接触層をさらに含む請求項１に記載の薄膜トランジスタ基板。
  3. 前記ゲートパッド及び前記データパッドをそれぞれ覆う補助ゲートパッド及び補助データパッドをさらに含む請求項１に記載の薄膜トランジスタ基板。
  4. 前記データ配線及びゲート配線の上部の前記保護膜の上に形成されている光遮断性を有する有機膜パターンをさらに含む請求項１に記載の薄膜トランジスタ基板。
  5. 前記光遮断性を有する有機膜パターンには前記第４接触窓を通じて前記ドレーン電極を露出させる第５接触窓が形成されており、前記第５接触窓は前記第４接触窓より狭いことを特徴とする請求項４に記載の薄膜トランジスタ基板。
  6. 前記第２絶縁膜は光遮断性を有する有機膜であることを特徴とする請求項１に記載の薄膜トランジスタ基板。
  7. 前記第１絶縁膜の外郭線が前記半導体パターンと実質的に同一であることを特徴とする請求項６に記載の薄膜トランジスタ基板。
  8. 隣接する２つの前記データ配線の下部の半導体パターンの間の最小間隔が１μｍ以上であることを特徴とする請求項７に記載の薄膜トランジスタ基板。
  9. 絶縁基板と、
    前記絶縁基板の上に形成されており、横方向にのびているゲート線、前記ゲート線の一部であるゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含むゲート配線と、
    前記ゲート配線の上に形成されており、前記ゲートパッドを露出させる第１接触窓を有する第１絶縁膜と、
    前記第１絶縁膜の上に縦方向に長く形成されている半導体パターンと、
    縦方向に長くのびているデータ線、前記データ線の一部であるソース電極、前記データ線の一端に形成されているデータパッド及び前記ソース電極と分離されて対向しているドレーン電極を含み、前記半導体パターンの上に形成されており、前記ソース電極と前記ドレーン電極との間以外は前記半導体パターンと実質的に同一な外郭線を有するように形成されているデータ配線と、
    前記データ配線の上に形成されており、前記第１接触窓を露出させる第２接触窓と、前記データパッドを露出させる第３接触窓と、前記ドレーン電極を露出させる第４接触窓とを有する第２絶縁膜と、
    前記隣接した２筋の前記ゲート線とデータ線とが交差してなす画素領域の保護膜の上に形成されているカラーフィルターと、
    前記カラーフィルターの上に形成されており、前記第４接触窓を通じて前記ドレーン電極と連結されている画素電極と、
    を含み、
    前記ゲートパッド及び前記データパッドの一部に位置し厚さを有していない第１部分と、画素領域及び前記ドレーン電極の一部に位置する第１厚さを有する第２部分と、前記第１及び第２部分以外の残りの部分に前記第１厚さより大きい第２厚さを有する第３部分とを有するように、部分に応じて高さが異なる感光膜パターンを形成し、
    前記感光膜パターンの第２部分を通じて画素領域にある第２絶縁膜及びその下部の半導体層をエッチングして半導体パターンを形成し、前記ドレーン電極の上に置かれる第２絶縁膜をエッチングして第４接触窓を形成し、前記感光膜パターンの第１部分を通じて前記データパッドの上に置かれる第２絶縁膜をエッチングして第３接触窓を形成し、前記ゲートパッドの上に置かれる第２絶縁膜とその下部の半導体層及び第１絶縁膜をエッチングして第１接触窓及び第２接触窓を形成する薄膜トランジスタ基板。
  10. 前記半導体層と前記データ配線との間に形成されており、前記データ配線と実質的に同一な外郭線を有する接触層をさらに含む請求項９に記載の薄膜トランジスタ基板。
  11. 前記ゲートパッド及び前記データパッドをそれぞれ覆う補助ゲートパッド及び補助データパッドをさらに含む請求項９に記載の薄膜トランジスタ基板。
  12. 前記データ配線及びゲート配線の上部の前記保護膜の上に形成されている光遮断性を有する有機膜パターンをさらに含む請求項９に記載の薄膜トランジスタ基板。
  13. 前記光遮断性を有する有機膜パターンには前記第４接触窓を通じて前記ドレーン電極を露出させる第５接触窓が形成されており、前記第５接触窓は前記第４接触窓より狭いことを特徴とする請求項１２に記載の薄膜トランジスタ基板。
  14. 前記第２絶縁膜は光遮断性を有する有機膜であることを特徴とする請求項９に記載の薄膜トランジスタ基板。
  15. 絶縁基板の上に横方向にのびているゲート線、前記ゲート線の一部であるゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含むゲート配線を形成する段階と、
    前記ゲート配線の上に第１絶縁膜、半導体層及び金属層を連続して積層する段階と、
    前記金属層をパターニングして縦方向に長くのびているデータ線、前記データ線の一部であるソース電極、前記データ線の一端に形成されているデータパッド及び前記ソース電極と分離されて対向しているドレーン電極を含むデータ配線を形成する段階と、
    前記データ配線の上に第２絶縁膜を積層する段階と、
    前記第２絶縁膜上に感光膜を塗布する段階と、
    前記感光膜を露光して現像し、
    前記ゲートパッド及び前記データパッドの一部に位置し厚さを有していない第１部分と、
    画素領域及び前記ドレーン電極の一部に位置する第１厚さを有する第２部分と、
    前記第１及び第２部分以外の残りの部分に前記第１厚さより大きい第２厚さを有する第３部分とを有するように、部分に応じて高さが異なる感光膜パターンを形成する段階と、
    前記第２絶縁膜、半導体層及び第１絶縁膜を共にパターニングして前記感光膜パターンの第２部分を通じて画素領域にある第２絶縁膜及びその下部の半導体層をエッチングして半導体パターンを形成し、前記ドレーン電極の上に置かれる第２絶縁膜をエッチングして第１接触窓を形成し、前記感光膜パターンの第１部分を通じて前記データパッドの上に置かれる第２絶縁膜をエッチングして第２接触窓を形成し、前記ゲートパッドの上に置かれる第２絶縁膜とその下部の半導体層及び第１絶縁膜をエッチングして第３接触窓を形成し、隣接したデータ線の間の第１絶縁膜を露出させる開口部を形成する段階と、
    前記開口部を通じて露出されている第１絶縁膜の上にカラーフィルターを形成する段階と、
    前記カラーフィルターの上に画素電極を形成する段階と、
    を含む薄膜トランジスタ基板の製造方法。
  16. 前記半導体層の上に接触層をさらに積層し、前記金属層をパターニングする段階で前記接触層も共にパターニングすることを特徴とする請求項１５に記載の薄膜トランジスタ基板の製造方法。
  17. 前記第２絶縁膜、接触層、半導体層及び第１絶縁膜を共にパターニングする段階は、
    前記第２絶縁膜の上に感光膜を積層する段階と、
    前記感光膜を、光透過率が位置に応じて３段階以上に分割される光マスクを通じて露光する段階と、
    前記感光膜を現像する段階と、
    前記感光膜と共に前記第２絶縁膜、接触層、半導体層及び第１絶縁膜をエッチングする段階とを含む請求項１６に記載の薄膜トランジスタ基板の製造方法。
  18. 前記第２絶縁膜、半導体層及び第１絶縁膜を共にパターニングする段階の次に、光遮断性を有する有機膜パターンを形成する段階をさらに含むことを特徴とする請求項１５に記載の薄膜トランジスタ基板の製造方法。
  19. 前記第２絶縁膜は光遮断性有機膜であることを特徴とする請求項１５に記載の薄膜トランジスタ基板の製造方法。
  20. 絶縁基板の上に横方向にのびているゲート線、前記ゲート線の一部であるゲート電極及び前記ゲート線の一端に連結されているゲートパッドを含むゲート配線を形成する段階と、
    前記ゲート配線の上に第１絶縁膜、半導体層及び金属層を連続して積層する段階と、
    前記金属層をパターニングして縦方向に長くのびているデータ線、前記データ線の一部であるソース電極、前記データ線の一端に形成されているデータパッド及び前記ソース電極と分離されて対向しているドレーン電極を含むデータ配線を形成する段階と、
    前記データ配線の上に第２絶縁膜を積層する段階と、
    前記第２絶縁膜上に感光膜を塗布する段階と、
    前記感光膜を露光して現像し、
    前記ゲートパッド及び前記データパッドの一部に位置し厚さを有していない第１部分と、
    画素領域及び前記ドレーン電極の一部に位置する第１厚さを有する第２部分と、
    前記第１及び第２部分以外の残りの部分に前記第１厚さより大きい第２厚さを有する第３部分とを有するように、部分に応じて高さが異なる感光膜パターンを形成する段階と、
    前記第２絶縁膜、半導体層及び第１絶縁膜を共にパターニングして前記感光膜パターンの第２部分を通じて画素領域にある第２絶縁膜及びその下部の半導体層をエッチングして半導体パターンを形成し、前記ドレーン電極の上に置かれる第２絶縁膜をエッチングして第１接触窓を形成し、前記感光膜パターンの第１部分を通じて前記データパッドの上に置かれる第２絶縁膜をエッチングして第２接触窓を形成し、前記ゲートパッドの上に置かれる第２絶縁膜とその下部の半導体層及び第１絶縁膜をエッチングして第３接触窓を形成し、隣接したデータ線の間の絶縁基板及びゲート配線を露出させる開口部を形成する段階と、
    前記開口部を通じて露出されている絶縁基板及びゲート配線の上にカラーフィルターを形成する段階と、
    前記カラーフィルターの上に画素電極を形成する段階と、
    を含む薄膜トランジスタ基板の製造方法。
  21. 前記半導体層の上に接触層をさらに積層し、前記金属層をパターニングする段階で前記接触層も共にパターニングすることを特徴とする請求項２０に記載の薄膜トランジスタ基板の製造方法。
  22. 前記第２絶縁膜は光遮断性を有する有機膜であることを特徴とする請求項２０に記載の薄膜トランジスタ基板の製造方法。
JP2010243506A 1999-06-03 2010-10-29 液晶表示装置用薄膜トランジスタ基板及びその製造方法 Expired - Fee Related JP5355531B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR1999-20515 1999-06-03
KR1019990020515A KR100543042B1 (ko) 1999-06-03 1999-06-03 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR1019990027140A KR100591749B1 (ko) 1999-07-06 1999-07-06 액정표시장치의 박막트랜지스터 및 그 형성방법
KR1999-27140 1999-07-06
KR1999-27548 1999-07-08
KR1019990027548A KR100309925B1 (ko) 1999-07-08 1999-07-08 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크
KR1999-29796 1999-07-22
KR1019990029796A KR100623980B1 (ko) 1999-07-22 1999-07-22 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000167957A Division JP4694671B2 (ja) 1999-06-03 2000-06-05 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011034105A JP2011034105A (ja) 2011-02-17
JP5355531B2 true JP5355531B2 (ja) 2013-11-27

Family

ID=27483373

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000167957A Expired - Fee Related JP4694671B2 (ja) 1999-06-03 2000-06-05 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2010243506A Expired - Fee Related JP5355531B2 (ja) 1999-06-03 2010-10-29 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000167957A Expired - Fee Related JP4694671B2 (ja) 1999-06-03 2000-06-05 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Country Status (3)

Country Link
US (4) US6380559B1 (ja)
JP (2) JP4694671B2 (ja)
TW (1) TW463383B (ja)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100565738B1 (ko) * 1999-01-29 2006-03-29 엘지.필립스 엘시디 주식회사 잉크젯 컬러필터 액정표시소자 및 그 제조 방법
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6909477B1 (en) * 1998-11-26 2005-06-21 Lg. Philips Lcd Co., Ltd Liquid crystal display device with an ink-jet color filter and process for fabricating the same
JP2001005038A (ja) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
JP3420135B2 (ja) * 1999-10-26 2003-06-23 日本電気株式会社 アクティブマトリクス基板の製造方法
KR100720087B1 (ko) * 2000-07-31 2007-05-18 삼성전자주식회사 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법
KR100679516B1 (ko) * 2000-08-02 2007-02-07 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
JP2002182243A (ja) * 2000-12-15 2002-06-26 Nec Corp 液晶表示装置用トランジスタ基板及びその製造方法
KR100650401B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100685946B1 (ko) * 2001-03-02 2007-02-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
US6734463B2 (en) * 2001-05-23 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a window
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
KR100820104B1 (ko) * 2001-07-25 2008-04-07 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
KR100803566B1 (ko) * 2001-07-25 2008-02-15 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20030016051A (ko) * 2001-08-20 2003-02-26 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100443831B1 (ko) * 2001-12-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 방법
US7023503B2 (en) * 2002-02-20 2006-04-04 Planar Systems, Inc. Image sensor with photosensitive thin film transistors
US7053967B2 (en) 2002-05-23 2006-05-30 Planar Systems, Inc. Light sensitive display
US7009663B2 (en) 2003-12-17 2006-03-07 Planar Systems, Inc. Integrated optical light sensitive active matrix liquid crystal display
US7408598B2 (en) * 2002-02-20 2008-08-05 Planar Systems, Inc. Light sensitive display with selected interval of light sensitive elements
US7372510B2 (en) * 2002-03-01 2008-05-13 Planar Systems, Inc. Reflection resistant touch screens
KR100443539B1 (ko) * 2002-04-16 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
TW538541B (en) * 2002-05-15 2003-06-21 Au Optronics Corp Active matrix substrate of liquid crystal display device and the manufacturing method thereof
DE60336441D1 (de) * 2002-09-02 2011-05-05 Samsung Electronics Co Ltd Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
US20060034492A1 (en) * 2002-10-30 2006-02-16 Roy Siegel Hand recognition system
KR20040050245A (ko) * 2002-12-09 2004-06-16 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법
KR100870700B1 (ko) * 2002-12-09 2008-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7385651B2 (en) * 2002-12-26 2008-06-10 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
KR100497095B1 (ko) * 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
KR20040061195A (ko) * 2002-12-30 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20080084374A1 (en) 2003-02-20 2008-04-10 Planar Systems, Inc. Light sensitive display
KR100945442B1 (ko) * 2003-02-28 2010-03-05 엘지디스플레이 주식회사 씨오티 구조 반투과형 액정표시장치
KR20040080778A (ko) * 2003-03-13 2004-09-20 삼성전자주식회사 4색 구동 액정 표시 장치 및 이에 사용하는 표시판
KR101054819B1 (ko) 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100947538B1 (ko) 2003-06-27 2010-03-12 삼성전자주식회사 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7279370B2 (en) 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
US20050134749A1 (en) * 2003-12-19 2005-06-23 Adiel Abileah Reflection resistant display
KR101003577B1 (ko) * 2003-12-29 2010-12-23 엘지디스플레이 주식회사 마스크 및 이를 이용한 액정표시소자 제조방법
JP2005215279A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法
US7098091B2 (en) * 2004-02-20 2006-08-29 Au Optronics Corporation Method for fabricating thin film transistors
US7172913B2 (en) * 2004-03-19 2007-02-06 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7773139B2 (en) 2004-04-16 2010-08-10 Apple Inc. Image sensor with photosensitive thin film transistors
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2006065020A (ja) 2004-08-27 2006-03-09 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
KR101058122B1 (ko) * 2004-09-08 2011-08-24 삼성전자주식회사 어레이 기판과, 그의 제조 방법 및 그를 구비한 액정 패널
KR20060080392A (ko) * 2005-01-05 2006-07-10 삼성전자주식회사 박막트랜지스터 기판과 그 제조방법
KR20060081470A (ko) * 2005-01-07 2006-07-13 삼성전자주식회사 박막트랜지스터 기판과 그 제조방법
KR20060084589A (ko) * 2005-01-20 2006-07-25 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20060097381A (ko) * 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20060115778A (ko) * 2005-05-06 2006-11-10 삼성전자주식회사 박막 트랜지스터 기판, 이를 포함하는 액정표시장치와 그제조 방법
TW200710471A (en) * 2005-07-20 2007-03-16 Samsung Electronics Co Ltd Array substrate for display device
KR20070012081A (ko) * 2005-07-22 2007-01-25 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR100730151B1 (ko) * 2005-09-30 2007-06-19 삼성에스디아이 주식회사 평판 표시 장치
JP5234301B2 (ja) * 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
KR101209057B1 (ko) * 2005-10-28 2012-12-06 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
KR101263193B1 (ko) * 2006-05-02 2013-05-10 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
CN100429765C (zh) * 2006-12-04 2008-10-29 友达光电股份有限公司 薄膜晶体管阵列基板及其制造方法
KR101319301B1 (ko) * 2006-12-15 2013-10-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100978264B1 (ko) 2006-12-26 2010-08-26 엘지디스플레이 주식회사 반사투과형 액정표시장치 및 그 제조방법
KR100836472B1 (ko) * 2007-03-22 2008-06-09 삼성에스디아이 주식회사 반도체장치 및 그 제조방법
KR100863909B1 (ko) * 2007-04-06 2008-10-17 삼성에스디아이 주식회사 평판 디스플레이 장치 및 이를 제조하는 방법
US20080268938A1 (en) * 2007-04-28 2008-10-30 Stephane Pierre Doutriaux Systems and methods for gambling using combinations of gaming devices
JP2008305882A (ja) * 2007-06-06 2008-12-18 Seiko Epson Corp レジストパターンの形成方法及び半導体装置の製造方法
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR101326129B1 (ko) * 2007-07-24 2013-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101048927B1 (ko) * 2008-05-21 2011-07-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101473675B1 (ko) 2008-07-07 2014-12-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20100028367A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101287478B1 (ko) * 2009-06-02 2013-07-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
KR101574600B1 (ko) * 2009-07-24 2015-12-07 삼성디스플레이 주식회사 표시장치
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8575610B2 (en) * 2010-09-02 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US9310923B2 (en) 2010-12-03 2016-04-12 Apple Inc. Input device for touch sensitive devices
KR20120108336A (ko) 2011-03-23 2012-10-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US8928635B2 (en) 2011-06-22 2015-01-06 Apple Inc. Active stylus
US8638320B2 (en) 2011-06-22 2014-01-28 Apple Inc. Stylus orientation detection
US9329703B2 (en) 2011-06-22 2016-05-03 Apple Inc. Intelligent stylus
KR101843872B1 (ko) * 2011-06-27 2018-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI435152B (zh) * 2011-08-16 2014-04-21 Chunghwa Picture Tubes Ltd 形成接觸窗的方法
CN102270606A (zh) * 2011-08-30 2011-12-07 福建华映显示科技有限公司 形成接触窗的方法
KR20130053053A (ko) * 2011-11-14 2013-05-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN102655154A (zh) * 2012-02-27 2012-09-05 京东方科技集团股份有限公司 一种otft阵列基板、显示装置及制作方法
CN102623399B (zh) * 2012-03-25 2014-08-27 昆山工研院新型平板显示技术中心有限公司 有源矩阵有机发光显示器阵列基板制作方法
CN102790051B (zh) * 2012-07-27 2014-12-10 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
US9652090B2 (en) 2012-07-27 2017-05-16 Apple Inc. Device for digital communication through capacitive coupling
US9176604B2 (en) 2012-07-27 2015-11-03 Apple Inc. Stylus device
US9557845B2 (en) 2012-07-27 2017-01-31 Apple Inc. Input device for and method of communication with capacitive devices through frequency variation
CN103811417B (zh) * 2012-11-08 2016-07-27 瀚宇彩晶股份有限公司 像素结构的制作方法
KR101454190B1 (ko) * 2012-12-07 2014-11-03 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US10048775B2 (en) 2013-03-14 2018-08-14 Apple Inc. Stylus detection and demodulation
US10845901B2 (en) 2013-07-31 2020-11-24 Apple Inc. Touch controller architecture
CN103531610A (zh) * 2013-10-28 2014-01-22 京东方科技集团股份有限公司 一种底发射基板、显示装置及该基板的制造方法
US9971215B2 (en) 2013-11-21 2018-05-15 Sharp Kabushiki Kaisha Display device
KR20150076878A (ko) * 2013-12-27 2015-07-07 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
TWI553837B (zh) * 2014-06-17 2016-10-11 友達光電股份有限公司 製作顯示面板之方法
US10061450B2 (en) 2014-12-04 2018-08-28 Apple Inc. Coarse scan and targeted active mode scan for touch
KR102315889B1 (ko) * 2015-04-14 2021-10-21 삼성디스플레이 주식회사 표시 패널
CN105137645B (zh) * 2015-09-25 2019-08-30 深圳市华星光电技术有限公司 一种彩膜阵列基板及其制造方法、显示装置
KR102467353B1 (ko) * 2015-11-27 2022-11-15 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US9899426B2 (en) * 2016-04-25 2018-02-20 Apple Inc Dual data structure for high resolution and refresh rate
KR102503705B1 (ko) * 2016-05-19 2023-02-24 삼성디스플레이 주식회사 표시 기판
US10474277B2 (en) 2016-05-31 2019-11-12 Apple Inc. Position-based stylus communication
US10564498B2 (en) * 2016-07-19 2020-02-18 a.u. Vista Inc. Display systems and related methods involving bus lines with low capacitance cross-over structures
EP3489993A1 (en) * 2016-07-25 2019-05-29 Shenzhen Royole Technologies Co., Ltd. Method for manufacturing array substrate
CN106684039B (zh) * 2017-02-07 2019-12-24 京东方科技集团股份有限公司 一种阵列基板制造方法及阵列基板
CN107170753B (zh) * 2017-05-10 2020-04-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US10490511B2 (en) * 2017-06-01 2019-11-26 Mediatek Inc. Microelectronic assembly with electromagnetic shielding
CN107275343B (zh) * 2017-06-15 2019-12-24 深圳市华星光电技术有限公司 底栅型tft基板的制作方法
CN107369777B (zh) * 2017-08-31 2020-01-03 京东方科技集团股份有限公司 一种oled基板及其制备方法、显示装置
KR102635447B1 (ko) * 2018-06-25 2024-02-08 삼성디스플레이 주식회사 유기발광 표시장치의 제조방법
CN111211136A (zh) * 2018-11-06 2020-05-29 中华映管股份有限公司 数组衬底的制造方法
TWI811451B (zh) * 2019-01-15 2023-08-11 范文昌 顯示裝置用的導電板
KR20210052700A (ko) * 2019-10-30 2021-05-11 삼성디스플레이 주식회사 표시 장치
KR20210054636A (ko) * 2019-11-05 2021-05-14 삼성디스플레이 주식회사 표시 장치
CN110941124B (zh) * 2019-12-02 2021-06-01 Tcl华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
TWI806796B (zh) * 2022-11-01 2023-06-21 友達光電股份有限公司 薄膜電晶體
CN115863359A (zh) * 2022-12-26 2023-03-28 武汉华星光电技术有限公司 阵列基板及其制备方法、显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570255B2 (ja) * 1985-08-09 1997-01-08 日本電気株式会社 薄膜トランジスタマトリツクスアレ−パネル及びその製造方法
JPH0772473A (ja) 1993-09-01 1995-03-17 Sony Corp カラー液晶表示装置
KR0145900B1 (ko) * 1995-02-11 1998-09-15 김광호 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법
JPH09127707A (ja) * 1995-10-30 1997-05-16 Casio Comput Co Ltd レジストパターンの形成方法
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH09292633A (ja) * 1996-02-27 1997-11-11 Canon Inc カラー液晶表示装置の製造方法
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
JP3669082B2 (ja) * 1996-10-17 2005-07-06 ソニー株式会社 液晶表示素子用薄膜トランジスタアレイ
JPH10142628A (ja) * 1996-11-07 1998-05-29 Matsushita Electric Ind Co Ltd アクティブマトリクス基板およびその製造方法
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP3410617B2 (ja) * 1996-11-29 2003-05-26 シャープ株式会社 薄膜のパターニング方法
JPH11190859A (ja) 1997-12-26 1999-07-13 Toshiba Corp 液晶表示装置およびその製造方法
JP4264675B2 (ja) * 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display

Also Published As

Publication number Publication date
TW463383B (en) 2001-11-11
JP4694671B2 (ja) 2011-06-08
USRE42670E1 (en) 2011-09-06
JP2011034105A (ja) 2011-02-17
US6380559B1 (en) 2002-04-30
USRE40162E1 (en) 2008-03-25
US6586286B2 (en) 2003-07-01
US20020074549A1 (en) 2002-06-20
JP2001066639A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
JP5355531B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP5238923B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP3878172B2 (ja) 液晶表示装置とその製造方法及び液晶表示装置用アレイ基板の製造方法
JP4142672B2 (ja) 液晶表示装置及びその製造方法
JP2001005038A (ja) 表示装置用薄膜トランジスタ基板及びその製造方法
JP2001296557A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2000164584A (ja) 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法
JP4657587B2 (ja) 薄膜トランジスタ表示板
JP2005338855A (ja) 液晶表示装置およびその製造方法
JP2000180898A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2000111958A (ja) ４枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
JP2001324727A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2006189769A (ja) 液晶表示装置およびその製造方法
KR101012718B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100309925B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크
KR100720091B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100623980B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20000047011A (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101314778B1 (ko) 액정 표시소자 및 그 제조 방법
KR20020072648A (ko) 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시장치

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120814

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120814

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees